JP2017168674A

JP2017168674A - 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Info

Publication number: JP2017168674A
Application number: JP2016053118A
Authority: JP
Inventors: 敦之田中; Atsuyuki Tanaka; 崇辻; Takashi Tsuji
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2016-03-16
Filing date: 2016-03-16
Publication date: 2017-09-21

Abstract

【課題】高密着性を有するコンタクトを簡単に形成できること。【解決手段】炭化珪素基板１上に０．６μｍ以上の厚さのニッケルの金属膜２を堆積し、金属膜２の堆積後に炭化珪素基板を９５０℃以上で熱処理する。金属膜２は、０．６μｍ〜１．５μｍの厚さで推積することが望ましく、金属膜２の厚さは０．６μｍ〜１．５μｍとする。金属膜２は炭化珪素基板１のＳｉ面あるいはＣ面上にスパッタリングで形成し、炭化珪素基板１は、（０００１）面を表面としたｎ型４Ｈ−ＳｉＣ単結晶の＜１１−２０＞方向４°ｏｆｆ基板を用いる。【選択図】図２

Description

この発明は、半導体材料として炭化珪素を用いた炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。

次世代の半導体材料として、炭化珪素（ＳｉＣ）が期待されている。ＳｉＣで構成された半導体素子は、これまでのシリコン（Ｓｉ）で構成された場合と比較して、オン状態における素子の抵抗（オン抵抗）が数百分の一に低減できること、２００℃以上の高温環境下で使用可能であることなどの特徴を有する。

上記の特徴は、材料そのものの優位性、つまりＳｉＣはバンドギャップが４Ｈ‐ＳｉＣで３．２５ｅＶとＳｉの１．１２ｅＶに対して３倍程度大きく、電界強度がＳｉより１桁近く大きい２〜４ｍＶ／ｃｍという特徴に起因している。そして、現在までにＳｉＣを用いた、例えば、ダイオードなどの整流デバイス、トランジスタ、サイリスタなどのスイッチングデバイスなどの様々なデバイスが試作されている。

ＳｉＣを半導体デバイスとして動作させるためには、素子構造を作り込んだ炭化珪素の所定の部分に電気的コンタクトをとる必要あり、一般的には金属を所定の部分に堆積し、熱処理を行ってコンタクトが形成されている。

しかし低抵抗、高密着性を有するコンタクトを形成するのは難しく、これまで様々なことが行われてきた（例えば、下記非特許文献１参照。）。また、炭化珪素からなる半導体基板の電極としてニッケルを用いたものが知られている（例えば、下記特許文献１参照。）。

特許第３８８８３３０号公報

Ｓ．Ｔａｎｉｍｏｔｏｅｔａｌ．，ＭａｔｅｒｉａｌｓＳｃｉｅｎｃｅＦｏｒμｍ，ｖｏｌ．３８９−３９３，２００２，ｐｐ．８７９−８８４

しかし、従来技術によりコンタクトを形成しても半導体基板との密着性を高めることは難しかった。例えば、コンタクトにテープを貼り付けテープを炭化珪素基板から引き剥がす力を加える簡単な試験を行うと、コンタクトを形成している金属が半導体基板上から容易に剥がれる状態である。

本発明は、高密着性を有するコンタクトを簡単に形成できることを目的とする。

上述した課題を解決し、本発明の目的を達成するために、この発明にかかる炭化珪素半導体装置の製造方法は、炭化珪素基板上に０．６μｍ以上の厚さの金属膜を堆積する工程と、前記金属膜の堆積後に前記炭化珪素基板を９５０℃以上で熱処理する工程と、を含むことを特徴とする。

また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記金属膜の推積の工程は、前記金属膜としてニッケルを用い、０．６μｍ〜１．５μｍの厚さで推積することを特徴とする。

また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記熱処理の工程は、前記炭化珪素基板を９５０℃まで昇温後、２分間温度保持することを特徴とする。

また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記金属膜を前記炭化珪素基板のＳｉ面上にスパッタリングで所定の厚さに形成することを特徴とする。

また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記金属膜を前記炭化珪素基板のＣ面上にスパッタリングで所定の厚さに形成することを特徴とする。

また、この発明にかかる炭化珪素半導体装置は、炭化珪素基板と、前記炭化珪素基板上に形成されたニッケルの金属膜とを有し、前記金属膜の厚さが０．６μｍ〜１．５μｍであることを特徴とする。

また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記炭化珪素基板は、（０００１）面を表面としたｎ型４Ｈ−ＳｉＣ単結晶の＜１１−２０＞方向４°ｏｆｆ基板であることを特徴とする。

上述した発明によれば、半導体基板からの金属剥離を抑えつつ、多数のプロセス（製造工程）を行うことなく、コンタクトを形成することができる。

本発明によれば、高密着性を有するコンタクトを簡単に形成できるようになる。

図１は、実施の形態にかかるコンタクト形成の熱処理前の炭化珪素基板の断面図である。図２は、実施の形態にかかるコンタクト形成後の炭化珪素基板の断面図である。図３は、本発明の実施例３としてプレーナＭＯＳゲート構造を有する半導体装置の一例を示す断面図である。

以下に添付図面を参照して、この発明の好適な実施の形態を詳細に説明する。図１は、実施の形態にかかるコンタクト形成の熱処理前の炭化珪素基板の断面図、図２は、実施の形態にかかるコンタクト形成後の炭化珪素基板の断面図である。

これらの図の例では、炭化珪素基板１の裏面にコンタクト２を形成し、熱処理により炭化珪素基板１とニッケル（Ｎｉ）膜からなるコンタクト２との間に、これらの化合物であるＮｉシリサイド３が形成される。

実施例１では、炭化珪素基板１として、（０００１）面を表面とした直径３インチのＮ（窒素）ドープ、ｎ型４Ｈ−ＳｉＣ単結晶＜１１−２０＞方向４°ｏｆｆ基板を使用する。この炭化珪素基板１のＳｉ面上にニッケル（Ｎｉ）を７００ｎｍ厚にスパッタリングにて形成し、その後９５０℃まで昇温し、２分間９５０℃の温度を保持する、という条件での熱処理を行い、コンタクト２を形成する。

このような条件でコンタクト２を形成することにより、ＳｉＣ炭化珪素基板１／Ｎｉ（コンタクト２）の界面にはＮｉ₂Ｓｉ（ニッケルシリサイド）３が形成される。そして、ＳｉＣ（炭化珪素基板）１から離れるにつれて、Ｎｉのみの膜（コンタクト２）として形成される。

このコンタクト２は、例えば、上述した試験的に行うテープでの引きはがし程度では炭化珪素基板１から剥離せず、外部との電気的コンタクト（導通）も良好に取ることが可能である。

さらにＮｉ膜（コンタクト２）については、３００ｎｍ（０．３μｍ）の厚さからそれぞれ１００ｎｍずつ増加させ、１６００ｎｍ（１．６μｍ）までの各異なる厚さのＮｉ膜（コンタクト２）を成膜した試料を各１０点作成した。

そして、これらの各試料に対して、上記テープでの引き剥がしの試験を行ったところ、３００ｎｍから５００ｎｍの厚さのＮｉ膜（コンタクト２）については、剥がれが各３点以上生じた。しかし、６００ｎｍ以上の厚さのＮｉ膜（コンタクト２）については剥がれが生じなかった。なお、Ｎｉ膜（コンタクト２）が厚すぎるとＮｉ膜（コンタクト２）にクラックが入るため、上限は１．５μｍ以下とすることが望ましい。

実施例２では、実施例１同様に炭化珪素基板１として、（０００１）面を表面とした直径３インチのＮ（窒素）ドープ、ｎ型４Ｈ−ＳｉＣ単結晶＜１１−２０＞方向４°ｏｆｆ基板を使用する。そして、実施例２では、この炭化珪素基板１のＣ面上にＮｉを７００ｎｍ厚にスパッタリングにて形成し、その後９５０℃まで昇温し、２分保持という条件での熱処理を行いコンタクト２を形成する。

このような条件でコンタクト２を形成することにより、ＳｉＣ炭化珪素基板１／Ｎｉ（コンタクト２）の界面にはＮｉ₂Ｓｉ（ニッケルシリサイド）３が形成される。そして、ＳｉＣ（炭化珪素基板）１から離れるにつれ、Ｎｉのみの膜（コンタクト２）として形成される。

さらにＮｉ膜（コンタクト２）については、３００ｎｍ（０．３μｍ）の厚さからそれぞれ１００ｎｍずつ増加させ、１６００ｎｍ（１．６μｍ）までの各異なる厚さのＮｉ膜（コンタクト２）を成膜した試料を各１０点作成した。そして、これらの各試料に対して、上記テープでの引き剥がしの試験を行った。

この試験結果、３００ｎｍから５００ｎｍの厚さのＮｉ膜（コンタクト２）については、剥がれが各３点以上生じた。しかし、６００ｎｍ以上の厚さのＮｉ膜（コンタクト２）については剥がれが生じなかった。なお、Ｎｉ膜（コンタクト２）が厚すぎるとＮｉ膜（コンタクト２）にクラックが入るため、Ｎｉ膜（コンタクト２）の厚さの上限は１．５μｍ以下とすることが望ましい。

以上説明した本発明は、炭化珪素半導体装置として、例えば横型や縦型の各種ＭＯＳＦＥＴに適用でき、トレンチゲートやプレーナＭＯＳゲート構造を有する半導体装置にも適用可能であり、同様の効果を奏することができる。したがって、特許請求の範囲に記載された本発明を逸脱しない範囲で、種々の半導体装置に適用可能である。

図３は、本発明の実施例３としてプレーナＭＯＳゲート構造を有する半導体装置の一例を示す断面図である。図３に示すように、縦型のＭＯＳＦＥＴにおいて、ｎ⁺型炭化珪素基板３１のおもて面にはｎ型エピタキシャル層３２が形成される。ｎ型エピタキシャル層３２の不純物濃度は、ｎ⁺型炭化珪素基板３１の不純物濃度よりも低い。ｎ型エピタキシャル層３２の内部には、複数のｐ型領域３６が選択的に形成される。ｐ型領域３６は、ｎ型エピタキシャル層３２のｎ⁺型炭化珪素基板３１側に対して反対側の面に露出する。

ｎ型エピタキシャル層３２およびｐ型領域３６の表面にわたってｐ型領域３６より低濃度のｐ型ＳｉＣ層３７が形成される。ｐ型領域３６が形成されていないｎ型エピタキシャル層３２上のｐ型ＳｉＣ層３７に、深さ方向にｐ型ＳｉＣ層３７を貫通し、ｎ型エピタキシャル層３２に達するｎ型領域３３が形成される。ｎ型エピタキシャル層３２およびｎ型領域３３は、ｎ型ドリフト領域である。ｎ型領域３３の不純物濃度は、ｎ型エピタキシャル層３２よりも高いことが望ましい。

ｐ型ＳｉＣ層３７の内部には、互いに接するようにｎ⁺ソース領域３４およびｐ⁺型コンタクト領域３５が形成される。ｎ⁺ソース領域３４およびｐ⁺型コンタクト領域３５は、ｐ型ＳｉＣ層３７のｐ型領域３６側に対して反対側の面に露出する。ｎ⁺ソース領域３４は、ｎ型領域３３と離れて形成される。ｐ⁺型コンタクト領域３５は、ｎ⁺ソース領域３４のｎ型領域３３側に対して反対側に位置する。ｐ⁺型コンタクト領域３５の不純物濃度は、ｐ型ＳｉＣ層３７の不純物濃度よりも高い。

ｐ型ＳｉＣ層３７のｎ⁺ソース領域３４、ｐ⁺型コンタクト領域３５およびｎ型領域３３を除く部分は、ｐ型領域３６と共にｐ型ベース領域となる。ｎ⁺ソース領域３４とｐ⁺型コンタクト領域３５との表面には、ソース電極３８が形成される。隣り合うｎ⁺ソース領域３４の間のｐ型ＳｉＣ層３７とｎ型領域３３との表面には、ゲート絶縁膜１２を介してゲート電極１３が形成される。ゲート電極１３は、図示省略する層間絶縁膜によって、ソース電極３８と電気的に絶縁される。また、ｎ⁺型炭化珪素基板３１の裏面には、ｎ⁺型炭化珪素基板３１に接するドレイン電極３９が形成される。このドレイン電極３９が上記コンタクトに相当する。

図３に示したプレーナＭＯＳゲート構造を有する半導体装置においても、ｎ⁺ソース領域３４およびｐ⁺型コンタクト領域３５に接するＮｉ等のソース電極３８にＮｉシリサイドが形成される。また、ｎ⁺型炭化珪素基板３１に接するＮｉ等のドレイン電極３９にＮｉシリサイドが形成される。これらのＮｉシリサイドが形成されるソース電極３８やドレイン電極３９についても、ｎ⁺型炭化珪素基板３１に対する剥離を防ぐことができ、外部との電気的コンタクト（導通）も良好に取ることが可能となる。

また、上述した実施の形態では、コンタクトとしてニッケル（Ｎｉ）を例に説明したが、他にチタンや窒化チタンを用いても同様の効果を得ることができる。

以上のように、本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法は、半導体材料として炭化珪素を用いた炭化珪素半導体素子に有用である。

１炭化珪素基板
２Ｎｉ（コンタクト）
３Ｎｉシリサイド
３１ｎ⁺型炭化珪素基板
３９ドレイン電極（コンタクト）

Claims

炭化珪素基板上に０．６μｍ以上の厚さの金属膜を堆積する工程と、
前記金属膜の堆積後に前記炭化珪素基板を９５０℃以上で熱処理する工程と、
を含むことを特徴とする炭化珪素半導体装置の製造方法。
前記金属膜の推積の工程は、前記金属膜としてニッケルを用い、０．６μｍ〜１．５μｍの厚さで推積することを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
前記熱処理の工程は、前記炭化珪素基板を９５０℃まで昇温後、２分間温度保持することを特徴とする請求項１または２に記載の炭化珪素半導体装置の製造方法。
前記金属膜を前記炭化珪素基板のＳｉ面上にスパッタリングで所定の厚さに形成することを特徴とする請求項１〜３のいずれか一つに記載の炭化珪素半導体装置の製造方法。
前記金属膜を前記炭化珪素基板のＣ面上にスパッタリングで所定の厚さに形成することを特徴とする請求項１〜３のいずれか一つに記載の炭化珪素半導体装置の製造方法。
炭化珪素基板と、
前記炭化珪素基板上に形成されたニッケルの金属膜とを有し、
前記金属膜の厚さが０．６μｍ〜１．５μｍであることを特徴とする炭化珪素半導体装置。
前記炭化珪素基板は、（０００１）面を表面としたｎ型４Ｈ−ＳｉＣ単結晶の＜１１−２０＞方向４°ｏｆｆ基板であることを特徴とする請求項６に記載の炭化珪素半導体装置。