JP2000299479A - ショットキーダイオードおよびその製造方法 - Google Patents
ショットキーダイオードおよびその製造方法Info
- Publication number
- JP2000299479A JP2000299479A JP11105838A JP10583899A JP2000299479A JP 2000299479 A JP2000299479 A JP 2000299479A JP 11105838 A JP11105838 A JP 11105838A JP 10583899 A JP10583899 A JP 10583899A JP 2000299479 A JP2000299479 A JP 2000299479A
- Authority
- JP
- Japan
- Prior art keywords
- ruthenium oxide
- electrode
- oxide film
- schottky
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 同じ電流を流すのに要する順方向電圧を低下
させたショットキーダイオードを提供すること。 【解決手段】 シリコンカーバイド基板１の上に形成し
たエピタキシャル層２の上面に、ショットキー電極とし
て酸化ルテニウム４を形成した。シリコンカーバイド基
板１の裏面にはNi層のオーミック電極を形成した。
させたショットキーダイオードを提供すること。 【解決手段】 シリコンカーバイド基板１の上に形成し
たエピタキシャル層２の上面に、ショットキー電極とし
て酸化ルテニウム４を形成した。シリコンカーバイド基
板１の裏面にはNi層のオーミック電極を形成した。
Description
【０００１】
【発明の属する技術分野】本発明は、SiC（シリコンカ
ーバイド）を基板として使用したショットキーダイオー
ドおよびその製造方法に関するものである。
ーバイド）を基板として使用したショットキーダイオー
ドおよびその製造方法に関するものである。
【０００２】
【従来の技術】半導体装置の電極材料の選択には、その
半導体の種類やその電極に求められる特性（半導体との
密着性、耐熱性、ワイヤボンディング容易性等のデバイ
スやプロセス上の要求）を十分に考慮する必要がある。
この金属材料は大別すると、(1)半導体構成元素の全て
と安定な化合物を形成するもの、(2)半導体構成元素の
一部とのみ化合物を形成するもの、(3)高融点金属、に
分類される。
半導体の種類やその電極に求められる特性（半導体との
密着性、耐熱性、ワイヤボンディング容易性等のデバイ
スやプロセス上の要求）を十分に考慮する必要がある。
この金属材料は大別すると、(1)半導体構成元素の全て
と安定な化合物を形成するもの、(2)半導体構成元素の
一部とのみ化合物を形成するもの、(3)高融点金属、に
分類される。
【０００３】まず、(1)の金属材料は、GaAs（ガリウム
砒素）等の化合物半導体と一様に固溶反応する。よく知
られている半導体装置として、電極材料にPt（プラチ
ナ）を使用したPt/GaAsがある。この半導体装置では、2
00℃以上の熱処理により多結晶のPtAs、PtGaが形成され
る。この場合の接合界面は、シャープ（界面が明確）で
耐熱性もよく、更に固相反応とともにGaAs表面の酸化物
や汚れが除去されるので、表面処理に特別の注意を払わ
なくても、ｎ因子（ショットキーダイオードの特性を表
すもので、ｎ値ともいう。）の良好なショットキー電極
が得られる。ただ、この金属材料とV族元素との化合物
は一般に比抵抗が大きいため、比抵抗の小さな金属で上
面を覆い回路全体の抵抗を低下させる必要がある。
砒素）等の化合物半導体と一様に固溶反応する。よく知
られている半導体装置として、電極材料にPt（プラチ
ナ）を使用したPt/GaAsがある。この半導体装置では、2
00℃以上の熱処理により多結晶のPtAs、PtGaが形成され
る。この場合の接合界面は、シャープ（界面が明確）で
耐熱性もよく、更に固相反応とともにGaAs表面の酸化物
や汚れが除去されるので、表面処理に特別の注意を払わ
なくても、ｎ因子（ショットキーダイオードの特性を表
すもので、ｎ値ともいう。）の良好なショットキー電極
が得られる。ただ、この金属材料とV族元素との化合物
は一般に比抵抗が大きいため、比抵抗の小さな金属で上
面を覆い回路全体の抵抗を低下させる必要がある。
【０００４】(2)の金属材料は、一般に半導体とは反応
し難い。例えば、III−Ｖの化合物半導体に対しては、
蒸気圧の高いＶ族としか化合物を形成しない金属が特に
反応し難く、耐熱性や信頼性に優れている。一例とし
て、GaAsのゲート電極として多く用いられるAlがある。
一方、III族とのみ反応する系では、Ｖ族元素の蒸気圧
が大きいため電極表面から飛散し易く、金属とIII族の
化合物生成エネルギーが小さくても、半導体との反応が
進行する。Au/GaAsの反応がそれである。
し難い。例えば、III−Ｖの化合物半導体に対しては、
蒸気圧の高いＶ族としか化合物を形成しない金属が特に
反応し難く、耐熱性や信頼性に優れている。一例とし
て、GaAsのゲート電極として多く用いられるAlがある。
一方、III族とのみ反応する系では、Ｖ族元素の蒸気圧
が大きいため電極表面から飛散し易く、金属とIII族の
化合物生成エネルギーが小さくても、半導体との反応が
進行する。Au/GaAsの反応がそれである。
【０００５】(3)の金属材料は、W（タングステン）、Mo
（モリブデン）等では化合物半導体との反応速度が小さ
いため、耐熱性が良好である。
（モリブデン）等では化合物半導体との反応速度が小さ
いため、耐熱性が良好である。
【０００６】ところで、化合物半導体材料として、SiC
基板が市販されるようになり、そのデバイスの研究が盛
に行われている。このSiCは、Si（シリコン）に比べて
３倍もの熱伝導率を持ち、約２倍もの飽和電子ドリフト
速度を持ち、さらに六方晶の６Ｈ−SiCでは禁制帯幅が
3.09 eVもの大きな値に達する。
基板が市販されるようになり、そのデバイスの研究が盛
に行われている。このSiCは、Si（シリコン）に比べて
３倍もの熱伝導率を持ち、約２倍もの飽和電子ドリフト
速度を持ち、さらに六方晶の６Ｈ−SiCでは禁制帯幅が
3.09 eVもの大きな値に達する。
【０００７】このため、絶縁破壊電圧はSiに比べて１０
倍程度も高く、動作可能な温度は500℃にも達し、しか
もその導電型をｐ型にもｎ型にも制御できることから、
高温動作デバイス、大電力デバイス、耐放射線デバイス
等のように厳しい環境下で動作させる素材として期待さ
れてきた。
倍程度も高く、動作可能な温度は500℃にも達し、しか
もその導電型をｐ型にもｎ型にも制御できることから、
高温動作デバイス、大電力デバイス、耐放射線デバイス
等のように厳しい環境下で動作させる素材として期待さ
れてきた。
【０００８】このようなSiCの結晶上に安定なオーミッ
ク電極が形成できるかについて、SiCは前記したように
広い禁制帯幅と高い化学的安定性を有するところから、
合金化には比較的高温が必要になるが、ｎ型SiCへのオ
ーミック接合では、種々の金属が試されている。
ク電極が形成できるかについて、SiCは前記したように
広い禁制帯幅と高い化学的安定性を有するところから、
合金化には比較的高温が必要になるが、ｎ型SiCへのオ
ーミック接合では、種々の金属が試されている。
【０００９】例えば、ドーピング濃度が５×1018cm−３
のSiC基板にNi（ニッケル）電極を被着させた例では、1
0-5Ω・cm2台のコンタクト抵抗率が得られており、更に
高いドーピング濃度のSiC基板に対しては10-６Ω・cm2
台と、素子の用途によってはすでに実用化できる程度の
低い抵抗率が得られている（C.Aranodo,etc.,Ins.Phys.
Conf.Ser.142,P.577,1996)。
のSiC基板にNi（ニッケル）電極を被着させた例では、1
0-5Ω・cm2台のコンタクト抵抗率が得られており、更に
高いドーピング濃度のSiC基板に対しては10-６Ω・cm2
台と、素子の用途によってはすでに実用化できる程度の
低い抵抗率が得られている（C.Aranodo,etc.,Ins.Phys.
Conf.Ser.142,P.577,1996)。
【００１０】
【発明が解決しようとする課題】ところが、SiCの結晶
上に良好なショットキー電極が形成できるかについて
は、NiやTi（チタン）が試みられているものの、いずれ
もショットキー障壁が1.3eV、0.85 eVと大きく、同じ電
流を流すのに要する順方向電圧が高くなるという問題が
ある。
上に良好なショットキー電極が形成できるかについて
は、NiやTi（チタン）が試みられているものの、いずれ
もショットキー障壁が1.3eV、0.85 eVと大きく、同じ電
流を流すのに要する順方向電圧が高くなるという問題が
ある。
【００１１】本発明の目的は、順方向電圧が低いショッ
トキー半導体装置及びその製造方法を提供することであ
る。
トキー半導体装置及びその製造方法を提供することであ
る。
【００１２】
【課題を解決するための手段】上記課題を解決するため
の第１の発明のショットキーダイオードは、シリコンカ
ーバイド基板の活性層の面上にショットキー電極として
酸化ルテニウム膜を形成して構成した。
の第１の発明のショットキーダイオードは、シリコンカ
ーバイド基板の活性層の面上にショットキー電極として
酸化ルテニウム膜を形成して構成した。
【００１３】第２の発明は、第１の発明において、前記
酸化ルテニウム膜の上面に金又はアルミニウムからなる
パッド電極を形成して構成した。
酸化ルテニウム膜の上面に金又はアルミニウムからなる
パッド電極を形成して構成した。
【００１４】第３の発明は、第１又は第２の発明におい
て、前記シリコンカーバイド基板の前記酸化ルテニウム
膜が形成された面と反対側の面にオーミック電極を形成
して構成した。
て、前記シリコンカーバイド基板の前記酸化ルテニウム
膜が形成された面と反対側の面にオーミック電極を形成
して構成した。
【００１５】第４の発明のショットキーダイオードの製
造方法は、シリコンカーバイド基板の活性層の面上に、
反応スパッタ法、蒸着法又はゾル・ゲル法により酸化ル
テニウム膜を形成する工程と、前記酸化ルテニウム膜を
エッチングして所定の形状の電極に形成する工程とを含
むよう構成した。
造方法は、シリコンカーバイド基板の活性層の面上に、
反応スパッタ法、蒸着法又はゾル・ゲル法により酸化ル
テニウム膜を形成する工程と、前記酸化ルテニウム膜を
エッチングして所定の形状の電極に形成する工程とを含
むよう構成した。
【００１６】第５の発明は、第４の発明において、前記
酸化ルテニウム膜を形成する工程よりも後に、前記酸化
ルテニウム膜の上に金又はアルミニウムのパッド電極を
形成する工程を設けた。
酸化ルテニウム膜を形成する工程よりも後に、前記酸化
ルテニウム膜の上に金又はアルミニウムのパッド電極を
形成する工程を設けた。
【００１７】第６の発明は、第４又は第５の発明におい
て、前記酸化ルテニウム膜を形成する工程よりも前に、
前記シリコンカーバイド基板の裏面にオーミック電極を
形成する工程を設けた。
て、前記酸化ルテニウム膜を形成する工程よりも前に、
前記シリコンカーバイド基板の裏面にオーミック電極を
形成する工程を設けた。
【００１８】
【発明の実施の形態】図１は本発明の実施の形態のショ
ットキー半導体装置の製造工程を示す図である。本実施
形態では、まず図１の(a)にあるように、高濃度（例え
ば、５×1018cm−３）に不純物がドープされたｎ型のSi
C基板１の上面に、Ｎ（窒素）を不純物として3.5×1018
cm−３だけ添付したエピタキシャル層２を膜厚13μｍだ
け予め成長させた基板を用意する。
ットキー半導体装置の製造工程を示す図である。本実施
形態では、まず図１の(a)にあるように、高濃度（例え
ば、５×1018cm−３）に不純物がドープされたｎ型のSi
C基板１の上面に、Ｎ（窒素）を不純物として3.5×1018
cm−３だけ添付したエピタキシャル層２を膜厚13μｍだ
け予め成長させた基板を用意する。
【００１９】次に、図１の(b)にあるように、基板１の
裏面にNi層３を真空蒸着法により所定膜厚だけ堆積さ
せ、950℃の温度で２分間の熱処理を行う。これによ
り、Ni層３は、SiC基板１との界面が合金化されて、10
-5Ω・cm2台のコンタクト抵抗率のオーミック電極とし
て機能するようになる。
裏面にNi層３を真空蒸着法により所定膜厚だけ堆積さ
せ、950℃の温度で２分間の熱処理を行う。これによ
り、Ni層３は、SiC基板１との界面が合金化されて、10
-5Ω・cm2台のコンタクト抵抗率のオーミック電極とし
て機能するようになる。
【００２０】次に、図１の(c)にあるように、酸化ルテ
ニウム（RuO2）膜４Ａを反応性スパッタ法により形成す
る。この反応性スパッタ法は、ルテニウムをターゲット
として、スパッタ用のAr（アルゴン）と酸化用のＯ
2（酸素）供給して行う。このときの条件は、その圧力
を例えば12 m Torrとし、ガス流量はAr/Ｏ2が15/45 scc
mになるような条件で成長を行い、これにより約200 nm
の酸化ルテニウム膜４Ａを形成する。
ニウム（RuO2）膜４Ａを反応性スパッタ法により形成す
る。この反応性スパッタ法は、ルテニウムをターゲット
として、スパッタ用のAr（アルゴン）と酸化用のＯ
2（酸素）供給して行う。このときの条件は、その圧力
を例えば12 m Torrとし、ガス流量はAr/Ｏ2が15/45 scc
mになるような条件で成長を行い、これにより約200 nm
の酸化ルテニウム膜４Ａを形成する。
【００２１】次に、図１の(d)にあるように、酸化ルテ
ニウム膜４Ａに対して塗布したレジスト５のパターニン
グを周知の写真蝕刻法により行い、このレジスト５をマ
スクとして、ＲＩＥ（リアクティブ・イオン・エッチン
グ）により酸化ルテニウム膜４Ａのエッチングを行っ
て、図１の(e)にあるように、酸化ルテニウム電極４と
しての形状に形成する。酸化ルテニウムはCF4ガスでエ
ッチング可能であり、圧力が0.04 Torr、CF4の流量が40
sccm、高周波電力が250 Wのとき、エッチングレートが
12 nm/minで加工される。
ニウム膜４Ａに対して塗布したレジスト５のパターニン
グを周知の写真蝕刻法により行い、このレジスト５をマ
スクとして、ＲＩＥ（リアクティブ・イオン・エッチン
グ）により酸化ルテニウム膜４Ａのエッチングを行っ
て、図１の(e)にあるように、酸化ルテニウム電極４と
しての形状に形成する。酸化ルテニウムはCF4ガスでエ
ッチング可能であり、圧力が0.04 Torr、CF4の流量が40
sccm、高周波電力が250 Wのとき、エッチングレートが
12 nm/minで加工される。
【００２２】最後に、配線を接続するため等のパッドと
なるAu（金）又はAl（アルミニウム）の電極６を真空蒸
着法により形成する。この低抵抗のパッド電極６により
回路全体の抵抗も低下する。
なるAu（金）又はAl（アルミニウム）の電極６を真空蒸
着法により形成する。この低抵抗のパッド電極６により
回路全体の抵抗も低下する。
【００２３】以上のようにして形成したショットキーダ
イオードは、ショットキー障壁の高さが0.5 eVであり、
順方向のオン抵抗が４ｍΩ・cm2を実現できた。
イオードは、ショットキー障壁の高さが0.5 eVであり、
順方向のオン抵抗が４ｍΩ・cm2を実現できた。
【００２４】ここに形成した酸化ルテニウムは、その電
気抵抗率が室温で４×10-5Ω・cmと白金の１×10-5Ω・
cmとほぼ同じであり、またこの酸化ルテニウムは800℃
まで分解せず安定である。
気抵抗率が室温で４×10-5Ω・cmと白金の１×10-5Ω・
cmとほぼ同じであり、またこの酸化ルテニウムは800℃
まで分解せず安定である。
【００２５】なお、ここではルテニウムをターゲットと
し酸素を供給して反応性スパッタ法により酸化ルテニウ
ム膜を生成する場合について説明したが、酸化ルテニウ
ムをターゲットにしてスパッタを行うこともできる。こ
の場合でも酸素を供給する反応性スパッタが好ましい。
また、酸化ルテニウム電極は、その酸化ルテニウムを蒸
発させて堆積させる真空蒸着法により形成することもで
るが、この場合も酸素を供給することが好ましい。さら
に、酸化ルテニウム電極は、ゾル・ゲル法（酸化ルテニ
ウムをゾルやゲル化してエピタキシャル膜２の上に塗布
しその後に乾燥・焼結させて電極とする方法）により形
成することもできる（S.Saito,etc.,Jpn.J.Appl.Phy.3
1,1991 p.135)。
し酸素を供給して反応性スパッタ法により酸化ルテニウ
ム膜を生成する場合について説明したが、酸化ルテニウ
ムをターゲットにしてスパッタを行うこともできる。こ
の場合でも酸素を供給する反応性スパッタが好ましい。
また、酸化ルテニウム電極は、その酸化ルテニウムを蒸
発させて堆積させる真空蒸着法により形成することもで
るが、この場合も酸素を供給することが好ましい。さら
に、酸化ルテニウム電極は、ゾル・ゲル法（酸化ルテニ
ウムをゾルやゲル化してエピタキシャル膜２の上に塗布
しその後に乾燥・焼結させて電極とする方法）により形
成することもできる（S.Saito,etc.,Jpn.J.Appl.Phy.3
1,1991 p.135)。
【００２６】
【発明の効果】以上から本発明によれば、ショットキー
ダイオードに同じ電流を流すのに要する順方向電圧をNi
やTiをショットキー電極に使用した場合に比べて大幅に
低減することができる利点がある。
ダイオードに同じ電流を流すのに要する順方向電圧をNi
やTiをショットキー電極に使用した場合に比べて大幅に
低減することができる利点がある。
【図１】 本発明のショットキーダイオードの製造方法
の説明図である。
の説明図である。
１：高濃度不純物添加のSiC基板 ２：エピタキシャル層（活性層） ３：Ni層（オーミック電極） ４Ａ：酸化ルテニウム膜 ４：酸化ルテニウムショットキー電極 ５：レジスト ６：パッド電極
Claims (6)
- 【請求項１】シリコンカーバイド基板の活性層の面上に
ショットキー電極として酸化ルテニウム膜を形成してな
ることを特徴とするショットキーダイオード。 - 【請求項２】前記酸化ルテニウム膜の上面に金又はアル
ミニウムからなるパッド電極を形成してなることを特徴
とする請求項１に記載のショットキーダイオード。 - 【請求項３】前記シリコンカーバイド基板の前記酸化ル
テニウム膜が形成された面と反対側の面にオーミック電
極を形成してなることを特徴とする請求項１又は２に記
載のショットキーダイオード。 - 【請求項４】シリコンカーバイド基板の活性層の面上
に、反応スパッタ法、蒸着法又はゾル・ゲル法により酸
化ルテニウム膜を形成する工程と、 前記酸化ルテニウム膜をエッチングして所定の形状の電
極に形成する工程と、 を含むことを特徴とするショットキーダイオードの製造
方法。 - 【請求項５】前記酸化ルテニウム膜を形成する工程より
も後に、前記酸化ルテニウム膜の上に金又はアルミニウ
ムのパッド電極を形成する工程を設けたことを特徴とす
る請求項４に記載のショットキーダイオードの製造方
法。 - 【請求項６】前記酸化ルテニウム膜を形成する工程より
も前に、前記シリコンカーバイド基板の裏面にオーミッ
ク電極を形成する工程を設けたことを特徴とする請求項
４又は５に記載のショットキーダイオードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10583899A JP3934822B2 (ja) | 1999-04-13 | 1999-04-13 | ショットキーダイオードおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10583899A JP3934822B2 (ja) | 1999-04-13 | 1999-04-13 | ショットキーダイオードおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000299479A true JP2000299479A (ja) | 2000-10-24 |
| JP3934822B2 JP3934822B2 (ja) | 2007-06-20 |
Family
ID=14418179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10583899A Expired - Fee Related JP3934822B2 (ja) | 1999-04-13 | 1999-04-13 | ショットキーダイオードおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3934822B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100482845B1 (ko) * | 2002-08-22 | 2005-04-14 | 한국전기연구원 | 탄화규소 백투백 쇼트키 장벽 다이오드 구조체 |
| WO2007060970A1 (ja) | 2005-11-25 | 2007-05-31 | Central Research Institute Of Electric Power Industry | ショットキーバリアダイオードおよびその使用方法 |
| JP2017168674A (ja) * | 2016-03-16 | 2017-09-21 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| US10833199B2 (en) | 2016-11-18 | 2020-11-10 | Acorn Semi, Llc | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
| US10872964B2 (en) | 2016-06-17 | 2020-12-22 | Acorn Semi, Llc | MIS contact structure with metal oxide conductor |
| US10879366B2 (en) | 2011-11-23 | 2020-12-29 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US10937880B2 (en) | 2002-08-12 | 2021-03-02 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11043571B2 (en) | 2002-08-12 | 2021-06-22 | Acorn Semi, Llc | Insulated gate field effect transistor having passivated schottky barriers to the channel |
-
1999
- 1999-04-13 JP JP10583899A patent/JP3934822B2/ja not_active Expired - Fee Related
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11355613B2 (en) | 2002-08-12 | 2022-06-07 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11043571B2 (en) | 2002-08-12 | 2021-06-22 | Acorn Semi, Llc | Insulated gate field effect transistor having passivated schottky barriers to the channel |
| US10950707B2 (en) | 2002-08-12 | 2021-03-16 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11056569B2 (en) | 2002-08-12 | 2021-07-06 | Acorn Semi, Llc | Method for depinning the fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11018237B2 (en) | 2002-08-12 | 2021-05-25 | Acorn Semi, Llc | Method for depinning the fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US10937880B2 (en) | 2002-08-12 | 2021-03-02 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| KR100482845B1 (ko) * | 2002-08-22 | 2005-04-14 | 한국전기연구원 | 탄화규소 백투백 쇼트키 장벽 다이오드 구조체 |
| US8178940B2 (en) | 2005-11-25 | 2012-05-15 | Central Research Institute Of Electric Power Industry | Schottky barrier diode and method for using the same |
| WO2007060970A1 (ja) | 2005-11-25 | 2007-05-31 | Central Research Institute Of Electric Power Industry | ショットキーバリアダイオードおよびその使用方法 |
| US10879366B2 (en) | 2011-11-23 | 2020-12-29 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US11804533B2 (en) | 2011-11-23 | 2023-10-31 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US11610974B2 (en) | 2011-11-23 | 2023-03-21 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| JP2017168674A (ja) * | 2016-03-16 | 2017-09-21 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| US10872964B2 (en) | 2016-06-17 | 2020-12-22 | Acorn Semi, Llc | MIS contact structure with metal oxide conductor |
| US11843040B2 (en) | 2016-06-17 | 2023-12-12 | Acorn Semi, Llc | MIS contact structure with metal oxide conductor |
| US10833199B2 (en) | 2016-11-18 | 2020-11-10 | Acorn Semi, Llc | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
| US11462643B2 (en) | 2016-11-18 | 2022-10-04 | Acorn Semi, Llc | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3934822B2 (ja) | 2007-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2509713B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| EP2388803B1 (en) | Silicon carbide semiconductor device and method for producing silicon carbide semiconductor device | |
| JP3361062B2 (ja) | 半導体装置 | |
| JP3930561B2 (ja) | オーム接触体およびこのようなオーム接触体を備えた半導体デバイスを製造する方法 | |
| WO2007060970A1 (ja) | ショットキーバリアダイオードおよびその使用方法 | |
| JP3934822B2 (ja) | ショットキーダイオードおよびその製造方法 | |
| JP2000164528A (ja) | ショットキ接合を有する炭化珪素半導体装置 | |
| EP0825652B1 (en) | Ohmic electrode and method of forming the same | |
| JP3309887B2 (ja) | 半導体装置 | |
| US9035323B2 (en) | Silicon carbide barrier diode | |
| US6320265B1 (en) | Semiconductor device with high-temperature ohmic contact and method of forming the same | |
| JP3344416B2 (ja) | 半導体装置およびその製造方法 | |
| JPH10163468A (ja) | 膜状複合構造体 | |
| JP3970142B2 (ja) | 炭化けい素のオーミック電極構造および半導体装置 | |
| JP3924628B2 (ja) | ＳｉＣショットキーダイオードの製造方法 | |
| US7564062B2 (en) | Electrode for p-type SiC | |
| JPH0515311B2 (ja) | ||
| JP2000106350A (ja) | オーミック電極の製造方法及び半導体素子の製造方法 | |
| JP5158777B2 (ja) | ダイヤモンド半導体整流素子 | |
| JPH03236224A (ja) | 半導体装置の製造方法 | |
| JP2746241B2 (ja) | アロイ・オーミック・コンタクト電極及びその形成方法 | |
| JPH06326051A (ja) | オーミック電極及びその形成方法 | |
| JPH0287671A (ja) | 耐高温性のショットキ接触を含む半導体デバイス | |
| JP2002016086A (ja) | 半導体装置 | |
| JP3150469B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050203 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070306 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070316 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |