JP3970142B2 - 炭化けい素のオーミック電極構造および半導体装置 - Google Patents
炭化けい素のオーミック電極構造および半導体装置 Download PDFInfo
- Publication number
- JP3970142B2 JP3970142B2 JP2002274206A JP2002274206A JP3970142B2 JP 3970142 B2 JP3970142 B2 JP 3970142B2 JP 2002274206 A JP2002274206 A JP 2002274206A JP 2002274206 A JP2002274206 A JP 2002274206A JP 3970142 B2 JP3970142 B2 JP 3970142B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- sic
- ohmic electrode
- semiconductor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、炭化けい素（以下「ＳｉＣ」と称する）における接触抵抗の小さいオーミック電極構造並びに該電極を用いた半導体装置に関する。
【０００２】
【従来の技術】
ＳｉＣは広いバンドギャップ、高い最大電界強度を持つため、シリコン半導体に対してシリーズ抵抗分を下げられる特色を持つ。このため、大電力、高耐圧の電力用デバイスへの応用が展開されている。特に、ショットキーダイオード（ＳＢＤ）、縦型ＭＯＳＦＥ素子が期待されている。
【０００３】
しかしながら、適切なオーミック電極構造がなく、オーミック電極による電圧降下が大きため、ＳｉＣの電力用素子はまだ実用に至っていない。
【０００４】
図３は従来のＳｉＣ半導体におけるオーミック電極構造を説明する図であり、従来のオーミック電極構造をダイオード素子に適用したものである。
【０００５】
Ｎ＋型ＳｉＣ半導体基板１の表面にエピタキシアルＮ型ＳｉＣ半導体層２を形成し、Ｎ型ＳｉＣ半導体層２の表面にＰ型不純物であるアルミニウム(Ａｌ)またはボロン（Ｂ）のイオン注入によりＰ型ＳｉＣ拡散層３を形成してある。
【０００６】
Ｎ＋型ＳｉＣ半導体基板１のＮ型ＳｉＣ半導体層２と反対側の表面にカソード電極５が形成されオーミック電極構造をとっている。カソード電極はニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）等をＮ＋型ＳｉＣ半導体基板１表面に蒸着し、８００℃から１２００℃の高温で熱処理することにより形成する。中でもＮｉを用いたオーミック電極は１０−５Ω・cm２台の実用的な接触抵抗値を示し、有望なオーミック電極である。しかしまだまだ改善の余地はある。
【０００７】
このようにＳｉＣ半導体基板表面に直接金属膜を形成し、その後熱処理を行う方法では、金属とＳｉＣ中のＳｉとが反応し、金属シリサイド層が形成される。この金属シリサイド層はＳｉＣ基板中に金属原子が侵入して形成されるが、この金属原子の侵入は、ＳｉＣ結晶の表面状態の影響を受け、均一にならない。具体的には表面が炭素で覆われている部分では、金属シリサイドが形成されない。
【０００８】
そのためＳｉＣ基板に金属が接触する部分と金属シリサイドが接触する部分とが混在する構造になり、障壁高さがばらつくという不確定要素を含んでしまう。このため、金属層の下または上にＳｉ層を堆積し、両者の間でシリサイドを作るオーミック電極の作成方法も提案されている。
【０００９】
また、金属シリサイド層には、不純物が添加されていないため、ＳｉＣ中に添加されている不純物を金属シリサイドが吸収し、ＳｉＣ基板と金属シリサイド層との界面近傍の不純物濃度が下がり、高抵抗層が形成されてしまったり、障壁の高さが変化してしまうという問題があった。
【００１０】
この問題を解決するための方法が特許公開公報２００１−１８５５０７号に公開されている。ＳｉＣ半導体基板表面にＳｉＣに添加されている不純物と同一導電型の１０×１８atom／cm３の燐あるいは砒素の不純物を添加したＳｉ膜を形成し、このＳｉ膜表面に金属膜を形成し、８００℃以上の加熱処理を行い、前記不純物が添加された金属シリサイド層を形成することによりオーミック電極を形成する方法である。
【００１１】
金属はＮｉが望ましく、ニッケルシリサイド（Ｎｉ２Ｓｉ）を形成するためにシリコン（Ｓｉ）とＮｉの厚さの比率（Ｓｉ：Ｎｉ）を１：２とするのが望ましい。一般に、Ｎ型ＳｉＣ基板に対するオーミック電極はＰ型ＳｉＣ拡散層に対するオーミック電極より接触抵抗は少ない。
【００１４】
前述の特許公開公報２００１−１８５５０７号に公開されているＳｉＣ半導体と金属の間にＳｉＣに含まれている不純物と同一の不純物を含むＳｉ層を設ける方式はもちろんＰ型ＳｉＣ拡散層３の場合にも適用できる。
【００１５】
前述した方法で製造したオーミック電極は、Ｐ型ＳｉＣ拡散層における接触抵抗が低減しないことが問題となっている。
Ｐ型ＳｉＣ拡散層３における接触抵抗が低減しない大きな理由の一つにＡｌ等とＰ型ＳｉＣ拡散層３との間にシリコン酸化膜が存在することがあげられる。
【００１６】
この酸化膜を除去するためにＴｉを用いる方式が公開特許公報平１−２６８１２１号に開示されている。ＴｉとＡｌまたはＡｌ−Ｓｉ合金の二層をＰ型ＳｉＣ拡散層３に堆積し、９００℃から１０００℃で５分間熱処理をするものである。ＴｉはＰ型ＳｉＣ拡散層３の上のシリコン酸化膜を還元する役目がある。
【００１７】
Ｔｉの膜厚はこの熱処理中にＡｌがＰ型ＳｉＣ拡散層３の表面まで拡散し、Ｐ型ＳｉＣ拡散層３の表面濃度が下がらないように必要最小限の厚さとする。ＡｌのかわりにＡｌ−Ｓｉの合金を用いることもできる。
【００１８】
Ａｌの融点は６６０℃であり、ＡｌとＳｉの共晶温度は５７７℃であり、またＡｌとＴｉ（実際にはＴｉＡｌ３）の合金は６６５℃の固相点があるため、９００℃から１０００℃の熱処理中にＡｌ等の部分が溶融し、Ａｌが蒸発もしくは凝集してオーミック電極表面を荒らしてしまい、半導体素子の工程に悪い影響を与え、また接触抵抗も十分に低減できない点は、上記のＡｌ、Ａｌ−Ｓｉ合金を用いる場合と変わらない。
【００２３】
しかしながら、Ｐ型ＳｉＣ半導体に対するオーミック電極の形成は、Ｐ型ＳｉＣ半導体上の電極がＰ型シリコン半導体との共晶温度以上の高温で熱処理（焼鈍）されるため、電極が蒸発もしくは凝集してオーミック電極表面の平坦性を損ない、接触抵抗が高くなってしまう問題があった。
【００２４】
【発明が解決しようとする課題】
本発明は、上記従来技術の問題点に鑑みてなされたもので、その目的は、オーミック電極の高温焼鈍をなくし、オーミック電極層の蒸発もしくは凝集による電極表面の平坦性に対する弊害を除き、低接触抵抗を示すオーミック電極を形成することを課題とする。
【００２５】
【課題を解決するための手段】
上記課題を解決するため、本発明の炭化けい素のオーミック電極構造は、Ｐ型の炭化けい素上にＰ型のシリコン半導体を設け、これらとオーミック接触を得るための金属を用いた電極を設けてなるＰ型の炭化けい素のオーミック電極構造において、
前記シリコン半導体と前記金属との共晶温度以下で形成してなる前記電極を、前記シリコン半導体上に備えたことを特徴とする。
【００２６】
【発明の実施の形態】
第１の実施例について説明する。
図１は本発明の第１の実施例にかかるＳｉＣ半導体におけるオーミック電極構造を説明する図である。本発明のオーミック電極構造をダイオード素子に適用したものである。
【００２７】
Ｎ＋型ＳｉＣ半導体基板１の上にエピタキシアル法によりＮ型ＳｉＣ半導体層２を形成し、Ｎ型ＳｉＣ半導体層２表面にＰ型ＳｉＣ拡散層３を形成してある。
【００２８】
Ｎ＋型ＳｉＣ半導体基板１のＮ型ＳｉＣ半導体層２と反対側の表面にカソード電極５が形成されている。
Ｎ＋型ＳｉＣ半導体基板１のカソード電極側５の表面はよりよいオーミック特性を得るため、Ｎ型不純物が拡散され、Ｎ＋＋型ＳｉＣ拡散層６となっており、Ｎ＋＋型ＳｉＣ拡散層６とカソード電極５の間にはＮ＋型Ｓｉ半導体７が設けられている。
【００２９】
Ｐ型ＳｉＣ半導体層３の上にはＰ型の高濃度の不純物を含むＰ＋型Ｓｉ半導体層８が設けられ、この上にはこのＳｉとオーミック接合を形成する金属などのアノード電極４が設けられている。
【００３０】
本発明の第１の実施例にかかるＳｉＣ半導体におけるオーミック電極構造をを用いたダイオードの製造工程に沿ってさらに詳細に説明する。
まず、高不純物濃度である比抵抗０．０１Ω−cmで３００μm厚さのＮ＋型ＳｉＣ半導体基板１の表面に濃度１×１０１６atom／cm３で厚さ１０μｍの低不純物濃度のＮ型ＳｉＣ半導体層２をエピタキシアル法によって成長させる。
【００３１】
しかる後、Ｎ型ＳｉＣ半導体層２表面よりＰ型不純物となるB（またはＡｌ）を加速電圧３０〜１５０ＫｅＶで、１０１４atom／cm２のイオンを注入する。
Ｎ＋型のＳｉＣ半導体基板１の裏面にオーミック接触を得るためにＮ型不純物となるＰ（燐）を加速電圧３０〜１５０ＫｅＶで、１０１４atom／cm２のドーズ量で、イオン注入し、Ｎ＋＋型ＳｉＣ層８を形成する。
【００３２】
注入されたＰ型不純物により、表面濃度が１０１８atom／cm３以上、接合深さ０．５μｍとなるＰ型ＳｉＣ拡散層３が形成され、、またＮ＋型ＳｉＣ半導体基板１の裏面のオーミック用Ｎ＋＋型ＳｉＣ拡散層６は表面濃度１０２０atom／cm３、拡散深さ０．５μｍとなるようにＮ型不純物のイオン注入によって形成される。Ｐ型ＳｉＣ拡散層３はエピタキシャル法によって堆積してもよい。
この後、不純物を活性化するためにアルゴン雰囲気中で１７００℃以上の温度で１０分間の熱処理を行う。
【００３３】
この後、１０００℃から１２００℃２時間、ＳｉＣ半導体基板表面を酸化すると二酸化けい素の層ができる。この表面をＨＦ系の溶液で処理すると、ＳｉＣ表面の汚れ、二酸化けい素膜がとれ、オーミック性の再現性がよくなる。
【００３４】
この後、ＳｉＣ半導体基板を９５０℃に加熱処理し、モノシランの熱分解によりＳｉＣ半導体基板の表面にＳｉ半導体層であるＮ＋型Ｓｉ半導体層７とＰ＋型Ｓｉ半導体層８を堆積する。
【００３５】
Ｎ＋＋型ＳｉＣ拡散層６上に堆積するＮ＋型Ｓｉ半導体層７にはホスフィンを利用して、Ｎ型不純物である燐を高濃度に添加する。このＮ型不純物濃度は１０１８atom／cm３以上で望ましくは１０１９atom／cm３から１０２０atom／cm３とする。
【００３６】
Ｐ型ＳｉＣ拡散層３の上に堆積するＰ＋型Ｓｉ半導体層８にはジボランを利用して、Ｐ型不純物であるボロンを高濃度に添加する。このＰ型濃度は１０１８atom／cm３以上で望ましくは１０１９atom／cm３から１０２０atom／cm３とする。
【００３７】
一度の工程でＮ＋型Ｓｉ半導体層７とＰ＋型Ｓｉ半導体層８を堆積できない場合は、Ｎ＋＋型Ｓｉ拡散層６の表面に、CVD法により１μmの二酸化けい素膜を堆積した後、Ｐ型ＳｉＣ拡散層３の上にＰ＋型Ｓｉ半導体層８を堆積し、その後、この面にまた二酸化けい素の保護膜を形成し、反対面上に堆積されたＰ＋型Ｓｉ半導体層をＨＦと硝酸の混合液で取り去り、その上側に堆積してあった二酸化けい素膜をHF系エッチング液で取り去る。
【００３８】
この後、Ｎ＋型Ｓｉ半導体層７を堆積し、更に、ＨＦ系エチング液でよけいな二酸化けい素膜を取り去ればよい。そしてＰ＋型Ｓｉ半導体層８を堆積した二酸化けい素の保護膜をＨＦ系エッチング液で取り去る。
【００３９】
Ｐ＋型Ｓｉ半導体層８の表面にアノード電極４を形成し、Ｎ＋型Ｓｉ半導体層７の表面にカソード電極５を形成する。アノード電極４とカソード電極５として、Ｔｉ−Ｎｉ−Ａｇ（銀）の電極システムを用いる。作製には電子ビーム蒸着法を用いる。ＴｉはＳｉ半導体層とのオーミック性をとるために用いられ、Ｎｉは半田耐蝕性のために、また銀はＮｉの酸化防止用に用いられる。アノード電極層表面はＮｉの上にＡｌを蒸着してあってもよい。すなわち、Ｔｉ−Ｎｉ−Ａｌからなる電極を形成してもよい。パッケージにおいてＡｌ線のボンディングを用いる時にはこの方が都合がよい。
【００４１】
アノード電極、カソード電極とも、高濃度Ｓｉ半導体にオーミック接触をとるものであり、Ｓｉパワー半導体でよく用いられている方法である。このため、プロセス技術が確立されており、再現性がよい。
【００４２】
電極の熱処理はＡｌとＳｉが単体でも、合金でも溶解しないように最高で５７７℃以下である。望ましくは蒸着時の２００℃から２５０℃である。従って本発明ではＡｌ金属を用いたシステムでも、金属が溶解、あるいは凝集して、電極表面が平坦でなくなってしまうことはない。ＴｉをＣｒ、Ｍｏで置き換えてもよい。
【００４３】
Ｓｉの表面濃度が高くできるのでＮ型やＰ型Ｓｉとのショットキー障壁高さを考慮する必要はなく、Ｓｉ表面の二酸化けい素膜を還元しやすい金属が選ばれる。
【００４４】
この後、ＳｉＣ半導体基板を、電流容量に応じた大きさの面積に切断し切断面をＳｉＣのエッチング液にてエッチングし、メサ構造のダイオードとして完成させる。
【００４５】
次に第２の実施例につてのべる。
図２は本発明の第２の実施例にかかるＳｉＣ半導体におけるオーミック電極構造を説明する図である。本発明のオーミック電極構造をダイオード素子に適用したものである。
【００４６】
第１の実施例はメサ型ダイオードの例を示したが本実施例はプレーナ型のダイオードである。基本的構成は第１の実施例とほとんど同じである。異なる点だけ説明する。
【００４７】
酸化膜９はモノシランと酸素のガスを用いてＣＶＤ法にて堆積され、写真工程と、ＨＦ系エッチング液により酸化膜をエッチングし窓明けする。この窓明けされた酸化膜９の窓よりＡｌまたはＢをイオン注入しＰ型ＳｉＣ拡散層３をつくる。
【００４８】
次に、Ｐ＋型Ｓｉ半導体層８をＰ型ＳｉＣ拡散層３の窓明け部、酸化膜９の上にも堆積し、Ｐ型ＳｉＣ拡散層３とＮ型ＳｉＣ半導体層２によるＰＮ接合をまたいだオーバレイ状に配置する。
【００４９】
ダイオードの動作について説明する。アノード電極４に正電圧を印加し、カソード電極５に負電圧を印加するとＳｉＣ半導体基板１中のＰＮ接合が順バイアスされ、順電流が流れオン状態になる。
【００５０】
Ｐ＋型Ｓｉ半導体層８とＰ型ＳｉＣ拡散層３は同じＳｉ系の高濃度Ｐ型半導体層のため、接触抵抗が低い。Ｎ＋型Ｓｉ半導体層７とＮ＋＋型ＳｉＣ拡散層６は同じＳｉ系の高濃度のＮ型半導体層のため、接触抵抗が低い。このため、順方向に大電流が流れても、従来のように大きな接触抵抗のために、大きなシリーズ抵抗分が現れることはない。
【００５１】
アノード電極４に負電圧を印加し、カソード電極５に正電圧を印加するとＳｉＣ半導体基板中のＰＮ接合が逆バイアスされ、オフ状態になる。ＰＮ接合には電流が流れないか流れても僅かである。
【００５２】
Ｐ＋型Ｓｉ半導体層８とＮ＋型Ｓｉ半導体層７については単結晶であっても、多結晶であっても同じ効果が得られる。
Ｐ＋型Ｓｉ半導体層８とＮ＋型Ｓｉ半導体層７についてはモノシランの熱分解により作製した例を示したが、ＳｉをＣＶＤ法若しくは蒸着法を用いて１００から１５０nmの厚さ、アモルファス状に堆積し、更に、Ａｌや燐等をイオン注入して約８００℃にて活性化兼結晶化をさせてもよい。また不純物をドープしたＳｉをターゲットとしてスパッタ法を用い、Ｐ＋型Ｓｉ半導体層８とＮ＋型Ｓｉ半導体層７を作ってもよい。
【００５３】
ダイオードの構造について応用例を説明したが、Ｐ型炭化けい素のＳＢＤ、ＩＧＢＴ、ＭＯＳＦＥＴあるいはＭＯＳ型サイリスタなどの半導体素子に本発明のオーミック電極を適用してもよい。
【００５４】
アノード、カソード電極で、Ｔｉ−Ｎｉ−Ａｇのシステムと、Ａｌボンデング用にＡｌを利用した電極システムについて述べたが、Ｓｉ電力用デバイスで用いられている他のＣｒ、Ｔｉ、Ｖ（バナジウム）等の金属あるいはシリサイド、またＰｔ（白金）、Ａｕ（金）を用いたシステムであってもよい。
【００５５】
【発明の効果】
本発明によれば、オーミック電極の平坦性を損なうことなく接触抵抗を低くしたオーミック電極構造並びにこれを利用した半導体装置を提供できる。大電力用ＭＯＳＦＥＴやＳＢＤに適用することにより、オン抵抗や高速性の特性を改善できる。
【図面の簡単な説明】
【図１】 本発明の第１の実施例にかかるＳｉＣ半導体におけるオーミック電極構造を説明する図である。
【図２】 本発明の第２の実施例にかかるＳｉＣ半導体におけるオーミック電極構造を説明する図である。
【図３】 図３は従来のＳｉＣ半導体におけるオーミック電極構造を説明する図である。
【符号の説明】
１ Ｎ＋型ＳｉＣ半導体基板
２ Ｎ型ＳｉＣ半導体層
３ Ｐ型ＳｉＣ拡散層
４ アノード電極
５ カソード電極
６ Ｎ＋＋型ＳｉＣ拡散層
７ Ｎ＋型Ｓｉ半導体層
８ Ｐ＋型Ｓｉ半導体層
９ 酸化膜
【発明の属する技術分野】
本発明は、炭化けい素（以下「ＳｉＣ」と称する）における接触抵抗の小さいオーミック電極構造並びに該電極を用いた半導体装置に関する。
【０００２】
【従来の技術】
ＳｉＣは広いバンドギャップ、高い最大電界強度を持つため、シリコン半導体に対してシリーズ抵抗分を下げられる特色を持つ。このため、大電力、高耐圧の電力用デバイスへの応用が展開されている。特に、ショットキーダイオード（ＳＢＤ）、縦型ＭＯＳＦＥ素子が期待されている。
【０００３】
しかしながら、適切なオーミック電極構造がなく、オーミック電極による電圧降下が大きため、ＳｉＣの電力用素子はまだ実用に至っていない。
【０００４】
図３は従来のＳｉＣ半導体におけるオーミック電極構造を説明する図であり、従来のオーミック電極構造をダイオード素子に適用したものである。
【０００５】
Ｎ＋型ＳｉＣ半導体基板１の表面にエピタキシアルＮ型ＳｉＣ半導体層２を形成し、Ｎ型ＳｉＣ半導体層２の表面にＰ型不純物であるアルミニウム(Ａｌ)またはボロン（Ｂ）のイオン注入によりＰ型ＳｉＣ拡散層３を形成してある。
【０００６】
Ｎ＋型ＳｉＣ半導体基板１のＮ型ＳｉＣ半導体層２と反対側の表面にカソード電極５が形成されオーミック電極構造をとっている。カソード電極はニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）等をＮ＋型ＳｉＣ半導体基板１表面に蒸着し、８００℃から１２００℃の高温で熱処理することにより形成する。中でもＮｉを用いたオーミック電極は１０−５Ω・cm２台の実用的な接触抵抗値を示し、有望なオーミック電極である。しかしまだまだ改善の余地はある。
【０００７】
このようにＳｉＣ半導体基板表面に直接金属膜を形成し、その後熱処理を行う方法では、金属とＳｉＣ中のＳｉとが反応し、金属シリサイド層が形成される。この金属シリサイド層はＳｉＣ基板中に金属原子が侵入して形成されるが、この金属原子の侵入は、ＳｉＣ結晶の表面状態の影響を受け、均一にならない。具体的には表面が炭素で覆われている部分では、金属シリサイドが形成されない。
【０００８】
そのためＳｉＣ基板に金属が接触する部分と金属シリサイドが接触する部分とが混在する構造になり、障壁高さがばらつくという不確定要素を含んでしまう。このため、金属層の下または上にＳｉ層を堆積し、両者の間でシリサイドを作るオーミック電極の作成方法も提案されている。
【０００９】
また、金属シリサイド層には、不純物が添加されていないため、ＳｉＣ中に添加されている不純物を金属シリサイドが吸収し、ＳｉＣ基板と金属シリサイド層との界面近傍の不純物濃度が下がり、高抵抗層が形成されてしまったり、障壁の高さが変化してしまうという問題があった。
【００１０】
この問題を解決するための方法が特許公開公報２００１−１８５５０７号に公開されている。ＳｉＣ半導体基板表面にＳｉＣに添加されている不純物と同一導電型の１０×１８atom／cm３の燐あるいは砒素の不純物を添加したＳｉ膜を形成し、このＳｉ膜表面に金属膜を形成し、８００℃以上の加熱処理を行い、前記不純物が添加された金属シリサイド層を形成することによりオーミック電極を形成する方法である。
【００１１】
金属はＮｉが望ましく、ニッケルシリサイド（Ｎｉ２Ｓｉ）を形成するためにシリコン（Ｓｉ）とＮｉの厚さの比率（Ｓｉ：Ｎｉ）を１：２とするのが望ましい。一般に、Ｎ型ＳｉＣ基板に対するオーミック電極はＰ型ＳｉＣ拡散層に対するオーミック電極より接触抵抗は少ない。
【００１４】
前述の特許公開公報２００１−１８５５０７号に公開されているＳｉＣ半導体と金属の間にＳｉＣに含まれている不純物と同一の不純物を含むＳｉ層を設ける方式はもちろんＰ型ＳｉＣ拡散層３の場合にも適用できる。
【００１５】
前述した方法で製造したオーミック電極は、Ｐ型ＳｉＣ拡散層における接触抵抗が低減しないことが問題となっている。
Ｐ型ＳｉＣ拡散層３における接触抵抗が低減しない大きな理由の一つにＡｌ等とＰ型ＳｉＣ拡散層３との間にシリコン酸化膜が存在することがあげられる。
【００１６】
この酸化膜を除去するためにＴｉを用いる方式が公開特許公報平１−２６８１２１号に開示されている。ＴｉとＡｌまたはＡｌ−Ｓｉ合金の二層をＰ型ＳｉＣ拡散層３に堆積し、９００℃から１０００℃で５分間熱処理をするものである。ＴｉはＰ型ＳｉＣ拡散層３の上のシリコン酸化膜を還元する役目がある。
【００１７】
Ｔｉの膜厚はこの熱処理中にＡｌがＰ型ＳｉＣ拡散層３の表面まで拡散し、Ｐ型ＳｉＣ拡散層３の表面濃度が下がらないように必要最小限の厚さとする。ＡｌのかわりにＡｌ−Ｓｉの合金を用いることもできる。
【００１８】
Ａｌの融点は６６０℃であり、ＡｌとＳｉの共晶温度は５７７℃であり、またＡｌとＴｉ（実際にはＴｉＡｌ３）の合金は６６５℃の固相点があるため、９００℃から１０００℃の熱処理中にＡｌ等の部分が溶融し、Ａｌが蒸発もしくは凝集してオーミック電極表面を荒らしてしまい、半導体素子の工程に悪い影響を与え、また接触抵抗も十分に低減できない点は、上記のＡｌ、Ａｌ−Ｓｉ合金を用いる場合と変わらない。
【００２３】
しかしながら、Ｐ型ＳｉＣ半導体に対するオーミック電極の形成は、Ｐ型ＳｉＣ半導体上の電極がＰ型シリコン半導体との共晶温度以上の高温で熱処理（焼鈍）されるため、電極が蒸発もしくは凝集してオーミック電極表面の平坦性を損ない、接触抵抗が高くなってしまう問題があった。
【００２４】
【発明が解決しようとする課題】
本発明は、上記従来技術の問題点に鑑みてなされたもので、その目的は、オーミック電極の高温焼鈍をなくし、オーミック電極層の蒸発もしくは凝集による電極表面の平坦性に対する弊害を除き、低接触抵抗を示すオーミック電極を形成することを課題とする。
【００２５】
【課題を解決するための手段】
上記課題を解決するため、本発明の炭化けい素のオーミック電極構造は、Ｐ型の炭化けい素上にＰ型のシリコン半導体を設け、これらとオーミック接触を得るための金属を用いた電極を設けてなるＰ型の炭化けい素のオーミック電極構造において、
前記シリコン半導体と前記金属との共晶温度以下で形成してなる前記電極を、前記シリコン半導体上に備えたことを特徴とする。
【００２６】
【発明の実施の形態】
第１の実施例について説明する。
図１は本発明の第１の実施例にかかるＳｉＣ半導体におけるオーミック電極構造を説明する図である。本発明のオーミック電極構造をダイオード素子に適用したものである。
【００２７】
Ｎ＋型ＳｉＣ半導体基板１の上にエピタキシアル法によりＮ型ＳｉＣ半導体層２を形成し、Ｎ型ＳｉＣ半導体層２表面にＰ型ＳｉＣ拡散層３を形成してある。
【００２８】
Ｎ＋型ＳｉＣ半導体基板１のＮ型ＳｉＣ半導体層２と反対側の表面にカソード電極５が形成されている。
Ｎ＋型ＳｉＣ半導体基板１のカソード電極側５の表面はよりよいオーミック特性を得るため、Ｎ型不純物が拡散され、Ｎ＋＋型ＳｉＣ拡散層６となっており、Ｎ＋＋型ＳｉＣ拡散層６とカソード電極５の間にはＮ＋型Ｓｉ半導体７が設けられている。
【００２９】
Ｐ型ＳｉＣ半導体層３の上にはＰ型の高濃度の不純物を含むＰ＋型Ｓｉ半導体層８が設けられ、この上にはこのＳｉとオーミック接合を形成する金属などのアノード電極４が設けられている。
【００３０】
本発明の第１の実施例にかかるＳｉＣ半導体におけるオーミック電極構造をを用いたダイオードの製造工程に沿ってさらに詳細に説明する。
まず、高不純物濃度である比抵抗０．０１Ω−cmで３００μm厚さのＮ＋型ＳｉＣ半導体基板１の表面に濃度１×１０１６atom／cm３で厚さ１０μｍの低不純物濃度のＮ型ＳｉＣ半導体層２をエピタキシアル法によって成長させる。
【００３１】
しかる後、Ｎ型ＳｉＣ半導体層２表面よりＰ型不純物となるB（またはＡｌ）を加速電圧３０〜１５０ＫｅＶで、１０１４atom／cm２のイオンを注入する。
Ｎ＋型のＳｉＣ半導体基板１の裏面にオーミック接触を得るためにＮ型不純物となるＰ（燐）を加速電圧３０〜１５０ＫｅＶで、１０１４atom／cm２のドーズ量で、イオン注入し、Ｎ＋＋型ＳｉＣ層８を形成する。
【００３２】
注入されたＰ型不純物により、表面濃度が１０１８atom／cm３以上、接合深さ０．５μｍとなるＰ型ＳｉＣ拡散層３が形成され、、またＮ＋型ＳｉＣ半導体基板１の裏面のオーミック用Ｎ＋＋型ＳｉＣ拡散層６は表面濃度１０２０atom／cm３、拡散深さ０．５μｍとなるようにＮ型不純物のイオン注入によって形成される。Ｐ型ＳｉＣ拡散層３はエピタキシャル法によって堆積してもよい。
この後、不純物を活性化するためにアルゴン雰囲気中で１７００℃以上の温度で１０分間の熱処理を行う。
【００３３】
この後、１０００℃から１２００℃２時間、ＳｉＣ半導体基板表面を酸化すると二酸化けい素の層ができる。この表面をＨＦ系の溶液で処理すると、ＳｉＣ表面の汚れ、二酸化けい素膜がとれ、オーミック性の再現性がよくなる。
【００３４】
この後、ＳｉＣ半導体基板を９５０℃に加熱処理し、モノシランの熱分解によりＳｉＣ半導体基板の表面にＳｉ半導体層であるＮ＋型Ｓｉ半導体層７とＰ＋型Ｓｉ半導体層８を堆積する。
【００３５】
Ｎ＋＋型ＳｉＣ拡散層６上に堆積するＮ＋型Ｓｉ半導体層７にはホスフィンを利用して、Ｎ型不純物である燐を高濃度に添加する。このＮ型不純物濃度は１０１８atom／cm３以上で望ましくは１０１９atom／cm３から１０２０atom／cm３とする。
【００３６】
Ｐ型ＳｉＣ拡散層３の上に堆積するＰ＋型Ｓｉ半導体層８にはジボランを利用して、Ｐ型不純物であるボロンを高濃度に添加する。このＰ型濃度は１０１８atom／cm３以上で望ましくは１０１９atom／cm３から１０２０atom／cm３とする。
【００３７】
一度の工程でＮ＋型Ｓｉ半導体層７とＰ＋型Ｓｉ半導体層８を堆積できない場合は、Ｎ＋＋型Ｓｉ拡散層６の表面に、CVD法により１μmの二酸化けい素膜を堆積した後、Ｐ型ＳｉＣ拡散層３の上にＰ＋型Ｓｉ半導体層８を堆積し、その後、この面にまた二酸化けい素の保護膜を形成し、反対面上に堆積されたＰ＋型Ｓｉ半導体層をＨＦと硝酸の混合液で取り去り、その上側に堆積してあった二酸化けい素膜をHF系エッチング液で取り去る。
【００３８】
この後、Ｎ＋型Ｓｉ半導体層７を堆積し、更に、ＨＦ系エチング液でよけいな二酸化けい素膜を取り去ればよい。そしてＰ＋型Ｓｉ半導体層８を堆積した二酸化けい素の保護膜をＨＦ系エッチング液で取り去る。
【００３９】
Ｐ＋型Ｓｉ半導体層８の表面にアノード電極４を形成し、Ｎ＋型Ｓｉ半導体層７の表面にカソード電極５を形成する。アノード電極４とカソード電極５として、Ｔｉ−Ｎｉ−Ａｇ（銀）の電極システムを用いる。作製には電子ビーム蒸着法を用いる。ＴｉはＳｉ半導体層とのオーミック性をとるために用いられ、Ｎｉは半田耐蝕性のために、また銀はＮｉの酸化防止用に用いられる。アノード電極層表面はＮｉの上にＡｌを蒸着してあってもよい。すなわち、Ｔｉ−Ｎｉ−Ａｌからなる電極を形成してもよい。パッケージにおいてＡｌ線のボンディングを用いる時にはこの方が都合がよい。
【００４１】
アノード電極、カソード電極とも、高濃度Ｓｉ半導体にオーミック接触をとるものであり、Ｓｉパワー半導体でよく用いられている方法である。このため、プロセス技術が確立されており、再現性がよい。
【００４２】
電極の熱処理はＡｌとＳｉが単体でも、合金でも溶解しないように最高で５７７℃以下である。望ましくは蒸着時の２００℃から２５０℃である。従って本発明ではＡｌ金属を用いたシステムでも、金属が溶解、あるいは凝集して、電極表面が平坦でなくなってしまうことはない。ＴｉをＣｒ、Ｍｏで置き換えてもよい。
【００４３】
Ｓｉの表面濃度が高くできるのでＮ型やＰ型Ｓｉとのショットキー障壁高さを考慮する必要はなく、Ｓｉ表面の二酸化けい素膜を還元しやすい金属が選ばれる。
【００４４】
この後、ＳｉＣ半導体基板を、電流容量に応じた大きさの面積に切断し切断面をＳｉＣのエッチング液にてエッチングし、メサ構造のダイオードとして完成させる。
【００４５】
次に第２の実施例につてのべる。
図２は本発明の第２の実施例にかかるＳｉＣ半導体におけるオーミック電極構造を説明する図である。本発明のオーミック電極構造をダイオード素子に適用したものである。
【００４６】
第１の実施例はメサ型ダイオードの例を示したが本実施例はプレーナ型のダイオードである。基本的構成は第１の実施例とほとんど同じである。異なる点だけ説明する。
【００４７】
酸化膜９はモノシランと酸素のガスを用いてＣＶＤ法にて堆積され、写真工程と、ＨＦ系エッチング液により酸化膜をエッチングし窓明けする。この窓明けされた酸化膜９の窓よりＡｌまたはＢをイオン注入しＰ型ＳｉＣ拡散層３をつくる。
【００４８】
次に、Ｐ＋型Ｓｉ半導体層８をＰ型ＳｉＣ拡散層３の窓明け部、酸化膜９の上にも堆積し、Ｐ型ＳｉＣ拡散層３とＮ型ＳｉＣ半導体層２によるＰＮ接合をまたいだオーバレイ状に配置する。
【００４９】
ダイオードの動作について説明する。アノード電極４に正電圧を印加し、カソード電極５に負電圧を印加するとＳｉＣ半導体基板１中のＰＮ接合が順バイアスされ、順電流が流れオン状態になる。
【００５０】
Ｐ＋型Ｓｉ半導体層８とＰ型ＳｉＣ拡散層３は同じＳｉ系の高濃度Ｐ型半導体層のため、接触抵抗が低い。Ｎ＋型Ｓｉ半導体層７とＮ＋＋型ＳｉＣ拡散層６は同じＳｉ系の高濃度のＮ型半導体層のため、接触抵抗が低い。このため、順方向に大電流が流れても、従来のように大きな接触抵抗のために、大きなシリーズ抵抗分が現れることはない。
【００５１】
アノード電極４に負電圧を印加し、カソード電極５に正電圧を印加するとＳｉＣ半導体基板中のＰＮ接合が逆バイアスされ、オフ状態になる。ＰＮ接合には電流が流れないか流れても僅かである。
【００５２】
Ｐ＋型Ｓｉ半導体層８とＮ＋型Ｓｉ半導体層７については単結晶であっても、多結晶であっても同じ効果が得られる。
Ｐ＋型Ｓｉ半導体層８とＮ＋型Ｓｉ半導体層７についてはモノシランの熱分解により作製した例を示したが、ＳｉをＣＶＤ法若しくは蒸着法を用いて１００から１５０nmの厚さ、アモルファス状に堆積し、更に、Ａｌや燐等をイオン注入して約８００℃にて活性化兼結晶化をさせてもよい。また不純物をドープしたＳｉをターゲットとしてスパッタ法を用い、Ｐ＋型Ｓｉ半導体層８とＮ＋型Ｓｉ半導体層７を作ってもよい。
【００５３】
ダイオードの構造について応用例を説明したが、Ｐ型炭化けい素のＳＢＤ、ＩＧＢＴ、ＭＯＳＦＥＴあるいはＭＯＳ型サイリスタなどの半導体素子に本発明のオーミック電極を適用してもよい。
【００５４】
アノード、カソード電極で、Ｔｉ−Ｎｉ−Ａｇのシステムと、Ａｌボンデング用にＡｌを利用した電極システムについて述べたが、Ｓｉ電力用デバイスで用いられている他のＣｒ、Ｔｉ、Ｖ（バナジウム）等の金属あるいはシリサイド、またＰｔ（白金）、Ａｕ（金）を用いたシステムであってもよい。
【００５５】
【発明の効果】
本発明によれば、オーミック電極の平坦性を損なうことなく接触抵抗を低くしたオーミック電極構造並びにこれを利用した半導体装置を提供できる。大電力用ＭＯＳＦＥＴやＳＢＤに適用することにより、オン抵抗や高速性の特性を改善できる。
【図面の簡単な説明】
【図１】 本発明の第１の実施例にかかるＳｉＣ半導体におけるオーミック電極構造を説明する図である。
【図２】 本発明の第２の実施例にかかるＳｉＣ半導体におけるオーミック電極構造を説明する図である。
【図３】 図３は従来のＳｉＣ半導体におけるオーミック電極構造を説明する図である。
【符号の説明】
１ Ｎ＋型ＳｉＣ半導体基板
２ Ｎ型ＳｉＣ半導体層
３ Ｐ型ＳｉＣ拡散層
４ アノード電極
５ カソード電極
６ Ｎ＋＋型ＳｉＣ拡散層
７ Ｎ＋型Ｓｉ半導体層
８ Ｐ＋型Ｓｉ半導体層
９ 酸化膜
Claims (2)
- Ｐ型の炭化けい素上にＰ型のシリコン半導体を設け、これらとオーミック接触を得るための金属を用いた電極を設けてなるＰ型の炭化けい素のオーミック電極構造において、
前記シリコン半導体と前記金属との共晶温度以下で形成してなる前記電極を、前記シリコン半導体上に備えたことを特徴とする炭化けい素のオーミック電極構造。 - 請求項１記載のオーミック電極構造を用いたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002274206A JP3970142B2 (ja) | 2002-09-20 | 2002-09-20 | 炭化けい素のオーミック電極構造および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002274206A JP3970142B2 (ja) | 2002-09-20 | 2002-09-20 | 炭化けい素のオーミック電極構造および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004111760A JP2004111760A (ja) | 2004-04-08 |
| JP3970142B2 true JP3970142B2 (ja) | 2007-09-05 |
Family
ID=32270748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002274206A Expired - Fee Related JP3970142B2 (ja) | 2002-09-20 | 2002-09-20 | 炭化けい素のオーミック電極構造および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3970142B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7960746B2 (en) | 2004-01-06 | 2011-06-14 | Samsung Led Co., Ltd. | Low resistance electrode and compound semiconductor light emitting device including the same |
| US8138583B2 (en) | 2007-02-16 | 2012-03-20 | Cree, Inc. | Diode having reduced on-resistance and associated method of manufacture |
| JP5233173B2 (ja) * | 2007-06-08 | 2013-07-10 | 日産自動車株式会社 | 半導体装置の製造方法 |
| JP5439215B2 (ja) * | 2010-02-10 | 2014-03-12 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
| JP5419922B2 (ja) * | 2011-05-06 | 2014-02-19 | ローム株式会社 | 半導体装置 |
| JP6250379B2 (ja) * | 2013-12-16 | 2017-12-20 | 新日本無線株式会社 | シリコン／シリコンカーバイド半導体装置の製造方法 |
-
2002
- 2002-09-20 JP JP2002274206A patent/JP3970142B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004111760A (ja) | 2004-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2388803B1 (en) | Silicon carbide semiconductor device and method for producing silicon carbide semiconductor device | |
| JP5525940B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US9059071B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3361061B2 (ja) | 半導体装置 | |
| US10249718B2 (en) | Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator | |
| JP4126359B2 (ja) | 炭化けい素ショットキーダイオードおよびその製造方法 | |
| JP2018098227A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2017175115A (ja) | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 | |
| JP3970142B2 (ja) | 炭化けい素のオーミック電極構造および半導体装置 | |
| US20160056040A1 (en) | Method for manufacturing silicon carbide semiconductor device | |
| JPH0864800A (ja) | 炭化珪素半導体素子 | |
| JP4091931B2 (ja) | ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法 | |
| JP3953696B2 (ja) | 半導体装置の製造方法 | |
| JP6014322B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2003023099A (ja) | 電界効果トランジスタ | |
| JP6686581B2 (ja) | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 | |
| JP2000299479A (ja) | ショットキーダイオードおよびその製造方法 | |
| JPS62298167A (ja) | 半導体集積回路装置 | |
| JP2017168684A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP3067034B2 (ja) | ショットキーバリア半導体装置 | |
| JP6724444B2 (ja) | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 | |
| JP2000106350A (ja) | オーミック電極の製造方法及び半導体素子の製造方法 | |
| EP4071786A1 (en) | Method for forming an ohmic contact on a wide-bandgap semiconductor device and wide-bandgap semiconductor device | |
| JP3823826B2 (ja) | 半導体素子の製造方法 | |
| WO2022244749A1 (ja) | 炭化珪素半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050128 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060919 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070328 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070518 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070605 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070605 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3970142 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140615 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |