WO2013125596A1 - ＳｉＣ半導体デバイスおよびその製造方法 - Google Patents

ＳｉＣ半導体デバイスおよびその製造方法 Download PDF

Info

Publication number
WO2013125596A1
WO2013125596A1 PCT/JP2013/054220 JP2013054220W WO2013125596A1 WO 2013125596 A1 WO2013125596 A1 WO 2013125596A1 JP 2013054220 W JP2013054220 W JP 2013054220W WO 2013125596 A1 WO2013125596 A1 WO 2013125596A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
heating
semiconductor device
electrode
nickel
Prior art date
Application number
PCT/JP2013/054220
Other languages
English (en)
French (fr)
Inventor
文一 今井
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to CN201380010206.6A priority Critical patent/CN104126219B/zh
Priority to DE112013001036.4T priority patent/DE112013001036T5/de
Publication of WO2013125596A1 publication Critical patent/WO2013125596A1/ja
Priority to US14/456,391 priority patent/US9159792B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28537—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Abstract

　ＳｉＣ基板（１）上のニッケルおよびチタンを含む層を加熱してチタンカーバイドを包含したニッケルシリサイド層（４）を形成する方法において、ニッケルおよびチタンを含む層は蒸着またはスパッタを用いて形成し、ニッケルシリサイド層（４）を１１００℃以上１３５０℃以下の加熱により生成する。その際、昇温速度１０℃／分以上１３５０℃／分以下、加熱保持時間０分以上１２０分以下で行う。これらの加熱条件により、裏面コンタクト抵抗が十分に低く、かつ均質なＳｉＣ半導体デバイス用裏面電極（８）を得ることができる。

Description

ＳｉＣ半導体デバイスおよびその製造方法
　本発明は、ＳｉＣ半導体デバイスの製造方法および該製造方法により製造されたＳｉＣ半導体デバイスに関する。特に均質な裏面電極の形成方法に関する。
　従来からパワーデバイスとして用いられている半導体デバイスは、半導体材料としてシリコンを用いたものが主流であるが、シリコンよりもバンドギャップが広いワイドバンドギャップの半導体である炭化珪素（ＳｉＣ）は、シリコンに比較して熱伝導度が３倍、最大電界強度が１０倍、電子のドリフト速度が２倍という物性値を有していることから、絶縁破壊電圧が高く低損失で高温動作可能なパワーデバイスとして、近年その応用が各機関で盛んに研究されている。そのようなパワーデバイスの構造は、裏面側に低抵抗なオーミック電極を備えた裏面電極を有する縦型の半導体デバイスが主流である。裏面電極には、様々な材料および構造が用いられているが、その中の１つとして、チタン層とニッケル層と銀層との積層体（例えば、下記特許文献１参照）や、チタン層とニッケル層と金層との積層体（例えば、下記特許文献２参照）などが提案されている。
　ショットキーバリアダイオードに代表されるＳｉＣを用いた縦型半導体デバイスにおいては、ＳｉＣ基板上にニッケル層を成膜後、加熱によりニッケルシリサイド層を形成して、ＳｉＣ基板とニッケルシリサイド層との間にオーミックコンタクトを形成する手法が用いられている（例えば、下記特許文献１および下記特許文献２参照）。
　また、オーミック電極を形成する方法として、ＳｉＣ基板上に複数の金属（Ｎｉ、Ｔｉ、Ａｌ）の積層膜を成膜後、７００℃から１１００℃の温度で加熱処理することが提案され、最も好適には８００℃の温度でオーミック特性が得られることが示されている（例えば、下記特許文献３参照）。また、ＳｉＣ基板の裏面にレーザ光を照射することで低温プロセスにおいてオーミック電極を形成することが提案されている（例えば、下記特許文献４参照）。
特開２００７－１８４５７１号公報 特開２０１０－８６９９９号公報 特開２００５－２７７２４０号公報 特開２００８－１３５６１１号公報
　しかしながら、上記特許文献３や上記特許文献４のような従来技術により得られるオーミック電極は、コンタクト抵抗のばらつきが大きく、良好な順方向降下電圧（Ｖｆ）特性が得られないという問題がある。
　上記特許文献４に記されたＳｉＣ半導体デバイス用裏面電極の製造方法では、ＳｉＣ基板上にニッケル層を形成したのち、ＫｒＦエキシマレーザ（２４８ｎｍ）を用いて０.９Ｊ／ｃｍ2の強度のレーザ光照射を行うことにより、ニッケルシリサイド層を形成し、ＳｉＣとニッケルシリサイド層との間にオーミックコンタクトを形成している。
　ニッケルシリサイドは、上記特許文献１によると、以下（１）式に示す反応式で示される固相反応により生成する。
　Ｎｉ　＋　２ＳｉＣ　→　ＮｉＳｉ2　＋　２Ｃ　・・・（１）
　例えば、上記特許文献１では、ＳｉＣ基板上にニッケル層を成膜後、加熱によりニッケルシリサイド層を形成してＳｉＣ基板とニッケルシリサイド層との間にオーミックコンタクトを形成している製法において、上記加熱を、Ａｒガス雰囲気中で、１０００℃の温度で、２分間の急速加熱を行うことが記載されている。
　しかしながら、上記（１）式に示す反応式の固相反応が均一に進行しないとオーミックコンタクト抵抗がばらついてしまい、作製したＳｉＣ半導体デバイスで良好なＶｆ特性を得ることができないという問題がある。
　本発明は、これらの問題を解決しようとするものであり、ニッケルおよびチタンを含む層を加熱してチタンカーバイドを包含した均質なニッケルシリサイド層を形成する新規なＳｉＣ半導体デバイスの製造方法を提供し、かつ、裏面電極構造の裏面コンタクト抵抗が十分に低く、かつ均質なＳｉＣ半導体デバイスを提供することを目的とする。
　本発明は、前記目的を達成するために、以下の特徴を有する。
　本発明は、ＳｉＣ半導体に電極構造を形成する半導体デバイスの製造方法であって、前記ＳｉＣ半導体に、ニッケルおよびチタンを含む層を形成した後、加熱によりチタンカーバイドを有するニッケルシリサイド層を生成し、前記チタンカーバイドを有するニッケルシリサイド層上に、金属層を形成することにより、上記電極構造を形成することを特徴とする。上記加熱は、１１００℃以上１３５０℃以下で行うことが好ましい。上記加熱は、昇温速度が１０℃／分以上１３５０℃／分以下、加熱保持時間が０分以上１２０分以下で行うことが好ましい。
　本発明の半導体デバイスは、具体例として、電極構造として、チタンカーバイドを包含したニッケルシリサイド層のオーミック電極と金属層の裏面電極とからなる裏面電極構造を有し、ショットキー電極とおもて面電極とからなるおもて面電極構造を有する。また、前記電極構造は、具体例として、ＳｉＣ半導体上に、前記ＳｉＣ半導体に近い方から、チタンカーバイドを包含したニッケルシリサイド層、チタン層、ニッケル層、金層の順に積層された電極構造である。また、前記チタンカーバイドを包含したニッケルシリサイド層は、前記ＳｉＣ半導体に近い方から、ニッケルシリサイド層、チタンカーバイド層の順に積層されている。
　本発明の半導体デバイスは、上述の製造方法により形成された電極構造を有する半導体デバイスであることを特徴とする。
　本発明の製造方法によれば、裏面コンタクト抵抗が、十分に低くかつ均質なＳｉＣ半導体デバイス用裏面電極を得ることができる。具体的には、ＳｉＣ半導体上に、チタンおよびニッケルを含む層を積層した後、加熱によりチタンカーバイドを包含したニッケルシリサイド層を形成させることにより、裏面コンタクト抵抗が十分に低く、かつばらつきの少ないＳｉＣ半導体デバイス用裏面電極を得ることができる。ばらつきが少ないので、歩留まりがよい。さらに、加熱の際の条件を、所定の条件にすることにより、裏面コンタクト抵抗とそのばらつきが改善できる。
図１は、本発明の実施の形態に係るショットキーバリアダイオードの製造方法において、ＳｉＣ基板を示す断面図である。 図２は、本発明の実施の形態に係るショットキーバリアダイオードの製造方法において、ガードリングを形成する工程を示す断面図である。 図３は、本発明の実施の形態に係るショットキーバリアダイオードの製造方法において、絶縁層およびニッケルシリサイド層を形成する工程を示す断面図である。 図４は、本発明の実施の形態に係るショットキーバリアダイオードの製造方法において、コンタクトホールを形成する工程を示す断面図である。 図５は、本発明の実施の形態に係るショットキーバリアダイオードの製造方法において、ショットキー電極を形成する工程を示す断面図である。 図６は、本発明の実施の形態に係るショットキーバリアダイオードの製造方法において、おもて面電極を形成する工程を示す断面図である。 図７は、本発明の実施の形態に係るショットキーバリアダイオードの製造方法において、裏面電極を形成する工程を示す断面図である。 図８は、フローティングリミッティングリング（ＦＬＲ）構造を持つＳＢＤの断面図である。 図９は、本発明のオーミック電極のシート抵抗と加熱温度の関係を示す図である。 図１０は、本発明の加熱温度１１００℃における加熱保持時間とオーミック電極のシート抵抗との関係を示す図である。 図１１は、ジャンクションバリアショットキー（ＪＢＳ）構造を持つＳＢＤの断面図である。
　本発明の実施の形態について、以下説明する。
　本発明では、ＳｉＣ半導体上への電極形成において、従来のニッケル（Ｎｉ）層を形成する方法に換えて、チタン（Ｔｉ）およびニッケルを含む層を形成して、加熱によりチタンカーバイド（ＴｉＣ）を含むニッケルシリサイド（ＮｉＳｉ）層を形成させることを行った。ＳｉＣ半導体上に、チタンおよびニッケルを含む層を、例えば、ニッケル層、チタン層の順で積層した後、加熱することによりチタンカーバイドを包含したニッケルシリサイド層を形成することができ、チタンカーバイドが生成されることにより、炭素の析出を防ぐことができる。
　本発明では、ニッケルシリサイド層を形成させる加熱を、特定の条件で行うことにより、裏面コンタクト抵抗が十分低くかつ均質な裏面電極構造を得ることができる。
　なお、チタンカーバイドを包含したニッケルシリサイド層の形成後に行う様々な処理工程（ショットキー電極の形成など）を経ることで表面に析出する炭素層を、裏面電極となる金属膜の形成前に、逆スパッタ等により除去することにより、裏面電極となる金属膜の剥離を防止することができる。
　本発明では、チタンカーバイドを包含したニッケルシリサイド層の上に金属層を形成している。チタンカーバイドを包含したニッケルシリサイド層をオーミック電極、その上の金属層を裏面電極と呼び、オーミック電極と裏面電極とからなる構造を裏面電極構造と、便宜上呼ぶ。一方、ＳｉＣ基板の裏面電極構造とは反対のおもて面には、ＳｉＣ基板に接して設けたショットキー電極と、当該ショットキー電極上に設けた金属層とからなるおもて面電極を形成している。ショットキー電極とおもて面電極とからなる構造をおもて面電極構造と呼ぶ。
　本発明に係るＳｉＣ半導体デバイスの好ましい実施の形態として、ショットキーバリアダイオードについて、図１～７を参照して説明する。図１～７は、ショットキーバリアダイオードの製造方法を説明するための図であり、製造工程の途中の状態のショットキーバリアダイオードの断面を模式的に表している。図７は、また、本実施の形態により製造されたショットキーバリアダイオードの構造を表してもいる。ＳｉＣ半導体を用いたショットキーバリアダイオードは、ＳｉＣ基板１、ガードリング２、絶縁層３、チタンカーバイドを包含したニッケルシリサイド層４、ショットキー電極６、おもて面電極７、裏面電極８を備えている。
　図１は、本発明の実施の形態に係るショットキーバリアダイオードの製造方法において、ＳｉＣ基板を示す断面図である。ＳｉＣ基板１は、ＳｉＣからなるウェーハ層とＳｉＣからなるエピタキシャル層とで構成される。ウェーハ層とエピタキシャル層との境界線は図示省略するが、ＳｉＣ基板１の、エピタキシャル層側の面がおもて面であり、ウェーハ層側の面が裏面である。
　図２は、本発明の実施の形態に係るショットキーバリアダイオードの製造方法において、ガードリングを形成する工程を示す断面図である。図２に示すように、ＳｉＣ基板１のエピタキシャル層の一部にイオン注入を施すことにより、ＳｉＣ基板１のおもて面の表面層にガードリング２を選択的に形成する。
　図３は、本発明の実施の形態に係るショットキーバリアダイオードの製造方法において、絶縁層およびニッケルシリサイド層を形成する工程を示す断面図である。ＳｉＣ基板１のおもて面にガードリング２を覆うように酸化膜（例えばＳｉＯ2）からなる絶縁層３を形成した後、ＳｉＣ基板１の裏面にニッケルおよびチタンを含む層を成膜し、引き続いて行う加熱によりチタンカーバイドを包含したニッケルシリサイド層４からなるオーミック電極を形成する。
　ニッケルおよびチタンを含む層は、ニッケル層、チタン層の順で、ＳｉＣ基板１に形成することが好ましい。ニッケルとチタンとの割合は、ニッケル層とチタン層とを積層で形成する場合は、それぞれの膜厚の比を１対１から１０対１、好ましくは３対１から６対１とすることで実施できる。その際、ニッケル層の膜厚は２０ｎｍ～１００ｎｍ、チタン層の膜厚は１０ｎｍ～５０ｎｍであることが好ましい。又、ニッケル中にチタンが含まれるように合金層として形成してもよい。この場合においてもニッケルとチタンの割合は、１対１から１０対１、好ましくは３対１から６対１とすることで実施することができる。前記ニッケルおよびチタンを含む層を１０５０℃以上１３５０℃以下で加熱することにより、ＳｉＣ基板１との反応によりチタンカーバイドが生成され、チタンカーバイドを包含したニッケルシリサイド層４が得られる。
　ニッケル層とチタン層との形成方法は、蒸着、スパッタ等の薄膜の形成方法を用いることができる。薄膜形成後、アルゴン（Ａｒ）等の不活性ガス雰囲気中で圧力０．１Ｐａ以上１.０１３ＭＰａ以下、望ましくは０.１ＭＰａ以上０.２ＭＰａ以下、およびガス流量１００ｃｃ／分以上１００００ｃｃ／分以下、望ましくは５００ｃｃ／分以上３０００ｃｃ／分以下で加熱して、チタンカーバイドを包含したニッケルシリサイド層４を得る。当該加熱は、加熱炉を用い、昇温速度は１０℃／分以上１３５０℃／分以下、望ましくは１０℃／分以上１００℃／分以下、到達温度は１１００℃以上１３５０℃以下、望ましくは１１５０℃以上（好適には１２００℃以上）１３５０℃以下、加熱保持時間は０分以上１２０分以下、望ましくは２分以上３０分以下である。
　実施の形態で示すように、オーミック電極のシート抵抗を測定したところ、到達温度１１００℃以上で抵抗値が低くなり、かつ、ばらつきも小さくなった結果が得られている。昇温速度、到達温度および加熱保持時間が上記の範囲内であると、裏面コンタクト抵抗がシート抵抗０.７Ω／□以下と十分に低く、かつ裏面コンタクト抵抗が均質で歩留まりがよい。好ましい場合は、シート抵抗が０.４Ω／□以下で、かつばらつきの小さい素子が得られる。また、昇温速度については、１０℃／分未満であると、生産性が著しく低下するので好ましくない。一方、１３５０℃／分を超えると加熱装置で使用している部材のサーマルショックによる破損等の不具合が発生する。昇温速度が１０℃／分以上１００℃／分以下であると、生産性を確保しつつ上記不具合が発生しないため、その効果がより顕著である。到達温度が１０５０℃未満であると、ニッケルシリサイド層の生成が不十分である。到達温度が１３５０℃を超えると加熱装置で使用している部材の耐熱温度を超えるため装置に不具合が発生することがあり、加熱温度の上限は装置の耐熱温度により制約を受ける。到達温度が１２００℃以上１３５０℃以下であると、その効果がより顕著である。加熱保持時間が０分でもよいが、加熱保持する場合１２０分を超えると、生産性が著しく低下すると共に装置がオーバーヒートを生じるおそれがある。加熱保持時間は、上記の観点から２分以上３０分以下がより好ましい。
　形成されたチタンカーバイドを包含したニッケルシリサイド層４は、厚さ１０～１００ｎｍ、好ましくは２０～３０ｎｍである。
　なお、チタンカーバイドはオーミック電極の上に成膜する裏面電極積層体のチタンと良好な密着性を示すため、裏面電極剥離を抑制する機能を有する。
　図４は、本発明の実施の形態に係るショットキーバリアダイオードの製造方法において、コンタクトホールを形成する工程を示す断面図である。図５は、本発明の実施の形態に係るショットキーバリアダイオードの製造方法において、ショットキー電極を形成する工程を示す断面図である。図５に示すように、エッチングにより露出した部分にショットキー電極６としてたとえばチタン層を成膜後、引き続いて行う加熱によりショットキーコンタクトが形成される。加熱温度は４００～６００℃程度である。加熱雰囲気はアルゴンまたはヘリウムである。
　図６は、本発明の実施の形態に係るショットキーバリアダイオードの製造方法において、おもて面電極を形成する工程を示す断面図である。図６に示すように、ショットキー電極６を、たとえばアルミニウムで覆うことによりおもて面電極７を形成する。
　図７は、本発明の実施の形態に係るショットキーバリアダイオードの製造方法において、裏面電極を形成する工程を示す断面図である。炭素層を取り除いた、チタンカーバイドを包含したニッケルシリサイド層４上に、図７に示すように、例えば、チタン、ニッケル、金の順で積層した積層体からなる裏面電極８を形成する。
　全ての成膜操作が完了したＳｉＣ基板１をダイシングして、ＳｉＣショットキーバリアダイオードのチップを得る。以上、ショットキーバリアダイオードについて説明したが、本発明に係るＳｉＣ半導体デバイスは、ショットキーバリアダイオードに限定されず、ＭＯＳＦＥＴなど、ＳｉＣを用いた種々の半導体デバイスにおいても同様である。
（実施例１）
　本発明の実施例について、図８を参照して以下説明する。図８は、フローティングリミッティングリング（ＦＬＲ）構造を持つショットキーバリアダイオード（ＳＢＤ）の断面図である。
　エピタキシャル層（低濃度ｎ型ドリフト層１３）を形成したＳｉＣ基板（高濃度ｎ型基板１２）のおもて面側（低濃度ｎ型ドリフト層１３側）の表面層に、イオン注入によりチャンネルストッパー用のｎ型領域（不図示）と、終端構造用のｐ型領域（ｐ型不純物イオン注入領域１４）と、ＦＬＲ構造１６用のｐ型領域とを形成する。その後、チャンネルストッパー用のｎ型領域を形成するために注入されたリン（Ｐ）と、終端構造用のｐ型領域およびＦＬＲ構造１６用のｐ型領域を形成するために注入されたアルミニウム（Ａｌ）とを、活性化するために、アルゴン雰囲気中において１６２０℃の温度で１８０秒間の活性化を行った。その後、常圧ＣＶＤ装置を用いて基板おもて面側に厚さ５００ｎｍのＳｉＯ2膜（不図示）を形成した後、基板裏面側（高濃度ｎ型基板１２側）にスパッタ装置を用いて、厚さ２０ｎｍのチタン層と厚さ６０ｎｍのニッケル層とを成膜した。なお、基板裏面側から、厚さ６０ｎｍのニッケル層、厚さ２０ｎｍのチタン層の順で積層した。ニッケル層およびチタン層を成膜した基板は、赤外線ランプを備えた高速アニール装置（ＲＴＡ）を用いて、アルゴン雰囲気中、昇温速度２０℃／分、到達温度１１００℃、加熱保持時間２分間の加熱処理を行った。この加熱処理によりＳｉＣ基板のシリコン原子はニッケルと反応してニッケルシリサイドを生成し、オーミックコンタクトを得ることができる。また、ＳｉＣ基板の炭素原子はチタンと反応してチタンカーバイドを生成してニッケルシリサイドの表面に析出する。これにより、チタンカーバイドを包含したニッケルシリサイド層からなるオーミック電極１１が形成される。
　次に、フッ酸緩衝液を用いて基板おもて面側の酸化膜（ＳｉＯ2膜）にコンタクトホールを形成し（図４参照）、スパッタ装置でショットキー電極１５用のチタンを２００ｎｍの厚さで成膜した後、ＲＴＡを用いてアルゴン雰囲気中５００℃で５分間の処理を行う。
　次に、蒸着装置を用いてチタンカーバイドを包含したニッケルシリサイド層（オーミック電極１１）の上に、チタン７０ｎｍ、ニッケル７００ｎｍ、金２００ｎｍを連続蒸着して、裏面電極（不図示）を形成する。ここで用いる裏面電極材料は、銀（Ａｇ）、アルミニウム、銅（Ｃｕ）なども使用可能であり、裏面電極の層構成は単層または２層でも構わない。また、裏面電極の形成方法はスパッタ法、メッキ法なども可能である。
　このような製造方法により得られた基板をダイシングして電気特性を評価した結果、室温でのオン電圧（Ｖｆ）が１.３９±０.０４５ＶのＳｉＣショットキーバリアダイオードを得ることができた。±０.０４５Ｖは、複数の素子のばらつきの程度を示している。
（実施例２）
　本実施例２では、ＳｉＣ半導体上に、チタンおよびニッケルを含む層を積層した後、加熱によりチタンカーバイドを包含したニッケルシリサイド層を形成させる際の、当該加熱の条件について、複数の条件を設定して調べた。赤外線ランプを備えた高速アニール装置（ＲＴＡ）を用いて、アルゴン雰囲気中、昇温速度１０℃／分でかつ加熱温度条件を異ならせて作製したオーミック電極のシート抵抗を測定した。加熱保持時間は３０分である。測定結果を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　表１の、オーミック電極のシート抵抗と加熱温度との関係を図９に示す。図９は、本発明のオーミック電極のシート抵抗と加熱温度の関係を示す図である。図中、縦棒の長さはシート抵抗のばらつきを示す。加熱温度が高くなるほど抵抗値が低くなり、そのばらつきも小さくなる傾向が認められた。しかし、加熱温度１１００℃以上では、抵抗値とそのばらつきは、共にほぼ一定となった。表１からわかるように、加熱温度１０５０℃以上で、シート抵抗が０.５７Ω／□以下を示し、かつ、そのばらつきも０.１４以下を示し、１０００℃の場合より改善されていることがわかる。加熱温度１１００℃以上で、シート抵抗が０.４２Ω／□以下を示し、かつ、そのばらつきも０.１４以下を示し、優れていることがわかる。また、加熱温度１１５０℃以上であれば、シート抵抗が０.３９Ω／□以下とさらに低くでき、かつそのばらつきも０.０６以下とさらに改善される。さらに、加熱温度１２００℃以上であれば、シート抵抗が０.３７Ω／□以下を示し、かつそのばらつきも０.０５以下を示し、さらに改善される。加熱温度が１３５０℃を超えると、シート抵抗およびそのばらつきも優れているが、改善の効果が特に向上しない。
　さらに、昇温速度５０℃／分および１００℃／分で作製したサンプルについても、オーミック電極のシート抵抗を測定したところ、図９に示す結果とほぼ同様の結果が得られた。
　次に、昇温速度１０℃／分、加熱温度１１００℃において加熱保持時間を異ならせて作製した複数のオーミック電極のシート抵抗を測定した。測定結果を表２に示す。
Figure JPOXMLDOC01-appb-T000002
　表２の、オーミック電極のシート抵抗と加熱温度１１００℃における加熱保持時間との関係を、図１０に示す。図１０は、本発明の加熱温度１１００℃における加熱保持時間とオーミック電極のシート抵抗との関係を示す図である。図中、横軸は保持時間を分の単位で示す。図中、縦棒の長さはシート抵抗のばらつきを示す。加熱保持時間が長いほど抵抗値が低くなり、そのばらつきも小さくなる傾向が認められた。しかし、加熱保持時間が２０分以上では、シート抵抗の抵抗値およびそのばらつき共に、ほぼ一定となった。
　このことから、加熱保持時間０分以上で、シート抵抗が０.７Ω／□以下を示し、かつ、そのばらつきも０.１５以下を示し、特性が優れていることがわかる。また、加熱保持時間が１分以上であれば、シート抵抗が０.６６Ω／□以下とさらに低くでき、そのばらつきも０.１４以下とさらに改善される。さらに、加熱保持時間２分以上であれば、シート抵抗が０.６２Ω／□以下を示し、かつばらつきも０.１３以下を示し、さらに改善される。さらに、加熱保持時間が、５分以上、１０分以上、２０分以上にすれば、より改善される。しかし、加熱保持時間を長くしても改善の効果が特に向上しないので、加熱保持時間の上限は、１２０分以下とすることが好ましく、３０分以下でもよい。
　さらに、加熱温度１１００℃、１１５０℃、１２００℃、１２５０℃、１３００℃、１３５０℃、１４００℃、１４５０℃、１５００℃、昇温速度５０℃／分、１００℃／分で作製したサンプルについて測定したところ、図１０に示す結果と同様の結果が得られた。
（実施例３）
　本発明の実施例３について、図１１を参照して以下説明する。図１１は、ジャンクションバリアショットキー（ＪＢＳ）構造を持つショットキーバリアダイオード（ＳＢＤ）の断面図である。実施例１のショットキーバリアダイオードの代わりに、図１１に示したジャンクションバリアショットキー（ＪＢＳ）構造１７を持つショットキーバリアダイオード（ＳＢＤ）についても、実施例１と同様に作製した。実施例１と同様の加熱条件で、実施例１と同様の結果が得られた。
（比較例）
　本比較例では、本発明による裏面電極の形成方法を用いない、ＳｉＣ半導体デバイスの製造工程について説明する。先ず、エピタキシャル層を形成したＳｉＣ基板に、イオン注入によりチャンネルストッパー用のｎ型領域と、終端構造用のｐ型領域とフローティングリミッティングリング（ＦＬＲ）構造用のｐ型領域とを形成した。次に、チャンネルストッパー用のｎ型領域を形成するために注入されたリンと、終端構造用のｐ型領域およびＦＬＲ構造用のｐ型領域を形成するために注入されたアルミニウムとを活性化するために、アルゴン雰囲気中において１６２０℃の温度で１８０秒間の活性化を行った。次に、常圧ＣＶＤ装置を用いて基板おもて面側に厚さ５００ｎｍのＳｉＯ2膜を形成した。次に、基板裏面側にスパッタ装置を用いて厚さ６０ｎｍのニッケル層を成膜し、ＲＴＡを用いて、アルゴン雰囲気中で、昇温速度１５００℃／分で１０００℃に昇温後、２分間の加熱処理を行ってニッケルシリサイドを生成した。その後、実施例１と同じ方法で裏面電極を形成した。得られた基板をダイシングして電気特性を評価した結果、室温でのオン電圧（Ｖｆ）が１.４１±０.２４２Ｖであった。
　実施例１と比較例との結果から、実施例１は、オン電圧（Ｖｆ）が１.３９で、比較例の１.４１より低いことがわかる。さらに、オン電圧のばらつきが、実施例１では±０.０４５Ｖで、比較例の±０.２４２より一桁以上小さいことがわかる。したがって、本発明のＳｉＣ半導体デバイス用裏面電極構造およびＳｉＣ半導体デバイスの製造方法を用いることによって、裏面コンタクト抵抗が十分に低く、かつ均質なＳｉＣ半導体デバイスを得ることができる。
　上記実施の形態および実施例は、発明を理解しやすくするために記載したものであり、この形態に限定されるものではない。本発明の要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。本発明に係るＳｉＣ半導体デバイスは、ショットキーバリアダイオードに限定されず、たとえばＭＯＳＦＥＴなど、ＳｉＣを用いた種々の半導体デバイスが含まれる。また、本発明は、半導体層または半導体領域の導電型（ｎ型、ｐ型）を反転させても同様に成り立つ。
　以上のように、本発明にかかるＳｉＣ半導体デバイスおよびその製造方法は、裏面側に低抵抗なオーミック電極を備えた裏面電極を有する縦型のパワー半導体装置に有用である。
　１　　ＳｉＣ基板
　２　　ガードリング
　３　　絶縁層
　４　　チタンカーバイドを包含したニッケルシリサイド層
　６　　ショットキー電極
　７　　おもて面電極
　８　　裏面電極
　１１　オーミック電極
　１２　高濃度ｎ型基板
　１３　低濃度ｎ型ドリフト層
　１４　ｐ型不純物イオン注入領域
　１５　ショットキー電極
　１６　ＦＬＲ構造
　１７　ＪＢＳ構造

Claims (7)

  1. 　ＳｉＣ半導体に電極構造を形成する半導体デバイスの製造方法であって、
    　前記ＳｉＣ半導体に、ニッケルおよびチタンを含む層を形成した後、加熱によりチタンカーバイドを有するニッケルシリサイド層を生成し、前記チタンカーバイドを有するニッケルシリサイド層上に金属層を形成することにより、上記電極構造を形成することを特徴とする半導体デバイスの製造方法。
  2. 　上記加熱は、１１００℃以上１３５０℃以下で行うことを特徴とする請求項１に記載の半導体デバイスの製造方法。
  3. 　上記加熱は、昇温速度が１０℃／分以上１３５０℃／分以下、加熱保持時間が１２０分以下で行うことを特徴とする請求項２に記載の半導体デバイスの製造方法。
  4. 　前記半導体デバイスは、前記電極構造として、前記チタンカーバイドを有するニッケルシリサイド層のオーミック電極と前記金属層の裏面電極とからなる裏面電極構造を有し、ショットキー電極とおもて面電極とからなるおもて面電極構造を有することを特徴とする請求項１に記載の半導体デバイスの製造方法。
  5. 　前記電極構造は、前記ＳｉＣ半導体上に、前記ＳｉＣ半導体に近い方から、前記チタンカーバイドを有するニッケルシリサイド層、チタン層、ニッケル層、金層の順に積層された電極構造であることを特徴とする請求項１に記載の半導体デバイスの製造方法。
  6. 　前記チタンカーバイドを有するニッケルシリサイド層は、前記ＳｉＣ半導体に近い方から、ニッケルシリサイド層、チタンカーバイド層の順に積層されていることを特徴とする請求項１に記載の半導体デバイスの製造方法。
  7. 　請求項１乃至６のいずれか１項に記載の半導体デバイスの製造方法により製造されたものであることを特徴とする半導体デバイス。
PCT/JP2013/054220 2012-02-20 2013-02-20 ＳｉＣ半導体デバイスおよびその製造方法 WO2013125596A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201380010206.6A CN104126219B (zh) 2012-02-20 2013-02-20 SiC半导体器件及其制造方法
DE112013001036.4T DE112013001036T5 (de) 2012-02-20 2013-02-20 SiC-Halbleitervorrichtung und Verfahren zur Herstellung derselben
US14/456,391 US9159792B2 (en) 2012-02-20 2014-08-11 SiC semiconductor device and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-033772 2012-02-20
JP2012033772A JP6261155B2 (ja) 2012-02-20 2012-02-20 ＳｉＣ半導体デバイスの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/456,391 Continuation US9159792B2 (en) 2012-02-20 2014-08-11 SiC semiconductor device and method for manufacturing the same

Publications (1)

Publication Number Publication Date
WO2013125596A1 true WO2013125596A1 (ja) 2013-08-29

Family

ID=49005778

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/054220 WO2013125596A1 (ja) 2012-02-20 2013-02-20 ＳｉＣ半導体デバイスおよびその製造方法

Country Status (5)

Country Link
US (1) US9159792B2 (ja)
JP (1) JP6261155B2 (ja)
CN (1) CN104126219B (ja)
DE (1) DE112013001036T5 (ja)
WO (1) WO2013125596A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2993690A4 (en) * 2013-11-22 2017-01-18 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method for producing silicon carbide semiconductor device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9552993B2 (en) * 2014-02-27 2017-01-24 Semiconductor Components Industries, Llc Semiconductor device and manufacturing method thereof
JP2016015424A (ja) * 2014-07-02 2016-01-28 ルネサスエレクトロニクス株式会社 半導体装置
JP6398744B2 (ja) * 2015-01-23 2018-10-03 三菱電機株式会社 半導体デバイス用基板の製造方法
US9960037B2 (en) * 2015-08-03 2018-05-01 Board Of Trustees Of Michigan State University Laser assisted SiC growth on silicon
JP6030806B1 (ja) * 2015-08-27 2016-11-24 新電元工業株式会社 ワイドギャップ型半導体装置及びワイドギャップ型半導体装置の製造方法
JP6801200B2 (ja) * 2016-03-16 2020-12-16 富士電機株式会社 炭化珪素半導体素子の製造方法
WO2018207919A1 (ja) * 2017-05-12 2018-11-15 株式会社 東芝 フォトンカウンティング型放射線検出器およびそれを用いた放射線検査装置
JP7283053B2 (ja) * 2018-11-09 2023-05-30 富士電機株式会社 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法
US10957759B2 (en) * 2018-12-21 2021-03-23 General Electric Company Systems and methods for termination in silicon carbide charge balance power devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332358A (ja) * 2005-05-26 2006-12-07 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2006344688A (ja) * 2005-06-07 2006-12-21 Denso Corp 半導体装置およびその製造方法
WO2009054140A1 (ja) * 2007-10-24 2009-04-30 Panasonic Corporation 半導体素子およびその製造方法
WO2012165513A1 (ja) * 2011-05-30 2012-12-06 独立行政法人産業技術総合研究所 ＳｉＣ半導体デバイス及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3646548B2 (ja) * 1999-01-11 2005-05-11 富士電機ホールディングス株式会社 ＳｉＣ半導体デバイス
JP4501488B2 (ja) 2004-03-26 2010-07-14 豊田合成株式会社 炭化珪素半導体のオーミック電極及びその製造方法
GB2424312B (en) * 2005-03-14 2010-03-03 Denso Corp Method of forming an ohmic contact in wide band semiconductor
JP2007184571A (ja) 2005-12-08 2007-07-19 Nissan Motor Co Ltd 炭化珪素半導体装置、炭化珪素半導体装置の製造方法、炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体及び炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法
US20070138482A1 (en) 2005-12-08 2007-06-21 Nissan Motor Co., Ltd. Silicon carbide semiconductor device and method for producing the same
JP2008135611A (ja) 2006-11-29 2008-06-12 Denso Corp 半導体装置の製造方法
JP5369581B2 (ja) 2008-09-29 2013-12-18 住友電気工業株式会社 半導体デバイス用裏面電極、半導体デバイスおよび半導体デバイス用裏面電極の製造方法
JP5682556B2 (ja) * 2009-10-05 2015-03-11 住友電気工業株式会社 半導体装置
JP2011176183A (ja) * 2010-02-25 2011-09-08 Toyota Motor Corp 半導体装置の製造方法
JP2011176187A (ja) * 2010-02-25 2011-09-08 Kyocera Corp 積層型圧電素子およびこれを備えた噴射装置ならびに燃料噴射システム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332358A (ja) * 2005-05-26 2006-12-07 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2006344688A (ja) * 2005-06-07 2006-12-21 Denso Corp 半導体装置およびその製造方法
WO2009054140A1 (ja) * 2007-10-24 2009-04-30 Panasonic Corporation 半導体素子およびその製造方法
WO2012165513A1 (ja) * 2011-05-30 2012-12-06 独立行政法人産業技術総合研究所 ＳｉＣ半導体デバイス及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2993690A4 (en) * 2013-11-22 2017-01-18 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method for producing silicon carbide semiconductor device
US10374050B2 (en) 2013-11-22 2019-08-06 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and manufacturing method of silicon carbide semiconductor device

Also Published As

Publication number Publication date
JP6261155B2 (ja) 2018-01-17
JP2013171902A (ja) 2013-09-02
CN104126219B (zh) 2017-09-22
US20140346531A1 (en) 2014-11-27
CN104126219A (zh) 2014-10-29
US9159792B2 (en) 2015-10-13
DE112013001036T5 (de) 2015-01-29

Similar Documents

Publication Publication Date Title
WO2013125596A1 (ja) ＳｉＣ半導体デバイスおよびその製造方法
US9240451B2 (en) Silicon carbide semiconductor device
JP6099298B2 (ja) ＳｉＣ半導体デバイス及びその製造方法
JP6222771B2 (ja) 炭化珪素半導体装置の製造方法
JP6390745B2 (ja) 炭化珪素半導体装置の製造方法
CN104335328B (zh) 碳化硅半导体装置的制造方法以及由该方法制造的碳化硅半导体装置
US20150024581A1 (en) Method for manufacturing a semiconductor device
US8765523B2 (en) Method for manufacturing semiconductor device including Schottky electrode
US20140252376A1 (en) Silicon carbide substrate, method for manufacturing same and method for manufacturing silicon carbide semiconductor device
JP6160541B2 (ja) 炭化珪素半導体装置の製造方法
JP2014116365A (ja) 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
WO2014002603A1 (ja) 半導体装置の製造方法
JP6164062B2 (ja) 炭化珪素半導体装置の製造方法
JP6091703B2 (ja) 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
JP2017168672A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6057032B2 (ja) 炭化珪素半導体装置の製造方法
JP6051573B2 (ja) 半導体装置の製造方法
JP6808952B2 (ja) 炭化珪素半導体装置の製造方法
JP6458525B2 (ja) 炭化珪素半導体装置の製造方法
JP2019140234A (ja) 半導体装置
JP2017168679A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP2016086131A (ja) 炭化珪素半導体装置の製造方法
JP2016086131A5 (ja)

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13751316

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 112013001036

Country of ref document: DE

Ref document number: 1120130010364

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13751316

Country of ref document: EP

Kind code of ref document: A1