DE112013001036T5 - SiC-Halbleitervorrichtung und Verfahren zur Herstellung derselben - Google Patents

SiC-Halbleitervorrichtung und Verfahren zur Herstellung derselben Download PDF

Info

Publication number
DE112013001036T5
DE112013001036T5 DE112013001036.4T DE112013001036T DE112013001036T5 DE 112013001036 T5 DE112013001036 T5 DE 112013001036T5 DE 112013001036 T DE112013001036 T DE 112013001036T DE 112013001036 T5 DE112013001036 T5 DE 112013001036T5
Authority
DE
Germany
Prior art keywords
layer
nickel
semiconductor device
equal
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112013001036.4T
Other languages
English (en)
Inventor
c/o Fuji Electric Co. Ltd. Imai Fumikazu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112013001036T5 publication Critical patent/DE112013001036T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28537—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

In einem Verfahren, bei welchem eine Schicht einschließlich Nickel und Titan auf einem SiC-Substrat (1) zur Bildung einer Nickel-Silicid-Schicht (4) einschließlich Titancarbid erwärmt wird, wird die Nickel und Titan einschließende Schicht durch Aufdampfen im Vakuum oder Zerstäuben gebildet. Die Nickel-Silicid-Schicht (4) wird bei einer Temperatur, die gleich oder höher als 1100°C und gleich oder geringer als 1350°C ist, zur Erzeugung der Nickel und Titan einschließenden Schicht erwärmt. Zu diesem Zeitpunkt ist die Temperaturanstiegsrate gleich oder größer als 10°C/Minute und gleich oder geringer als 1350°C/Minute und eine Erwärmungsdauer ist gleich oder größer als 0 Minuten und gleich oder geringer als 120 Minuten. Diese Erwärmungsbedingungen ermöglichen den Erhalt einer homogenen rückwärtigen Oberflächenelektrode (8) für eine SiC-Halbleitervorrichtung, die einen ausreichend geringen rückwärtigen Oberflächen-Kontaktwiderstand aufweist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft ein Herstellungsverfahren für eine SiC-Halbleitervorrichtung und eine von dem Herstellungsverfahren hergestellte SiC-Halbleitervorrichtung. Insbesondere betrifft die Erfindung ein Verfahren zur Bildung einer homogenen rückwärtigen Oberflächenelektrode.
  • ALLGEMEINER STAND DER TECHNIK
  • In einer Halbleitervorrichtung, die als Leistungsbauelement verwendet wird, ist Silizium bisher hauptsächlich als Halbleitermaterial verwendet worden. Siliziumcarbid (SiC), das ein Halbleiter mit einer größeren Bandlücke als Silizium ist, weist physikalische Eigenschaften auf, wie z. B. eine Wärmeleitfähigkeit, die drei Mal größer als bei Silizium ist, eine maximale elektrische Feldstärke, die zehn Mal größer als bei Silizium ist, und eine Elektronenwanderungsgeschwindigkeit, die doppelt so groß ist wie bei Silizium. In den letzten Jahren haben verschiedene Institute aktive Forschung bei dem Einsatz eines Leistungsbauelements betrieben, das eine hohe dielektrische Durchschlagspannung und geringe Verluste aufweist und bei hoher Temperatur betrieben werden kann. Eine vertikale Halbleitervorrichtung, einschließlich einer rückwärtigen Oberflächenelektrode, die eine ohmsche Elektrode mit niedrigem Widerstand auf der rückwärtigen Oberfläche aufweist, ist hauptsächlich als Struktur des Leistungsbauelements verwendet worden. Verschiedene Materialien und Strukturen sind für die rückwärtige Oberfächenelektrode verwendet worden. Als eines der Materialien oder eine der Strukturen sind beispielsweise ein Laminat aus einer Titanschicht, einer Nickelschicht und einer Silberschicht (siehe beispielsweise das nachstehende Patentdokument 1) oder ein Laminat aus einer Titanschicht, einer Nickelschicht und einer Goldschicht (siehe beispielsweise das nachstehende Patentdokument 2) vorgeschlagen worden.
  • In einer vertikalen Halbleitervorrichtung unter Verwendung von SiC, die durch eine Schottky-Diode typisiert ist, ist ein Verfahren verwendet worden, bei welchem eine Nickelschicht auf einem SiC-Substrat gebildet wird, die Nickelschicht zur Bildung einer Nickel-Silicid-Schicht erwärmt wird und ein ohmscher Kontakt zwischen dem SiC-Substrat und der Nickel-Silicid-Schicht gebildet wird (siehe beispielsweise die nachstehenden Patentdokumente 1 und 2).
  • Als Verfahren zur Bildung der ohmschen Elektrode ist ein Verfahren vorgeschlagen worden, bei welchem ein Laminat aus einer Mehrzahl von Metallschichten (Ni, Ti und Al) auf einem SiC-Substrat gebildet wird und das Laminat bei einer Temperatur von 700°C bis 1100°C erwärmt wird. Bei dem Verfahren werden ohmsche Eigenschaften bei vorzugsweise einer Temperatur von 800°C erhalten (siehe beispielsweise das nachstehende Patentdokument 3). Zusätzlich ist eine Technik vorgeschlagen worden, bei welcher ein Laserstrahl auf die rückwärtige Oberfläche eines SiC-Substrats zur Bildung einer ohmschen Elektrode in einem Niedrig-Temperatur-Verfahren abgestrahlt wird (siehe beispielsweise das nachstehende Patentdokument 4).
  • LISTE DER ENTGEGENHALTUNGEN
  • PATENTDOKUMENT
    • Patentdokument 1: JP 2007-184571 A
    • Patentdokument 2: JP 2010-86999 A
    • Patentdokument 3: JP 2005-277240 A
    • Patentdokument 4: JP 2008-135611 A
  • KURZDARSTELLUNG DER ERFINDUNG
  • VON DER ERFINDUNG ZU LÖSENDES PROBLEM
  • Die durch die Technik gemäß dem zugehörigen Stand der Technik, wie z. B. dem vorstehend genannten Patentdokument 3 oder dem vorstehend genannten Patentdokument 4, erhaltene ohmsche Elektrode weist die Probleme auf, dass eine Schwankung des Kontaktwiderstands groß ist und keine ausgezeichneten Eigenschaften der Durchlassspannung (Vf) erhalten werden.
  • Im Verfahren zur Herstellung der rückwärtigen Oberflächenelektrode für eine SiC-Halbleitervorrichtung, die in dem zuvor genannten Patentdokument 4 offenbart ist, wird ein Laserstrahl nach Bildung der Nickelschicht auf dem SiC-Substrat mit einer Intensität von 0,9 J/cm2 von einem KrF-Exzimerlaser (248 nm) zur Bildung der Nickel-Silicid-Schicht ausgestrahlt und der ohmsche Kontakt wird zwischen SiC und der Nickel-Silicid-Schicht gebildet.
  • Wie in dem zuvor genannten Patentdokument 1 offenbart, wird das Nickelsilicid von einer Festphasenreaktion erzeugt, die von einer durch den nachfolgenden Ausdruck (1) dargestellten Reaktionsformel angegeben ist.
  • [Ausdruck (1)]
    • Ni + 2SiC → NiSi2 + 2C
  • Beispielsweise wird in dem zuvor genannten Patentdokument 1 in dem Verfahren, bei welchem die Nickelschicht auf dem SiC-Substrat gebildet wird und die Nickelschicht zur Bildung der Nickel-Silicid-Schicht erwärmt wird, wodurch der ohmsche Kontakt zwischen dem SiC-Substrat und der Nickel-Silicid-Schicht gebildet wird, der Erwärmungsvorgang schnell in einer Ar-Gas-Atmosphäre bei einer Temperatur von 1000°C über einen Zeitraum von zwei Minuten durchgeführt.
  • Wenn jedoch die Festphasenreaktion, die von der durch den zuvor genannten Ausdruck (1) dargestellten Reaktionsformel angegeben ist, nicht einheitlich durchgeführt wird, entsteht eine Schwankung des ohmschen Kontaktwiderstands, die den Erhalt von ausgezeichneten Vf-Eigenschaften der hergestellten SiC-Halbleitervorrichtung erschwert.
  • Diese Erfindung wurde gemacht, um die zuvor genannten Probleme zu lösen, und ein Ziel der Erfindung ist die Bereitstellung eines neuen Herstellungsverfahrens für eine SiC-Halbleitervorrichtung, das eine Schicht einschließlich Nickel und Titan zur Bildung einer homogenen Nickel-Silicid-Schicht einschließlich Titancarbid erwärmt, sowie einer homogenen SiC-Halbleitervorrichtung, bei welcher der Kontaktwiderstand der rückwärtigen Oberfläche einer Struktur einer rückwärtigen Oberflächenelektrode ausreichend gering ist.
  • MITTEL ZUM LÖSEN DES PROBLEMS
  • Um das zuvor genannte Ziel zu erreichen, weist die Erfindung die folgenden Eigenschaften auf.
  • Ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einem Aspekt der Erfindung schließt die Bildung einer Elektrodenstruktur auf einem SiC-Halbleiter ein. Beim Bilden der Elektrodenstruktur auf dem SiC-Halbleiter wird eine Schicht einschließlich Nickel und Titan auf dem SiC-Halbleiter gebildet und zur Erzeugung einer Nickel-Silicid-Schicht einschließlich Titancarbid erwärmt, und eine Metallschicht wird auf der Nickel-Silicid-Schicht einschließlich Titancarbid gebildet. Das Erwärmen kann bei einer Temperatur durchgeführt werden, die gleich oder höher als 1100°C und gleich oder geringer als 1350°C ist. Beim Erwärmen ist die Temperaturanstiegsrate gleich oder größer als 10°C/Minute und gleich oder geringer als 1350°C/Minute und eine Erwärmungsdauer kann gleich oder größer als 0 Minuten und gleich oder geringer als 120 Minuten sein.
  • Die Halbleitervorrichtung kann als Elektrodenstruktur eine rückwärtige Oberflächen-Elektrodenstruktur einschließlich einer ohmschen Elektrode, die die Nickel-Silicid-Schicht einschließlich Titancarbid ist, und einer rückwärtigen Oberflächenelektrode, die die Metallschicht ist, aufweisen und eine vordere Oberflächen-Elektrodenstruktur einschließlich einer Schottky-Elektrode und einer vorderen Oberflächenelektrode aufweisen. Die Elektrodenstruktur kann die Nickel-Silicid-Schicht einschließlich Titancarbid, eine Titanschicht, eine Nickelschicht und eine Goldschicht aufweisen, die auf dem SiC-Halbleiter in dieser Reihenfolge von einer Seite in der Nähe des SiC-Halbleiters gebildet sind. Zusätzlich kann die Nickel-Silicid-Schicht einschließlich Titancarbid eine Nickel-Silicid-Schicht und eine Titan-Carbid-Schicht aufweisen, die in dieser Reihenfolge von einer Seite in der Nähe des SiC-Halbleiters laminiert sind.
  • Gemäß einem weiteren Aspekt der Erfindung ist eine Halbleitervorrichtung bereitgestellt, die die Elektrodenstruktur aufweist, die von dem zuvor genannten Herstellungsverfahren gebildet wurde.
  • AUSWIRKUNG DER ERFINDUNG
  • Gemäß dem Herstellungsverfahren der Erfindung ist es möglich, eine homogene rückwärtige Oberflächenelektrode für eine SiC-Halbleitervorrichtung zu erhalten, die einen ausreichend geringen rückwärtigen Oberflächen-Kontaktwiderstand aufweist. Genauer gesagt wird die Schicht einschließlich Titan und Nickel auf dem SiC-Halbleiter gebildet und anschließend zur Bildung der Nickel-Silicid-Schicht einschließlich Titancarbid erwärmt. Daher ist es möglich, eine rückwärtige Oberflächenelektrode für eine SiC-Halbleitervorrichtung zu erhalten, die einen ausreichend geringen rückwärtigen Oberflächen-Kontaktwiderstand und eine geringe Schwankung aufweist. Da die Schwankung gering ist, wird eine hohe Ausbeute erzielt. Wenn die Erwärmung unter zuvor festgelegten Bedingungen durchgeführt wird, ist es zusätzlich möglich, den rückwärtigen Oberflächen-Kontaktwiderstand und eine Schwankung des rückwärtigen Oberflächen-Kontaktwiderstands zu verringern.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Querschnittsansicht, die ein SiC-Substrat in einem Verfahren zur Herstellung einer Schottky-Diode gemäß einer Ausführungsform der Erfindung darstellt;
  • 2 ist eine Querschnittsansicht, die einen Schritt zur Bildung eines Schutzrings in dem Verfahren zur Herstellung der Schottky-Diode gemäß der Ausführungsform der Erfindung darstellt;
  • 3 ist eine Querschnittsansicht, die einen Schritt zur Bildung einer Isolierschicht und einer Nickel-Silicid-Schicht in dem Verfahren zur Herstellung der Schottky-Diode gemäß der Ausführungsform der Erfindung darstellt;
  • 4 ist eine Querschnittsansicht, die einen Schritt zur Bildung eines Kontaktlochs in dem Verfahren zur Herstellung der Schottky-Diode gemäß der Ausführungsform der Erfindung darstellt;
  • 5 ist eine Querschnittsansicht, die einen Schritt zur Bildung einer Schottky-Elektrode in dem Verfahren zur Herstellung der Schottky-Diode gemäß der Ausführungsform der Erfindung darstellt;
  • 6 ist eine Querschnittsansicht, die einen Schritt zur Bildung einer vorderen Oberflächenelektrode in dem Verfahren zur Herstellung der Schottky-Diode gemäß der Ausführungsform der Erfindung darstellt;
  • 7 ist eine Querschnittsansicht, die einen Schritt zur Bildung einer rückwärtigen Oberflächenelektrode in dem Verfahren zur Herstellung der Schottky-Diode gemäß der Ausführungsform der Erfindung darstellt;
  • 8 ist eine Querschnittsansicht, die eine Schottky-Diode (SBD) mit einer Struktur mit einem freibeweglichen begrenzenden Ring (FLR – floating limiting ring) darstellt;
  • 9 ist ein Diagramm, das den Schichtwiderstand einer ohmschen Elektrode und eine Erwärmungstemperatur in der Erfindung darstellt;
  • 10 ist ein Diagramm, das das Verhältnis zwischen dem Schichtwiderstand der ohmschen Elektrode und einer Erwärmungsdauer bei einer Erwärmungstemperatur von 1100°C in der Erfindung darstellt; und
  • 11 ist eine Querschnittsansicht, die eine SBD mit einer Schottky-Sperrschicht(JBS)-Struktur darstellt.
  • BESTE AUSFÜHRUNGSART(EN) DER ERFINDUNG
  • Nachstehend wird eine Ausführungsform der Erfindung beschrieben.
  • In der Erfindung wird bei der Bildung einer Elektrode auf einem SiC-Halbleiter eine Schicht einschließlich Titan (Ti) und Nickel (Ni) gebildet und anschließend zur Bildung einer Nickel-Silicid(NiSi)-Schicht einschließlich Titancarbid (TiC) erwärmt, anstelle des Verfahrens zur Bildung der Nickel(Ni)-Schicht gemäß dem zugehörigen Stand der Technik. Die Schicht, die Titan und Nickel einschließt, kann auf dem SiC-Halbleiter durch Laminieren beispielsweise einer Nickelschicht und einer Titanschicht in dieser Reihenfolge und durch Erwärmen der Schichten zur Bildung der Nickel-Silicid-Schicht einschließlich Titancarbid gebildet werden. Da Titancarbid erzeugt wird, ist es in diesem Fall möglich, die Abscheidung von Kohlenstoff zu verhindern.
  • In der Erfindung wird das Erwärmen zur Bildung der Nickel-Silicid-Schicht unter bestimmten Bedingungen zum Erhalt einer homogenen rückwärtigen Oberflächen-Elektrodenstruktur mit einem ausreichend geringen rückwärtigen Oberflächen-Kontaktwiderstand durchgeführt.
  • Bevor ein Metallfilm, der eine rückwärtige Oberflächenelektrode sein wird, gebildet wird, wird eine Kohlenstoffschicht, die auf der Oberfläche durch verschiedene Verfahrensschritte (beispielsweise einen Schritt zur Bildung einer Schottky-Elektrode) abgeschieden wird, die nach der Bildung der Nickel-Silicid-Schicht einschließlich Titancarbid durchgeführt werden, beispielsweise durch Rückzerstäubung entfernt. Deshalb ist es möglich, zu verhindern, dass sich der Metallfilm, der die rückwärtige Oberflächenelektrode sein wird, ablöst.
  • In der Erfindung wird eine Metallschicht auf der Nickel-Silicid-Schicht einschließlich Titancarbid gebildet. Der Einfachheit halber wird die Nickel-Silicid-Schicht einschließlich Titancarbid als ohmsche Elektrode bezeichnet, die Metallschicht, die auf der Nickel-Silicid-Schicht gebildet ist, als rückwärtige Oberflächenelektrode bezeichnet und eine Struktur einschließlich der ohmschen Elektrode und der rückwärtigen Oberflächenelektrode als rückwärtige Oberflächen-Elektrodenstruktur bezeichnet. Eine vordere Oberflächenelektrode einschließlich einer Schottky-Elektrode, die bereitgestellt wird, um in Kontakt mit einem SiC-Substrat und einer auf der Schottky-Elektrode gebildeten Metallschicht zu kommen, ist auf der vorderen Oberfläche des SiC-Substrats gebildet, die der rückwärtigen Oberflächen-Elektrodenstruktur gegenüberliegt. Eine Struktur einschließlich der Schottky-Elektrode und der vorderen Oberflächenelektrode wird als vordere Oberflächen-Elektrodenstruktur bezeichnet.
  • Als bevorzugte Ausführungsform einer SiC-Halbleitervorrichtung gemäß der Erfindung wird eine Schottky-Diode unter Bezugnahme auf die 1 bis 7 beschrieben. Die 1 bis 7 sind Diagramme, die ein Verfahren zur Herstellung der Schottky-Diode darstellen und schematisch den Querschnitt der Schottky-Diode, die hergestellt wird, darstellen. 7 stellt die Struktur der Schottky-Diode dar, die von dieser Ausführungsform hergestellt wird. Die Schottky-Diode unter Verwendung des SiC-Halbleiters schließt ein SiC-Substrat 1, einen Schutzring 2, eine Isolierschicht 3, eine Nickel-Silicid-Schicht 4 einschließlich Titancarbid, eine Schottky-Elektrode 6, eine vordere Oberflächenelektrode 7 und eine rückwärtige Oberflächenelektrode 8 ein.
  • 1 ist eine Querschnittsansicht, die das SiC-Substrat in dem Verfahren zur Herstellung der Schottky-Diode gemäß der Ausführungsform der Erfindung darstellt. Das SiC-Substrat 1 schließt eine Waferschicht ein, die aus SiC hergestellt ist, sowie eine epitaxiale Schicht, die aus SiC hergestellt ist. Eine Grenzlinie zwischen der Waferschicht und der epitaxialen Schicht ist nicht dargestellt. Eine Epitaxialschicht-Seitenfläche des SiC-Substrats 1 ist eine vordere Oberfläche und eine Waferschicht-Seitenfläche davon ist eine rückwärtige Oberfläche.
  • 2 ist eine Querschnittsansicht, die einen Schritt zur Bildung eines Schutzrings in dem Verfahren zur Herstellung der Schottky-Diode gemäß der Ausführungsform der Erfindung darstellt. Wie in 2 dargestellt ist, wird eine Ionenimplantation auf einem Abschnitt der epitaxialen Schicht des SiC-Substrats 1 zur selektiven Bildung des Schutzrings 2 in einer Oberflächenschicht der vorderen Oberfläche des SiC-Substrats 1 durchgeführt.
  • 3 ist eine Querschnittsansicht, die einen Schritt zur Bildung der Isolierschicht und der Nickel-Silicid-Schicht in dem Verfahren zur Herstellung der Schottky-Diode gemäß der Ausführungsform der Erfindung darstellt. Die Isolierschicht 3, die ein Oxidfilm (beispielsweise SiO2) ist, ist auf der vorderen Oberfläche des SiC-Substrats 1 zur Abdeckung des Schutzrings 2 ausgebildet. Anschließend wird eine Schicht einschließlich Nickel und Titan auf der rückwärtigen Oberfläche des SiC-Substrats 1 gebildet und dann zur Bildung einer ohmschen Elektrode, die die Nickel-Silicid-Schicht 4 einschließlich Titancarbid ist, erwärmt.
  • Es ist bevorzugt, dass als Schicht einschließlich Nickel und Titan eine Nickelschicht und eine Titanschicht der Reihe nach auf dem SiC-Substrat 1 gebildet werden. Das Verhältnis von Nickel zu Titan kann so eingestellt sein, dass das Verhältnis der Stärke der Nickelschicht zur Stärke der Titanschicht 1:1 bis 10:1, bevorzugt 3:1 bis 6:1, ist, wenn die Nickelschicht und die Titanschicht in dieser Reihenfolge laminiert sind. Zu diesem Zeitpunkt liegt die Stärke der Nickelschicht bevorzugt im Bereich von 20 nm bis 100 nm und die Stärke der Titanschicht bevorzugt im Bereich von 10 nm bis 50 nm. Zusätzlich dazu kann eine Legierungsschicht gebildet werden, so dass Titan in Nickel eingeschlossen ist. In ähnlicher Weise kann in diesem Fall das Verhältnis von Nickel zu Titan 1:1 zu 10:1, bevorzugt 3:1 zu 6:1, betragen. Wenn die Schicht einschließlich Nickel und Titan bei einer Temperatur erwärmt wird, die gleich oder größer als 1050°C und gleich oder geringer als 1350°C ist, wird Titancarbid durch eine Reaktion mit dem SiC-Substrat 1 erzeugt und die Nickel-Silicid-Schicht 4 einschließlich Titancarbid wird erhalten.
  • Die Nickelschicht und die Titanschicht können von einem Dünnfilm-Herstellungsverfahren gebildet werden, wie z. B. Aufdampfen im Vakuum oder Zerstäuben. Nachdem der Dünnfilm gebildet wurde, wird eine Erwärmung unter den Bedingungen einer Schutzgasatmosphäre, wie z. B. einer Argon(Ar)-Atmosphäre, eines Drucks von 0.1 Pa bis 1,013 MPa, bevorzugt 0,1 MPa bis 0,2 MPa, und einer Strömungsgeschwindigkeit des Gases von 100 cc/Minute bis 10000 cc/Minute, bevorzugt 500 cc/Minute bis 3000 cc/Minute, zum Erhalt der Nickel-Silicid-Schicht 4 einschließlich Titancarbid durchgeführt. Beim Erwärmen wird ein Heizofen verwendet, liegt die Temperaturanstiegsrate im Bereich von 10°C/Minute bis 1350°C/Minute, bevorzugt 10°C/Minute bis 100°C/Minute, liegt die erreichbare Temperatur im Bereich von 1100°C bis 1350°C, wünschenswerterweise 1150°C (bevorzugt 1200°C) bis 1350°C, und die Erwärmungsdauer liegt im Bereich von 0 Minuten bis 120 Minuten, bevorzugt 2 Minuten bis 30 Minuten.
  • Wie in der Ausführungsform ist als Messergebnis des Schichtwiderstands der ohmschen Elektrode ein Widerstandswert gering bei einer erreichbaren Temperatur von 1100°C oder mehr und eine Schwankung ist ebenfalls gering. Wenn die Temperaturanstiegsrate, die erreichbare Temperatur und die Erwärmungsdauer innerhalb der zuvor genannten Bereiche liegen, verringert sich der rückwärtige Oberflächen-Kontaktwiderstand ausreichend und ist geringer als ein Schichtwiderstand von 0,7 Ω/☐. Zusätzlich ist der rückwärtige Oberflächen-Kontaktwiderstand gleichmäßig und die Ausbeute ist hoch. Bevorzugt wird ein Element mit einem Schichtwiderstand von 0,4 Ω/☐ oder weniger und einer geringen Schwankung erzielt. Wenn die Temperaturanstiegsrate geringer als 10°C/Minute ist, wird die Leistungsfähigkeit erheblich verringert, was nicht wünschenswert ist. Auf der anderen Seite entsteht bei einer Temperaturanstiegsrate größer als 1350°C/Minute ein Fehler, wie z. B. ein Durchschlag, aufgrund des thermischen Schocks eines in einer Heizvorrichtung verwendeten Elements. Wenn die Temperaturanstiegsrate gleich oder größer als 10°C/Minute und gleich oder geringer als 100°C/Minute ist, wird die Leistungsfähigkeit sichergestellt und der zuvor genannte Fehler tritt nicht auf. Die Auswirkung ist beachtlicher. Wenn die erreichbare Temperatur geringer als 1050°C ist, ist die Erzeugung der Nickel-Silicid-Schicht ungenügend. Wenn die erreichbare Temperatur höher als 1350°C ist, ist sie höher als die Wärmebeständigkeitstemperatur des in der Heizvorrichtung verwendeten Elements, wodurch schnell ein Fehler in der Vorrichtung entstehen kann. Die obere Grenze der Erwärmungstemperatur wird von der Wärmebeständigkeitstemperatur der Vorrichtung begrenzt. Wenn die erreichbare Temperatur gleich oder größer als 1200°C und gleich oder geringer als 1350°C ist, ist das Ergebnis beachtlicher. Die Erwärmungsdauer kann 0 Minuten betragen. Wenn die Erwärmung erhalten wird und die Erwärmungsdauer länger als 120 Minuten ist, besteht die Sorge, dass die Leistungsfähigkeit erheblich verringert wird und die Vorrichtung heiß läuft. Es ist bevorzugt, dass die Erwärmungsdauer gleich oder mehr als 2 Minuten und gleich oder weniger als 30 Minuten beträgt, von dem zuvor genannten Standpunkt betrachtet.
  • Die Stärke der gebildeten Nickel-Silicid-Schicht 4 einschließlich Titancarbid liegt im Bereich von 10 nm bis 100 nm, bevorzugt im Bereich von 20 nm bis 30 nm.
  • Da Titancarbid eine hohe Haftfestigkeit an Titan in dem auf der ohmischen Elektrode gebildeten rückwärtigen Oberflächen-Elektrodenlaminat aufweist, weist es eine Funktion des Verhinderns des Ablösens der rückwärtigen Oberflächenelektrode auf.
  • 4 ist eine Querschnittsansicht, die einen Schritt zur Bildung eines Kontaktlochs in dem Verfahren zur Herstellung der Schottky-Diode gemäß der Ausführungsform der Erfindung darstellt. 5 ist eine Querschnittsansicht, die einen Schritt zur Bildung der Schottky-Elektrode in dem Verfahren zur Herstellung der Schottky-Diode gemäß der Ausführungsform der Erfindung darstellt. Wie aus 5 ersichtlich ist, ist beispielsweise eine Titanschicht als Schottky-Elektrode 6 auf dem Abschnitt gebildet, der durch Ätzen freiliegt, und wird anschließend zur Bildung eines Schottky-Kontakts erwärmt. Die Erwärmungstemperatur liegt im Bereich von ungefähr 400°C bis 600°C. Das Erwärmen wird in einer Argon- oder Helium-Atmosphäre durchgeführt.
  • 6 ist eine Querschnittsansicht, die einen Schritt zur Bildung der vorderen Oberflächenelektrode in dem Verfahren zur Herstellung der Schottky-Diode gemäß der Ausführungsform der Erfindung darstellt. Wie in 6 dargestellt, ist die Schottky-Elektrode 6 mit Aluminium bedeckt. Somit wird die vordere Oberflächenelektrode 7 gebildet.
  • 7 ist eine Querschnittsansicht, die einen Schritt zur Bildung der rückwärtigen Oberflächenelektrode in dem Verfahren zur Herstellung der Schottky-Diode gemäß der Ausführungsform der Erfindung darstellt. Wie in 7 dargestellt, ist die rückwärtige Oberflächenelektrode 8, die durch sequentielles Laminieren von Titan, Nickel und Gold erhalten wird, auf der Nickel-Silicid-Schicht 4 einschließlich Titancarbid gebildet, von welcher die Kohlenstoffschicht entfernt wird.
  • Das SiC-Substrat 1, das allen Ablagerungsvorgängen ausgesetzt wurde, wird zu SiC-Schottky-Dioden-Chips geschnitten. Die Schottky-Diode ist zuvor beschrieben worden. Die SiC-Halbleitervorrichtung gemäß der Erfindung ist jedoch nicht auf die Schottky-Diode begrenzt, und die Erfindung kann auf verschiedene Halbleitervorrichtungen unter Verwendung von SiC, wie beispielsweise MOSFETs, angewandt werden.
  • (Beispiel 1)
  • Beispiele der Erfindung werden nachstehend unter Bezugnahme auf 8 beschrieben. 8 ist eine Querschnittsansicht, die eine Schottky-Diode (SBD) mit einer Struktur mit freibeweglichem begrenzendem Ring (floating limiting ring) darstellt.
  • Ein n-leitender Bereich (nicht dargestellt) für einen Kanalstopper, ein p-leitender Bereich (p-leitender Fremdkörper-Ionenimplantatbereich 14) für eine Abschlussstruktur und ein p-leitender Bereich für eine FLR-Struktur 16 sind durch Ionenimplantation in einer Oberflächenschicht der vorderen Oberfläche (in der Nähe einer niedrig konzentrierten n-leitenden Driftschicht 13) des SiC-Substrats (hochkonzentriertes n-leitendes Substrat 12) gebildet, auf welcher die epitaxiale Schicht (niedrig konzentrierte n-leitende Driftschicht 13) gebildet ist. Anschließend wurden Phosphor (P), der zur Bildung des n-leitenden Bereichs für den Kanalstopper implantiert wurde, und Aluminium (Al), das zur Bildung des p-leitenden Bereichs für die Abschlussstruktur und des p-leitenden Bereichs für die FLR-Sturktur 16 implantiert wurde, in einer Argon-Atmosphäre bei einer Temperatur von 1620°C über 180 Sekunden aktiviert. Anschließend wurde ein SiO2-Film (nicht dargestellt) mit einer Stärke von 500 nm auf der vorderen Oberfläche des Substrats durch ein CVD-Verfahren bei Atmosphärendruck gebildet. Anschließend wurde eine Titanschicht mit einer Stärke von 20 nm und eine Nickelschicht mit einer Stärke von 60 nm auf der rückwärtigen Oberfläche des Substrats (in der Nähe eines hochkonzentrierten n-leitenden Substrats 12) von einer Zerstäubungsvorrichtung gebildet. Eine Nickelschicht mit einer Stärke von 60 nm und eine Titanschicht mit einer Stärke von 20 nm wurden der Reihe nach auf der rückwärtigen Oberfläche des Substrats gebildet. Das Substrat mit der darauf ausgebildeten Nickelschicht und Titanschicht wurde von einer beschleunigten thermischen Ausheilungsvorrichtung (RTA) einschließlich einer Infrarotlampe unter den Bedingungen einer Argon-Atmosphäre, einer Temperaturanstiegsrate von 20°C/Minute, einer erreichbaren Temperatur von 1100°C und einer Erwärmungsdauer von 2 Minuten erwärmt. Siliciumatome in dem SiC-Substrat reagieren mit Nickel durch den Erwärmungsvorgang und Nickelsilicid wird erzeugt. Daher ist es möglich, einen ohmischen Kontakt zu erhalten. Zusätzlich dazu reagieren Kohlenstoffatome in dem SiC-Substrat mit Titan und Titancarbid wird erzeugt und auf der Oberfläche des Nickelsilicids abgeschieden. Auf diese Weise wird eine ohmsche Elektrode 11 aus der Nickel-Silicid-Schicht einschließlich Titancarbid gebildet.
  • Anschließend wird ein Kontaktloch in dem Oxidfilm (SiO2-Film) auf der vorderen Oberfläche des Substrats unter Verwendung einer Fluorwasserstoffsäure-Pufferlösung gebildet (siehe 4). Anschließend wird ein Titanfilm für die Schottky-Elektrode 15 mit einer Stärke von 200 nm durch eine Zerstäubungsvorrichtung gebildet und dann durch RTA in einer Argon-Atmosphäre bei einer Temperatur von 500°C über 5 Minuten verarbeitet.
  • Anschließend werden ein Titanfilm mit einer Stärke von 70 nm, ein Nickelfilm mit einer Stärke von 700 nm und ein Goldfilm mit einer Stärke von 200 nm kontinuierlich auf der Nickel-Silicid-Schicht (ohmsche Elektrode 11) einschließlich Titancarbid von einer Vorrichtung zum Aufdampfen im Vakuum zur Bildung der rückwärtigen Oberflächenelektrode (nicht dargestellt) gebildet. Beispielsweise können Silber (Ag), Aluminium oder Kupfer (Cu) als rückwärtiges Oberflächen-Elektrodenmaterial in diesem Beispiel verwendet werden. Die rückwärtige Oberflächenelektrode kann eine einschichtige Struktur oder eine zweischichtige Struktur aufweisen. Zusätzlich dazu kann die rückwärtige Oberflächenelektrode beispielsweise durch ein Zerstäubungsverfahren oder ein Beschichtungsverfahren gebildet werden.
  • Das durch das zuvor genannte Herstellungsverfahren erhaltene Substrat wurde zu Chips geschnitten und die elektrischen Eigenschaften des Chips wurden ausgewertet. Im Ergebnis wurde eine SiC-Schottky-Diode erhalten, die eine Durchlassspannung (Vf) von 1,39 V ± 0,045 V bei Raumtemperatur aufwies. Hier zeigt ±0,045 V den Grad der Schwankung einer Mehrzahl von Elementen an.
  • (Beispiel 2)
  • In Beispiel 2 wurde eine Mehrzahl von Erwärmungsbedingungen bei Bildung einer Schicht einschließlich Titan und Nickel auf einem SiC-Halbleiter und bei Bildung einer Nickel-Silicid-Schicht einschließlich Titancarbid durch Erwärmen festgelegt und untersucht. Ohmsche Elektroden wurden durch eine beschleunigte thermische Ausheilungsvorrichtung (RTA) einschließlich einer Infrarotlampe in einer Argon-Atmosphäre bei einer Temperaturanstiegsrate von 10°C/Minute unter unterschiedlichen Erwärmungstemperaturbedingungen hergestellt und der Schichtwiderstand der ohmschen Elektroden wurde gemessen. Die Erwärmungsdauer beträgt 30 Minuten. Die Messergebnisse sind in Tabelle 1 dargestellt. [Tabelle 1]
    Erwärmungstemperatur (°C) Schichtwiderstand Ω/☐ Schwankung
    1000 0,75 0,15
    1050 0,57 0,14
    1100 0,42 0,07
    1150 0,39 0,06
    1200 0,37 0,05
    1250 0,36 0,04
    1300 0,35 0,039
    1350 0,35 0,038
    1400 0,35 0,037
    1450 0,35 0,036
    1500 0,35 0,035
  • Das Verhältnis zwischen der Erwärmungstemperatur und dem Schichtwiderstand der ohmschen Elektroden, wie in Tabelle 1 dargestellt, ist in 9 dargestellt. 9 ist ein Diagramm, das das Verhältnis zwischen der Erwärmungstemperatur und dem Schichtwiderstand der ohmschen Elektroden gemäß der Erfindung darstellt. In 9 zeigt die Länge des vertikalen Balkens eine Schwankung des Schichtwiderstands an. Es wurde bestätigt, dass bei ansteigender Erwärmungstemperatur der Widerstandswert verringert wurde und die Schwankung tendenziell verringert wurde. Bei einer Erwärmungstemperatur von 1100°C oder mehr waren ein Widerstandswert und eine Schwankung des Widerstandswerts im Wesentlichen konstant. Wie aus Tabelle 1 ersichtlich ist, ist der Schichtwiderstand bei einer Erwärmungstemperatur von 1050°C oder mehr gleich oder geringer als 0,57 Ω/☐ und die Schwankung des Schichtwiderstands ist gleich oder geringer als 0,14 und geringer als die bei einer Erwärmungstemperatur von 1000°C. Bei einer Erwärmungstemperatur von 1100°C oder mehr wird der Schichtwiderstand auf 0,42 Ω/☐ oder weniger verringert und die Schwankung des Schichtwiderstands wird auf 0,14 oder weniger verringert. Bei einer Erwärmungstemperatur von 1150°C oder mehr wird der Schichtwiderstand weiter auf 0,39 Ω/☐ oder weniger verringert und die Schwankung des Schichtwiderstands wird weiter auf 0,06 oder weniger verringert. Bei einer Erwärmungstemperatur von 1200°C oder mehr wird der Schichtwiderstand weiter auf 0,37 Ω/☐ oder weniger verringert und die Schwankung des Schichtwiderstands wird weiter auf 0,05 verringert. Wenn die Erwärmungstemperatur höher als 1350°C ist, wird der Schichtwiderstand und die Schwankung des Schichtwiderstands verringert, die Auswirkung der Verringerung wird jedoch nicht besonders verbessert.
  • Danach wurden Proben bei unterschiedlichen Temperaturanstiegsraten von 50°C/Minute und 100°C/Minute hergestellt und der Schichtwiderstand der ohmschen Elektroden wurde gemessen. Die Messergebnisse entsprachen im Wesentlichen den in 9 dargestellten Messergebnissen.
  • Danach wurde eine Mehrzahl von ohmschen Elektroden bei einer Temperaturanstiegsrate von 10°C/Minute bei einer Erwärmungstemperatur von 1100°C über unterschiedliche Erwärmungszeiträume gemessen und der Schichtwiderstand der ohmschen Elektroden wurde gemessen. Die Messergebnisse sind in Tabelle 2 dargestellt. [Tabelle 2]
    Erwärmungsdauer (Minuten) Schichtwiderstand (Ω/☐) Schwankung
    0 0,7 0,15
    1 0,66 0,14
    2 0,62 0,13
    5 0,57 0,12
    10 0,5 0,08
    20 0,41 0,05
    30 0,36 0,039
    40 0,35 0,038
    50 0,35 0,037
    60 0,35 0,036
  • Das Verhältnis zwischen dem Schichtwiderstand der ohmschen Elektroden und der Erwärmungsdauer bei einer Erwärmungstemperatur von 1100°C, wie in Tabelle 2 dargestellt, ist in 10 dargestellt. 10 ist ein Diagramm, das das Verhältnis zwischen dem Schichtwiderstand der ohmschen Elektroden und der Erwärmungsdauer bei einer Erwärmungstemperatur von 1100°C gemäß der Erfindung darstellt. In 10 zeigt die horizontale Achse die Erwärmungsdauer (Minuten) an. In 10 zeigt die Länge eines vertikalen Balkens eine Schwankung des Schichtwiderstands an. Es wurde bestätigt, dass bei ansteigender Erwärmungsdauer der Widerstandswert verringert wurde und die Schwankung des Widerstandswerts tendenziell verringert wurde. Bei einer Erwärmungsdauer gleich oder mehr als 20 Minuten waren sowohl der Wert des Schichtwiderstands als auch die Schwankung des Schichtwiderstands im Wesentlichen konstant.
  • Wie aus 10 ersichtlich ist, ist der Schichtwiderstand bei einer Erwärmungsdauer von gleich oder mehr als 0 Minuten gleich oder geringer als 0,7 Ω/☐ und die Schwankung des Schichtwiderstands ist gleich oder geringer als 0,15. Daher werden hervorragende Eigenschaften erzielt. Bei einer Erwärmungsdauer gleich oder geringer als 1 Minute wird der Schichtwiderstand weiter auf 0,66 Ω/☐ oder weniger verringert und die Schwankung des Schichtwiderstands wird weiter auf 0,14 oder weniger verringert. Bei einer Erwärmungsdauer gleich oder mehr als 2 Minuten wird der Schichtwiderstand weiter auf 0,62 Ω/☐ oder weniger verringert und die Schwankung des Schichtwiderstands wird weiter auf 0,13 verringert. Bei einer Erwärmungsdauer von gleich oder mehr als 5 Minuten, bei einer Erwärmungsdauer von gleich oder mehr als 10 Mintuen und bei einer Erwärmungsdauer von gleich oder mehr als 20 Minuten werden der Schichtwiderstand und die Schwankung des Schichtwiderstands weiter verringert. Sogar bei ansteigender Erwärmungsdauer wird jedoch die Auswirkung der Verringerung nicht besonders verbessert. Daher ist es bevorzugt, dass die obere Grenze der Erwärmungsdauer gleich oder geringer als 120 Minuten ist. Die obere Grenze der Erwärmungsdauer kann gleich oder geringer als 30 Minuten sein.
  • Zusätzlich dazu wurden Proben bei Erwärmungstemperaturen von 1100°C, 1150°C, 1200°C, 1250°C, 1300°C, 1350°C, 1400°C, 1450°C und 1500°C bei Temperaturanstiegsraten von 50°C/Minute und 100°C/Minute hergestellt und der Schichtwiderstand der Proben wurde gemessen. Es wurden dieselben Messergebnisse wie die in 10 dargestellten erhalten.
  • (Beispiel 3)
  • Anschließend wird Beispiel 3 gemäß der Erfindung unter Bezugnahme auf 11 beschrieben. 11 ist eine Querschnittsansicht, die eine Schottky-Diode (SBD) mit einer Schottky-Sperrschicht(JBS)-Struktur darstellt. Anstelle der Schottky-Diode gemäß Beispiel 1 wurde eine Schottky-Diode (SBD) mit einer Schotky-Sperrschicht(JBS)-Struktur 17, wie in 11 dargestellt, durch dasselbe Verfahren wie die Schottky-Diode gemäß Beispiel 1 hergestellt. Dieselbe Auswirkung wie in Beispiel 1 wurde unter denselben Erwärmungsbedingungen wie unter denjenigen in Beispiel 1 erzielt.
  • (Vergleichsbeispiel)
  • In diesem Vergleichsbeispiel wird ein Schritt zur Herstellung einer SiC-Halbleitervorrichtung ohne Verwendung des Bildungsverfahrens der rückwärtigen Oberflächenelektrode gemäß der Erfindung beschrieben. Zunächst wurden ein n-leitender Bereich für einen Kanalstopper, ein p-leitender Bereich für eine Abschlussstruktur und ein p-leitender Bereich für eine Struktur eines freibeweglichen begrenzenden Rings (FLR) auf einem SiC-Substrat durch Ionenimplantation gebildet, auf welchem Substrat eine epitaxiale Schicht gebildet wurde. Anschließend wurden Phosphor, der zur Bildung des n-leitenden Bereichs für den Kanalstopper implantiert wurde, und Aluminium, das zur Bildung des p-leitenden Bereichs für die Abschlussstruktur und des p-leitenden Bereichs für die FLR-Struktur implantiert wurde, in einer Argon-Atmosphäre bei einer Temperatur von 1620°C über 180 Sekunden aktiviert. Dann, wurde ein SiO2-Film mit einer Stärke von 500 nm auf der vorderen Oberfläche des Substrats durch eine Atmosphärendruck-CVD-Vorrichtung gebildet. Anschließend wurde eine Nickelschicht mit einer Stärke von 60 nm auf der rückwärtigen Oberfläche des Substrats durch eine Zerstäubungsvorrichtung gebildet. Das Substrat, das eine darauf ausgebildete Nickelschicht aufweist, wurde auf eine Temperatur von 1000°C bei einer Temperaturanstiegsrate von 1500°C/Minute durch RTA erwärmt und ein Erwärmungsvorgang wurde über zwei Minuten zur Erzeugung von Nickelsilicid durchgeführt. Anschließend wurde eine rückwärtige Oberflächenelektrode durch dasselbe Verfahren, wie das in Beispiel 1 verwendete, gebildet. Das erhaltene Substrat wurde zu Chips geschnitten und die elektrischen Eigenschaften des Chips wurden ausgewertet. Daher betrug eine Durchlassspannung (Vf) 1,41 V ± 0,242 V bei Raumtemperatur.
  • Wie aus den aus Beispiel 1 und dem Vergleichsbeispiel erhaltenen Ergebnissen ersichtlich ist, beträgt die Durchlassspannung (Vf) in Beispiel 1 1,39 und ist geringer als 1,41 in dem Vergleichendsbeispiel. Zusätzlich dazu ist eine Schwankung der Durchlassspannung in Beispiel 1 ±0,045 V und somit eine oder mehrere Stellen geringer als ±0,242 in dem Vergleichsbeispiel. Daher ist es bei Verwendung der rückwärtigen Oberflächen-Elektrodenstruktur für eine SiC-Halbleitervorrichtung und des Herstellungsverfahrens für eine SiC-Halbleitervorrichtung gemäß der Erfindung möglich, eine homogene SiC-Halbleitervorrichtung mit ausreichend niedrigem rückwärtigem Oberflächen-Kontaktwiderstand zu erhalten.
  • Die zuvor beschriebene Ausführungsform und die zuvor beschriebenen Beispiele dienen dem leichten Verständnis der Erfindung und die Erfindung ist nicht hierauf beschränkt. Verschiedene Modifikationen und Veränderungen der Erfindung können gemacht werden, ohne vom Umfang und Geist der Erfindung abzuweichen. Die SiC-Halbleitervorrichtung gemäß der Erfindung ist nicht auf die Schottky-Diode beschränkt, sondern die Erfindung kann auf verschiedene Halbleitervorrichtungen unter Verwendung von SiC, wie beispielsweise MOSFETs, angewandt werden. Zusätzlich dazu können in der Erfindung die Arten der Leitfähigkeit (n-leitend und p-leitend) der Halbleiterschichten oder der Halbleiterbereiche umgekehrt sein. In diesem Fall wird dieselbe, wie oben beschriebene Auswirkung erzielt.
  • INDUSTRIELLE ANWENDBARKEIT
  • Wie oben beschrieben dienen die SiC-Halbleitervorrichtung und das Herstellungsverfahren für die SiC-Halbleitervorrichtung gemäß der Erfindung einer Halbleitervorrichtung mit vertikaler Leistung einschließlich einer rückwärtigen Oberflächenelektrode, die eine ohmsche Elektrode mit geringem Widerstand auf der rückwärtigen Oberflächenseite aufweist.
  • Bezugszeichenliste
    • 1
    SiC-SUBSTRAT
    2
    SCHUTZRING
    3
    ISOLIERSCHICHT
    4
    NICKEL-SILICID-SCHICHT EINSCHLIESSLICH TITANCARBID
    6
    SCHOTTKY-ELEKTRODE
    7
    VORDERE OBERFLÄCHENELEKTRODE
    8
    RÜCKWÄRTIGE OBERFLÄCHENELEKTRODE
    11
    OHMSCHE ELEKTRODE
    12
    HOCHKONZENTRIERTES n-LEITENDES SUBSTRAT
    13
    n-LEITENDE DRIFT-SCHICHT MIT GERINGER KONZENTRATION
    14
    p-LEITENDER FREMDKÖRPER-IONENIMPLANTATBEREICH
    15
    SCHOTTKY-ELEKTRODE
    16
    FLR-STRUKTUR
    17
    JBS-STRUKTUR

Claims (7)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung, die Folgendes umfasst: Bilden einer Elektrodenstruktur auf einem SiC-Halbleiter, wobei beim Bilden der Elektrodenstruktur auf dem SiC-Halbleiter eine Schicht einschließlich Nickel und Titan auf dem SiC-Halbleiter gebildet wird und zur Erzeugung einer Nickel-Silicid-Schicht einschließlich Titancarbid erwärmt wird, und wobei eine Metallschicht auf der Nickel-Silicid-Schicht einschließlich Titancarbid gebildet wird.
  2. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, wobei das Erwärmen bei einer Temperatur durchgeführt wird, die gleich oder höher als 1100°C und gleich oder geringer als 1350°C ist.
  3. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 2, wobei beim Erwärmen eine Temperaturanstiegsrate gleich oder größer als 10°C/Minute und gleich oder geringer als 1350°C/Minute ist und eine Erwärmungsdauer gleich oder geringer als 120 Minuten ist.
  4. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, wobei die Halbleitervorrichtung als Elektrodenstruktur eine rückwärtige Oberflächen-Elektrodenstruktur einschließlich einer ohmschen Elektrode, die die Nickel-Silicid-Schicht einschließlich Titancarbid ist, und einer rückwärtigen Oberflächenelektrode, die die Metallschicht ist, aufweist und eine vordere Oberflächen-Elektrodenstruktur einschließlich einer Schottky-Elektrode und einer vorderen Oberflächenelektrode aufweist.
  5. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, wobei die Elektrodenstruktur die Nickel-Silicid-Schicht einschließlich Titancarbid, eine Titanschicht, eine Nickelschicht und eine Goldschicht aufweist, die auf dem SiC-Halbleiter in dieser Reihenfolge von einer Seite in der Nähe des SiC-Halbleiters laminiert sind.
  6. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, wobei die Nickel-Silicid-Schicht einschließlich Titancarbid eine Nickel-Silicid-Schicht und eine Titan-Carbid-Schicht aufweist, die in dieser Reihenfolge von einer Seite in der Nähe des SiC-Halbleiters laminiert sind.
  7. Halbleitervorrichtung, die durch das Herstellungsverfahren für eine Halbleitervorrichtung nach einem der Ansprüche 1 bis 6 hergestellt ist.
DE112013001036.4T 2012-02-20 2013-02-20 SiC-Halbleitervorrichtung und Verfahren zur Herstellung derselben Withdrawn DE112013001036T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012033772A JP6261155B2 (ja) 2012-02-20 2012-02-20 ＳｉＣ半導体デバイスの製造方法
JP2012-033772 2012-02-20
PCT/JP2013/054220 WO2013125596A1 (ja) 2012-02-20 2013-02-20 ＳｉＣ半導体デバイスおよびその製造方法

Publications (1)

Publication Number Publication Date
DE112013001036T5 true DE112013001036T5 (de) 2015-01-29

Family

ID=49005778

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112013001036.4T Withdrawn DE112013001036T5 (de) 2012-02-20 2013-02-20 SiC-Halbleitervorrichtung und Verfahren zur Herstellung derselben

Country Status (5)

Country Link
US (1) US9159792B2 (de)
JP (1) JP6261155B2 (de)
CN (1) CN104126219B (de)
DE (1) DE112013001036T5 (de)
WO (1) WO2013125596A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105308722B (zh) 2013-11-22 2017-12-19 富士电机株式会社 碳化硅半导体装置及碳化硅半导体装置的制造方法
US9552993B2 (en) * 2014-02-27 2017-01-24 Semiconductor Components Industries, Llc Semiconductor device and manufacturing method thereof
JP2016015424A (ja) * 2014-07-02 2016-01-28 ルネサスエレクトロニクス株式会社 半導体装置
JP6398744B2 (ja) * 2015-01-23 2018-10-03 三菱電機株式会社 半導体デバイス用基板の製造方法
US9960037B2 (en) 2015-08-03 2018-05-01 Board Of Trustees Of Michigan State University Laser assisted SiC growth on silicon
US9960228B2 (en) 2015-08-27 2018-05-01 Shindengen Electric Manufacturing Co., Ltd. Wide gap semiconductor device and method of manufacturing the same
JP6801200B2 (ja) * 2016-03-16 2020-12-16 富士電機株式会社 炭化珪素半導体素子の製造方法
WO2018207919A1 (ja) * 2017-05-12 2018-11-15 株式会社 東芝 フォトンカウンティング型放射線検出器およびそれを用いた放射線検査装置
JP7283053B2 (ja) * 2018-11-09 2023-05-30 富士電機株式会社 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法
US10957759B2 (en) * 2018-12-21 2021-03-23 General Electric Company Systems and methods for termination in silicon carbide charge balance power devices

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3646548B2 (ja) * 1999-01-11 2005-05-11 富士電機ホールディングス株式会社 ＳｉＣ半導体デバイス
JP4501488B2 (ja) 2004-03-26 2010-07-14 豊田合成株式会社 炭化珪素半導体のオーミック電極及びその製造方法
GB2424312B (en) * 2005-03-14 2010-03-03 Denso Corp Method of forming an ohmic contact in wide band semiconductor
JP2006332358A (ja) * 2005-05-26 2006-12-07 Denso Corp 炭化珪素半導体装置およびその製造方法
JP4699812B2 (ja) * 2005-06-07 2011-06-15 株式会社デンソー 半導体装置およびその製造方法
US20070138482A1 (en) 2005-12-08 2007-06-21 Nissan Motor Co., Ltd. Silicon carbide semiconductor device and method for producing the same
JP2007184571A (ja) 2005-12-08 2007-07-19 Nissan Motor Co Ltd 炭化珪素半導体装置、炭化珪素半導体装置の製造方法、炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体及び炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法
JP2008135611A (ja) 2006-11-29 2008-06-12 Denso Corp 半導体装置の製造方法
US8237172B2 (en) * 2007-10-24 2012-08-07 Panasonic Corporation Semiconductor device having a silicon carbide substrate with an ohmic electrode layer in which a reaction layer is arranged in contact with the silicon carbide substrate
JP5369581B2 (ja) 2008-09-29 2013-12-18 住友電気工業株式会社 半導体デバイス用裏面電極、半導体デバイスおよび半導体デバイス用裏面電極の製造方法
WO2011043116A1 (ja) * 2009-10-05 2011-04-14 住友電気工業株式会社 半導体装置
JP2011176187A (ja) * 2010-02-25 2011-09-08 Kyocera Corp 積層型圧電素子およびこれを備えた噴射装置ならびに燃料噴射システム
JP2011176183A (ja) * 2010-02-25 2011-09-08 Toyota Motor Corp 半導体装置の製造方法
JP6099298B2 (ja) * 2011-05-30 2017-03-22 富士電機株式会社 ＳｉＣ半導体デバイス及びその製造方法

Also Published As

Publication number Publication date
WO2013125596A1 (ja) 2013-08-29
US20140346531A1 (en) 2014-11-27
CN104126219B (zh) 2017-09-22
JP6261155B2 (ja) 2018-01-17
JP2013171902A (ja) 2013-09-02
CN104126219A (zh) 2014-10-29
US9159792B2 (en) 2015-10-13

Similar Documents

Publication Publication Date Title
DE112013001036T5 (de) SiC-Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102007047231B4 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102010042136B4 (de) Verfahren zur herstellung einer siliciumcarbidhalbleitervorrichtung und eine nach dem verfahren hergestellte halbleitervorrichtung
DE102013225320B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102011050089B4 (de) Verfahren zum Herstellen von elektrischen Kontakten an einer Solarzelle, Solarzelle und Verfahren zum Herstellen eines Rückseiten-Kontaktes einer Solarzelle
DE112013001821T5 (de) Siliciumcarbid-Halbleiterbauelement
DE112013002109T5 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112012002275T5 (de) SIC-Halbleitervorrichtung und Verfahren zu deren Herstellung
EP0813753A1 (de) Solarzelle mit back-surface-field und verfahren zur herstellung
DE102008047159B4 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE112014005614T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE112014004717T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
EP3248215B1 (de) Epitaktisch beschichtete halbleiterscheibe und verfahren zur herstellung einer epitakisch beschichteten halbleiterscheibe
DE112009000788T5 (de) Herstellungsverfahren für Solarzellen, Herstellungsvorrichtung für Solarzellen sowie Solarzelle
EP3633741A1 (de) Verfahren zur herstellung einer photovoltaischen solarzelle mit einem heteroübergang und einem eindiffundiertem emitterbereich
DE102014206572B4 (de) Siliziumcarbidhalbleitervorrichtung und herstellungsverfahren für dieselbe
DE112014004395T5 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE102014205350B4 (de) Photoaktives Halbleiterbauelement sowie Verfahren zum Herstellen eines photoaktiven Halbleiterbauelementes
WO2015044109A1 (de) Photovoltaische solarzelle und verfahren zum herstellen einer metallischen kontaktierung einer photovoltaischen solarzelle
DE102017201550A1 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE10259292B4 (de) Verfahren zum Herstellen eines gleichmäßigen Kontaktes und damit hergestellter gleichmäßiger Kontakt
DE102015110957A1 (de) Kontakte für Halbleitervorrichtungen und Verfahren zu deren Bildung
EP0079459B1 (de) Verfahren zum Herstellen einer Metallisierung auf einer Halbleitervorrichtung
CH669476A5 (de)
DE102022207524A1 (de) Verfahren zum herstellen eines kontakts auf einem siliciumcarbid-halbleitersubstrat, und siliciumcarbid-halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee