DE112013002109T5 - Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Verfahren zum Herstellen einer Halbleitervorrichtung Download PDF

Info

Publication number
DE112013002109T5
DE112013002109T5 DE112013002109.9T DE112013002109T DE112013002109T5 DE 112013002109 T5 DE112013002109 T5 DE 112013002109T5 DE 112013002109 T DE112013002109 T DE 112013002109T DE 112013002109 T5 DE112013002109 T5 DE 112013002109T5
Authority
DE
Germany
Prior art keywords
electrode
surface electrode
schottky
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112013002109.9T
Other languages
English (en)
Inventor
c/o Fuji Electric Co. Ltd. Imai Fumikazu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112013002109T5 publication Critical patent/DE112013002109T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28537—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0518—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Schicht, die irgendein Metall von Titan, Wolfram, Molybdän und Chrom enthält, wird auf einer Vorderseite eines SiC-Substrats (11) gebildet und erwärmt, um eine Schottky-Elektrode (16) auf dem SiC-Substrat (11) bilden. Eine Oberflächenelektrode (17), die aus Aluminium oder Silicium enthaltendem Aluminium hergestellt wird, wird auf einer Oberfläche der Schottky-Elektrode (16) gebildet. Wenn die Oberflächenelektrode (17) gebildet wird, wird ein Erwärmen bei einer Temperatur ausgeführt, die gleich oder höher als 100°C und gleich oder niedriger als 500°C, so dass die Oberflächenelektrode (17) einen ungleichmäßigen Abschnitt der Schottky-Elektrode (16) dicht abdeckt, wobei die Oberflächenelektrode (17) einen Reflexionsgrad besitzt, der geeignet ist, dass eine automatische Drahtbondvorrichtung ein Bild erkennt. Auf diese Weise ist es möglich, eine Oberflächenelektrode zu bilden, die einen ungleichmäßigen Abschnitt eines Schottky-Kontakts dicht abdeckt und die einen Reflexionsgrad besitzt, der für die Bilderkennung, wie z. B. die Positionierung, am geeignetsten ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung. Insbesondere bezieht sich die Erfindung auf ein Verfahren zum Herstellen einer Halbleitervorrichtung, die eine Elektrodenstruktur besitzt, die einen geeigneten Reflexionsgrad besitzt und keine Fehlstelle erzeugt.
  • TECHNISCHER HINTERGRUND
  • Bisher sind Halbleitervorrichtungen unter Verwendung von Silicium (Si) als ein Halbleitermaterial hauptsächlich als Leistungsvorrichtungen verwendet worden. Siliciumcarbid (SiC), das ein Halbleiter mit einer breiten Lücke ist, besitzt die folgenden Werte der physikalischen Eigenschaften: eine Wärmeleitfähigkeit, die dreimal größer als die von Silicium ist; eine maximale elektrische Feldstärke, die zehnmal größer als die von Silicium ist; und eine Elektronendriftgeschwindigkeit, die zweimal größer als die von Silicium ist. Deshalb hat jedes Institut Forschung über eine Anwendungstechnik unter Verwendung von SiC ausgeführt, weil SiC eine Leistungsvorrichtung ist, die eine hohe Durchbruchspannung und niedrigen Verlust besitzt und die bei einer hohen Temperatur arbeiten kann.
  • Als die Struktur der Leistungsvorrichtung ist hauptsächlich eine vertikale Halbleitervorrichtung verwendet worden, in der eine Rückseitenelektrode, die eine niederohmige ohmsche Elektrode enthält, auf der Rückseite eines Substrats vorgesehen ist. Die Rückseitenelektrode ist aus verschiedenen Materialien hergestellt und besitzt verschiedene Strukturen. Als ein Beispiel der Strukturen ist z. B. ein Laminat aus einer Titanschicht, einer Nickelschicht und einer Silberschicht (siehe z. B. das folgende Patentdokument 1) oder ein Laminat aus einer Titanschicht, einer Nickelschicht und einer Goldschicht (siehe z. B. das folgende Patentdokument 2) vorgeschlagen worden.
  • In einer vertikalen Halbleitervorrichtung unter Verwendung von SiC, die durch eine Schottky-Barrieren-Diode verkörpert ist, ist ein Verfahren verwendet wurden, das eine Nickelschicht auf einem SiC-Substrat bildet, die Nickelschicht erwärmt, um eine Nickelsilicid-Schicht zu bilden, und einen ohmschen Kontakt zwischen dem SiC-Substrat und der Nickelsilicid-Schicht bildet (siehe z. B. die folgenden Patentdokumente 1 und 2).
  • Als ein Verfahren zum Bilden einer ohmschen Elektrode ist ein Verfahren vorgeschlagen worden, das mehrere Metallfilme auf einem SiC-Substrat bildet und einen Erwärmungsprozess bei einer Temperatur von 700°C bis 1100°C, am bevorzugtesten bei etwa 800°C, ausführt, um gute ohmsche Eigenschaften zu erhalten (siehe z. B. das folgende Patentdokument 3). Ferner ist eine Technik vorgeschlagen worden, die einen Laserstrahl einstrahlt, um eine ohmsche Elektrode zu bilden (siehe z. B. das folgende Patentdokument 4).
  • ENTGEGENHALTUNGSLISTE
  • PATENTDOKUMENT
    • Patentdokument 1: JP-2007-184571 A
    • Patentdokument 2: JP-2010-86999 A
    • Patentdokument 3: JP-2005-277240 A
    • Patentdokument 4: JP-2008-135611 A
  • OFFENBARUNG DER ERFINDUNG
  • DAS DURCH DIE ERFINDUNG ZU LÖSENDE PROBLEM
  • Für eine Oberflächenelektrode, die auf der Vorderseite des SiC-Substrats ausgebildet ist, wird eine Metallschicht, die aus Aluminium oder einer Aluminiumlegierung hergestellt wird, auf dem Schottky-Kontakt gebildet, um die Elektrodenstruktur zu bilden. Wenn der Schottky-Kontakt nicht vollständig mit der Metallschicht abgedeckt wird, wird eine Fehlstelle erzeugt, die einen Elementdefekt verursacht.
  • Insbesondere muss die Oberflächenelektrode des SiC-Halbleiters das ungleichmäßige Muster des Schottky-Kontakts (die Schottky-Elektrode) dicht abdecken. Außerdem muss die Oberflächenelektrode so gebildet werden, dass sie einen Reflexionsgrad besitzt, der für die Bilderkennung, wie z. B. die Positionierung, am geeignetsten ist, wenn das automatische Drahtbonden ausgeführt wird.
  • Die Erfindung ist im Hinblick auf die obenerwähnten Probleme gemacht worden, wobei es eine Aufgabe der Erfindung ist, ein Verfahren zur Herstellung einer Halbleitervorrichtung zu schaffen, das einen ungleichmäßigen Abschnitt eines Schottky-Kontakts dicht abdeckt. Außerdem ist es eine Aufgabe der Erfindung, ein Verfahren zum Herstellen einer Halbleitervorrichtung zu schaffen, das eine Oberflächenelektrode bilden kann, die einen Reflexionsgrad besitzt, der für die Bilderkennung, wie z. B. die Positionierung, am geeignetsten ist.
  • DIE MITTEL ZUM LÖSEN DES PROBLEMS
  • Um die Aufgabe zu lösen, wird gemäß einem Aspekt der Erfindung ein Verfahren zum Herstellen einer Halbleitervorrichtung geschaffen, in der eine Elektrodenstruktur auf einem Siliciumcarbid-Halbleitersubstrat ausgebildet ist. Das Verfahren besitzt die folgenden Eigenschaften. Es wird eine Schottky-Schicht, die irgendein Metall aus Titan, Wolfram, Molybdän und Chrom enthält, auf einer Vorderseite eines Siliciumcarbid-Halbleitersubstrats gebildet. Dann wird die Schottky-Schicht erwärmt, um eine Schottky-Elektrode zu bilden, die einen Schottky-Kontakt mit dem Siliciumcarbid-Halbleitersubstrat besitzt. Außerdem wird eine Oberflächenelektrode, die aus Aluminium oder Silicium enthaltendem Aluminium hergestellt wird, auf einer Oberfläche der Schottky-Elektrode gebildet. Wenn die Oberflächenelektrode gebildet wird, wird die Oberflächenelektrode in einem Temperaturbereich erwärmt, der für die Bedingungen geeignet ist, dass die Oberflächenelektrode einen ungleichmäßigen Abschnitt der Schottky-Elektrode dicht abdeckt und einen vorgegebenen Reflexionsgrad oder weniger besitzt.
  • Bei dem Verfahren zum Herstellen einer Halbleitervorrichtung gemäß dem obenerwähnten Aspekt der Erfindung kann die Oberflächenelektrode durch ein Sputter-Verfahren gebildet werden. Der Sputter-Druck kann gleich oder größer als 0,1 Pa und gleich oder kleiner als 1 Pa sein. Eine Temperatur des Siliciumcarbid-Halbleitersubstrats kann gleich oder höher als 100°C sein und gleich oder niedriger als 500°C sein.
  • Das Erwärmen kann in einem Temperaturbereich ausgeführt werden, in dem der Reflexionsgrad der Oberflächenelektrode gleich oder kleiner als 80% ist.
  • Eine Rückseitenelektrodenstruktur, die eine ohmsche Elektrode, die eine Titancarbid enthaltende Nickelsilicid-Schicht ist, und eine Rückseitenelektrode, die eine Metallschicht ist, enthält, kann auf einer Rückseite des Siliciumcarbid-Halbleitersubstrats gebildet werden.
  • Gemäß der obenerwähnten Struktur wird eine Titan enthaltende Schicht auf dem Siliciumcarbid-Halbleitersubstrat gebildet, wobei sie erwärmt wird, um den Schottky-Kontakt zu bilden. Dann wird Aluminium oder Silicium enthaltendes Aluminium als die Oberflächenelektrode gebildet. Bei der Bildung der Oberflächenelektrode durch das Sputter-Verfahren, wenn die Beziehung zwischen dem Sputter-Druck und der Sputter-Temperatur die vorgegebenen Bedingungen erfüllt, deckt die Oberflächenelektrode einen ungleichmäßigen Abschnitt der Oberfläche der Schottky-Elektrode dicht ab. Gleichzeitig kann die Oberflächenelektrode einen Reflexionsgrad besitzen, der für die Bilderkennung am geeignetsten ist, wenn ein automatisches Drahtbonden ausgeführt wird.
  • DIE WIRKUNG DER ERFINDUNG
  • Gemäß der Erfindung ist es möglich, einen ungleichmäßigen Abschnitt eines Schottky-Kontakts dicht abzudecken. Außerdem ist es möglich, eine Oberflächenelektrode zu bilden, die einen Reflexionsgrad besitzt, der für die Bilderkennung, wie z. B. die Positionierung, am geeignetsten ist.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Querschnittsansicht, die eine Schottky-Barrieren-Diode gemäß einer Ausführungsform einer Halbleitervorrichtung der Erfindung veranschaulicht;
  • 2 ist eine Querschnittsansicht, die ein Verfahren zum Herstellen der Schottky-Barrieren-Diode veranschaulicht (Teil 1);
  • 3 ist eine Querschnittsansicht, die das Verfahren zum Herstellen der Schottky-Barrieren-Diode veranschaulicht (Teil 2);
  • 4 ist eine Querschnittsansicht, die das Verfahren zum Herstellen der Schottky-Barrieren-Diode veranschaulicht (Teil 3);
  • 5 ist eine Querschnittsansicht, die das Verfahren zum Herstellen der Schottky-Barrieren-Diode veranschaulicht (Teil 4);
  • 6 ist eine Querschnittsansicht, die das Verfahren zum Herstellen der Schottky-Barrieren-Diode veranschaulicht (Teil 5);
  • 7 ist eine Querschnittsansicht, die das Verfahren zum Herstellen der Schottky-Barrieren-Diode veranschaulicht (Teil 6);
  • 8 ist eine Querschnittsansicht, die das Verfahren zum Herstellen der Schottky-Barrieren-Diode veranschaulicht (Teil 7);
  • 9 ist eine Querschnittsansicht, die das Verfahren zum Herstellen der Schottky-Barrieren-Diode veranschaulicht (Teil 8);
  • 10 ist eine Querschnittsansicht, die eine Schottky-Barrieren-Diode mit einer Feldbegrenzungsringstruktur gemäß einem Beispiel der Erfindung veranschaulicht;
  • 11 ist eine Querschnittsansicht, die eine Schottky-Barrieren-Diode mit einer Übergangsbarrieren-Schottky-Struktur gemäß dem Beispiel der Erfindung veranschaulicht;
  • 12 ist eine graphische Darstellung, die die Beziehung zwischen der Temperatur und dem Reflexionsgrad veranschaulicht, wenn eine Oberflächenelektrode gemäß der Erfindung gebildet wird;
  • 13 ist eine graphische Darstellung, die die Beziehung zwischen dem Reflexionsgrad einer Oberflächenelektrode in einer SiC-Halbleitervorrichtung gemäß der Erfindung und der Erkennungsrate einer automatischen Drahtbondvorrichtung veranschaulicht (Teil 1); und
  • 14 ist eine graphische Darstellung, die die Beziehung zwischen dem Reflexionsgrad der Oberflächenelektrode in der SiC-Halbleitervorrichtung gemäß der Erfindung und der Erkennungsrate der automatischen Drahtbondvorrichtung veranschaulicht (Teil 2).
  • DIE BESTE(N) ART(EN) ZUM AUSFÜHREN DER ERFINDUNG
  • (Die Ausführungsform)
  • Im Folgenden wird eine bevorzugte Ausführungsform eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der Erfindung unter Bezugnahme auf die beigefügten Zeichnungen ausführlich beschrieben. In der Beschreibung der folgenden Ausführungsformen und der beigefügten Zeichnungen bedeutet in den Schichten oder Bereichen, zu denen ein ”n” oder ”p” hinzugefügt ist, ein Elektron oder ein Loch einen Majoritätsträger. Außerdem bedeuten die zu dem n oder p hinzugefügten Symbole ”+” oder ”–”, dass die Störstellenkonzentration höher und niedriger als die der Schicht ohne die Symbole ist.
  • In der Erfindung wird eine Titancarbid enthaltende Nickelsilicid-Schicht als eine ohmsche Elektrode bezeichnet, wird eine Metallschicht, die auf der ohmschen Elektrode ausgebildet ist, als eine Rückseitenelektrode bezeichnet, und wird eine Struktur, die die ohmsche Elektrode und die Rückseitenelektrode enthält, als eine Rückseitenelektrodenstruktur bezeichnet. Auf einer Oberfläche des Siliciumcarbid-Substrats (SiC-Substrats), die der Rückseitenelektrodenstruktur gegenüberliegt, ist eine Schottky-Elektrode ausgebildet, um mit dem SiC-Substrat in Kontakt zu gelangen, wobei eine Oberflächenelektrode (eine Vorderseitenelektrode), die eine Metallschicht ist, auf der Oberfläche der Schottky-Elektrode ausgebildet ist. Eine Struktur, die die Schottky-Elektrode und die Oberflächenelektrode enthält, wird als eine Oberflächenelektrodenstruktur bezeichnet. Eine Schicht, die eine Titancarbid-Schicht enthält, die durch Erwärmen einer Schicht, die Nickel und Titan enthält, gebildet wird, besitzt eine hohe Adhäsion an einer Nickelsilicid-Schicht und eine hohe Adhäsion an einer Titanschicht, die in der Rückseitenelektrode verwendet wird.
  • Als die Halbleitervorrichtung gemäß der Erfindung wird eine Schottky-Barrieren-Diode als eine SiC-Halbleitervorrichtung beschrieben. 1 ist eine Querschnittsansicht, die die Schottky-Barrieren-Diode gemäß einer Ausführungsform der Halbleitervorrichtung der Erfindung veranschaulicht. Eine Schottky-Barrieren-Diode 1 als die SiC-Halbleitervorrichtung enthält ein SiC-Substrat 11. Außerdem sind ein Schutzring 12, eine Isolierschicht 13, eine Schottky-Elektrode 16 und eine Oberflächenelektrode 17 auf der Vorderseite des SiC-Substrats 11 ausgebildet. Eine Titancarbid enthaltende Nickelsilicid-Schicht 14 und eine Rückseitenelektrode 18 sind auf der Rückseite des SiC-Substrats 11 ausgebildet.
  • Die 2 bis 9 sind Querschnittsansichten, die ein Verfahren zum Herstellen der Schottky-Barrieren-Diode veranschaulichen. Im Folgenden werden die Prozesse zum Herstellen der Schottky-Barrieren-Diode der Reihe nach beschrieben. 2 ist eine Querschnittsansicht, die das SiC-Substrat veranschaulicht. Das SiC-Substrat 11 enthält eine (nicht veranschaulichte) Wafer-Schicht, die aus SiC hergestellt ist, und eine epitaktische SiC-Schicht, die auf der Wafer-Schicht ausgebildet ist. 3 ist eine Querschnittsansicht, die einen Prozess zum Bilden des Schutzrings veranschaulicht. In einen Abschnitt der epitaktischen Schicht auf der Vorderseite des SiC-Substrats 11 werden Ionen implantiert, um den Schutzring 12 zu bilden.
  • 4 ist eine Querschnittsansicht, die einen Prozess zum Bilden der Isolierschicht und der Nickelsilicid-Schicht veranschaulicht. Die Isolierschicht 13, die aus SiO2 hergestellt wird, wird auf dem Schutzring 12 gebildet. Dann wird eine Schicht, die Nickel und Titan enthält, auf der Rückseite des SiC-Substrats 11 gebildet, wobei sie dann erwärmt wird, um die Titancarbid enthaltende Nickelsilicid-Schicht 14 zu bilden.
  • Es ist bevorzugt, dass die Schicht, die Nickel und Titan enthält, eine Nickelschicht und eine Titanschicht sequentiell auf dem SiC-Substrat 11 gebildet werden. Wenn Nickel und Titan laminiert werden, liegt das Verhältnis der Dicke des Nickels und der Dicke des Titans im Bereich von 1:1 bis 10:1 und vorzugsweise im Bereich von 3:1 bis 6:1. Zu diesem Zeitpunkt ist es bevorzugt, dass die Dicke des Nickels im Bereich von 20 nm bis 100 nm liegt und dass die Dicke des Titans im Bereich von 10 nm bis 50 nm liegt. Außerdem kann die Schicht aus einer Legierung gebildet werden, in der Titan in Nickel enthalten ist. In diesem Fall kann das Verhältnis des Nickels zum Titan im Bereich von 1:1 bis 10:1 und vorzugsweise von 3:1 bis 6:1 liegen.
  • Die Nickelschicht und die Titanschicht können durch verschiedene Dünnfilm-Bildungsverfahren, wie z. B. ein Dampfabscheidungsverfahren und ein Sputter-Verfahren, gebildet werden. Nachdem die Dünnfilme gebildet worden sind, wird in einer Argonatmosphäre bei einer Temperatur von 1000°C bis 1200°C ein Erwärmen ausgeführt, um die Nickelsilicid-Schicht 14 zu erhalten. Die gebildete Titancarbid enthaltende Nickelsilicid-Schicht 14 besitzt eine Dicke von 10 nm bis 100 nm und vorzugsweise von 20 nm bis 30 nm.
  • Weil Titancarbid eine hohe Adhäsion an dem Titan in einem Laminat besitzt, das die Rückseitenelektrode 18 bildet, die anschließend gebildet wird, besitzt es eine Funktion des Unterdrückens des Abschälens der Rückseitenelektrode 18. Außerdem schält sich in der Titancarbid enthaltenden Nickelsilicid-Schicht, wenn die Anzahl der in dem Titancarbid enthaltenen Kohlenstoffatome in der äußersten Oberfläche gleich oder größer als 12% der Gesamtzahl der auf der äußersten Oberfläche abgeschiedenen Kohlenstoffatome ist, die Rückseitenelektrode 18 nicht ab, was bevorzugt ist. Selbst wenn die Anzahl der Kohlenstoffatome kleiner als 12% der Gesamtzahl der Kohlenstoffatome ist, ist es möglich, das Abschälen der Rückseitenelektrode 18 zu unterdrücken und die Ausbeute zu verbessern.
  • 5 ist eine Querschnittsansicht, die einen Prozess des Bildes eines Kontaktlochs veranschaulicht. Wie in 5 veranschaulicht ist, wird ein Abschnitt der Isolierschicht 13 durch Ärzten entfernt, um ein Kontaktloch 13a zu bilden. 6 ist eine Querschnittsansicht, die einen Prozess des Bildens der Schottky-Elektrode veranschaulicht. Die Schottky-Elektrode 16 wird in dem Kontaktloch 13a des SiC-Substrats 11 gebildet, das durch Ätzen freigelegt wird, um mit dem SiC-Substrat 11 in Kontakt zu gelangen. Als die Schottky-Elektrode 16 wird z. B. durch das Bilden eines Titanfilms und das Erwärmen des Titanfilms ein Schottky-Kontakt gebildet.
  • Das Metallmaterial, das die Schottky-Elektrode 16 bildet, kann zusätzlich zu Titan Wolfram, Molybdän oder Chrom sein. Die Erwärmungstemperatur liegt im Bereich von etwa 400°C bis 600°C. Der Erwärmungsprozess wird in einer Argon- oder Heliumatmosphäre ausgeführt. Gemäß den Erwärmungsbedingungen werden einige der Kohlenstoffatome, die in der Nickelsilicid-Schicht 14 enthalten sind, auf der Oberfläche (der Rückseite) der Titancarbid enthaltenden Nickelsilicid-Schicht 14 abgeschieden, wobei eine Kohlenstoffschicht 15 gebildet wird, wie in 6 veranschaulicht ist. Die Kohlenstoffschicht 15 enthält mehrere Atomschichten und ist lokal abgeschieden.
  • 7 ist eine Querschnittsansicht, die einen Prozess des Bildens der Oberflächenelektrode veranschaulicht. Wie in 7 veranschaulicht ist, wird die Schottky-Elektrode 16 z. B. mit Aluminium abgedeckt, um die Oberflächenelektrode 17 zu bilden. Der Aluminiumfilm wird durch ein Sputter-Verfahren unter den Bedingungen von z. B. einem Sputter-Druck von 0,2 Pa und einer Substrattemperatur von 300°C gebildet. Als die Sputter-Bedingungen kann der Druck im Bereich von 0,1 Pa bis 1 Pa liegen und kann die Temperatur des SiC-Substrats 11 im Bereich von 100°C bis 500°C liegen. Außerdem kann Aluminium, das 0,1% bis 10% Silicium enthält, anstelle von Aluminium verwendet werden, wobei in diesem Fall die gleiche Wirkung erhalten wird, wie oben beschrieben worden ist.
  • 8 ist eine Querschnittsansicht, die einen Prozess des Entfernens der Kohlenstoffschicht veranschaulicht. Wie in 8 veranschaulicht ist, wird die Kohlenstoffschicht 15, die auf der Oberfläche (der Rückseite des SiC-Substrats 11) der Titancarbid enthaltenden Nickelsilicid-Schicht 14 ausgebildet ist, entfernt. 9 ist eine Querschnittsansicht, die einen Prozess des Bildens eines Laminats aus Metallschichten veranschaulicht, um die Rückseitenelektrode zu bilden. Die Rückseitenelektrode 18, die ein Laminat aus Titan, Nickel und Gold ist, wird auf der Titancarbid enthaltenden Nickelsilicid-Schicht 14, von der die Kohlenstoffschicht 15 entfernt worden ist, gebildet.
  • Nach den obenerwähnten Prozessen kann das SiC-Substrat 11, das allen Filmbildungsoperationen unterworfen worden ist, in SiC-Schottky-Barrieren-Dioden-Chips in Chips zerschnitten werden. Eine Oberflächenelektroden-Anschlussfläche des erhaltenen Halbleiter-Chips wird an einen Leiterrahmen und einen Leiter auf dem Substrat durch eine automatische Drahtbondvorrichtung gebondet, wobei ein Gießen ausgeführt wird, um ein diskretes Produkt zu erhalten.
  • (Ein Beispiel)
  • Dann wird ein Beispiel der durch die in den 1 bis 9 veranschaulichten Herstellungsprozesse hergestellten Schottky-Barrieren-Diode beschrieben. 10 ist eine Querschnittsansicht, die eine Schottky-Barrieren-Diode (SBD) mit einer Feldbegrenzungsringstruktur (FLR-Struktur) gemäß dem Beispiel der Erfindung veranschaulicht. Es wird ein Prozess des Herstellens einer FLR-SBD 20 beschrieben.
  • Zuerst wird eine epitaktische Schicht (eine n-Typ-Driftschicht 23 mit niedriger Konzentration) auf einem SiC-Substrat (einem n-Typ-Substrat 22 mit hoher Konzentration) gebildet. Ein n-Typ-Bereich für einen Kanalstopper, ein p-Typ-Bereich (ein p-Typ-Störstellenionen-Implantationsbereich) 24 für eine Abschlussstruktur und ein p-Typ-Bereich 26 mit einer schwebenden Begrenzungsringstruktur (FLR-Struktur) werden durch Ionenimplantation auf dem SiC-Substrat 22 gebildet.
  • Dann wurde ein Aktivierungsprozess in einer Argonatmosphäre bei einer Temperatur von 1620°C während 180 Sekunden ausgeführt, um den Phosphor, der implantiert wurde, um den n-Typ-Bereich für einen Kanalstopper zu bilden, und das Aluminium, das implantiert wurde, um den p-Typ-Bereich 24 für eine Abschlussstruktur und den p-Typ-Bereich 26 für eine FLR-Struktur zu bilden, zu aktivieren. Dann wurde ein SiO-Film mit einer Dicke von 500 nm auf der Oberfläche des SiC-Substrats 22 durch eine Atmosphären-CVD-Vorrichtung gebildet.
  • Auf der Rückseite des SiC-Substrats 22 wurden sequentiell von dem Substrat durch eine Sputter-Vorrichtung eine Nickelschicht mit einer Dicke von 60 nm und eine Titanschicht mit einer Dicke von 20 nm gebildet. Das gebildete SiC-Substrat 22 wurde durch eine Schnellglühvorrichtung (RTA), die eine Infrarotlampe enthält, in einer Argonatmosphäre bei einer Temperatur von 1050°C während 2 Minuten erwärmt. Die Siliciumatome des SiC-Substrats 22 wurden durch den Erwärmungsprozess mit dem Nickel zur Reaktion gebracht, um eine Nickelsilicid-Schicht 21 zu erzeugen. Im Ergebnis war es möglich, einen ohmschen Kontakt zu erhalten. Die in 10 veranschaulichte Nickelsilicid-Schicht 21 wird eine ohmsche Elektrode.
  • Die Kohlenstoffatome des SiC-Substrats 22 reagieren mit dem Titan, um Titancarbid zu erzeugen, wobei sie auf der Oberfläche der Nickelsilicid-Schicht 21 abgeschieden werden. In diesem Fall blieben unreagierte Kohlenstoffatome in der Nickelsilicid-Schicht 21, wobei die Anzahl der in dem Titancarbid enthaltenen Kohlenstoffatome auf der äußersten Oberfläche der Nickelsilicid-Schicht 21 gleich oder größer als 12% der Gesamtzahl der auf der Oberfläche abgeschiedenen Kohlenstoffatome war. Hier wurde die Anzahl der Kohlenstoffatome durch XPS-Analyse berechnet. Die Anzahl der Kohlenstoffatome wurde durch die Summe aus mehreren C1s-Spitzen-Intensitäten, die durch chemische Verschiebung erzeugt wurden, und einem von dem TiC bei einer C1s-Spitze, die in der Umgebung von 283 eV beobachtet wurde, abgeleitetem Spitzenintensitätsverhältnis berechnet.
  • Dann wurde durch eine Fluorwasserstoffsäure-Pufferlösung ein Kontaktloch in einem Oxidfilm auf der Vorderseite gebildet (siehe 5 als eine entsprechende Zeichnung). Dann wurde ein Titanfilm für eine Schottky-Elektrode 25 mit einer Dicke von 200 nm durch die Sputter-Vorrichtung gebildet, wobei er durch die Schnellglühvorrichtung (RTA), die eine Infrarotlampe enthält, in einer Argonatmosphäre bei einer Temperatur von 500°C während 5 Minuten bearbeitet wurde (siehe 6). In diesem Fall wurde der Kohlenstoff in der Nickelsilicid-Schicht 21 abgeschieden, wobei eine dünne Kohlenstoffschicht gebildet wurde.
  • Dann wurde ein Aluminiumfilm für eine Oberflächenelektrode mit einer Dicke von 5000 nm durch die Sputter-Vorrichtung unmittelbar gebildet (siehe 7). Der Sputter-Druck beträgt 0,2 Pa, wobei die Substrattemperatur 300°C beträgt. Hier kann anstelle von Aluminium Aluminium verwendet werden, das 0,1% bis 10% Silicium enthält.
  • Nachdem die Schicht der Oberflächenelektrode gebildet wurde, wurde das SiC-Substrat 22 an einem Unterdruckbehälter befestigt, der einen Substraterwärmungsmechanismus enthält, wobei dessen Rückseite freigelegt war, wobei eine Bearbeitung an dem SiC-Substrat 22 bei 300°C während 1 Stunde ausgeführt wurde, während Argon, das 1% Sauerstoff oder Ozon enthielt, eingeleitet wurde, um die auf der Oberfläche der Nickelsilicid-Schicht 21 gebildete Kohlenstoffschicht zu entfernen (siehe 8). Unterdessen kann ein Rücksputtern verwendet werden, wobei es in diesem Fall möglich ist, die gleiche Wirkung zu erhalten, wie oben beschrieben worden ist. Dann wurden ein Titanfilm mit einer Dicke von 70 nm, ein Nickelfilm mit einer Dicke von 700 nm und ein Goldfilm mit einer Dicke von 200 nm kontinuierlich durch Dampfabscheidung unter Verwendung einer Dampfabscheidungsvorrichtung auf der Nickelsilicid-Schicht 21 gebildet, um eine Rückseitenelektrode zu bilden, die ein Metalllaminat war, (siehe 8). Die Rückseitenelektrode, die die Nickelsilicid-Schicht (die ohmsche Elektrode) 21 enthält, und die auf der ohmschen Elektrode 21 gebildeten Metallschichten bilden eine Rückseitenelektrodenstruktur der FLR-SBD 20.
  • Dann wurde das Substrat 22, auf dem die Rückseitenelektrodenstruktur ausgebildet ist, in Chips zerschnitten. Im Ergebnis war es möglich, eine SiC-SBD zu erhalten, bei der sich z. B. während des Prozesses des Zerschneidens in Chips die Rückseitenelektrode überhaupt nicht abschält, wobei eine Einschalt-Spannung (Vf) bei Zimmertemperatur 1,7 V betrug.
  • Die Erfindung ist nicht auf die SBD mit der in 10 veranschaulichten FLR-Struktur eingeschränkt. In einer SBD mit einer Übergangsbarrieren-Schottky-Struktur (JBS-Struktur) wurde das gleiche Ergebnis, dass sich die Rückseitenelektrode nicht abschält, erhalten. 11 ist eine Querschnittsansicht, die eine Schottky-Barrieren-Diode (SBD) mit einer Übergangsbarrieren-Schottky-Struktur (JBS-Struktur) gemäß dem Beispiel der Erfindung veranschaulicht. In einer JBS-SBD 30 ist eine p-Typ-Schottky-Elektrode 27 zwischen den p-Typ-Bereichen (den p-Typ-Störstellenionen-Implantationsbereichen) 24 für eine Abschlussstruktur auf dem SiC-Substrat 22 ausgebildet.
  • Es wird die Beziehung zwischen der Temperatur des SiC-Substrats 22 und dem Reflexionsgrad einer Oberflächenelektroden-Kontaktfläche beschrieben, wenn eine Oberflächenelektrode aus Aluminium bei einem Sputter-Druck von 0,2 Pa in der JBS-SBD 30 gebildet wird. In diesem Fall wurde der Querschnitt eines hergestellten Chips durch ein Querschnitts-Transmissionselektronenmikroskop (TEM) beobachtet. Das Ergebnis bewies, dass ein ungleichmäßiges Muster bei einer Substrattemperatur von 100°C oder höher dicht abgedeckt wurde.
  • 12 ist eine graphische Darstellung, die die Beziehung zwischen der Temperatur und dem Reflexionsgrad veranschaulicht, wenn die Oberflächenelektrode gemäß der Erfindung gebildet wird. Wenn die Temperatur des SiC-Substrats 11 während der Bildung der Oberflächenelektrode 17 gleich oder höher als 100°C und gleich oder niedriger als 500°C ist, kann die Oberflächenelektrode einen vorgegebenen Reflexionsgrad besitzen. Der Reflexionsgrad kann verringert werden, wie die Temperatur zunimmt.
  • Die 13 und 14 sind graphische Darstellungen, die die Beziehung zwischen dem Reflexionsgrad der Oberflächenelektrode in der SiC-Halbleitervorrichtung gemäß der Erfindung und der Erkennungsrate einer automatischen Drahtbondvorrichtung veranschaulichen. 13 zeigt die Anzahl der Proben N für mehrere Niveaus des Reflexionsgrads und die Anzahl der erkannten Proben und die Erkennungsrate jeder von verschiedenen automatischen Drahtbondvorrichtungen A und B. In 14 gibt die horizontale Achse den Reflexionsgrad (%) an, während die vertikale Achse die Erkennungsraten (%) der automatischen Drahtbondvorrichtungen A und B angibt.
  • Wie in den 13 und 14 veranschaulicht ist, betrug die Erkennungsrate bei einem Reflexionsgrad von 65% oder weniger, wenn die automatische Drahtbondvorrichtung A verwendet wurde, 100%. Wenn die automatische Drahtbondvorrichtung B verwendet wurde, betrug die Erkennungsrate bei einem Reflexionsgrad von 55% oder weniger 100%. Deshalb konnten beide automatische Drahtbondvorrichtungen A und B eine Erkennungsrate von 100% bei einem Reflexionsgrad von 55% oder weniger besitzen. In dem in 12 veranschaulichten Beispiel kann der Reflexionsgrad gleich oder kleiner als 50% sein und kann die Erkennungsrate 100% betragen, wenn die Temperatur während der Bildung der Oberflächenelektrode 250° oder höher ist.
  • (Ein Vergleichsbeispiel)
  • Als ein mit dem obenerwähnten Beispiel zu vergleichendes Vergleichstarget wurde eine SiC-Halbleitervorrichtung durch den gleichen Herstellungsprozess, wie er oben beschrieben worden ist, hergestellt. In dem Vergleichsbeispiel war der Herstellungsprozess von dem in dem Beispiel insofern verschieden, als Aluminium bei der Bildung einer Oberflächenelektrode bei Zimmertemperatur gebildet wurde. In der erhaltenen SiC-Halbleitervorrichtung, die ein Vergleichstarget war, wurde der Querschnitt einer Oberflächenelektrode durch ein TEM beobachtet. Im Ergebnis wurde eine Fehlstelle (Fehlstelle) in der Oberflächenelektrode 17 beobachtet. Das heißt, es wurde die SiC-Halbleitervorrichtung hergestellt, in der ein Abschnitt des ungleichmäßigen Musters einer Schottky-Elektrode 16 nicht mit der Oberflächenelektrode 17 dicht abgedeckt war, wobei eine Oberflächenelektrodenstruktur, die die Schottky-Elektrode 16 und die Oberflächenelektrode 17 enthält, keine gute Qualität besaß. Außerdem betrug der Reflexionsgrad der Oberflächenelektrode 17 82%, wobei die Oberflächenelektrode 17 durch die automatische Drahtbondvorrichtung nicht erkannt wurde.
  • Wie aus dem Vergleichsergebnis zwischen dem Beispiel und dem Vergleichsbeispiel ersichtlich ist, deckt die Oberflächenelektrode der SiC-Halbleitervorrichtung gemäß der Erfindung das ungleichmäßige Muster dicht ab, wobei sie einen Reflexionsgrad besitzt, der für das Erkennen eines Bildes am geeignetsten ist, wenn das automatische Drahtbonden ausgeführt wird. Deshalb ist es möglich, eine SiC-Halbleitervorrichtung mit hoher Zuverlässigkeit herzustellen. Außerdem ist es möglich, den Reflexionsgrad der Oberflächenelektrode zu optimieren. Deshalb ist es möglich, die Ausbeute zu verbessern, wenn die hergestellte SiC-Halbleitervorrichtung unter Verwendung der automatischen Drahtbondvorrichtung zusammengebaut wird, und die Produktivität zu verbessern.
  • Die oben beschriebene Ausführungsform und das oben beschriebene Beispiel sind für die Leichtigkeit des Verständnisses der Erfindung vorgesehen, wobei die Erfindung nicht darauf eingeschränkt ist. Oben ist z. B. die Schottky-Barrieren-Diode beschrieben worden. Die SiC-Halbleitervorrichtung gemäß der Erfindung ist jedoch nicht auf die Schottky-Barrieren-Diode eingeschränkt, sondern die Erfindung kann auf verschiedene Typen von Halbleitervorrichtungen unter Verwendung von SiC angewendet werden, wie z. B. MOSFETs.
  • Die SiC-Halbleitervorrichtung der Erfindung kann als eine Schottky-Barrieren-Diode mit einer hohen Spannung und einer Durchbruchspannung von z. B. 1000 V oder mehr verwendet werden.
  • Gemäß der SiC-Halbleitervorrichtung der Erfindung ist es möglich, den Einschalt-Widerstand zu verringern, während die Kriechverluste unterdrückt werden. Deshalb ist es möglich, die Fläche eines Chips zu verringern und die Herstellungskosten zu verringern. Außerdem ist es möglich, eine Diode mit einer hohen Nennspannung herzustellen, wobei die Erfindung auf die Inverter z. B. von industriellen Elektromotoren oder Shinkansen-Zügen angewendet werden kann, die einen großen Betrag des Stroms erfordern. Dementsprechend ist es möglich, den Wirkungsgrad einer Diode zu verbessern und die Größe der Diode zu verringern.
  • INDUSTRIELLE ANWENDBARKEIT
  • Wie oben beschrieben worden ist, ist das Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der Erfindung für Leistungshalbleitervorrichtungen, wie z. B. Leistungsvorrichtungen, oder Leistungshalbleitervorrichtungen, die verwendet werden, um Industrie- oder Automotoren zu steuern oder um Kraftmaschinen zu steuern, nützlich.
  • Bezugszeichenliste
    • 1
    SCHOTTKY-BARRIEREN-DIODE
    11
    SiC-SUBSTRAT
    12
    SCHUTZRING
    13
    ISOLIERSCHICHT
    14
    TITANCARBID ENTHALTENDE NICKELSILICID-SCHICHT
    15
    KOHLENSTOFFSCHICHT
    16
    SCHOTTKY-ELEKTRODE
    17
    OBERFLÄCHENELEKTRODE
    18
    RÜCKSEITENELEKTRODE
    21
    OHMSCHE ELEKTRODE
    22
    n-TYP-SUBSTRAT MIT HOHER KONZENTRATION
    23
    n-TYP-DRIFTSCHICHT MIT NIEDRIGER KONZENTRATION
    24
    p-TYP-STÖRSTELLENIONEN-IMPLANTATIONSBEREICH
    25
    SCHOTTKY-ELEKTRODE
    26
    FLR-STRUKTUR
    27
    JBS-STRUKTUR

Claims (4)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, in der eine Elektrodenstruktur auf einem Siliciumcarbid-Halbleitersubstrat ausgebildet ist, wobei das Verfahren umfasst: Bilden einer Schottky-Schicht, die irgendein Metall aus Titan, Wolfram, Molybdän und Chrom enthält, auf einer Vorderseite eines Siliciumcarbid-Halbleitersubstrats; Erwärmen der Schottky-Schicht, um eine Schottky-Elektrode zu bilden, die einen Schottky-Kontakt mit dem Siliciumcarbid-Halbleitersubstrat besitzt; und Bilden einer Oberflächenelektrode, die aus Aluminium oder Silicium enthaltendem Aluminium hergestellt wird, auf einer Oberfläche der Schottky-Elektrode, wobei, wenn die Oberflächenelektrode gebildet wird, die Oberflächenelektrode in einem Temperaturbereich erwärmt wird, der für die Bedingungen geeignet ist, dass die Oberflächenelektrode einen ungleichmäßigen Abschnitt der Schottky-Elektrode dicht abdeckt und einen vorgegebenen Reflexionsgrad oder weniger besitzt.
  2. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, wobei die Oberflächenelektrode durch ein Sputter-Verfahren gebildet wird, der Sputter-Druck gleich oder größer als 0,1 Pa und gleich oder kleiner als 1 Pa ist, und eine Temperatur des Siliciumcarbid-Halbleitersubstrats gleich oder höher als 100°C und gleich oder niedriger als 500°C ist.
  3. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, wobei das Erwärmen in einem Temperaturbereich ausgeführt werden, in dem der Reflexionsgrad der Oberflächenelektrode gleich oder kleiner als 80% ist.
  4. Verfahren zum Herstellen einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei eine Rückseitenelektrodenstruktur, die eine ohmsche Elektrode, die eine Titancarbid enthaltende Nickelsilicid-Schicht ist, und eine Rückseitenelektrode, die eine Metallschicht ist, enthält, auf einer Rückseite des Siliciumcarbid-Halbleitersubstrats gebildet wird.
DE112013002109.9T 2012-04-18 2013-03-14 Verfahren zum Herstellen einer Halbleitervorrichtung Withdrawn DE112013002109T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP2012095159 2012-04-18
JP2012095159A JP5966556B2 (ja) 2012-04-18 2012-04-18 半導体デバイスの製造方法
PCT/JP2013/057312 WO2013157335A1 (ja) 2012-04-18 2013-03-14 半導体デバイスの製造方法

Publications (1)

Publication Number Publication Date
DE112013002109T5 true DE112013002109T5 (de) 2014-12-31

Family

ID=49383303

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112013002109.9T Withdrawn DE112013002109T5 (de) 2012-04-18 2013-03-14 Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (6)

Country Link
US (1) US9263543B2 (de)
JP (1) JP5966556B2 (de)
KR (1) KR20140145588A (de)
CN (1) CN104272442B (de)
DE (1) DE112013002109T5 (de)
WO (1) WO2013157335A1 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6112699B2 (ja) * 2012-03-30 2017-04-12 富士電機株式会社 炭化珪素半導体装置の製造方法及び該方法により製造された炭化珪素半導体装置
JP6222771B2 (ja) * 2013-11-22 2017-11-01 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置の製造方法
JP6164062B2 (ja) * 2013-11-22 2017-07-19 富士電機株式会社 炭化珪素半導体装置の製造方法
US9478426B2 (en) * 2014-02-27 2016-10-25 Semiconductor Components Industries, Llc Semiconductor device and manufacturing method thereof
CN106256024B (zh) 2014-04-30 2019-11-26 三菱电机株式会社 碳化硅半导体装置
DE102015102055A1 (de) * 2015-01-16 2016-07-21 Infineon Technologies Ag Verfahren zum Bearbeiten einer Halbleiteroberfläche
CN107785250B (zh) * 2016-08-31 2020-12-11 株洲中车时代半导体有限公司 碳化硅基肖特基接触制作方法及肖特基二极管制造方法
JP6724685B2 (ja) * 2016-09-23 2020-07-15 住友電気工業株式会社 半導体装置
WO2018092129A1 (en) 2016-11-15 2018-05-24 The Medical Research,Infrastructure, And Health Services Fund Of The Tel-Aviv Medical Center Tissue repair device and method
JP6922202B2 (ja) * 2016-12-07 2021-08-18 富士電機株式会社 半導体装置および半導体装置の製造方法
CN108321213A (zh) * 2017-12-21 2018-07-24 秦皇岛京河科学技术研究院有限公司 SiC功率二极管器件的制备方法及其结构
JP7135443B2 (ja) * 2018-05-29 2022-09-13 富士電機株式会社 炭化ケイ素半導体装置及びその製造方法
JP7283053B2 (ja) * 2018-11-09 2023-05-30 富士電機株式会社 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法
US20220278205A1 (en) * 2019-08-01 2022-09-01 Hitachi Energy Switzerland Ag Silicon Carbide Transistor Device
CN113130624A (zh) * 2021-03-26 2021-07-16 先之科半导体科技(东莞)有限公司 一种低损耗肖特基整流管及其成型工艺
WO2023189055A1 (ja) * 2022-03-31 2023-10-05 ローム株式会社 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0284719A (ja) * 1988-09-21 1990-03-26 Nec Corp 半導体装置の製造方法
JP3216358B2 (ja) * 1993-09-07 2001-10-09 ソニー株式会社 半導体装置の配線構造及びその形成方法
JP3871607B2 (ja) * 2001-12-14 2007-01-24 松下電器産業株式会社 半導体素子およびその製造方法
JP4501488B2 (ja) 2004-03-26 2010-07-14 豊田合成株式会社 炭化珪素半導体のオーミック電極及びその製造方法
JP2006120761A (ja) * 2004-10-20 2006-05-11 Kansai Tlo Kk 半導体装置製造方法
JP4699812B2 (ja) * 2005-06-07 2011-06-15 株式会社デンソー 半導体装置およびその製造方法
US20070138482A1 (en) 2005-12-08 2007-06-21 Nissan Motor Co., Ltd. Silicon carbide semiconductor device and method for producing the same
JP2007184571A (ja) 2005-12-08 2007-07-19 Nissan Motor Co Ltd 炭化珪素半導体装置、炭化珪素半導体装置の製造方法、炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体及び炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法
JP2008135611A (ja) 2006-11-29 2008-06-12 Denso Corp 半導体装置の製造方法
JP2009094392A (ja) * 2007-10-11 2009-04-30 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP4535151B2 (ja) * 2008-03-19 2010-09-01 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5369581B2 (ja) 2008-09-29 2013-12-18 住友電気工業株式会社 半導体デバイス用裏面電極、半導体デバイスおよび半導体デバイス用裏面電極の製造方法
JP5598015B2 (ja) * 2010-02-23 2014-10-01 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2013157335A1 (ja) 2013-10-24
KR20140145588A (ko) 2014-12-23
JP2013222907A (ja) 2013-10-28
CN104272442B (zh) 2017-08-08
CN104272442A (zh) 2015-01-07
JP5966556B2 (ja) 2016-08-10
US20150024581A1 (en) 2015-01-22
US9263543B2 (en) 2016-02-16

Similar Documents

Publication Publication Date Title
DE112013002109T5 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112012002275T5 (de) SIC-Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102016105610B4 (de) Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung
DE102011004408A1 (de) Halbleitervorrichtungsherstellungsverfahren
DE102016216521B4 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE112013001821T5 (de) Siliciumcarbid-Halbleiterbauelement
DE102013225320B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112013001036T5 (de) SiC-Halbleitervorrichtung und Verfahren zur Herstellung derselben
CN104303269B (zh) 碳化硅半导体装置的制造方法
DE102009013781A1 (de) Halbleitervorrichtung aus Siliciumcarbid und Verfahren zu ihrer Herstellung
CN104335328B (zh) 碳化硅半导体装置的制造方法以及由该方法制造的碳化硅半导体装置
DE112014004717T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE112013006468T5 (de) Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung
EP2614536B1 (de) Dünnschichtverkapselung, optoelektronischer halbleiterkörper mit einer dünnschichtverkapselung und verfahren zur herstellung einer dünnschichtverkapselung
DE102016124973A1 (de) Halbleiterbauelemente und Verfahren zum Bilden von Halbleiterbauelementen
DE112015000137T5 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014206572B4 (de) Siliziumcarbidhalbleitervorrichtung und herstellungsverfahren für dieselbe
DE112015006381T5 (de) Halbleitereinheit und verfahren zur herstellung derselben
DE112014005116T5 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE102005030466A1 (de) Halbleiterwafer mit Verdrahtungsstruktur und Halbleiterbauelement sowie Verfahren zur Herstellung derselben
DE112018001989T5 (de) Siliciumcarbid-halbleitereinheit, elektrische leistungswandlungseinheit, verfahren zur herstellung einer siliciumcarbid-halbleitereinheit sowie verfahren zur herstellung einer elektrischen leistungswandlungseinheit
DE102017201550A1 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE112015000247T5 (de) Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
WO2015044109A1 (de) Photovoltaische solarzelle und verfahren zum herstellen einer metallischen kontaktierung einer photovoltaischen solarzelle
DE102016106563A1 (de) Verfahren zum Herstellen einer Solarzelle, mit dem Verfahren hergestellte Solarzelle und Substratträger

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R002 Refusal decision in examination/registration proceedings
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee