DE102011004408A1 - Halbleitervorrichtungsherstellungsverfahren - Google Patents

Halbleitervorrichtungsherstellungsverfahren Download PDF

Info

Publication number
DE102011004408A1
DE102011004408A1 DE102011004408A DE102011004408A DE102011004408A1 DE 102011004408 A1 DE102011004408 A1 DE 102011004408A1 DE 102011004408 A DE102011004408 A DE 102011004408A DE 102011004408 A DE102011004408 A DE 102011004408A DE 102011004408 A1 DE102011004408 A1 DE 102011004408A1
Authority
DE
Germany
Prior art keywords
surface electrode
layer
substrate
material layer
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102011004408A
Other languages
English (en)
Inventor
Hirokazu Aichi-ken Fujiwara
Masaki Aichi-ken Konishi
Jun Aichi-ken Kawai
Takeo Aichi-ken Yamamoto
Takeshi Aichi-ken Endo
Takashi Aichi-ken Katsuno
Yukihiko Aichi-ken Watanabe
Narumasa Aichi-ken Soejima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Publication of DE102011004408A1 publication Critical patent/DE102011004408A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22F—CHANGING THE PHYSICAL STRUCTURE OF NON-FERROUS METALS AND NON-FERROUS ALLOYS
    • C22F1/00—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working
    • C22F1/10—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working of nickel or cobalt or alloys based thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • C—CHEMISTRY; METALLURGY
    • C21—METALLURGY OF IRON
    • C21D—MODIFYING THE PHYSICAL STRUCTURE OF FERROUS METALS; GENERAL DEVICES FOR HEAT TREATMENT OF FERROUS OR NON-FERROUS METALS OR ALLOYS; MAKING METAL MALLEABLE, e.g. BY DECARBURISATION OR TEMPERING
    • C21D1/00—General methods or devices for heat treatment, e.g. annealing, hardening, quenching or tempering
    • C21D1/06—Surface hardening
    • C21D1/09—Surface hardening by direct application of electrical or wave energy; by particle radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Abstract

Verfahren zur Herstellung einer Halbleitervorrichtung mit einem aus Siliziumkarbid zusammengesetzten Halbleitersubstrat, einer oberen Oberflächenelektrode in Kontakt mit einer oberen Oberfläche des Substrates und einer unteren Oberflächenelektrode in Kontakt mit einer unteren Oberfläche des Substrates, das Verfahren umfasst die Schritte: (a) Ausbilden einer oberen Oberflächenstruktur auf der oberen Oberflächenseite des Substrates, und (b) Ausbilden einer unteren Oberflächenstruktur auf der unteren Oberflächenseite des Substrates. Der Schritt (a) umfasst die Schritte: (a1) Abscheiden einer oberen Oberflächenelektrodenmaterialschicht auf der oberen Oberfläche des Substrates, wobei die obere Oberflächenelektrodenmaterialschicht eine Rohmaterialschicht für die obere Oberflächenelektrode ist, und (a2) Ausheilen der oberen Oberflächenelektrodenmaterialschicht. Der Schritt (b) umfasst die Schritte: (b1) Abscheiden einer unteren Oberflächenelektrodenmaterialschicht auf der unteren Oberfläche des Substrates, wobei die untere Oberflächenelektrodenmaterialschicht eine Rohmaterialschicht der unteren Oberflächenelektrode ist, und (b2) Ausheilen der unteren Oberflächenelektrodenmaterialschicht mit einem Laser zur Ausbildung eines ohmschen Kontakts zwischen der unteren Oberflächenelektrode und dem Substrat.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung aus einem aus Siliziumkarbid zusammengesetzten Halbleiterwafer.
  • Bei einer Halbleitervorrichtung, die mit einem Substrat mit Siliziumkarbid (SiC) als Material versehen ist (was nachstehend als Siliziumkarbidhalbleitervorrichtung in Bezug genommen ist), kann eine Elektrode, die einen Schottkybarrierenübergang mit dem Halbleitersubstrat bildet, für eine obere Oberflächenelektrode verwendet werden, während eine Elektrode, die einen ohmschen Kontakt mit dem Halbleitersubstrat ausbildet, für eine untere Oberflächenelektrode verwendet werden kann. Dabei ist die Temperatur, bei der die untere Oberflächenelektrode wärmebehandelt wird, höher als die Temperatur, bei der die obere Oberflächenelektrode wärmebehandelt wird, um den ohmschen Kontakt zwischen dem Halbleitersubstrat und der unteren Oberflächenelektrode sicherzustellen.
  • Beispielsweise bei der Verwendung von Nickel (Ni) für das Material der unteren Oberflächenelektrode ist es nötig, die Wärmebehandlung bei einer Umgebungstemperatur von 900 bis 1000°C oder höher auszuführen, um den ohmschen Kontakt zwischen dem Halbleitersubstrat und der unteren Oberflächenelektrode auszubilden. Falls andererseits die Wärmebehandlung bei einer hohen Temperatur auf der oberen Oberflächenelektrode ausgeführt wird, ist ein Ausbilden des Schottkybarrierenübergangs zwischen dem Halbleitersubstrat und der oberen Oberflächenelektrode nicht länger möglich, und da dies einen Anstieg im Leckstrom verursacht, wird im Allgemeinen eine Ausheilbehandlung auf der oberen Oberflächenelektrode bei einer Umgebungstemperatur von etwa 400°C ausgeführt. Folglich wird bei einer Siliziumkarbidhalbleitervorrichtung der Schritt zum Ausbilden der unteren Oberflächenelektrode sowie zum Ausführen der Wärmebehandlung dafür vor dem Schritt zum Ausbilden der oberen Oberflächenelektrode sowie dem Schritt zum Ausführen der Wärmebehandlung dafür ausgeführt.
  • Bei einem Halbleitervorrichtungsherstellungsvorgang ist es bevorzugt, einen Schritt zur Ausbildung von Strukturen wie etwa der unteren Oberflächenelektrode auf der unteren Oberfläche der Halbleitervorrichtung (was nachstehend als „Ausbildungsschritt für die untere Oberflächenstruktur” in Bezug genommen ist) auszuführen, nachdem zuerst ein Schritt zur Ausbildung von Strukturen wie etwa der oberen Oberflächenelektrode auf der Oberseite der Halbleitervorrichtung (was nachstehend als „Ausbildungsschritt für die obere Oberflächenstruktur” in Bezug genommen ist) ausgeführt wurde. Falls der Ausbildungsschritt für die untere Oberflächenstruktur vor dem Ausbildungsschritt für die obere Oberflächenstruktur ausgeführt wird, muss beispielsweise ein Ausdünnungsschritt zum Verdünnen des Halbleiterwafers vor dem Ausbildungsschritt für die untere Oberflächenstruktur ausgeführt werden. Falls der Schritt zum Verdünnen des Halbleiterwafers vor dem Ausbildungsschritt für die untere Oberflächenstruktur und dem Ausbildungsschritt für die obere Oberflächenstruktur ausgeführt wird, muss der verdünnte Wafer bei einem nachfolgenden Schritt transportiert werden, wodurch der Wafer in erhöhtem Maße anfällig für eine Beschädigung ist.
  • Falls zudem der Ausbildungsschritt für die untere Oberflächenstruktur vor dem Ausbildungsschritt für die obere Oberflächenstruktur ausgeführt wird, bedeutet dies, dass eine untere Oberflächenelektrode vor der Ausbildung einer Oberflächenabdeckschicht aus Polyimid ausgebildet wird, die beispielsweise auf der oberen Oberfläche der Halbleitervorrichtung ausgebildet wird, wodurch die Anfälligkeit für eine Kontamination der Kontaktgrenzfläche zwischen der oberen Oberflächenelektrode und dem Halbleitersubstrat erhöht ist.
  • Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, sowohl einen Schutz der oberen Oberflächenstrukturen wie etwa der auf der oberen Oberfläche der Halbleitervorrichtung ausgebildeten oberen Oberflächenelektrode als auch ein Ausbilden des ohmschen Kontakts zwischen der unteren Oberflächenelektrode und dem Halbleitersubstrat zu verwirklichen, indem die oberen Oberflächenstrukturen wie etwa die auf der oberen Oberfläche der Halbleitervorrichtung ausgebildeten oberen Oberflächenelektrode geschützt werden, selbst falls die Siliziumkarbidhalbleitervorrichtung durch ein Herstellungsverfahren hergestellt wird, bei dem der Ausbildungsschritt für die obere Oberflächenstruktur vor dem Ausbildungsschritt der unteren Oberflächenstruktur ausgeführt wird.
  • Eine Ausgestaltung der Erfindung ist ein Verfahren zur Herstellung einer Halbleitervorrichtung mit einem aus Siliziumkarbid zusammengesetzten Halbleitersubstrat, einer oberen Oberflächenelektrode, die in Kontakt mit einer oberen Oberfläche des Substrats steht, sowie einer unteren Oberflächenelektrode, die in Kontakt mit der unteren Oberfläche des Substrats steht. Dieses Herstellungsverfahren umfasst die Schritte: (a) Ausbilden einer oberen Oberflächenstruktur auf der oberen Oberflächenseite des Substrates, und (b) Ausbilden einer unteren Oberflächenstruktur auf der unteren Oberflächenseite des Substrats nach dem Schritt (a). Der Schritt (a) kann die folgenden Schritte umfassen: (a1) Abscheiden einer oberen Oberflächenelektrodenmaterialschicht auf der oberen Oberfläche des Substrates, wobei die obere Oberflächenelektrodenmaterialschicht eine Rohmaterialschicht für die obere Oberflächenelektrode ist, und (a2) Ausheilen der oberen Oberflächenelektrodenmaterialschicht. Der Schritt (b) kann die nachfolgenden Schritte umfassen: (b1) Abscheiden einer unteren Oberflächenelektrodenmaterialschicht auf der unteren Oberfläche des Substrates, wobei die untere Oberflächenelektrodenmaterialschicht eine Rohmaterialschicht für die untere Oberflächenelektrode ist, und (b2) Ausheilen der unteren Oberflächenelektrodenmaterialschicht mit einem Laser zur Ausbildung eines ohmschen Kontakts zwischen der unteren Oberflächenelektrode und dem Substrat.
  • Bei dem vorstehend beschriebenen Herstellungsverfahren wird bei dem in dem Schritt (b) enthaltenen Ausheilschritt (b2) der ohmsche Kontakt zwischen der unteren Oberflächenelektrodenmaterialschicht und dem Halbleitersubstrat durch Bestrahlen der unteren Oberflächenelektrodenmaterialschicht mit einem Laser ausgebildet. Da Laserstrahlung verwendet wird, unterliegen die bereits auf der oberen Oberfläche des Halbleitersubstrates ausgebildeten oberen Oberflächenstrukturen keiner Beschädigung durch Kontamination und dergleichen bei dem Ausheilschritt (b2). Falls der Schritt (b), der den Ausheilschritt (b2) enthält, nach dem Schritt (a) ausgeführt wird, der den Ausheilschritt (a2) enthält, kann folglich der ohmsche Kontakt zwischen der unteren Oberflächenelektrode und dem Halbleitersubstrat der Siliziumkarbidhaltervorrichtung sichergestellt werden.
  • Erfindungsgemäß kann außerdem ein Herstellungsgerät bereitgestellt werden, das zur Verwendung bei dem Ausheilschritt (b2) des erfindungsgemäßen Herstellungsverfahrens befähigt ist. Dieses Herstellungsgerät kann mit einer Ultraviolettlaserquelle, einer versiegelten Box, einem laserlichtdurchlässigen Fenster, das aus UV-Laserlicht durchlässigen Materialien zusammengesetzt ist, das auf einer Oberfläche der versiegelten Box ausgebildet ist, einem Objekttisch, der in der versiegelten Box zur Einstellung eines Halbleiterwafers angeordnet ist, einem optischen System zum Führen des UV-Laserstrahls von der UV-Laserquelle zu dem Halbleiterwafer auf dem Objekttisch durch das laserlichtdurchlässige Fenster, einer Gaseinlassleitung, die Gase in die versiegelte Box einführt, sowie einem Dekompressor versehen sein, der die versiegelte Box dekomprimiert.
  • Nachstehend ist die Erfindung unter Bezugnahme auf die beiliegende Zeichnung anhand von Ausführungsbeispielen näher beschrieben. Es zeigen:
  • 1 eine Schnittansicht einer Halbleitervorrichtung, die bei dem ersten Ausführungsbeispiel hergestellt wird;
  • 2 ein Flussdiagramm zur Darstellung eines Halbleitervorrichtungsherstellungsverfahrens gemäß dem ersten Ausführungsbeispiel;
  • 3 eine schematische Zeichnung zur Darstellung eines Halbleitervorrichtungsherstellungsgerätes gemäß dem ersten Ausführungsbeispiel;
  • 4 ein Flussdiagramm zur Darstellung eines Halbleitervorrichtungsherstellungsverfahrens gemäß einer Abwandlung;
  • 5 eine Schnittansicht von einer Halbleitervorrichtung, die bei einem zweiten Ausführungsbeispiel hergestellt wird; und
  • 6 ein Flussdiagramm zur Darstellung eines Halbleitervorrichtungsherstellungsverfahrens nach dem zweiten Ausführungsbeispiel.
  • Nach einer Ausgestaltung der Erfindung wird ein Verfahren zur Herstellung einer Halbleitervorrichtung bereitgestellt, die ein aus Siliziumkarbid zusammengesetztes Halbleitersubstrat, eine obere Oberflächenelektrode in Kontakt mit einer oberen Oberfläche des Substrates sowie eine untere Oberflächenelektrode in Kontakt mit der unteren Oberfläche des Substrates beinhaltet. Dieses Herstellungsverfahren umfasst die Schritte: (a) Ausbilden einer oberen Oberflächenstruktur auf der oberen Oberflächenseite des Substrates, und (b) Ausbilden einer unteren Oberflächenstruktur auf der unteren Oberflächenseite des Substrates nach dem Schritt (a). Der Schritt (a) umfasst die Schritte: (a1) Abscheiden einer oberen Oberflächenelektrodenmaterialschicht auf der oberen Oberfläche des Substrates, wobei die obere Oberflächenelektrodenmaterialschicht eine Rohmaterialschicht für die obere Oberflächenelektrode ist, und (a2) Ausheilen der oberen Oberflächenelektrodenmaterialschicht. Der Schritt (b) umfasst die Schritte: (b1) Abscheiden einer unteren Oberflächenelektrodenmaterialschicht auf der unteren Oberfläche des Substrates, wobei die untere Oberflächenelektrodenmaterialschicht eine Rohmaterialschicht für die untere Oberflächenelektrode ist, und (b2) Ausheilen der unteren Oberflächenelektrodenmaterialschicht mit einem Laser zur Ausbildung eines ohmschen Kontakts zwischen der unteren Oberflächenelektrode und dem Substrat.
  • Bei dem vorstehend beschriebenen Herstellungsverfahren kann die Temperatur zum Ausheilen der oberen Oberflächenelektrodenmaterialschicht bei dem Ausheilschritt (a2) niedriger als die Temperatur zum Ausheilen der unteren Oberflächenelektrodenmaterialschicht mit dem Laser bei dem Ausheilschritt (b2) sein.
  • Bei dem vorstehend beschriebenen Herstellungsverfahren kann der Schritt (a) ferner den folgenden Schritt umfassen: (a3) Ausbilden einer Oberflächenabdeckschicht auf der Oberflächenseite des Substrates.
  • Bei dem Ausheilschritt (b2) kann der Laser ein Ultraviolettlaser mit einer Wellenlänge größer gleich 150 nm und kleiner gleich 400 nm sein, der bevorzugt auf die untere Oberflächenelektrodenmaterialschicht gerichtet wird.
  • Das vorstehend beschriebene Herstellungsverfahren kann ferner den folgenden Schritt umfassen: (c) Ausdünnen des Substrates. Der Schritt (c) kann zwischen dem Schritt (a) und dem Schritt (b) durchgeführt werden. Der Ausdünnschritt (c) kann ein Schritt zum Ausdünnen des Substrates auf eine Dicke größer gleich 50 μm und kleiner gleich 250 μm sein.
  • Die obere Oberflächenelektrode kann primär zumindest ein Metall aus der aus Titan, Aluminium, Molybdän und Nickel bestehenden Gruppe beinhalten. Die untere Oberflächenelektrode kann primär Nickel beinhalten. Bei dem Schritt (b2) kann die Temperatur zum Ausheilen der unteren Oberflächenelektrodenmaterialschicht mit dem Laser größer gleich 900°C sein.
  • Erfindungsgemäß kann ein Herstellungsgerät bereitgestellt werden, das zur Verwendung bei dem Ausheilschritt (b2) des erfindungsgemäßen Herstellungsverfahrens befähigt ist. Dieses Herstellungsgerät kann mit einer Quelle für Ultraviolettlaserlicht, einer versiegelten Box, einem laserlichtdurchlässigen Fenster, das aus UV-Laserlicht durchlässigen Materialien zusammengesetzt ist und auf einer Oberfläche der versiegelten Box ausgebildet ist, einem Objekttisch, der in der versiegelten Box zum Einstellen eines Halbleiterwafers angeordnet ist, einem optischen System zum Führen des UV-Laserlichts von der Quelle des UV-Laserlichts zu dem Halbleiterwafer auf dem Objekttisch durch das laserlichtdurchlässige Fenster, einer Gaseinlassleitung, die Gase in die versiegelte Box einführt, sowie einem Dekompressor, der die versiegelte Box dekomprimiert, versehen sein.
  • Das laserlichtdurchlässige Fenster kann vorzugsweise aus zumindest einem Material aus der aus Quarz, Kalziumfluorid (CaF2), Magnesiumfluorid (MgF2) und Lithiumfluorid (LiF) bestehenden Gruppe zusammengesetzt sein.
  • Die Wellenlänge des UV-Laserlichts kann vorzugsweise größer gleich 150 nm und kleiner gleich 400 nm sein.
  • Erfindungsgemäß kann sowohl ein Schutz von oberen Oberflächenstrukturen wie etwa einer auf der oberen Oberfläche eines Halbleitersubstrates ausgebildeten oberen Oberflächenelektrode als auch ein Ausbilden eines ohmschen Kontakts zwischen einer oberen Oberflächenelektrode und dem Halbleitersubstrat verwirklicht werden, selbst falls ein Ausbildungsschritt (a) für eine obere Oberflächenstruktur vor einem Ausbildungsschritt (b) für eine untere Oberflächenstruktur ausgeführt wird.
  • Repräsentative nicht einschränkende Beispiele der Erfindung sind nachstehend unter Bezugnahme auf die beiliegende Zeichnung näher beschrieben. Diese ausführliche Beschreibung ist lediglich zur Anleitung eines Fachmanns im Hinblick auf weitere Einzelheiten zur Ausführung bevorzugter Ausgestaltungen der Erfindung und nicht zur Beschränkung des Erfindungsbereichs gedacht. Zudem kann jedes der nachstehend offenbarten zusätzlichen Merkmale separat oder in Verbindung mit anderen Merkmalen verwendet werden, um ein verbessertes Verfahren zur Herstellung einer Halbleitervorrichtung bereitzustellen.
  • Darüber hinaus kann eine bestimmte Kombination aus Merkmalen und Schritten, die nachstehend offenbart sind, zur Ausführung der Erfindung nicht nötig sein, und ist lediglich zur Beschreibung von repräsentativen Beispielen angegeben. Ferner können verschiedene Merkmale aus der vorstehenden Beschreibung und den nachstehend beschriebenen repräsentativen Beispielen wie auch der verschiedenen unabhängigen und abhängigen Patentansprüche in einer Weise kombiniert werden, die nicht ausdrücklich in den einzelnen Beispielen spezifiziert ist, um weitere nützliche Ausführungsbeispiele der Erfindung bereitzustellen.
  • Alle in der vorliegenden Beschreibung und/oder den Patentansprüchen offenbarten Merkmale sind als separat und unabhängig voneinander zum Zwecke der ursprünglichen Offenbarung sowie zum Zwecke der Einschränkung eines zu beanspruchenden Gegenstandes unabhängig von den Merkmalszusammensetzungen in den Ausführungsbeispielen und/oder den Patentansprüchen offenbart gedacht. Zudem sind alle Wertebereiche oder Angaben von Elementgruppen dazu gedacht, jeden möglichen Zwischenwert oder jede mögliche Untergruppe von Elementen im Hinblick auf eine Ursprungsoffenbarung sowie für den Zweck der Einschränkungen des zu beanspruchenden Gegenstandes offenbart gedacht.
  • Erstes Ausführungsbeispiel
  • Nachstehend ist ein erstes Ausführungsbeispiel der Erfindung unter Bezugnahme auf die beiliegende Zeichnung beschrieben. 1 zeigt eine schematische Darstellung von einer Schnittansicht einer Halbleitervorrichtung 5, die gemäß einem ersten Herstellungsverfahren nach dem ersten Ausführungsbeispiel hergestellt wird. Die Halbleitervorrichtung 5 ist eine Diode mit einer Schottkybarrierenübergangsstruktur (JBS). Ein Halbleitersubstrat 500 ist mit einer n-Substratschicht 501 mit Siliziumkarbid als Material, einer auf der Oberfläche der Substratschicht 501 geschichteten n+-Epitaxieschicht 502 aus einem Siliziumkarbidmaterial sowie einer p+-Anodenschicht 503 und einer p+-Sperrschicht 504 versehen, die auf der Oberfläche der Epitaxieschicht 502 bereitgestellt sind. Die Anodenschicht 503 ist eine Anodenschicht mit einer JBS-Struktur, während die Sperrschicht 504 einer als periphere Sperrstruktur bereitgestellte Anschlusserweiterungsübergangsstruktur (JTE: Junction Terminal Extension) verwendet.
  • Eine Zwischenisolationsschicht 531, eine obere Oberflächenelektrode 511 und eine obere Oberflächenübergangselektrode 512 sind in dieser Reihenfolge von der Seite des Halbleitersubstrates 500 auf der oberen Oberfläche des Halbleitersubstrates 500 geschichtet (die Seite auf der die Epitaxieschicht 502, die Anodenschicht 503 und die Sperrschicht 504 ausgebildet sind). Die Peripherie der oberen Oberflächenübergangselektrode 512 und die Oberfläche der Zwischenisolationsschicht 531 sind durch eine Oberflächenabdeckschicht 533 bedeckt. Eine untere Oberflächenelektrode 521 und eine untere Oberflächenübergangselektrode 522 sind in dieser Reihenfolge von der Seite des Halbleitersubstrates 500 auf der unteren Oberfläche des Halbleitersubstrates 500 geschichtet (die Seite, auf der die Substratschicht 501 ausgebildet ist).
  • Die obere Oberflächenelektrode 511 bildet einen Schottkybarrierenübergang mit der oberen Oberfläche der Epitaxieschicht 502 des Halbleitersubstrates 500 in einem Kontaktloch 532 aus, das in der Zwischenisolationsschicht 531 bereitgestellt ist. Ein zur Ausbildung des Schottkybarrierenübergangs mit der Epitaxieschicht 502 befähigtes Metall kann für das Material der oberen Oberflächenelektrode 511 verwendet werden, und Beispiele für Materialien, die verwendet werden können, beinhalten primär aus Titan, Aluminium, Molybdän oder Nickel zusammengesetzte Metalle und Legierungen. Ein Material wie etwa eine Siliziumoxidschicht oder eine Siliziumnitridschicht kann für das Material der Zwischenisolationsschicht 531 verwendet werden. Ein Harz wie etwa Polyimid kann als das Material für die Oberflächenabdeckschicht 533 verwendet werden.
  • Die untere Oberflächenelektrode 521 bildet einen ohmschen Kontakt mit der unteren Oberfläche der Substratschicht 501 des Halbleitersubstrates 500 aus. Das Material für die untere Oberflächenelektrode 521 kann ein Metall sein, das zur Ausbildung des ohmschen Kontakts mit der Substratschicht 501 befähigt ist, und Beispiele für verwendbare Materialien beinhalten Nickelelektroden (einschließlich primär aus Nickel zusammengesetzten Elektroden, die aber andere Bestandteile als Nickel enthalten), sowie Nickellegierungselektroden wie etwa aus einer Nickelaluminiumlegierung, einer Nickeltitanlegierung, einer Nickelmolybdänlegierung, einer Nickeltantallegierung oder einer Nickelwolframlegierung.
  • Die obere Oberflächenübergangselektrode 521 und die untere Oberflächenübergangselektrode 522 sind beispielsweise zum Zweck der elektrischen Verbindung der Halbleitervorrichtung 5 mit einem externen Anschluss und dergleichen bereitgestellt, und sie stehen nicht in Kontakt mit dem Halbleitersubstrat 500. Eine Aluminiumelektrode kann beispielsweise für die obere Oberflächenübergangselektrode 512 verwendet werden. Eine durch Laminierung von Titan (Ti), Nickel (Ni) und Gold (Au) in dieser Reihenfolge von der Seite des Halbleitersubstrates laminierte Ti/Ni/Au-Elektrode kann beispielsweise für die untere Oberflächenübergangselektrode 522 verwendet werden.
  • Nachstehend ist ein erstes Herstellungsverfahren für die Halbleitervorrichtung 5 nach dem ersten Ausführungsbeispiel unter Bezugnahme auf die 1 und 2 beschrieben. Die Halbleitervorrichtung 5 wird durch Ausbildung einer Vielzahl von Strukturen der in 1 gezeigten Halbleitervorrichtung 5 auf einem Halbleiterwafer gefolgt von einem Chiptrennvorgang und einem Separieren jeder der Halbleitervorrichtungen von dem Halbleiterwafer hergestellt.
  • Bei diesem ersten Herstellungsverfahren wird ein Halbleiterwafer, auf dem eine Vielzahl von auf dem Halbleitersubstrat 500 bereitgestellten Elementstrukturen ausgebildet wird, als Rohmaterialwafer verwendet. Der Rohmaterialwafer wird mit der Substratschicht 501, der Epitaxieschicht 502, der Anodenschicht 503 und der Sperrschicht 504 bereitgestellt.
  • Danach werden Isolationsschichten, Elektroden und Abdeckschichten auf den oberen und unteren Oberflächen des Rohmaterialwafers gemäß dem in 2 gezeigten Herstellungsablauf ausgebildet. Der in 2 gezeigte Herstellungsablauf umfasst einen Isolationsschichtausbildungsschritt (Schritt S101), einen Kontaktlochausbildungsschritt (Schritt S103), obere Oberflächenelektrodenausbildungsschritte (Schritte S105 und S107), einen oberen Oberflächenübergangselektrodenausbildungsschritt (Schritt S109), einen Oberflächenabdeckschichtausbildungsschritt (Schritt S111), untere Oberflächenelektrodenausbildungsschritte (Schritte S113 und S115), und einen unteren Oberflächenübergangselektrodenausbildungsschritt (Schritt S117), von denen jeder nachstehend beschrieben ist. Strukturen wie etwa die auf der oberen Oberfläche der Halbleitervorrichtung 5 ausgebildete obere Oberflächenelektrode sind nachstehend als „obere Oberflächenstrukturen” in Bezug genommen, während Strukturen wie etwa die auf der unteren Oberfläche der Halbleitervorrichtung 5 ausgebildete untere Oberflächenelektrode nachstehend als „untere Oberflächenstrukturen” in Bezug genommen sind. Der obere Oberflächenstrukturausbildungsschritt zur Ausbildung der oberen Oberflächenstruktur auf der oberen Oberflächenseite des Substrates beinhaltet beispielsweise den Isolationsschichtausbildungsschritt, den Kontaktlochausbildungsschritt, die oberen Oberflächenelektrodenausbildungsschritte, den oberen Oberflächenübergangselektrodenausbildungsschritt und den Oberflächenabdeckschichtausbildungsschritt, wie sie in 2 gezeigt sind. Der untere Oberflächenstrukturausbildungsschritt zur Ausbildung der unteren Oberflächenstruktur auf der unteren Oberflächenseite des Substrates beinhaltet beispielsweise die untere Oberflächenelektrodenausbildungsschritte und den unteren Oberflächenübergangselektrodenausbildungsschritt, wie sie in 2 gezeigt sind.
  • (Isolationsschichtausbildungsschritt)
  • Bei dem Isolationsschichtausbildungsschritt wird die Zwischenisolationsschicht 531 auf der oberen Oberfläche des Rohmaterialwafers ausgebildet (Schritt S101). Ein Verfahren wie etwa CVD, das normalerweise zur Abscheidung einer Isolationsschicht verwendet wird, kann zur Abscheidung der Zwischenisolationsschicht 531 bei Schritt S101 verwendet werden.
  • (Kontaktlochausbildungsschritt)
  • Bei dem Kontaktlochausbildungsschritt wird das Kontaktloch 532 in der Zwischenisolationsschicht 531 ausgebildet, die bei dem Isolationsschichtausbildungsschritt ausgebildet wurde (Schritt S103). Schritt S103 beinhaltet einen Schritt zum Ausbilden eines Fotoresistlacks, der entsprechend dem Kontaktloch 532 in der Oberfläche der Zwischenisolationsschicht 531 strukturiert wird, sowie einen Schritt zum Entfernen der Zwischenisolationsschicht 531 unter Verwendung des ausgebildeten Fotoresistlacks. Bei dem Schritt zum Entfernen der Zwischenisolationsschicht 531 wird der Abschnitt der Zwischenisolationsschicht 531, der das Kontaktloch 532 ausbildet, durch einen Ätzvorgang und dergleichen entfernt. Im Ergebnis kann das Kontaktloch 532 ausgebildet werden. Materialien und Verfahren, die normalerweise während eines Fotoätzvorgangs für eine Isolationsschicht verwendet werden, können für das Material des Fotoresistlacks, das Fotoresistlackausbildungsverfahren und das Ätzverfahren verwendet werden.
  • (Obere Oberflächenelektrodenausbildungsschritte)
  • Bei den nachfolgenden oberen Oberflächenelektrodenausbildungsschritten wird die obere Oberflächenelektrode 511 in Kontakt mit der oberen Oberfläche des Rohmaterialwafers ausgebildet. Die oberen Oberflächenelektrodenausbildungsschritte beinhalten einen oberen Oberflächenelektrodenmaterialschichtabscheidungsschritt (Schritt S105) zum Abscheiden einer oberen Oberflächenelektrodenmaterialschicht auf der oberen Oberfläche des Substrates, wobei die obere Oberflächenelektrodenmaterialschicht eine Rohmaterialschicht für die obere Oberflächenelektrode ist, sowie einen ersten Ausheilschritt (Schritt S107) zum Ausheilen der oberen Oberflächenelektrodenmaterialschicht. Bei dem oberen Oberflächenelektrodenmaterialschichtabscheidungsschritt wird eine als Material für die obere Oberflächenelektrode dienende Elektrodenschicht (was nachstehend als obere Oberflächenelektrodenmaterialschicht in Bezug genommen ist) in Kontakt mit der oberen Oberfläche des Rohmaterialwafers abgeschieden. Bei dem ersten Ausheilschritt wird eine Ausheilbehandlung auf der abgeschiedenen oberen Oberflächenelektrodenmaterialschicht ausgeführt. Die obere Oberflächenelektrodenmaterialschicht wird in dem Kontaktloch 532 in Kontakt mit dem Rohmaterialwafer abgeschieden.
  • (Oberer Oberflächenelektrodenmaterialabscheidungsschritt)
  • Bei Schritt S105 wird nach der Abscheidung der Elektrodenschicht (wie etwa einer Aluminiumschicht, einer Molybdänschicht, einer Titanschicht oder einer Nickelschicht) derart, dass die Elektrodenschicht die obere Oberfläche der Rohmaterialschicht kontaktiert, ein strukturierter Fotoresistlack oder dergleichen auf der oberen Oberfläche der abgeschiedenen Elektrodenschicht ausgebildet, und ein Abschnitt der abgeschiedenen Elektrodenschicht wird durch einen Ätzvorgang unter Verwendung dieses Fotoresistlacks entfernt. In der Folge kann die obere Oberflächenelektrodenmaterialschicht abgeschieden werden. Eine Gasphasenabscheidung oder ein Zerstäubungsvorgang wird vorzugsweise zur Abscheidung der Elektrodenschicht in Kontakt mit der oberen Oberfläche des Rohmaterialwafers verwendet.
  • (Erster Ausheilschritt)
  • Danach wird der erste Ausheilschritt ausgeführt (Schritt S107). Bei dem ersten Ausheilschritt kann eine Ausheilbehandlung auf der oberen Oberflächenelektrodenmaterialschicht unter Verwendung von beispielsweise einem Ausheilofen ausgeführt werden. Obwohl ein Infrarotlampen-RTA-Ofen (RTA: Rapid Thermal Annealing) mit der Befähigung zur raschen Aufheizung und zum raschen Abkühlen als Ausheilofen bevorzugt ist, ist der Ausheilofen nicht darauf beschränkt. Die Behandlungszeit der Ausheilbehandlung liegt vorzugsweise innerhalb von 60 Minuten, und die Aufheiz- und Abkühlraten betragen bevorzugt 100°C/Min. oder mehr zur Reduktion einer thermischen Hysterese des Rohmaterialwafers, auf dem die obere Oberflächenelektrodenmaterialschicht ausgebildet wird. Die Umgebungstemperatur innerhalb des Ausheilofens während der Ausheilbehandlung bei dem ersten Ausheilschritt wird niedriger als die für die nachstehend zu beschreibende untere Oberflächenelektrode erforderliche Temperatur eingestellt, um einen ohmschen Kontakt auf dem Halbleitersubstrat auszubilden. Obschon gemäß dem für die obere Oberflächenelektrode verwendeten Material variierend, liegt die Umgebungstemperatur innerhalb des Ausheilofens bei dem ersten Ausheilschritt innerhalb des Bereichs von etwa 400 bis 900°C, was niedriger als die für die untere Oberflächenelektrode erforderliche Temperatur zur Ausbildung eines ohmschen Kontakts auf dem Halbleitersubstrat bei einem nachstehend zu beschreibenden zweiten Ausheilschritt ist (was nachstehend als Temperatur für einen ohmschen Kontakt der unteren Oberfläche in Bezug genommen ist). Bei der Verwendung von beispielsweise einer Titanschicht für die obere Oberflächenelektrode liegt die Umgebungstemperatur innerhalb des Ausheilofens bei vorzugsweise etwa 400°C. Zudem liegt im Falle der Verwendung von beispielsweise einer Molybdänschicht für die obere Oberflächenelektrode die Umgebungstemperatur innerhalb des Ausheilofens vorzugsweise bei etwa 900°C.
  • Ein Inertgas wie etwa Argon (Ar) oder Helium (He) kann für das Atmosphärengas beim Ausführen der Ausheilbehandlung verwendet werden, und die Behandlung wird vorzugsweise in einem Vakuum bei 10 Torr oder darunter ausgeführt. Eine Reduzierung des Gases wie etwa einige Vo1.-% H2-Gas ist noch bevorzugter in dem für das Atmosphärengas verwendeten Argon- oder Heliumgas enthalten.
  • (Oberer Oberflächenübergangselektrodenausbildungsschritt)
  • Danach wird der obere Oberflächenübergangselektrodenausbildungsschritt (Schritt S109) ausgeführt. Der obere Oberflächenübergangselektrodenausbildungsschritt beinhaltet einen Schritt zum Abschalten einer Metallschicht oder einer Legierungsschicht, die als das Material für die obere Oberflächenübergangselektrode 512 auf der oberen Oberfläche der oberen Oberflächenelektrode 511 dienen, durch einen Zerstäubungsvorgang und dergleichen, einen Schritt zum Ausbilden eines strukturierten Fotoresistlacks auf der oberen Oberfläche der abgeschiedenen Metallschicht oder Legierungsschicht, sowie einen Schritt zum Entfernen eines Abschnitts der abgeschiedenen Metallschicht oder Legierungsschicht durch einen Ätzvorgang. Folglich kann die obere Oberflächenübergangselektrode 512 ausgebildet werden.
  • (Oberflächenabdeckschichtausbildungsschritt)
  • Danach wird der Oberflächenabdeckschichtausbildungsschritt (Schritt S111) zum Ausbilden einer Oberflächenabdeckschicht auf der Oberflächenseite des Substrates ausgeführt. Im Falle der Verwendung einer Polyimidschicht für die Oberflächenabdeckschicht 533 wird die Polyimidschicht zunächst auf der oberen Oberfläche der Rohmaterialschicht beschichtet, und bei dem Oberflächenabdeckschichtausbildungsschritt getrocknet. Danach wird ein strukturierter Fotoresistlack auf der oberen Oberfläche der getrockneten Polyimidschicht ausgebildet, und ein Abschnitt der Polyimidschicht wird durch einen Ätzvorgang unter Verwendung dieses Fotoresistlacks entfernt. Danach wird die Abdeckschicht durch eine Wärmebehandlung ausgeheilt. In der Folge kann die Oberflächenabdeckschicht 533 nach Strukturierung ausgebildet werden, so dass die Peripherie der oberen Oberflächenübergangselektrode 512 und die obere Oberfläche der Zwischenisolationsschicht 531 auf der oberen Oberfläche des Rohmaterialwafers bedeckt sind. Bei der Verwendung eines Harzes für die Oberflächenabdeckschicht ist die Wärmebeständigkeitstemperatur der Oberflächenabdeckschicht geringer als die nachstehend zu beschreibende Temperatur zur Ausbildung eines ohmschen Kontakts an der unteren Oberfläche.
  • (Untere Oberflächenelektrodenausbildungsschritte)
  • Sodann werden bei den unteren Oberflächenelektrodenausbildungsschritten die untere Oberflächenelektrode 521 in Kontakt mit der unteren Oberfläche des Rohmaterialwafers ausgebildet. Die untere Oberflächenelektrodenausbildungsschritte beinhalten einen unteren Oberflächenelektrodenmaterialschichtabscheidungsschritt (Schritt 113) zur Abscheidung einer unteren Oberflächenelektrodenmaterialschicht auf der unteren Oberfläche des Substrates, wobei die untere Oberflächenelektrodenmaterialschicht eine Rohmaterialschicht der unteren Oberflächenelektrode ist, sowie einen zweiten Ausheilschritt (Schritt S115) zum Ausheilen der unteren Oberflächenelektrodenmaterialschicht mit einem Laser zur Ausbildung eines ohmschen Kontakts zwischen der unteren Oberflächenelektrode und dem Substrat. Bei dem unteren Oberflächenelektrodenmaterialschichtabscheidungsschritt wird eine als das Rohmaterial der unteren Oberflächenelektrode dienende Elektrodenschicht (untere Oberflächenelektrodenmaterialschicht) in Kontakt mit der unteren Oberfläche des Rohmaterialwafers abgeschieden. Bei dem zweiten Ausheilschritt wird eine Ausheilbehandlung auf der abgeschiedenen unteren Oberflächenelektrodenmaterialschicht ausgeführt.
  • (Unterer Oberflächenelektrodenmaterialschichtabscheidungsschritt)
  • Bei Schritt S113 wird eine Elektrodenschicht (wie etwa eine Nickelschicht) beispielsweise durch Gasphasenabscheidung auf der unteren Oberfläche des Rohmaterialwafers abgeschieden. Folglich kann die untere Oberflächenelektrodenmaterialschicht ausgebildet werden. Schritt S113 kann ferner einen Schritt zum Ausbilden eines strukturierten Fotoresistlacks auf der unteren Oberfläche der abgeschiedenen Elektrodenschicht sowie einen Schritt zum Entfernen eines Abschnitts auf der abgeschiedenen Elektrodenschicht durch einen Ätzvorgang unter Verwendung dieses Fotoresistlacks beinhalten. Folglich kann die untere Oberflächenelektrodenmaterialschicht strukturiert werden.
  • (Zweiter Ausheilschritt)
  • Dann wird der zweite Ausheilschritt (Schritt S115) ausgeführt. Bei dem zweiten Ausheilschritt wird eine Laserausheilbehandlung auf der unteren Oberflächenelektrodenmaterialschicht ausgeführt. Als Folge dieser Laserausheilbehandlung wird die untere Oberflächenelektrodenmaterialschicht auf eine Temperatur erwärmt, die zur Ausbildung eines ohmschen Kontakts zwischen der unteren Oberflächenelektrode und dem Halbleitersubstrat erforderlich ist (Temperatur zur Ausbildung des ohmschen Kontakts mit der unteren Oberfläche). Folglich kann die untere Oberflächenelektrode 521 erhalten werden, die den ohmschen Kontakt mit dem Rohmaterialwafer ausbildet. Die Temperatur, auf die die untere Oberfläche des Rohmaterialwafers bei dem zweiten Ausheilschritt erwärmt wird, ist größer gleich der Temperatur zur Ausbildung eines ohmschen Kontakts mit der unteren Oberfläche. Falls beispielsweise die Temperatur zur Ausbildung eines ohmschen Kontakts mit der unteren Oberfläche 900°C beträgt, kann dann die Temperatur, auf die untere Oberfläche des Rohmaterialwafers erwärmt wird, etwa 1000°C betragen.
  • Bei der Verwendung einer Nickelschicht für das Material der unteren Oberflächenelektrodenmaterialschicht liegt die Temperatur zur Ausbildung des ohmschen Kontakts mit der unteren Oberfläche bei 900°C oder höher. Für den Erhalt der unteren Oberflächenelektrode, die den ohmschen Kontakt mit dem Rohmaterialwafer ausbildet, wird die Temperatur auf der unteren Oberfläche des Rohmaterialwafers, auf der die untere Oberflächenelektrodenmaterialschicht ausgebildet wird, bei dem zweiten Ausheilschritt auf eine vorgeschriebene Temperatur erhöht, die innerhalb des Bereichs von 900°C oder höher eingestellt ist, was die Temperatur zur Ausbildung des ohmschen Kontakts mit der unteren Oberfläche ist. Falls die Laserausheilbehandlung verwendet wird, kann die untere Oberfläche des Rohmaterialwafers erwärmt werden, wobei kaum eine Erwärmung der oberen Oberfläche des Rohmaterialwafers verursacht wird. Trotz einer Erwärmung der Temperatur auf der unteren Oberfläche des Rohmaterialwafers auf 900°C oder höher kann beispielsweise die Temperatur auf der oberen Oberfläche des Rohmaterialwafers bei einer niedrigen Temperatur von 300°C oder darunter gehalten werden.
  • Als das zur Laserausheilbehandlung verwendete Laserlicht ist UV-Laserlicht bevorzugt. Die Verwendung des UV-Laserlichts ermöglicht eine Reduktion der Eindringtiefe in den Halbleiterwafer mit Siliziumkarbid als dessen Material. Im Falle der Bestrahlung der unteren Oberfläche des Rohmaterialwafers mit dem UV-Laserlicht kann eine große Temperaturdifferenz zwischen der Temperatur auf der unteren Oberfläche des Rohmaterialwafers (die Seite, die auf eine hohe Temperatur erwärmt wird) und der Temperatur auf der oberen Oberfläche erzeugt werden. Erfindungsgemäß wurde die Eindringtiefe des UV-Laserlichts für den Fall bestimmt, dass UV-Laserlicht mit einer Wellenlänge von 355 nm auf einen Halbleiterwafer mit 4H-SiC als dessen Material gerichtet wird. Es ergab sich eine Eindringtiefe von etwa 48 μm.
  • Die Wellenlänge des UV-Laserlichts liegt vorzugsweise bei 150 bis 400 nm. Selbst falls der Rohmaterialwafer mit etwa 100 μm vergleichsweise dünn ist, kann die Temperatur auf der oberen Oberfläche des Rohmaterialwafers bei 300°C oder darunter gehalten werden, solange die Wellenlänge des UV-Laserlichts 400 nm oder weniger beträgt, selbst falls die untere Oberfläche des Rohmaterialwafers auf 1000°C oder höher erwärmt wird.
  • Die Laserausheilbehandlung kann beispielsweise unter Verwendung eines in 3 gezeigten Herstellungsgerätes 7 ausgeführt werden. Gemäß 3 wird das Herstellungsgerät 7 mit einer Quelle für einen UV-Laser 701, einem optischen System 750, einer versiegelten Box 706, einem Objekttisch 707, einem laserlichtdurchlässigen Fenster 708, das in der versiegelten Box bereitgestellt ist, einem Dekompressor 709, und einer Gaseinlassleitung 711 bereitgestellt. Ein Druckreduktionsventil 710 ist zwischen dem Dekompressor 709 und der versiegelten Box 706 bereitgestellt, und ein Gasventil 712 ist in der Gaseinlassleitung 711 bereitgestellt. Die Steuervorrichtung 720 steuert die Quelle des UV-Lasers 701, den Objekttisch 707, den Dekompressor 709, das Druckreduktionsventil 710 und das Gasventil 712.
  • Ein Rohmaterialwafer 780 kann innerhalb der versiegelten Box 706 durch Einsetzen des Rohmaterialwafers 780 auf dem Objekttisch 707 angeordnet werden. Der Rohmaterialwafer 780 wird auf dem Objekttisch 707 so eingesetzt, dass die untere Oberfläche, auf der die untere Oberflächenelektrodenmaterialschicht ausgebildet wird, auf der dem laserlichtdurchlässigen Fenster 708 zugewandten Seite liegt. Der Objekttisch 707 haftet und hält den Rohmaterialwafer 780 durch eine Kraft, die durch Anlegen einer Spannung zwischen dem Objekttisch 707 und dem Wafer angelegt wird (in der Form eines sogenannten elektrostatischen Einspannfutters). Eine (nicht gezeigte) Kühleinheit ist auf dem Objekttisch 707 zum Kühlen des Rohmaterialwafers 780 bereitgestellt.
  • Das Bezugszeichen 770 gibt schematisch den Lichtpfad des UV-Laserlichts an. Das von der Quelle des UV-Lasers emittierte UV-Laserlicht 770 wird zu dem Rohmaterialwafer 780 auf dem Objekttisch 707 durch das optische System 750 geführt. Das optische System 750 kann beispielsweise aus einem Spiegel 702, einer Öffnung 703, einem Strahlverbreiter 704 und einer Linse 705 zusammengesetzt sein. Dabei wird das UV-Laserlicht 770 von der Quelle des UV-Lasers 701 durch den Spiegel 702 reflektiert und dringt in die Öffnung 703 ein. Die Öffnung 703 weist die Funktion eines Diaphragmas auf, und das fokussierte UV-Laserlicht 770 wird im Strahldurchmesser durch den Strahlverbreiter 704 aufgeweitet, wonach es in die Linse 705 eindringt. Die Linse 705 ist eine fokussierende Linse, und das UV-Laserlicht 770, das die Linse 705 passiert hat, passiert sodann das laserlichtdurchlässige Fenster 708 und wird auf den Rohmaterialwafer 780 innerhalb der versiegelten Box 706 geführt.
  • Ein Excimerlaser wie etwa ArF (Wellenlänge: 193 nm), KrF (Wellenlänge 248 nm), XeCl (Wellenlänge: 308 nm), XeF (Wellenlänge: 353) oder F2 (Wellenlänge: 157 nm) oder ein Festkörperlaser wie etwa YAG können vorzugsweise als die Quelle des UV-Lasers 701 verwendet werden. Die Quelle des UV-Lasers ist vorzugsweise aber nicht ausschließlich eine Quelle eines UV-Lasers mit einer Wellenlänge von 150 bis 400 nm.
  • Das Licht durchlässige Fenster 708 ist aus einem Material ausgebildet, das für UV-Laserlicht durchlässig ist. Zumindest ein Materialtyp aus der aus Quarz, Kalziumfluorid (CaF2), Magnesiumfluorid (MgF2) und Lithiumfluorid (LiF) bestehenden Gruppe wird vorzugsweise für das Material des laserlichtdurchlässigen Fensters 708 verwendet.
  • Das Innere der versiegelten Box 708 kann durch Steuern des Dekompressors 709 und des Druckreduktionsventils 710 dekomprimiert werden. Gas kann in die versiegelte Box 706 durch Steuern des Gasventils 712 eingeführt werden. Eine Vakuumpumpe wie etwa eine Trockenpumpe, eine Turbomolekularpumpe oder eine Kryopumpe können vorzugsweise für den Dekompressor 709 verwendet werden. Ein Inertgas oder ein reduzierendes Gas und dergleichen können in die versiegelte Box 706 durch die Gaseinlassleitung 711 eingeführt werden. Beispiele für verwendbare Inertgase beinhalten Argongas (Ar) und Heliumgas (He). Beispiele für verwendbare reduzierende Gase beinhalten ein reduzierendes Gas wie etwa H2-Gas bei mehreren Vol.-%.
  • Die Laserausheilbehandlung wird vorzugsweise ausgeführt, während ein Hochvakuum innerhalb der versiegelten Box von I × 10–5 Torr oder weniger erzeugt wird, und noch bevorzugter ist ein reduzierendes Gas wie etwa H2-Gas bei mehreren Vol.-% in dem Argon- oder Heliumgas enthalten, das für das Atmosphärengas verwendet wird.
  • Die Steuervorrichtung 720 ist zum Steuern der Quelle des UV-Lasers 701, des Objekttischs 707, des Dekompressors 709, des Druckreduktionsventils 710 und des Gasventils 712 basierend auf vorgeschriebenen Steuerbedingungen befähigt, die auf der Grundlage von experimentellen oder anderen Ergebnissen voreingestellt sind. Zudem kann die Steuervorrichtung 720 für den Fall, dass das Herstellungsgerät 7 mit einem Temperatursensor und einem Drucksensor versehen ist, die Quelle des UV-Lasers 701, den Objekttisch 707, den Dekompressor 709, das Druckreduktionsventil 710 und das Gasventil 712 basierend auf erfassten Werten des Temperatursensors und des Drucksensors steuern. Falls beispielsweise der Temperatursensor zur Erfassung der unteren Oberflächentemperatur des Rohmaterialwafers 780 (der Temperatur auf der mit Laserlicht bestrahlten Seite) in dem Herstellungsgerät 7 bereitgestellt ist, kann die Steuervorrichtung 720 die Quelle des UV-Lasers 701 basierend auf der unteren Oberflächentemperatur des Rohmaterialwafers 780 steuern, die durch diesen Temperatursensor erfasst wird.
  • (Unterer Oberflächenübergangselektrodenausbildungsschritt)
  • Danach wird der untere Oberflächenübergangselektrodenausbildungsschritt ausgeführt (Schritt S117). Der untere Oberflächenübergangselektrodenausbildungsschritt beinhaltet einen Schritt zur Abscheidung einer als Material der unteren Oberflächenübergangselektrode 522 dienenden Metallschicht oder Legierungsschicht durch Zerstäubung, so dass die untere Oberfläche der unteren Oberflächenelektrode 521 kontaktiert wird. Schritt S117 kann ferner einen Schritt zur Ausbildung eines strukturierten Fotoresistlacks auf der oberen Oberfläche der abgeschiedenen Metallschicht oder Legierungsschicht sowie einen Schritt zum Entfernen eines Abschnitts der abgeschiedenen Metallschicht oder Legierungsschicht durch einen Ätzvorgang beinhalten. Folglich kann die untere Oberflächenübergangselektrode strukturiert werden.
  • Wenn darüber hinaus der Halbleiterwafer durch einen Chipschneidevorgang und dergleichen getrennt wird, kann er in eine einzelne Halbleitervorrichtung 5 zerschnitten werden. Folglich kann die in 1 gezeigte Halbleitervorrichtung 5 erhalten werden.
  • Nach vorstehender Beschreibung wird bei dem Halbleitervorrichtungsherstellungsverfahren nach dem vorliegenden Ausführungsbeispiel der untere Oberflächenstrukturausbildungsschritt ausgeführt, nachdem der obere Oberflächenstrukturausbildungsschritt ausgeführt wurde. Bei dem in dem unteren Oberflächenstrukturausbildungsschritt enthaltenen zweiten Ausheilschritt wird der ohmsche Kontakt zwischen der unteren Oberflächenelektrode und dem Halbleitersubstrat durch Bestrahlen der unteren Oberflächenelektrodenmaterialschicht mit dem Laserlicht und Ausheilen der unteren Oberflächenelektrodenmaterialschicht ausgebildet. Folglich können die oberen Oberflächenstrukturen wie etwa die auf der oberen Oberfläche des Halbleitersubstrates ausgebildete obere Oberflächenelektrode geschützt werden, selbst falls der erste Ausheilschritt bei einer Temperatur ausgeführt wird, die niedriger als die Temperatur ist, bei der die untere Oberflächenelektrodenmaterialschicht ausgeheilt wird (die Temperatur der mit Laserlicht bestrahlten unteren Oberfläche des Halbleiterwafers). Somit kann sowohl der Schutz der oberen Oberflächenstrukturen wie etwa der auf der oberen Oberfläche des Halbleitersubstrates ausgebildeten oberen Oberflächenelektrode als auch das Ausbilden des ohmschen Kontakts zwischen der unteren Oberflächenelektrode und dem Halbleitersubstrat verwirklicht werden.
  • (Beispiel 1)
  • Nachstehend erfolgt eine ausführliche Beschreibung eines Beispiels 1, das das vorstehend beschriebene erste Ausführungsbeispiel anwendet.
  • (Herstellung des Rohmaterialwafers)
  • Eine n–-Epitaxieschicht (Dotierstoff konzentration: 5 × 1015 cm–3, Schichtdicke: 10 μm) wurde auf der oberen Oberfläche eines n+-Halbleiterwafers vom Typ 4H-SiC (Dotierstoffkonzentration: 8 × 1018 cm–3) mit einem Durchmesser von 100 mm und einer Dicke von 350 μm abgeschieden. Dieser Halbleiterwafer ist äquivalent zu der in 1 gezeigten Substratschicht 501, und diese Epitaxieschicht ist äquivalent zu der in 1 gezeigten Epitaxieschicht 502. Darüber hinaus wurden Aluminiumionen in die obere Oberfläche der Epitaxieschicht zur Ausbildung einer p+-JTE-Struktur injiziert, wonach Aluminiumionen in die obere Oberfläche der Epitaxieschicht zur Ausbildung einer p+-JBS-Struktur injiziert wurden. Nachfolgend wurde ein Ausheilvorgang zur Ausbildung der p+-JTE-Struktur (Dotierstoffkonzentration: 1 × 1019 cm–3, Breite: 50 μm, Tiefe: 1 μm) sowie der p+-JBS-Struktur (Streifenstruktur, Dotierstoffkonzentration: 1 × 1019 cm–3, Intervall: 5 μm, Breite: 2 μm, Tiefe: 1 μm) ausgeführt. Diese p+-JTE-Struktur ist äquivalent zu der in 1 gezeigten Sperrschicht 504, während diese p+-JBS-Struktur äquivalent zu der in 1 gezeigten Anodenschicht 503 ist.
  • Gemäß dem vorstehenden Verfahren wurde eine Vielzahl von Dioden mit der Chipgröße 6 mm × 6 mm und mit einer JBS-Struktur auf dem Halbleiterwafer erzeugt. Elektroden wurden auf der oberen Oberfläche und der unteren Oberfläche des Rohmaterialwafers gemäß dem in 2 gezeigten Ablauf unter Verwendung des in diesem Zustand befindlichen Halbleiterwafers als dem Rohmaterialwafer ausgebildet.
  • (Isolationsschichtausbildungsschritt)
  • Bei dem Isolationsschichtausbildungsschritt (Schritt S101) wurde eine Siliziumoxidschicht (SiO2-Schicht) auf der oberen Oberfläche des Rohmaterialwafers als der Zwischenisolationsschicht 531 abgeschieden. Eine SiO2-Schicht mit einer Dicke von 1 μm wurde unter Verwendung von Vakuum-CVD als dem Abscheideverfahren abgeschieden.
  • (Kontaktlochausbildungsschritt)
  • Bei dem folgenden Kontaktlochausbildungsschritt (Schritt S103) wurde zunächst ein Fotoresistlack auf der oberen Oberfläche der bei dem Isolationsschichtausbildungsschritt ausgebildeten SiO2-Schicht ausgebildet. Darüber hinaus wurde ein Kontaktloch durch Entfernen des Abschnitts der SiO2-Schicht, wo das Kontaktloch ausgebildet wird, durch einen Ätzvorgang ausgebildet. Dieses Kontaktloch ist äquivalent zu dem in 1 gezeigten Kontaktloch 532. Bei dem vorliegenden Beispiel wurde die Größe des Kontaktlochs so eingestellt, dass die aktive Größe der Diode 5,5 mm × 5,5 mm betrug.
  • (Obere Oberflächenelektrodenausbildungsschritte)
  • Danach wurde eine obere Oberflächenelektrode durch Ausführen der oberen Oberflächenelektrodenausbildungsschritte (Schritte S105 und S107) ausgebildet. Titan wurde für das Material der oberen Oberflächenelektrode verwendet.
  • (Oberer Oberflächenelektrodenmaterialschichtabscheidungsschritt)
  • Zunächst wurde gemäß Schritt S105 aus 2 der obere Oberflächenelektrodenmaterialschichtabscheidungsschritt zum Abscheiden einer Titanschicht auf der oberen Oberfläche des Rohmaterialwafers (der Seite, auf der die Zwischenisolationsschicht ausgebildet ist) als eine obere Oberflächenelektrodenmaterialschicht ausgeführt. Diese Titanschicht wurde bis zu einer Dicke von 100 nm unter Verwendung eines Gasphasenabscheideverfahrens bei 120°C abgeschieden. Darüber hinaus wurde ein strukturierter Fotoresistlack auf der oberen Oberfläche der Titanschicht an dem Abschnitt der abgeschiedenen Titanschicht ausgebildet, der nicht geätzt ist. Sodann wurde ein Abschnitt der abgeschiedenen Titanschicht durch einen Ätzvorgang unter Verwendung einer wässrigen Ammoniak/H2O2-Lösung entfernt. Im Ergebnis konnte die obere Oberflächenelektrodenmaterialschicht erhalten werden.
  • (Erster Ausheilschritt)
  • Danach wurde der erste Ausheilschritt zur Ausführung einer Ausheilbehandlung auf der oberen Oberflächenelektrodenmaterialschicht (die abgeschiedene Titanschicht) ausgeführt. Der Rohmaterialwafer wurde in einen Infrarotlampen-RTA-Ofen eingesetzt, und eine Ausheilbehandlung wurde auf der oberen Oberflächenelektrodenmaterialschicht bei einer Behandlungstemperatur von 400°C ausgeführt. Argongas (Ar) mit 3 Vol.-% H2 wurde für das Atmosphärengas beim Ausführen der Ausheilbehandlung verwendet, und die Ausheilbehandlung wurde bei 10 Torr oder weniger ausgeführt. Die Umgebungstemperatur betrug 400°C, die Aufheizrate lag bei 100°C/Min. und die Behandlungszeit betrug 30 Minuten. Im Ergebnis wurde die Barrierenhöhe der Grenzfläche zwischen der oberen Oberflächenelektrode und dem Rohmaterialwafer zu 1,1 eV ausgebildet, und ein Schottkybarrierenübergang wurde zwischen der oberen Oberflächenelektrode und der oberen Oberfläche des Rohmaterialwafers ausgebildet.
  • (Oberer Oberflächenübergangselektrodenausbildungsschritt)
  • Bei dem folgenden oberen Oberflächenübergangselektrodenausbildungsschritt (Schritt S109) wurde eine Aluminiumelektrode als der oberen Oberflächenübergangselektrode 512 ausgebildet. Zunächst wurde eine Aluminiumschicht bis zu einer Dicke von 3 μm durch einen Zerstäubungsvorgang ausgebildet. Darüber hinaus wurde ein strukturierter Fotoresistlack auf der oberen Oberfläche der Aluminiumschicht an dem Abschnitt der abgeschiedenen Aluminiumschicht ausgebildet, der nicht geätzt war. Dann wurde ein Abschnitt der Aluminiumschicht durch einen Ätzvorgang unter Verwendung von Phosphorsäure/Salpetersäure/Essigsäure-Lösung entfernt. Im Ergebnis wurde eine Aluminiumelektrode als die obere Oberflächenübergangselektrode 512 ausgebildet.
  • (Oberflächenabdeckschichtausbildungsschritt)
  • Bei dem nachfolgenden Oberflächenabdeckschichtausbildungsschritt (Schritt S111) wurde eine Polyimidschicht als die Oberflächenabdeckschicht 533 ausgebildet. Nach dem Beschichten von Polyimid auf der oberen Oberfläche des Rohmaterialwafers in einer Dicke von 5 μm und einem Trocknungsvorgang wurde ein Strukturierungsvorgang zum Freilegen eines Abschnitts der oberen Oberflächenübergangselektrode ausgeführt. Die auf diese Weise erhaltene Polyimidschicht wurde sodann durch eine Wärmebehandlung bei 300°C ausgeheilt.
  • (Untere Oberflächenelektrodenausbildungsschritte)
  • Bei den nachfolgenden unteren Oberflächenelektrodenausbildungsschritten (Schritte S113 und S115) wurde eine Nickelelektrode in Kontakt mit der unteren Oberfläche des Rohmaterialwafers als die untere Oberflächenelektrode 521 ausgebildet.
  • (Unterer Oberflächenelektrodenmaterialschichtabscheidungsschritt)
  • Bei dem unteren Oberflächenelektrodenmaterialschichtabscheidungsschritt (S113) wurde eine Nickelschicht als die untere Oberflächenelektrodenmaterialschicht abgeschieden. Die Nickelschicht wurde in einer Dicke von 100 nm auf der unteren Oberfläche des Rohmaterialwafers durch einen Zerstäubungsvorgang abgeschieden.
  • (Zweiter Ausheilschritt)
  • Danach wurde der zweite Ausheilschritt (Schritt S115) ausgeführt. Bei dem zweiten Ausheilschritt wurde eine Laserausheilbehandlung auf der abgeschiedenen unteren Oberflächenelektrodenmaterialschicht (Nickelschicht) unter Verwendung des in 3 gezeigten Halbleitervorrichtungserzeugungsgerätes 7 ausgeführt. Ein Excimerlaser mit einer Wellenlänge von 248 μm wurde für die Laserlichtquelle verwendet, und die untere Oberfläche des Rohmaterialwafers wurde auf 1000°C erwärmt. Im Ergebnis wurde Nickelsilizid (beispielsweise Ni2Si) zwischen der Nickelschicht und dem Rohmaterialwafer ausgebildet, und eine Nickelschicht wurde erhalten, die mit dem Rohmaterialwafer durch einen ohmschen Kontakt verbunden war.
  • (Unterer Oberflächenübergangselektrodenausbildungsschritt)
  • Bei dem nachfolgenden unteren Oberflächenübergangselektrodenausbildungsschritt wurden eine Titanschicht, eine Nickelschicht und eine Goldschicht durch Zerstäubung in dieser Reihenfolge von der unteren Oberfläche des Rohmaterialwafers ausgebildet, auf dem die untere Oberflächenelektrode ausgebildet war. Die Dicke der Titanschicht betrug 100 nm, die der Nickelschicht betrug 100 nm, und die der Goldschicht betrug 50 nm.
  • (Chipschneideschritt)
  • Darüber hinaus wurde ein Chipschneideschritt und dergleichen zur Erzeugung eines JBS-Diodenstruktur mit einer Chipgröße von 6 mm × 6 mm und einer aktiven Größe von 5,5 mm × 5,5 mm ausgeführt.
  • Die Barrierenhöhe der Grenzfläche zwischen der oberen Oberflächenelektrode und dem Halbleitersubstrat wurde unter Verwendung der nach dem vorstehend beschriebenen Herstellungsverfahren hergestellten Diode gemessen. Zudem wurde die Barrierenhöhe ϕ durch Messung der I-V-Charakteristik in Durchlassrichtung durch Anlegen einer Durchlassspannung von 0 bis 3 V in Stufen von 0,01 V unter Verwendung eines (von Agilent Technologies hergestellten) „4142B Modular DC Source/Monitor System” und anschließendes Anwenden der resultierenden I-V-Charakteristik auf die nachstehende Formel (1) berechnet: J0 = AT2exp(–qϕ/(kT))
    • J0
    : Stromdichte (Strom während der Durchlassspannung von 0 V/aktive Fläche),
    A:
    Richardson-Konstante (146 A/K2·cm2),
    T:
    absolute Temperatur (293 K),
    q:
    Ladung (1,602 × 10–19 C),
    k:
    Boltzmann Konstante (1,38 × 10–23 J/K).
  • Als Ergebnis betrug die Barrierenhöhe der Grenzfläche zwischen der oberen Oberflächenelektrode und dem Halbleitersubstrat 1,1 eV, und die obere Oberflächenelektrode hatte einen Schottkybarrierenübergang mit der Epitaxieschicht des Halbleitersubstrates ausgebildet. Bei dem vorliegenden Beispiel wurden die oberen Oberflächenelektrodenausbildungsschritte unter der Bedingung einer Barrierenhöhe der Grenzfläche zwischen der oberen Oberflächenelektrode und dem Halbleitersubstrat von 1,1 eV ausgeführt. Der Wert der in den oberen Oberflächenelektrodenausbildungsschritten eingestellten Barrierenhöhe wurde während dem unteren Oberflächenstrukturausbildungsschritt einschließlich dem zweiten Ausheilschritt und dergleichen bewahrt.
  • Ferner wurde die obere Oberflächenübergangselektrode und die Oberflächenabdeckschicht der gemäß dem vorstehend beschriebenen Herstellungsverfahren hergestellten Diode unter Verwendung eines Lichtmikroskops sowie eines Rasterelektronenmikroskops betrachtet. Anomalien wie etwa Störungen in deren Oberfläche oder ein Schmelzen der Oberfläche wurden weder für die obere Oberflächenübergangselektrode noch die Oberflächenabdeckschicht beobachtet.
  • Wie bei Beispiel 1 vorstehend beschrieben ist, wurde eine Laserausheilbehandlung bei einem zweiten Ausheilschritt unter der Bedingung der Erwärmung der unteren Oberfläche des Rohmaterialwafers auf 1000°C ausgeführt, damit ein ohmscher Kontakt zwischen der unteren Oberflächenelektrode und dem Halbleitersubstrat ausgebildet wurde. Im Falle der Verwendung einer Nickelschicht für das Material der unteren Oberflächenelektrode betrug die Temperatur zur Ausbildung des ohmschen Kontakts an der unteren Oberfläche 900°C oder höher. Selbst falls der erste Ausheilschritt bei einer Temperatur unter 900°C (400°C) ausgeführt wurde, wurde der obere Oberflächenstrukturausbildungsschritt einschließlich des ersten Ausheilschritts vor dem unteren Oberflächenstrukturausbildungsschritt einschließlich des zweiten Ausheilschritts ausgeführt, und der Schottkybarrierenübergang zwischen der oberen Oberflächenelektrode und die Epitaxieschicht des Halbleitersubstrates wurde bewahrt. Zudem wurde selbst wenn der Oberflächenabdeckschichtausbildungsschritt bei einer Temperatur unter 900°C (300°C) ausgeführt wurde, der obere Oberflächenstrukturausbildungsschritt einschließlich dem Oberflächenabdeckschichtausbildungsschritt vor dem unteren Oberflächenstrukturausbildungsschritt einschließlich dem zweiten Ausheilschritt ausgeführt, und Störungen oder ein Schmelzen der Oberfläche der Oberflächenabdeckschicht wurden nicht beobachtet. Selbst falls eine Siliziumkarbidhalbleitervorrichtung gemäß einem Herstellungsverfahren erzeugt wird, bei dem der obere Oberflächenstrukturausbildungsschritt zuerst ausgeführt wird, während der untere Oberflächenstrukturausbildungsschritt danach ausgeführt wird, konnte gemäß dem vorliegenden Beispiel klar gezeigt werden, dass sowohl der Schutz der oberen Oberflächenstrukturen wie etwa der auf der oberen Oberfläche des Halbleitersubstrates ausgebildeten oberen Oberflächenelektrode als auch der Schutz des ohmschen Kontakts zwischen der unteren Oberflächenelektrode und dem Halbleitersubstrat verwirklicht werden können.
  • Zudem können bei dem Halbleitervorrichtungsherstellungsverfahren nach dem ersten Ausführungsbeispiel die Schritte, die vor dem unteren Oberflächenstrukturausbildungsschritt ausgeführt werden müssen, nach allen Herstellungsschritten ausgeführt werden. Es gibt beispielsweise Fälle, bei denen ein Halbleitervorrichtungsherstellungsverfahren ein Ausdünnungsschritt zum Verdünnen des Rohmaterialwafers beinhaltet. Bei diesem Ausdünnungsschritt wird das Halbleitersubstrat, das die untere Oberfläche des Rohmaterialwafers (wie etwa die untere Oberfläche der Substratschicht 501 aus 1) bildet, verdünnt. Wenn der Rohmaterialwafer verdünnt wird, und obwohl der parasitäre Widerstand der Halbleitervorrichtung reduziert wird, was zu einer Abnahme beim Verlust der Halbleitervorrichtung führt, nimmt die Festigkeit des Rohmaterialwafers ab, falls der Rohmaterialwafer exzessiv dünner gemacht wird, was zu dem Auftreten von Verwindungen oder Rissen des Wafers etwa beim Einsetzen und Entfernen im Herstellungsgerät führt. Es ist notwendig, diesen Ausdünnungsschritt vor dem unteren Oberflächenstrukturausbildungsschritt auszuführen, um die untere Oberfläche des Rohmaterialwafers dünner zu machen.
  • Wenn ein Ausdünnungsschritt bei dem Halbleitervorrichtungsherstellungsverfahren nach dem ersten Ausführungsbeispiel ausgeführt wird, können gemäß 4 die Schritte S101 bis S111, die bei dem oberen Oberflächenstrukturausbildungsschritt enthalten sind, vor dem Ausdünnungsschritt (Schritt S112) zum Verdünnen des Substrates ausgeführt werden. Da der Ausdünnungsschritt für den Halbleiterwafer bei einem Schritt nach dem Herstellungsvorgang ausgeführt werden kann, gibt es eine geringere Anfälligkeit für das Auftreten einer Beschädigung usw. an dem Wafer. Da nämlich der obere Oberflächenstrukturausbildungsschritt vor dem Ausdünnungsschritt ausgeführt werden kann, gibt es eine geringere Wahrscheinlichkeit für das Auftreten einer Waferbeschädigung und dergleichen bei dem oberen Oberflächenstrukturausbildungsschritt. Bei dem Ausdünnungsschritt (Schritt S112) wird die Substratschicht 501 des Rohmaterialwafers vorzugsweise auf etwa 50 bis 250 μm verdünnt, und besonders bevorzugt auf 100 bis 200 μm verdünnt.
  • Zweites Ausführungsbeispiel
  • Eine Halbleitervorrichtung, die gemäß dem erfindungsgemäßen Herstellungsverfahren hergestellt werden kann, kann eine Halbleitervorrichtung mit einer oberen Oberflächenelektrode in Kontakt mit der oberen Oberfläche des Halbleitersubstrates und einer unteren Oberflächenelektrode in Kontakt mit der unteren Oberfläche des Halbleitersubstrates sein. Eine Beschreibung des zweiten Ausführungsbeispiels wird unter Verwendung des in 5 gezeigten Beispiels eines MOSFETs als Beispiel für die Halbleitervorrichtung alternativ zu der bei dem ersten Ausführungsbeispiel beschriebenen Diode angegeben.
  • 5 zeigt eine schematische Darstellung einer Schnittansicht einer Halbleitervorrichtung 9, die gemäß einem das zweite Ausführungsbeispiel betreffenden zweiten Herstellungsverfahren hergestellt wird. Die Halbleitervorrichtung 9 ist ein MOSFET. Ein Halbleitersubstrat 900 ist mit einer n-Drainschicht 901, die als Material ein Halbleitersubstrat mit Siliziumkarbidmaterial aufweist, einer Driftschicht 902, die auf der oberen Oberfläche des als die Drainschicht 901 dienenden Halbleitersubstrats laminiert und durch eine n+-Epitaxieschicht mit Siliziumkarbidmaterial ausgebildet ist, einer p-Körperschicht 903 und einer Sperrschicht 906, die auf der oberen Oberfläche der Driftschicht 902 bereitgestellt ist, sowie einer n+-Sourceschicht 904 und einer p+-Kontaktschicht 905, die auf der oberen Oberfläche der Körperschicht 903 bereitgestellt sind, versehen. Die Körperschicht 903 dringt von der oberen Oberfläche des Halbleitersubstrates 900 ein, was zu der Ausbildung eines Gategrabens 940 führt, der die Driftschicht 502 erreicht. Der Gategraben 940 ist mit einem in dem Halbleitersubstrat 900 ausgebildeten Graben 941, einer Gateisolationsschicht 942, die auf der inneren Oberfläche des Grabens 941 ausgebildet ist, sowie einer durch die Gateisolationsschicht 942 bedeckten Gateelektrode 943 versehen. Die Sperrschicht 906 ist eine periphere Sperrstruktur und so ausgebildet, dass sie die Körperschicht 903, die Sourceschicht 904, die Kontaktschicht 905, den Gategraben 940 und dergleichen umgibt.
  • Zwischenisolationsschichten 931 und 935, eine obere Oberflächenelektrode 911 und eine obere Oberflächenübergangselektrode 912 sind in dieser Reihenfolge von der Seite des Halbleitersubstrates 900 auf der oberen Oberfläche des Halbleitersubstrates 900 geschichtet (die Seite, auf der die Sourceschicht 904, die Kontaktschicht 905 und die Sperrschicht 906 ausgebildet sind).
  • Die obere Oberflächenelektrode 911 ist eine Sourceelektrode, die einen ohmschen Kontakt mit den oberen Oberflächen der Sourceschicht 904 und der Kontaktschicht 905 des Halbleitersubstrates 900 ausbildet. Ein beispielsweise primär aus Nickel und dergleichen zusammengesetztes Metall oder Metalllegierung kann für das Material der oberen Oberflächenelektrode 911 verwendet werden. Dieselben Materialien wie die bei dem ersten Ausführungsbeispiel beschriebenen können beispielsweise für das Material der Zwischenisolationsschichten 931 und 935 und der Oberflächenabdeckschicht 933 verwendet werden.
  • Die Zwischenisolationsschicht 931 ist auf den oberen Oberflächen der Driftschicht 902 und der Sperrschicht 906 ausgebildet, welche auf der oberen Oberfläche des Halbleitersubstrates 900 freigelegt ist, während die Zwischenisolationsschicht 931 die Gateelektrode 943 von der oberen Oberflächenelektrode 911 isoliert.
  • Die Peripherie der oberen Oberflächenübergangselektrode 912 und die Oberfläche der Zwischenisolationsschicht 931 sind durch die Oberflächenabdeckschicht 933 bedeckt. Eine untere Oberflächenelektrode 921 und eine untere Oberflächenübergangselektrode 922 sind in dieser Reihenfolge von der Seite des Halbleitersubstrates 900 auf der unteren Oberfläche des Halbleitersubstrates 900 geschichtet (die Seite, auf der die Drainschicht 901 ausgebildet ist).
  • Die untere Oberflächenelektrode 921 ist eine Drainelektrode, die einen ohmschen Kontakt mit der unteren Oberfläche der Drainschicht 901 des Halbleitersubstrates 900 ausbildet. Das Material der unteren Oberflächenelektrode 921 ist ein zur Ausbildung eines ohmschen Kontakts mit dem Halbleitermaterial 900 befähigtes Metall, und dieselben Materialien wie die bei dem ersten Ausführungsbeispiel beschriebenen können beispielsweise für das Material der unteren Oberflächenelektrode 921 verwendet werden.
  • Ähnlich zu der Halbleitervorrichtung 5 sind die obere Oberflächenübergangselektrode 921 und die untere Oberflächenübergangselektrode 922 beispielsweise für ein elektrisches Verbinden der Halbleitervorrichtung 9 mit einem externen Anschluss und dergleichen bereitgestellt, und stehen nicht in Kontakt mit dem Halbleitersubstrat 900. Dieselben Materialien, wie die bei dem ersten Ausführungsbeispiel beschriebenen können für die Materialien der oberen Oberflächenübergangselektrode 912 und der unteren Oberflächenübergangselektrode 922 verwendet werden.
  • Nachstehend erfolgt eine Beschreibung eines ersten Herstellungsverfahrens für die Halbleitervorrichtung 9 gemäß dem zweiten Ausführungsbeispiel unter Bezugnahme auf 6. Die Halbleitervorrichtung 9 wird durch Ausbilden einer Vielzahl von Strukturen der in 5 gezeigten Halbleitervorrichtung 9 auf einem Halbleiterwafer gefolgt von einem Chipschneidevorgang und einem Trennen jeder Halbleitervorrichtung von dem Halbleiterwafer hergestellt.
  • Bei diesem zweiten Herstellungsverfahren wird ein Halbleiterwafer, auf dem eine Vielzahl von auf dem Halbleitersubstrat 900 bereitgestellten Elementstrukturen ausgebildet ist, als Rohmaterialwafer verwendet. Dieser Rohmaterialwafer ist mit der Drainschicht 901, der Driftschicht 902, der Körperschicht 903, der Sourceschicht 904, der Kontaktschicht 905 und der Sperrschicht 906 versehen.
  • Die Sourceschicht 904 und die Kontaktschicht 905 können beispielsweise gemäß dem nachstehend beschriebenen Ablauf ausgebildet werden. Zunächst wird ein strukturierter Resistlack auf der oberen Oberfläche (die Oberfläche, auf der die Körperschicht 903 ausgebildet ist) eines mit der Drainschicht 901, der Driftschicht 902 und der Körperschicht 903 versehenen Halbleiterwafers ausgebildet, und eine Ionenimplantation wird von der oberen Oberfläche des Halbleiterwafers durch diesen Resistlack ausgeführt. Nachfolgend wird dieser Halbleiterwafer ausgeheilt. Im Ergebnis sind die Sourceschicht 904 und die Kontaktschicht 905 ausgebildet.
  • Danach werden beispielsweise Isolationsschichten, Elektroden und Abdeckschichten auf den oberen und unteren Oberflächen des Rohmaterialwafers gemäß dem in 6 gezeigten Herstellungsablauf ausgebildet. Der in 6 gezeigte Herstellungsablauf beinhaltet einen Isolationsschichtausbildungsschritt (Schritt S201), einen Gategrabenausbildungsschritt (Schritt S203), obere Oberflächenelektrodenausbildungsschritte (Schritte S205 und S207), einen oberen Oberflächenübergangselektrodenausbildungsschritt (Schritt S209), einen Oberflächenabdeckschichtausbildungsschritt (Schritt S211), untere Oberflächenelektrodenausbildungsschritte (Schritte S213 und S215), und einen unteren Oberflächenübergangselektrodenausbildungsschritt (Schritt S217), wie es nachstehend beschrieben ist. Strukturen wie die auf der oberen Oberfläche der Halbleitervorrichtung 9 ausgebildete obere Oberflächenelektrode sind nachstehend als „obere Oberflächenstrukturen” in Bezug genommen, während Strukturen wie die auf der unteren Oberfläche der Halbleitervorrichtung 9 ausgebildete untere Oberflächenelektrode als „untere Oberflächenstruktur” in Bezug genommen sind. Der obere Oberflächenstrukturausbildungsschritt beinhaltet beispielsweise den Isolationsschichtausbildungsschritt, den Gategrabenausbildungsschritt, obere Oberflächenelektrodenausbildungsschritte, den oberen Oberflächenübergangselektrodenausbildungsschritt und den Oberflächenabdeckschichtausbildungsschritt, wie es in 6 gezeigt ist. Der untere Oberflächenstrukturausbildungsschritt beinhaltet beispielsweise die untere Oberflächenelektrodenausbildungsschritte und den unteren Oberflächenübergangsausbildungsschritt, wie es in 6 gezeigt ist.
  • (Isolationsschichtausbildungsschritt)
  • Bei dem Isolationsschichtausbildungsschritt werden die Zwischenisolationsschichten 931 und 935 auf der oberen Oberfläche des Rohmaterialwafers abgeschieden (Schritt S201). Ein normalerweise verwendetes Verfahren zum Abscheiden einer Isolationsschicht wie etwa CVD kann zum Abscheiden der Zwischenisolationsschicht 931 bei Schritt S201 auf dieselbe Weise wie bei dem ersten Ausführungsbeispiel verwendet werden.
  • (Gategrabenausbildungsschritt)
  • Der Gategrabenausbildungsschritt beinhaltet einen Grabenausbildungsschritt zum Ausbilden eines Grabens in dem Rohmaterialwafer, einen Gateoxidschichtausbildungsschritt zur Ausbildung einer Gateoxidschicht auf der inneren Wand des Grabens sowie einen Gateelektrodenausbildungsschritt zur Ausbildung einer Gateelektrode innerhalb des Grabens, in dem die Gateoxidschicht auf dessen innerer Wand ausgebildet ist. Bei dem Grabenausbildungsschritt wird beispielsweise ein strukturierter Fotoresistlack auf der oberen Oberfläche der Körperschicht des Rohmaterialwafers ausgebildet, und ein Ätzvorgang wird unter Verwendung des Fotoresistlacks zum Durchdringen der Körperschicht des Rohmaterialwafers und zur Ausbildung eines Grabens, der die Driftschicht erreicht, ausgeführt. Bei dem Gateoxidschichtausbildungsschritt kann eine Gateoxidschicht auf der inneren Wand des Grabens gemäß einem Verfahren ausgebildet werden, das ähnlich zu dem im Stand der Technik verwendeten ist. Zudem kann bei dem Gateelektrodenausbildungsschritt beispielsweise die Gateelektrode durch Füllen eines elektrisch leitfähigen Materials (wie etwa Polysilizium) in die Oxidschicht durch CVD und dergleichen ausgebildet werden.
  • (Obere Oberflächenelektrodenausbildungsschritte)
  • Bei den sodann ausgeführten oberen Oberflächenelektrodenausbildungsschritten wird die obere Oberflächenelektrode 911 in Kontakt mit der oberen Oberfläche des Rohmaterialwafers ausgebildet. Die obere Oberflächenelektrode 911 ist die Sourceelektrode eines MOSFET. Die obere Oberflächenelektrodenausbildungsschritte beinhalten einen oberen Oberflächenelektrodenmaterialschichtabscheidungsschritt (Schritt s205) zum Abscheiden einer als das Material für die obere Oberflächenelektrode 911 dienenden Elektrodenschicht (obere Oberflächenelektrodenmaterialschicht), so dass die obere Oberfläche des Rohmaterialwafers kontaktiert wird, sowie einen ersten Ausheilschritt (Schritt S207) zum Ausführen einer Ausheilbehandlung auf der abgeschiedenen oberen Oberflächenelektrodenmaterialschicht.
  • (Oberer Oberflächenelektrodenmaterialschichtabscheidungsschritt)
  • Bei Schritt S205 wird beispielsweise eine als das Material der oberen Oberflächenelektrode dienende Schicht in Kontakt mit der oberen Oberfläche des Rohmaterialwafers abgeschieden, worauf die Ausbildung eines strukturierten Fotoresistlacks auf der oberen Oberfläche der abgeschiedenen Schicht und das Entfernen eines Abschnitts der abgeschiedenen Schicht durch Ätzen unter Verwendung dieses Fotoresistlacks folgt. Folglich kann die Oberflächenelektrodenmaterialschicht ausgebildet werden.
  • (Erster Ausheilschritt)
  • Sodann wird der erste Ausheilschritt ausgeführt (Schritt S207). Bei dem ersten Ausheilschritt kann eine Ausheilbehandlung auf der oberen Oberflächenelektrodenmaterialschicht unter Verwendung eines Ausheilofens beispielsweise auf dieselbe Weise wie bei dem ersten Ausführungsbeispiel ausgeführt werden. Zudem wird die Umgebungstemperatur in dem Ausheilofen beim Ausführen der Ausheilbehandlung bei dem ersten Ausheilschritt niedriger als die Temperatur eingestellt, die zur Ausbildung eines ohmschen Kontakts der nachstehend zu beschreibenden unteren Oberflächenelektrode mit dem Halbleitersubstrat erforderlich ist.
  • (Oberer Oberflächenübergangselektrodenausbildungsschritt)
  • Dann wird der obere Oberflächenübergangselektrodenausbildungsschritt ausgeführt (Schritt S209). Eine Beschreibung des oberen Oberflächenübergangselektrodenausbildungsschritts ist an dieser Stelle weggelassen, da es derselbe wie der bei dem ersten Ausführungsbeispiel beschriebene Schritt S109 ist.
  • (Oberflächenabdeckschichtausbildungsschritt)
  • Sodann wird der Oberflächenabdeckschichtausbildungsschritt ausgeführt (Schritt S211). Es kann beispielsweise Polyimidharz für das Material der Oberflächenabdeckschicht auf dieselbe Weise wie bei dem bei dem ersten Ausführungsbeispiel beschriebenen Schritt S111 verwendet werden, und die Oberflächenabdeckschicht kann unter Verwendung desselben Verfahrens wie bei dem ersten Ausführungsbeispiel ausgebildet werden. Bei der Verwendung eines Harzes für die Oberflächenabdeckschicht ist die Wärmebeständigkeitstemperatur der Oberflächenabdeckschicht niedriger als die Temperatur, die für die untere Oberflächenelektrode zur Ausbildung eines ohmschen Kontakts auf dem Halbleitersubstrat erforderlich ist.
  • (Untere Oberflächenelektrodenausbildungsschritte)
  • Bei den danach ausgeführten unteren Oberflächenelektrodenausbildungsschritten wird die untere Oberflächeelektrode 921 in Kontakt mit der unteren Oberfläche des Rohmaterialwafers ausgebildet. Die untere Oberflächenelektrode 921 ist die Drainelektrode des MOSFET. Ähnlich zu dem ersten Ausführungsbeispiel beinhalten die unteren Oberflächenelektrodenausbildungsschritte den unteren Oberflächenelektrodenmaterialschichtabscheidungsschritt zum Abscheiden der als das Material der unteren Oberflächenelektrode dienenden Elektrodenschicht (untere Oberflächenelektrodenmaterialschicht) zum Kontaktieren der unteren Oberfläche des Rohmaterialwafers (Schritt S213) sowie einen zweiten Ausheilschritt zum Ausführen einer Ausheilbehandlung auf der abgeschiedenen unteren Oberflächenelektrodenmaterialschicht (Schritt S215).
  • (Unterer Oberflächenelektrodenmaterialschichtabscheidungsschritt)
  • Bei Schritt S213 wird beispielsweise die untere Oberflächenelektrodenmaterialschicht in Kontakt mit der unteren Oberfläche des Rohmaterialwafers abgeschieden. Schritt S213 kann ferner einen Schritt zum Strukturieren der unteren Oberflächenelektrodenmaterialschicht beinhalten.
  • (Zweiter Ausheilschritt)
  • Danach wird der zweite Ausheilschritt ausgeführt (Schritt S215). Bei dem zweiten Ausheilschritt wird eine Laserausheilbehandlung auf der unteren Oberflächenelektrodenmaterialschicht ausgeführt. Folglich kann die untere Oberflächenelektrode 921 erhalten werden, die einen ohmschen Kontakt mit dem Rohmaterialwafer ausbildet. Auch bei diesem zweiten Ausführungsbeispiel kann eine Laserausheilbehandlung gemäß demselben Verfahren wie das bei dem ersten Ausführungsbeispiel beschriebene Verfahren ausgeführt werden. Ähnlich zu dem ersten Ausführungsbeispiel ist das für die Laserausheilbehandlung verwendete Laserlicht vorzugsweise UV-Laserlicht, und die Wellenlänge des UV-Laserlichts liegt vorzugsweise bei 150 bis 400 nm. Zudem kann auch das in 3 gezeigte Halbleitervorrichtungsherstellungsgerät 7 auf dieselbe Weise bei diesem zweiten Ausführungsbeispiel verwendet werden. Ähnlich zu dem ersten Ausführungsbeispiel wird zumindest ein Materialtyp aus der aus Quarz, Kalziumfluorid (CaF2), Magnesiumfluorid (MgF2) und Lithiumfluorid (LiF) bestehenden Gruppe vorzugsweise für das Material des laserlichtdurchlässigen Fensters 708 des in 8 gezeigten Herstellungsgerätes 7 verwendet.
  • (Unterer Oberflächenübergangselektrodenausbildungsschritt)
  • Danach wird der untere Oberflächenübergangselektrodenausbildungsschritt ausgeführt (Schritt S217). Da der untere Oberflächenübergangselektrodenausbildungsschritt derselbe, wie der bei dem ersten Ausführungsbeispiel beschriebene Schritt S117 ist, wird er vorliegend nicht doppelt beschrieben.
  • Wenn schließlich der Halbleiterwafer durch einen Chipschneidevorgang und dergleichen zertrennt wird, kann er in einzelne Halbleitervorrichtungen 9 zerschnitten werden. Folglich kann die in 5 gezeigte Halbleitervorrichtung 9 erhalten werden.
  • Nach vorstehender Beschreibung kann nach dem zweiten Ausführungsbeispiel der mit dem Halbleitersubstrat mit Siliziumkarbidmaterial bereitgestellte MOSFET gemäß dem Herstellungsverfahren hergestellt werden, bei dem der untere Oberflächenstrukturausbildungsschritt nach dem oberen Oberflächenstrukturausbildungsschritt ausgeführt wird. Zudem kann ähnlich zu dem ersten Ausführungsbeispiel das zweite Ausführungsbeispiel ferner einen Ausdünnungsschritt zum Verdünnen des Rohmaterialwafers enthalten. Dabei wird der Ausdünnungsschritt vorzugsweise zwischen dem Oberflächenabdeckschichtausbildungsschritt (Schritt S211) und dem unteren Oberflächenelektrodenmaterialschichtabscheidungsschritt (Schritt S213) ausgeführt.
  • Obwohl vorstehend eine ausführliche Beschreibung von erfindungsgemäßen Beispielen angegeben ist, sind dies lediglich Beispiele und nicht zur Beschränkung des Bereichs der Patentansprüche gedacht. Verschiedene Abwandlungen und Abweichungen der vorstehend angegebenen spezifischen Beispiele sind in der erfindungsgemäßen Lehre enthalten.
  • Die bei der vorliegenden Beschreibung oder Zeichnung beschriebenen technischen Elemente demonstrieren entweder alleine oder durch Kombination technische Anwendbarkeit, und sind nicht auf die nachstehend beanspruchten Kombinationen beschränkt. Zudem sind die vorliegend beispielhaft angegebenen Techniken in der Lage, verschiedene Aufgaben gleichzeitig zu erfüllen, und das Erfüllen einer dieser Aufgaben weist an sich eine technische Anwendbarkeit auf.

Claims (11)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung mit einem aus Siliziumkarbid zusammengesetzten Halbleitersubstrat, einer oberen Oberflächenelektrode in Kontakt mit einer oberen Oberfläche des Substrates und einer unteren Oberflächenelektrode in Kontakt mit einer unteren Oberfläche des Substrates, das Verfahren umfasst die Schritte: (a) Ausbilden einer oberen Oberflächenstruktur auf der oberen Oberflächenseite des Substrates, und (b) Ausbilden einer unteren Oberflächenstruktur auf der unteren Oberflächenseite des Substrates nach Schritt (a), wobei Schritt (a) umfasst: (a1) Abscheiden einer oberen Oberflächenelektrodenmaterialschicht auf der oberen Oberfläche des Substrates, wobei die obere Oberflächenelektrodenmaterialschicht eine Rohmaterialschicht der oberen Oberflächenelektrode ist, und (a2) Ausheilen der oberen Oberflächenelektrodenmaterialschicht, und wobei der Schritt (b) umfasst: (b1) Abscheiden einer unteren Oberflächenelektrodenmaterialschicht auf der unteren Oberfläche des Substrates, wobei die untere Oberflächenelektrodenmaterialschicht eine Rohmaterialschicht der unteren Oberflächenelektrode ist, und (b2) Ausheilen der unteren Oberflächenelektrodenmaterialschicht mit einem Laser zur Ausbildung eines ohmschen Kontakts zwischen der unteren Oberflächenelektrode und dem Substrat.
  2. Verfahren nach Anspruch 1, wobei eine Temperatur zum Ausheilen der oberen Oberflächenelektrodenmaterialschicht bei Schritt (a2) niedriger als eine Temperatur zum Ausheilen der unteren Oberflächenelektrodenmaterialschicht mit dem Laser bei Schritt (b2) ist.
  3. Verfahren nach Anspruch 1 oder 2, wobei der Schritt (a) ferner umfasst: (a3) Ausbilden einer Oberflächenabdeckschicht auf der Oberflächenseite des Substrates.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei bei Schritt (b2) der Laser ein UV-Laser mit einer Wellenlänge größer gleich 150 nm und kleiner gleich 400 nm ist.
  5. Verfahren nach einem der Ansprüche 1 bis 4, ferner mit dem Schritt: (c) Verdünnen des Substrates, wobei der Schritt (c) zwischen dem Schritt (a) und dem Schritt (b) durchgeführt wird.
  6. Verfahren nach Anspruch 5, wobei bei Schritt (c) das Substrat auf eine Dicke größer gleich 50 μm und kleiner gleich 250 μm verdünnt wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei die obere Oberflächenelektrode primär zumindest ein Material aus der aus Titan, Aluminium, Molybdän und Nickel bestehenden Gruppe beinhaltet, und die untere Oberflächenelektrode primär Nickel beinhaltet.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei bei dem Schritt (b2) eine Temperatur zum Ausheilen der unteren Oberflächenelektrodenmaterialschicht mit dem Laser größer gleich 900°C ist.
  9. Gerät zum Ausheilen der unteren Oberflächenelektrodenmaterialschicht bei dem Schritt (b2) bei dem Verfahren nach einem der Ansprüche 1 bis 8, das Gerät umfasst: eine Quelle für einen UV-Laser; eine versiegelte Box; ein laserlichtdurchlässiges Fenster, das aus UV-Laserlicht durchlässigen Materialien zusammengesetzt ist, und das auf einer Oberfläche der versiegelten Box ausgebildet ist; einen Objekttisch, der in der versiegelten Box zum Einsetzen eines Halbleiterwafers angeordnet ist; ein optisches System, das das UV-Laserlicht von der Quelle des UV-Lasers zu dem Halbleiterwafer zu dem Objekttisch durch das laserlichtdurchlässige Fenster führt; eine Gaseinlassleitung, die Gase in die versiegelte Box einlässt; und einen Dekompressor, der die versiegelte Box dekomprimiert.
  10. Gerät nach Anspruch 9, wobei das laserlichtdurchlässige Fenster aus zumindest einem Material aus der aus Quarz, Kalziumfluorid, Magnesiumfluorid und Lithiumfluorid bestehenden Gruppe zusammengesetzt ist.
  11. Gerät nach Anspruch 9 oder 10, wobei die Wellenlänge des UV-Lasers größer gleich 150 nm und kleiner gleich 400 nm ist.
DE102011004408A 2010-02-19 2011-02-18 Halbleitervorrichtungsherstellungsverfahren Ceased DE102011004408A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010034595A JP2011171551A (ja) 2010-02-19 2010-02-19 半導体装置の製造方法
JP2010-034595 2010-02-19

Publications (1)

Publication Number Publication Date
DE102011004408A1 true DE102011004408A1 (de) 2011-08-25

Family

ID=44356969

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011004408A Ceased DE102011004408A1 (de) 2010-02-19 2011-02-18 Halbleitervorrichtungsherstellungsverfahren

Country Status (3)

Country Link
US (1) US8440524B2 (de)
JP (1) JP2011171551A (de)
DE (1) DE102011004408A1 (de)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8188538B2 (en) 2008-12-25 2012-05-29 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP5588670B2 (ja) * 2008-12-25 2014-09-10 ローム株式会社 半導体装置
JP2011134910A (ja) 2009-12-24 2011-07-07 Rohm Co Ltd ＳｉＣ電界効果トランジスタ
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8664665B2 (en) * 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US8680587B2 (en) * 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
JP5695535B2 (ja) 2011-09-27 2015-04-08 株式会社東芝 表示装置の製造方法
JP5464192B2 (ja) * 2011-09-29 2014-04-09 株式会社デンソー 半導体装置の製造方法
JP5887848B2 (ja) * 2011-11-10 2016-03-16 トヨタ自動車株式会社 半導体装置の製造方法
JP5886005B2 (ja) * 2011-11-14 2016-03-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JPWO2013080584A1 (ja) * 2011-12-02 2015-04-27 住友電気工業株式会社 半導体装置の製造方法
JP5936042B2 (ja) * 2012-03-22 2016-06-15 アイシン精機株式会社 半導体装置及びその製造方法
JP5811930B2 (ja) * 2012-04-03 2015-11-11 株式会社デンソー 炭化珪素半導体装置の製造方法
JP2013219150A (ja) 2012-04-06 2013-10-24 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置のオーミック電極の製造方法
JP6206862B2 (ja) * 2012-05-31 2017-10-04 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
DE102013010187A1 (de) * 2012-06-27 2014-01-02 Fairchild Semiconductor Corp. Schottky-Barriere-Vorrichtung mit lokal planarisierter Oberfläche und zugehöriges Halbleitererzeugnis
KR101998340B1 (ko) * 2012-07-18 2019-07-09 삼성전자주식회사 전력 소자 모듈 및 그 제조 방법
CN103578943B (zh) * 2012-07-25 2017-05-31 上海微电子装备有限公司 一种激光退火装置及激光退火方法
JP2014053392A (ja) * 2012-09-06 2014-03-20 Sumitomo Electric Ind Ltd ワイドギャップ半導体装置およびその製造方法
JP6164220B2 (ja) * 2012-10-23 2017-07-19 富士電機株式会社 半導体装置の製造方法
JP5962475B2 (ja) * 2012-12-06 2016-08-03 三菱電機株式会社 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
JP6197461B2 (ja) * 2013-08-06 2017-09-20 住友電気工業株式会社 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
JP6281897B2 (ja) * 2013-10-30 2018-02-21 ルネサスエレクトロニクス株式会社 半導体装置
JP6091406B2 (ja) * 2013-12-16 2017-03-08 三菱電機株式会社 炭化珪素半導体装置の製造方法およびレーザアニール装置
WO2015155806A1 (ja) * 2014-04-09 2015-10-15 三菱電機株式会社 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
JP6121051B2 (ja) * 2014-04-25 2017-04-26 三菱電機株式会社 半導体装置の製造方法
JP2016009695A (ja) * 2014-06-23 2016-01-18 三菱電機株式会社 半導体装置の製造方法およびレーザーアニール装置
JP6346826B2 (ja) * 2014-08-06 2018-06-20 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP6323252B2 (ja) * 2014-08-20 2018-05-16 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6350106B2 (ja) 2014-08-20 2018-07-04 住友電気工業株式会社 炭化珪素半導体装置
CN106796956B (zh) * 2015-01-16 2020-11-27 富士电机株式会社 碳化硅半导体装置及碳化硅半导体装置的制造方法
JP2016174030A (ja) * 2015-03-16 2016-09-29 株式会社東芝 半導体装置
JP2017028219A (ja) * 2015-07-28 2017-02-02 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP6475142B2 (ja) * 2015-10-19 2019-02-27 トヨタ自動車株式会社 半導体装置とその製造方法
US11127898B2 (en) * 2016-01-22 2021-09-21 Nippon Steel Corporation Microswitch and electronic device in which same is used
JP6736902B2 (ja) * 2016-02-12 2020-08-05 三菱電機株式会社 半導体装置の製造方法
JP6588363B2 (ja) * 2016-03-09 2019-10-09 トヨタ自動車株式会社 スイッチング素子
JP6705231B2 (ja) * 2016-03-16 2020-06-03 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
KR101937360B1 (ko) * 2017-07-17 2019-01-11 크루셜머신즈 주식회사 레이저 리플로우 장치
CN107946351B (zh) * 2017-09-20 2023-09-12 重庆中科渝芯电子有限公司 一种肖特基接触超级势垒整流器及其制作方法
US10811494B2 (en) 2017-11-07 2020-10-20 Microsemi Corporation Method and assembly for mitigating short channel effects in silicon carbide MOSFET devices
US10665680B2 (en) 2017-11-21 2020-05-26 Microsemi Corporation Method and assembly for ohmic contact in thinned silicon carbide devices
JP7132719B2 (ja) * 2018-01-19 2022-09-07 ローム株式会社 半導体装置
US10629686B2 (en) 2018-08-02 2020-04-21 Semiconductor Components Industries, Llc Carbon-controlled ohmic contact layer for backside ohmic contact on a silicon carbide power semiconductor device
KR102022600B1 (ko) * 2018-11-14 2019-09-20 레이저쎌 주식회사 레이저 리플로우 장치
DE102020203618A1 (de) 2020-03-20 2021-09-23 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Erzeugung eines ohmschen Kontakts auf einer kristallographischen C-Seite eines Siliziumkarbidsubstrats und ohmscher Kontakt
RU2748300C1 (ru) * 2020-10-16 2021-05-21 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет "Московский институт электронной техники" Способ изготовления омического контакта с низким удельным сопротивлением к пассивированной нитрид-галлиевой гетероструктуре на кремниевой подложке

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264468A (ja) * 1994-09-12 1996-10-11 Ion Kogaku Kenkyusho:Kk 炭化ケイ素への不純物ドーピング方法および電極形成方法
US5612232A (en) * 1996-03-29 1997-03-18 Motorola Method of fabricating semiconductor devices and the devices
DE19939107A1 (de) * 1998-09-23 2000-03-30 Siemens Ag Verfahren zum Herstellen eines ohmschen Kontakts
JP3890311B2 (ja) * 2002-03-28 2007-03-07 ローム株式会社 半導体装置およびその製造方法
JP4589606B2 (ja) 2003-06-02 2010-12-01 住友重機械工業株式会社 半導体装置の製造方法
JP2005026408A (ja) * 2003-07-01 2005-01-27 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
US20050104072A1 (en) 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
EP2546865B1 (de) 2005-09-16 2023-12-06 Wolfspeed, Inc. Verfahren zur Verarbeitung von Halbleiterwafern mit Siliciumkarbid-Leistungsvorrichtungen darauf
JP5436231B2 (ja) * 2009-01-16 2014-03-05 昭和電工株式会社 半導体素子の製造方法及び半導体素子、並びに半導体装置

Also Published As

Publication number Publication date
US8440524B2 (en) 2013-05-14
US20110207321A1 (en) 2011-08-25
JP2011171551A (ja) 2011-09-01

Similar Documents

Publication Publication Date Title
DE102011004408A1 (de) Halbleitervorrichtungsherstellungsverfahren
DE102013225320B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102008019599B4 (de) Verfahren zur Herstellung eines Bauelementes durch lokales Erwärmen einer oder mehrerer Metallisierungsschichten und mittels selektiven Ätzens, Bauelemente gemäß den Verfahren und Kaskodenschaltung mit einem Bauelement gemäß dem Verfahren
DE4226888C2 (de) Diamant-Feldeffekt-Transistor und Verfahren zu dessen Herstellung
DE102011050089B4 (de) Verfahren zum Herstellen von elektrischen Kontakten an einer Solarzelle, Solarzelle und Verfahren zum Herstellen eines Rückseiten-Kontaktes einer Solarzelle
DE102015108608A1 (de) Halbleiterwafer und Verfahren zur Bearbeitung eines Halbleiterwafers
DE112015001529T5 (de) Metallisierung von Solarzellen
DE3317535A1 (de) Duennfilmtransistor
DE112014005031B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements und Vorrichtung zur Herstellung einer Glasschicht
DE102008027106A1 (de) Verfahren zur Herstellung einer SIC-Halbleitervorrichtung
DE102009018112B3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes, insbesondere einer Solarzelle, mit einer lokal geöffneten Dielektrikumschicht sowie entsprechendes Halbleiterbauelement
DE102007036921A1 (de) Verfahren zur Herstellung von Siliziumsolarzellen
EP3028295B1 (de) Verfahren zum bonden von substraten
DE112013001927T5 (de) Herstellungsverfahren für eine Siliziumcarbid-Halbleitervorrichtung
DE112015000137T5 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102012110603B4 (de) Verfahren zum Trennen von Halbleiter-Dies mittels einer Materialmodifikation
DE102008047159A1 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE102018200237A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE2911484C2 (de) Metall-Isolator-Halbleiterbauelement
DE112018005967T5 (de) Verfahren und anordnung für ohmschen kontakt in verdünnten siliciumcarbidvorrichtungen
DE112014005604T5 (de) Solarzellen-Emitterregion-Herstellung unter Verwendung selbstausrichtender Implantate und Deckschichten
DE102020100942A1 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung
DE102014206572B4 (de) Siliziumcarbidhalbleitervorrichtung und herstellungsverfahren für dieselbe
DE3230569A1 (de) Verfahren zur herstellung eines vertikalkanaltransistors
DE112014003658T5 (de) Verfahren zum Herstellen einer Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final