DE3317535A1 - Duennfilmtransistor - Google Patents

Duennfilmtransistor

Info

Publication number
DE3317535A1
DE3317535A1 DE19833317535 DE3317535A DE3317535A1 DE 3317535 A1 DE3317535 A1 DE 3317535A1 DE 19833317535 DE19833317535 DE 19833317535 DE 3317535 A DE3317535 A DE 3317535A DE 3317535 A1 DE3317535 A1 DE 3317535A1
Authority
DE
Germany
Prior art keywords
thin film
film transistor
substrate
drain
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19833317535
Other languages
English (en)
Other versions
DE3317535C2 (de
Inventor
Yutaka Hirai
Toshijuki Yokohama Kanagawa Komatsu
Katsumi Tokyo Nakagawa
Takashi Tokyo Nakagiri
Satoshi Tokyo Omata
Yoshijuki Yokosuka Kanagawa Osada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of DE3317535A1 publication Critical patent/DE3317535A1/de
Application granted granted Critical
Publication of DE3317535C2 publication Critical patent/DE3317535C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Description

Die Erfindung bezieht sich auf einen Felde ff ekt-Dünn fi lrntransistor und insbesondere auf einen Dünnfilmtransistor mit pol ykr istal 1 inem Silicium, bei dem d-er Hauptteil des Transistors durch einen dünnen Film aus polykristallinem Silicium gebildet ist, welches hinsichtlich der Ansprecheigenschaften, der Zuverlässigkeit und der Beständigkeit ausgezeichnet ist, wobei der Dünnfilmtransistor eine kleine Grenzflächen- Höhe eine geringe Höhendifferenz während der Beschaltung bei seiner Bildung und auch eine geringe Kapazität zwischen dem Gate und der Source oder zwischen dem Gate und dem Drain hat.
In der letzten Zeit wurde vorgeschlagen, zum Bilden eines Abtastschaltungsteils einer zum Lesen von Bildern verwendeten Bildleseν ο!richtung wie eines in einer durchgehenden Länge hergestellt on eindimensionalen Fotosensors oder eines zweidimens i on;) 1 (Mi lotosensors mit vergrößerter Fläche oder zum Bilden einnr I reiber scha I tung für eine Bildanzeigevorrichtung, bei clrr Flüssigkristall (LC), elektrochromes Ma-
A/25
DE 3002
terial (EC) oder Elektrolumineszenz-Matenal (EL) verwen-5
det wird, einen Si 1 lcium-Dünnfi Im zu verwenden, cjer entsprechend dem Format der vergrößerten Fläche dieser Schaltungsbereiehe auf einem bestimmten Substrat als Unterlagenmateriai gebildet ist.
Zur Verwirklichung einer groß bemessenen Bi ldlesevorrichtung oder Bildanze igevorrichtung, die hinsichtlich einer höheren Geschwindigkeit und einer höheren Leistungsfähigkeit verbessert ist, ist besser ein solcher Si1lciumdünn-
filrn aus polykr istal 1 inem Silicium als ein Film aus amor-15
phfem Silicium anzustreben. Wegen der Erfordernis, daß difer wirksame Trägerbewegl ichkei t jüeff eines SiI iciumdünnf ilms wie z.B. eines Feldeffekttransistors als Grundmaterial für das Bilden eines Abtastschaltungsteils einer derartigen OA Lesevorrichtung für hohe Geschwindigkeit und hohe Leistungsfähigkeit oder eines Ansteuerungsschal'tungsteils einer Bildanzeigevorrichtung groß sein sollte, liegt einer der Gründe hierfür darin, daß die Beweglichkeit des nach dem gewöhnlichen Entladungs-Zersetzungsverfahren erzielten
2 OK Dünnfilms aus amorphem Silicium höchstens 0,1 cm /V.s be-
trägt, so daß sie damit im Vergleich zu einem mit Einkristall -Si 11 ei um hergestellten MOS-Transistor weitaus schlechter ist und daher die Forderungen nicht erfüllt. Der teilweise auf einer geringen Hai1-Beweglichkeit beru-OQ hende geringe Wert der Beweglichkeit ^ieff als natürliche Eigenschaft des Dünnfilms aus amorphem Silicium bringt den Nachteil mit sich, daß die Vorteile dieses Dünnfilms hinsichtlich seiner einfachen Herstellung und der geringen Herstellungskofi ten nicht genutzt werden können. Ferner ist
Df 3UÜ2
das amorphe Silicium dem Einkrιstal1-SiIlcium insofern 5
unterlegen, als es sich mit dem Ablauf der Zeit Wesentlich verändert.
Im Gegensatz dazu hat ein polykrιstal1iner Siilcium-Dünnfilm eine höhere eigene Hall-Beweglichkeit als ein amorpher Silicium-Dünnfilm, wie es aus tatsächlich gemessenen Daten ersichtlich ist, und daher ferner eine weitaus höhrre Beweglichkeit μ e f f bei der Gestaltung zu einem Dünnfilmtransistor, so daß theoretisch die Möglichkeit besteht,
damit einen Dünnfilmtransistor mit einem Wert der Beweg-15
lichkeit ueff zu schaffen, der weitaus höher als der gegenwärtig erzielte ist. Es ist ferner zu erwarten, daß der Wert im Hinblick auf eine zeitliche Änderung beständig ist.
Als Verfahren zum Bilden eines polykristallinen Silicium-
Dünnfilms auf einem vorgegebenen Substrat über eine große Fläche sind das chemische Dampfablagerungsverfahren (CVD), das chemische Niederdruck-Dampfablagerungsverfahren (LPCVD), das Molekularstrahlen-Epitaxialverfahren (MBE), das lonon- Or- impla.n ta t ionsver fahren (IP), das Gl imment 1 adungsver fahren
AU -
(GD) und weitere Verfahren bekannt. Es ist ferner bekannt, auf Substraten mit großen Flächen nach irgendeinem dieser Verfahren polykristalline Si 1icium-Dünnfιlme zu formen, obzwar die Substrattemperaturen je nach dem angewandten Ver-OQ fahren unterschiedlich sein können.
Bei der gegenwärtigen Lage kann jedoch ein Halbleiterelement oder eine Halbleitervorrichtung, deren Hauptteil aus einer Halbleitprschicht in Form eines nach diesen Verfahren
-6- DE 3002
nach dem Stand der Technik gebildeten polykristallinen 5
Silicium-DünnfiIms gebildet ist, nicht in zufriedenstellender Weise die erwünschten Eigenschaften und die erwünschte Zuverlässigkeit zeigen.
Bei Dünnfilmtransistoren nach dem Stand der Technik sind bekanntermaßen ein koplanarer Aufbau und ein versetzter Aufbau bekannt. Hinsichtlich der Lage des Gates ist ein obenliegendes bzw. aufgesetztes Gate wünschenswert, da der Stromkanal hierbei in der Haibleiterschicht in dem obenllegenden Teil mit der guten Kristallbildung verläuft. Im Falle des versetzten Aufbaus entsteht jedoch während der Ablagerung der Halbleiterschicht eine Selbstdotierungswirkung aus der untenliegenden Source-Elektrode und der untenliegenden Drain-Elektrode in die Halbleiterschicht,
_n wodurch der Widerstandswert der Halbleiterschicht nicht AU
mehr ausreichend gesteuert werden kann. Andererseits ist im Falle des koplanaren Aufbaus während der Bildung der jeweiligen Elektrodenbereiche für die obenliegende Source und denobenliegende Drain die Grenzfläche zwischen der
oc- Halbleiter schicht und der Isolierschicht gegenüber einem Ätzmittel freigelegt, was eine Steigerung der Grenzflächenpegeldichte zur Folge hat, die auf nachteilige Weise zu einer Absenkung der effektiven Beweglichkeit führt. Ferner wird bei dem Verfahren zur Herstellung eines Dünnfilmtran-
OQ sistors nach dem Stand der Technik die Dotierungsschicht durch lagenweise Schichtung hergestellt, wodurch Übergangsbereiche der Source und des Drain mit der gleichen Höhe wie die Halbleiterschicht/lsolierschicht-Grenzfläche entstehen, so daß daher ein merklicher Pegel- bzw. Höhenunterschied
3g bei der Verschn1tung der obenliegenden Elektrode hervorge-
-7- DE 300
rufen wird, der Ungleichmäßigkelten der Elektrodenschicht herbeiführt.
Ferner ergibt das Bilden einer Isolierschicht an dem Bereich mit dem Höhenunterschied und das Bilden der Gate-Elektrode hierauf einen größeren Überlappungsbereich, durch den auf nachteilige Weise die Ansprechgeschwindigkeit des Transistors herabgesetzt wird; weiterhin besteht ein Nachteil darin, daß zwischen dem Gate und der Source oder zwischen dem Gate und dem Drain an dem hinsichtlich der Höhe
bzw. des Pegel unterschiedlichen Bereich eine Leckstelle 15
auftreten kann.
Es wurden ausführliche Untersuchungen hinsichtlich der vorstehend genannten Gesichtspunkte nach dem Grundgedanken
ausgeführt, daß die Eigenschaften und die Zuverlässigkeit Zu
der Übergangs-Grenzfläche in den meisten Halbleiterelementen mit Übergängen (PN-Übergängen oder MIS-Übergängen) bei dem Schichtenaufbau die Leistungsfähigkeit und Zuverlässigkeit derartiger Elemente bestimmen; infolgedessen wurde mit „,_ Erfolg ein Dünnfilmtransistor erzielt, der hinsichtlich der Eigenschaften, der Zuverlässigkeit, der Reproduzierbarkeit, der zeitlichen Beständigkeit und so weiter hervorragend ist.
on D.h., die Erfindung beruht auf der Entdeckung, daß durch Einschluß von Wasserstoff in einem bestimmten Gehalt in dem Si 1icium-Dünnfι Im, welcher in dem Transistor mit einem polykristallinem Si1lcium-Dünnfilmhalbleiter gebildet ist, durch Bilden clnr Oberfläche des Bereichs des Source-Übergangs und des Dm ι η-Übergangs auf der gleichen Höhe wie
-8- DE 3002
die Halbleiter/Isolierschicht-Grenzfläche, durch Ausbilden 5
des Source-Übergangs und des Drain-Übergangs mit*bestimmten Tiefen und durch Bilden einer bestimmten Überlappung der Source und des Drain mit der Gate-Elektrode die Element-Eigenschaften, die Beweglichkeit /Jeff und die zeitliehe Beständigkeit der Eigenschaften so verbessert werden können, daß sich in der Praxis außerordentlich hervorragende Gebrauchseigenschaften erqeben und Eigenschafts-Streuungen der jeweiligen Elemente bei der Auslegung als Vorrichtung im wesentlichen aufgehoben werden können, wodurch die praktische Anwendbarkeit beträchtlich gestei-Io
gert wird.
Der Erfindung liegt die Aufgabe zugrunde, einen Dünnfilmtransistor zu schaffen, der eine Halbleiterschicht aus ei-„n nem polykristallinem Si 1icium-DünnfιIm mit hoher Leistungsfähigkeit hat.
Ferner soll mit der Erfindung unter Verwendung eines auf einem Substrat gebildeten polykristallinen Si 1lcium-Halb-2g leiters ein Dünnfilmtransistor geschaffen werden, der hohe Leistungsfähigkeit, hohe Zuverlässigkeit und auch hohe Beständigkeit hat.
Weiterhin soll der erfindungsgemäße Dünnfilmtransistor 3Q hinsichtlich der Reproduzierbarkeit und der zeitlichen bzw. Alterungs-Beständigkeit hervorragend sein.
Mit der Erfindung wird ein Dünnfilmtransistor geschaffen, der ein Substrnt, eine auf dem Substrat gebildete HaIbleitersch ι cht aus polykristallinem Silicium mit einem
-9- DE 3002
Wassers toffgehaIt von 3 Atom-% oder weniger, eine Source-5
Zone und eine Drain-Zone, die in dem Oberf 1 ächenlei 1 der Halbleιterschicht gebildet sind, eine auf der Halbleiterschic ht an dem Bereich zwischen diesen beiden Zonen gebildete Isolierschicht, eine auf der Isolierschicht gebildete Gate-Elektrode, eine Source-E1ektrode, die eine elektrische Verbindung mit der Source-Zone bildet, und eine Drain-Elektrode aufweist, die eine elektrische Verbindung mit der Drain-Zone bildet, wobei Überlappungsbereiche zwischen der Gate-Elektrode über die Isolierschicht unterhalb der Gate-Elektrode und der Source-Zone sowie zwischen b
der Gate-Elektrode über die Isolierschicht unterhalb der Gate-Elektrode und der Drain-Zone eine Breite von 200 nm oder weniger haben.
pn Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher erläutert
Fig. 1 ist eine schematische Schnittansicht, die den Aufbau eines Dünnfilmtransistors (TFT) gemäß einem „r Ausführungsbeispiel zeigt.
Fig. 2 ist eine schematische Darstellung, die eine Messung von Kennwerten des Dünnfilmtransistors veranschaulιcht.
Fig. 3 ist eine schematische Darstellung von Strömungswegen, die eine Einrichtung zur Herstellung des Dünnfilmtransistors gemäß dem Ausführungsbeispiel veransrhaul ιcht.
-10- DE 3002
Fig. 4 ist eine schematische Schnittansicht zur Darstellung von Schritten bei der Herstellung des Dünnfilmtransistor gemäß dem Ausführungsbeispiel*
Fig. 5 ist eine grafische Darstellung von Un-In-Kennlinien des Dünnfilmtransistors gemäß dem Ausführungsbeispiel ·
Die Fig. 1 zeigt einen typischen Grundaufbau des Dünnfilmtransistor gemäß einem Ausführungsbeispiel. In dem Ober-15
flächenteil einer auf einem isolierenden Substrat 101 angebrachten Halbleiterschicht 102 sind eine Source-Schicht bzw. Source-Zone 103 und eine Drain-Schicht bzw. Drain-Zone 104 gebildet; auf den Bereichen der Halbleiterschicht n 102 zwischen der Source-Zone 103 und der Drain-Zone 104, an der linken Seite der Source-Zone 103 und an der rechten Seite der Drain-Zone 104 sind jeweils Isolierschichten 105-1 105-2 bzw. 105-3 ausgebildet; ferner sind auf der Isolierschicht 105-1 eine Gate-Elektrode 106, in elektrischem ot- Kontakt mit der Source-Zone 103 eine Source-Elektrode 107 und in elektrischem Kontakt mit der Drain-Zone 104 eine Drain-Elektrode 108 gebildet.
Bei dem Dünnfilmtransistor gemäß dem Ausführungsbeispiel OQ mit dem in Fig. 1 gezeigten Aufbau ist die Halbleiterschicht 102 aus einem polykristallinem Si1lcium-Dünnflim gebildet, der die vorangehend beschriebenen Eigenschaften hat, während die Source-Schicht bzw. -Zone 103 und die Drain-Schicht bzw. -Zone 104 zwischen der Halbleiterschicht 102 ok und den beiden Elektroden, nämlich der Source-Elektrode
-11- DF. 300 2
107 und der Draιn-f1ektrode 108 als Dotierungsschichten in. der Halbleiterschicht 102 ausgebildet sind, die durch Diffusion eines zur Gruppe III oder V des periodischen Systems gehörenden Elements wie Bor (B) oder Phosphor (P) in die aus dem polykristallinen Silicium bestehenden Halbleiterschicht 102 gebildet sind, wodurch ein Übergang oder ein ohmscher Kontakt mit der jeweils entsprechenden Elektrode gebildet wird.
Die Isolierschicht 105 kann aus einem Material wie Siliciumnitrid, S 10 „ , Al9O, oder dergleichen gebildet sein, LL?
das nach dem chemischen Dampfablagerungsverfahren (CVD), dem chemischen Niederdruck-Dampfablagerungsverfahren (LPCVD) oder dem chemischen Plasma-Dampfab 1agerungsverfahren (PCVD) aufgebracht wird.
Als Reaktionsgas für die Herstellung des die Halbleiterschicht 102 bildenden polykristallinen Si 1 iclum-DünnfιIms zählen Substanzen, die Silicium als Komponentenatome aufweisen, wie beispielsweise Monosilan (SiH,), Disilan (Si0H,
η Lb
„ρ- und dergleichen, wobei diese Substanzen nötigenfalls mit Gasen wie H' , Ar, He oder dergleichen verdünnt werden können .
Die Feldeffekt-Dünnfilmtransistoren können in eine Aus-3Q führung, bei der eine Gate-Isolierschicht auf einer Gate-Elektrode angebracht ist (Ausführung mit tiefliegendem Gate), und in eine Ausführung unterteilt werden, bei der eine Gate-Elektrode auf einer Gate-Isolierschicht angebracht ist (Ausführung mit hoch liegendem Gate). Andererseits können dirsp Dünnfilmtransistoren auch in eine Aus-
-12- DE 3002
führung, bei der die Source-Εlektrode und die Drain-Elek-5
trode an der Grenzfläche zwischen der Isolierschicht Und der Halbleiterschicht angebracht sind (koplanare Ausführung), und eine Ausführung unterteilt werden, bei der die Source-E1ektrode und die Draιn-EJoktrode an der Halbleiter-Λ ebene angebracht sind, die der Grenzfläche zwischen der Isolierschicht und der Halb lei tersch ι cht gegenübersteht (versetzte Ausführung). Daher gibt es bekanntermaßen insgesamt vier Kombinationsarten. Der Aufbau gemäß der Darstellung in der Fig. 1 ist ein Beispiel für den Dünnfilmtransistor gemäß dem Ausführungsbeι spiel, der als koplaha-
rot Felde ffekt-Dünnfilmtransistor mit hochllegendem Gatfe bezeichnet wird.
Im Falle des polykristallinen Silicium-Dünnfilms in dem or. Dünnfilmtransistor gemäß dem Aus führ unqsbeispi el entsteht
in der Nähe der Substratoberfläche eine amorphe oder mikrokristalline Schicht mit geringer Kristallausrichtung; im Ablauf des Kristallwachstums tritt eine fächerförmige Ausbreitung der Richtung des Wachens des Films auf, wie es „j- häufig in einer Anzahl won fotografischen Aufnahmen des Dünnfilms im Querschnitt beobachtet wurde. Aus diesem Grund kann als hinsichtlich der Beweglichkeit besser und vorteilhafter die Ausführung mit dem hochliegenden Gate angesehen werden, bei der die Filmwachstumsfläche mit QQ größeren Korngrößen genutzt wird.
Infolgedessen werden bei dem Ausführungsbeispiel die Halbleiterschicht 102 und die Isolierschicht 101J gemäß der Darstellung in der Fig. 1 kontinuierlich ohne Unterbrechung des Vakuums in dem Anlaqensystem für die Schichtenbildung
-1 5- DL 3ÜÜ2
geformt und dann Bereiche der Halbleiterschicht mit Fremd-5
stoffen zur Bildung der Source-Zone und der Drain-Zone dotiert, wodurch die Grenzflächen-Pegeldichte herabgesetzt werden kann, um die Schwellenspannung Vth herabzusetzen.
Aufgrund des geringen Pegeluntersch ieds können Durchbrüche zwischen dem Gate und der Source und zwischen dem Gate und dem Drain auf 0,1 % oder darunter herabgesetzt werden.
Ferner besteht keinerlei auf einer Ungleichförmigkeit der
, c Elektrode beruhende Unterbrechung an dem Source-Elektroden-
bereich oder dem Drain-Elektrodenbereich.
Bei dem Dünnfilmtransistor gemäß dem Ausführungsbeispiel kann der Wasserstoffgehalt bzw. H-Gehalt in der Halbleiterschicht aus dem polykristallinen Silicium-Dünnflim nach verschiedenerlei Verfahren gesteuert werden.
Beispielsweise kann die Steuerung unter bestimmten Bedingungen nach dem Verfahren, bei dem ein Silicium wasserstoff
oc wie SiH., Si„H, oder dergleichen durch Glimmentladungs-Zersetzung ausgeschieden wird (GD-Verfahren), nach dem Verfahren, bei dem ein" Aufsprühen mit einer Si-Antikathode in einem H„ enthaltenden Gas ausgeführt wird (SP-Verfahren), nach einem Verfahren, bei dem eine Dampfablagerung von Si
3Q durch Elektronenstrahlen in einer H~-Plasma-Atmosphäre erfolgt (IP-Verfahren), nach einem Verfahren, bei dem eine Dampfablagerung in einer H„-Atmosphäre unter Hochvakuum ausgeführt wird (HVD-Verfahren) oder ferner nach einem Verfahren ausgeführt werden, bei dem der nach dem chemischen
-14- DE 3002
Dampfablagerungsv/erfahren oder dem chemischen Niederdruck-Dampf ablagerungsverfahren gebildete polykristalline SiIiciumfilm einer H„-Plasma-Behandlung oder dergleichen unterzogen wird. Im einzelnen ist hinsichtlich des Dünnfilmtransistors gemäß dem Ausführungsbeispiel anzumerken, daß o die nach dem GD-Verfahren, dem SP-Verfahren und dem IP-Verfahren selbst bei niedrigen Temperaturen von 350°C bis 5000C gebildete Dünnfilm-Halbleiterschicht aus dem polykristallinen Silicium, soweit sie unter Erfüllung der offenbarten Beschränkung des H-Gehalts gebildet ist, Transistor-
. p. Eigenschaften bzw. -Kennwerte ergeben kann, die mit einem aus dem Stand der Technik bekannten polykristallinen SiIiciumfilm vergleichbar sind, der beispielsweise nach dem CVD-Verfahren oder dem LPCVD-Verfahren bei hoher Temperatur (von 600 C und darüber) und nachfolgender H7-Plasma-
2Q Glühbehandlung hergestellt ist; darüberhinaus ergibt die Halbleiterschicht des Dünnfilmtransistors gemäß dem Ausführungsbeispiel eine hohe Beständigkeit und Zuverlässigkeit, was direkt die Brauchbarkeit der Schicht für den Dünnfilmtransistor anzeigt.
Die in dem polykristallinen Silicium-Dünnfilm enthaltenen Wasserstoffatome (H) bestehen hauptsächlich an der Korngrenze des polykristallinen Silicium und sie sind mit den Si-Atomen in der Form Si-H gebunden. Manchmal ist jedoch zu erwarten, daß sie in der Form 5i=H„ oder Si= H, gebunden sind oder in der Form freier Wasserstoffatome vorliegen. Wegen des in derart unstabilen Zuständen enthaltenen Wasserstoffs könnten mit dem Ablauf der Zeit bzw. der Alterung Änderunqen der Eigenschaften auftreten. An einer Vielzahl von Versuchsergebnissen wurde beobachtet, daß bei
-15- DE 3002
einem Wert des H-Gehalts von 3 Atom-?Ä oder darunter im 5
wesentlichen keine Verschlechterung, insbesondere keine zeitliche bzw. Alters-Änderung der Transistoreigenschaften auftritt, so daß dadurch die Eigenschaften beständig gehalten werden können. Es wurde nämlich beispielsweise bei einem H-Gehalt von über 3 Atom-?o bei dem fortgesetzten Schalten des Transistors beobachtet, daß die effektive Trägerbeweglichkeit abnimmt und mit dem Ablauf der Zeit der Ausgangs-Drain-Strom unter Änderung der Schvuellenspannung absinkt. Bei dem Dünnfilmtransistor soll daher der H-Gehalt 0,01 bis 3 Atom-?Ä, besser 0,05 bis 2 Atom-?i und am günstigsten 0,1 bis 1 Atom-?o betragen.
Die Messung des Wasserstoffgehalts in dem in dem Dünnfilmtransistor gebildeten polykristallinen Si 1icium-Dünnfilm
2Q wurde mittels eines herkömmlicherweise bei chemischen Analysen verwendeten Wasserstoff-Analysators ausgeführt (EIement-Analysator Modell 240 von Perkin Eimer Co.), wenn der Gehalt 0,1 Atom-?o oder darüber betrug. In einem jeden Fall wurden 5 mg einer Probe in einen Halter des Analysators
2g eingegeben, das Wasserstoffgewicht gewogen und der Wasserstoffgehalt in Atom-% berechnet.
Die Mikroanalyse eines Wasserstoffgehalts von weniger als 0,1 % wurde mittels eines Sekundärionen-Massenspektrometers (SIMS, Modell IMS-3f von Cameca Co.) ausgeführt. Diesem Analyseverfahren folgte ein herkömmliches Verfahren. D.h., es wurde zum Verhindern einer Aufladung Gold in einer Dicke von 20 nm auf einen Proben-Dünnfilm aufgedampft und die Messung wurde unter den folgenden Bedingungen ausgeführt: Ionenenergie der Primär-Ionenstrahlen 8 keV,
-16- DE 3002
Probenstrom 5 χ 10 A, Punktegröße 50 um Durchmesser 5
und Ätzfläche 250 μπ\ χ 250 pm; damit wurde das Messungsitttensitätsverhältnis von H -Ionen in Bezug auf Si -IöHfeh bestimmt, aus dem der Wasserstoffgehalt in Atom-X berechnet wurde.
Als nächstes wird das Verfahren zum Bilden der mit den Störstoffen für die begrenzten Source-und Drain-Zonen gemäß der vorstehenden Beschreibung dotierten Halbleiterschicht beschrieben.
Bei dem Verfahren für den Dünnfilmtransistor wird während
des Vorgangs der Schichtenbildung ein Niedrighalten der Substrattemperatur unter 6000C angestrebt, da hauptsächlich ein Glassubstrat verwendet wird; der Gehalt des in „j-j der Schicht enthaltenen Wasserstoffs wird so gesteuert, daß er auf 3 Atom-?o oder darunter gehalten wird.
Zum Bilden einer dotierten Halbleiterschicht können das Gasphasen-Diffusionsverfahren oder das Festphasen-Diffu-
2g sionsverfahren angewandt werden, wobei in jedem Fall zugleich eine Plasma-Behandlung ausgeführt werden kann. Als ein weiteres Verfahren zum Bilden einer dotierten Halbleiterschicht ist ein Verfahren zu nennen, bei dem eine Dotierstoffquelle ionisiert wird und die Ionen beschleu-
3Q nigt und implantiert werden (Ionenimplantationsverfahren)· Im Falle dieses Verfahrens können nach der Implantation aus der Dotierstoffquelle eine Wärmebehandlung, eine Behandlung in einem Plasma oder eine Wärmebehandlung in einem Plasma ausgeführt werden. Als Dotierstoffquelle für die Gasphasendiffusion oder die Ionenimplantation können
όό Ι /DJD
-17- DE 3002
Gase wie B7H., BCl-,, AsH,, GeH^, PH, usw., der Dampf von BBr,, der Dampf von PCI-, und Dämpfe von B, P, As*, Ga, Sb usw. verwendet werden. Als■Festkörper-Dotierstoffquellen für die Festphasendiffusion zählen polyknstal1ines Silicium, amorphes Silicium, amorphe SiIiciumnitride (Si-N-H), . n amorphe Siliciumoxide oder dergleichen, die mit Elementen der Gruppe III oder \l dotiert sind, wie mit P, B oder dergleichen. Ferner ist es möglich, einen Dampfablagerungsfilm eines Metalls wie Al, Au, In oder dergleichen zu verwenden .
Bei der Herstellung des Dürmfilmtransistors kann als Ergebnis von ausführlichen Untersuchungen und Versuchen bei einer Substrat temperatur im Bereich von 400 bis 600°C während des Bildens der dotierten Halble1terschicht durch
2Q geeignete Wahl der Werte der Parameter wie der Plasma-Leistung, des Gasdrucks, der Ionenbeschleunigungsspannung und dergleichen der Wasserstoffgehalt in der Halbleiterschicht aus dem polykristallinen Silicium auf 3 Atom-?i oder darunter gesteuert werden; die Schichtdicke der dotierten Teile
2g der Halbleiterschicht für die Source-Zone und die Drain-Zone kann auf 20 bis 200 nm heruntergehalten werden; ferner können die Überlappungsbereiche zwischen der Gate-Elektrode und der Source-Zone sowie zwischen der Gate-Elektrode und der Drain-Zone (nämlich nach Fig. 1 die Bereiche, an denen der linke Endteil der Gate-Elektrode 106 den rechten Endteil der Source-Zone 103 überlappt sowie der rechte Endteil der Gate-Elektrode 106 den linken Endteil der Drain-Zone 1OA überlappt) in zufriedenstellender Weise auf einer Breite von 200 nm oder darunter gehalten werden, wodurch wirkungsvoll die Aufgabe der Erfindung gelöst wird.
-18- DE 3002
Die Breite der jeweiligen Überlappungsbereiche beträgt 5
vorzugsweise 150 nm oder weniger und am günstigsten 120 nm oder weniger.
Bei diesem Dünnfilmtransistor ist aufgrund des vorangehend beschriebenen Aufbaus die jeweilige Kapazität zwischen der Gate-Elektrode und der Source-Zone sowie zwischen der Gate-Elektrode und der Drain-Zone ausgeprägt kleiner, so daß eine hohe Ansprechgeschwindigkeit, gleichförmige Eigenschäften sowie eine hohe Beständigkeit und Zuverlässigkeit
, - erreicht werden.
Io
Für das Entfernen der Dotierstoffquelle nach der Festphasendiffusion ist anzustreben, ein Ätzen unter Verwendung eines Ätzmittels auszuführen, das ein außerordentlich hohes Verhältnis der Ätzgeschwindigkeit für die dotierte Halbleiterschicht zu derjenigen für dieDotierstoffquelle hat. Dadurch ist es möglich, die Höhe der Oberfläche der dotierten Fläche gleich derjenigen der Grenzfläche zwischen der Isolierschicht und der Halbleiterschicht zu machen.
Zum Messen der Tiefe der dotierten Halbleiterschicht
(Schichtdicke) des Dünnfilmtransistors werden gleichzeitig die dotierte Halbleiterschicht und die darunterliegende Halbleiterschicht nach dem Schrägpolierverfahren poliert, OQ wonach ein Farbätzen erfolgt und das Schichtausmaß gemessen und berechnet wird.
Die zeitliche Änderung des Transistors mit dem polykristallinen Si 1icium-Dünnfilm wurde zum Veranschaulichen der Wirkung der erfindungsgemäßen Gestaltung nach dem nachstehend
fm·» β β
Φ Λ * ft · 4 * ·
* *■ κ λ a
-19- DE 3002
beschriebenen Verfahren ermittelt: 5
Es wurde ein Dünnfilmtransistor mit dem Aufbau gemäß der Darstellung in Fig. 2 hergestellt, wonach unter Anlegen einer Gate-Spannung V„=40 V an eine Gate-Elektrode 206 und einer Drain-Spannung Vn = 40 V zwischen eine Source-Elektrode 207 und eine Drain-Elektrode 208 der zwischen der Source-Elektrode 207 und der Drain-Elektrode 208 fliessende Drain-Strom In mittels eines Elektrometers (Elektrometer 610 C von Keithley) überwacht wurde, um damit eine zeitliche Änderung des Drain-Stroms zu messen. Die pro-
zentuale zeitliche Änderung wurde dadurch bestimmt, daß die Änderung des Drain-Stroms nach einem durchgehenden Einschalten über 500 Stunden durch den anfänglichen Drain-Strom dividiert wurde und der erzielte Wert mit 100 multi-2_ pliziert wurde, so daß der Wert in Prozent ausgedrückt wurde.
Die Schwellenspannung V,,, des Dünnfilmtransistors wurde, wie es herkömmlicherweise bei Metalloxidhalbleiter-Feld-OP-effekttransitoren (MOS-FET) ausgeführt wird, als derjenige Punkt definiert, an dem die aus dem geradlinigen Abschnitt in der Vn/ !^-Kennlinie extrapolierte Linie die Abszisse für Vn schneidet. Die Schwellenspannung VTU wurde
U I Π
vor und nach einer zeitlichen Änderung gleichzeitig über- QQ prüft und die Änderungsgröße in Volt dargestellt.
Gemäß der Offenbarung ist es insbesondere bei dem ßilden der Halbleiterschicht und der Dotierungsschicht gemäß der Glimmentladungs?ersetzung eines Gases einer Siliciumwasserstoffverbindung (GD-Verfahren), dem Aufsprühen von SiIi-
-20- DE 3002
nium in einer H9-Atmosphäre, dem Ionenbesehichtungsverfahren (IP-Verfahren) oder dem Ultrahochvakuum-Aufdampfen (HVD-Verfahren) möglich, bei einer Substrat-Ober f lächentemperatur von 600 C oder darunter (im Bereich von ungefähr 35Ö bis 600 C) einen polykristallinen Silicium-Dünnfilm zu formen, der zur Erfüllung der für den Dünnfilmtransistor gestellten Aufgabe geeignet ist. Dieser Umstand ist nicht nur hinsichtlich der gleichförmigen Erwärmung des Substrats oder der Wahl eines billigen Substratmaterials großer Fläche bei der Herstellung einer Ansteuerungsschal-.R tung oder einer Abtastschaltung großer Fläche für eine
großflächige Vorrichtung vorteilhaft, sondern auch insofern von Bedeutung, als der Erfordernis des Verwendens einer lichtdurchlässigen Glasplatte als Substrat für eine Durchlaß-Anzeigevorrichtung oder der Verwendung bei einer on Bildaufnahmevorrichtung wie im Falle eines Lichtempfangselements in der Ausführung eines fotoelektrischen Wandlers entsprochen werden kann, bei dem Licht von der Seite des Substrats her einfällt.
rjp- Demgemäß können auch außer den herkömmlicherweise nach dem Stand der Technik eingesetzten wärmebeständigen Gläsern wie hochschmelzenden Gläsern, Hartglas und dergleichen, wärmebeständigen Keramikmaterialien, Saphir, Spinell, SiIiciumplättchen usw. gewöhnliche tiefschmelzende Gläser,
gg wärmebeständige Kunststoffe oder dergleichen angewendet werden, da bei dem Dünnfilmtransistor im Vergleich zu den Verfahren nach dem Stand der Technik in Bereichen niedriger Temperaturen gearbeitet werden kann.
-21- DE 3002
Für das Glassubstrat können gewöhnliches Glas mit einem Erweichungspunkt von 630 C, gewöhnliches Hartglas mit einem Erweichungspunkt von 780°C, überhartes Glas mit einem Erweichungspunkt von 8200C (überhartes Glas ersten Grades nach der japanischen Industrienorm, JIS) oder dergleichen verwendet werden.
Bei dem Verfahren zur Herstellung des Dünnfilmtransistors besteht ein Vorteil darin, daß die Filme ohne Beeinträchtigung des Substrats gebildet werden können, da jegliches p. Substrat so eingesetzt werden kann, daß die Substrattemperatur unter dem Erweichungspunkt des verwendeten Substrats gehalten werden kann.
Bei den nachstehend beschriebenen Beispielen wurde in er-2Q ster Linie als Substratglas aus den gewöhnlichen Gläsern
(Kristallgläsern) mit verhältnismäßig niedrigen Erweichungspunkten das Glas Corning //7059 verwendet, jedoch ist es natürlich möglich, als Substrat ein Quarzglas mit einem Erweichungspunkt von 1500 C einzusetzen. Vom praktischen OC Gesichtspunkt gesehen ist jedoch die Verwendung gewöhnlicher Gläser im Hinblick auf die Herstellung der Dünnfilmtransistoren unter geringen Kosten und über großen Flächen vorteilha ft.
Ein Feldeffekt-Dünnfilmtransistor (FE-TFT), bei dem ein Wasserstoff enthaltender polykristalliner SiIicium-Dünnfilm gemäß den vorangehenden Angaben verwendet wird und der den vorangehend beschriebenen Aufbau hat, ist hinsichtlich der Trans ι πtoreigenschaften besser (effektive Trägerbeweglichkeίt, Schwellenspannung, Ein/Ausschaltverhältnis,
-22- DE 3002
Steilheit und dergleichen), ohne daß während des durch-5
gehenden Betriebs zeitliche bzw. Alterungs-ftnderungen der Transistoreigenschaften auftreten; ferner hat dieser Transistor wegen der geringen Überlappung zwischen der Gate-Elektrode und der Source- oder Drain-Zone eine hohe Ansprechgeschwindigkeit ; weiterhin können die Ausbeute und die Exemplarstreuunq bemerkenswert verbessert werden; dadurch ist es möglich, stabile Abtastschaltungen oder Ansteuerungsschaltungen für Anzeige- oder Bildaufnahmevorrichtungen zu schaffen, bei welchen Flüssigkristalle (LC), ,.. Elektroluminiszen ^Materialien (EL) oder elektrochrome Materialien (EC) eingesetzt werden.
Nachstehend werden zur weiteren Veranschaulichung des Dünnfilmtransistors anhand von Beispielen die Herstellung „n der polykristallinen Silicium-Dünnflime, die Herstellungsverfahren des Dünnfilmtransistors und die Ergebnisse hinsichtlich des Verhaltens des Dünnfilmtransistors in Einzelheiten beschriebenes Beispiel 1
Bei diesem Beispiel wird die Erzeugung eines polykristallinen Silicium-DünnfιIms auf einem Substrat nach dem Glimmentladungs-Zersetzungsverfahren und die Herstellung eines 3Q Dünnfilmtransistors unter Verwendung des Dünnfilms beschrieben. Die Bildung des polykristallinen Si 1icium-Dünnfilms erfolgte mittels einer Einrichtung gemäQ der Darstellung in Fig. 3. Als Substrat 300 wurde Corning-Glas //7059 mit einer Dicke von 0,5 mm verwendet.
* w m ι α
-23- DE 3002
Zuerst wurde das Substrat 300 nach dem Waschen an seiner Oberfläche mit einem Gemisch aus (HF+HNO-, + CH,CQOH) leicht angeätzt, wonach das Substrat nach dem Trocknen an einem beheizten Substrathalter 302 angebracht wurde, der an der Anodenseite in einer glockenförmigen Vakuumablagerungskammer bzw. Glocke 301 angeordnet war.
Danach wurde die Glocke 301 mittels einer Diffusionspumpe 309 auf ein Grundvakuum von 0,267 χ 10 Pa (2 χ 10~ Torr) evakuiert. Dieser Vorgang wurde sorgfältig vorgenommen,
1,- da ein Reaktionsgas nicht wirkungsvoll an der Filmbildung teilnimmt und darüberhinaus auch im Film Einlagerungen von Sauerstoffatomen (0) oder Stickstoffatomen (N) auftreten und eine beträchtliche Änderung des spezifischen Widerstands des Films herbeiführen können, falls der Vakuumgrad
2Q gering ist. Als nächstes wurde die Substrattemperatur Ts angehoben und das Substrat 300 auf 500 C gehalten (wobei die Substrattemperatur mittels eines Thermoelements 303 überwacht wurde). Danach wurde zum Reinigen der Oberfläche des Substrats 300 in die Glocke 301 H2-GaS unter Steuerung
2g mittels einer Mengenströmungs-Steuereinheit 308 eingeleitet, wonach die Reaktionsgase eingeleitet wurden. Die Substrattemperatur Ts wurde auf 350 C eingestellt. Während der Entladung wurde der Druck in der Glocke auf 26,7 Pa (0,2 Torr) gehalten.
Bei diesem Beispiel wurde als einzuleitendes Reaktionsgas ein Gasgemisch aus SiH.-Gas unter Verdünnung auf 3 Vol-?o mit leicht zu handhabenden H9-GaS verwendet (SiH. (3)/ H9). Die Gasströmungsgeschwindigkeit wurdf über eine Men-
Ncm
genströmungs-Steuereinheit 304 auf 5 (5 SCCM) oe-
min
-24- DE 3002
steuert. Der Druck in der Glocke 301 wurde mittels eines 5
Absolutdruckmessers 312 durch Steuern eines Drucksteuerventils 310 an der Absaugseite der Glocke 301 auf einen vorbestimmten Wert, wie beispielsweise 26,7 Pa (0,2 Torr) eingestellt. Nachdem der Druck in der Glocke 301 beständig war, wurde mittels einer Spannungsquelle 314 an eine Kathodenelektrode 313 ein elektrisches Hochfrequenzfeld mit 13,56 MHz angelegt, um die Glimmentladung einzuleiten. Die Spannung betrug 0,7 kV bei einem Strom von 60 mA und einer Hochfrequenz-Entladungsleistung von 20 W. Unter diesen Be-
dingungen wurde die Entladung über 60 Minuten fortgesetzt, 15
um das Bilden des polykristallinen Siliciumfilms zu vollenden, wonach die Entladung unterbrochen wurde und auch das Einströmen des Anfangs-Gases unterbrochen wurde. Danach wurde die Substrattemperatur auf 180 C abgesenkt und das
on Substrat auf dieser Temperatur gehalten, um es für den ZO
nächsten Vorgang vorzubereiten.
Die Filmablagerungsgeschwindigkeit von Silicium unter diesen Bedingungen betrug 0,02 nm/s. Der gebildete Film hatte o_ eine Dicke von 360 nm und war bei Verwendung eines Kreis-
ring-Blaseauslasses in Bezug auf die Substratabmessungen 120 χ 120 mm innerhalb von +_ 10?ό gleichförmig.
Der polykristalline SiIiciumfiIm hatte η-Leitfähigkeit mit OQ einem Widerstandswert von ungefähr 10 0hm χ cm. Als nächstes wurde nach dem in Fig. 4 gezeigten Verfahren unter Verwendung dieses Films ein Dünnfilmtransistor hergestellt.
Nach der Ablagerung des polykristallinen Siliciumfilms gemaß der vorstehenden Beschreibung wurde auf dem polykristal-
β · A *
-25- DE 3002
len Siliciumfilm auf dem Substrat eine Isolierschicht fol-5
gendermaßen gebildet:
Auf gleichartige Weise wie bei der Herstellung des polykristallinen Siliciumfilms wurde die Glocke evakuiert, wo-
bei die Substrattemperatur Ts auf 450 C eingeregelt wurde; X O- '^ *3
dann wurden mit 20 N(rm (20 SCCM) NH,-Gas und mit 5 ^?
in in -> min
(5 SCCM) mit H2 auf IO Vol-% verdünntes SiH^-Gas (SiH^(10)/H2) in die Glocke eingeleitet, in der die Glimmentladung ausgelöst wurde, um eine Isolierschicht (SiNH-FiIm) 105 mit einer Dicke won 250 nm abzulagern (Schritt Fig. 4 (b)).
Als nächstes wurde auf die Isolierschicht 105 durch Dampfablagerung ein wärmebeständiger Metallfilm 401 wie ein Mo-Film oder dergleichen gebildet. Danach wurden zum Bilden «λ der Souree-Zone und der Drain-Zone durch Fotoätzung in der Isolierschicht 105 Öffnungen gebildet.
Während dieses Vorgangs wurde der wärmebeständige Metallfilm 401 durch das übliche Fotoätzen auf dem Gate-Elektro-2g denabschnitt zurückbelassen (Schritt nach Fig. 4(c)).
Darauffolgend wurde das Substrat mit der Beschichtung gemäß der Darstellung in der Fig. 4 (c) wieder in die Glocke 301 eingesetzt und die Substrattemperatur Ts auf 500 C gehalten.
Danach wurde mit Wasserstoffgas auf 4000 Vol-ppm verdünntes PH-j-Gas (PH-j(4000)/H2) in die Glocke 301 eingelassen und der Druck in der Glocke auf 26,7 Pa (0,2 Torr) eingeregelt, woraufhin bei 13,56 MHz und einer Leistung von 400 W über
-26- DE 3002
50 Minuten die Glimmentladung herbeigeführt wurde, um eine 5
mit P dotierte η -Halbleiterschicht zu bilden (zur Formung der Source-Zone 103 und der Drain-Zone 104)(Schritt nach Fig. 4(d)).
Die η -Halbleiterschicht hatteeine Schichtdicke von 150 nm und eine Oberflächen-Widerstandsfähigkeit von 0,1 Ohm je Quadratflächeneinheit.
Darauffolgend wurde zur Bildung von Elektroden Aluminium
_. aufgedampft, das danach zu einem erwünschten Leitermuster υ
tffeätzt wurde, um die Source-Elektrode, die Drain-Elektrode und die Gate-Elektrode zu bilden (Schritt nach Fig. 4(B)).
Der auf diese Weise hergestellte Dünnfilmtransistor hatte „n eine Kanallänge von 20 pm, eine Kanalbreite von 650 pm und eine Kanalüberlappung von 140 nm.
Die Fig. 5 zeigt als Beispiel Kennlinien des auf diese Weise hergestellten Dünnfilmtransistors. In der Fig. 5 sind
nc Beispiels-Kennlinien des Dünnfilmtransistors gezeigt, die den Zusammenhang zwischen dem Drain-Strom I~ und der Drain-Spannung Vp. mit der Gate-Spannung Vn als Parameter veranschaulichen. Die Schwellenspannung des Gate beträgt nur 3V, während das Verhältnis des Stroms bei Vn
QQ bei Vp = 0 V dreistellig oder höher ist.
während das Verhältnis des Stroms bei Vn = 20 V zu dem Strom
Auf die vorstehend beschriebene Weise wurden fünf Proben Nr. 101 bis 105 hergestellt und die Kennwerte dieser Dünnfilmtransistoren gemessen, wobei die in der Tabelle 1 dargestellten Ergebnisse erzielt wurden.
DF. 3002
Tabelle
Probe Nr. 101 102 103 104 105
Dotierschicht
dicke (nm)		 10 30 110 150 320
H-Gehalt "
(Atom-?i)		 0,03 0,1 0,5 1,9 4,0
effektive Be
weglichkeit
'(cm /V.s)		 0,08 1,2 4,5 5,6 5,8
Schwellenspg.
Vth (v)		 8,0 4,0 3,2 3,0 3,1
zeitl. Änderung
(S)		 0,5 0 0 0 5,1
Überlappungsbreite
d. Gate-Elektrode
(nm)		 10 28 100 140 300
Gemäß den in der vorstehenden Tabelle 1 dargestellten Ergebnissen werden dann, wenn der Wasserstoff gehalt 3 Atom-?o oder weniger beträgt und die dotierte Halbleiterschicht eine Schichtdicke von 200 nm oder weniger hat, die Kennwerte des Dünnfilmtransistors als hervorragend befunden, wobei keine zeitliche Änderung auftritt und auch die Schaltgeschwindigkeit hoch ist.
Beispiel 2
Nach Ablagerung eines polykristallinen SiIiciumfilms entsprechend dem gleichen Vorgehen wie bei dem Beispiel 1 bei einer Substrat temperatur von 500°C für die Glimmentladungs-Zersetzung, einer Hochfrequenz-Entladungsleistung von 50 W (Elektrodendurchmesser 20 cm), einem Durchsatz
-28- DE 3002
von 10 Ncm (ίο SCCM) an Silangas (SiH.(3)/Ho) und einem mm 4 2
Druck won 6,67 Pa (0,05 Torr) wurde auf den SiIjciumfilm unter den gleichen Bedingungen wie bei dem Beispiel 1 kontinuierlich eine Isolierschicht mit einer Dicke von 350 nm aufgebracht.
Danach wurden entsprechend dem Fotoätz-Verfahrensschritt Öffnungen zum Bilden der Source-Zone und der Drain-Zone in der Isolierschicht gebildet und nach dem Wiedereinsetzen
des Substrats in die Glocke die Substrattemperatur auf 550°C gehalten.
Dann wurde mit Wasserstoffgas auf 5000 Vol-ppm verdünntes B2H6-GaS (B2H6(5000)/H2) in die Glocke 301 eingelassen, um den Druck in der Glocke auf 26,7 Pa (0,2 Torr) einzuregeln, on woraufhin die Glimmentladung herbeigeführt wurde, um eine mit B dotierte p-Halbleiterschicht (Dotierungsschicht) zu erhalten.
Die dotierte Schicht hatte eine Schichtdicke von 150 nm und eine Oberflächen-Widerstandsfähigkeit von 0,1 0hm je Quadratflächeneinheit.
Als nächstes wurden nach dem gleichen Vorgehen wie bei dem Beispiel 1 die jeweiligen Source-Drain- und Gate-Elektroden QQ gebildet, um einen Dünnfilmtransistor herzustellen. Nach diesem Verfahren wurden fünf Proben Nr. 201 bis 205 hergestellt.
Die Ergebnisse der Messungen der Dünnfilmtransistor-Eigenschäften bei den jeweiligen Proben sind in der Tabelle 2 dargestel1t.
• O ♦ »
-29- DE 3002
Probe Nr. Tabe 201 lie 2 203 204 205 '
5 Dotierschicht-
dicke (nm)		 12 202 100 150 300
H-Gehalt ■
(Atom-?i)		 0,02 28 0,4 1,8 3,2
effektive Be
weglichkeit
(cm /V.s)		 0,05 0,2 3,0 4,5 4,3
10 Schwellenspg.
Vth (V)		 10,2 0,8 5,0 5,3 5,0
zeitl* Änderung
(S)		 0,8 6,8 0 0 3,0
15 Überlappungsbreite
d. Gate-Elektrode
(nm)		 10 0,1 95 150 300
25
Beispiel 3
An Fensterbereichen für die Source- und Drain-Dotierung einer nach dem gleichen Vorgehen wie bei dem Beispiel 1 gebildeten polykristallinen Siliciumschicht (mit der Schichtdicke von 500 nm) auf einem Glassubstrat wurden nach dem Ionenimplantationsverfahren bei einer Substrattemperatur von 500°C unter einer Beschleunigungsspannung von 50 keV Bor-Ionen B in einer Dotierungsmenge von 10 Atome/cm implantiert.
Danach wurde eine Probe in den Substrathalter in der Glocke 301 nach Fig. 3 eingesetzt und über eine Stunde eine Wärmebehandlung bei einer Substrattemperatur von 500 C und einer WasserstoffρJnsma-Leistung von 100 W ausgeführt, um eine mit B dotierte Halbleiterschicht mit einer Dicke von 130 nm
m w w ·
-30- DE 3002
zu bilden. Danach wurden mit dem gleichen Vorgehen wie bei 5
dem Beispiel 1 Elektroden gebildet, um einen Dünnfilmtransistor zu erzeugen (dessen riächenwiderstandsfähigkeit an der Überfläche der dotierten Halbleiterschicht 0,1 Ohm je Quadratflächeneinheit betrug).
Nach dem Verfahren gemäß der vorstehenden Beschreibung mit der Ausnahme, daß die Bedingungen für die Ioneninjektion verändert wurden, wurden verschiedenerlei Dünnfilmtransistoren hergestellt, deren Kennwerte in Bezug auf den Was-
serstoffgehalt und die Schichtdicke der Dotierungsschicht 15
einschließlich der Kennwerte bei dem vorangehenden Beispiel in der Tabelle 3 gezeigt sind (Proben Nr. 301 bis 305).
Probe Nr. 301 Tabelle 3 304 305
20 Dotierschicht
dicke (nm)		 10 302 303 130 290
H-Gehalt
(Atom-S)		 0,02 35 72 1,0 2,5
effektive Be
weglichkeit
(cmVV.s)		 0,1 0,1 0,5 3,2 3,0
25 Schwellenspg.
(Vth (V)		 12 0,9 2,5 6,0 6,0
zeitl. Änderung
(S)		 0,5 7,4 6,1 0 2,5
30 Überlappungsbreite
d. Gate-Elektrode
(nm)		 5 0,2 0 100 240
20 50
Bei den vorstehend beschriebenen Beispielen wurde als Substrat Corning-Glas //7059 verwendet. Selbst wenn die Wärme-
-31- DE 3002
behandlungs-Temperaturen und die Substrat-Temperaturen 5
angehoben werden, können gleichartige Kennwerte unter Verwendung von ultrahartem Glas oder Quarzglas erzielt werden. Daher können gemäß den Ausführungsbeispielen wegen dieses beträchtlich hohen Freiheitsgrads hinsichtlich der Wahl der Substrate die Substrattemperaturen Ts in einem weiten Bereich von den niedrigen bis zu den höheren Temperaturen in Abhängigkeit von dem Substratmaterial gewählt werden, so daß integrierte Dünnfilmtransistor-Schaltungen mit hervorragenden Eigenschaften unter geringen Kosten und einfach unter Verwendung vereinfachter Einrichtungen hergeb
stellt werden können.
Gemäß der vorstehenden Beschreibung können Dünnfilmtransistoren mit Hochleistungs-Eigenschaften mit polykristalon linen Si 1icium-Dünnfilmen mit Wasserstoff hergestellt werden, die oberflächlich dotierte Halbleiterschichten haben; diese Transistoren können für einfache Bild-Vorrichtungen verwendet werden.
ye Es wird ein Dünnfilmtransistor angegeben, der ein Substrat, eine auf dem Substrat gebildete Halbleiterschicht aus polykristallinem Silicium mit einem Wasserstoffgehalt von 3 Atom-?i oder weniger, eine Source-Zone und eine Drain-Zone, die in dem Oberflächenteil der Halbleiterschicht gebildet
3Q sind, eine auf der Halbleiterschicht an dem Bereich zwischen diesen beiden Zonen gebildete Isolierschicht, eine auf der Isolierschicht gebildete Gate-Elektrode, eine eine elektrische Verbindung mit der Source-Zone bildende Source-Elektrode und eine eine elektrische Verbindung mit der Drain-Zone bildende Drain-Elektrode aufweist, wobei die Über-
-32- DE 3002
lappungsbereiche zwischen der Gate-Elektrode über die darunterliegende Isolierschicht und der Source-Zone sowie zwischen der Gate-Elektrode über die darunterliegende Isolierschicht und der Drain-Zone eine Breite von 200 nm oder weniger hat.
Leerseite

Claims (6)

  1. Tedtke - BüHLiNG - Kinne:-Grope:: ;"; "%x£sJ£M lfc
    rv_ f* Λ.*.'..- ·..".-." '.-■ \-Dipl.-lna H.Tiedtke B
    HeLLMANN - «RAMS - ^TRUIF "
    Dipl.-Chem. G. Bühling Dipi.-lng. R. Kinne Dipl.-Ing R Grupe Dipl.-Ing. B. Pellmann Dipl.-Ing. K. Grams Dipl.-Chem. Dr. B. Struif
    Bavariaring 4, Postfach 20: 8000 München 2
    Tel.: 089-53 9653 Telex: 5-24 845 tipat Telecopier: 0 89-537377 cable: Germaniapatent Mür
    13.Mai 1985 DE 3002
    Patentansprüche
    (1 J Dünnfilmtransι st or , gekennzeichnet durch ein Substrat (IDl), eine auf dem Substrat qebildete Halbleiterschjcht (102) aus polykristallinem Silicium mit einem Wassers to ffqeha11 von 3 Atom-% oder weniqer, eine Source-Zone (103) und eine Drain-Zone (104), die im Oberflächenfeil der Halbleiterschicht qebildet sind, eine auf der Halbleiterschicht an dem Bereich zwischen den beiden Zonen qebildete Isolierschicht (105-1), eine auf der Isolierschicht qebildete Gate-Elektrode (106), eine eine elektrische Verbindung mit der Source-Zone bildende Source-Elektrode (107) und eine eine elektrische Uerbindunq mit der Drain-Zone bildende Drain-Elektrode (108), wobei Überlappunqsbereiche zwischen der Gate-Elektrode über die Isolierschicht unterhalb derselben und der Source-Zone sowie zwischen der Gate-Elektrode über die Isolierschicht unterhalb derselben und der Drain-Zone eine Breite von 200 nm oder weniger haben.
  2. 2. Dünnfilmtransistor nach Anspruch .1, dadurch gekennzeichnet, daß dan Substrat (101) aus einem Glas besteht.
  3. 3. Dünnfilmtransistor nach Anspruch 1, dadurch gekennzeichnet, dnfl da.1? Substrat (101) aus einem wärmebeständiqen Kunststoff besteht.
    A/25
    Dresdner Ben· '"·■--'-n| Kto 3939 844 Bayer. Verelnnf—"- ""--.hen) Wo 50Θ941 Poolschect! r' · <«o. 070-43-804
    -2- DE 3002
  4. 4. Dünnfilmtransistor nach Anspruch 1, dadurch gekenn· 5
    zeichnet, daß das Substrat (101) aus einem wärmebeständigen Keramikmaterial besteht.
  5. 5. Dünnfilmtransistor nach einem der Ansprüche 1 bis
    4, dadurch gekennzeichnet, daß die Überlappungsbereiche eine Breite von 150 nm oder weniger haben.
  6. 6. Dünnfilmtransistor nach einem der Ansprüche 1 bis
    5, dadurch gekennzeichnet, daß die Überlappungsbereiche
    , ~ eine Breite von 120 nm oder weniger haben. 1 &
DE19833317535 1982-05-13 1983-05-13 Duennfilmtransistor Granted DE3317535A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57081260A JPS58197775A (ja) 1982-05-13 1982-05-13 薄膜トランジスタ

Publications (2)

Publication Number Publication Date
DE3317535A1 true DE3317535A1 (de) 1983-11-17
DE3317535C2 DE3317535C2 (de) 1988-07-21

Family

ID=13741396

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833317535 Granted DE3317535A1 (de) 1982-05-13 1983-05-13 Duennfilmtransistor

Country Status (3)

Country Link
US (1) US4814842A (de)
JP (1) JPS58197775A (de)
DE (1) DE3317535A1 (de)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4950614A (en) * 1984-05-15 1990-08-21 Semiconductor Energy Laboratory Co., Ltd. Method of making a tandem type semiconductor photoelectric conversion device
US4727044A (en) 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JP3125981B2 (ja) * 1984-05-18 2001-01-22 株式会社半導体エネルギー研究所 絶縁ゲート型電界効果半導体装置
JPS6114762A (ja) * 1984-06-29 1986-01-22 Toshiba Corp 薄膜電界効果トランジスタの製造方法
JPS6148979A (ja) * 1984-08-17 1986-03-10 Seiko Epson Corp 多結晶シリコン薄膜トランジスタの製造方法
GB2215126B (en) * 1988-02-19 1990-11-14 Gen Electric Co Plc Process for manufacturing a thin film transistor
US5245452A (en) * 1988-06-24 1993-09-14 Matsushita Electronics Corporation Active matric drive liquid crystal display device using polycrystalline silicon pixel electrodes
US4998146A (en) * 1989-05-24 1991-03-05 Xerox Corporation High voltage thin film transistor
JPH04152640A (ja) * 1990-10-17 1992-05-26 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型半導体装置の作製方法
KR950013784B1 (ko) 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7098479B1 (en) 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7576360B2 (en) * 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
US5680229A (en) * 1991-03-27 1997-10-21 Canon Kabushiki Kaisha Photoelectric conversion apparatus with band gap variation in the thickness direction
US7081938B1 (en) * 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US6700133B1 (en) * 1994-03-11 2004-03-02 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US5796116A (en) * 1994-07-27 1998-08-18 Sharp Kabushiki Kaisha Thin-film semiconductor device including a semiconductor film with high field-effect mobility
JP2813147B2 (ja) 1995-02-14 1998-10-22 三菱電機株式会社 微小異物の分析方法、分析装置およびこれらを用いる半導体素子もしくは液晶表示素子の製法
JP3125982B2 (ja) * 1996-11-29 2001-01-22 株式会社半導体エネルギー研究所 絶縁ゲート型電界効果半導体装置
JP3125983B2 (ja) * 1996-11-29 2001-01-22 株式会社半導体エネルギー研究所 絶縁ゲート型電界効果半導体装置の作製方法
JP3998765B2 (ja) 1997-09-04 2007-10-31 シャープ株式会社 多結晶半導体層の製造方法及び半導体装置の評価方法
US6391108B2 (en) * 1997-12-12 2002-05-21 Canon Kabushiki Kaisha Liquid phase growth method of silicon crystal, method of producing solar cell, and liquid phase growth apparatus
JP4332244B2 (ja) * 1998-10-30 2009-09-16 シャープ株式会社 Ｍｏｓ型容量素子
US6303972B1 (en) 1998-11-25 2001-10-16 Micron Technology, Inc. Device including a conductive layer protected against oxidation
US7067861B1 (en) 1998-11-25 2006-06-27 Micron Technology, Inc. Device and method for protecting against oxidation of a conductive layer in said device
DE19935046C2 (de) * 1999-07-26 2001-07-12 Schott Glas Plasma-CVD-Verfahren und Vorrichtung zur Herstellung einer mikrokristallinen Si:H-Schicht auf einem Substrat sowie deren Verwendung
US7161203B2 (en) * 2004-06-04 2007-01-09 Micron Technology, Inc. Gated field effect device comprising gate dielectric having different K regions
TWI520905B (zh) 2005-08-30 2016-02-11 安特格利斯公司 利用選擇性氟化硼前驅物之硼離子植入方法，及供植入用之大群氫化硼之形成方法
US7616179B2 (en) * 2006-03-31 2009-11-10 Canon Kabushiki Kaisha Organic EL display apparatus and driving method therefor
WO2008039461A2 (en) * 2006-09-27 2008-04-03 Thinsilicon Corp. Back contact device for photovoltaic cells and method of manufacturing a back contact
WO2008150769A2 (en) * 2007-05-31 2008-12-11 Thinsilicon Corporation Photovoltaic device and method of manufacturing photovoltaic devices
WO2010037102A2 (en) * 2008-09-29 2010-04-01 Thinsilicon Corporation Monolithically-integrated solar module
WO2010129163A2 (en) * 2009-05-06 2010-11-11 Thinsilicon Corporation Photovoltaic cells and methods to enhance light trapping in semiconductor layer stacks
US20110114156A1 (en) * 2009-06-10 2011-05-19 Thinsilicon Corporation Photovoltaic modules having a built-in bypass diode and methods for manufacturing photovoltaic modules having a built-in bypass diode
EP2368276A4 (de) * 2009-06-10 2013-07-03 Thinsilicon Corp Pv-modul und verfahren zur herstellung eines pv-moduls mit mehreren halbleiterschichtstapeln
US8598022B2 (en) 2009-10-27 2013-12-03 Advanced Technology Materials, Inc. Isotopically-enriched boron-containing compounds, and methods of making and using same
SG10201605310RA (en) 2009-10-27 2016-08-30 Entegris Inc Ion implantation system and method
KR101903445B1 (ko) * 2012-01-10 2018-10-05 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
US20130307075A1 (en) * 2012-05-15 2013-11-21 International Business Machines Corporation Crystalline thin-film transistors and methods of forming same
US9064924B2 (en) 2012-05-24 2015-06-23 International Business Machines Corporation Heterojunction bipolar transistors with intrinsic interlayers
US8889529B2 (en) * 2012-05-24 2014-11-18 International Business Machines Corporation Heterojunction bipolar transistors with thin epitaxial contacts
US10224430B1 (en) 2017-12-06 2019-03-05 International Business Machines Corporation Thin film transistors with epitaxial source/drain and drain field relief

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3241959A1 (de) * 1981-11-13 1983-05-26 Canon K.K., Tokyo Halbleiterbauelement

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL293447A (de) * 1962-05-31
US3290569A (en) * 1964-02-14 1966-12-06 Rca Corp Tellurium thin film field effect solid state electrical devices
DE2107555B2 (de) * 1971-02-17 1972-08-31 F. Hoffmann-La Roche & Co., Ag, Basel (Schweiz) Ultraschallbildaufnahmeanordnung
JPS5226177A (en) * 1975-08-25 1977-02-26 Toshiba Corp Semi-conductor unit
US4217374A (en) * 1978-03-08 1980-08-12 Energy Conversion Devices, Inc. Amorphous semiconductors equivalent to crystalline semiconductors
US4409605A (en) * 1978-03-16 1983-10-11 Energy Conversion Devices, Inc. Amorphous semiconductors equivalent to crystalline semiconductors
US4176365A (en) * 1978-05-08 1979-11-27 Sperry Rand Corporation Josephson tunnel junction device with hydrogenated amorphous silicon, germanium or silicon-germanium alloy tunneling barrier
JPS5550663A (en) * 1978-10-07 1980-04-12 Shunpei Yamazaki Semiconductor device and method of fabricating the same
JPS5617083A (en) * 1979-07-20 1981-02-18 Hitachi Ltd Semiconductor device and its manufacture
US4409607A (en) * 1980-07-25 1983-10-11 Xerox Corporation Normally-on enhancement mode MOSFET with negative threshold gating
GB8413385D0 (en) * 1984-05-24 1984-06-27 Recordati Chem Pharm Carboxylic acid derivatives

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3241959A1 (de) * 1981-11-13 1983-05-26 Canon K.K., Tokyo Halbleiterbauelement

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP-Z.: Japan. J. Appl. Phys., Vol. 20, 1981, S. 2121-2126 *
US-Z.: Appl. Phys. Lett., Vol. 36, 1980, S. 604-606 *
US-Z.: IEEE Spectrum, Oktober 1969, S. 28-35 *

Also Published As

Publication number Publication date
US4814842A (en) 1989-03-21
DE3317535C2 (de) 1988-07-21
JPS58197775A (ja) 1983-11-17

Similar Documents

Publication Publication Date Title
DE3317535C2 (de)
DE69107101T2 (de) Verfahren zum Herstellen eines Oxydfilms.
DE3317954C2 (de)
DE3331601A1 (de) Halbleitervorrichtung
DE3280455T2 (de) Biegsame photovoltaische Vorrichtung.
DE69133416T2 (de) Verfahren zum Kristallisieren eines Nicht-Einkristall Halbleiters mittels Heizen
DE2538325C2 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE3347997C2 (de)
DE112015003970T5 (de) Halbleiterelement und Herstellungsverfahren
DE1564963C3 (de) Verfahren zum Herstellen eines stabilisierten Halbleiterbauelements
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2637623A1 (de) Pyroelektrischer feldeffektdetektor fuer elektromagnetische strahlung
DE3700620A1 (de) Halbleiterkoerper und verfahren zum herstellen desselben
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE4009837A1 (de) Verfahren zur herstellung einer halbleitereinrichtung
DE2711365A1 (de) Halbleiteranordnung mit schottky- grenzschicht
DE4130555A1 (de) Halbleitervorrichtung mit hoher durchbruchsspannung und geringem widerstand, sowie herstellungsverfahren
DE69127656T2 (de) Verfahren zum Herstellen von Dünnfilmtransistoren
DE1564151C3 (de) Verfahren zum Herstellen einer Vielzahl von Feldeffekt-Transistoren
DE102012104616B4 (de) Verfahren zum Bilden einer Fensterschicht in einer Dünnschicht-Photovoltaikvorrichtung auf Cadmiumtelluridbasis
DE102020001980A1 (de) Verfahren und Anlage zur Herstellung eines Ausgangsmaterials für eine Siliziumsolarzelle mit passivierten Kontakten
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
DE69133527T2 (de) Verfahren zur Herstellung Feld-Effekt-Transistoren mit isoliertem Gate
DE4101110C2 (de) Verfahren zur Herstellung eines photoleitenden Materials und Verwendung desselben
DE19648082C2 (de) Verfahren zur Einebnung einer Halbleitereinrichtung

Legal Events

Date Code Title Description
8181 Inventor (new situation)

Free format text: NAKAGAWA, KATSUMI, TOKYO, JP KOMATSU, TOSHIYUKI, YOKOHAMA, KANAGAWA, JP HIRAI, YUTAKA OMATA, SATOSHI, TOKYO, JP OSADA, YOSHIYUKI, YOKOSUKA, KANAGAWA, JP NAKAGIRI, TAKASHI, TOKYO, JP

8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition