JP5936042B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5936042B2
JP5936042B2 JP2012064707A JP2012064707A JP5936042B2 JP 5936042 B2 JP5936042 B2 JP 5936042B2 JP 2012064707 A JP2012064707 A JP 2012064707A JP 2012064707 A JP2012064707 A JP 2012064707A JP 5936042 B2 JP5936042 B2 JP 5936042B2
Authority
JP
Japan
Prior art keywords
substrate
nano
periodic structure
laser
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012064707A
Other languages
English (en)
Other versions
JP2013197429A (ja
Inventor
谷川　達也
達也 谷川
道春 太田
道春 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aisin Corp
Original Assignee
Aisin Seiki Co Ltd
Aisin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aisin Seiki Co Ltd, Aisin Corp filed Critical Aisin Seiki Co Ltd
Priority to JP2012064707A priority Critical patent/JP5936042B2/ja
Priority to EP13765262.4A priority patent/EP2830085A4/en
Priority to PCT/JP2013/001761 priority patent/WO2013140764A1/ja
Priority to US14/386,032 priority patent/US20150076518A1/en
Priority to TW102109481A priority patent/TW201403688A/zh
Publication of JP2013197429A publication Critical patent/JP2013197429A/ja
Application granted granted Critical
Publication of JP5936042B2 publication Critical patent/JP5936042B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/0006—Working by laser beam, e.g. welding, cutting or boring taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B23K26/0624—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses using ultrashort pulses, i.e. pulses of 1ns or less
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/0648—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms comprising lenses
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/08—Devices involving relative movement between laser beam and workpiece
    • B23K26/083—Devices involving movement of the workpiece in at least one axial direction
    • B23K26/0853—Devices involving movement of the workpiece in at least in two axial directions, e.g. in a plane
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/352—Working by laser beam, e.g. welding, cutting or boring for surface treatment
    • B23K26/355—Texturing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/352—Working by laser beam, e.g. welding, cutting or boring for surface treatment
    • B23K26/3568—Modifying rugosity
    • B23K26/3584—Increasing rugosity, e.g. roughening
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28537—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Laser Beam Processing (AREA)

Description

本発明は、半導体性基板上に導電膜が形成される半導体装置及びその製造方法に関するものである。
半導体性基板上に金属膜を成膜すると、該半導体性基板と該金属膜との間の界面（半導体／金属界面という）にショットキー抵抗が生じる。そのため、半導体性基板上に成膜された金属膜をオーミック電極として用いるためには、ショットキー抵抗を低減して半導体／金属界面にオーミック接触を形成する必要がある。ショットキー抵抗を低減する方法としては、電極を形成後に高温でアニールする方法が一般的である。また、さらに抵抗を低減する方法としては、半導体性基板の表面を荒らした後、つまり基板表面上に微細な凹凸を形成した後に、該基板表面上に金属膜を形成する手法が知られている。また、半導体性基板の表面にイオン注入を行ってから、該基板表面上に金属膜を形成する手法が知られている。
特許文献１には、砥石による研磨処理やサンドブラスト等による機械的加工を基板表面に対して行うことにより、該基板表面に凹凸を形成する方法が記載されている。特許文献２には、基板表面に対してレーザ照射を行うことにより該基板表面を加熱して凹凸を形成する方法が記載されている。
特開２００９−２８３７５４号公報 特開２００６−４１２４８号公報
特許文献１に開示された方法では、特にＳｉＣやＧａＮ等の硬くてもろい基板を用いる場合に、高速で表面の機械的加工を行うと欠けや割れが発生する場合があり、それを防ぐためには、低速で処理を行う必要がある。また、加工時に砥石やサンドブラスト粒が基板表面に接触するため、不純物が半導体／金属界面に混入する可能性がある。
特許文献２に開示された方法では、レーザ照射によって基板を融点以上の温度まで加熱することによって、基板表面に凹凸を形成する。基板に特にＳｉＣやＧａＮ等の高融点の材料を用いる場合に、基板を高い温度に加熱する必要があるため、熱に弱い構造には適用が難しいという問題がある。
電極を形成後に高温でアニールする方法や基板表面にイオン注入を行う方法では、基板を高温で加熱する必要があるため、やはり熱に弱い構造には適用が難しいという問題がある。
このように、従来、半導体性基板上に導電膜が形成される半導体装置において、種々の問題を有していた。本発明は、これらの問題点が改善された半導体装置及びその製造方法を提供することを目的としている。
本発明の第１の態様は、半導体性基板上に導電膜が形成される半導体装置の製造方法であって、前記半導体性基板の表面にフェムト秒レーザを照射することによって、前記表面に表面改質領域を形成する表面改質ステップと、前記表面改質領域に前記導電膜を形成する導電膜形成ステップと、を備えることを特徴とする。
本発明の第２の態様は、半導体装置であって、半導体性基板と、前記半導体性基板の表面にフェムト秒レーザを照射することによって前記表面に形成される表面改質領域と、前記表面改質領域の上に成膜される導電膜と、を備えることを特徴とする。
本発明に係る方法よれば、半導体性基板上に導電膜を成膜する際に、加熱による基板へのダメージおよび不純物の混入等を抑制して、ショットキー抵抗を低減することができる。
本発明の一実施形態に係る、金属膜の成膜工程を示す図である。 本発明の一実施形態に係る、ナノ周期構造形成装置を示す概略図である。 本発明の一実施例における抵抗測定方法を示す図である。 本発明の一実施例における抵抗測定方法を示す図である。 本発明の応用例を示す模式断面図である。 例示的なナノ周期構造を示す図である。
以下、図面を参照して、本発明の実施の形態を説明するが、本発明は本実施形態に限定されるものではない。なお、以下で説明する図面で、同機能を有するものは同一符号を付け、その繰り返しの説明は省略することもある。
（実施形態）
フェムト秒レーザをあるエネルギー以上で材料の表面に照射すると、材料の表面の加熱を抑えて蒸発（アブレーションという）できることが知られている。該エネルギーの値を加工しきい値という。さらに、金属や半導体などの基板の表面に、該基板の加工しきい値近傍のエネルギーを有するフェムト秒レーザを照射すると、該フェムト秒レーザの波長に近い周期の縞状にアブレーションが発生する現象が知られている。
本発明者は、この現象を利用し、フェムト秒レーザを加工しきい値近傍のエネルギーで基板に照射し、基板上にナノレベルの周期的な凹凸（ナノ周期構造という）を形成し、その上に金属膜を成膜することによって、ショットキー抵抗を低減できることを見出した。
図６は、基板上に形成されたナノ周期構造の表面をＳＥＭで撮影した例示的な像である。Ｂ方向に沿ってフェムト秒レーザが走査されており、Ｃ方向に延在する凹凸が周期的に形成されていることがわかる。なお、周期的な凹凸の向きであるＣ方向はフェムト秒レーザの偏光方向に依存しているため、該偏光方向を変更することでＣ方向を任意に変化させることができる。ここでは波長１．０５μｍのフェムト秒レーザを用いており、凹凸に含まれる溝はそれぞれ幅７００ｎｍ、深さ２００ｎｍ程度である。
図１（ａ）〜（ｃ）は、本実施形態に係る半導体装置を製造する際に用いる、半導体性基板への金属膜成膜方法を示す図である。図１（ａ）に示す第１の工程では、成膜する対象となる半導体性の基板１を用意する。基板１としては、ＳｉＣ基板を用いる。ＳｉＣ基板では、一面はＣ原子が表面に配列されているＣ面となり、該一面と対向する他面はＳｉ原子が表面に配列されているＳｉ面となることが知られているが、本実施形態ではＣ面に対して金属膜を形成するものとする。
従来、ＳｉＣ基板の特にＣ面に対しては金属膜成膜時にショットキー抵抗を低減することが難しいとされていた。これは、従来のような金属膜成膜後に高温でアニールしてショットキー抵抗を低減する手法では、高温に加熱されることによりＣ面でＣ原子が析出し、金属膜の密着性が低下してしまうためである。それに対して、本発明に係る金属膜成膜方法は、金属膜成膜後に従来のような高温でアニールしなくともオーミック接触が得られるため、ＳｉＣ基板のＣ面上にも好適に適用できる。
本実施形態に係る金属膜成膜方法は、ＳｉＣ基板のＣ面に限定されず、ＳｉＣ基板のＳｉ面にも適用できる。また、高融点、高硬度であるＧａＮ基板やダイヤモンド半導体基板にも適用できる。
図１（ｂ）に示す第２の工程では、基板１の一面（ＳｉＣ基板のＣ面）に対して基板１の加工しきい値の近傍のエネルギーを有するフェムト秒レーザを照射することによって、微細な凹凸であるナノ周期構造２を形成する。ナノ周期構造２は、少なくとも金属膜を形成する予定の範囲を含む領域に対して、フェムト秒レーザを走査することによって形成することができる。
図１（ｃ）に示す第３の工程では、基板１のナノ周期構造２の上に金属膜３を形成する。本実施形態では、Ｃｒを蒸着することによって金属膜を成膜している。この方法以外にも、ＣＶＤ法、スパッタ法、電気めっき法等、ナノ周期構造２上に金属膜３を成膜できればいずれの方法を用いてもよい。また、金属膜３には基板１に接することでショットキー抵抗を示す任意の金属を用いることができる。
図１（ａ）〜（ｃ）に示す金属膜成膜方法を用いて基板１上に金属膜３が成膜されている半導体装置を製造することによって、基板の加熱および不純物の混入を抑制し、かつ高温アニールを行わなくとも、基板１と金属膜３との界面のショットキー抵抗を低減させてオーミック接触させることができる。特にＳｉＣ基板のＣ面に対して金属膜３を形成する際には、高温アニールにより半導体／金属界面にＣ原子が析出して金属膜３の剥離が発生することを抑制することができる。
図１（ｃ）に示す金属膜３の形成工程の後に、加熱炉またはレーザを使用して、基板１と金属膜３との界面にＣ原子が析出しない程度の低温でアニーリングを行ってもよい。それにより、さらにショットキー抵抗を低減する効果が得られる。
図２は、基板上にナノ周期構造を形成するためのナノ周期構造形成装置１００の概略図である。図２においては、装置間の接続は実線で示され、レーザ光の光路は破線で示されている。ナノ周期構造形成装置１００は、フェムト秒レーザであるレーザ光Ａを出射するレーザ光源１０１と、レーザ光Ａの偏光方向を制御する１／２波長板と、レーザ光Ａの出力を調整する出力減衰器と、レーザ光Ａの光路を変えるミラー１０４と、レーザ光Ａを集光させる集光レンズ１０５と、基板１を載置するステージ１０６と、ステージ１０６の位置を移動させるステージ駆動部１０７と、を備える。さらに、レーザ光源１０１とステージ駆動部１０７とを制御する制御部１０８が設けられる。
レーザ光源１０１は、フェムト秒レーザであるレーザ光Ａを出射する。本実施形態では、レーザ光源１０１として、周波数１００ｋＨｚ、中心波長１．０５μｍ、出力１Ｗ、パルス幅５００ｆｓのレーザ発振器を用いている。レーザ光源１０１のレーザ出射条件は任意に調整してよい。本実施形態においては、ナノ周期構造が形成できれば、レーザ光Ａはフェムト秒レーザでなく、ピコ秒レーザでもよい。
レーザ光源１０１からレーザ光Ａが出射される方向に、直線偏光であるレーザ光Ａの偏光方向を調整する１／２波長板１０２が設けられる。１／２波長板１０２は回転可能に構成され、１／２波長板１０２を回転することによってレーザ光Ａの偏光方向を任意に変更することができる。さらに、１／２波長板１０２からレーザ光Ａが出射される方向に、レーザ光Ａの出力を調整する出力減衰器１０３が設けられる。
出力減衰器１０３としては、例えば偏光ビームスプリッタが使用できる。偏光ビームスプリッタは入射した光を偏光方向にしたがって２方向に分岐させる機能を有するが、１／２波長板１０２を回転することによってレーザ光Ａの偏光方向を変更すると、偏光ビームスプリッタにおいてレーザ光Ａが分岐される割合が変わる。そのため、１／２波長板１０２と偏光ビームスプリッタである出力減衰器１０３とを調整することで、基板に照射されるレーザ光Ａの出力を減衰することができる。なお、レーザ光Ａの出力が減衰できれば、１／２波長板と偏光ビームスプリッタとの組み合わせに限らず、任意の手段が適用できる。
本実施形態では、出力減衰器１０３によりレーザ光Ａの出力を０．１Ｗに減衰させているが、適宜調整してよい。
さらに、出力減衰器１０３からレーザ光Ａが出射される方向の一つには、レーザ光Ａの方向を基板の方へ変更するためのミラー１０４、およびスポットを絞るための集光レンズ１０５が設けられる。ミラー１０４は省略されてもよく、また光路上に複数設けられてもよい。集光レンズ１０５は任意のレンズでよいが、本実施形態ではＮＡが０．２のレンズを用いている。集光レンズ１０５により集光されたレーザ光Ａは、基板１に向けて照射される。
なお、本実施形態では、ミラーと集光レンズを用いてレーザ光を基板に照射したが、ガルバノスキャナを用いてレーザ光を基板表面全域に走査してもよい。
また、シリンドリカルレンズを用いてレーザ光を線状に形成して基板表面の大面積にレーザ光を照射してもよい。
また、ＤＯＥ（ｄｉｆｆｒａｃｔｉｖｅ ｏｐｔｉｃａｌ ｅｌｅｍｅｎｔ）を用いてレーザ光を複数本に分岐して複数のレーザ光を基板表面に同時に照射してもよい。
基板１は、ステージ駆動部１０７により任意の方向に移動可能なステージ１０６の上に載置される。ステージ駆動部１０７がステージ１０６を基板１の表面と平行に移動させることによって、レーザ光Ａに基板１の表面上を走査させることができる。本実施形態では、走査速度を１００ｍｍ／ｓとしているが、適宜調整してよい。また、ステージ駆動部１０７がステージ１０６を基板１の表面の法線方向に移動させることによって、基板１の表面におけるレーザ光Ａのスポット径を変化させることができる。
さらに、レーザ光源１０１およびステージ駆動部１０７を制御するための制御部１０８が設けられる。制御部１０８は、レーザ光Ａ照射の開始および終了、ならびにステージ駆動部１０７によるステージ１０６の移動を協調的に制御することができる。制御部１０８は、情報を表示するための表示部や、ユーザからの開始指示や終了指示などの入力を受け付けるための入力部を備えていると望ましい。さらに、レーザ出射条件やレーザ照射範囲を記憶するための記憶部を制御部１０８に設けてもよい。
なお、制御部１０８を設けずに、ユーザがレーザ光源１０１およびステージ駆動部１０７を操作してもよい。
ナノ周期構造形成装置１００を使用する際には、レーザ光源１０１のレーザ出射条件、１／２波長板１０２および出力減衰器１０３によるレーザ光Ａの減衰割合、ならびにレーザ光Ａのスポット径を変更することによって、レーザ光Ａのエネルギーを基板１の加工しきい値の近傍に調整する。それによって、基板１の表面においてレーザ光Ａが照射される範囲にナノ周期構造が形成される。
なお、本実施形態では、ガウシアンビームを照射しているが、ＤＯＥなどを用いてビームスポット全域で光強度が均一のビームを形成して照射しても良い。
以下に本実施形態に係るナノ周期構造形成動作の一例を説明する。
まず、ユーザは、レーザ光源１０１のレーザ出射条件、１／２波長板１０２および出力減衰器１０３によるレーザ光Ａの減衰割合、ならびにレーザ光Ａのスポット径を調整することによって、レーザ光Ａが基板１に照射される際のエネルギーを基板１の加工しきい値近傍に調整する。
ユーザは、基板１をステージ１０６上に配置した後、制御部１０８に対して開始指示を入力部から行う。開始指示を受けると、制御部１０８は、レーザ光源１０１からのレーザ照射を開始すると同時に、ステージ駆動部１０７を制御してステージ１０６の移動を開始する。ステージ１０６の移動に伴って、基板１表面におけるレーザ光Ａのスポット内にナノ周期構造が連続的に形成されていく。
ステージ１０６を直線状に移動させ、それを平行に複数回行うことによって、レーザ照射予定範囲全域にレーザ光Ａを走査させてもよい。または、ステージ１０６を円状に移動させてもよい。レーザ光Ａが照射されたスポットの軌跡が重複しないように、レーザ光Ａを走査させることが望ましい。
レーザ照射予定範囲は、予め制御部１０８にプログラムされていてもよく、または処理開始時にユーザにより制御部１０８に設定されてもよい。
レーザ照射予定範囲の全域にナノ周期構造を形成し終えると、制御部１０８は自動的にレーザ光源１０１からのレーザ照射およびステージ駆動部１０７によるステージ１０６の移動を終了させる。または、ユーザが制御部１０８に対して入力部から終了指示を行うことによって処理を終了させてもよい。
以上のナノ周期構造形成動作では制御部１０８がステージ１０６の移動を制御する例を示しているが、ユーザがレーザ照射の開始および終了、ならびにステージ１０６の移動を行ってもよい。
（実施例１）
図１に示す金属膜成膜方法を用いて形成した金属電極に対して、抵抗を測定する実験を行った。図３（ａ）に、本実施例の構成を示す。本実施例では、基板１上の離れた位置に２箇所のナノ周期構造２が形成され、それぞれのナノ周期構造２上に金属膜３が形成されている。２つの金属膜３に抵抗測定器１０９が導線を介して接続されている。基板１はＳｉＣ基板であり、金属膜３はＣｒである。ナノ周期構造２は、図２に示すナノ周期構造形成装置１００を用いてＳｉＣ基板のＣ面上に形成されている。また、図３（ｂ）に、比較例の構成を示す。比較例は、ナノ周期構造２が形成されておらず、基板１上の離れた位置に２つの金属膜３が直接形成されている点を除けば、本実施例の構成と同様である。
本実施例について、抵抗測定器１０９の接続地点を変えて４回抵抗値を測定したところ、０．１５ＭｋΩ、０．２５ＭΩ、０．３０ＭΩ、０．３５ＭΩとなった。また、比較例について、抵抗測定器１０９の接続地点を変えて４回抵抗値を測定したところ、０．８５ＭΩ、０．８５ＭΩ、０．８６ＭΩ、０．８６ＭΩとなった。
これにより、半導体／金属界面にナノ周期構造が形成されている構成を有する本実施例では、そうでない比較例と比較して、抵抗値が最大で１／５程度に低減されることがわかった。測定された抵抗値は、接触抵抗（基板１と金属膜３との間の抵抗）とシート抵抗（基板１上の２つの金属膜３間の抵抗）との和になっているため、接触抵抗、つまり半導体／金属界面のショットキー抵抗を単独で見るとさらに大きく低減されていると考えられる。
今回の実施例において、ナノ周期構造２のアスペクト比は３：１（幅７００ｎｍ、深さ２００ｎｍ）程度であるため、半導体／金属界面の接触面積の増加率は高々２０〜３０％である。したがって、接触抵抗が１／５より小さく低減されていることを鑑みると、接触面積の増加以外の要因も複合的に関わっているものと考えられる。例えば、フェムト秒レーザ照射によりナノ周期構造が形成された際に、ＳｉＣ基板のＣ面のＣ原子が除去されることにより、Ｓｉ原子が露出され、ダングリングボンドが増大したことが考えられる。また、フェムト秒レーザ照射により基板表面の結晶構造が変化したことが考えられる。
（実施例２）
ナノ周期構造が形成された基板の表面の性質が変わっていることを検証するために、半導体／金属界面ではなく電極間にナノ周期構造を形成し、抵抗を測定する実験を行った。図４（ａ）に、本実施例の構成を示す。本実施例では、基板１上にナノ周期構造２が形成され、ナノ周期構造２を基板１表面に平行な２方向から挟むように基板１上に２つの金属膜３が形成されている。２つの金属膜３に抵抗測定器１０９が導線を介して接続されている。基板１はＳｉＣ基板であり、金属膜３はＣｒである。ナノ周期構造２は、図２に示すナノ周期構造形成装置１００を用いてＳｉＣ基板のＣ面上に形成されている。また、図４（ｂ）に、比較例の構成を示す。比較例は、２つの金属膜３の間にナノ周期構造２が形成されていない点を除けば、本実施例の構成と同様である。
本実施例について抵抗値を測定したところ、０．０８ＭΩとなった。また、比較例について抵抗値を測定したところ、１．９ＭΩとなった。
これにより、２つの金属膜３の間の基板表面にナノ周期構造が形成されている構成を有する本実施例では、そうでない比較例と比較して、抵抗値が大きく低減されることがわかった。
本実施例によって、基板表面においてナノ周期構造が形成されている領域では、単に表面積が増大しているだけではなく、基板表面の結晶構造が変化し、低抵抗な半金属状態の性質を示していることが確認された。
各実施例の結果を鑑みると、基板の表面にフェムト秒レーザが照射されると、ナノ周期の凹凸構造と、抵抗が低減された領域とからなる表面改質領域が該基板の表面に形成されると推測できる。その結果、該表面改質領域の上に金属膜を成膜する際に、より顕著なショットキー抵抗低減効果を実現できるものと考えられる。
（応用例）
図５（ａ）〜（ｃ）に、本発明を適用して構成されるデバイスの例を示す。
図５（ａ）は、例示的な縦型ショットキーバリアダイオード（ＳＢＤ）２００ａの模式断面図である。縦型ＳＢＤ２００ａでは、ｎ＋型ＳｉＣ層２０３の一面（Ｓｉ面）上にｎ−型ＳｉＣ層２０４が積層されている。ｎ−型ＳｉＣ層２０４の表面（Ｓｉ面）にはショットキー電極２０６が形成され、ショットキー電極２０６上に配線電極２０７が形成されている。さらに、ｎ−型ＳｉＣ層２０４、ショットキー電極２０６、および配線電極２０７を覆うように絶縁膜２０８で被覆されている。絶縁膜２０８が有する開口部を介して配線電極２０７の一部が露出されている。ｎ−型ＳｉＣ層２０４内でショットキー電極２０６の両端に接する部分には、ｐ型ＳｉＣ層２０５が形成されている。
ｎ＋型ＳｉＣ層２０３のｎ−型ＳｉＣ層２０４から反対側の面（Ｃ面）には、ナノ周期構造２０２が形成されている。ナノ周期構造２０２は、図２に示すナノ周期構造形成装置１００を用いて形成することができる。さらに、ナノ周期構造２０２上にオーミック電極２０１が形成される。
ナノ周期構造２０２の形成には発熱の少ないフェムト秒レーザを用いているため、形成済の構造に高温による影響が出ることを抑制することができる。また、Ｃ面上のオーミック電極２０１成膜後に、従来のような高温でなく、低温でアニールするだけでも良好なオーミック接触が得られる。その結果、高温によりＣ面上にＣ原子が析出すること、また形成済の構造に高温による影響が出ることをさらに抑制することができる。
図５（ｂ）は、例示的な横型ＳＢＤ２００ｂの模式断面図である。横型ＳＢＤ２００ｂでは、ｐ型ＳｉＣ層２１０上にｐ−型ＳｉＣ層２１１が積層されている。ｐ−型ＳｉＣ層２１１の上には、第１のｐ型ＳｉＣバリア層２１２、ｎ型ＳｉＣチャネル層２１３、第２のｐ型ＳｉＣバリア層２１４がこの順に積層されている。なお、この構成とは逆に、チャネル層をｐ型、２つのバリア層をｎ型で構成してもよい。
ｎ型ＳｉＣチャネル層２１３および第２のｐ型ＳｉＣバリア層２１４には２つのリセス２１８ａ、２１８ｂが形成されている。リセス２１８ａにおいて、ｎ型ＳｉＣチャネル層２１３の露出面にはナノ周期構造２１６が形成されており、ナノ周期構造２１６と、第１のｐ型ＳｉＣバリア層２１２と、第２のｐ型ＳｉＣバリア層２１４とに接するオーミック電極２１５が形成されている。リセス２１８ｂ上には第１のｐ型ＳｉＣバリア層２１２と、ｎ型ＳｉＣチャネル層２１３と、第２のｐ型ＳｉＣバリア層２１４とに接するショットキー電極２１７が形成されている。
エッチングによりｎ型ＳｉＣチャネル層２１３および第２のｐ型ＳｉＣバリア層２１４を除去してリセス２１８ａを形成し、その後リセス２１８ａの側壁（つまり、ｎ型ＳｉＣチャネル層２１３の露出面）に対して図２に示すナノ周期構造形成装置１００を用いてフェムト秒レーザを照射することによって、ナノ周期構造２１６を形成することができる。別の方法としては、フェムト秒レーザをｎ型ＳｉＣチャネル層２１３および第２のｐ型ＳｉＣバリア層２１４に対して垂直に照射することでアブレーションを行うことによってリセス２１８ａを形成し、その結果リセス２１８ａの側壁にナノ周期構造２１６を形成することもできる。
ナノ周期構造２１６の形成には発熱の少ないフェムト秒レーザを用いているため、形成済の構造に高温による影響が出ることを抑制することができる。また、オーミック電極２１５成膜後に、従来のような高温でなく、低温でアニールすれば良好なオーミック接触が得られる。その結果、形成済の構造に高温による影響が出ることをさらに抑制することができる。
図５（ｃ）は、例示的な横型電界効果トランジスタ（ＦＥＴ）２００ｃの模式断面図である。横型ＦＥＴ２００ｃでは、ｐ型ＳｉＣ層２２０上にｐ−型ＳｉＣ層２２１が積層されている。ｐ−型ＳｉＣ層２２１の上には、第１のｐ型ＳｉＣバリア層２２２、ｎ型ＳｉＣチャネル層２２３、第２のｐ型ＳｉＣバリア層２２４がこの順に積層されている。なお、この構成とは逆に、チャネル層をｐ型、２つのバリア層をｎ型で構成してもよい。
ｎ型ＳｉＣチャネル層２２３および第２のｐ型ＳｉＣバリア層２２４には２つのリセス２２８ａ、２２８ｂが形成されている。リセス２２８ａにおいて、ｎ型ＳｉＣチャネル層２２３の露出面にはナノ周期構造２２６ａが形成されており、ナノ周期構造２２６ａと、第１のｐ型ＳｉＣバリア層２２２と、第２のｐ型ＳｉＣバリア層２２４とに接するドレイン電極２２５が形成されている。リセス２２８ｂにおいて、ｎ型ＳｉＣチャネル層２２３の露出面にはナノ周期構造２２６ｂが形成されており、ナノ周期構造２２６ｂと、第１のｐ型ＳｉＣバリア層２２２と、第２のｐ型ＳｉＣバリア層２２４とに接するソース電極２２７が形成されている。
また、ドレイン電極２２５とソース電極２２７との間において、第２のｐ型ＳｉＣバリア層２２４を貫通してｎ型ＳｉＣチャネル層２２３に接するショットキーゲート電極２２９が形成されている。
エッチングによりｎ型ＳｉＣチャネル層２２３および第２のｐ型ＳｉＣバリア層２２４を除去してリセス２２８ａ、２２８ｂを形成し、その後リセス２２８ａ、２２８ｂの側壁（つまり、ｎ型ＳｉＣチャネル層２２３の露出面）に対して図２に示すナノ周期構造形成装置１００を用いてフェムト秒レーザを照射することによって、ナノ周期構造２２６ａ、２２６ｂを形成することができる。別の方法としては、ｎ型ＳｉＣチャネル層２２３および第２のｐ型ＳｉＣバリア層２２４に対して垂直にフェムト秒レーザを照射することでアブレーションすることによってリセス２２８ａ、２２８ｂを形成し、その結果リセス２２８ａ、２２８ｂの側壁にナノ周期構造２２６ａ、２２６ｂを形成することもできる。
ナノ周期構造２２６ａ、２２６ｂの形成には発熱の少ないフェムト秒レーザを用いているため、形成済の構造に高温による影響が出ることを抑制することができる。また、ドレイン電極２２５およびソース電極２２７の成膜後に、従来のような高温でなく、低温でアニールすれば良好なオーミック接触が得られる。その結果、形成済の構造に高温による影響が出ることをさらに抑制することができる。
図５（ａ）〜（ｃ）に記載のデバイス例の構成は、適宜変更することができる。これらのデバイス例ではＳｉＣを使用しているが、ＧａＮやダイヤモンド半導体を用いてもよい。本発明は、本明細書に記載の構成への適用に限定されず、半導体上に金属膜を成膜してオーミック接触を形成することが必要な任意の構成に適用することができる。
１ 基板
２ ナノ周期構造
３ 金属膜
１００ ナノ周期構造形成装置
１０１ レーザ光源
１０２ １／２波長板
１０３ 出力減衰器
１０４ ミラー
１０５ 集光レンズ
１０６ ステージ
１０７ ステージ駆動部
１０８ 制御部
１０９ 抵抗測定器

Claims (6)

  1. ＳｉＣ基板上に導電膜が形成される半導体装置の製造方法であって、
    前記ＳｉＣ基板の表面にフェムト秒レーザを照射して前記表面のＣ原子を除去することによって、前記表面においてＳｉ原子が露出して結晶構造が変化したナノ周期構造を有する表面改質領域を形成する表面改質ステップと、
    前記表面改質領域に前記導電膜を形成する導電膜形成ステップと、
    を備えることを特徴とする半導体装置の製造方法。
  2. 前記フェムト秒レーザが、前記ＳｉＣ基板の加工しきい値の近傍のエネルギーを有することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記表面改質ステップにおいて、前記表面に前記フェムト秒レーザを照射することによって、前記表面に周期的な凹凸を形成することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記表面改質ステップにおいて、前記表面に前記フェムト秒レーザを照射することによって、前記表面に表面抵抗が低下した領域を形成することを特徴とする請求項１〜３の何れか一項に記載の半導体装置の製造方法。
  5. 前記ＳｉＣ基板は、Ｃ原子が配列されているＣ面と、Ｓｉ原子が配列されているＳｉ面とを有し、
    前記表面は前記Ｃ面であることを特徴とする請求項１〜４の何れか一項に記載の半導体装置の製造方法。
  6. 前記導電膜形成ステップの後に、前記ＳｉＣ基板からＣ原子が析出しない温度で前記ＳｉＣ基板を加熱するアニーリングステップをさらに備えることを特徴とする請求項１〜５の何れか一項に記載の半導体装置の製造方法。
JP2012064707A 2012-03-22 2012-03-22 半導体装置及びその製造方法 Active JP5936042B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012064707A JP5936042B2 (ja) 2012-03-22 2012-03-22 半導体装置及びその製造方法
EP13765262.4A EP2830085A4 (en) 2012-03-22 2013-03-15 SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME
PCT/JP2013/001761 WO2013140764A1 (ja) 2012-03-22 2013-03-15 半導体装置及びその製造方法
US14/386,032 US20150076518A1 (en) 2012-03-22 2013-03-15 Semiconductor device and method for manufacturing the same
TW102109481A TW201403688A (zh) 2012-03-22 2013-03-18 半導體裝置及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012064707A JP5936042B2 (ja) 2012-03-22 2012-03-22 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013197429A JP2013197429A (ja) 2013-09-30
JP5936042B2 true JP5936042B2 (ja) 2016-06-15

Family

ID=49222246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012064707A Active JP5936042B2 (ja) 2012-03-22 2012-03-22 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US20150076518A1 (ja)
EP (1) EP2830085A4 (ja)
JP (1) JP5936042B2 (ja)
TW (1) TW201403688A (ja)
WO (1) WO2013140764A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015015352A (ja) * 2013-07-04 2015-01-22 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2016062956A (ja) * 2014-09-16 2016-04-25 アイシン精機株式会社 基板及びその製造方法、半導体素子及びその製造方法、並びにレーザ加工装置
KR102130688B1 (ko) * 2015-11-03 2020-07-07 삼성디스플레이 주식회사 레이저 결정화 방법
US20190151993A1 (en) * 2017-11-22 2019-05-23 Asm Technology Singapore Pte Ltd Laser-cutting using selective polarization
WO2019189242A1 (ja) * 2018-03-30 2019-10-03 ローム株式会社 半導体装置
JP6988669B2 (ja) 2018-04-24 2022-01-05 株式会社デンソー レーザ照射されたニッケル膜の検査方法
JP2020202313A (ja) * 2019-06-11 2020-12-17 ローム株式会社 半導体装置および半導体装置の製造方法
JP2021158168A (ja) * 2020-03-25 2021-10-07 ラピスセミコンダクタ株式会社 半導体装置、および半導体装置の製造方法
CN115000203B (zh) * 2022-06-20 2023-11-21 山东大学 一种单晶硅微纳双尺度减反射绒面及其制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1131548C (zh) * 1997-04-04 2003-12-17 松下电器产业株式会社 半导体装置
JP4329374B2 (ja) * 2002-07-29 2009-09-09 パナソニック電工株式会社 発光素子およびその製造方法
JP2006041248A (ja) * 2004-07-28 2006-02-09 Shindengen Electric Mfg Co Ltd 半導体装置および半導体装置の製造方法
CN100530549C (zh) * 2004-08-23 2009-08-19 株式会社半导体能源研究所 激光照射设备、照射方法和制备半导体器件的方法
JP4087368B2 (ja) * 2004-09-21 2008-05-21 新電元工業株式会社 ＳｉＣ半導体装置の製造方法
FR2926748B1 (fr) * 2008-01-25 2010-04-02 Commissariat Energie Atomique Objet muni d'un element graphique reporte sur un support et procede de realisation d'un tel objet.
JP5826027B2 (ja) * 2008-03-21 2015-12-02 イムラ アメリカ インコーポレイテッド レーザベースの材料加工方法及びシステム
JP5460975B2 (ja) 2008-05-23 2014-04-02 株式会社デンソー 半導体装置の製造方法
JP2010050138A (ja) * 2008-08-19 2010-03-04 Canon Machinery Inc 微細周期構造形成方法
US20100090347A1 (en) * 2008-10-09 2010-04-15 Saylor Stephen D Apparatus and method for contact formation in semiconductor devices
JP4924690B2 (ja) * 2009-10-20 2012-04-25 株式会社デンソー 炭化珪素半導体装置の製造方法
JP2011133000A (ja) * 2009-12-24 2011-07-07 Ntn Corp 円筒ころ軸受装置
JP2011171551A (ja) * 2010-02-19 2011-09-01 Toyota Motor Corp 半導体装置の製造方法
JP5420584B2 (ja) * 2011-04-21 2014-02-19 キヤノンマシナリー株式会社 二酸化チタン光触媒層のパターン形成方法

Also Published As

Publication number Publication date
EP2830085A4 (en) 2015-11-25
JP2013197429A (ja) 2013-09-30
WO2013140764A1 (ja) 2013-09-26
EP2830085A1 (en) 2015-01-28
TW201403688A (zh) 2014-01-16
US20150076518A1 (en) 2015-03-19

Similar Documents

Publication Publication Date Title
JP5936042B2 (ja) 半導体装置及びその製造方法
US8969220B2 (en) Methods and systems for laser processing of coated substrates
JP6390898B2 (ja) 基板の製造方法、加工対象物の切断方法、及び、レーザ加工装置
US9892919B2 (en) Semiconductor device manufacturing method
JP4924690B2 (ja) 炭化珪素半導体装置の製造方法
WO2014030518A1 (ja) 加工対象物切断方法
US7968473B2 (en) Low temperature process for depositing a high extinction coefficient non-peeling optical absorber for a scanning laser surface anneal of implanted dopants
EP2240955A2 (en) Engineering flat surfaces on materials doped via pulsed laser irradiation
JP2009542001A (ja) 最先端ｃｍｏｓデバイスの接触抵抗を減少する方法
WO2020130109A1 (ja) レーザ加工方法、及び、半導体部材製造方法
JP2011210915A (ja) 単結晶基板の切断装置、および単結晶基板の切断方法
WO2014030517A1 (ja) 加工対象物切断方法
US20090042376A1 (en) Integrated circuit fabrication process with minimal post-laser annealing dopant deactivation
Choi et al. A study of ultrafast ablation on ITO thin films with wavelengths of 513 and 1026 nm for high resolution patterning
JP6425457B2 (ja) 半導体素子の製造方法
US20090042353A1 (en) Integrated circuit fabrication process for a high melting temperature silicide with minimal post-laser annealing dopant deactivation
JP4498716B2 (ja) レーザ照射装置及び前記レーザ照射装置を用いた半導体装置の作製方法
US7863193B2 (en) Integrated circuit fabrication process using a compression cap layer in forming a silicide with minimal post-laser annealing dopant deactivation
JP5203348B2 (ja) 半導体基板の製造方法および半導体基板製造装置
JP2004158837A (ja) レーザ照射装置及び前記レーザ照射装置を用いた半導体装置の作製方法
JP3878126B2 (ja) 半導体装置の作製方法
Mingareev et al. Direct infrared laser machining of semiconductors for electronics applications
WO2024157659A1 (ja) 面取り加工方法、及び、面取り加工装置
TW202426718A (zh) 晶圓表面處理方法
JP3878118B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160414

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160427

R151 Written notification of patent or utility model registration

Ref document number: 5936042

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151