DE102015108608A1 - Halbleiterwafer und Verfahren zur Bearbeitung eines Halbleiterwafers - Google Patents

Halbleiterwafer und Verfahren zur Bearbeitung eines Halbleiterwafers Download PDF

Info

Publication number
DE102015108608A1
DE102015108608A1 DE102015108608.5A DE102015108608A DE102015108608A1 DE 102015108608 A1 DE102015108608 A1 DE 102015108608A1 DE 102015108608 A DE102015108608 A DE 102015108608A DE 102015108608 A1 DE102015108608 A1 DE 102015108608A1
Authority
DE
Germany
Prior art keywords
amorphous carbon
carbon layer
semiconductor wafer
integrated circuit
various embodiments
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102015108608.5A
Other languages
English (en)
Inventor
Ravi Keshav Joshi
Markus Kahn
Matthias Künle
Gerhard Schmidt
Martin Sporn
Jürgen Steinbrenner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102015108608A1 publication Critical patent/DE102015108608A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0605—Carbon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Thermal Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

Gemäß verschiedenen Ausführungsformen kann ein Halbleiterwafer umfassen: einen Halbleiterkörper, der eine integrierte Schaltungsstruktur umfasst; und zumindest eine tetraedrische amorphe Kohlenstoffschicht, die zumindest über oder in der integrierten Schaltungsstruktur ausgebildet ist, wobei die zumindest eine tetraedrische amorphe Kohlenstoffschicht einen Stoffmengenanteil von sp3-hybridisiertem Kohlenstoff von mehr als etwa 0,4 und einen Stoffmengenanteil von Wasserstoff von weniger als etwa 0,1 umfassen kann.

Description

  • Verschiedene Ausführungsformen betreffen allgemein einen Halbleiterwafer und ein Verfahren zur Bearbeitung eines Halbleiterwafers.
  • Im Allgemeinen kann es in der Halbleiterindustrie, z.B. während der Herstellung eines Nacktchips, eines Chips oder einer integrierten Schaltung, verschiedene Verfahren zur Ausbildung einer oder mehrerer Schichten über einem Wafer oder über einem Halbleiterträger geben. Die spezifischen Anforderungen bezüglich der Eigenschaften (z.B. chemische oder physikalische Eigenschaften, beispielsweise spezifische elektrische Leitfähigkeit, Härte, chemische Zusammensetzung, Mikrostruktur, Oberflächenrauigkeit) der einen oder mehreren Schichten, die über dem Wafer ausgebildet werden sollen, können durch die gewünschte Funktionalität der Schichten selbst spezifiziert sein oder durch die spezifische Funktion der innerhalb einer elektronischen Struktur bereitgestellten Schichten spezifiziert sein. Die Eigenschaften der Schichten, die in der Halbleitertechnik über einem Träger ausgebildet werden sollen, können mit dem Aufwand, den Kosten und den Vorteilen in Einklang gebracht werden. Eine Reihe von verschiedenen Schichten, Materialien und Abscheidungsverfahren können bei Halbleiterbearbeitung eingesetzt werden. Da die Schichtherstellungsverfahren jedoch hohe Komplexität aufweisen, sind sie nicht leicht von einem Verfahren zu einem anderen Verfahren übertragbar.
  • Derzeit können hochionisierte gepulste Plasma-(HIPP-)Verfahren, z.B. Hochleistungsimpulsmagnetronsputtern (HiPIMS), Hochleistungspulsmagnetronsputtern (HPPMS), moduliertes Impulsleistungssputtern (MPP) oder andere hochionisierte Abscheidungsverfahren (HIS, hochionisiertes Sputtern), z.B. Kathoden-Lichtbogenabscheidung, zur Abscheidung von Dünnfilmen oder -schichten eingesetzt werden.
  • Gemäß verschiedenen Ausführungsformen kann ein Halbleiterwafer umfassen: einen Halbleiterkörper, der eine integrierte Schaltungsstruktur umfasst, und zumindest eine tetraedrische amorphe Kohlenstoffschicht, die zumindest über oder in der integrierten Schaltungsstruktur ausgebildet ist. Die zumindest eine tetraedrische amorphe Kohlenstoffschicht kann einen Stoffmengenanteil von sp3-hybridisiertem Kohlenstoff von mehr als etwa 0,4 und einen Stoffmengenanteil von Wasserstoff von weniger als etwa 0,1 aufweisen.
  • In einer Ausgestaltung kann die tetraedrische amorphe Kohlenstoffschicht zwischen einer ersten Region der integrierten Schaltungsstruktur und einer zweiten Region der integrierten Schaltungsstruktur angeordnet sein. In noch einer Ausgestaltung kann die tetraedrische amorphe Kohlenstoffschicht zwischen einer ersten Region der integrierten Schaltungsstruktur und einer zweiten Region der integrierten Schaltungsstruktur angeordnet sein, um die erste Region elektrisch von der zweiten Region der integrierten Schaltungsstruktur zu isolieren. In noch einer Ausgestaltung kann die tetraedrische amorphe Kohlenstoffschicht zumindest einen Teil der integrierten Schaltungsstruktur mit einer Wärmeableitstruktur verbinden, um Wärme von der integrierten Schaltungsstruktur abzuleiten. In noch einer Ausgestaltung kann die tetraedrische amorphe Kohlenstoffschicht mit Metall oder einem Halbmetall dotiert sein.
  • In verschiedenen Ausführungsbeispielen wird ein Verfahren zur Bearbeitung eines Halbleiterwafers bereitgestellt, wobei das Verfahren aufweist: Ausbilden einer integrierten Schaltungsstruktur in einem Halbleiterkörper; und Ausbilden zumindest einer tetraedrischen amorphen Kohlenstoffschicht zumindest über oder in der integrierten Schaltungsstruktur mittels hochionisiertem Sputtern.
  • In einer Ausgestaltung kann das hochionisierte Sputtern so konfiguriert sein, dass die zumindest eine tetraedrische amorphe Kohlenstoffschicht einen Stoffmengenanteil von sp3-hybridisiertem Kohlenstoff von mehr als 0,4 und einen Stoffmengenanteil von Wasserstoff von weniger als 0,1 aufweist. In noch einer Ausgestaltung kann das Verfahren ferner aufweisen: Ausbilden zumindest einer zusätzlichen amorphen Kohlenstoffschicht zumindest über oder in der integrierten Schaltungsstruktur mittels hochionisiertem Sputtern, wobei zumindest einer aus einem Stoffmengenanteil von sp3-hybridisiertem Kohlenstoff der zumindest einen zusätzlichen amorphen Kohlenstoffschicht oder einem Stoffmengenanteil von Wasserstoff der zumindest einen zusätzlichen amorphen Kohlenstoffschicht sich von der zumindest einen tetraedrischen amorphen Kohlenstoffschicht unterscheidet. In noch einer Ausgestaltung können die zumindest eine zusätzliche amorphe Kohlenstoffschicht und die zumindest eine tetraedrische amorphe Kohlenstoffschicht mittels des exakt selben Sputtersystems ausgebildet werden. In noch einer Ausgestaltung kann die zumindest eine tetraedrische amorphe Kohlenstoffschicht unter Vakuumbedingungen in einem ersten Wasserstoffpartialdruck ausgebildet werden, und die zumindest eine zusätzliche amorphe Kohlenstoffschicht kann unter Vakuumbedingungen in einem zweiten Wasserstoffpartialdruck ausgebildet werden, der sich vom ersten Wasserstoffpartialdruck unterscheidet. In noch einer Ausgestaltung kann das Verfahren ferner aufweisen: Ausbilden einer elektronischen Struktur zumindest über dem oder im Halbleiterwafer. In noch einer Ausgestaltung kann das Verfahren ferner aufweisen: Ausführen einer Wärmebehandlung des Halbleiterwafers bei einer Temperatur von mehr als etwa 400 °C. In noch einer Ausgestaltung kann das Verfahren ferner aufweisen: Ausbilden zumindest einer zusätzlichen Schicht über der zumindest einen tetraedrischen amorphen Kohlenstoffschicht und Ausführen von chemisch-mechanischem Polieren, um die zusätzliche Schicht zumindest teilweise zu entfernen und die zumindest eine tetraedrische amorphe Kohlenstoffschicht zumindest teilweise freizulegen.
  • In verschiedenen Ausführungsbeispielen wird ein Verfahren bereitgestellt, aufweisend: Anwenden eines Hochleistungsimpulsmagnetronsputterprozesses zur Ausbildung einer tetraedrischen amorphen Kohlenstoffschicht über einem Halbleiterwafer; und anschließend Ausführen einer Wärmebehandlung des Halbleiterwafers bei einer Temperatur über etwa 400 °C.
  • In einer Ausgestaltung kann das Verfahren ferner aufweisen: Ausbilden einer elektronischen Struktur zumindest über dem oder im Halbleiterwafer. In noch einer Ausgestaltung kann eine mittlere Ionenenergie der Kohlenstoffionen, die beim Hochleistungsimpulsmagnetronsputtern gesputtert werden, im Bereich von etwa 40 eV pro Ion bis etwa 5 keV pro Ion liegen. In noch einer Ausgestaltung kann während des Hochleistungsimpulsmagnetronsputterns eine negative Vorspannung an den Halbleiterwafer angelegt werden. In noch einer Ausgestaltung kann die negative Vorspannung eine HF-Spannung sein, die von einer HF-Spannungsquelle bereitgestellt wird. In noch einer Ausgestaltung kann die negative Vorspannung im Bereich von etwa 20 V bis etwa 140 V liegen. In noch einer Ausgestaltung kann der Hochleistungsimpulsmagnetronsputterprozess so konfiguriert sein, dass Kohlenstoffionen, die von einem kathodischen Target gesputtert werden, an einer Oberfläche des Halbleiterwafers ausfallen.
  • In den Zeichnungen beziehen sich gleiche Bezugszeichen im Allgemeinen in den verschiedenen Ansichten auf gleiche Teile. Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu, sondern der Fokus liegt stattdessen auf der Veranschaulichung der Prinzipien der Erfindung. In der nachfolgenden Beschreibung sind verschiedene Ausführungsformen der Erfindung unter Bezugnahme auf die nachfolgenden Zeichnungen beschrieben, wobei:
  • 1 ein ternäres Phasendiagramm zeigt, das sp2-hybridisierten Kohlenstoff, sp3-hybridisierten Kohlenstoff und Wasserstoff umfasst;
  • 2A bis 2C jeweils eine schematische Darstellung eines Halbleiterträgers, der zumindest eine integrierte Schaltungsstruktur bei zumindest einer tetraedrischen amorphen Kohlenstoffschicht umfasst, gemäß verschiedenen Ausführungsformen zeigen;
  • 2D eine schematische Darstellung eines Halbleiterträgers, der mehr als eine amorphe Kohlenstoffschicht umfasst, gemäß verschiedenen Ausführungsformen zeigt;
  • 2E eine schematische Darstellung eines Halbleiterträgers, der eine Vielzahl von integrierten Schaltungsstrukturelementen und zumindest eine tetraedrische amorphe Kohlenstoffschicht, die über den integrierten Schaltungsstrukturelementen angeordnet ist, gemäß verschiedenen Ausführungsformen zeigt;
  • 3 und 4 jeweils ein Verfahren zur Bearbeitung eines Halbleiterwafers in einem Flussdiagramm gemäß verschiedenen Ausführungsformen zeigen;
  • 5 eine schematische Darstellung eines Sputtersystems zur Ausbildung einer tetraedrischen amorphen Kohlenstoffschicht gemäß verschiedenen Ausführungsformen zeigt; und
  • 6 eine schematische Darstellung von Details eines Verfahrens zum Betreiben eines Sputtersystems zur Ausbildung einer tetraedrischen amorphen Kohlenstoffschicht gemäß verschiedenen Ausführungsformen zeigt.
  • Die nachfolgende ausführliche Beschreibung bezieht sich auf die beiliegenden Zeichnungen, die zur Veranschaulichung spezifische Details und Ausführungsformen zeigen, mit denen die Erfindung praktiziert werden kann.
  • Das Wort „beispielhaft“ wird hierin mit der Bedeutung „als Beispiel, Fall oder Veranschaulichung dienend“ verwendet. Jede beliebige Ausführungsform oder Gestaltung, die hierin als „beispielhaft“ beschrieben ist, ist nicht notwendigerweise als gegenüber anderen Ausführungsformen oder Gestaltungen als bevorzugt oder vorteilhaft vorgesehen.
  • Das Wort „über“ in Bezug auf ein abgeschiedenes Material, das „über“ einer Seite oder Oberfläche ausgebildet ist, kann hierin bedeuten, dass das abgeschiedene Material „direkt auf“, z.B. in direktem Kontakt mit der betreffenden Seite oder Oberfläche, ausgebildet sein kann. Das Wort „über“ in Bezug auf ein abgeschiedenes Material, das „über“ einer Seite oder Oberfläche ausgebildet ist, kann hierin bedeuten, dass das abgeschiedene Material „indirekt auf“ der betreffenden Seite oder Oberfläche mit einer oder mehreren zusätzlichen Schichten zwischen der betreffenden Seite oder Oberfläche und dem abgeschiedenen Material angeordnet sein kann.
  • Im Allgemeinen weist amorpher Kohlenstoff (a-C) keine geordnete (langreichweitig geordnete) Kristallstruktur auf und wird auch als diamantähnlicher Kohlenstoff (DLC) bezeichnet. In DLC-Schichten können die Kohlenstoffatome mit benachbarten Kohlenstoffatomen oder Wasserstoffatomen (in einer kurzreichweitigen Ordnung) verbunden sein und entweder eine sp2-hybridisierte Bindungsstruktur (drei sp2-Orbitale sind in einer Ebene symmetrisch miteinander ausgerichtet (mit einer trigonalen Symmetrie)) oder eine sp3-hybridisierte Bindungsstruktur (vier sp3-Orbitale sind gleichwinklig tetraedrisch zueinander angeordnet) bilden. In amorphen Kohlenstoffschichten kann jedoch die kurzreichweitige Ordnung beeinträchtigt sein, z.B. können die C-Ringe „verzogen“ oder ungeordnet sein, was sich auf die Raman-Spektren auswirken kann (z.B. ein D-Peak oder eine Peak-Verbreiterung).
  • 1 zeigt verschiedene Modifikationen von diamantähnlichen Kohlenstoff-(DLC-)Schichten in einem ternären Phasendiagramm 1000, wo reine Kohlenstoffphasen (in einer ersten Ecke und einer zweiten Ecke des ternären Phasendiagramms 1000) sp2-hybridisierter Kohlenstoff 1002 (z.B. die Graphitphase von Kohlenstoff, z.B. verzerrter oder ungeordneter Graphit) und sp3-hybridisierter Kohlenstoff 1004 (z.B. die Diamantphase von Kohlenstoff, z.B. ein verzerrter oder ungeordneter Diamant, z.B. ein verzerrter oder ungeordneter nanokristalliner Diamant) sind. Ferner können die DLC-Schichten Wasserstoff 1003 (in einer dritten Ecke des ternären Phasendiagramms 1000) enthalten. Neben einer Region 1006 aus Zusammensetzungen, die keine Schichten bilden oder die durch Schichtbildungsprozesse nicht zugänglich sind (Dünnfilmabscheidungsprozesse, wie z.B. physikalische Gasphasenabscheidung PVD und/oder chemische Gasphasenabscheidung CVD), zeigt das ternäre Phasendiagramm 1000 eine Vielzahl von gemischten DLC-Phasen, wie beispielsweise: (kondensierte) Kohlenwasserstoffe 1008; hydrierten amorphen Kohlenstoff 1010 (a-C:H); gesputterten amorphen Kohlenstoff 1016 (a-C); gesputterten hydrierten amorphen Kohlenstoff 1016 (a-C:H); hydrierten tetraedrischen amorphen Kohlenstoff 1012 (ta-C:H); Glaskohlenstoff 1014 und/oder Graphitkohlenstoff 1014; oder tetraedrischen amorphen Kohlenstoff 1018 (ta-C).
  • Wie in 1 veranschaulicht und unter Bezugnahme darauf beschrieben können Kohlenwasserstoffe 1008, z.B. Polyethylen (PE) oder z.B. Polyacetylen (PAC) beispielsweise mehr als 65 at. % (Atomprozent) Wasserstoff enthalten. Ferner kann der Kohlenstoff von Kohlenwasserstoffen 1008 beispielsweise vollständig sp3-hybridisiert sein. Demgemäß können Kohlenwasserstoffschichten beispielsweise eine Dichte (z.B. Massendichte) von weniger als etwa 1 g/cm3 und eine Härte (z.B. Vickershärte) von etwa 0,01 GPa aufweisen.
  • Wie in 1 veranschaulicht und unter Bezugnahme darauf beschrieben kann hydrierter amorpher Kohlenstoff 1010 (a-C:H) beispielsweise einen Stoffmengenanteil von Wasserstoff im Bereich von etwa 20 % bis etwa 60 % aufweisen. Ferner kann hydrierter amorpher Kohlenstoff 1010 (a-C:H) beispielsweise einen Stoffmengenanteil von sp3-hybridisiertem Kohlenstoff im Bereich von etwa 20 % bis etwa 40 % aufweisen. Demgemäß können hydrierte amorphe Kohlenstoff-(a-C:H-)-Schichten beispielsweise eine Dichte (z.B. Massendichte) im Bereich von etwa 1,2 g/cm3 bis etwa 2,2 g/cm3 und eine Härte (z.B. Vickershärte) von weniger als etwa 20 GPa aufweisen.
  • Wie in 1 dargestellt und unter Bezugnahme darauf beschrieben kann auf herkömmliche Weise gesputterter amorpher Kohlenstoff 1016 (a-C) oder auf herkömmliche Weise gesputterter hydrierter amorpher Kohlenstoff 1016 (a-C:H) beispielsweise einen Stoffmengenanteil von Wasserstoff im Bereich von etwa 0 % bis etwa 30 % aufweisen. Ferner kann auf herkömmliche Weise gesputterter amorpher Kohlenstoff 1016 (a-C) oder auf herkömmliche Weise gesputterter hydrierter amorpher Kohlenstoff 1016 (a-C:H) beispielsweise einen Stoffmengenanteil von sp3-hybridisiertem Kohlenstoff im Bereich von etwa 5 % bis etwa 30 % aufweisen. Demgemäß können auf herkömmliche Weise gesputterte amorphe Kohlenstoff-(a-C-)Schichten oder auf herkömmliche Weise gesputterte hydrierte amorphe Kohlenstoff-(a-C:H-)Schichten beispielsweise eine Dichte (z.B. Massendichte) im Bereich von etwa 1,6 g/cm3 bis etwa 2,2 g/cm3 und eine Härte (z.B. Vickershärte) von weniger als etwa 20 GPa aufweisen. Diese Eigenschaften können sich auf herkömmlicherweise gesputterte DLC-Schichten beziehen, wobei die Schichten mittels eines Standardmagnetronsputterprozesses abgeschieden werden können.
  • Wie in 1 dargestellt und unter Bezugnahme darauf beschrieben kann hydrierter tetraedrischer amorpher Kohlenstoff 1012 (ta-C:H) beispielsweise einen Stoffmengenanteil von Wasserstoff im Bereich von etwa 20 % bis etwa 30 % aufweisen. Ferner kann hydrierter tetraedrischer amorpher Kohlenstoff 1012 (ta-C:H) beispielsweise einen Stoffmengenanteil von sp3-hybridisiertem Kohlenstoff im Bereich von etwa 20 % bis etwa 60 % aufweisen. Demgemäß können hydrierte tetraedrische amorphe Kohlenstoff-(ta-C:H-)Schichten beispielsweise eine Dichte (z.B. Massendichte) von etwa 2,4 g/cm3 und eine Härte (z.B. Vickershärte) von weniger als etwa 50 GPa aufweisen.
  • Ferner können aufgedampfter Kohlenstoff und Glaskohlenstoff graphitähnlich sein und beispielsweise einen Stoffmengenanteil von sp3-hybridisiertem Kohlenstoff von weniger als etwa 5 % aufweisen.
  • Wie in 1 dargestellt und unter Bezugnahme darauf beschrieben kann tetraedrischer amorpher Kohlenstoff 1018 (ta-C) beispielsweise einen Stoffmengenanteil von Wasserstoff von weniger als etwa 10 %, z.B. weniger als etwa 8 %, z.B. weniger als etwa 5 %, aufweisen. Ferner kann tetraedrischer amorpher Kohlenstoff 1018 (ta-C) beispielsweise einen Stoffmengenanteil von sp3-hybridisiertem Kohlenstoff im Bereich von etwa 40 % bis etwa 90 % aufweisen. Demgemäß können tetraedrische amorphe Kohlenstoff-(ta-C-)Schichten beispielsweise eine Dichte (z.B. Massendichte) im Bereich von etwa 2,8 g/cm3 bis etwa 3,1 g/cm3 und eine Härte (z.B. Vickershärte) von mehr als etwa 50 GPa aufweisen.
  • Üblicherweise in der Halbleiterindustrie eingesetzte Verfahren, wie beispielsweise chemische Niederdruck-Gasphasenabscheidung (LP-CVD) können die Abscheidung (Ausbildung) von Kohlenstofffilmen oder Kohlenstoffschichten ermöglichen, die graphitähnlich sind. Diese graphitähnlichen Kohlenstoffschichten können hochtemperaturstabil sein. Andere üblicherweise in der Halbleiterindustrie eingesetzte Verfahren, wie beispielsweise plasmaunterstütze chemische Gasphasenabscheidung (PE-CVD), können die Abscheidung von Kohlenstofffilmen ermöglichen, die diamantähnlich sind, aber aufgrund des Einbaus von Wasserstoff während des Abscheidungsprozesses (der z.B. von den Vorläufergasen stammt) ist ihre Temperaturstabilität vergleichsweise gering, da Wasserstoff bei erhöhten Temperaturen von 350 °C ausströmen kann und die amorphe Kohlenstoffschicht aufgrund einer Transformation der Kohlenstoffhybridisierung zu sp2 hin kollabieren kann.
  • Zur Veranschaulichung sei angemerkt, dass üblicherweise in der Halbleiterindustrie angewandte Kohlenstoffabscheidungsverfahren gegebenenfalls nur die Herstellung von a-C-Schichten ermöglichen, die entweder eine vergleichsweise hohe Menge an Wasserstoff oder ein graphitähnliches Wesen mit einer vergleichsweise geringen Menge von sp3-hybridisiertem Kohlenstoff aufweisen.
  • Zur Veranschaulichung sei angemerkt, dass ein Aspekt der verschiedenen Ausführungsformen Bereitstellen einer amorphen Kohlenstoffschicht in einer Halbleiterbearbeitung umfassen kann, die eine hohe Härte und/oder hohe Temperaturbeständigkeit aufweist. Verschiedene Ausführungsformen können auf der Kenntnis basieren, dass Temperungsprozesse oder Wärmebehandlungen während der Herstellung einer integrierten Schaltung auf Waferebene zu einem Abbau amorpher Kohlenstoffschichten führen kann, die durch üblicherweise verwendete Abscheidungsprozesse abgeschieden werden. Verschiedene Ausführungsformen können auf der Kenntnis basieren, das üblicherweise verwendete amorphe Kohlenstoffschichten auf einem Wafer entweder während einer Wärmebehandlung fehleranfällig sein können oder geringe Härte und/oder geringe Dichte aufweisen können, was beispielsweise zu ungenügendem Verhalten bei chemisch-mechanischem Polieren (CMP) führen kann. Außerdem können verschiedene Ausführungsformen auf der Kenntnis basieren, dass es die Verwendung von hochionisiertem Sputtern (HIS) ermöglichen kann, die Eigenschaften einer diamantähnlichen Kohlenstoff-(DLC-)Schicht im gesamten Bereich des ternären Phasendiagramms 1000 anzupassen. Ferner basieren verschiedene Ausführungsformen auf der Kenntnis, dass hochionisiertes Sputtern (HIS) die Ausbildung von diamantähnlichen Kohlenstoff-(DLC-)Schichten mit hoher Dichte oder höher Härte ermöglichen kann. Ferner basieren verschiedene Ausführungsformen auf der Kenntnis, dass die Verwendung von hochionisiertem Sputtern (HIS) die Bildung von hochtemperaturstabilen diamantähnlichen Kohlenstoff-(DLC-)Schichten ermöglichen kann, die als Diffusionssperre oder elektrisch isolierende Schicht dienen können.
  • Gemäß verschiedenen Ausführungsformen, wie sie hierin beschrieben sind, können ta-C-Schichten (tetraedrische oder tetraedrische amorphe Kohlenstoffschichten) durch HIS geschaffen werden. Wie schon beschrieben können diese Schichten ein amorphes Netzwerk aus sp2- und sp3-hybridisiertem Kohlenstoff mit einer großen Menge an Kohlenstoff in sp3-Hybridisierung umfassen, wobei diese ta-C-Schichten gleichzeitig einen geringen Wasserstoffgehalt aufweisen können, z.B. einen geringen Stoffmengenanteil (at. % oder Atomprozentsatz), z.B. weniger als 10 %, z.B. weniger als 5 %, z.B. weniger als 1 %.
  • Gemäß verschiedenen Ausführungsformen kann hochionisiertes Sputtern (HIS) die Abscheidung von diamantähnlichen Kohlenstofffilmen mit hervorragender Hochtemperaturstabilität aufgrund von keinem oder nur sehr geringem Wasserstoffgehalt ermöglichen. Der HIS-Prozess kann unter Verwendung von zumindest einem Kohlenstoff-Target ausgeführt werden, wobei es sein kann, dass das Kohlenstoff-Target fast keinen Wasserstoff enthält (z.B. weniger als etwa ein Masseprozent). Gemäß verschiedenen Ausführungsformen kann die Hochtemperaturbeständigkeit von diamantähnlichen Kohlenstoffschichten, die mit HIS gesputtert sind, Integrieren dieser Schichten bei der Halbleiterbearbeitung in einem Halbleiterwerk ermöglichen, wobei typische Prozessflüsse des vorderen Endes der Produktionslinie (FEOL) regelmäßige und nachfolgende Temperungsschritte bei bis zu 1100°C oder andere Prozesse bei erhöhten Temperaturen, z.B. bei der CMOS-Technologie, umfassen können.
  • Im Gegensatz dazu können derzeit verfügbare Abscheidungsverfahren für authentische ta-C gepulste Laserabscheidung (PLD) und gefilterte Kathoden-Vakuumlichtbogen-(FCVA-)Abscheidung sein. Es kann sein, dass diese Verfahren beispielsweise aus folgenden Gründen nicht zur Verwendung bei der Halbleiterproduktion geeignet sind: PLD und FCVA können auf geringe Größen beschränkt sein und keine Massenproduktion ermöglichen; außerdem sind diese Verfahren anfällig für Fehler, wie etwa Tröpfchen und Teilchen in den abgeschiedenen Filmen, welche die Funktionalität von kleinen elektronischen Strukturen verringern können, wie sie üblicherweise in der Halbleiterindustrie hergestellt werden.
  • Wie zuvor erwähnt können PE-CVD-Kohlenstofffilme Wasserstoff enthalten, sodass ihre Temperaturbeständigkeit vergleichsweise gering und daher unzureichend für Hochtemperaturprozesse von Halbleitertechnologie sein kann.
  • Gemäß verschiedenen Ausführungsformen können eine oder mehrere DLC-Schichten auf einem Halbleiterwafer ausgebildet werden, indem ein Sputterprozess eingesetzt wird, der konfiguriert ist, einen großen Gehalt an ionisierten Kohlenstoffatomen bereitzustellen (HIS), die von einem Kohlenstoff-Target mit hoher Reinheit gesputtert werden. Gemäß verschiedenen Ausführungsformen kann hochionisiertes Magnetronsputtern die Abscheidung von DLC-Filmen oder DLC-Schichten mit hoher Reinheit und guter Dickengleichförmigkeit bei hoher Abscheidungsgeschwindigkeit ermöglichen.
  • Bei herkömmlichem DC-(Gleichstrom-)Sputtern können im Wesentlichen neutrale Kohlenstoffatome aus dem Target ausgestoßen (gesputtert) werden, z.B. ohne einen signifikanten Gehalt an ionisierten Kohlenstoffatomen zu erzeugen, und die kinetische Energie der gesputterten Kohlenstoffatome kann im Bereich der Kondensationsenergien liegen (z.B. im Bereich von etwa 1 eV bis etwa 5 eV). Beim HIS-Prozess wird ein Hochenergieimpuls (im Bereich von einigen Hundert Kilowatt bis zu einigen Megawatt) am Kohlenstoff-Target freigesetzt. Eine signifikante Menge an gesputterten Kohlenstoffatomen wird ionisiert und kann zum Substrat hin beschleunigt werden, indem eine negative Vorspannung oder Driftspannung für die Ionen angelegt wird (z.B. eine negative HF-Spannung, wobei die HF-Spannung um einen konstanten negativen Wert oszilliert). Die Beschleunigung der gesputterten Kohlenstoffionen kann für gerichtetes Sputtern oder zum Anlegen einer einstellbaren kinetischen Ionenenergie an den wachsenden Film zusätzlich zur Kondensationsenergie verwendet werden. Der Abscheidungsprozess kann Zugang zu anderen Filmeigenschaften als jenen, die durch herkömmliches DC-Sputtern erhalten werden, bereitstellen. DLC-Schichten, die durch HIS gebildet werden, können als harte und dichte Beschichtungen verwendet werden, z.B. mit einer zusätzlichen Hochtemperaturstabilität. Außerdem kann es die Verwendung von HIS gemäß verschiedenen Ausführungsformen ermöglichen, den Kohlenstoffhybridisierungszustand in den abgeschiedenen DLC-Schichten zu beeinflussen und/oder anzupassen.
  • Beim herkömmlichen Sputterprozess (z.B. herkömmliches Wechselstrom- oder Gleichstrom-Magnetronsputtern) werden aufgrund geringer Ionisationsenergie graphitisierte Kohlenstofffilme abgeschieden. Im Gegensatz dazu kann es der Einsatz des Hochenergieprozesses HIS gemäß verschiedenen Ausführungsformen ermöglichen, das Hybridisierungsregime vom sp2-Zustand zum sp3-Zustand zu verlagern. Gemäß verschiedenen Ausführungsformen kann die Härte von DLC-Filmen, die mittels HIS abgeschieden werden, größer als etwa 50 GPa oder größer als etwa 60 GPa sein oder z.B. im Bereich von etwa 40 GPa bis etwa 60 GPa liegen, wobei die mittels HIS abgeschiedenen DLC-Filme sp3-reich sein können.
  • Gemäß verschiedenen Ausführungsformen kann der sp3-Gehalt der abgeschiedenen DLC-Filme oder -Schichten (die z.B. mittels Hochleistungsimpulsmagnetronsputtern abgeschieden sind) beispielsweise basierend auf ihren sichtbaren und Ultraviolett-(UV-)Raman-Spektren beurteilt werden. Darüber hinaus kann die Beurteilung der strukturellen Klasse der DLC-Filme oder -Schichten (z.B. ta-C) durch ihre Ultraviolett-(UV-)Raman-Spektren möglich sein, z.B. anhand der Gegenwart der so genannten T-Peaks in ihren UV-Raman-Spektren.
  • Im Allgemeinen können HIS- oder HiPIMS-abgeschiedene Kohlenstofffilme aufgrund ihrer hohen Härte im Werkzeugbeschichtungsbereich verwendet werden. Verschiedene Ausführungsformen können jedoch auf der Erkenntnis basieren, dass diese Abscheidungstechniken die Ausbildung von hochtemperaturstabilen DLC-Schichten zur Integration einer DLC-Schicht in Halbleiterbearbeitung oder in die Herstellung von elektronischen Schaltungen auf Waferebene ermöglichen.
  • Durch herkömmlicherweise verwendete Verfahren, wie z.B. PE-CVD oder Ionenstrahlen, abgeschiedene Kohlenstofffilme können aufgrund der Verwendung von Kohlenwasserstoffvorläufern Wasserstoff enthalten, und gemäß verschiedenen Ausführungsformen wurde erkannt, dass hochionisiertes Magnetronsputtern, das von einem reinen Kohlenstoff-Target als feste Materialquelle ausgeht, die Abscheidung von fast wasserstofffreien DLC-Filmen ermöglichen kann. Als Ergebnis kann hochionisiertes Magnetronsputtern Abscheiden von verschiedenen Arten von DLC-Schichten (vgl. das ternäre Phasendiagramm in 1) mit demselben Abscheidungswerkezug (Sputtersystem), z.B. durch Steuern der Energie und eine definierte Einführung von Wasserstoff in die Schichten, ermöglichen.
  • Gemäß verschiedenen Ausführungsformen kann hochionisiertes Magnetronsputtern Ausbilden von (im Wesentlichen wasserstofffreien) ta-C-Schichten ermöglichen, die nach einer Abscheidung bis zu 1000 °C oder bis zu 1100 °C stabil sein können. Im Gegensatz dazu können beispielsweise Schichten aus hydriertem amorphem Kohlenstoff (a-C:H) bei Temperaturen über etwa 350 °C abgebaut werden.
  • Gemäß verschiedenen Ausführungsformen kann jedoch das hochionisierte Magnetronsputtern in einem reaktiven Modus betrieben werden. Reaktives HIS kann die Abscheidung von Schichten aus hydriertem tetraedrischem amorphem Kohlenstoff (ta-C:H) ermöglichen; und so kann HIS die Einstellung des Kohlenstoffhybridisierungszustands wie im ternären Phasendiagramm dargestellt ermöglichen (d.h. entlang der sp2-sp3-Achse), und reaktives HIS kann es ferner ermöglichen, den Wasserstoffgehalt einzustellen, sodass auf alle Phasen im ternären Phasendiagramm, einschließlich ta-C, durch HIS und reaktives HIS zugegriffen werden kann. Einstellen des Wasserstoffgehalts kann neben der Möglichkeit, im Wesentlichen wasserstofffreien Modifikations-ta-C zu bilden, einen zusätzlichen Grad an Freiheit zum HIS-Verfahren hinzufügen. Darüber hinaus kann HIS die Materialbearbeitung, beispielsweise die Metalldotierung oder -legierung, durch die Verwendung von segmentierten, gepressten oder gesinterten Targets vereinfachen; reaktives Sputtern durch die Verwendung von Prozessgasen, die keine Edelgase sind. Ferner kann die Randabdeckung der DLC-Schichten, die mittels HIS abgeschieden werden, im Vergleich zu herkömmlicherweise gesputterten Kohlenstofffilmen erhöht werden, oder mit anderen Worten kann HIS die Ausbildung einer DLC-Schicht ermöglichen, die eine oder mehrere Strukturelemente auf einem Wafer oberflächengetreu bedeckt.
  • Gemäß verschiedenen Ausführungsformen kann Kohlenstoff als Target-Material für einen HIS-Prozess bei Halbleiterproduktion verwendet werden (z.B. in einem Halbleiterwerk und seinen üblichen Prozessabläufen), um ta-C-Filme abzuscheiden. Ein durch HIS erzeugtes diamantähnliches Kohlenstoffmaterial mit höherer Wärmestabilität als PE-CVD-Kohlenstofffilme ist ein Material, das zur Integration in Prozessflüsse des vorderen Endes der Produktionslinie (FEOL) mit nachfolgenden höheren Temperungstemperaturen und Prozessen, mit z.B. von etwa 400°C bis etwa 1200°C, z.B. von etwa 500°C bis etwa 1100°C, z.B. von etwa 600°C bis etwa 1000°C, geeignet ist.
  • Gemäß verschiedenen Ausführungsformen kann eine mittels HIS ausgebildete DLC-Schicht (z.B. ta-C), die beim FEOL-Bearbeiten in der Halbleiterindustrie ausgebildet wird, als Stoppschicht für einen chemisch-mechanischen Polierprozess (einen CMP-Prozess) verwendet werden, z.B. aufgrund der hohen Härte der DLC-Schicht.
  • Gemäß verschiedenen Ausführungsformen kann eine mittels HIS ausgebildete DLC-Schicht (z.B. ta-C) während der FEOL-Bearbeitung in der Halbleiterindustrie als Sperrschicht verwendet werden, z.B. aufgrund der hohen Dichte und der amorphen Kristallstruktur der DLC-Schicht.
  • Gemäß verschiedenen Ausführungsformen kann eine mittels HIS ausgebildete DLC-Schicht (z.B. eine undotierte ta-C-Schicht oder eine siliciumdotierte ta-C-Schicht) während der FEOL-Bearbeitung in der Halbleiterindustrie als elektrische Passivierungsschicht, dielektrische Schicht oder Isolationsschicht verwendet werden, z.B. aufgrund der geringen spezifischen elektrischen Leitfähigkeit.
  • Gemäß verschiedenen Ausführungsformen kann eine mittels HIS ausgebildete dotierte DLC-Schicht (z.B. eine metalldotierte ta-C-Schicht) während der FEOL-Bearbeitung in der Halbleiterindustrie als elektrisch leitende Schicht verwendet werden.
  • Gemäß verschiedenen Ausführungsformen kann eine mittels HIS ausgebildete DLC-Schicht (z.B. eine ta-C-Schicht) während der FEOL-Bearbeitung in der Halbleiterindustrie als Wärmeübertragungsschicht oder Wärmeableitschicht verwendet werden, z.B. aufgrund der hohen Wärmeleitfähigkeit.
  • Gemäß verschiedenen Ausführungsformen kann eine mittels HIS ausgebildete oder verwendete DLC-Schicht (z.B. eine ta-C-Schicht) während der FEOL-Bearbeitung in der Halbleiterindustrie als Antireflexbeschichtung verwendet werden, z.B. aufgrund des hohen optischen Brechungsindexes.
  • Gemäß verschiedenen Ausführungsformen können die Eigenschaften der wie oben beschrieben mittels HIS ausgebildeten DLC-Schicht (z.B. einer ta-C-Schicht) mit den Eigenschaften von herkömmlicherweise verwendeten DLC-Schichten, die z.B. durch herkömmliche Sputterprozesse oder CVD-Prozesse hergestellt werden, verglichen werden.
  • Gemäß verschiedenen Ausführungsformen kann ein hochionisierter Sputterprozess kinetisch gesteuert sein, während herkömmliche Sputterprozesse oder CVD-Protzesse temperaturgesteuert oder chemisch gesteuert sein können. Ferner können Verfahren zur Identifikation der Eigenschaften eines DLC-Films Röntgenphotoelektronenspektroskopie (XPS) oder Elektronenenergieverlustspektroskopie (EELS) für den Bindungszustand von Kohlenstoffatomen und hochauflösende Transmissionselektronenmikroskopie (HRTEM) für die kristallographische Struktur sein.
  • Es gilt anzumerken, dass mittels Lichtbogenverdampfung, gefilterte Kathoden-Vakuumlichtbogen-(FCVA-)Abscheidung oder PLD abgeschiedene Filme eine höhere Dichte an Defekten aufweisen können als Filme, die mittels hochionisiertem Sputtern abgeschieden werden, was zu Problemen bei der Halbleiterbearbeitung führen kann (z.B. bei der Herstellung von Chips oder integrierten Schaltungen), die kleine Elementgrößen bis zu 100 nm oder sogar weniger umfassen.
  • 2A zeigt einen Halbleiterwafer 100 gemäß verschiedenen Ausführungsformen, wobei der Halbleiterwafer 100 umfassen kann: einen Halbleiterkörper 102, eine integrierte Schaltungsstruktur 104; und zumindest eine tetraedrische amorphe Kohlenstoffschicht 106, die zumindest über oder in der integrierten Schaltungsstruktur 104 ausgebildet ist. Gemäß verschiedenen Ausführungsformen kann die zumindest eine tetraedrische amorphe Kohlenstoffschicht 106 einen Stoffmengenanteil von sp3-hybridisiertem Kohlenstoff von mehr als etwa 0,4 (40 %) und einen Stoffmengenanteil von Wasserstoff von weniger als etwa 0,1 (10 %) aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann der Halbleiterkörper 102 zumindest ein Halbleitermaterial umfassen, z.B. Silicium, Germanium, Gallium, Arsenik, Galliumarsenid und dergleichen. Mit anderen Worten können der Halbleiterwafer 100 und/oder der Halbleiterkörper 102 aus Halbleitermaterialien verschiedener Typen bestehen, einschließlich Silicium, Germanium, Gruppe III bis V oder anderen Typen, einschließlich Polymeren, und in einer anderen Ausführungsform können beispielsweise auch andere geeignete Materialien verwendet werden. In einer Ausführungsform können der Halbleiterwafer 100 und/oder der Halbleiterkörper 102 aus (dotiertem oder undotiertem) Silicium bestehen, in einer alternativen Ausführungsform können der Halbleiterwafer 100 und/oder der Halbleiterkörper 102 ein Silicium-auf-Isolator-(SOI-)Wafer sein. Alternativ dazu kann jedes beliebige andere Halbleitermaterial für den Halbleiterwafer 100 und/oder den Halbleiterkörper 102 verwendet werden, beispielsweise ein Halbleiterverbundmaterial wie Galliumarsenid (GaAs), Indiumphosphid (InP), aber auch jedes beliebige geeignete ternäre Halbleiterverbundmaterial oder quaternäre Halbleiterverbundmaterial wie Indiumgalliumarsenid (InGaAs).
  • Gemäß verschiedenen Ausführungsformen kann der Halbleiterkörper 102 eine integrierte Schaltungsstruktur 104 umfassen, oder eine integrierte Schaltungsstruktur 104 kann über dem Halbleiterkörper 102 angeordnet sein. Gemäß verschiedenen Ausführungsformen können der Halbleiterkörper 102 und/oder die integrierte Schaltungsstruktur 104 zumindest eines aus einer p-Topf-Region und einer n-Topf-Region (oder p-dotierten Region und n-dotierten Region) umfassen, und ferner können der Halbleiterkörper 102 und/oder die integrierte Schaltungsstruktur 104 dotiert sein oder eine dotierte Region umfassen, z.B. zumindest eine aus einer n-dotierten und einer p-dotierten Region. Gemäß verschiedenen Ausführungsformen können der Halbleiterkörper 102 und/oder die integrierte Schaltungsstruktur 104 einen Transistor umfassen, z.B. einen Feldeffekttransistor, z.B. einen bipolaren Transistor. Gemäß verschiedenen Ausführungsformen können der Halbleiterkörper 102 und/oder die integrierte Schaltungsstruktur 104 zumindest einen Teil einer Hochspannungsvorrichtung, einen Sensor, z.B. einen Hall-Sensor, z.B. einen Belastungssensors, eine Diode, eine elektrostatische Entladungsschutzvorrichtung, eine elektrostatische Entladungsschutzdiode und dergleichen umfassen.
  • Gemäß verschiedenen Ausführungsformen können der Halbleiterkörper 102 und/oder die integrierte Schaltungsstruktur 104 zumindest eines aus Folgenden umfassen: eine fertig bearbeitete integrierte Schaltung, eine integrierte CMOS-Schaltung, einen bipolaren Transistor, einen IGBT und/oder ein elektromechanisches Mikrosystem (MEMS) oder ein anderes Bauteil oder eine andere Struktur, beispielsweise einen Chip, einen Speicherchip, einen Nacktchip, einen Mikroprozessor, eine Mikrosteuerung, eine Speicherstruktur, einen Ladungsspeicher, einen Direktzugriffsspeicher, einen dynamischen Direktzugriffsspeicher, eine Logikschaltung, einen Sensor, einen Nanosensor, einen integrierten Sendeempfänger, eine mikromechanische Vorrichtung, eine mikroelektronische Vorrichtung, eine nanoelektronische Vorrichtung, eine elektrische Schaltung, eine digitale Schaltung, eine analoge Schaltung und eine beliebige andere elektronische Vorrichtung auf Halbleitertechnologiebasis.
  • Gemäß verschiedenen Ausführungsformen kann die zumindest eine tetraedrische amorphe Kohlenstoffschicht 106 einen Stoffmengenanteil (at. %) von sp3-hybridisiertem Kohlenstoff im Bereich von etwa 0,4 (40 %) bis etwa 0,95 (95 %), z.B. im Bereich von etwa 0,4 (40 %) bis etwa 0,90 (90 %), z.B. im Bereich von etwa 0,5 (50 %) bis etwa 0,95 (95 %), z.B. im Bereich von etwa 0,6 (60 %) bis etwa 0,95 (95 %), z.B. im Bereich von etwa 0,7 (70 %) bis etwa 0,95 (95 %), z.B. im Bereich von etwa 0,7 (70 %) bis etwa 0,85 (85 %) und einen Stoffmengenanteil von Wasserstoff im Bereich von etwa 0,001 (0,1 %) bis etwa 0,10 (10 %), z.B. im Bereich von etwa 0,01 (1 %) bis etwa 0,10 (10 %), z.B. im Bereich von etwa 0,01 (1 %) bis etwa 0,05 (5 %) umfassen. Gemäß verschiedenen Ausführungsformen kann, da die tetraedrische amorphe Kohlenstoffschicht 106 einen Stoffmengenanteil von Wasserstoff von weniger als etwa 0,10 (10 %) aufweisen kann, die amorphe Kohlenstoffschicht 106 hochtemperaturstabil sein, z.B. in einem Temperaturbereich von etwa 400 °C bis etwa 1400 °C, z.B. im Bereich von etwa 500 °C bis etwa 1200 °C, z.B. im Bereich von etwa 600 °C bis etwa 1100 °C, z.B. im Bereich von etwa 600 °C bis etwa 1000 °C.
  • Daher kann es möglich sein, die tetraedrische amorphe Kohlenstoffschicht 106 in die elektronische Struktur auf dem Halbleiterwafer zu integrieren.
  • Wie in 2B dargestellt kann gemäß verschiedenen Ausführungsformen die tetraedrische amorphe Kohlenstoffschicht 106 (zumindest teilweise) zwischen dem Halbleiterkörper 102 und der integrierten Schaltungsstruktur 104 angeordnet sein. Gemäß verschiedenen Ausführungsformen kann es sein, dass die Bearbeitung der integrierten Schaltungsstruktur 104 nicht durch die tetraedrische amorphe Kohlenstoffschicht 106 beschränkt ist, da die tetraedrische amorphe Kohlenstoffschicht 106 chemisch, thermisch und/oder mechanisch stabil ist. Die tetraedrische amorphe Kohlenstoffschicht 106 kann als Diffusionsbarriere zwischen der integrierten Schaltungsstruktur 104 und dem Halbleiterkörper 102 dienen.
  • Wie in 2C dargestellt kann gemäß verschiedenen Ausführungsformen die tetraedrische amorphe Kohlenstoffschicht 106 (zumindest teilweise) zwischen einer ersten Region 104a der integrierten Schaltungsstruktur 104 und einer zweiten Region 104b der integrierten Schaltungsstruktur 104 angeordnet sein. Dadurch kann die tetraedrische amorphe Kohlenstoffschicht 106 beispielsweise als zumindest eines aus: einer Diffusionsbarriere, einer elektrisch isolierenden Struktur, einer Wärmeableitschicht dienen. Ferner kann gemäß verschiedenen Ausführungsformen die tetraedrische amorphe Kohlenstoffschicht 106 mit einem Metall dotiert sein, um elektrisch leitend zu sein. Somit kann der HIS-Prozess unter Verwendung eines dotierten Kohlenstoff-Targets durchgeführt werden.
  • 2D zeigt einen Halbleiterwafer 100 gemäß verschiedenen Ausführungsformen, wobei der Halbleiterwafer 100 eine erste Kohlenstoffschicht 106 und eine zweite Kohlenstoffschicht 106a umfassen kann, oder mit anderen Worten kann der Halbleiterwafer 100 eine tetraedrische amorphe Kohlenstoffschicht 106 wie zuvor beschrieben und zumindest eine weitere Kohlenstoffschicht 106a umfassen. Dadurch kann zumindest eine Kohlenstoffschicht der zumindest beiden Kohlenstoffschichten 106, 106a einen Stoffmengenanteil (at. %) von sp3-hybridisiertem Kohlenstoff im Bereich von etwa 0,4 (40 %) bis etwa 0,95 (95 %), z.B. im Bereich von etwa 0,4 (40 %) bis etwa 0,90 (90 %), z.B. im Bereich von etwa 0,5 (50 %) bis etwa 0,95 (95 %), z.B. im Bereich von etwa 0,6 (60 %) bis etwa 0,95 (95 %), z.B. im Bereich von etwa 0,7 (70 %) bis etwa 0,95 (95 %), z.B. im Bereich von etwa 0,7 (70 %) bis etwa 0,85 (85 %) und einen Stoffmengenanteil von Wasserstoff im Bereich von etwa 0,001 (0,1 %) bis etwa 0,10 (10 %), z.B. im Bereich von etwa 0,01 (1 %) bis etwa 0,10 (10 %), z.B. im Bereich von etwa 0,01 (1 %) bis etwa 0,05 (5 %) umfassen, wobei die andere Kohlenstoffschicht der zumindest zwei Kohlenstoffschichten 106, 106a einen anderen DLC umfassen kann.
  • Als Veranschaulichungsbeispiel kann eine erste Kohlenstoffschicht, die über dem Halbleiterkörper 102 angeordnet ist, eine tetraedrische amorphe Kohlenstoffschicht 106 sein, wobei eine zweite Kohlenstoffschicht, die über dem Halbleiterkörper 102 angeordnet ist, einen beliebigen anderen Typ von DLC-Schicht, wie beispielsweise unter Bezug auf 1 beschrieben, umfassen kann.
  • Gemäß verschiedenen Ausführungsformen kann der Halbleiterwafer 100 einen Schichtstapel umfassen, der eine Vielzahl von Kohlenstoffschichten mit unterschiedlichen Eigenschaften umfasst, die beispielsweise belastungstechnische Schritte oder funktionale Schichtstapel ermöglichen, wobei zumindest eine der Kohlenstoffschichten des Schichtstapels ta-C mit einer geringen Menge Wasserstoff umfassen kann, wie zuvor beschrieben wurde.
  • 2E zeigt einen Halbleiterwafer 100 gemäß verschiedenen Ausführungsformen, wobei der Halbleiterwafer 100 einen Halbleiterkörper 102 und eine integrierte Schaltungsstruktur 104 umfassen kann, wobei der Halbleiterkörper 102 und/oder die integrierte Schaltungsstruktur 104 ein oder mehrere Strukturelemente 104s umfassen kann (z.B. als Teil einer Transistorstruktur oder als Teil eines Widerstands, einer Kapazität oder einer Induktivität), wobei die tetraedrische amorphe Kohlenstoffschicht 106 über dem einen oder den mehreren Strukturelementen 104s angeordnet sein kann. Gemäß verschiedenen Ausführungsformen kann die tetraedrische amorphe Kohlenstoffschicht 106 das eine oder die mehreren Strukturelemente 104s bedecken und beispielsweise einen Zwischenraum zwischen benachbarten Strukturelementen 104s ausfüllen. Ferner kann gemäß verschiedenen Ausführungsformen die tetraedrische amorphe Kohlenstoffschicht 106 das eine oder die mehreren Strukturelemente 104s oberflächengetreu bedecken, sodass z.B. ein Zwischenraum zwischen benachbarten Strukturelementen 104s teilweise gefüllt sein kann.
  • Als Veranschaulichungsbeispiel kann die tetraedrische amorphe Kohlenstoffschicht 106 den Wafer 100, den Halbleiterkörper 102 und/oder die integrierte Schaltungsstruktur 104 oberflächengetreu bedecken.
  • Verschiedene Modifikationen und/oder Konfigurationen des Halbleiterwafers 100 und Details bezüglich der tetraedrischen amorphen Kohlenstoffschicht 106 sind nachstehend beschrieben, wobei in Bezug auf 2A bis 2E beschriebene Merkmale und/oder Funktionalitäten analog eingeschlossen sein können. Ferner können die nachstehend beschriebenen Merkmale und/oder Funktionalitäten im Halbleiterwafer 100 inkludiert sein oder mit dem Halbleiterwafer 100 kombiniert sein, wie zuvor in Bezug auf 2A bis 2E beschrieben wurde.
  • 3 zeigt ein schematisches Flussdiagramm eines Verfahrens 300 zur Bearbeitung eines Halbleiterwafers 100, wobei das Verfahren 300 umfassen kann: bei 310, Ausbilden einer integrierten Schaltungsstruktur 104 in einem Halbleiterkörper 102; und bei 320, Ausbilden zumindest einer tetraedrischen amorphen Kohlenstoffschicht 106 zumindest über oder in der integrierten Schaltungsstruktur 104 mithilfe von hochionisiertem Sputtern (HIS).
  • Gemäß verschiedenen Ausführungsformen kann die tetraedrische amorphe Kohlenstoffschicht 106 mithilfe eines Sputtersystems ausgebildet werden, z.B. eines Magnetronsputtersystem, das im Hochenergieimpulsmodus betrieben wird, vgl. 5 und 6. Als Veranschaulichungsbeispiel kann das das Sputtersystem als Hochleistungsimpulsmagnetronsputter-(HiPIMS-)System, z.B. auch als Hochleistungspulsmagnetronsputtern (HPPMS) bekannt, konfiguriert und betrieben werden.
  • Gemäß verschiedenen Ausführungsformen kann das Sputtersystem so konfiguriert und betrieben werden, dass die abgeschiedene Kohlenstoffschicht einen Stoffmengenanteil von sp3-hybridisiertem Kohlenstoff von mehr als 0,4 und einen Stoffmengenanteil von Wasserstoff von weniger als 0,1 umfasst, wie schon beschrieben wurde.
  • Gemäß verschiedenen Ausführungsformen kann mehr als eine DLC-Schicht mittels HiPIMS über dem Halbleiterkörper 102 abgeschieden werden. Dadurch können sich die Schichten voneinander unterscheiden, da das Sputtersystem so konfiguriert und betrieben werden kann, dass verschiedene Typen von DLC-Schichten ausgebildet werden können. Gemäß verschiedenen Ausführungsformen kann der Stoffmengenanteil von sp3-hybridisiertem Kohlenstoff kontrolliert werden, indem die Abscheidungsparameter kontrolliert werden, z.B. die an die Kathode angelegte Spannung oder die Vorspannung am Halbleiterwafer, z.B. können die Substrattemperatur während der Abscheidung und der Stoffmengenanteil von Wasserstoff durch Einbringen von Wasserstoff als Prozessgas während der Abscheidung kontrolliert werden.
  • Gemäß verschiedenen Ausführungsformen kann die tetraedrische amorphe Kohlenstoffschicht 106 unter Vakuumbedingungen in einem ersten Wasserstoffpartialdruck ausgebildet werden, z.B. in einer Atmosphäre, die im Wesentlichen frei von Wasserstoff ist, und die zumindest eine zusätzliche amorphe Kohlenstoffschicht 106a wird unter Vakuumbedingungen in einem zweiten Wasserstoffpartialdruck ausgebildet, der sich vom ersten Wasserstoffpartialdruck unterscheidet.
  • Gemäß verschiedenen Ausführungsformen kann eine Wärmebehandlung durchgeführt werden, nachdem zumindest die tetraedrische amorphe Kohlenstoffschicht 106 auf dem Wafer ausgebildet wurde, wobei der Halbleiterwafer und die tetraedrische amorphe Kohlenstoffschicht 106 einer Temperatur von mehr als etwa 400 °C ausgesetzt werden, z.B. können der Halbleiterkörper 102 und die tetraedrische amorphe Kohlenstoffschicht 106 bei einer Temperatur im Bereich von etwa 400 °C bis etwa 1200 °C getempert werden. Das Tempern des Halbleiterwafers kann beispielsweise notwendig sein, um ein Ionenimplantat zu aktivieren oder einen Dotierungsprozess durchzuführen (z.B. Dotierungsmaterial thermisch im Halbleiterkörper 102 oder in der integrierten Schaltungsstruktur 104 zu diffundieren).
  • Gemäß verschiedenen Ausführungsformen kann eine Wärmebehandlung oder Tempern angewandt werden, um eine elektronische Struktur über dem oder im Halbleiterkörper auszubilden. Eine Wärmebehandlung oder Tempern kann in verschiedenen Prozessen (oder verschiedenen Prozessstufen) während der Herstellung einer elektronischen Struktur oder während der Bearbeitung eines Wafers wie hierin beschrieben inkludiert sein, z.B. in Kombination mit einem Strukturierungsprozess, nach Aufbringen eines Photoresists und/oder nach Abscheiden von elektrischen Kontakten, um das elektrisch leitende Material (z.B. ein Metall) mit einem Träger (oder mit der darunterliegenden Struktur) zu legieren oder um optimale Abscheidungsbedingungen für einen Schichtbildungsprozess bereitzustellen. Das Erhitzen eines Wafers (eines Trägers, eines Substrats und dergleichen) kann mit direktem Kontakt erfolgen, z.B. mit einer Heizplatte oder durch Strahlung, z.B. unter Verwendung von Laser oder Lampen. Schnelles thermisches Bearbeiten (RTP) kann angewandt werden, das unter Vakuumbedingungen unter Verwendung einer Laserheizvorrichtung oder einer Lampenheizvorrichtung durchgeführt werden kann, wobei ein Material (z.B. ein Wafer, ein Substrat, ein Träger und dergleichen) innerhalb eines kurzen Zeitraums, z.B. innerhalb einiger Sekunden (z.B. etwa 1 s bis etwa 20 s) auf bis zu mehrere hundert Grad Celsius oder bis zu etwa 1200 °C oder sogar mehr erhitzt wird. Untergruppen von schnellem thermischem Bearbeiten sind schnelle thermische Ausheilung (RTA) und schnelle thermische Oxidation (RTO).
  • Gemäß verschiedenen Ausführungsformen kann zumindest eine zusätzliche Schicht über der zumindest einen tetraedrischen amorphen Kohlenstoffschicht 106 ausgebildet werden, z.B. zur Herstellung einer elektronischen Vorrichtung, und anschließend kann ein chemisch-mechanischer Polier-(CMP-)Prozess ausgeführt werden, bei dem die zusätzliche Schicht zumindest teilweise entfernt wird. Mit anderen Worten kann die tetraedrische amorphe Kohlenstoffschicht 106 in die elektronische Schaltungsstruktur 104 integriert werden, beispielsweise als CMP-Stoppschicht.
  • 4 zeigt ein schematisches Flussdiagramm eines Verfahrens 400 zur Bearbeitung eines Halbleiterwafers 100, wobei das Verfahren 400 umfassen kann: bei 410, Anwenden eines Hochleistungsimpulsmagnetronsputterprozesses zur Ausbildung einer tetraedrischen amorphen Kohlenstoffschicht über einem Halbleiterwafer; und bei 420, anschließendes Ausführen einer Wärmebehandlung des Halbleiterwafers bei einer Temperatur von mehr als etwa 500 °C.
  • Details zum HIS (Leistungsimpulsmagnetronsputterprozess) und zum Sputtersystem gemäß verschiedenen Ausführungsformen können nachstehend beschrieben sein.
  • 5 zeigt ein Sputtersystem 500 gemäß verschiedenen Ausführungsformen in einer schematischen Darstellung. Das Sputtersystem 500 kann als Magnetronsputtersystem konfiguriert sein, das eine Prozesskammer 502, ein Sputter-Target 504 (z.B. ein reines Kohlenstoff-Target), eine Wafer-Haltevorrichtung 508 zur Aufnahme eines Wafers 506 in der Prozesskammer 502 und eine Abschirmung 510 umfassen. Ferner kann das Sputtersystem 500 gemäß verschiedenen Ausführungsformen eine Leistungsversorgung oder mehr als eine Leistungsversorgung zur Bereitstellung von Leistung für die Kathode und zur Bereitstellung einer Vorspannung am Wafer 506 oder an der Wafer-Haltevorrichtung 508 bereitzustellen. Gemäß verschiedenen Ausführungsformen kann die Prozesskammer 502 eine Vakuumabscheidungskammer sein, die konfiguriert ist, ein Vakuum durch Durchführung eines PVD-Prozesses, z.B. eines Sputter-Prozesses bereitzustellen.
  • Wie in 6 schematisch dargestellt kann eine gepulste Gleichstromleistung 600a (Strom und/oder Spannung) zum Kohlenstoff-Target 504 zugeführt werden, sodass ein Plasma (z.B. Argonplasma) innerhalb der Prozesskammer 502 bereitgestellt werden kann, in der das Kohlenstoff-Target 504 als Kathode dient und Kohlenstoffionen durch das erzeugte Plasma vom Target 504 gesputtert werden können. Die Leistung (z.B. die Spannung und der Strom) können so bereitgestellt sein, dass Kohlenstoffionen während des Sputterprozesses erzeugt werden können. Ferner kann eine negative Vorspannung an den Wafer 506 oder die Waferhaltevorrichtung 508 angelegt werden, sodass die im Plasma erzeugten Kohlenstoffionen in Richtung des Wafers 506 beschleunigt werden können. Als Folge kann eine ta-C-Schicht auf dem Wafer 506 abgeschieden werden. Die Prozesskammer 502 kann so weit wie möglich frei von Wasserstoff sein, sodass eine ta-C-Schicht abgeschieden werden kann, die eine geringe Menge Wasserstoff enthält, wie zuvor beschrieben wurde.
  • Gemäß verschiedenen Ausführungsformen können die Abscheidungsparameter so ausgewählt und/oder angepasst werden, dass eine mittlere Ionenenergie der Kohlenstoffionen im Hochleistungsimpulsmagnetronsputtersystem im Bereich von etwa 40 eV pro Ion bis etwa 1 keV pro Ion oder bis etwa mehrere Kiloelektronenvolt pro Ion, z.B. im Bereich von etwa 60 eV pro Ion bis etwa 5 keV pro Ion, z.B. im Bereich von etwa 60 eV pro Ion bis etwa 3 keV pro Ion, z.B. im Bereich von etwa 60 eV pro Ion bis etwa 1 keV pro Ion liegt (im Gegensatz zu z.B. bis etwa 2 eV bis 10 eV pro Ion bei herkömmlichem Sputtern).
  • Gemäß verschiedenen Ausführungsformen kann die negative Vorspannung, die an den Wafer 506 oder die Waferhaltevorrichtung 508 angelegt wird, eine HF-Spannung (z.B. 13,56 MHz) sein, die von einer HF-Leistungsquelle bereitgestellt wird. Alternativ dazu kann eine Gleichstromquelle oder eine gepulste Gleichstromquelle verwendet werden, die z.B. durch Leistung oder Spannung gesteuert wird.
  • Gemäß verschiedenen Ausführungsformen kann das hochionisierte Sputtern (HIS) gepulstes Gleichstromsputtern mit hoher Leistung umfassen, wie schon beschrieben wurde. Alternativ dazu kann hochionisiertes Sputtern (HIS) gepulstes HF-Sputtern mit hoher Leistung umfassen. Darüber hinaus kann das hochionisierte Sputtern (HIS) reaktives Sputtern umfassen, wobei beispielsweise während der Abscheidung Wasserstoff in die Prozesskammer 502 eingebracht werden kann. Als Veranschaulichungsbeispiel kann der Sputterprozess konfiguriert sein, Kohlenstoffionen im erzeugten Plasma bereitzustellen, was mit der Erzeugung von sp3-hybridisiertem Kohlenstoff in der tetraedrischen amorphen Kohlenstoffschicht 106 korreliert sein kann.
  • Gemäß verschiedenen Ausführungsformen kann die negative Vorspannung im Bereich von etwa 20 V bis etwa 140 V (oder bis etwa 1 kV), z.B. im Bereich von etwa 40 V bis etwa 120 V, im Bereich von etwa 60 V bis etwa 100 V, liegen. Gemäß verschiedenen Ausführungsformen wird das Hochleistungsimpulsmagnetronsputtern so durchgeführt, dass Kohlenstoffionen, die von einem kathodischen Target gesputtert werden, ausfallen oder an einer Oberfläche des Halbleiterwafers kondensieren.
  • Gemäß verschiedenen Ausführungsformen kann der Halbleiterwafer 506 während des Abscheidungsprozesses abgekühlt werden, sodass die Temperatur des Halbleiterwafers 506 während des Abscheidungsprozesses beispielsweise nicht über etwa 150 °C steigt. Ferner kann der Halbleiterwafer 506 erhitzt werden, um das Verhältnis zwischen sp2 und sp3 zu kontrollieren, z.B. für Belastungsanalyse.
  • Es gilt anzumerken, dass bei einem herkömmlichen Magnetronsputterprozess die Leistungsdichte zu gering ist, um eine signifikante Menge an Ionen des Target-Materials zu erzeugen, da eine kontinuierliche Entladung aufgrund der Wärmelast am Target in der Leistung beschränkt sein kann, da der Großteil der Ionenbombardierenergie am Target in Wärme umgewandelt wird. Daher kann ein HIS-Prozess eine gepulste Sputterabscheidung mit einer hohen Maximalleistung und einer thermisch annehmbaren mittleren Leistung umfassen.
  • In Bezug darauf können der hohe Ionisationsgrad des gesputterten Materials und die hohe Plasmadichte in einem HIS-Prozess zu einer verbesserten Schichtmorphologie, einer hohen Dichte, die in einer höheren mechanischen Stabilität der abgeschiedenen Kohlenstoffschicht und verbesserter Adhäsion der abgeschiedenen Kohlenstoffschicht resultieren kann, einem höheren Brechungsindex der abgeschiedenen Kohlenstoffschicht und/oder verbesserten Diffusionbarriereeigenschaften der abgeschiedenen Kohlenstoffschicht führen.
  • Gemäß verschiedenen Ausführungsformen kann der optische Brechungsindex der abgeschiedenen ta-C-Kohlenstoffschicht 106 im Bereich von etwa 2,1 bis etwa 2,4 liegen (bei einer Wellenlänge im sichtbaren Lichtspektrum). Ferner kann die abgeschiedene ta-C-Kohlenstoffschicht 106 im Bereich des sichtbaren Lichts, des Infrarotlichts und eines Ultraviolettlichts mit einer Wellenlänge über 225 nm optisch transparent sein (z.B. kann die Durchlässigkeit größer als 80 % sein).
  • Gemäß verschiedenen Ausführungsformen kann die (spezifische) Wärmeleitfähigkeit der abgeschiedenen ta-C-Kohlenstoffschicht 106 im Bereich von etwa 500 W/(m·K) bis etwa 2000 W/(m·K) liegen. Daher kann die ta-C-Kohlenstoffschicht 106 als Wärmeableitschicht in der integrierten Schaltungsstruktur 104 verwendet werden.
  • Gemäß verschiedenen Ausführungsformen kann die abgeschiedene ta-C-Kohlenstoffschicht 106 mittels eines modifizierten HiPIMS-Prozesses abgeschieden werden, z.B. mittels Burst-HiPIMS oder moduliertem Impulsleistungs-(MPP-)Sputtern. Demgemäß kann eine Mittelfrequenz-(MF-)Entladung über die Entladung gelegt werden oder zwischen den HiPIMS-Impulsen angelegt werden.
  • Gemäß verschiedenen Ausführungsformen kann die (spezifische) elektrische Leitfähigkeit der abgeschiedenen ta-C-Kohlenstoffschicht 106 (z.B. der undotierten DLC-Schicht) im Bereich von etwa 107 Ωcm bis etwa 1015 Ωcm liegen. Daher kann die ta-C-Kohlenstoffschicht 106 als elektrisch isolierende Schicht in der integrierten Schaltungsstruktur 104 verwendet werden. Gemäß verschiedenen Ausführungsformen kann die ta-C-Kohlenstoffschicht 106 als elektrisch isolierende Wärmeableitschicht in der integrierten Schaltungsstruktur 104 verwendet werden. Ferner kann die ta-C-Kohlenstoffschicht 106 als halbisolierende Schicht oder zur elektroaktiven Passivierung verwendet werden (z.B. aufgrund des so genannten Poole-Frenckel-Leitungsmechanismus).
  • Wie in 6 dargestellt kann der Leistungsimpuls 600a eine Dauer 604 und eine Periodendauer 602 aufweisen, die ausgewählt sein können, um einen Ein-Zeitanteil im Bereich von etwa 1 % bis etwa 10 % bereitzustellen, z.B. abhängig von der Impulsdauer 604 und der Wiederholungsrate (Frequenz), die im Bereich von etwa 1 Hz bis etwa mehrere kHz liegen kann.
  • Gemäß verschiedenen Ausführungsformen kann die Vorspannung 600b, die während des Abscheidungsprozesses an den Wafer angelegt wird, eine Gleichspannung, eine MF-Spannung (z.B. 0 kHz bis 350 kHz) oder eine HF-Spannung (z.B. eine HF-Spannung von etwa 13,6 MHz) sein. Ferner kann gemäß verschiedenen Ausführungsformen die Leistung, welche das Plasma erzeugt, in einem gepulsten Modus bereitgestellt werden, wie schon beschrieben wurde, wobei die Impulsdauer im Bereich von etwa 10 µs bis etwa 200 µs liegen kann, mit einer größeren Leistung im Bereich von Megawatt bei üblicherweise verwendeten Target-Größen, z.B. kann ein Strom mit mehr als etwa 500 A bei einer Spannung von etwa 1 kV angelegt werden.
  • Gemäß verschiedenen Ausführungsformen kann ein Halbleiterwafer 100 umfassen: einen Halbleiterkörper 102, der eine integrierte Schaltungsstruktur 104 umfasst; zumindest eine tetraedrische amorphe Kohlenstoffschicht 106, die zumindest über oder in der integrierten Schaltungsstruktur 104 ausgebildet ist, wobei die zumindest eine tetraedrische amorphe Kohlenstoffschicht einen Stoffmengenanteil von sp3-hybridisiertem Kohlenstoff von mehr als etwa 0,4 und einen Stoffmengenanteil von Wasserstoff von weniger als etwa 0,1 aufweist. Mit anderen Worten kann die zumindest eine tetraedrische amorphe Kohlenstoffschicht 40 at. % sp3-hybridisierten Kohlenstoff und weniger als 10 at. % Wasserstoff enthalten. Gemäß verschiedenen Ausführungsformen können die Wasserstoffatome an die Kohlenstoffatome gebunden sein, oder die Wasserstoffatome können in die tetraedrische amorphe Kohlenstoffschicht inkorporiert sein.
  • Gemäß verschiedenen Ausführungsformen kann die tetraedrische amorphe Kohlenstoffschicht den Halbleiterwafer teilweise bedecken, z.B. den Halbleiterkörper 102 und/oder die integrierte Schaltungsstruktur 104. Alternativ dazu kann gemäß verschiedenen Ausführungsformen die tetraedrische amorphe Kohlenstoffschicht den Halbleiterwafer vollständig bedecken, z.B. den Halbleiterkörper 102 und/oder die integrierte Schaltungsstruktur 104.
  • Gemäß verschiedenen Ausführungsformen kann die tetraedrische amorphe Kohlenstoffschicht mittels eines lithographischen Strukturierungsverfahrens, wie es in der Halbleiterindustrie verwendet wird, strukturiert oder teilweise strukturiert sein.
  • Gemäß verschiedenen Ausführungsformen kann die tetraedrische amorphe Kohlenstoffschicht zwischen einer ersten Region 104a der integrierten Schaltungsstruktur und einer zweiten Region 104b der integrierten Schaltungsstruktur angeordnet sein. Demgemäß kann die tetraedrische amorphe Kohlenstoffschicht zwei benachbarte Regionen der integrierten Schaltungsstruktur lateral trennen, z.B. räumlich trennen oder elektrisch trennen (isolieren). Demgemäß kann die tetraedrische amorphe Kohlenstoffschicht zwei benachbarte Regionen der integrierten Schaltungsstruktur vertikal trennen, z.B. räumlich trennen oder elektrisch trennen (isolieren).
  • Gemäß verschiedenen Ausführungsformen kann die tetraedrische amorphe Kohlenstoffschicht zwischen einer ersten Region der integrierten Schaltungsstruktur und einer zweiten Region der integrierten Schaltungsstruktur angeordnet sein, um die erste Region elektrisch von der zweiten Region der integrierten Schaltungsstruktur zu trennen. Gemäß verschiedenen Ausführungsformen kann der spezifische elektrische Widerstand des tetraedrischen amorphen Kohlenstoffs der tetraedrischen amorphen Kohlenstoffschicht im Bereich von etwa 106 Ωcm bis etwa 1015 Ωcm liegen.
  • Gemäß verschiedenen Ausführungsformen kann die tetraedrische amorphe Kohlenstoffschicht zumindest einen Teil der integrierten Schaltungsstruktur mit einer Wärmeableitstruktur verbinden, um Wärme von der integrierten Schaltungsstruktur abzuleiten. Gemäß verschiedenen Ausführungsformen kann die Wärmeleitfähigkeit des tetraedrischen amorphen Kohlenstoffs der tetraedrischen amorphen Kohlenstoffschicht größer als etwa 400 W/(m·K) oder größer als 1000 W/(m·K) sein.
  • Gemäß verschiedenen Ausführungsformen ist die tetraedrische amorphe Kohlenstoffschicht mit einem Metall, z.B. mit Bor, Aluminium, Silicium, Stickstoff, Silber, Wolfram, Phosphor, Arsenik, Gallium, Indium oder anderen Metallen oder Materialien dotiert, die zur Dotierung von Kohlenstoff geeignet sind. Ferner kann gemäß verschiedenen Ausführungsformen die tetraedrische amorphe Kohlenstoffschicht ein Metallcarbid oder ein Halbmetallcarbid umfassen, z.B. Chromcarbid, Siliciumcarbid, Wolframcarbid, z.B. abhängig von der Materialmenge, die zum Kohlenstoff zugesetzt wird, und abhängig von den Prozessbedingungen. Gemäß verschiedenen Ausführungsformen können Dotiermittel, wie beispielsweise Silicium oder Wolfram, mittels Sputtern in die Kohlenstoffschicht eingebracht werden, während Kohlenstoff aus der gasförmigen Phase hinzugefügt werden kann.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren zur Bearbeitung eines Halbleiterwafers umfassen: Ausbilden einer integrierten Schaltungsstruktur in einem Halbleiterkörper; und Ausbilden zumindest einer tetraedrischen amorphen Kohlenstoffschicht zumindest über oder in der integrierten Schaltungsstruktur mittels hochionisiertem Sputtern.
  • Gemäß verschiedenen Ausführungsformen kann das hochionisierte Sputtern so konfiguriert sein, dass die zumindest eine tetraedrische amorphe Kohlenstoffschicht einen Stoffmengenanteil von sp3-hybridisiertem Kohlenstoff von mehr als 0,4 und einen Stoffmengenanteil von Wasserstoff von weniger als 0,1 aufweist.
  • Gemäß verschiedenen Ausführungsformen kann der Stoffmengenanteil auch als molare Fraktion oder molarer Anteil bezeichnet werden.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren zur Bearbeitung eines Halbleiterwafers ferner umfassen: Ausbilden zumindest einer zusätzlichen amorphen Kohlenstoffschicht zumindest über oder in der integrierten Schaltungsstruktur mittels hochionisiertem Sputtern, wobei zumindest eines aus einem Stoffmengenanteil von sp3-hybridisiertem Kohlenstoff der zumindest einen zusätzlichen amorphen Kohlenstoffschicht oder einem Stoffmengenanteil von Wasserstoff der zumindest einen zusätzlichen amorphen Kohlenstoffschicht sich von dem der zumindest einen tetraedrischen amorphen Kohlenstoffschicht unterscheidet.
  • Gemäß verschiedenen Ausführungsformen, wobei die zumindest eine zusätzliche amorphe Kohlenstoffschicht und die zumindest eine tetraedrische amorphe Kohlenstoffschicht mittels des exakt selben Sputtersystems ausgebildet werden, z.B. mittels eines Hochleistungsimpulsmagnetronsputtersystems.
  • Gemäß verschiedenen Ausführungsformen wird die zumindest eine tetraedrische amorphe Kohlenstoffschicht unter Vakuumbedingungen in einem ersten Wasserstoffpartialdruck ausgebildet, und die zumindest eine zusätzliche amorphe Kohlenstoffschicht wird unter Vakuumbedingungen in einem zweiten Wasserstoffpartialdruck ausgebildet, der sich vom ersten Wasserstoffpartialdruck unterscheidet.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren zur Bearbeitung eines Halbleiterwafers ferner umfassen: Ausbilden einer elektronischen Struktur zumindest über dem oder im Halbleiterwafer.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren zur Bearbeitung eines Halbleiterwafers ferner umfassen: Ausführen einer Wärmebehandlung oder von Tempern des Halbleiterwafers bei einer Temperatur über etwa 500 °C.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren zur Bearbeitung eines Halbleiterwafers ferner umfassen: Ausbilden zumindest einer zusätzlichen Schicht über der zumindest einen tetraedrischen amorphen Kohlenstoffschicht und Durchführen von chemisch-mechanischem Polieren, um die zusätzliche Schicht zumindest teilweise zu entfernen und die zumindest eine tetraedrische amorphe Kohlenstoffschicht zumindest teilweise freizulegen.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren (zur Bearbeitung eines Wafers) umfassen: Anwenden eines Hochleistungsimpulsmagnetronsputterprozesses oder eines Hochleistungspulsmagnetronsputterns zur Ausbildung einer tetraedrischen amorphen Kohlenstoffschicht über einem Halbleiterwafer; und anschließend Durchführen einer Wärmebehandlung des Halbleiterwafers bei einer Temperatur über etwa 500 °C. Gemäß verschiedenen Ausführungsformen kann der Hochleistungsimpulsmagnetronsputterprozess oder das Hochleistungspulsmagnetronsputtern in einer wasserstofffreien Atmosphäre durchgeführt werden, z.B. unter Vakuumbedingungen mit einem demgemäß sehr geringen Wasserstoffpartialdruck.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren ferner Ausbilden einer elektronischen Struktur zumindest über dem oder im Halbleiterwafer umfassen.
  • Gemäß verschiedenen Ausführungsformen kann eine mittlere Ionenenergie (z.B. die kinetische Energie) der Kohlenstoffionen, die beim Hochleistungsimpulsmagnetronsputtern gesputtert werden, im Bereich von etwa 40 eV pro Ion bis etwa 5 keV pro Ion, z.B. im Bereich von etwa 40 eV pro Ion bis etwa 2 keV pro Ion, z.B. im Bereich von etwa 40 eV pro Ion bis etwa 1 keV pro Ion, z.B. im Bereich von etwa 40 eV pro Ion bis etwa 140 eV pro Ion, liegen.
  • Gemäß verschiedenen Ausführungsformen kann während des Hochleistungsimpulsmagnetronsputterns eine negative Vorspannung an den Halbleiterwafer und/oder während des Hochleistungsimpulsmagnetronsputterns an eine Waferhaltevorrichtung, die den Halbleiterwafer trägt, angelegt werden.
  • Gemäß verschiedenen Ausführungsformen kann die negative Vorspannung eine HF-Spannung sein, die von einer HF-Spannungsquelle bereitgestellt wird, wobei die HF-Spannung um einen Versatzwert oszilliert. Gemäß verschiedenen Ausführungsformen kann die negative Vorspannung (oder der Versatzwert) im Bereich von etwa 20 V bis etwa 140 V liegen (z.B. die Peakamplitude der HF-Spannung).
  • Gemäß verschiedenen Ausführungsformen kann das Hochleistungsimpulsmagnetronsputtern oder das Hochleistungspulsmagnetronsputtern so konfiguriert sein, dass von einem kathodischen Target gesputterte Kohlenstoffionen an einer Oberfläche des Halbleiterwafers ausfallen.
  • Das hochionisierte Sputtern (z.B. das Hochleistungsimpulsmagnetronsputtern oder das Hochleistungspulsmagnetronsputtern) kann in einer Halbleiterfertigungsumgebung implementiert werden, die eine saubere Bearbeitungsumgebung mit geringer (Staub-)Teilchendichte erfordern kann. Während der Bearbeitung können Teilchen (die gegebenenfalls nicht zum Filmwachstum der Kohlenstoffschicht beitragen, z.B. große Teilchen oder Flocken) von den Kammerwänden der Prozesskammer, von der Anode und/oder von der Kathode (dem Target) ausgestoßen werden. Gemäß verschiedenen Ausführungsformen kann ein Kammerreinigungsprozess durchgeführt werden, um die Prozesskammer zu reinigen, bevor ein hochionisierter Sputterprozess in der Prozesskammer durchgeführt wird, während hochionisiertes Sputtern (z.B. kann das Sputtern unterbrochen werden) in der Prozesskammer durchgeführt wird und/oder nachdem ein hochionisierter Sputterprozess in der Prozesskammer durchgeführt wurde. Ohne solch einen Reinigungsprozess können aufgrund der Delamination von Kohlenstoff (z.B. Kohlenstoffflocken oder ta-C-Flocken) von den Kammerwänden der Prozesskammer Teilchen entstehen (im Gegensatz zu reinen Metallen kann die Adhäsion von Kohlenstoff an Bauteilen der Prozesskammer gering sein), wobei solche Teilchen oder Flocken das Wachstum der Kohlenstoffschicht beeinträchtigen können oder sich auf die Filmeigenschaften der gewachsenen Kohlenstoffschicht auswirken können. Gemäß verschiedenen Ausführungsformen kann Reinigen der Prozesskammer Bereitstellen eines Plasmas umfassen, das in der Lage ist, Kohlenstoff während eines oder zwischen Abscheidungsprozesses/n chemisch von den Kammerwänden und von der Anode zu entfernen. Daher kann Sauerstoff in der Prozesskammer bereitgestellt werden, um die Kammer mittels eines Sauerstoffplasmas zu reinigen, wobei Kohlenstoff zu gasförmigem Kohlenstoffoxid oxidiert werden kann. Ferner kann das Target (z.B. einschließlich Kohlenstoff) während des Reinigungsprozesses geschützt werden (z.B. kann ein Verschluss bereitgestellt sein, der Plasmaerosion hemmt).
  • Ferner kann gemäß verschiedenen Ausführungsformen pyrolithischer Kohlenstoff als Target-Material (alternativ zu gepressten Kohlenstoff-Targets) für das hochionisierte Sputtern verwendet werden, wodurch eine geringere Teilchenbildung während des Sputterns bereitgestellt wird.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren zur Bearbeitung eines Halbleiterwafers einen Reinigungsprozess für eine Bearbeitungskammer umfassen, in welcher das hochionisierte Sputtern ausgeführt wird. Gemäß verschiedenen Ausführungsformen kann der Reinigungsprozess Bereitstellen eines Plasmas innerhalb der Bearbeitungskammer umfassen, um Kohlenstoff chemisch von einer Oberfläche innerhalb der Bearbeitungskammer zu entfernen, z.B. von den Wänden der Bearbeitungskammer oder von einem Bauteil innerhalb der Bearbeitungskammer, z.B. von einer Anode, die in der Bearbeitungskammer bereitgestellt ist.
  • Gemäß verschiedenen Ausführungsformen kann sich der Stoffmengenanteil auf Molprozent oder Atomprozent beziehen, was auch als molare Fraktion oder Mengenfraktion bezeichnet wird (die Menge eines Stoffs bezieht sich auf SI-Einheitsmol (SI: Internationales Einheitensystem)).
  • Gemäß verschiedenen Ausführungsformen kann zumindest ein Gas aus der folgenden Gruppe von Gasen im Reinigungsprozess eingesetzt werden, um Kohlenstoff zu entfernen, wobei die Gruppe umfasst: Sauerstoff oder ein sauerstoffhaltiges Gas, z.B. N2O oder ein beliebiges anderes Gas, das reaktiven Sauerstoff in einem Plasma bildet (z.B. ein Gleichstromplasma, gepulstes Gleichstromplasma oder HF-Plasma). Gemäß verschiedenen Ausführungsformen kann das Plasma während des Reinigungsprozesses mittels einer zusätzlichen Leistungsversorgen und einer zusätzlichen Kathode entzündet und so gehalten werden, wobei die Kathode beispielsweise elektrisch mit der Leistungsquelle verbunden sein kann, um ein elektrisches Feld zur Erzeugung des Plasmas bereitzustellen. Gemäß verschiedenen Ausführungsformen kann das Plasma während des Reinigungsprozesses mittels einer Haltevorrichtung und einer beschichteten Abschirmung, die als Kathode mit Leistung versorgt ist, entzündet und so gehalten werden. Gemäß verschiedenen Ausführungsformen kann, falls ein Prozess ein Kohlenstoff-Target in der zu reinigenden Bearbeitungskammer verwendet, das Target mit einer Abschirmung (z.B. einer leitfähigen Abschirmung oder einem bewegbaren Verschluss) geschützt (z.B. bedeckt oder teilweise bedeckt) werden.
  • Gemäß verschiedenen Ausführungsformen kann der Reinigungsprozess Einbringen von O3 in die zu reinigende Bearbeitungskammer umfassen, wobei das O3 mittels einer externen O3-Quelle erzeugt wird.
  • Gemäß verschiedenen Ausführungsformen kann zumindest ein Gas der folgenden Gruppe von Gasen im Reinigungsprozess eingesetzt werden, um Kohlenstoff zu entfernen (z.B. zusätzlich zu Sauerstoff oder dem sauerstoffhaltigen Gas), wobei die Gruppe umfasst: Fluor oder ein fluorhaltiges Gas, z.B. NF3, C2F6, CF4. Gemäß verschiedenen Ausführungsformen kann eine reaktive Fluorgasversorgung erforderlich sein, um siliciumdotierten Kohlenstoff oder siliciumdotierte Kohlenstofffilme zu entfernen. Gemäß verschiedenen Ausführungsformen kann das Fluorgas mittels einer externen Plasmaquelle zugeführt werden.
  • Gemäß verschiedenen Ausführungsformen kann ein Verschluss das Target während des Reinigungsprozesses abdecken. Ferner kann es sein, dass der Verschluss die umliegenden Teile (z.B. die Anode) nicht bedeckt. Somit kann der Verschluss gemäß verschiedenen Ausführungsformen in der Ebene des Targets und orthogonal zur Target-Ebene bewegbar sein, um das Target exakt zu bedecken.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren zur Bearbeitung eines Trägers (z.B. eines Wafers oder eines Halbleiterwafers) umfassen: Ausführen eines Reinigungsprozesses zur Entfernung einer Kohlenstoffverunreinigung von innerhalb einer Bearbeitungskammer eines Sputterabscheidungssystems und Ausführen einer Sputterabscheidung mittles des Sputterabscheidungssystems zur Ausbildung zumindest einer Kohlenstoffschicht über einem Träger.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren zur Bearbeitung des Trägers ferner umfassen: Bedecken eines Kohlenstoff-Targets in der Bearbeitungskammer mit einem Verschluss während des Reinigungsprozesses. Gemäß verschiedenen Ausführungsformen kann das Kohlenstoff-Target für die Sputterabschiedung der zumindest einen Kohlenstoffschicht verwendet werden.
  • Ferner kann gemäß verschiedenen Ausführungsformen Ausführen des Reinigungsprozeses Bereitstellen eines Plasmas innerhalb der Bearbeitungskammer umfassen. Gemäß verschiedenen Ausführungsformen kann das Plasma mittels einer externen Plasmaquelle bereitgestelt werden. Gemäß verschiedenen Ausführungsformen kann das Plasma mittels einer zusätzlichen Anode und einer zusätzlichen Kathode bereitgestellt werden, die in der Bearbeitungskammer bereitgestellt sind. Die zusätzliche Anode und die zusätzliche Kathode können konfiguriert (z.B. mit einer Gleichstrom- oder HF-Leistungsquelle gekoppelt) sein, um in der Bearbeitungskammer ein Plasma für die Reinigung bereitzustellen.
  • Gemäß verschiedenen Ausführungsformen kann das Plasma aus Fluorgas oder einem fluorhaltigen Gas bereitgestellt sein. Gemäß verschiedenen Ausführungsformen kann das Plasma aus Sauerstoff oder einem sauerstoffhaltigen Gas bereitgestellt sein.
  • Gemäß verschiedenen Ausführungsformen kann Ausführen des Reinigungsprozesses Bereitstellen von Ozon in der Bearbeitungskammer umfassen.
  • Gemäß verschiedenen Ausführungsformen kann Ausführen des Reinigungsprozesses ferner Aufheizen der Bearbeitungskammer umfassen, z.B. bis zu einer Temperatur im Bereich von etwa 100 °C bis etwa 300 °C.
  • Gemäß verschiedenen Ausführungsformen kann die Sputterabscheidung mittels hochionisiertem Sputtern ausgeführt werden, um zumindest eine tetraedrische amorphe Kohlenstoffschicht über dem Träger auszubilden.
  • Die Erfindung wurde zwar in Bezug auf spezifische Ausführungsformen dargestellt und beschrieben, Fachleute auf dem Gebiet der Erfindung werden jedoch verstehen, dass verschiedene Änderungen an Form und Details vorgenommen werden können, ohne vom Geist und Schutzumfang der beiliegenden Ansprüche abzuweichen. Der Schutzumfang der Erfindung ist somit durch die beiliegenden Ansprüche gegeben, und alle Änderungen, die innerhalb der Bedeutung und des Äquivalenzbereichs der Ansprüche liegen, sind daher als eingeschlossen vorgesehen.

Claims (18)

  1. Halbleiterwafer, aufweisend: einen Halbleiterkörper, der eine integrierte Schaltungsstruktur aufweist; und zumindest eine tetraedrische amorphe Kohlenstoffschicht, die zumindest über oder in der integrierten Schaltungsstruktur ausgebildet ist, wobei die zumindest eine tetraedrische amorphe Kohlenstoffschicht einen Stoffmengenanteil von sp3-hybridisiertem Kohlenstoff von mehr als etwa 0,4 und einen Stoffmengenanteil von Wasserstoff von weniger als etwa 0,1 aufweist.
  2. Halbleiterwafer nach Anspruch 1, wobei die tetraedrische amorphe Kohlenstoffschicht zwischen einer ersten Region der integrierten Schaltungsstruktur und einer zweiten Region der integrierten Schaltungsstruktur angeordnet ist.
  3. Halbleiterwafer nach Anspruch 1 oder 2, wobei die tetraedrische amorphe Kohlenstoffschicht zwischen einer ersten Region der integrierten Schaltungsstruktur und einer zweiten Region der integrierten Schaltungsstruktur angeordnet ist, um die erste Region elektrisch von der zweiten Region der integrierten Schaltungsstruktur zu isolieren.
  4. Halbleiterwafer nach einem der Ansprüche 1 bis 3, wobei die tetraedrische amorphe Kohlenstoffschicht zumindest einen Teil der integrierten Schaltungsstruktur mit einer Wärmeableitstruktur verbindet, um Wärme von der integrierten Schaltungsstruktur abzuleiten.
  5. Halbleiterwafer nach einem der Ansprüche 1 bis 4, wobei die tetraedrische amorphe Kohlenstoffschicht mit Metall oder einem Halbmetall dotiert ist.
  6. Verfahren zur Bearbeitung eines Halbleiterwafers, wobei das Verfahren aufweist: Ausbilden einer integrierten Schaltungsstruktur in einem Halbleiterkörper; und Ausbilden zumindest einer tetraedrischen amorphen Kohlenstoffschicht zumindest über oder in der integrierten Schaltungsstruktur mittels hochionisiertem Sputtern.
  7. Verfahren nach Anspruch 6, wobei das hochionisierte Sputtern so konfiguriert ist, dass die zumindest eine tetraedrische amorphe Kohlenstoffschicht einen Stoffmengenanteil von sp3-hybridisiertem Kohlenstoff von mehr als 0,4 und einen Stoffmengenanteil von Wasserstoff von weniger als 0,1 aufweist.
  8. Verfahren nach Anspruch 6 oder 7, ferner aufweisend: Ausbilden zumindest einer zusätzlichen amorphen Kohlenstoffschicht zumindest über oder in der integrierten Schaltungsstruktur mittels hochionisiertem Sputtern, wobei zumindest einer aus einem Stoffmengenanteil von sp3-hybridisiertem Kohlenstoff der zumindest einen zusätzlichen amorphen Kohlenstoffschicht oder einem Stoffmengenanteil von Wasserstoff der zumindest einen zusätzlichen amorphen Kohlenstoffschicht sich von der zumindest einen tetraedrischen amorphen Kohlenstoffschicht unterscheidet.
  9. Verfahren nach Anspruch 8, wobei die zumindest eine zusätzliche amorphe Kohlenstoffschicht und die zumindest eine tetraedrische amorphe Kohlenstoffschicht mittels des exakt selben Sputtersystems ausgebildet werden; wobei optional die zumindest eine tetraedrische amorphe Kohlenstoffschicht unter Vakuumbedingungen in einem ersten Wasserstoffpartialdruck ausgebildet wird, und die zumindest eine zusätzliche amorphe Kohlenstoffschicht unter Vakuumbedingungen in einem zweiten Wasserstoffpartialdruck ausgebildet wird, der sich vom ersten Wasserstoffpartialdruck unterscheidet.
  10. Verfahren nach einem der Ansprüche 6 bis 9, ferner aufweisend: Ausbilden einer elektronischen Struktur zumindest über dem oder im Halbleiterwafer.
  11. Verfahren nach einem der Ansprüche 6 bis 10, ferner aufweisend: Ausführen einer Wärmebehandlung des Halbleiterwafers bei einer Temperatur von mehr als etwa 400 °C.
  12. Verfahren nach einem der Ansprüche 6 bis 11, ferner aufweisend: Ausbilden zumindest einer zusätzlichen Schicht über der zumindest einen tetraedrischen amorphen Kohlenstoffschicht und Ausführen von chemisch-mechanischem Polieren, um die zusätzliche Schicht zumindest teilweise zu entfernen und die zumindest eine tetraedrische amorphe Kohlenstoffschicht zumindest teilweise freizulegen.
  13. Verfahren, aufweisend: Anwenden eines Hochleistungsimpulsmagnetronsputterprozesses zur Ausbildung einer tetraedrischen amorphen Kohlenstoffschicht über einem Halbleiterwafer; und anschließend Ausführen einer Wärmebehandlung des Halbleiterwafers bei einer Temperatur über etwa 400 °C.
  14. Verfahren nach Anspruch 13, ferner umfassend: Ausbilden einer elektronischen Struktur zumindest über dem oder im Halbleiterwafer.
  15. Verfahren nach Anspruch 13 oder 14, wobei eine mittlere Ionenenergie der Kohlenstoffionen, die beim Hochleistungsimpulsmagnetronsputtern gesputtert werden, im Bereich von etwa 40 eV pro Ion bis etwa 5 keV pro Ion liegt.
  16. Verfahren nach einem der Ansprüche 13 bis 15, wobei während des Hochleistungsimpulsmagnetronsputterns eine negative Vorspannung an den Halbleiterwafer angelegt wird.
  17. Verfahren nach Anspruch 16, wobei die negative Vorspannung eine HF-Spannung ist, die von einer HF-Spannungsquelle bereitgestellt wird; wobei optional die negative Vorspannung im Bereich von etwa 20 V bis etwa 140 V liegt.
  18. Verfahren nach einem der Ansprüche 13 bis 17, wobei der Hochleistungsimpulsmagnetronsputterprozess so konfiguriert ist, dass Kohlenstoffionen, die von einem kathodischen Target gesputtert werden, an einer Oberfläche des Halbleiterwafers ausfallen.
DE102015108608.5A 2014-05-30 2015-06-01 Halbleiterwafer und Verfahren zur Bearbeitung eines Halbleiterwafers Withdrawn DE102015108608A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/291,107 2014-05-30
US14/291,107 US9984915B2 (en) 2014-05-30 2014-05-30 Semiconductor wafer and method for processing a semiconductor wafer

Publications (1)

Publication Number Publication Date
DE102015108608A1 true DE102015108608A1 (de) 2015-12-03

Family

ID=54481676

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015108608.5A Withdrawn DE102015108608A1 (de) 2014-05-30 2015-06-01 Halbleiterwafer und Verfahren zur Bearbeitung eines Halbleiterwafers

Country Status (3)

Country Link
US (2) US9984915B2 (de)
CN (1) CN105185818B (de)
DE (1) DE102015108608A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110235221A (zh) * 2017-01-24 2019-09-13 应用材料公司 使用反应性气体及偏压功率改良pvd碳膜质量的方法
CN112534084A (zh) * 2018-10-16 2021-03-19 舍弗勒技术股份两合公司 特别是用于配气机构系统的部件以及生产这种部件的方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9695503B2 (en) * 2014-08-22 2017-07-04 Applied Materials, Inc. High power impulse magnetron sputtering process to achieve a high density high SP3 containing layer
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
JP6914107B2 (ja) * 2017-06-05 2021-08-04 東京エレクトロン株式会社 ボロン膜の除去方法
WO2018226370A1 (en) * 2017-06-08 2018-12-13 Applied Materials, Inc. High-density low temperature carbon films for hardmask and other patterning applications
WO2019036157A1 (en) 2017-08-18 2019-02-21 Applied Materials, Inc. HIGH PRESSURE AND HIGH TEMPERATURE RECOVERY CHAMBER
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
US20190127842A1 (en) * 2017-10-30 2019-05-02 Applied Materials, Inc. Pulsed dc source for high power impulse magnetron sputtering physical vapor deposition of dielectric films and methods of application
EP4321649A3 (de) 2017-11-11 2024-05-15 Micromaterials LLC Gaszufuhrsystem für hochdruckverarbeitungskammer
CN111432920A (zh) 2017-11-17 2020-07-17 应用材料公司 用于高压处理系统的冷凝器系统
SG11202008256WA (en) 2018-03-09 2020-09-29 Applied Materials Inc High pressure annealing process for metal containing materials
KR20200130490A (ko) 2018-04-09 2020-11-18 어플라이드 머티어리얼스, 인코포레이티드 패터닝 애플리케이션들을 위한 탄소 하드 마스크들 및 이와 관련된 방법들
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
JP2022538455A (ja) 2019-07-01 2022-09-02 アプライド マテリアルズ インコーポレイテッド プラズマカップリング材料の最適化による膜特性の変調
US20210082692A1 (en) * 2019-09-17 2021-03-18 Asm Ip Holding B.V. Method of forming a carbon-containing layer and structure including the layer
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film
US11664214B2 (en) 2020-06-29 2023-05-30 Applied Materials, Inc. Methods for producing high-density, nitrogen-doped carbon films for hardmasks and other patterning applications
US11664226B2 (en) 2020-06-29 2023-05-30 Applied Materials, Inc. Methods for producing high-density carbon films for hardmasks and other patterning applications
CN113078043A (zh) * 2021-03-24 2021-07-06 长鑫存储技术有限公司 非晶碳膜的形成方法及半导体结构

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6086730A (en) * 1999-04-22 2000-07-11 Komag, Incorporated Method of sputtering a carbon protective film on a magnetic disk with high sp3 content
US6421195B1 (en) * 1999-09-20 2002-07-16 International Business Machines Corporation Magnetic disk media with patterned sections
EP2137337A2 (de) 2007-02-23 2009-12-30 Technische Universität Kaiserslautern Plasmadeponiertes elektrisch isolierendes, diffusionsdichtes und elastisches schichtsystem
JP4764508B2 (ja) * 2007-04-05 2011-09-07 富士通セミコンダクター株式会社 表面形状センサとその製造方法
JP5483384B2 (ja) * 2007-06-01 2014-05-07 国立大学法人豊橋技術科学大学 Ｄｌｃ膜及びｄｌｃコート金型
US7851288B2 (en) * 2007-06-08 2010-12-14 International Business Machines Corporation Field effect transistor using carbon based stress liner
US20100054981A1 (en) * 2007-12-21 2010-03-04 Board Of Regents, The University Of Texas System Magnetic nanoparticles, bulk nanocomposite magnets, and production thereof
US7727798B1 (en) * 2009-01-27 2010-06-01 National Taipei University Technology Method for production of diamond-like carbon film having semiconducting property
US20110127562A1 (en) * 2009-07-23 2011-06-02 Chien-Min Sung Electronic Substrate Having Low Current Leakage and High Thermal Conductivity and Associated Methods
US20110081500A1 (en) * 2009-10-06 2011-04-07 Tokyo Electron Limited Method of providing stable and adhesive interface between fluorine-based low-k material and metal barrier layer
EP2568059B1 (de) * 2010-05-07 2016-07-06 Nikon Corporation Aus einem leitfähigen gleitfilm geformtes element
US20140102888A1 (en) * 2010-12-17 2014-04-17 Intevac, Inc. Method and apparatus to produce high density overcoats
EP2587518B1 (de) * 2011-10-31 2018-12-19 IHI Hauzer Techno Coating B.V. Vorrichtung und Verfahren zur Abscheidung wasserstofffreier ta-C-Schichten auf Werkstücken und Werkstück
US9793098B2 (en) * 2012-09-14 2017-10-17 Vapor Technologies, Inc. Low pressure arc plasma immersion coating vapor deposition and ion treatment

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110235221A (zh) * 2017-01-24 2019-09-13 应用材料公司 使用反应性气体及偏压功率改良pvd碳膜质量的方法
CN112534084A (zh) * 2018-10-16 2021-03-19 舍弗勒技术股份两合公司 特别是用于配气机构系统的部件以及生产这种部件的方法
US11739426B2 (en) 2018-10-16 2023-08-29 Schaeffler Technologies AG & Co. KG Component, in particular for a valve train system, and method for producing a component of this type

Also Published As

Publication number Publication date
CN105185818A (zh) 2015-12-23
CN105185818B (zh) 2019-02-15
US20150348824A1 (en) 2015-12-03
US10325803B2 (en) 2019-06-18
US9984915B2 (en) 2018-05-29
US20180247857A1 (en) 2018-08-30

Similar Documents

Publication Publication Date Title
DE102015108608A1 (de) Halbleiterwafer und Verfahren zur Bearbeitung eines Halbleiterwafers
DE102011004408A1 (de) Halbleitervorrichtungsherstellungsverfahren
EP3990684B1 (de) Verfahren zur erzeugung zumindest eines deterministischen farbzentrums in einer diamantschicht, diamantschicht mit zumindest einem deterministischen nv-zentrum und dotanden sowie verwendung einer diamantschicht mit zumindest einem deterministischen farbzentrum
WO2012077797A1 (ja) 半導体積層体、半導体デバイス、及びそれらの製造方法
EP1451384B1 (de) Beschichtungsverfahren und beschichtung
EP3028295B1 (de) Verfahren zum bonden von substraten
WO1989010427A1 (en) Method and apparatus for producing a layer of material from a laser ion source
EP2539942A1 (de) Verfahren und vorrichtung zur herstellung einer halbleiterschicht
DE102013225320A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102008028542B4 (de) Verfahren und Vorrichtung zum Abscheiden einer Schicht auf einem Substrat mittels einer plasmagestützten chemischen Reaktion
EP2108052B1 (de) Reaktives magnetron-sputtern zur grossflächigen abscheidung von chalkopyrit-absorberschichten für dünnschichtsolarzellen
JP2016037637A (ja) Ｄｌｃ膜形成方法及びｄｌｃ膜形成装置
DE102012011277B4 (de) Verfahren zur Ausbildung geschlossener flächiger Schichten aus Graphen auf der Oberfläche eines Substrats und mit dem Verfahren beschichtetes Substrat
DE112014004395T5 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE102016118940B3 (de) Multilayer-Spiegel zur Reflexion von EUV-Strahlung und Verfahren zu dessen Herstellung
DE102020001980A1 (de) Verfahren und Anlage zur Herstellung eines Ausgangsmaterials für eine Siliziumsolarzelle mit passivierten Kontakten
DE102008022145B4 (de) Vorrichtung und Verfahren zum Hochleistungs-Puls-Gasfluß-Sputtern
EP2847786B1 (de) Verfahren zum bonden von substraten
DE102006019881B4 (de) Technik zur Herstellung einer Siliziumnitridschicht mit hoher intrinsischer kompressiver Verspannung
WO2023041177A1 (de) Dotieren eines siliziumsubstrats durch laserdotierung mit anschliessendem hochtemperaturschritt
DE102017205417A1 (de) Verfahren zur Ausbildung einer mit poly- oder einkristallinem Diamant gebildeten Schicht
JP2004043874A (ja) ガスクラスターイオン援用酸化物薄膜形成方法
DE102011089759B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE202019103911U1 (de) Solarzelle mit dielektrischem Schichtsystem und Beschichtungsanlage zur Herstellung der Solarzelle
JP2002069616A (ja) アナターゼ型酸化チタン薄膜の製造方法

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee