CN113078043A - 非晶碳膜的形成方法及半导体结构 - Google Patents

非晶碳膜的形成方法及半导体结构 Download PDF

Info

Publication number
CN113078043A
CN113078043A CN202110314271.4A CN202110314271A CN113078043A CN 113078043 A CN113078043 A CN 113078043A CN 202110314271 A CN202110314271 A CN 202110314271A CN 113078043 A CN113078043 A CN 113078043A
Authority
CN
China
Prior art keywords
amorphous carbon
carbon film
ions
doping
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110314271.4A
Other languages
English (en)
Inventor
蒋昱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110314271.4A priority Critical patent/CN113078043A/zh
Publication of CN113078043A publication Critical patent/CN113078043A/zh
Priority to PCT/CN2021/120734 priority patent/WO2022198958A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)

Abstract

本申请涉及半导体制造技术领域，尤其涉及一种非晶碳膜的形成方法及半导体结构。所述非晶碳膜的形成方法包括如下步骤：提供衬底；传输包括掺杂源和碳源的前驱体至所述衬底表面，形成具有掺杂离子的非晶碳膜，所述掺杂离子的辐射能大于所述非晶碳膜中碳氢键的键能。本申请降低了非晶碳膜中氢元素的含量，相应提高了非晶碳膜中的碳氢比，从而达到提高非晶碳膜硬度和刻蚀选择比的效果，为改善半导体结构的良率、降低光刻工艺中的光阻成本以及促进技术节点的进步都起到了积极地作用。

Description

非晶碳膜的形成方法及半导体结构
技术领域
本申请涉及半导体制造技术领域，尤其涉及一种非晶碳膜的形成方法及半导体结构。
背景技术
随着集成电路临界尺寸的微缩，为了制得高分辨率的图形，必须减少光刻胶的厚度，以增加图形转移的精度。非晶碳(amorphous carbon)材料作为一种具有高选择比的硬掩模材料常被用于图形刻蚀工艺中。非晶碳膜通常采用PECVD(Plasma Enhance ChemicalVapor Deposition，等离子体增强化学气相沉积工艺)沉积非晶碳材料形成。采用非晶碳膜作为硬掩模，可以有效减小光刻胶的厚度，应用于具有高深宽比的图形转移工艺中，可以避免因光刻胶厚度过大而发生的坍塌问题。然而，当前采用PECVD工艺形成的非晶碳膜硬度和刻蚀选择比相对较低，从而限制了半导体产品良率的提高。
因此，如何提高非晶碳膜的硬度和刻蚀选择比，以改善半导体结构的良率，是当前亟待解决的技术问题。
发明内容
本申请提供一种非晶碳膜的形成方法及半导体结构，用于解决现有技术中形成的非晶碳膜硬度较小、且刻蚀选择比较低的问题，以改善半导体结构的良率。
为了解决上述问题，本申请提供了一种非晶碳膜的形成方法，包括如下步骤：
提供衬底；
传输包括掺杂源和碳源的前驱体至所述衬底表面，形成具有掺杂离子的非晶碳膜，所述掺杂离子的辐射能大于所述非晶碳膜中碳氢键的键能。
可选的，形成具有掺杂离子的非晶碳膜的具体步骤包括：
采用等离子体增强化学气相沉积工艺形成具有掺杂离子的非晶碳膜。
可选的，所述等离子体增强化学气相沉积工艺的制程温度为350℃～550℃，且射频电源的功率为1000W～1500W。
可选的，所述碳源为烃类。
可选的，所述掺杂源为镓、铝、铜、铟、砷中的一种或者两种以上的组合。
可选的，所述前驱体中所述掺杂源的掺杂原子浓度为1×1015/cm3～3×1017/cm3。
可选的，所述前驱体中所述碳源与所述掺杂源的体积比为1×105～2×105。
可选的，形成具有掺杂离子的非晶碳膜之后还包括如下步骤：
除去未反应的所述前驱体和形成所述非晶碳膜的过程中产生的副产物。
可选的，形成具有掺杂离子的非晶碳膜之后，还包括如下步骤：
对所述非晶碳膜进行退火处理。
可选的，所述退火处理方法为快速热退火。
可选的，退火处理的温度为1000℃～1200℃。
为了解决上述问题，本申请还提供了一种半导体结构，包括：
衬底；
非晶碳膜，位于所述衬底表面，所述非晶碳膜中具有掺杂离子，且所述掺杂离子的辐射能大于所述非晶碳膜中碳氢键的键能。
可选的，所述掺杂离子为镓离子、铝离子、铜离子、铟离子、砷离子中的一种或者两种以上的组合。
可选的，所述掺杂离子的掺杂浓度为1×1015/cm3～3×1017/cm3。
可选的，所述非晶碳膜中不包括氢元素；或者，
所述非晶碳膜中掺杂离子的摩尔分数大于氢离子的摩尔分数。
本申请提供的非晶碳膜的形成方法及半导体结构，通过在非晶碳膜中加入掺杂离子，且限定所述掺杂离子的辐射能大于碳氢键的键能，使得非晶碳膜中的碳氢键在掺杂离子的辐射能的作用下能够断裂，从而降低了非晶碳膜中氢元素的含量，相应提高了非晶碳膜中的碳氢比，从而达到提高非晶碳膜硬度和刻蚀选择比的效果，为改善半导体结构的良率、降低光刻工艺中的光阻成本以及促进技术节点的进步都起到了积极地作用。
附图说明
附图1是本申请具体实施方式中非晶碳膜的形成方法流程图；
附图2是本申请具体实施方式在形成非晶碳膜的过程中所采用的工艺装置的结构示意图；
附图3A-3B是本申请具体实施方式在形成非晶碳膜的过程中主要的工艺截面示意图；
附图4是本申请具体实施方式中碳氢键在掺杂离子的辐射能的作用下发生断裂的示意图；
附图5A和5B是本申请具体实施方式中的非晶碳膜在退火前后的结构示意图。
具体实施方式
下面结合附图对本申请提供的非晶碳膜的形成方法及半导体结构的具体实施方式做详细说明。
本具体实施方式提供了一种非晶碳膜的形成方法，附图1是本申请具体实施方式中非晶碳膜的形成方法流程图，附图2是本申请具体实施方式在形成非晶碳膜的过程中所采用的工艺装置的结构示意图，附图3A-3B是本申请具体实施方式在形成非晶碳膜的过程中主要的工艺截面示意图。如图1、图2和图3A-图3B所示，本具体实施方式提供的非晶碳膜的形成方法，包括如下步骤：
步骤S11，提供衬底22，如图3A所示。
具体来说，所述衬底22可以是单一材料衬底，也可以是由多个材料层叠置形成的多层结构衬底。当所述衬底22位单一材料衬底时，所述衬底22的材料可以为Si衬底、Ge衬底、SiGe衬底、SOI(Silicon On Insulator，绝缘体上硅)或者GOI(Germanium OnInsulator，绝缘体上锗)等。所述衬底22表面还可以具有半导体结构层，本具体实施方式中所述的非晶碳膜可以形成于所述半导体结构层表面。
步骤S12，传输包括掺杂源和碳源的前驱体至所述衬底22表面，形成具有掺杂离子的非晶碳膜27，所述掺杂离子的辐射能大于所述非晶碳膜27中碳氢键的键能，如图3B所示。
所述掺杂离子的辐射能是指，所述掺杂离子在等离子体状态下激发出的能量。本具体实施方式将包括掺杂源和碳源的前驱体传输至所述衬底22表面，所述碳源中的碳元素用于形成所述非晶碳膜27，所述掺杂源中的掺杂元素用于对所述非晶碳膜27进行掺杂，形成具有掺杂离子的所述非晶碳膜27。所述掺杂离子来自于所述掺杂源中的掺杂元素。
由于在形成所述非晶碳膜的过程中所采用的碳源通常为包含碳元素和氢元素的气体，因此，在形成的所述非晶碳膜中具有部分碳氢键。附图4是本申请具体实施方式中碳氢键在掺杂离子的辐射能的作用下发生断裂的示意图。图4中是以掺杂离子为镓离子为例进行说明。所述掺杂离子与碳原子键合之后，由于碳氢键的键能较小，且所述掺杂离子的辐射能大于所述非晶碳膜27中碳氢键的键能，从而使得在所述掺杂离子的辐射能的作用下所述非晶碳膜27中部分或者全部的碳氢键断裂，产生游离状态的氢原子或者氢自由基，从而使得所述非晶碳膜27中与碳元素键合的氢元素的含量降低，使得所述非晶碳膜中碳元素的SP3杂化轨道比例增大(即SP3杂化轨道与SP2杂化轨道之间的比例增大)，实现了对所述非晶碳膜27的硬度以及刻蚀选择比的提高。
为了提高所述非晶碳膜27结构的稳定性，可选的，所述掺杂离子的辐射能大于所述非晶碳膜27中碳氢键的键能且小于碳碳双键的键能。
可选的，形成具有掺杂离子的非晶碳膜的具体步骤包括：
采用等离子体增强化学气相沉积工艺形成具有掺杂离子的非晶碳膜27。
可选的，所述等离子体增强化学气相沉积工艺的制程温度为350℃～550℃，且射频电源的功率为1000W～1500W。
具体来说，如图2所示，等离子体增强化学气相沉积装置中具有反应腔室20、以及位于所述反应腔室20内部的支撑台21。在形成所述非晶碳膜的过程中，首先，将所述衬底22清洗之后，放置于所述反应腔室20内部的所述支撑台21表面。同时，所述支撑台21对所述衬底22加热，使得所述衬底22的温度保持在为350℃～550℃范围内。接着，通过位于所述反应腔室20顶部的进气管道24向所述反应腔室20内部传输包括掺杂源和碳源的所述前驱体，图2中所述进气管道24内的实线箭头表示所述前驱体的传输方向。同时，通过射频电源25向所述反应腔室20内部施加1000W～1500W的射频功率，使得进入所述反应腔室20内部的所述前驱体发生电离，生成等离子体。所述等离子体经过所述反应腔室20内部的喷淋头23分散后均匀到达所述衬底22表面。所述喷淋头23下方的虚线箭头表面所述等离子体的传输方向。
本具体实施方式中，生成所述非晶碳膜27的反应是在等离子体增强化学气相沉积装置的所述反应腔室20内进行的，在通入所述前驱体之前会向所述反应腔室20通入氩气等吹扫气体，所述吹扫气体在射频电源25的作用下会等离子体化，通入的所述前驱体在所述反应腔室20内也会等离子体化，生成的掺杂离子也呈等离子体态。等离子体状态下的所述掺杂离子会激发出辐射能，所述辐射能使得所述非晶碳膜27中的碳氢键断裂。
本具体实施方式是将气态的所述碳源与气态的所述掺杂源混合之后同时传输至所述衬底22表面。在其他具体实施方式中，本领域技术人员也可以根据实际需要先后将所述碳源与所述掺杂源传输至所述衬底22表面，例如先将气态的所述碳源传输至所述衬底22表面、再将气态的所述掺杂源传输至所述衬底22表面。
在所述反应腔室20的下部还设置有排气口26，如图2A所示。为了确保所述非晶碳膜27的制程工艺顺利进行，需要持续向所述反应腔室20内通入吹扫气体，以保持所述处理腔室20内部特定的气氛环境。例如，所述吹扫气体为氩气或者氦气，通过持续向所述处理腔室20通入氩气或者氦气，并持续通过所述排气口26抽出所述处理腔室20内部的气体，使得所述衬底22处于流动的氩气或者氦气氛围中，避免杂质粒子进入所述非晶碳膜27中。
可选的，形成具有掺杂离子的非晶碳膜27之后还包括如下步骤：
除去未反应的所述前驱体和形成所述非晶碳膜27的过程中产生的副产物。
具体来说，可以通过位于所述排气口26的抽气泵将所述反应腔室20内部未反应的所述前驱体和形成所述非晶碳膜27的过程中产生的副产物抽出，从而避免副产物在所述非晶碳膜27中的停留。所述副产物包括碳氢键断裂所产生的氢原子或者氢自由基。图2中排气口26中的实线箭头表示除去未反应的所述前驱体和形成所述非晶碳膜27的过程中产生的副产物的排出方向。
可选的，所述碳源为烃类。
所述烃类可以为烷烃、烯烃或者炔烃。举例来说，所述碳源可以为C3H6、C2H2、CH4等。本具体实施方式中所述的碳源可以为单一种类的烃类气体，也可以由多种烃类气体混合而成，例如根据所需形成的所述非晶碳膜27的物理特性选择相应的碳源气体。
以下为所述碳源为C2H2或C3H6时，在氦气气氛下，所述碳源电离后生成等离子体的反应，其中，x和y均大于0且小于1。
C2H2+He→CxHy+He+副产物
C3H6+He→CxHy+He+副产物
可见，当所述碳源为烃类时，电离产生的等离子体不仅包括碳元素，还包括氢元素，即烃类电离产生的等离子体中是包括碳氢键的。掺杂离子的加入，则能使得CxHy中部分或者全部的碳氢键断裂。
可选的，所述掺杂源为镓、铝、铜、铟、砷中的一种或者两种以上的组合。
具体来说，在形成所述非晶碳膜27的过程中，将气态的镓、铝、铜、铟、砷中的一种或者两种以上的组合与气态的所述碳源传输至所述衬底22表面。
可选的，所述前驱体中所述掺杂源的掺杂原子浓度为1×1015/cm3～3×1017/cm3。
举例来说，当所述碳源为CH4、且所述掺杂源为镓时，再由CH4和镓组成的所述前驱体中，镓原子的浓度为1×1015/cm3～3×1017/cm3。
可选的，所述前驱体中所述碳源与所述掺杂源的体积比为1×105～2×105。
举例来说，当所述碳源为CH4、且所述掺杂源为镓时，气态的CH4与气态的镓之间的体积比为1×105～2×105。通过限定所述前驱体中所述碳源与所述掺杂源之间的体积比，能够达到对形成的所述非晶碳膜27中所述掺杂离子浓度的限定，从而可以根据需要调整所述非晶碳膜中残留的碳氢键的比例，最终达到灵活调整所述非晶碳膜具体硬度以及具体刻蚀选择比的效果。
可选的，形成具有掺杂离子的非晶碳膜27之后，还包括如下步骤：
对所述非晶碳膜27进行退火处理。
为了提高退火处理的效率，可选的，所述退火处理方法为快速热退火。
可选的，退火处理的温度为1000℃～1200℃。
附图5A和5B是本申请具体实施方式中的非晶碳膜在退火前后的结构示意图。在将掺杂离子掺杂至所述非晶碳膜27中之后，具有掺杂离子51与碳原子50的所述非晶碳膜27的晶格排布结构如图5A所示。之后，对具有所述掺杂离子51的所述非晶碳膜27进行快速热退火处理，修复所述非晶碳膜27中的晶格损伤，且所述掺杂离子51在退火过程中成为晶格的一部分，形成如图5B所示的晶格排布。在快速热退火的过程中，升温速率可以为150℃/s～250℃/s，例如200℃/s。快速热退火过程中的最高退火温度可以稳定在1000℃～1200℃并持续作用。
本具体实施方式是以所述退火工艺为快速热退火为例进行说明，本领域技术人员也可以根据实际需要选择其他的退火工艺。
不仅如此，本具体实施还提供了一种半导体结构。本具体实施方式提供的所述半导体结构可以采用如图1-图2、图3A-图3B、图4、以及图5A-图5B所示的半导体结构的形成方法形成。如图1-图2、图3A-图3B、图4、以及图5A-图5B所示，本具体实施方式提供的半导体结构包括：
衬底22；
非晶碳膜27，位于所述衬底22表面，所述非晶碳膜27中具有掺杂离子，且所述掺杂离子的辐射能大于所述非晶碳膜27中碳氢键的键能。
可选的，所述掺杂离子为镓离子、铝离子、铜离子、铟离子、砷离子中的一种或者两种以上的组合。
可选的，所述掺杂离子的掺杂浓度为1×1015/cm3～3×1017/cm3。
可选的，所述非晶碳膜27中不包括氢元素；或者，
所述非晶碳膜27中掺杂离子的摩尔分数大于氢离子的摩尔分数。
具体来说，所述掺杂离子与碳原子键合之后，由于碳氢键的键能较小，且所述掺杂离子的辐射能大于所述非晶碳膜27中碳氢键的键能，从而使得在所述掺杂离子的辐射能的作用下所述非晶碳膜27中部分或者全部的碳氢键断裂，产生游离状态的氢原子或者氢自由基。在游离状态的氢原子或者氢自由基自所述非晶碳膜27中去除之后，会使得所述非晶碳膜27中不包括氢元素；或者，所述非晶碳膜27中掺杂离子的摩尔分数大于氢离子的摩尔分数。本领域技术人员可以根据实际需要调整所述掺杂离子的掺杂浓度，从而实现对所述非晶碳膜27中掺杂离子的摩尔分数与氢离子摩尔分数的调整，最终达到灵活调整所述非晶碳膜具体硬度以及具体刻蚀选择比的效果。
本具体实施方式提供的非晶碳膜的形成方法及半导体结构，通过在非晶碳膜中加入掺杂离子，且限定所述掺杂离子的辐射能大于碳氢键的键能，使得非晶碳膜中的碳氢键在掺杂离子的辐射能的作用下能够断裂，从而降低了非晶碳膜中氢元素的含量，相应提高了非晶碳膜中的碳氢比，从而达到提高非晶碳膜硬度和刻蚀选择比的效果，为改善半导体结构的良率、降低光刻工艺中的光阻成本以及促进技术节点的进步都起到了积极地作用。
以上所述仅是本申请的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (15)

1.一种非晶碳膜的形成方法，其特征在于，包括如下步骤：
提供衬底；
传输包括掺杂源和碳源的前驱体至所述衬底表面，形成具有掺杂离子的非晶碳膜，所述掺杂离子的辐射能大于所述非晶碳膜中碳氢键的键能。
2.根据权利要求1所述的非晶碳膜的形成方法，其特征在于，形成具有掺杂离子的非晶碳膜的具体步骤包括：
采用等离子体增强化学气相沉积工艺形成具有掺杂离子的非晶碳膜。
3.根据权利要求2所述的非晶碳膜的形成方法，其特征在于，所述等离子体增强化学气相沉积工艺的制程温度为350℃～550℃，且射频电源的功率为1000W～1500W。
4.根据权利要求1所述的非晶碳膜的形成方法，其特征在于，所述碳源为烃类。
5.根据权利要求1所述的非晶碳膜的形成方法，其特征在于，所述掺杂源为镓、铝、铜、铟、砷中的一种或者两种以上的组合。
6.根据权利要求1所述的非晶碳膜的形成方法，其特征在于，所述前驱体中所述掺杂源的掺杂原子浓度为1×1015/cm3～3×1017/cm3。
7.根据权利要求1所述的非晶碳膜的形成方法，其特征在于，所述前驱体中所述碳源与所述掺杂源的体积比为1×105～2×105。
8.根据权利要求1所述的非晶碳膜的形成方法，其特征在于，形成具有掺杂离子的非晶碳膜之后还包括如下步骤：
除去未反应的所述前驱体和形成所述非晶碳膜的过程中产生的副产物。
9.根据权利要求1所述的非晶碳膜的形成方法，其特征在于，形成具有掺杂离子的非晶碳膜之后，还包括如下步骤：
对所述非晶碳膜进行退火处理。
10.根据权利要求9所述的非晶碳膜的形成方法，其特征在于，所述退火处理方法为快速热退火。
11.根据权利要求9所述的非晶碳膜的形成方法，其特征在于，退火处理的温度为1000℃～1200℃。
12.一种半导体结构，其特征在于，包括：
衬底；
非晶碳膜，位于所述衬底表面，所述非晶碳膜中具有掺杂离子，且所述掺杂离子的辐射能大于所述非晶碳膜中碳氢键的键能。
13.根据权利要求12所述的半导体结构，其特征在于，所述掺杂离子为镓离子、铝离子、铜离子、铟离子、砷离子中的一种或者两种以上的组合。
14.根据权利要求12所述的半导体结构，其特征在于，所述掺杂离子的掺杂浓度为1×1015/cm3～3×1017/cm3。
15.根据权利要求12所述的半导体结构，其特征在于，所述非晶碳膜中不包括氢元素；或者，
所述非晶碳膜中掺杂离子的摩尔分数大于氢离子的摩尔分数。
CN202110314271.4A 2021-03-24 2021-03-24 非晶碳膜的形成方法及半导体结构 Pending CN113078043A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110314271.4A CN113078043A (zh) 2021-03-24 2021-03-24 非晶碳膜的形成方法及半导体结构
PCT/CN2021/120734 WO2022198958A1 (zh) 2021-03-24 2021-09-26 非晶碳膜的形成方法及半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110314271.4A CN113078043A (zh) 2021-03-24 2021-03-24 非晶碳膜的形成方法及半导体结构

Publications (1)

Publication Number Publication Date
CN113078043A true CN113078043A (zh) 2021-07-06

Family

ID=76610080

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110314271.4A Pending CN113078043A (zh) 2021-03-24 2021-03-24 非晶碳膜的形成方法及半导体结构

Country Status (2)

Country Link
CN (1) CN113078043A (zh)
WO (1) WO2022198958A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022198958A1 (zh) * 2021-03-24 2022-09-29 长鑫存储技术有限公司 非晶碳膜的形成方法及半导体结构

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100875661B1 (ko) * 2007-11-01 2008-12-26 주식회사 하이닉스반도체 반도체 소자 제조 방법
CN101432462A (zh) * 2005-08-18 2009-05-13 贝卡尔特股份有限公司 用包含四面体碳层和较软外层的多层结构涂覆的基底
KR20090095749A (ko) * 2008-03-06 2009-09-10 주식회사 하이닉스반도체 반도체 소자의 제조 방법
CN105185818A (zh) * 2014-05-30 2015-12-23 英飞凌科技股份有限公司 半导体晶片和用于处理半导体晶片的方法
US20160027614A1 (en) * 2014-07-22 2016-01-28 Applied Materials, Inc. Deposition of metal doped amorphous carbon film
CN105845551A (zh) * 2015-02-03 2016-08-10 朗姆研究公司 衬底处理系统中用作硬掩模的无定形碳和硅膜的金属掺杂
CN106024596A (zh) * 2015-02-03 2016-10-12 朗姆研究公司 减少无定形碳硬掩模膜的碳-氢含量的系统及方法
US20160314960A1 (en) * 2015-04-22 2016-10-27 Applied Materials, Inc. Plasma treatment to improve adhesion between hardmask film and silicon oxide film
CN110892509A (zh) * 2017-05-16 2020-03-17 朗姆研究公司 消除光刻中随机数的收率影响
US20200194272A1 (en) * 2018-12-14 2020-06-18 Lam Research Corporation Etching carbon layer using doped carbon as a hard mask
CN111316405A (zh) * 2017-10-31 2020-06-19 乔治洛德方法研究和开发液化空气有限公司 用于3d nand和dram应用的含有-nh2官能团的氢氟烃

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750127B1 (en) * 2003-02-14 2004-06-15 Advanced Micro Devices, Inc. Method for fabricating a semiconductor device using amorphous carbon having improved etch resistance
US20110244142A1 (en) * 2010-03-30 2011-10-06 Applied Materials, Inc. Nitrogen doped amorphous carbon hardmask
CN104498874B (zh) * 2014-12-10 2017-12-05 上海大学 低气氛敏感性掺杂非晶碳基薄膜及其制备方法
CN113078043A (zh) * 2021-03-24 2021-07-06 长鑫存储技术有限公司 非晶碳膜的形成方法及半导体结构

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101432462A (zh) * 2005-08-18 2009-05-13 贝卡尔特股份有限公司 用包含四面体碳层和较软外层的多层结构涂覆的基底
KR100875661B1 (ko) * 2007-11-01 2008-12-26 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR20090095749A (ko) * 2008-03-06 2009-09-10 주식회사 하이닉스반도체 반도체 소자의 제조 방법
CN105185818A (zh) * 2014-05-30 2015-12-23 英飞凌科技股份有限公司 半导体晶片和用于处理半导体晶片的方法
US20160027614A1 (en) * 2014-07-22 2016-01-28 Applied Materials, Inc. Deposition of metal doped amorphous carbon film
TW201610203A (zh) * 2014-07-22 2016-03-16 應用材料股份有限公司 摻雜金屬的非晶碳膜的沉積
CN105845551A (zh) * 2015-02-03 2016-08-10 朗姆研究公司 衬底处理系统中用作硬掩模的无定形碳和硅膜的金属掺杂
CN106024596A (zh) * 2015-02-03 2016-10-12 朗姆研究公司 减少无定形碳硬掩模膜的碳-氢含量的系统及方法
US20160314960A1 (en) * 2015-04-22 2016-10-27 Applied Materials, Inc. Plasma treatment to improve adhesion between hardmask film and silicon oxide film
CN110892509A (zh) * 2017-05-16 2020-03-17 朗姆研究公司 消除光刻中随机数的收率影响
CN111316405A (zh) * 2017-10-31 2020-06-19 乔治洛德方法研究和开发液化空气有限公司 用于3d nand和dram应用的含有-nh2官能团的氢氟烃
US20200194272A1 (en) * 2018-12-14 2020-06-18 Lam Research Corporation Etching carbon layer using doped carbon as a hard mask

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022198958A1 (zh) * 2021-03-24 2022-09-29 长鑫存储技术有限公司 非晶碳膜的形成方法及半导体结构

Also Published As

Publication number Publication date
WO2022198958A1 (zh) 2022-09-29

Similar Documents

Publication Publication Date Title
CN112593212B (zh) 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
CN108475695B (zh) 制造用于半导体应用的环绕式水平栅极器件的纳米线的方法
KR102148035B1 (ko) 높은 선택도에 의한 폴리실리콘 및 자연 산화물의 제거
CN109023311B (zh) 通过脉冲低频射频功率获得高选择性和低应力碳硬膜
KR101244832B1 (ko) 인장 응력 및 압축 응력을 받은 반도체용 재료
US7968441B2 (en) Dopant activation anneal to achieve less dopant diffusion (better USJ profile) and higher activation percentage
US7273638B2 (en) High density plasma oxidation
KR20130062924A (ko) 질소 도핑된 비정질 탄소 하드마스크
JP2015507362A (ja) 共形窒化シリコン炭素膜および共形窒化シリコン膜の低温プラズマ化学気相堆積
JP3336975B2 (ja) 基板処理方法
EP2159829A2 (en) Selective etching of silicon dioxide compositions
US7344996B1 (en) Helium-based etch process in deposition-etch-deposition gap fill
JP2005039015A (ja) プラズマ処理方法および装置
KR20130135262A (ko) 마이크로파 플라즈마를 사용한 유전체 막의 증착 방법
CN113078043A (zh) 非晶碳膜的形成方法及半导体结构
US6811831B1 (en) Method for depositing silicon nitride
JP5209859B2 (ja) プラズマエッチング方法
KR20210097044A (ko) 에칭 방법, 기판 처리 장치, 및 기판 처리 시스템
JP2007273535A (ja) プラズマ原子層成長方法及び装置
WO2022141354A1 (zh) 用于形成铜金属层的方法及半导体结构
TWI785711B (zh) 低應力含硼層之沉積
JP7323476B2 (ja) 半導体装置の製造方法
KR20230134577A (ko) 도핑된 실리콘 산화물의 열 증착
KR20230054721A (ko) 게르마늄에 대한 확산 배리어들
JP3222726B2 (ja) ドライエッチング方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210706

RJ01 Rejection of invention patent application after publication