KR20130135262A - 마이크로파 플라즈마를 사용한 유전체 막의 증착 방법 - Google Patents

마이크로파 플라즈마를 사용한 유전체 막의 증착 방법 Download PDF

Info

Publication number
KR20130135262A
KR20130135262A KR1020137014449A KR20137014449A KR20130135262A KR 20130135262 A KR20130135262 A KR 20130135262A KR 1020137014449 A KR1020137014449 A KR 1020137014449A KR 20137014449 A KR20137014449 A KR 20137014449A KR 20130135262 A KR20130135262 A KR 20130135262A
Authority
KR
South Korea
Prior art keywords
gas
carbon
nitrogen
substrate
film
Prior art date
Application number
KR1020137014449A
Other languages
English (en)
Inventor
히로유키 다카바
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20130135262A publication Critical patent/KR20130135262A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명의 실시예는 반도체 장치를 위한 유전체 막을 형성하는 방법을 설명한다. 본 방법은, 마이크로파 플라즈마 소스를 포함하는 처리 챔버 내에 기판을 제공하는 단계, 탄소-질소 분자간 결합을 갖는 증착 가스를 포함하는 비금속 포함 처리 가스를 상기 처리 챔버에 도입하는 단계, 상기 처리 가스로부터 플라즈마를 형성하는 단계, 및 상기 기판 상에 탄소-질소 포함 막을 증착하기 위해 상기 기판을 상기 플라즈마에 노출하는 단계를 포함한다. 일부 실시예에서, 탄소-질소 포함 막은 CN 막, CNO 막, Si 도핑된 CN 막, 또는 Si 도핑된 CNO 막을 포함할 수 있다.

Description

마이크로파 플라즈마를 사용한 유전체 막의 증착 방법{METHOD OF DEPOSITING DIELECTRIC FILMS USING MICROWAVE PLASMA}
관련 출원에의 교차 참조
본 출원은, 2010년 11월04일에 출원된 미국 가출원 제61/410,155호(참조 번호 RLSA-003Pro)에 관한 것이고, 그 우선권을 주장하며, 그 전체 내용은 여기서 참고문헌으로 인용된다. 본 출원은, 2011년 03월28일에 출원된 미국 비가출원 제13/073,957호(참조 번호 RLSA-003)에 관한 것이고, 그 우선권을 주장하며, 그 전체 내용은 여기서 참고문헌으로 인용된다.
본 발명은 일반적으로 마이크로파 플라즈마 소스를 사용하여 기판 상에 유전체 막을 증착하는 것에 관한 것이다.
현재의 두께 및 유전 상수 스케일링은, 장래의 구리(Cu) 캡핑(capping)/에칭(etch) 스톱 기술을 위한 어려운 과제로 남아 있고, 장벽 특성을 향상시키는 밀도 및 밀도와 함께 증가하는 유전 상수 사이에 트레이드오프가 존재한다. 어려운 과제는, 저 유전상수(로우-k) 층간 절연막(ILD) 및 구리에 대해 양호한 부착력을 가지는 재료의 식별, Cu 아웃 디퓨전(out-diffusion)과 H202/O2 인 디퓨전(in-diffusion) 방지, 전자이동(electromigration)과 누설, 및 ILD 에칭, 포토레지스트 에싱과 같은 Cu 배선 처리와의 양립성 등을 포함한다.
현재의 로우-k SiCN과 SiCO 캡핑 층 기술의 스케일링은 계속되는 것으로 예상된다. 그러나, 현재의 SiN/SiCN/SiCO 재료들이 이러한 차원에서 실패할 것으로 예상되기 때문에, ＜4.0의 유전 상수를 갖는 단일층 두꺼운 캡핑 층의 실현 가능성에 대한 연구가 필요하다. 또 다른 높은 잠재적 영향 연구 과제는, 선택적으로 증착된 금속 캡핑 층(코발트 금속과 같은) 또는 셀프 포밍(self forming) CuSiN 장벽을 구현하는 것에 의한 유전체 캡핑 층/에칭 스톱 층의 제거이다. 또한, 톱사이드 캡핑 층으로서, 자기 조립 단분자막(SAMs)의 초기 조사는, 표면 산화물을 감소시키고, 면내 Cu 수송과 전기 누설을 줄이는 것으로 입증되어 왔다. 그러나, 아미노-페닐 터미네이티드 SAMs의 최상의 결과는, 단지 SiN 캡핑 층의 50%의 누설 성능만을 나타냈다.
추가적으로, 잠재적 솔루션 고려를 보증하기 위해, 톱사이드 Cu 캡핑 층으로서 SAMs에 관련된 몇 가지 과제를 해결하기 위한 더 많은 연구가 필요하고, 그것은 다음을 포함한다: 로우-k ILD 증착 양립성(열 안정성, 플라즈마 손상, 기타), Cu/로우-k ILD 및 톱사이드 로우-k ILD 부착, Cu 및 O2/H2O 확산에 대한 확산 장벽 성능, 배선 처리(습식/건식 에칭, CMP, 기타 등)와의 양립성. 이러한 재료적 과제를 해결하기 위해 추가적인 연구를 요구하는 다른 후보 캡핑 층 재료는 다음을 포함하지만, 그에 제한되지 않는다: 로우-k(k＜3.9), 배선 처리와의 일부 양립성, 및 Cu 확산을 방해하는 능력을 나타내는, a-C:H, CNx, 및 BCNx.
본 발명의 실시예는, 마이크로파 플라즈마 소스, 예컨대 래디얼 라인 슬롯 안테나(RLSA)를 포함하는 마이크로파 플라즈마 소스를 사용한 유전체 막 형성 방법을 설명한다. 유전체 막은, 예컨대 CN, CNO, Si 도핑된 CN 막, 및 Si 도핑된 CNO 막을 포함하는 로우-k 유전체 막을 포함할 수 있다.
일 실시예에 따라서, 반도체 장치를 형성하기 위한 방법이 제공된다. 그 방법은, 마이크로파 플라즈마 소스를 포함하는 처리 챔버에 기판을 제공하는 단계, 탄소-질소 분자간 결합(예컨대, C－N, C＝N, 또는 C≡N)을 갖는 증착 가스를 포함하는 비금속 포함 처리 가스를 처리 챔버에 도입하는 단계, 처리 가스로부터 플라즈마를 형성하는 단계, 및 기판 상에 이산화탄소-질소 포함 막을 증착하기 위해 기판을 플라즈마에 노출하는 단계를 포함한다. 일부 실시예에서는, 탄소-질소 분자간 결합을 갖는 증착 가스는, 알킬아민 가스 또는 R―CN 가스를 포함할 수 있으며, 여기서, R은 예컨대 H, NC, 또는 할로겐일 수 있다.
일 실시예에서, 탄소-질소 포함 막은 탄소-질소(CN) 막을 포함할 수 있다.
다른 실시예에서, 비금속 포함 처리 가스는 산소 포함 가스를 더 포함할 수 있고, 탄소-질소 포함 막은 탄소-질소-산소(CNO) 막을 포함할 수 있다.
또 다른 실시예에서, 비금속 포함 처리 가스는 실리콘 포함 가스를 더 포함할 수 있고, 탄소-질소 포함 막은 실리콘 도핑된 탄소-질소(Si-doped CN) 막을 포함할 수 있다.
또 다른 실시예에서, 비금속 포함 처리 가스는 실리콘 포함 가스와 산소 포함 가스를 더 포함할 수 있고, 탄소-질소 포함 막은 실리콘 도핑된 탄소-질소-산소(Si-doped CNO) 막을 포함할 수 있다.
도 1은, 본 발명의 실시예에 따라서, 탄소-질소 포함 막을 형성하기 위한 흐름도이다.
도 2는, 본 발명의 실시예에 따라서, 탄소-질소(CN) 막을 형성하기 위한 흐름도이다.
도 3은, 본 발명의 실시예에 따라서, 탄소-질소-산소(CNO) 막을 형성하기 위한 흐름도이다.
도 4는, 본 발명의 실시예에 따라서, 실리콘 도핑된 탄소-질소(Si-doped CN) 막을 형성하기 위한 흐름도이다.
도 5는, 본 발명의 실시예에 따라서 실리콘 도핑된 탄소-질소-산소(Si-doped CNO) 막을 형성하기 위한 흐름도이다.
도 6은, 본 발명의 일 실시예에 따라서, 기판 상에 유전체 막을 증착하기 위한 래디얼 라인 슬롯 안테나(RLSA) 플라즈마 소스를 포함하는 플라즈마 처리 시스템의 개략도이다.
도 7은, 본 발명의 일 실시예에 따라서, 기판 상에 유전체 막을 증착하기 위한 래디얼 라인 슬롯 안테나(RLSA) 플라즈마 소스를 포함하는 다른 플라즈마 처리 시스템의 개략도이다.
도 8은, 도 7의 플라즈마 처리 시스템의 가스 공급 유닛의 평면도를 도시한다.
도 9는, 도 7의 플라즈마 처리 시스템의 안테나부의 부분 단면도를 도시한다.
마이크로파 플라즈마 소스를 사용하여 기판상에, 로우-k 유전체 막을 포함하는 유전체 막을 증착하는 방법은 다양한 실시예에서 설명되었다. 로우-k 유전체 막은 SiO2(k~3.9)의 유전 상수보다 작거나, 3.5보다 작거나, 3보다 작거나, 2.5보다 작거나, 또는 심지어 2보다도 작은 유전 상수를 갖는다. 당업자는, 다양한 실시예가, 하나 이상의 특정한 세부 사항이 없이, 또는 다른 대체 및/또는 추가적인 방법, 재료, 또는 성분을 가진 채, 실시될 수도 있다는 것을 인식할 것이다. 다른 예에서, 잘 알려진 구조, 재료, 또는 동작은, 본 발명의 다양한 실시예의 측면을 불명료하게 하는 것을 피하기 위해 상세히 도시되거나 설명되지 않는다. 유사하게, 설명을 위하여, 본 발명의 완전한 이해를 제공하기 위해 특정한 숫자, 재료, 및 구성을 나타낸다. 또한, 도면에 도시된 다양한 실시예는 예시적인 표현이고 반드시 정확한 비율로 도시되지 않았다는 것이 이해된다.
이 명세서 전체에 걸친 "일 실시예"에 대한 참조는, 그 실시예와 관련하여 설명된 특정 기능, 구조, 재료, 또는, 특성이 본 발명의 적어도 하나의 실시예에 포함된다는 것을 의미하지만, 그것들이 모든 실시예에 존재한다는 것을 나타내지 않는다. 따라서, 이 명세서 전체에 걸친 다양한 곳에서의 구절 "일 실시예에서"의 등장은, 반드시 본 발명의 동일한 실시예에 관한 것은 아니다.
반도체 제조에서, 로우-k ILD, 로우-k 장벽 층, 반도체 회로 상의 허메틱 실(hermetic seal)로서의 로우-k 패시베이션 층, 로우-k 에칭 스톱 층, 및 다른 층들을 형성하기 위한 새로운 방법에 관한 일반적인 필요가 있다. 본 발명의 실시예는, 낮은 전자 온도 및 높은 플라즈마 밀도로 특징지어지고, 개선된 반도체 장치를 위해 요구되는 로우-k와 같은 재료 특성을 가진 CN, CNO, Si 도핑된 CN, 및 Si 도핑된 CNO 막의 증착을 가능하게 하는 마이크로파 플라즈마를 사용하여, 유전체 막을 증착하는 방법을 제공한다.
본 발명의 실시예에 따라서, 마이크로파 플라즈마 소스, 예컨대 도 6 내지 도 9에 개략적으로 도시된 래디얼 라인 슬롯 안테나(RLSA) 플라즈마 처리 시스템의 사용은, 사용자가 플라즈마에서 예컨대 5 전자볼트(eV) 밑, 4.5 eV 밑, 4 eV 밑, 또는 심지어 3.5 eV 밑의 낮은 전자 온도를 선택하는 것을 허용한다. 일부 예에서, 전자 온도는, 3.0과 3.5 eV 사이, 3.5과 4.0 eV 사이, 또는 4.0과 4.5 eV 사이일 수 있다. 전자 온도는, 처리 가스에서 깨지길 원하는 분자 결합의 관점에서 선택될 수 있고, 그것에 의해, 마이크로파 플라즈마에서 가스 해리를 제어하고, 기판 상에 유전체 막을 형성하기 위해 반응하는 가스 종(species)의 형성을 제어한다. 본 발명의 실시예에 따라서, 증착된 유전체 막의, 막 구성, 막 밀도, 및 유전 상수(k)를 포함하는 재료 특성을 제어하기 위해, 마이크로파 플라즈마 조건이 사용될 수도 있다. 높은 전자 온도 분포(예컨대, 10 eV 보다 큰)를 생성하고, 가스 분자를, 형성된 가스 종에 대하여 거의 제어하지 않거나, 제어하지 않고, 따라서 로우-k 막의 재료 특성에 대한 제한된 제어를 갖는 다양한 분자 조각으로 플라즈마에서 해리하는 경향이 있는 기존의 플라즈마 소스를 사용하여서는, 그러한 목표가 된 결합 해리가 불가능하다.
표 1은 원소 C, N, 및 H 사이의 결합 에너지를 도시한다.
Figure pct00001
표 1은, C, N, 및 H 사이의 단일 결합의 일반적인 결합 에너지가 다음과 같은 순서로 증가한다는 것을 도시한다: 3.17 eV(C―N) ＜ 3.61 eV(C―C) ＜ 4.30 eV(C―H) ＜ 4.49 eV(H―H). 또한, C와 N 사이의 이중 결합의 일반적인 결합 에너지는 다음과 같은 순서로 증가한다: C＝C의 6.39 eV ＜ C＝N의 6.40 eV. 또한, C와 N 사이의 삼중 결합의 일반적인 결합 에너지는 다음과 같은 순서로 증가한다: C≡C의 8.73 eV ＜ C≡N의 9.27 eV ＜ N≡N의 9.79 eV.
유전체 막을 증착하기 위해 사용될 수도 있는 많은 처리 가스는, 표 1에 도시된 몇 가지 화학 결합을 포함한다. 본 발명의 실시예는, 사용자가, 다른 더 높은 에너지 화학 결합이 깨지지 않는 동안, 낮은 에너지 화학 결합을 목표로 하고 플라즈마 처리 환경에서 그들을 깨는 플라즈마 내의 전자 온도를 선택하는 것을 허용한다. 이것은, 낮은 전자 온도 플라즈마(예컨대, 5 eV 밑의 전자 온도를 갖는)를 발생시키는 마이크로파 플라즈마 소스를 사용함으로써 달성된다. 이와 달리, 기존의 무선 주파수(RF) 플라즈마 소스는, 예컨대 10 eV 보다 큰 보다 높은 전자 온도를 가지는 플라즈마를 발생시킨다. 그러한 기존의 RF 플라즈마는 표 1에 나열된 모든 또는 대부분의 화학 결합을 해리시키고, 그것에 의해, 형성된 막의 재료 특성에 대한 불량한 제어를 제공한다. 예컨대, 유전체 막을 증착하기 위해 사용될 수도 있는 많은 처리 가스는 C－H 결합을 포함하고, 플라즈마에서 C－H 결합의 파괴는 증착된 유전체 막 내의 바람직하지 않게 높은 H-함유로 이어질 수 있다.
본 발명의 일 실시예에 따라서, 표 1의 관점에서, 처리 가스에서 C－H 결합의 전자 온도(4.30 eV) 밑의 전자 온도를 갖는 마이크로파 플라즈마는, 플라즈마에서 C－H 결합의 파괴를 막거나 감소시키고 그것에 의해, 증착된 유전체 막의 H-함유를 감소시키기 위해 선택될 수도 있다. 일 예에서, 트리메틸아민 가스(N(CH3)3)가 처리 가스에서 사용될 수도 있고, 4.3 eV 밑의, 예컨대, 4 eV 이하의 전자 온도를 선택하는 것은, CH3 화학군에서 C－H 결합을 파괴하지 않고, N(CH3)3 분자에서 하나 이상의 C－N 결합을 파괴할 것으로 예상된다. 이것에 의해, 원하는 낮은 H-함유를 갖는 유전체 막이 증착된다. 다른 예에서, R－C≡N 분자가 처리 가스에서 사용될 수도 있고, C≡N 결합의 전자 온도(9.27 eV)보다 낮지만 R－C 결합과 같거나 그보다 큰(예컨대, 3.61 eV의 C－C 결합 에너지) 전자 온도를 갖는 마이크로파 플라즈마가, C≡N 결합을 파괴하지 않고 R－C 결합을 파괴하기 위해 선택될 수도 있다. 그 다음, 형성된 C≡N 가스 종은 다양한 유전체 막, 예컨대 CN, CNO, Si 도핑된 CN, Si 도핑된 CNO를 위한 C≡N 빌딩 블록을 제공할 수 있다. 본 명세서에서, R은 예컨대, H, NC, 또는 할로겐을 나타낸다.
도 1은 본 발명의 실시예에 따른 탄소-질소 포함 막을 형성하기 위한 흐름도(100)이다. 흐름도(100)는, 102에서, 마이크로파 플라즈마 소스를 포함하는 플라즈마 처리 시스템의 처리 챔버 내에 기판을 제공하는 단계를 포함한다. 마이크로파 플라즈마 소스는, 예컨대, 도 6 내지 도 9에 간략하게 도시된 래디얼 라인 슬롯 안테나(RLSA)를 포함할 수 있다. 기판은, 예컨대, 실리콘 기판, 실리콘-게르마늄 기판, 게르마늄 기판, 유리 기판, LCD 기판, 또는 GaAs와 같은 화합물 반도체 기판과 같은 반도체 기판일 수 있다. 기판은 임의의 사이즈, 예컨대, 200 mm 웨이퍼, 300 mm 웨이퍼, 또는 훨씬 더 큰 웨이퍼 또는 기판일 수 있다.
104에서, 탄소-질소 분자간 결합을 갖는 증착 가스를 포함하는 비금속 포함 처리 가스 처리가 챔버에 도입된다. 처리 챔버 내의 가스 압력은, 예컨대, 약 10 mTorr와 약 20 Torr 사이, 예컨대 약 100 mTorr와 약 10 Torr 사이, 또는 약 100 mTorr와 약 5 Torr 사이로 유지될 수 있다. 또한 기판은, 약 -50℃와 약 800℃ 사이, 예컨대 약 25℃, 약 100℃, 약 200℃, 약 300℃, 또는 약 400℃의 기판 온도로 유지될 수 있다. 대안적으로, 기판 온도는 약 400℃ 내지 약 700℃ 사이일 수 있다. 일부 예에서, 온도에 민감한 기판 상에 유전체 막을 증착할 때, 약 350℃ 이하의 기판 온도가 요구될 수도 있다. 그러한 경우에, 기판 온도는, 약 -50℃와 약 350℃ 사이, 약 -50℃와 약 350℃ 사이, 또는 약 100℃와 약 350℃ 사이일 수 있다.
본 발명의 실시예에 따라서, 비금속 포함 처리 가스와 증착된 탄소-질소 포함 막은 금속 원소를 포함하지 않는다. 탄소-질소 분자간 결합을 갖는 증착 가스는 알킬아민 가스 또는 R―CN 가스를 포함할 수 있다. 알킬아민 가스는, 트리메틸아민((N(CH3)3), 디메틸에틸아민(N(CH3)2(C2H5)), 디에틸메틸아민(N(C2H5)2CH3), 트리에틸아민(N(C2H5)3), 디메틸아민(NH(CH3)2), 디에틸아민(NH(C2H5)2), 메틸아민(NH2CH3), 에틸아민(NH2(C2H5)2), 또는 그 조합으로부터 선택될 수 있다. R―CN 가스는 HCN, CH3CN, NCCN, 및 X는 할로겐인 X―CN으로부터 선택될 수도 있다. X는 F, Cl, Br, 또는 I로부터 선택될 수 있다. 일부 실시예에서, 비금속 포함 처리 가스는 산소 포함 가스를 더 포함할 수 있다. 산소 포함 가스는, 예컨대, O2, CO, H2O, H2O2, NO, N2O, 및 NO2로부터 선택될 수 있다. 또 다른 실시예에서, 비금속 포함 처리 가스는 실리콘 포함 가스를 더 포함할 수 있다. 실리콘 포함 가스는, 예컨대, 실란(SiH4), 디실란(Si2H6), 및 X는 할로겐을 나타내고 a, b, c는 1 이상의 정수인 SiaHbXc 화합물로부터 선택될 수 있다. 예시적인 SiaHbXc 화합물은 SiH2Cl2와 SiHCl3를 포함한다. 또한, 비금속 포함 처리 가스는 아르곤(Ar) 또는 헬륨(He)을 포함할 수 있다.
106에서, 마이크로파 플라즈마 소스에 의해 처리 가스의 여기(excitation)로부터 처리 챔버에 플라즈마가 형성된다. 플라즈마는, 낮은 전자 온도와 로우-k 막의 증착을 가능하게 하는 높은 플라즈마 밀도에 의해 특징지어질 수도 있다. 높은 플라즈마 밀도는, 약 또는 1x1011/cm3 을 초과하는, 예컨대, 약 1x1011/cm3 에서 약 1x1013/cm3 사이, 또는 더 높은 이온 밀도를 포함할 수도 있다.
108에서, 기판 상에 탄소-질소 포함 막을 증착하기 위해, 기판이 플라즈마에 노출된다. 본 발명의 일 실시예에 따라서, 탄소-질소 포함 막은 주요 성분으로서 탄소 및 질소를 갖는 탄소-질소(CN) 막을 포함할 수 있고, 비금속 포함 처리 가스는 알킬아민 가스 및/또는 R―CN 가스, 또는 그것의 조합, 및 선택적으로 Ar 또는 He를 포함하거나 또는 이들로 구성될 수 있다. 본 발명의 다른 실시예에 따라서, 탄소-질소 포함 막은 주요 성분으로서 탄소, 질소, 및 산소를 갖는 탄소-질소-산소(CNO) 막을 포함할 수 있고, 비금속 포함 처리 가스는 산소 포함 가스, 알킬아민 가스 및/또는 R―CN 가스, 및 선택적으로 Ar 또는 He를 포함하거나 또는 그것들로 구성될 수 있다. 본 발명의 또 다른 실시예에 따라서, 탄소-질소 포함 막은, 0.1-10 원자 퍼센트의 Si, 주요 성분으로서 탄소, 질소, 및 산소를 갖는 실리콘 도핑된 탄소-질소(Si 도핑된 CN) 막을 포함할 수 있고, 비금속 포함 처리 가스는 실리콘 포함 가스, 알킬아민 가스 및/또는 R―CN 가스, 및 선택적으로 Ar 또는 He를 포함하거나 또는 그것들로 구성될 수 있다. 본 발명의 또 다른 실시예에 따라서, 탄소-질소 포함 막은, 0.1-10 원자 퍼센트의 Si, 주요 성분으로서 탄소, 질소, 및 산소를 갖는 실리콘 도핑된 탄소-질소-산소(Si 도핑된 CNO) 막을 포함할 수 있고, 비금속 포함 처리 가스는 실리콘 포함 가스, 산소 포함 가스, 알킬아민 가스 및/또는 R―CN 가스, 및 선택적으로 Ar 또는 He를 포함하거나 또는 그것들로 구성될 수 있다. 그러나, CN, CNO, Si 도핑된 CN, 및 Si 도핑된 CNO 막은 적은 양의 불순물, 예컨대 수소(H) 또는 할로겐을 더 포함할 수도 있다. Si 도핑이 막의 열 안정성을 증가시킨다는 것이 고려되었다. 본 발명의 일부 실시예에 따라서, CN, CNO, Si 도핑된 CN, 및 Si 도핑된 CNO 막의 두께는 약 10 나노미터(nm)와 약 200 nm 사이, 또는 약 20 nm와 약 100 nm 사이일 수 있다.
도 2는, 본 발명의 실시예에 따른 탄소-질소(CN) 막을 형성하기 위한 흐름도(200)이다. 흐름도(200)는, 도 1의 흐름도(100)와 유사하고, 202에서, 래디얼 라인 슬롯 안테나(RLSA)를 포함하는 마이크로파 플라즈마 소스를 포함하는 처리 챔버에 기판을 제공하는 단계를 포함한다. 204에서, 알킬아민 가스 또는 R―CN 가스 및 선택적으로 Ar 가스 또는 He 가스를 포함하는 비금속 포함 처리 가스가 처리 챔버에 도입된다. 206에서, 마이크로파 플라즈마 소스에 의해 처리 가스의 여기로부터 처리 챔버에 플라즈마가 형성된다. 208에서, 기판 상에 탄소-질소(CN) 막을 증착하기 위해 기판이 플라즈마에 노출된다. 일부 실시예에서, CN 막은 2 미만의 예컨대 약 1.9의 유전 상수를 가질 수 있다.
도 3은 본 발명의 실시예에 따른 탄소-질소-산소(CNO) 막을 형성하기 위한 흐름도(300)이다. 흐름도(300)는, 도 1의 흐름도(100)와 유사하고, 302에서, 래디얼 라인 슬롯 안테나(RLSA)를 포함하는 마이크로파 플라즈마 소스를 포함하는 처리 챔버에 기판을 제공하는 단계를 포함한다. 304에서, 산소 포함 가스, 알킬아민 가스 또는 R―CN 가스 및 선택적으로 Ar 가스 또는 He 가스를 포함하는 비금속 포함 처리 가스가 처리 챔버에 도입된다. 306에서, 마이크로파 플라즈마 소스에 의해 처리 가스의 여기로부터 처리 챔버에 플라즈마가 형성된다. 308에서, 기판 상에 탄소-질소-산소(CNO) 막을 증착하기 위해 기판이 플라즈마에 노출된다.
도 4는 본 발명의 실시예에 따른 실리콘 도핑된 탄소-질소(Si 도핑된 CN) 막을 형성하기 위한 흐름도(400)이다. 흐름도(400)는, 도 1의 흐름도(100)와 유사하고, 402에서, 래디얼 라인 슬롯 안테나(RLSA)를 포함하는 마이크로파 플라즈마 소스를 포함하는 처리 챔버에 기판을 제공하는 단계를 포함한다. 404에서, 실리콘 포함 가스, 알킬아민 가스 또는 R―CN 가스 및 선택적으로 Ar 가스 또는 He 가스를 포함하는 비금속 포함 처리 가스가 처리 챔버에 도입된다. 406에서, 마이크로파 플라즈마 소스에 의해 처리 가스의 여기로부터 처리 챔버에 플라즈마가 형성된다. 408에서, 기판 상에 실리콘 도핑된 탄소-질소(Si 도핑된 CN) 막을 증착하기 위해 기판이 플라즈마에 노출된다.
도 5는 본 발명의 실시예에 따른 실리콘 도핑된 탄소-질소-산소(Si 도핑된 CNO) 막을 형성하기 위한 흐름도(500)이다. 흐름도(500)는, 도 1의 흐름도(100)와 유사하고, 502에서, 래디얼 라인 슬롯 안테나(RLSA)를 포함하는 마이크로파 플라즈마 소스를 포함하는 처리 챔버에 기판을 제공하는 단계를 포함한다. 504에서, 실리콘 포함 가스, 알킬아민 가스 또는 R―CN 가스 및 선택적으로 Ar 가스 또는 He 가스를 포함하는 비금속 포함 처리 가스가 처리 챔버에 도입된다. 506에서, 마이크로파 플라즈마 소스에 의해 처리 가스의 여기로부터 처리 챔버에 플라즈마가 형성된다. 508에서, 기판 상에 실리콘 도핑된 탄소-질소-산소(Si 도핑된 CNO) 막을 증착하기 위해 기판이 플라즈마에 노출된다.
도 6은, 본 발명의 일 실시예에 따라서, 기판 상에 유전체 막을 증착하기 위한 RLSA 플라즈마 소스를 포함하는 플라즈마 처리 시스템의 개략도이다. 플라즈마 처리 시스템(600)에서 생산된 플라즈마는, 낮은 전자 온도와 예컨대, 로우-k CN, CNO, Si 도핑된 CN, 및 Si 도핑된 CNO 막의 증착을 가능하게 하는 높은 플라즈마 밀도에 의해 특징지어진다. 플라즈마 처리 시스템(600)은, 예컨대, 일본, 아카사카의 Tokyo Electron Limited로부터의 TRIASTM SPA 처리 시스템일 수 있다. 플라즈마 처리 시스템(600)은, 기판(625)보다 큰 처리 챔버(650)의 상단부에 개구부(651)를 갖는 처리 챔버(650)를 포함한다. 석영 또는 질화 알루미늄 또는 산화 알루미늄으로 만들어진 원통형 유전체 상판(654)은 개구부(651)을 덮기 위해 제공된다.
가스 라인(672)은 상판(654) 밑의 처리 챔버(650)의 상단부의 측벽에 위치된다. 일 예에서, 가스 라인(672)의 수는 16 개일 수 있다(도 6에는 두 개의 가스 라인만이 도시되어 있다). 또는, 상이한 수의 가스 라인(672)이 사용될 수 있다. 가스 라인(672)은 처리 챔버(650)에 원주 방향으로 배치될 수 있으나, 이것은 본 발명을 위해 요구되지 않는다. 비금속 포함 처리 가스는, 가스 라인(672)으로부터 처리 챔버(650)에서 플라즈마 영역(659)에 고르고 균일하게 공급될 수 있다. 본 발명의 실시예에 따라서, 비금속 포함 처리 가스는 금속 원소를 포함하지 않는다. 비금속 포함 처리 가스는 탄소-질소 분자간 결합을 갖는 증착 가스를 포함하고, 알킬아민 가스, R―CN 가스, 또는 그것의 조합을 포함할 수 있다. 알킬아민 가스는, 트리메틸아민((N(CH3)3), 디메틸에틸아민(N(CH3)2(C2H5)), 디에틸메틸아민(N(C2H5)2CH3), 트리에틸아민(N(C2H5)3), 디메틸아민(NH(CH3)2), 디에틸아민(NH(C2H5)2), 메틸아민(NH2CH3), 에틸아민(NH2(C2H5)2), 또는 그것의 조합으로부터 선택될 수 있다. R―CN 가스는 HCN, CH3CN, NCCN, 및 X는 할로겐인 X―CN으로부터 선택될 수도 있다. X는 F, Cl, Br, 또는 I로부터 선택될 수 있다. 일부 실시예에서, 비금속 포함 처리 가스는 산소 포함 가스를 더 포함할 수 있다. 산소 포함 가스는, 예컨대, O2, CO, H2O, H2O2, NO, N2O, 및 NO2로부터 선택될 수 있다. 또 다른 실시예에서, 비금속 포함 처리 가스는 실리콘 포함 가스를 더 포함할 수 있다. 실리콘 포함 가스는, 예컨대, 실란(SiH4), 디실란(Si2H6), 및 X는 할로겐을 나타내고 a, b, c는 1 이상의 정수인 SiaHbXc 화합물로부터 선택될 수 있다. 예시적인 SiaHbXc 화합물은 SiH2Cl2와 SiHCl3를 포함한다. 또한, 비금속 포함 처리 가스는 아르곤(Ar) 또는 헬륨(He)을 포함할 수 있다.
플라즈마 처리 시스템(600)에서, 마이크로파 전력이 복수의 슬롯(660A)을 갖는 슬롯 안테나(660)를 통해 상판(654)을 통하여 처리 챔버(650)에 제공된다. 슬롯 안테나(660)는 처리될 기판(625)을 향하고, 슬롯 안테나(660)는 금속판, 예컨대 구리로부터 만들어질 수 있다. 슬롯 안테나(660)에 마이크로파 전력을 공급하기 위해, 도파관(663)이 상판(654) 상에 배치되고, 도파관(663)은, 예컨대 약 2.45 GHz의 주파수를 갖는 마이크로파를 발생시키기 위한 마이크로파 전력 공급 장치(661)에 연결된다. 도파관(663)은, 하단이 슬롯 안테나(660)에 연결된 동축 도파관(663A), 동축 도파관(663A)의 상부 표면 측에 연결된 동축 도파관(663B), 및 동축 도파관(663B)의 상부 표면 측에 연결된 동축 도파관 컨버터(663C)를 포함한다. 또한, 장방형 도파관(663D)은, 동축 도파관 컨버터(663C)와 마이크로파 전력 공급 장치(661)의 측면에 연결된다.
동축 도파관(663) 내부에, 전기 전도성 재료의 축 부(내부 도체)(662)가 동 축으로 제공되어, 축 부(662)의 일단은 슬롯 안테나(660)의 상부 표면의 중심(또는 거의 중심)부에 연결되고, 축 부(662)의 타단은 동축 도파관(663B)의 상부 표면에 연결되어, 그것에 의해 동축 구조가 형성된다. 마이크로파 전력은, 예컨대, 약 0.5 W/cm2와 약 4 W/cm2 사이일 수 있다. 또는, 마이크로파 전력은, 약 0.5 W/cm2와 약 3 W/cm2 사이일 수 있다. 마이크로파 조사(irradiation)는 약 300 MHz에서 약 10GHz, 예컨대 약 2.45 GHz의 마이크로파 주파수를 포함하고, 플라즈마는, 1, 1.5, 2, 2.5, 3, 3.5, 4, 4.5, 또는 5 eV, 또는 그것의 임의의 조합도 포함하는 5 eV 이하의 전자 온도를 포함할 수도 있다. 다른 예에서, 전자 온도는 5 eV 밑, 4.5 eV 밑, 4 eV 밑, 또는 심지어 3.5 eV 밑일 수 있다. 일부 예에서, 전자 온도는 3.0과 3.5 eV 사이, 3.5 eV와 4.0 eV 사이, 또는 4.0과 4.5 eV 사이일 수 있다. 플라즈마는, 약 1x1011/cm3 에서 약 1x1013/cm3, 또는 더 높은 밀도를 가질 수도 있다.
추가로, 처리 챔버(650)에서, 기판(625)(예컨대, 웨이퍼)을 지지하고 가열하기 위해, 기판 홀더(652)가 상판(654) 대향하여 제공된다. 기판 홀더(652)는 기판(625)을 가열하는 히터(657)를 포함하고, 히터(657)는 저항성 히터일 수 있다. 또는, 히터(657)는 램프 히터 또는 임의의 다른 종류의 히터일 수도 있다. 또한, 처리 챔버(650)는 처리 챔버(650)의 하부와 진공 펌프(655)에 연결된 배기 라인(653)을 포함한다.
플라즈마 처리 시스템(600)은 기판에 끌어당겨진 이온의 에너지를 제어하기 위해 기판(625)을 선택적으로 바이어스 하도록 구성된 기판 바이어스 시스템(656)을 더 포함한다. 기판 바이어스 시스템(656)은 기판 홀더(652)에 전력을 연결하도록 구성된 기판 전력 소스를 포함한다. 기판 전력 소스는 RF 발생기 및 임피던스 정합 회로를 포함한다. 기판 전력 소스는, 기판 홀더(652) 내의 전극을 에너자이즈(energize)함으로써 기판 홀더(652)에 전력을 연결하도록 구성된다. RF 바이어스를 위한 통상적인 주파수는 약 0.1 MHz 내지 약 100 MHz의 범위에 있을 수 있고, 13.56 MHz일 수 있다. 일부 예에서, RF 바이어스는 1 MHz 미만, 예컨대 0.8 MHz 미만, 0.6 MHz 미만, 0.4 MHz 미만, 또는 심지어 0.2 MHz 미만일 수 있다. 일 예에서, RF 바이어스는 약 0.4 MHz일 수 있다. 또한, RF 전력은 다중 주파수로 전극에 인가된다. 플라즈마 처리를 위한 RF 바이어스 시스템은 당업자에게 잘 알려져 있다. 다른 실시예에서, 기판 바이어스 시스템(656)은 DC 발생기를 포함할 수도 있다. 다른 예에서, 기판 홀더에 RF 바이어스가 인가되지 않고, 기판 홀더는 전기적으로 접지되거나 전기적으로 플로팅(floating)된다. 일부 실시예에 따라서, 기판 바이어스 시스템(656)은, -5 kV와 +5 kV 사이의 DC 전압 바이어스를 기판 홀더(552)에 공급할 수 있는 DC 발생기를 포함할 수도 있다.
기판 바이어스 시스템(656)은, 1 Hz보다 클 수 있는, 예컨대 2 Hz, 4 Hz, 6 Hz, 8 Hz, 10 Hz, 20 Hz, 30 Hz, 50 Hz, 또는 더 클 수 있는 펄스 주파수(pulsing frequency)를 갖는 RF 바이어스 전력의 펄스를 선택적으로 제공하도록 추가로 구성된다. 예시적인 RF 바이어스 전력은, 0 W와 100 W 사이, 100 W와 200 W 사이, 200 W와 300 W 사이, 300 W와 400 W 사이, 또는 400 W와 500 W 사이일 수 있다. 당업자가, 기판 바이어스 시스템(656)의 전력 레벨이, 처리되고 있는 기판의 크기에 관련된다는 것을 이해할 것이라는 것이 잘 알려져 있다. 예컨대, 300 mm Si 웨이퍼는, 처리하는 동안 200 mm 웨이퍼보다 더 큰 전력 소모를 요구한다.
도 6을 계속 참조하여, 컨트롤러(699)는, 마이크로프로세서, 메모리, 및 플라즈마 처리 시스템(610)의 입력뿐만 아니라 플라즈마 처리 시스템(600)으로부터의 모니터 출력을 통신하고 활성화하기에 충분한 제어 전압을 발생시킬 수 있는 디지털 I/O 포트를 포함한다. 또한, 컨트롤러(699)는, 처리 챔버(650), 진공 펌프(655), 히터(657), 및 마이크로파 전력 공급 장치(661)와 연결되어 있고, 정보를 교환한다. 메모리에 저장된 프로그램은, 저장된 처리 레시피에 따라서 플라즈마 처리 시스템(600)의 전술한 구성들을 제어하기 위해 이용된다. 컨트롤러(699)의 일 예는, UNIX 기반 워크스테이션이다. 또는, 컨트롤러(699)는 범용 컴퓨터, 디지털 신호 처리 시스템, 기타 등으로서 구현될 수 있다.
플라즈마 처리 시스템(600)에서 로우-k 유전체 막을 증착하는 단계는, 약 -25℃와 약 800℃ 사이, 예컨대 약 100℃, 약 200℃, 약 300℃, 또는 약 400℃의 기판 온도를 포함할 수 있다. 또는, 기판 온도는 약 400℃와 약 700℃ 사이일 수 있다. 일부 예에서, 온도 민감성 기판 상에 유전체 막을 증착할 때, 약 350℃ 및 그 밑의 기판 온도가 요구될 수도 있다. 이러한 경우에, 기판 온도는 약 -50℃와 약 350℃ 사이, 약 -50℃와 약 350℃ 사이, 또는 약 100℃와 350℃ 사이일 수 있다. 처리 챔버(650) 내의 압력은, 예컨대, 약 10 mTorr와 약 20 Torr 사이, 예컨대 약 100 mTorr와 약 10 Torr 사이, 또는 약 100 mTorr와 약 5 Torr 사이로 유지될 수 있다.
도 7은, 본 발명의 일 실시예에 따른, 기판 상에 유전체 막을 증착하기 위한 래디얼 라인 슬롯 안테나(RLSA) 플라즈마 소스를 포함하는 다른 플라즈마 처리 시스템의 개략도이다. 본 도면에 도시된 바와 같이, 플라즈마 처리 시스템(10)은 처리 챔버(20)(진공 챔버), 안테나 유닛(50)(RLSA), 및 기판 홀더(21)을 포함한다. 처리 챔버(20)의 내부는, 대략적으로, 플라즈마 가스 공급 유닛(30) 밑에 위치한 플라즈마 발생 영역(R1), 및 기판 홀더(21) 측의 플라즈마 확산 영역(R2)으로 구분된다. 플라즈마 발생 영역(R1)에서 발생된 플라즈마는 수 전자 볼트(eV)의 전자 온도를 가질 수 있다. 플라즈마가 막 형성 처리가 수행되는 플라즈마 확산 영역(R2)으로 확산될 때, 기판 홀더(21) 근처의 플라즈마의 전자 온도는 약 2 eV보다 낮은 값으로 떨어진다. 기판 홀더(21)는, 처리 챔버(20)의 하부의 중앙에 위치하고, 기판(W)을 실장하기 위한 실장 유닛으로서의 역할을 한다. 실장 테이블(21) 내에, 본 도면에 도시되지 않은, 기판 온도를 제어하기 위한, 절연 부재(21a), 냉각 자켓(21b), 및 온도 제어 유닛이 제공된다.
처리 챔버(20)의 상부는 개방형 단부를 가진다(opened-ended). 플라즈마 가스 공급 유닛(30)은 기판 홀더(21)의 반대편에 위치하고, 본 도면에 도시되지 않은, O-링과 같은 밀봉 부재에 의해 처리 챔버(20)의 상부에 부착된다. 유전체 창으로서 또한 기능할 수도 있는 플라즈마 가스 공급 유닛(30)은, 예컨대, 알루미늄 산화물 또는 석영과 같은 재료로 만들어지고, 가상 디스크 형상을 갖는 평면 표면은 기판 홀더(21)를 향한다. 복수의 가스 공급 구멍(31)은 플라즈마 가스 공급 유닛(30)의 평면 표면 상의 기판 홀더(21)의 반대편에 제공된다. 복수의 가스 공급 구멍(31)은 가스 흐름 채널(32)을 통하여 플라즈마 가스 공급 포트(33)와 연통한다. 플라즈마 가스 공급원(34)은 예컨대, 아르곤(Ar) 가스, 헬륨(He) 가스, 크립톤(Cr) 가스, 또는 다른 불활성 가스들과 같은 플라즈마 가스를 플라즈마 가스 공급 포트(33)에 제공한다. 플라즈마 가스는 그 다음에 복수의 가스 공급 구멍(31)을 통하여 플라즈마 발생 영역(R1)에 균일하게 공급된다.
플라즈마 처리 시스템(10)은, 플라즈마 확산 영역(R2)과 플라즈마 발생 영역(R1) 사이에, 처리 챔버(20)의 중심에 실질적으로 위치하는 처리 가스 공급 유닛(40)을 더 포함한다. 처리 가스 공급 유닛(40)은, 예컨대, 마그네슘(Mg) 또는 스테인리스 스틸을 포함하는 알루미늄 합금과 같은 전도성 재료로 만들어진다. 플라즈마 가스 공급 유닛(30)과 유사하게, 복수의 가스 공급 구멍(41)이 처리 가스 공급 유닛(40)의 평면 표면 상에 제공된다. 처리 가스 공급 유닛(40)의 평면 표면은 기판 홀더(21)의 반대편에 위치결정되고, 가상 디스크 형상을 갖는다.
처리 챔버(21)는 처리 챔버(20)의 하단부에 연결된 배기 라인(26), 배기 라인을 압력 컨트롤러 밸브(28) 및 진공 펌프(29)에 연결하는 진공 라인(27)을 더 포함한다. 압력 컨트롤러 밸브(28)는 처리 챔버(20) 내의 원하는 가스 압력을 달성하기 위해 사용될 수도 있다.
처리 가스 공급 유닛(40)의 평면도가 도 8에 도시되어 있다. 본 도면에 도시된 바와 같이, 샤워 플레이트라고도 불리는 격자 패턴 가스 흐름 채널(42)이 처리 가스 공급 유닛(40) 내에 형성된다. 격자 패턴 가스 흐름 채널(42)은 수직 방향으로 형성되는 복수의 가스 공급 구멍(41)의 상단과 연통한다. 복수의 가스 공급 구멍(41)의 하단은 실장 테이블(21)을 향하는 개구(openings)다. 이전의 경우와 유사하게, 복수의 가스 공급 구멍(41)은 격자 패턴 가스 흐름 채널(42)을 통해 처리 가스 공급 포트(43)와 연통한다.
또한, 복수의 개구(44)는, 복수의 개구(44)가 처리 가스 공급 유닛(40)을 수직 방향으로 통과하도록, 처리 가스 공급 유닛에 형성된다. 복수의 개구(44)는 플라즈마 가스, 예컨대, 아르곤(Ar) 가스, 헬륨(He) 가스, 또는 다른 불활성 가스를 실장 테이블(21) 측의 플라즈마 확산 영역(R2)으로 통과시킨다. 도 8에 도시된 바와 같이, 복수의 개구(44)가 인접한 가스 흐름 채널(42)들 사이에 형성된다.
처리 가스는, 예컨대, 3개의 분리된 처리 가스 공급원(45-47)으로부터 처리 가스 공급 포트(43)에 공급된다. 처리 가스 공급원(45-47)은 각각 실리콘 포함 가스(예컨대, SiH4), 탄소-질소 분자간 결합을 갖는 증착 가스(예컨대, NMe3), 및 산소 포함 가스(예컨대, O2)에 대응한다. 도 7을 계속 참조하여, 여기서 사용된 것처럼, 플라즈마 가스 및 처리 가스의 조합은 비금속 포함 처리 가스를 형성한다. 비금속 포함 처리 가스의 유량(flow rate)과 관련하여, 증착 가스 및 실리콘 포함 가스의 유량은 10 sccm 내지 200 sccm 이내의 범위로 설정될 수도 있다. 플라즈마 가스, 예컨대, Ar 가스의 유량은 100 sccm 내지 2000 sccm의 범위에 있다. 산소 포함 가스, 예컨대, O2의 유량은 10 sccm 내지 100 sccm의 범위 이내로 설정된다. 플라즈마 가스 및 처리 가스로서 사용될 수도 있는 가스의 보다 상세한 목록이, 도 6을 참고하여 위에서 설명되었다. 또한, 처리 챔버 압력 및 기판 온도를 포함하는, 사용될 수도 있는 처리 파라미터의 보다 상세한 설명이, 도 6을 참조하여 위에서 설명되었다.
1 이상의 증착 가스, 실리콘 포함, 및 산소 포함 가스는 격자 패턴 가스 흐름 채널(42)를 통하여 흐르고, 복수의 가스 공급 구멍(41)을 통하여 플라즈마 확산 영역(R2)에 균일하게 공급된다. 플라즈마 처리 시스템(10)은, 각각 플라즈마 가스, 증착 가스, 실리콘 포함 가스, 및 산소 포함 가스를 제어하기 위한 4개의 밸브(V1-V4) 및 4개의 유량 컨트롤러(MFC1-MFC4)를 더 포함한다.
외부의 마이크로파 발생기(55)는 미리 정해진 주파수, 예컨대, 2.45 GHz의 마이크로파를 동축 도파관(54)을 통하여 안테나 유닛(50)에 제공한다. 동축 도파관(54)은 내부 도체(54B) 및 외부 도체(54A)를 포함할 수도 있다. 마이크로파 발생기(55)로부터의 마이크로파는, 플라즈마 가스 공급 유닛(30)의 바로 밑의, 플라즈마 발생 영역(R1)에 전기장을 발생시켜, 결과적으로 처리 챔버(20) 내에 플라즈마 가스, 예컨대, 아르곤(Ar) 가스, 헬륨(He) 가스, 또는 다른 불활성 가스의 여기를 일으킨다.
도 9는 안테나 유닛(50)(RLSA)의 부분 단면도를 도시한다. 본 도면에 도시된 바와 같이, 안테나 유닛(50)은 평면 안테나 본체(51), 래디얼 라인 슬롯 플레이트(52), 및 마이크로파의 파장을 단축하기 위한 유전체 판(53)을 포함할 수도 있다. 평면 안테나 본체(51)는 개방형 단부의 하부 표면을 갖는 원 형상을 갖는다. 래디얼 라인 슬롯 플레이트(52)는 평면 안테나 본체(51)의 개방형 하부 표면을 닫기 위해 형성된다. 평면 안테나 본체(51) 및 래디얼 라인 슬롯 플레이트(52)는 편평 중공 원형 도파관(flat hollowed circular shape waveguide)을 갖는 전도성 재료로 만들어진다.
복수의 슬롯(56)이 원형 편파(circular polarized wave)를 발생시키기 위해래디얼 라인 슬롯 플레이트(52)에 제공된다. 복수의 슬롯(56)은, 그 사이에 약간의 틈을 갖는 실질적으로 T 모양의 형태로, 원주 방향을 따라 동심원 패턴 또는 나선형 패턴으로 배열된다. 슬롯(56a) 및 슬롯(56b)은 서로 수직이기 때문에, 두 직교 편광 성분을 포함하는 원형 편파는 래디얼 라인 슬롯 플레이트(52)로부터 평면파로서 방사된다.
유전체 판(53)은, 저손실 유전체 재료, 예컨대, 알루미늄 산화물(Al2O3) 또는 실리콘 질화물(Si3N4)로 만들어지고, 래디얼 라인 슬롯 플레이트(52)와 평면 안테나 본체(51) 사이에 위치한다. 도 6에 도시된 바와 같이, 래디얼 라인 슬롯 플레이트(52)는, 도 6에 도시되지 않은 밀봉 부재를 사용하여, 래디얼 라인 슬롯 플레이트(52)가 커버 플레이트(23)와 밀착되도록, 처리 챔버(20)에 실장된다. 커버 플레이트(23)는 플라즈마 가스 공급 유닛(30)의 상부 표면에 위치하고, 알루미늄 산화물(Al2O3)와 같은 마이크로파 투과형 유전체 재료로부터 형성된다.
도 7을 참조하여, 외부 고주파수 전력 공급원(22)은 정합 회로(25)를 통해 기판 홀더(21)에 전기적으로 연결된다. 외부 고주파수 전력 공급원(22)은, 기판(W)에 끌어 당겨진 이온의 에너지를 제어하기 위해, 소정의 주파수, 예컨대 13.56 MHz의 RF 바이어스 전력을 발생시킨다. 전력 공급원(22)은 1 Hz보다 클 수 있는, 예컨대 2 Hz, 4 Hz, 6 Hz, 8 Hz, 10 Hz, 20 Hz, 30 Hz, 50 Hz, 또는 더 클 수 있는 펄스 주파수(pulsing frequency)를 갖는 RF 바이어스 전력의 펄스를 선택적으로 제공하도록 추가로 구성된다. 예시적인 RF 바이어스 전력은, 0 W와 100 W 사이, 100 W와 200 W 사이, 200 W와 300 W 사이, 300 W와 400 W 사이, 또는 400 W와 500 W 사이일 수 있다. 당업자가, 전력 공급원(22)의 전력 레벨이 처리되고 있는 기판의 크기에 관련된다는 것을 이해할 것이라는 것이 잘 알려져 있다. 예컨대, 300 mm Si 웨이퍼는, 처리하는 동안 200 mm 웨이퍼보다 더 큰 전력 소모를 요구한다. 플라즈마 처리 시스템(10)은, 기판 홀더(21)에 -5 kV와 5 kV 사이의 DC 전압 바이어스를 선택적으로 공급할 수 있는 DC 전압 발생기(35)를 더 포함한다.
탄소-질소 포함 막을 형성하는 동안, 플라즈마 가스, 예컨대, Ar 가스는, 플라즈마 가스 공급 유닛(30)을 사용하여 처리 챔버(20)에 도입될 수도 있다. 한편, 증착 가스, 실리콘 포함 가스, 및 산소 포함 가스 및 운반 가스로서의 Ar은 처리 가스 공급 유닛(40)을 사용하여 처리 챔버(20)에 도입될 수도 있다. 도 7에 도시된 바와 같이, 증착 가스, 실리콘 포함 가스, 및 산소 포함 가스는 또한 플라즈마 가스 공급 유닛(30)을 사용하여 처리 챔버(20)에 도입될 수도 있다.
마이크로파 플라즈마 소스를 사용하여 반도체 장치에 관한 탄소-질소 포함 막을 형성하기 위한 복수의 실시예가 설명되었다. 본 발명의 실시예의 앞서 말한 설명은, 도시와 설명의 목적에서 제시되었다. 완전하거나 정확히 개시된 형태로 본 발명을 제한하는 것으로 의도되지 않았다. 이러한 설명 및 뒤따르는 청구범위는, 오직 설명적 목적을 위해 사용되고 제한하는 것으로 해석되지 않는 용어를 포함한다. 예컨대, 여기서(청구범위를 포함하여) 사용되는 용어 "상"은, 기판 "상"의 막이 직접적으로 기판 위에 있고 기판과 직접 접촉한다는 것을 요구하지 않는다. 즉, 두 번째 막 또는 다른 구조가 막과 기판 사이에 있을 수도 있다.
당업자는, 많은 수정과 변형이 위의 가르침에 비추어 가능하다는 것을 이해할 수 있다. 당업자는, 도면에 도시된 다양한 구성 요소에 관한 다양한 균등한 조합 및 대체물을 인식할 것이다. 따라서, 본 발명의 범위는 본 상세한 설명이 아닌, 오히려 여기에 첨부되는 청구범위에 의해 제한되는 것으로 의도되었다.

Claims (20)

  1. 반도체 장치를 형성하는 방법으로서,
    마이크로파 플라즈마 소스를 포함하는 처리 챔버 내에 기판을 제공하는 단계;
    탄소-질소 분자간 결합을 갖는 증착 가스를 포함하는 비금속 포함 처리 가스를 상기 처리 챔버에 도입하는 단계;
    상기 처리 가스로부터 플라즈마를 형성하는 단계; 및
    상기 기판 상에 탄소-질소 포함 막을 증착하기 위해 상기 기판을 상기 플라즈마에 노출하는 단계
    를 포함하는 반도체 장치를 형성하는 방법.
  2. 제1항에 있어서, 상기 탄소-질소 포함 막은 탄소-질소(CN) 막을 포함하는 것인 반도체 장치를 형성하는 방법.
  3. 제1항에 있어서, 상기 비금속 포함 처리 가스는 산소 포함 가스를 더 포함하고, 상기 탄소-질소 포함 막은 탄소-질소-산소(CNO) 막을 포함하는 것인 반도체 장치를 형성하는 방법.
  4. 제3항에 있어서, 상기 산소 포함 가스는 O2, CO, H2O, H2O2, NO, N2O, 또는 NO2, 또는 그것의 2 이상의 조합을 포함하는 것인 반도체 장치를 형성하는 방법.
  5. 제1항에 있어서, 상기 비금속 포함 처리 가스는 실리콘 포함 가스를 더 포함하고, 상기 탄소-질소 포함 막은 실리콘 도핑된 탄소-질소(Si 도핑된 CN) 막을 포함하는 것인 반도체 장치를 형성하는 방법
  6. 제5항에 있어서, 상기 실리콘 포함 가스는 실란(SiH4), 디실란(Si2H6), 및 X는 할로겐이고 a, b, c는 1 이상의 정수인 SiaHbXc 화합물들로부터 선택된 것인 반도체 장치를 형성하는 방법.
  7. 제1항에 있어서, 상기 비금속 포함 처리 가스는 실리콘 포함 가스 및 산소 포함 가스를 더 포함하고, 상기 탄소-질소 포함 막은 실리콘 도핑된 탄소-질소-산소(Si 도핑된 CNO) 막을 포함하는 것인 반도체 장치를 형성하는 방법.
  8. 제1항에 있어서, 상기 마이크로파 플라즈마 소스는 래디얼 라인 슬롯 안테나(RLSA)인 것인 반도체 장치를 형성하는 방법.
  9. 제1항에 있어서, 탄소-질소 분자간 결합을 갖는 상기 증착 가스는, 트리메틸아민, 디메틸에틸아민, 디에틸메틸아민, 트리에틸아민, 디메틸아민, 디에틸아민, 메틸아민, 에틸아민, 또는 그 조합으로부터 선택된 알킬아민을 포함하는 것인 반도체 장치를 형성하는 방법.
  10. 제1항에 있어서, 탄소-질소 분자간 결합을 갖는 상기 증착 가스는 HCN, CH3CN, NCCN, 또는 X―CN, 또는 그것의 2 이상의 조합을 포함하고, X는 할로겐인 것인 반도체 장치를 형성하는 방법.
  11. 제1항에 있어서, 상기 기판을 지지하는 기판 홀더에 무선 주파수(RF) 바이어스 전압을 가하는 단계를 더 포함하는 반도체 장치를 형성하는 방법.
  12. 제1항에 있어서, 상기 플라즈마의 전자 온도는 상기 증착 가스 내의 C―H 결합의 결합 에너지보다 작은 것인 반도체 장치를 형성하는 방법.
  13. 반도체 장치를 형성하는 방법으로서,
    래디얼 라인 슬롯 안테나(RLSA)를 포함하는 마이크로파 플라즈마 소스를 포함하는 처리 챔버 내에 기판을 제공하는 단계;
    알킬아민 가스 또는 R―CN 가스, 및 선택적으로 아르곤(Ar) 가스 또는 헬륨(He) 가스를 포함하고, R은 H, CH3, NC, 또는 할로겐인 것인 비금속 포함 처리 가스를 상기 처리 챔버에 도입하는 단계;
    상기 처리 가스로부터 플라즈마를 형성하는 단계; 및
    상기 기판 상에 탄소-질소 포함 막을 증착하기 위해 상기 기판을 상기 플라즈마에 노출하는 단계
    를 포함하는 반도체 장치를 형성하는 방법.
  14. 제13항에 있어서, 상기 알킬아민 가스는, 트리메틸아민, 디메틸에틸아민, 디에틸메틸아민, 트리에틸아민, 디메틸아민, 디에틸아민, 메틸아민, 에틸아민, 또는 그 조합으로부터 선택된 것인 반도체 장치를 형성하는 방법.
  15. 제13항에 있어서, 상기 탄소-질소 포함 막은 탄소-질소(CN) 막을 포함하는 것인 반도체 장치를 형성하는 방법.
  16. 제13항에 있어서, 상기 비금속 포함 처리 가스는 실란(SiH4), 디실란(Si2H6), 및 X는 할로겐이고 a, b, c는 1 이상의 정수인 SiaHbXc 화합물로부터 선택된 실리콘 포함 가스를 더 포함하고, 상기 탄소-질소 포함 막은 실리콘 도핑된 탄소-질소(Si 도핑된 CN) 막을 포함하는 것인 반도체 장치를 형성하는 방법.
  17. 반도체 장치를 형성하는 방법으로서,
    래디얼 라인 슬롯 안테나(RLSA)를 포함하는 마이크로파 플라즈마 소스를 포함하는 처리 챔버 내에 기판을 제공하는 단계;
    산소 포함 가스, 알킬아민 가스 또는 R―CN 가스, 및 선택적으로 아르곤(Ar) 가스 또는 헬륨(He) 가스를 포함하고 R은 H, CH3, NC, 또는 할로겐인 것인 비금속 포함 처리 가스를 상기 처리 챔버에 도입하는 단계;
    상기 처리 가스로부터 플라즈마를 형성하는 단계; 및
    상기 기판 상에 탄소-질소-산소(CNO) 막을 증착하기 위해 상기 기판을 상기 플라즈마에 노출하는 단계
    를 포함하는 반도체 장치를 형성하는 방법.
  18. 제17항에 있어서, 상기 알킬아민 가스는 트리메틸아민, 디메틸에틸아민, 디에틸메틸아민, 트리에틸아민, 디메틸아민, 디에틸아민, 메틸아민, 에틸아민, 또는 그 조합으로부터 선택된 것인 반도체 장치를 형성하는 방법.
  19. 제17항에 있어서, 상기 산소 포함 가스는 O2, CO, H2O, H2O2, NO, N2O, 또는 NO2, 또는 그것의 2 이상의 조합을 포함하는 것인 반도체 장치를 형성하는 방법.
  20. 제17항에 있어서, 상기 비금속 포함 처리 가스는 실란(SiH4), 디실란(Si2H6), 및 X는 할로겐이고 a, b, c는 1 이상의 정수인 SiaHbXc 화합물들로부터 선택된 실리콘 포함 가스를 더 포함하고, 상기 탄소-질소-산소 막은 실리콘 도핑된 탄소-질소-산소(Si 도핑된 CNO) 막을 포함하는 것인 반도체 장치를 형성하는 방법.
KR1020137014449A 2010-11-04 2011-10-28 마이크로파 플라즈마를 사용한 유전체 막의 증착 방법 KR20130135262A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US41015510P 2010-11-04 2010-11-04
US61/410,155 2010-11-04
US13/073,957 2011-03-28
US13/073,957 US8962454B2 (en) 2010-11-04 2011-03-28 Method of depositing dielectric films using microwave plasma
PCT/US2011/058283 WO2012061232A2 (en) 2010-11-04 2011-10-28 Method of depositing dielectric films using microwave plasma

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020187012370A Division KR101959183B1 (ko) 2010-11-04 2011-10-28 마이크로파 플라즈마를 사용한 유전체 막의 증착 방법

Publications (1)

Publication Number Publication Date
KR20130135262A true KR20130135262A (ko) 2013-12-10

Family

ID=46020025

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020137014449A KR20130135262A (ko) 2010-11-04 2011-10-28 마이크로파 플라즈마를 사용한 유전체 막의 증착 방법
KR1020187012370A KR101959183B1 (ko) 2010-11-04 2011-10-28 마이크로파 플라즈마를 사용한 유전체 막의 증착 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020187012370A KR101959183B1 (ko) 2010-11-04 2011-10-28 마이크로파 플라즈마를 사용한 유전체 막의 증착 방법

Country Status (5)

Country Link
US (1) US8962454B2 (ko)
JP (1) JP6025735B2 (ko)
KR (2) KR20130135262A (ko)
TW (1) TWI476294B (ko)
WO (1) WO2012061232A2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2883971B1 (fr) 2005-03-31 2007-11-16 C2 Diagnostics Sa Dispositif optique d'analyse sanguine, appareil d'analyse equipe d'un tel dispositif
WO2012092020A2 (en) * 2010-12-30 2012-07-05 Applied Materials, Inc. Thin film deposition using microwave plasma
JP2013026265A (ja) * 2011-07-15 2013-02-04 Sony Corp プラズマ処理方法、プラズマ処理装置、及び、半導体装置の製造方法
JP5951443B2 (ja) * 2011-12-09 2016-07-13 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
US9177787B2 (en) * 2013-03-15 2015-11-03 Applied Materials, Inc. NH3 containing plasma nitridation of a layer of a three dimensional structure on a substrate
KR102458923B1 (ko) 2016-02-01 2022-10-25 삼성전자주식회사 집적회로 소자 및 그 제조 방법
JP6777614B2 (ja) 2017-09-26 2020-10-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
US11075113B2 (en) 2018-06-29 2021-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Metal capping layer and methods thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003027238A (ja) * 2001-07-09 2003-01-29 Canon Inc 堆積膜形成方法
US7078336B2 (en) 2003-11-19 2006-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for fabricating a copper barrier layer with low dielectric constant and leakage current
US7163877B2 (en) * 2004-08-18 2007-01-16 Tokyo Electron Limited Method and system for modifying a gate dielectric stack containing a high-k layer using plasma processing
JP4149427B2 (ja) 2004-10-07 2008-09-10 東京エレクトロン株式会社 マイクロ波プラズマ処理装置
KR100978407B1 (ko) 2006-03-06 2010-08-26 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치
CN101385129B (zh) * 2006-07-28 2011-12-28 东京毅力科创株式会社 微波等离子体源和等离子体处理装置
WO2008056748A1 (en) 2006-11-09 2008-05-15 National University Corporation Tohoku University Interlayer insulating film, wiring structure, electronic device and method for manufacturing the interlayer insulating film, the wiring structure and the electronic device
US8197913B2 (en) 2007-07-25 2012-06-12 Tokyo Electron Limited Film forming method for a semiconductor
EP2105957A3 (en) 2008-03-26 2011-01-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and method for manufacturing semiconductor device
JP2010219112A (ja) * 2009-03-13 2010-09-30 Tokyo Electron Ltd アモルファスハイドロカーボンナイトライド（ａ−ＣＮ：Ｈｘ）膜の成膜方法、有機ＥＬデバイスおよびその製造方法

Also Published As

Publication number Publication date
JP6025735B2 (ja) 2016-11-16
TW201229288A (en) 2012-07-16
KR101959183B1 (ko) 2019-03-15
JP2013546182A (ja) 2013-12-26
WO2012061232A3 (en) 2012-06-28
US20120115334A1 (en) 2012-05-10
KR20180049229A (ko) 2018-05-10
WO2012061232A2 (en) 2012-05-10
TWI476294B (zh) 2015-03-11
US8962454B2 (en) 2015-02-24

Similar Documents

Publication Publication Date Title
TWI685017B (zh) 在針對半導體應用之整合群集系統中形成互連結構的方法
KR101959183B1 (ko) 마이크로파 플라즈마를 사용한 유전체 막의 증착 방법
TWI520216B (zh) 以氨與三氟化氮蝕刻氧化物
KR102419980B1 (ko) 금속 실리사이드 배선 나노와이어 구조를 형성하기 위한 방법들
WO1998033362A1 (fr) Dispositif a plasma
TW201515103A (zh) 用於穩定界面後蝕刻以盡量減少下一處理步驟前佇列時間問題的方法
JP5204229B2 (ja) 半導体等の成膜方法
WO2010095330A1 (ja) シリコン酸化膜の成膜方法および半導体装置の製造方法
US8609552B2 (en) Method for controlling dangling bonds in fluorocarbon films
US10580658B2 (en) Method for preferential oxidation of silicon in substrates containing silicon and germanium
JP5935227B2 (ja) 半導体装置の製造方法及び半導体装置
KR20210097044A (ko) 에칭 방법, 기판 처리 장치, 및 기판 처리 시스템
KR20220108111A (ko) 선택적 갭 충전을 위한 듀얼 플라즈마 사전-세정
US20130189838A1 (en) Semiconductor manufacturing apparatus and method of manufacturing semiconductor device
TWI505360B (zh) 用於氟碳化物膜之金屬碳化物阻障層的形成方法
CN109390274A (zh) 对被处理体进行处理的方法
WO2015151733A1 (ja) 成膜方法、半導体装置製造方法及び半導体装置
JP2004158793A (ja) 絶縁膜の形成方法及び絶縁膜の形成装置
TWI469199B (zh) 氟碳化物膜中之懸空鍵的控制方法
CN114188218A (zh) 蚀刻处理方法以及基板处理装置
TW202027225A (zh) 清潔膜堆疊中之氧化物層以消除下游處理期間之電弧放電之方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application
J301 Trial decision

Free format text: TRIAL NUMBER: 2018101001886; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20180430

Effective date: 20190628