TWI476294B - 利用微波電漿沉積介電膜之方法 - Google Patents

利用微波電漿沉積介電膜之方法 Download PDF

Info

Publication number
TWI476294B
TWI476294B TW100139385A TW100139385A TWI476294B TW I476294 B TWI476294 B TW I476294B TW 100139385 A TW100139385 A TW 100139385A TW 100139385 A TW100139385 A TW 100139385A TW I476294 B TWI476294 B TW I476294B
Authority
TW
Taiwan
Prior art keywords
gas
carbon
forming
nitrogen
plasma
Prior art date
Application number
TW100139385A
Other languages
English (en)
Other versions
TW201229288A (en
Inventor
Hiroyuki Takaba
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201229288A publication Critical patent/TW201229288A/zh
Application granted granted Critical
Publication of TWI476294B publication Critical patent/TWI476294B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Description

利用微波電漿沉積介電膜之方法 【相關申請案之交互參照】
本申請案係關於美國臨時申請案第61/410,155號(參考號碼RLSA-003Pro)並主張其優先權，該臨時申請案係申請於2010年11月4日，其整體內容乃藉由參考文獻方式合併於此。
概括而言，本發明係關於使用微波電漿源在基板上沉積介電膜。
現今的厚度與介電常數增減對於未來的銅(Cu)覆蓋/蝕刻中止技術而言仍係艱難的挑戰，並且在改善阻障特性的密度與隨著密度增加的介電常數之間進行取捨。艱難的挑戰包含了確認對低介電常數(low-k)層間介電質(ILD，interlayer dielectric)與Cu具有良好附著性、防止Cu向外擴散與H2 O2 /O2 向內擴散、具有電子遷移與漏電、以及與例如ILD蝕刻、光阻灰化等等之Cu互連處理具有相容性的材料。
預期現今低介電常數SiCN與SiCO覆蓋層的增減技術仍會延續下去；然而，由於預期現今的SiN/SiCN/SiCO材料以這些尺寸會失效，所以必須研究具有<4.0之介電常數之單層(monolayer)厚覆蓋層的可行性。另一個高影響潛力的研究挑戰為藉由設置選擇性沉積的金屬覆蓋層(例如鈷金屬)或自形成(self forming)的CuSiN阻障件而排除介電覆蓋層/蝕刻中止層。又，作為頂側覆蓋層之自組裝單層(SAMs，self assembled monolayers)的初始研究已證明可減少表面氧化物、以及減少面內(in-plane)Cu傳遞與漏電。然而，以胺基苯基端接(amino-phenyl terminated)SAMs的最佳結果僅表現出SiN覆蓋層之漏電性能的50%。
此外，為了保證潛在的解決原因，需要更多的研究以對付數個與作為頂側Cu覆蓋層之SAMs相關的挑戰，其包含：低介電常數ILD沉積相容性(熱安定性、電漿損害等等)；Cu/低介電常數ILD與頂側低介電常數ILD附著性；對於Cu與O2 /H2 O擴散的擴散阻障性能；以及與互連處理(溼式/乾式蝕刻、CMP等等)的相容性。其他需要額外研究以對付這些材料挑戰的候補覆蓋層材料包含但不限於：a-C：H、CNx 、以及BCNx ，其係表現出低介電常數(k<3.9)、與互連處理的某種相容性、以及阻止Cu擴散的能力。
本發明之實施例係說明一種使用微波電漿源形成介電膜的方法，此微波電漿源例如包含徑向線槽孔天線(RLSA，radial line slot antenna)。此介電膜可包含低介電常數介電膜，其例如包含CN、CNO、摻雜Si之CN膜、以及摻雜Si之CNO膜。
依照一實施例，提供一種形成半導體裝置的方法。此方法包含下列步驟：將基板提供至包含微波電漿源的處理腔室內；將包含沉積氣體的含非金屬製程氣體導入此處理腔室內，此沉積氣體具有碳-氮分子間鍵結(例如C-N、C=N、或C≡N)；從此製程氣體形成電漿；以及將此基板曝露至電漿，以在此基板上沉積含碳-氮膜。在某些實施例中，此具有碳-氮分子間鍵結的沉積氣體可包含烷基胺(alkylamine)氣體或R-CN氣體，其中R可例如為H、NC、或鹵素。
在一實施例中，此含碳-氮膜可包含碳-氮(CN)膜。
在另一實施例中，此含非金屬製程氣體可更包含含氧氣體，以及此含碳-氮膜可包含碳-氮-氧(CNO)膜。
在又另一實施例中，此含非金屬製程氣體可更包含含矽氣體，以及此含碳-氮膜可包含摻雜矽之碳-氮(摻雜Si之CN)膜。
在又另一實施例中，此含非金屬製程氣體可更包含含矽氣體與含氧氣體，以及此含碳-氮膜可包含摻雜矽之碳-氮-氧(摻雜Si之CNO)膜。
在各種實施例中說明使用微波電漿源在基板上沉積包含低介電常數介電膜之介電膜的方法。此低介電常數介電膜具有低於SiO2 (k～3.9)的介電常數，低於3.5、低於3、低於2.5、或甚至低於2。熟習相關技藝者將認知到各種實施例可在不具有其中一或多個具體細節的情況下、或在具有其他替代及/或額外方法、材料、或成分的情況下被加以實施。在其他情況下，不再詳細顯示或說明為人所熟知的結構、材料、或操作，以避免對本發明之各種實施例產生混淆。同樣地，為了解釋之目的而提出具體的數量、材料、以及構造，以提供本發明之完整瞭解。再者，吾人可瞭解圖式所顯示之各種實施例為說明性的圖畫，而不一定要按照比例來繪製。
參照整篇說明書，「一實施例」係意指關於該實施例所述之一特定特徵、結構、材料、或特性係包含在本發明之至少一實施例中，但並不表示其存在於每一實施例中。因此，在整篇說明書之各處中的「在一實施例中」並不一定係指本發明的同一實施例。
在半導體製造中存在有用以形成低介電常數層間介電質、低介電常數阻障層、作為位於半導體電路上之密封件的低介電常數鈍化層、低介電常數蝕刻中止層、以及其他層之新方法的一般需求。本發明之實施例提供使用微波電漿沉積介電膜的方法，此微波電漿的特徵為：低電子溫度與高電漿密度，並且能夠進行具有先進半導體裝置所需之例如低介電常數之材料特性的CN、CNO、摻雜Si之CN、以及摻雜Si之CNO膜的沉積。
依照本發明之實施例，微波電漿源的使用，例如圖6-9所概略顯示之徑向線槽孔天線電漿處理系統，係允許使用者選擇電漿中之低電子溫度，例如5電子伏特(eV)以下、4.5 eV以下、4 eV以下、或甚至3.5 eV以下。在某些範例中，電子溫度可介於3.0與3.5 eV之間、介於3.5 eV與4.0 eV之間、或介於4.0與4.5 eV之間。吾人可鑒於在製程氣體中將斷裂的期望分子鍵而選擇電子溫度，從而控制微波電漿中的氣體解離並且控制用以在基板上進行反應而形成介電膜之氣體物種的形成。依照本發明之實施例，微波電漿條件可用以控制材料特性，此材料特性包含了所沉積之介電膜的膜組成、膜密度、以及介電常數(k)。使用習知電漿源係無法進行此種作為目標之鍵結的解離，習知電漿源係產生高電子溫度分佈(例如大於10 eV)並且傾向使電漿中之氣體分子解離成各種分子片段(molecular fragments)而無法或些微地控制所形成的氣體物種，因此限制了在低介電常數膜之材料特性上的控制。
表I顯示C、N、以及H間之單鍵的典型鍵能係以下列順序增加：3.17 eV(C-N)<3.61 eV(C-C)<4.30 eV(C-H)<4.49 eV(H-H)。又，C與N間之雙鍵的典型鍵能係以下列順序增加：6.39 eV(C=C)<6.40 eV(C=N)。又，C與N間之三鍵的典型鍵能係以下列順序增加：8.73 eV(C≡C)<9.27 eV(C≡N)<9.79 eV(N≡N)。
許多可用於沉積介電膜的製程氣體係含有表I所示之其中數種化學鍵。本發明之實施例允許使用者選擇電漿中的電子溫度，此係以低能量之化學鍵作為目標，並且在電漿處理環境中使其斷裂，而不使其他較高能量之化學鍵斷裂。此係藉由使用微波電漿源而加以實現，此微波電漿源係產生低電子溫度電漿(例如具有5 eV以下之電子溫度)。相較之下，習知射頻(RF，radio frequency)電漿源係產生具有較高電子溫度的電漿，例如大於10 eV。此種習知RF電漿係使表I所列之所有或大部分化學鍵解離，因此對於所形成之膜的材料特性的控制不佳。例如，許多可用於沉積介電膜的製程氣體含有C-H鍵，而電漿中之C-H鍵的斷裂可能會在所沉積之介電膜中導致不期望的高H-含量。
依照本發明之一實施例，鑒於表I，吾人可選擇具有低於製程氣體中之C-H鍵(4.30eV)之電子溫度的微波電漿，以防止或減少電漿中之C-H鍵的斷裂，並因此降低所沉積之介電膜的H-含量。在一範例中，可將三甲胺氣體(N(CH3 )3 )用於製程氣體中，並且選擇4.3eV以下(例如4eV以下)的電子溫度而期望使N(CH3 )3 分子中的一或多個C-N鍵斷裂，而不使CH3 化學基團中的C-H鍵斷裂。此造成具有期望低H-含量之介電膜的沉積。在另一範例中，可將R-C≡N分子用於製程氣體中，並且可選擇具有低於C≡N鍵(9.27eV)但等於或大於R-C鍵例如3.61eV的C-C鍵能)之電子溫度的微波電漿，以使R-C鍵斷裂而不使C≡N鍵斷裂。接著，所形成的C≡N氣體物種可對例如CN、CNO、摻雜Si之CN、以及摻雜Si之CNO的各種介電膜提供C≡N建構區塊(building block)。在此，R係代表例如H、NC、或鹵素。
依照本發明之一實施例，圖1為用以形成含碳-氮膜的流程圖100。流程圖100包含了在102中，將基板提供至包含微波電漿源之電漿處理系統的處理腔室內。此微波電漿源可例如包含圖6-9所概略顯示的徑向線槽孔天線(RLSA)。舉例來說，此基板可為例如矽基板、矽鍺基板、鍺基板的半導體基板、玻璃基板、LCD基板、或例如GaAs的化合物半導體基板。此基板可具有任何尺寸，例如200mm晶圓、300mm晶圓、或甚至更大的晶圓或基板。
在104中，將包含具有碳-氮分子間鍵結之沉積氣體的含非金屬製程氣體導入到此處理腔室內。可例如將此處理腔室內的氣體壓力維持在約10mTorr與約20Torr之間，例如在約100mTorr與約10Torr之間，或在約100mTorr與約5Torr之間。又，可將此基板維持在介於約-50℃與約800℃之間的基板溫度，例如約25℃、約100℃、約200℃、約300℃、或約400℃。或者，基板溫度可介於約400℃與約700℃之間。在某些範例中，當在溫度敏感性基板上沉積介電膜時可能會需要約350℃以下的基板溫度。在 這些情況下，基板溫度可介於約-50℃與約350℃之間、或介於約100℃與約350℃之間。
依照本發明之實施例，含非金屬製程氣體以及所沉積之含碳-氮膜不含有金屬元素。具有碳-氮分子間鍵結的沉積氣體可包含烷基胺氣體或R-CN氣體。烷基胺氣體可選自於三甲胺(N(CH3 )3 )、二甲基乙胺(N(CH3 )2 (C2 H5 ))、二乙基甲胺(N(C2 H5 )2 CH3 )、三乙胺(N(C2 H5 )3 )、二甲胺(NH(CH3 )2 )、二乙胺(NH(C2 H5 )2 )、甲胺(NH2 CH3 )、乙胺(NH2 C2 H5 )、或其組合。R-CN氣體可選自於HCN、CH3 CN、NCCN、以及X-CN，其中X為鹵素。X可選自於F、Cl、Br、或I。在某些實施例中，含非金屬製程氣體可更包含含氧氣體。含氧氣體可例如選自於O2 、CO、H2 O、H2 O2 、NO、N2 O、以及NO2 。在其他實施例中，含非金屬製程氣體可更包含含矽氣體。含矽氣體可例如選自於矽烷(SiH4 )、二矽烷(Si2 H6 )、以及Sia Hb Xc 化合物，其中X代表鹵素，而a、b、c為大於或等於1的整數。示範之Sia Hb Xc 化合物包含SiH2 Cl2 以及SiHCl3 。再者，含非金屬製程氣體可含有氬(Ar)或氦(He)。
在106中，於此處理腔室內藉由微波電漿源來激發製程氣體而形成電漿。此電漿的特徵可為低電子溫度與高電漿密度，其能夠進行低介電常數膜的沉積。高電漿密度可包含大約或超過1×1011 /cm3 、例如介於約1×1011 /cm3 到約1×1013 /cm3 之間、或更高的離子密度。
在108中，將基板曝露至電漿，以在基板上沉積含碳-氮膜。依照本發明之一實施例，含碳-氮膜可包含具有碳與氮以作為主成分的碳-氮(CN)膜；以及含非金屬製程氣體可包含烷基胺氣體及/或R-CN氣體、或其組合、以及非必要的Ar或He，或者可由其所組成。依照本發明之另一實施例，含碳-氮膜可包含具有碳、以及氮以作為主成分的碳-氮-氧(CNO)膜；以及含非金屬製程氣體可包含含氧氣體、烷基胺氣體及/或R-CN氣體、以及非必要的Ar或He，或者可由其所組成。依照本發明之又另一實施例，含碳-氮膜可包含具有碳、氮、以及氧以作為主成分及0.1-10原子百分 比的Si之摻雜矽的碳-氮(摻雜Si的CN)膜；以及含非金屬製程氣體可包含含矽氣體、烷基胺氣體及/或R-CN氣體、以及非必要的Ar或He，或者可由其所組成。依照本發明之又另一實施例，含碳-氮膜可包含具有碳、氮、以及氧以作為主成分及0.1-10原子百分比的Si之摻雜矽的碳-氮-氧(摻雜Si的CNO)膜；以及含非金屬製程氣體可包含含矽氣體、含氧氣體、烷基胺氣體及/或R-CN氣體、以及非必要的Ar或He，或者可由其所組成。然而，CN、CNO、摻雜Si之CN、以及摻雜Si之CNO膜可更包含小量的雜質，例如氫(H)或鹵素。吾人可預期到Si摻雜會增加膜的熱安定性。依照本發明之某實施例，CN、CNO、摻雜Si之CN、以及摻雜Si之CNO膜的厚度可介於約10奈米(nm)與約200nm之間，或介於約20nm與約100nm之間。
依照本發明之一實施例，圖2為用以形成碳-氮(CN)膜的流程圖200。流程圖200係類似於圖1中的流程圖100，並且包含了在202中，將基板提供至包含微波電漿源的處理腔室內，此微波電漿源包含徑向線槽孔天線(RLSA)。在204中，將包含烷基胺氣體或R-CN氣體以及非必要之Ar氣體或He氣體的含非金屬製程氣體導入到此處理腔室內。在206中，於此處理腔室內藉由微波電漿源來激發製程氣體而形成電漿。在208中，將基板曝露至電漿，以在基板上沉積碳-氮(CN)膜。在某些實施例中，此CN膜可具有小於2的介電常數，例如約1.9。
依照本發明之一實施例，圖3為用以形成碳-氮-氧(CNO)膜的流程圖300。流程圖300係類似於圖1中的流程圖100，並且包含了在302中，將基板提供至包含微波電漿源的處理腔室內，此微波電漿源包含徑向線槽孔天線(RLSA)。在304中，將包含含氧氣體、烷基胺氣體或R-CN氣體、以及非必要之Ar氣體或He氣體的含非金屬製程氣體導入到此處理腔室內。在306中，於此處理腔室內藉由微波電漿源來激發製程氣體而形成電漿。在308中，將基板曝露至電漿，以在基板上沉積碳-氮-氧(CNO)膜。
依照本發明之一實施例，圖4為用以形成摻雜矽之碳-氮(摻雜 Si之CN)膜的流程圖400。流程圖400係類似於圖1中的流程圖100，並且包含了在402中，將基板提供至包含微波電漿源的處理腔室內，此微波電漿源包含徑向線槽孔天線(RLSA)。在404中，將包含含矽氣體、烷基胺氣體或R-CN氣體、以及非必要之Ar氣體或He氣體的含非金屬製程氣體導入到此處理腔室內。在406中，於此處理腔室內藉由微波電漿源來激發製程氣體而形成電漿。在408中，將基板曝露至電漿，以在基板上沉積摻雜矽之碳-氮(摻雜Si之CN)膜。
依照本發明之一實施例，圖5為用以形成摻雜矽之碳-氮-氧(摻雜Si之CNO)膜的流程圖500。流程圖500係類似於圖1中的流程圖100，並且包含了在502中，將基板提供至包含微波電漿源的處理腔室內，此微波電漿源包含徑向線槽孔天線(RLSA)。在504中，將包含含氧氣體、含矽氣體、烷基胺氣體或R-CN氣體、以及非必要之Ar氣體或He氣體的含非金屬製程氣體導入到此處理腔室內。在506中，於此處理腔室內藉由微波電漿源來激發製程氣體而形成電漿。在508中，將基板曝露至電漿，以在基板上沉積摻雜矽之碳-氮-氧(摻雜Si之CNO)膜。
依照本發明之一實施例，圖6為包含用以在基板上沉積介電膜之RLSA電漿源的電漿處理系統之示意圖。在電漿處理系統600內所產生之電漿的特徵為低電子溫度與高電漿密度，其能夠進行例如低介電常數之CN、CNO、摻雜Si之CN、以及摻雜Si之CNO膜的沉積。電漿處理系統600可例如為出自Tokyo Electron Limited,Akasaka,Japan的TRIASTM SPA處理系統。電漿處理系統600包含處理腔室650，此處理腔室650在其上部具有比基板625更大的開口部651。設置由石英或氮化鋁或氧化鋁所製造的圓柱形介電頂板654，以覆蓋開口部651。
氣體線路672係設置在位於頂板654下方之處理腔室650之上部的側壁中。在一範例中，氣體線路672的數量可為16條(在圖6中僅顯示其中兩條)。或者，可使用不同數量的氣體線路672。氣體線路672可周向地排列在處理腔室650中，但此並非本發明所 需。含非金屬製程氣體可從氣體線路672均勻且均一地供應到位於處理腔室650內的電漿區域659中。依照本發明之實施例，含非金屬製程氣體不含有金屬元素。含非金屬製程氣體包含具有碳-氮分子間鍵結的沉積氣體，並且可包含烷基胺氣體、R-CN氣體、或其組合。烷基胺氣體可選自於三甲胺(N(CH3 )3 )、二甲基乙胺(N(CH3 )2 (C2 H5 ))、二乙基甲胺(N(C2 H5 )2 CH3 )、三乙胺(N(C2 H5 )3 )、二甲胺(NH(CH3 )2 )、二乙胺(NH(C2 H5 )2 )、甲胺(NH2 CH3 )、乙胺(NH2 C2 H5 )、或其組合。R-CN氣體可選自於HCN、CH3 CN、NCCN、以及X-CN，其中X為鹵素。X可選自於F、Cl、Br、或I。在某些實施例中，含非金屬製程氣體可更包含含氧氣體。含氧氣體可例如選自於O2 、CO、H2 O、H2 O2 、NO、N2 O、以及NO2 。在其他實施例中，含非金屬製程氣體可更包含含矽氣體。含矽氣體可例如選自於矽烷(SiH4 )、二矽烷(Si2 H6 )、以及Sia Hb Xc 化合物，其中X代表鹵素，而a、b、c為大於或等於1的整數。示範之Sia Hb Xc 化合物包含SiH2 Cl2 以及SiHCl3 。再者，含非金屬製程氣體可含有氬(Ar)或氦(He)。
在電漿處理系統600中，經由具有複數槽孔660A的槽孔天線660，使微波功率穿過頂板654而提供至處理腔室650。槽孔天線660係面向待處理之基板625，以及槽孔天線660可由例如銅之金屬板加以製造。為了將微波功率供應至槽孔天線660，將波導器663配置在頂板654上，在此處，波導器663係連接至以例如約2.45GHz之頻率來產生微波的微波電源661。波導器663包含具有與槽孔天線660連接之下端的同軸波導器663A、與圓形波導器663A之上表面側連接的同軸波導器663B、以及與同軸波導器663B之上表面側連接的同軸波導轉換器663C。再者，矩形波導器663D係連接至同軸波導轉換器663C的側表面以及微波電源661。
在同軸波導器663B之內部，同軸地設置由導電性材料所製造之軸向部(內導體)662，俾使軸向部662的一端連接至槽孔天線660之上表面的中心(或近中心)部，並且使軸向部662的另一端連接至同軸波導器663B的上表面，從而形成同軸結構。微波功率可例如 介於約0.5W/cm2 與約4W/cm2 之間。或者，微波功率可介於約0.5W/cm2 與約3W/cm2 之間。此微波輻射可包含約300MHz到約10GHz的微波頻率，例如約2.45GHz，以及此電漿可包含小於或等於5eV的電子溫度，包含1、1.5、2、2.5、3、3.5、4、4.5或5eV、或其任何組合。在其他範例中，電子溫度可為5eV以下、4.5eV以下、4eV以下、或甚至3.5eV以下。在某些範例中，電子溫度可介於3.0與3.5eV之間、介於3.5eV與4.0eV之間、或介於4.0與4.5eV之間。此電漿可具有約1×1011 /cm3 到約1×1013 /cm3 、或更高的密度。
此外，在處理腔室650中，基板夾具652係設置在頂板654的對面並用以支撐與加熱基板625(例如晶圓)。基板夾具652包含用以加熱基板625的加熱器657，在此加熱器657可為電阻加熱器。或者，加熱器657可為燈加熱器或任何其他類型的加熱器。再者，處理腔室650包含與處理腔室650之底部以及真空幫浦655連接的排放線路653。
電漿處理系統600更包含基板偏壓系統656，其用以非必要地對基板625施加偏壓而控制被吸引至基板之離子的能量。基板偏壓系統656包含用以將電力耦合至基板夾具652的基板電源。此基板電源包含RF產生器以及阻抗匹配網路。此基板電源係藉由對基板夾具652中的電極供給能量而將電力耦合至基板夾具652。用於RF偏壓的典型頻率可從約0.1MHz分佈至約100MHz，並且可為13.56MHz。在某些範例中，RF偏壓可小於1MHz，例如小於0.8MHz、小於0.6MHz、小於0.4MHz、或甚至小於0.2MHz。在一範例中，RF偏壓可為約0.4MHz。或者，以多功率將RF功率施加至此電極。用於電漿處理之RF偏壓系統係熟習本項技藝者所熟知。在其他實施例中，基板偏壓系統656可包含DC產生器。在其他範例中，不將RF偏壓施加至基板夾具，以及基板夾具係電性接地或電性浮動。依照某些實施例，基板偏壓系統656可包含DC產生器，其能夠將介於-5kV與+5kV之間的DC電壓偏壓供應至基板夾具652。
基板偏壓系統656進一步用以非必要地提供RF偏壓功率的脈衝，此脈衝頻率可大於1Hz，例如2Hz、4Hz、6Hz、8Hz、10Hz、20Hz、30Hz、50Hz、或更大。示範的RF偏壓功率可介於0W與100W之間、介於100W與200W之間、介於200W與300W之間、介於300W與400W之間、或介於400W與500W之間。吾人可注意到熟習本項技藝者可明白基板偏壓系統656的功率等級係與所處理之基板的尺寸相關。舉例而言，在處理期間，300mm的Si晶圓係需要比200mm晶圓更大的功率消耗。
依舊參考圖6，控制器699包含微處理器、記憶體、以及數位I/O埠，其能夠產生足以傳遞與啟動電漿處理系統600之輸入並且監視來自電漿處理系統600之輸出的控制電壓。此外，控制器699係耦合至處理腔室650、真空幫浦655、加熱器657、以及微波電源661，並與其交換資訊。儲存在此記憶體中的程式係用以依照所儲存之製程配方而控制電漿處理系統600的上述構件。控制器699的一範例為以UNIX為基礎的工作站。或者，控制器699可如同通用電腦、數位信號處理系統等等般地被加以實施。
在電漿處理系統600內沉積低介電常數介電膜可包含介於約-25℃與約800℃之間的基板溫度，例如約100℃、約200℃、約300℃、或約400℃。或者，基板溫度可介於約400℃與約700℃之間。在某些範例中，當在溫度敏感性基板上沉積介電膜時可能會需要約350℃以下的基板溫度。在這些情況下，基板溫度可介於約-50℃與約350℃之間、或介於約100℃與約350℃之間。可例如將處理腔室650內的壓力維持在約10mTorr與約20Torr之間，例如約100mTorr與約10Torr之間、或約100mTorr與約5Torr之間。
依照本發明之一實施例，圖7為包含用以在基板上沉積介電膜之徑向線槽孔天線(RLSA)電漿源的另一電漿處理系統之示意圖。如圖式所示，電漿處理系統10包含處理腔室20(真空腔室)、天線單元50(RLSA)、以及基板夾具21。處理腔室20的內部大致上劃分成電漿產生區域R1、以及電漿擴散區域R2，此電漿產生區域R1係位於電漿氣體供應單元30的下方，而此電漿擴散區域R2 係位在基板夾具21側。在電漿產生區域R1中所產生的電漿可具有數個電子伏特(eV)的電子溫度。當電漿擴散到電漿擴散區域R2(於此處執行膜形成製程)內時，靠近基板夾具21之電漿的電子溫度係下降至低於約2eV的數值。基板夾具21係中心地設置在處理腔室20的底部上，並且作為用以安裝基板W的安裝單元。在基板夾具21內，設置有絕緣部件21a、冷卻套管21b、以及用以控制基板溫度的溫度控制單元，此溫度控制單元並未顯示於圖式中。
處理腔室20的頂部為開放端(opened-ended)。電漿氣體供應單元30係放置在基板夾具21的對面，並且經由例如O形環的密封部件(其並未顯示於圖式中)而接附於處理腔室20的頂部。亦可作為介電窗的電漿氣體供應單元30係由例如氧化鋁或石英的材料所製造，以及其具有實質盤形的平表面係面向基板夾具21。複數氣體供應孔31係設置在基板夾具21的對面並且在電漿氣體供應單元30的平表面上。複數氣體供應孔31係經由氣體流道32而與電漿氣體供應口33連通。電漿氣體供應源34將例如氬(Ar)氣體、氦(He)氣體、氪(Kr)氣體、或其他惰性氣體的電漿氣體提供到電漿氣體供應口33內。之後經由複數氣體供應孔31將電漿氣體均一地供應到電漿產生區域R1內。
電漿處理系統10更包含製程氣體供應單元40，其實質上係位在處理腔室20的中心並且介於電漿產生區域R1與電漿擴散區域R2之間。製程氣體供應單元40係由例如包含鎂(Mg)之鋁合金或不銹鋼的導電材料所製造。類似於電漿氣體供應單元30，複數氣體供應孔41係設置在製程氣體供應單元40的平表面上。製程氣體供應單元40的平表面係於配置在基板夾具21的對面並且具有實質盤形。
處理腔室20更包含排放線路26、真空線路27，此排放線路26係連接至處理腔室20的底部，而此真空線路27係將此排放線路連接至壓力控制閥28與真空幫浦29。壓力控制閥28可用以在處理腔室20內實現期望氣體壓力。
在圖8中顯示製程氣體供應單元40的平面圖。如圖式所示，亦稱為噴淋板的格子狀氣體流道42係形成在製程氣體供應單元40內。格子狀氣體流道42係與複數氣體供應孔41的上端連通，此等氣體供應孔係形成於直立方向。複數氣體供應孔41的下端係面向基板夾具21的開口。類似於先前情況，複數氣體供應孔41係經由格子圖案氣體流道42而與製程氣體供應口43連通。
又，複數開口44係形成在製程氣體供應單元40上，以使複數開口44在直立方向上通過製程氣體供應單元40。複數開口44使例如氬(Ar)氣體、氦(He)氣體、或其他惰性氣體的電漿氣體通過進入到位在基板夾具21側的電漿擴散區域R2內。如圖8所示，複數開口44係形成在鄰接的氣體流道42之間。
例如從三個獨立的製程氣體供應源45-47將製程氣體供應至製程氣體供應口43。製程氣體供應源45-47係分別對應至含矽氣體(例如SiH4 )、具有碳-氮分子間鍵結之沉積氣體(例如NMe3 )、以及含氧氣體(例如O2 )。依然參考圖7，如在此所使用，電漿氣體與製程氣體結合形成含非金屬製程氣體。至於含非金屬製程氣體的流率，沉積氣體與含矽氣體的流率可設定成在10sccm到200sccm內的範圍。例如Ar氣體之電漿氣體的流率係從100sccm分佈到2000sccm。例如O2 之含氧氣體的流率係設定在10sccm到100sccm的範圍內。可使用作為電漿氣體及製程氣體之氣體的更詳細列表在以上已參考圖6而進行描述。又，包含處理腔室壓力及基板溫度之可用製程參數的更詳細說明在以上已參考圖6而進行描述。
沉積氣體、含矽氣體、以及含氧氣體的其中一或多者流過格子狀氣體流道42，並且經由複數氣體供應孔41均一地供應到電漿擴散區域R2內。電漿處理系統10更包含四個閥(V1-V4)與四個流率控制器(MFC1-MFC4)，以分別控制電漿氣體、沉積氣體、含矽氣體、以及含氧氣體的供應。
外部微波產生器55係經由同軸波導器54將預定頻率(例如2.45GHz)的微波提供至天線單元50。同軸波導器54可包含內導 體54B以及外導體54A。來自微波產生器55的微波在電漿產生區域R1內之電漿氣體供應單元30正下方產生電場，此電場接著在處理腔室20內造成例如氬(Ar)氣體、氦(He)氣體、或其他惰性氣體之電漿氣體的激發。
圖9顯示天線單元50(RLSA)的部分橫剖面圖。如圖式所示，天線單元50可包含平面天線主體51、徑向線槽孔板52、以及使微波之波長變短的介電板53。平面天線主體51具有圓的形狀，其具有開放端底表面。徑向線槽孔板52係被形成以緊鄰著平面天線主體51的開放端底表面。平面天線主體51與徑向線槽孔板52係由導電性材料所製造並且構成平面中空圓形波導器。
複數槽孔56係設置在徑向線槽孔板52上以產生圓形極化波。複數槽孔56係排列成於其間具有微小間隙的實質T形、並且順著圓周方向排列成同心圓圖案或螺旋圖案。由於槽孔56a與56b係互相垂直，所以包含兩個正交極化分量的圓形極化波係如同平面波般地從徑向線槽孔板52散發。
介電板53係由例如氧化鋁(Al2 O3 )或氮化矽(Si3 N4 )的低損耗介電材料所製造，此介電板53係位在徑向線槽孔板52與平面天線主體51之間。如圖7所示，徑向線槽孔板52係使用密封部件(其並未顯示於圖7中)而安裝在處理腔室20上，以使徑向線槽孔板52與蓋板23緊鄰接觸。蓋板23係位在電漿氣體供應單元30的上表面上，並且由例如氧化鋁(Al2 O3 )的微波穿透介電材料所形成。
參考圖7，外部高頻電源22係經由匹配網路25而電性連接至基板夾具21。外部高頻電源22產生預定頻率(例如13.56MHz)的RF偏壓功率，以控制被吸引至基板W之離子的能量。電源22更用以非必要地提供RF偏壓功率的脈衝，此脈衝頻率可大於1Hz，例如2Hz、4Hz、6Hz、8Hz、10Hz、20Hz、30Hz、50Hz、或更大者。示範之RF偏壓功率可介於0W與100W之間、介於100W與200W之間、介於200W與300W之間、介於300W與400W之間、或介於400W與500W之間。吾人可注意到熟習本項技藝者將明白電源22的功率等級係與所處理之基板的尺寸相關。例 如，在處理期間，300mm的Si晶圓係需要比200mm晶圓更大的功率消耗。電漿處理系統10更包含DC電壓產生器35，其能夠非必要地將介於-5kV與+5kV之間的DC電壓偏壓供應至基板夾具21。
在形成含碳-氮膜之期間，可使用電漿氣體供應單元30將例如Ar氣體的電漿氣體導入到處理腔室20內。另一方面，可使用製程氣體供應單元40將沉積氣體、含矽氣體、以及含氧氣體與作為載氣的Ar導入到處理腔室20內。如圖7所示，亦可使用電漿氣體供應單元30將沉積氣體、含矽氣體、以及含氧氣體導入到處理腔室20內。
已說明使用微波電漿源來形成半導體裝置用之含碳-氮膜的多個實施例。上述本發明實施例之說明內容已為了顯示與說明之目的而提出。此並非意指窮舉或將本發明限制於所揭露之精確形式。此說明內容與下列請求項包含了僅用於描述目的並且不被理解為限制的詞語。例如，如在此(包括在請求項中)所使用之「上」一詞並不需為基板「上」的膜係直接在基板上並與基板緊鄰接觸；在此膜與基板之間可存在有另一個膜或其他結構。
熟習相關技藝者可明白根據上述教示當可進行許多修改與變化。熟習本項技藝者將認知到用於圖式所示之各種構件的各種等效組合與替代物。因此，此意指本發明之範圍並非係由此詳細說明內容來限制，而係由所隨附之請求項加以限制。
10‧‧‧電漿處理系統
20‧‧‧處理腔室
21‧‧‧基板夾具
21a‧‧‧絕緣部件
21b‧‧‧冷卻套管
22‧‧‧外部高頻電源
23‧‧‧蓋板
25‧‧‧匹配網路
26‧‧‧排放線路
27‧‧‧真空線路
28‧‧‧壓力控制閥
29‧‧‧真空幫浦
30‧‧‧電漿氣體供應單元
31‧‧‧氣體供應孔
32‧‧‧氣體流道
33‧‧‧電漿氣體供應口
34‧‧‧電漿氣體供應源
35‧‧‧DC電壓產生器
40‧‧‧製程氣體供應單元
41‧‧‧氣體供應孔
42‧‧‧氣體流道
43‧‧‧製程氣體供應口
44‧‧‧開口
45‧‧‧製程氣體供應源
46‧‧‧製程氣體供應源
47‧‧‧製程氣體供應源
50‧‧‧天線單元
51‧‧‧平面天線主體
52‧‧‧徑向線槽孔板
53‧‧‧介電板
54‧‧‧同軸波導器
54A‧‧‧外導體
54B‧‧‧內導體
55‧‧‧外部微波產生器
56‧‧‧槽孔
56a‧‧‧槽孔
56b‧‧‧槽孔
100‧‧‧流程圖
102‧‧‧將基板提供至包含微波電漿源的處理腔室內
104‧‧‧將包含具有碳-氮分子間鍵結(C-N)之沉積氣體的含非金屬製程氣體導入該處理腔室內
106‧‧‧從該製程氣體形成電漿
108‧‧‧將該基板曝露至該電漿，以在該基板上沉積含碳-氮膜
200‧‧‧流程圖
202‧‧‧將基板提供至包含微波電漿源的處理腔室內，該微波電漿源包含徑向線槽孔天線(RLSA)
204‧‧‧將含有烷基胺氣體或R-CN氣體以及非必要之Ar氣體或He氣體的含非金屬氣體導入該處理腔室內
206‧‧‧從該製程氣體形成電漿
208‧‧‧將該基板曝露至該電漿，以在該基板上沉積碳-氮膜
300‧‧‧流程圖
302‧‧‧將基板提供至包含微波電漿源的處理腔室內，該微波電漿源包含徑向線槽孔天線(RLSA)
304‧‧‧將包含含氧氣體、烷基胺氣體或R-CN氣體、以及非必要之Ar氣體或He氣體的含非金屬氣體導入該處理腔室內
306‧‧‧從該製程氣體形成電漿
308‧‧‧將該基板曝露至該電漿，以在該基板上沉積碳-氮-氧膜
400‧‧‧流程圖
402‧‧‧將基板提供至包含微波電漿源的處理腔室內，該微波電漿源包含徑向線槽孔天線(RLSA)
404‧‧‧將包含含矽氣體、烷基胺氣體或R-CN氣體、以及非必要之Ar氣體或He氣體的含非金屬氣體導入該處理腔室內
406‧‧‧從該製程氣體形成電漿
408‧‧‧將該基板曝露至該電漿，以在該基板上沉積摻雜矽之碳-氮膜
500‧‧‧流程圖
502‧‧‧將基板提供至包含微波電漿源的處理腔室內，該微波電漿源包含徑向線槽孔天線(RLSA)
504‧‧‧將包含含氧氣體、含矽氣體、烷基胺氣體或R-CN氣體、以及非必要之Ar氣體或He氣體的含非金屬氣體導入該處理腔室內
506‧‧‧從該製程氣體形成電漿
508‧‧‧將該基板曝露至該電漿，以在該基板上沉積摻雜矽之碳-氮-氧膜
600‧‧‧電漿處理系統
625‧‧‧基板
650‧‧‧處理腔室
651．．．開口部
652．．．基板夾具
653．．．排放線路
654．．．介電頂板
655．．．真空幫浦
656．．．基板偏壓系統
657．．．加熱器
659．．．電漿區域
660．．．槽孔天線
660A．．．槽孔
661．．．微波電源
662．．．軸向部
663．．．波導器
663A．．．同軸波導器
663B．．．同軸波導器
663C．．．同軸波導轉換器
663D．．．矩形波導器
672．．．氣體線路
699．．．控制器
R1．．．電漿產生區域
R2．．．電漿擴散區域
W．．．基板
V1,V2,V3,V4．．．閥
MFC1,MFC2,MFC3,MFC4．．．流率控制器
依照本發明之一實施例，圖1為形成含碳-氮膜的流程圖；依照本發明之一實施例，圖2為形成碳-氮(CN)膜的流程圖；依照本發明之一實施例，圖3為形成碳-氮-氧(CNO)膜的流程圖；依照本發明之一實施例，圖4為形成摻雜矽之碳-氮(摻雜Si之CN)膜的流程圖；依照本發明之一實施例，圖5為形成摻雜矽之碳-氮-氧(摻雜 Si之CNO)膜的流程圖；依照本發明之一實施例，圖6為用以在基板上沉積介電膜並且包含徑向線槽孔天線(RLSA)電漿源之電漿處理系統的示意圖；依照本發明之一實施例，圖7為用以在基板上沉積介電膜並且包含徑向線槽孔天線(RLSA)電漿源之另一電漿處理系統的示意圖；圖8顯示圖7中之電漿處理系統之氣體供應單元的平面圖；及圖9顯示圖7中之電漿處理系統之天線部分的部分橫剖面圖。
100．．．流程圖
102．．．將基板提供至包含微波電漿源的處理腔室內
104．．．將包含具有碳-氮分子間鍵結(C-N)之沉積氣體的含非金屬製程氣體導入該處理腔室內
106．．．從該製程氣體形成電漿
108．．．將該基板曝露至該電漿，以在該基板上沉積含碳-氮膜

Claims (20)

  1. 一種形成半導體裝置的方法，包含下列步驟：將一基板提供至包含一微波電漿源的一處理腔室內；將包含一具有碳-氮分子間鍵結之氣體的一含非金屬製程氣體導入該處理腔室內；從該製程氣體形成電漿；及將該基板曝露至該電漿，以沉積一具有碳與氮以作為主成分的碳-氮(CN)膜。
  2. 如申請專利範圍第1項所述之形成半導體裝置的方法，其中該微波電漿源包含一徑向線槽孔天線(RLSA，radial line slot antenna)。
  3. 如申請專利範圍第1項所述之形成半導體裝置的方法，其中該具有碳-氮分子間鍵結的氣體包含選自於三甲胺、二甲基乙胺、二乙基甲胺、三乙胺、二甲胺、二乙胺、甲胺、乙胺、或其組合的烷基胺。
  4. 如申請專利範圍第1項所述之形成半導體裝置的方法，其中該具有碳-氮分子間鍵結的氣體包含HCN、CH3 CN、NCCN、或X-CN、或其兩者以上的組合，其中X為鹵素。
  5. 如申請專利範圍第1項所述之形成半導體裝置的方法，更包含下列步驟：將射頻(RF，radio frequency)偏壓電壓施加至支撐該基板的一基板夾具。
  6. 如申請專利範圍第1項所述之形成半導體裝置的方法，其中該電漿的電子溫度係小於該具有碳-氮分子間鍵結的氣體中之C-H鍵的鍵能。
  7. 如申請專利範圍第1項所述之形成半導體裝置的方法，其中該碳-氮分子間鍵結為單化學鍵結(C-N)。
  8. 如申請專利範圍第1項所述之形成半導體裝置的方法，其中該碳-氮分子間鍵結為雙化學鍵結(C=N)。
  9. 如申請專利範圍第1項所述之形成半導體裝置的方法，其中該碳-氮分子間鍵結為三化學鍵結(C≡N)。
  10. 一種形成半導體裝置的方法，包含下列步驟：將一基板提供至包含一微波電漿源的一處理腔室內；將一含非金屬製程氣體導入該處理腔室內，該含非金屬製程氣體含有一含矽氣體以及一具有碳-氮分子間鍵結的氣體；從該製程氣體形成電漿；及將該基板曝露至該電漿，以沉積一具有碳與氮以作為主成分及0.1-10原子百分比的Si之摻雜矽之碳-氮(摻雜Si之CN)膜。
  11. 如申請專利範圍第10項所述之形成半導體裝置的方法，其中該具有碳-氮分子間鍵結的氣體係選自於由三甲胺、二甲基乙胺、二乙基甲胺、三乙胺、二甲胺、二乙胺、甲胺、乙胺、或其組合所組成之群組。
  12. 如申請專利範圍第10項所述之形成半導體裝置的方法，其中該含矽氣體係選自於由矽烷(SiH4 )、二矽烷(Si2 H6 )、以及Sia Hb Xc 化合物所組成之群組，其中X為鹵素，而a、b、c為大於或等於1的整數。
  13. 如申請專利範圍第10項所述之形成半導體裝置的方法，其中該碳-氮分子間鍵結為單化學鍵結(C-N)。
  14. 如申請專利範圍第10項所述之形成半導體裝置的方法，其中該碳-氮分子間鍵結為雙化學鍵結(C=N)或三化學鍵結(C≡N)。
  15. 一種形成半導體裝置的方法，包含下列步驟：將一基板提供至包含一微波電漿源的一處理腔室內；將一含非金屬製程氣體導入該處理腔室內，該含非金屬製程氣體包含一含氧氣體、一具有碳-氮分子間鍵結的氣體、以及一含矽氣體；從該製程氣體形成電漿；及將該基板曝露至該電漿，以沉積一具有碳、氮與氧以作為主成分及0.1-10原子百分比的Si之摻雜矽之碳-氮-氧(摻雜Si之CNO)膜。
  16. 如申請專利範圍第15項所述之形成半導體裝置的方法，其中該具有碳-氮分子間鍵結的氣體係選自於三甲胺、二甲基乙胺、二乙基甲胺、三乙胺、二甲胺、二乙胺、甲胺、乙胺、或其組合。
  17. 如申請專利範圍第15項所述之形成半導體裝置的方法，其中該含氧氣體包含O2 、CO、H2 O、H2 O2 、NO、N2 O、或NO2 、或其兩者以上的組合。
  18. 如申請專利範圍第15項所述之形成半導體裝置的方法，其中該含矽氣體係選自於由矽烷(SiH4 )、二矽烷(Si2 H6 )、以及Sia Hb Xc 化合物所組成之群組，其中X為鹵素，而a、b、c為大於或等於1的整數。
  19. 如申請專利範圍第15項所述之形成半導體裝置的方法，其中該碳-氮分子間鍵結為單化學鍵結(C-N)。
  20. 如申請專利範圍第15項所述之形成半導體裝置的方法，其中該 碳-氮分子間鍵結為雙化學鍵結(C=N)或三化學鍵結(C≡N)。
TW100139385A 2010-11-04 2011-10-28 利用微波電漿沉積介電膜之方法 TWI476294B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US41015510P 2010-11-04 2010-11-04

Publications (2)

Publication Number Publication Date
TW201229288A TW201229288A (en) 2012-07-16
TWI476294B true TWI476294B (zh) 2015-03-11

Family

ID=46020025

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100139385A TWI476294B (zh) 2010-11-04 2011-10-28 利用微波電漿沉積介電膜之方法

Country Status (5)

Country Link
US (1) US8962454B2 (zh)
JP (1) JP6025735B2 (zh)
KR (2) KR20130135262A (zh)
TW (1) TWI476294B (zh)
WO (1) WO2012061232A2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2883971B1 (fr) 2005-03-31 2007-11-16 C2 Diagnostics Sa Dispositif optique d'analyse sanguine, appareil d'analyse equipe d'un tel dispositif
KR101563541B1 (ko) * 2010-12-30 2015-10-27 어플라이드 머티어리얼스, 인코포레이티드 마이크로파 플라즈마를 이용한 박막 증착
JP2013026265A (ja) * 2011-07-15 2013-02-04 Sony Corp プラズマ処理方法、プラズマ処理装置、及び、半導体装置の製造方法
JP5951443B2 (ja) * 2011-12-09 2016-07-13 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
US9177787B2 (en) * 2013-03-15 2015-11-03 Applied Materials, Inc. NH3 containing plasma nitridation of a layer of a three dimensional structure on a substrate
KR102458923B1 (ko) 2016-02-01 2022-10-25 삼성전자주식회사 집적회로 소자 및 그 제조 방법
JP6777614B2 (ja) 2017-09-26 2020-10-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
US11075113B2 (en) * 2018-06-29 2021-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Metal capping layer and methods thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050106858A1 (en) * 2003-11-19 2005-05-19 Yi-Lung Cheng Method and system for fabricating a copper barrier layer with low dielectric constant and leakage current
US20060040483A1 (en) * 2004-08-18 2006-02-23 Tokyo Electron Limited Method and system for modifying a gate dielectric stack containing a high-k layer using plasma processing
US20070283887A1 (en) * 2004-10-07 2007-12-13 Tokyo Electron Limited Microwave Plasma Processing Apparatus

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003027238A (ja) * 2001-07-09 2003-01-29 Canon Inc 堆積膜形成方法
KR100978407B1 (ko) 2006-03-06 2010-08-26 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치
JP5161086B2 (ja) * 2006-07-28 2013-03-13 東京エレクトロン株式会社 マイクロ波プラズマ源およびプラズマ処理装置
JP5320570B2 (ja) 2006-11-09 2013-10-23 国立大学法人東北大学 層間絶縁膜、配線構造および電子装置と、それらの製造方法
US8197913B2 (en) 2007-07-25 2012-06-12 Tokyo Electron Limited Film forming method for a semiconductor
EP2105957A3 (en) 2008-03-26 2011-01-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and method for manufacturing semiconductor device
JP2010219112A (ja) * 2009-03-13 2010-09-30 Tokyo Electron Ltd アモルファスハイドロカーボンナイトライド（ａ−ＣＮ：Ｈｘ）膜の成膜方法、有機ＥＬデバイスおよびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050106858A1 (en) * 2003-11-19 2005-05-19 Yi-Lung Cheng Method and system for fabricating a copper barrier layer with low dielectric constant and leakage current
US20060040483A1 (en) * 2004-08-18 2006-02-23 Tokyo Electron Limited Method and system for modifying a gate dielectric stack containing a high-k layer using plasma processing
US20070283887A1 (en) * 2004-10-07 2007-12-13 Tokyo Electron Limited Microwave Plasma Processing Apparatus

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
J.J. Wu, K.H. Chen, C.Y. Wen, L.C. Chen, Y.-C. Yu, C.-W. Wang, E.-K. Lin,"Effect of dilution gas SiCN films growth using methylamine",Materials Chemistry and Physics, 72, 2001, page240-244. *

Also Published As

Publication number Publication date
KR20130135262A (ko) 2013-12-10
JP2013546182A (ja) 2013-12-26
KR101959183B1 (ko) 2019-03-15
WO2012061232A2 (en) 2012-05-10
KR20180049229A (ko) 2018-05-10
WO2012061232A3 (en) 2012-06-28
US20120115334A1 (en) 2012-05-10
JP6025735B2 (ja) 2016-11-16
US8962454B2 (en) 2015-02-24
TW201229288A (en) 2012-07-16

Similar Documents

Publication Publication Date Title
TWI476294B (zh) 利用微波電漿沉積介電膜之方法
TWI541376B (zh) 共形的氮碳化矽及氮化矽薄膜之低溫電漿輔助化學氣相沉積
US9508561B2 (en) Methods for forming interconnection structures in an integrated cluster system for semicondcutor applications
KR102419980B1 (ko) 금속 실리사이드 배선 나노와이어 구조를 형성하기 위한 방법들
US20150357205A1 (en) Selective titanium nitride removal
TW201735256A (zh) 製造用於半導體應用的環繞式水平閘極裝置的奈米線的方法
TWI640040B (zh) 用於穩定蝕刻後界面以減少下一處理步驟前佇列時間問題的方法
TW201418505A (zh) 用於半導體加工的流動性碳
JP2004047996A (ja) 窒素がドープされたシリコンカーバイド膜の蒸着方法
US20140329390A1 (en) Plasma treatment method and plasma treatment device
US9803286B2 (en) Method for etching copper layer
WO2010095330A1 (ja) シリコン酸化膜の成膜方法および半導体装置の製造方法
KR101713336B1 (ko) 라이너의 제거 처리 방법
US8609552B2 (en) Method for controlling dangling bonds in fluorocarbon films
TW201905228A (zh) 用於無孔隙之氮化矽縫隙填充之方法與設備
CN110622282B (zh) 在基板和腔室部件上沉积金属硅化物层
KR20210097044A (ko) 에칭 방법, 기판 처리 장치, 및 기판 처리 시스템
CN101197312A (zh) 双镶嵌结构的形成方法
JP2015050433A (ja) プラズマ処理方法
TWI505360B (zh) 用於氟碳化物膜之金屬碳化物阻障層的形成方法
US11715780B2 (en) High performance and low power semiconductor device
TW201903966A (zh) 自對準通孔處理流程
TWI469199B (zh) 氟碳化物膜中之懸空鍵的控制方法
TW202314807A (zh) 完全自對準通孔整合處理
WO2015151733A1 (ja) 成膜方法、半導体装置製造方法及び半導体装置