JP5204229B2 - 半導体等の成膜方法 - Google Patents

半導体等の成膜方法 Download PDF

Info

Publication number
JP5204229B2
JP5204229B2 JP2010518232A JP2010518232A JP5204229B2 JP 5204229 B2 JP5204229 B2 JP 5204229B2 JP 2010518232 A JP2010518232 A JP 2010518232A JP 2010518232 A JP2010518232 A JP 2010518232A JP 5204229 B2 JP5204229 B2 JP 5204229B2
Authority
JP
Japan
Prior art keywords
film
region
gas
sicn
bonds
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010518232A
Other languages
English (en)
Other versions
JP2010534417A (ja
Inventor
孝明 松岡
剛平 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2010534417A publication Critical patent/JP2010534417A/ja
Application granted granted Critical
Publication of JP5204229B2 publication Critical patent/JP5204229B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3148—Silicon Carbide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

本願は２００７年７月２５日出願の米国仮出願番号６０／９６１，９４２「半導体の成膜方法」の優先権を主張するもので、その内容全体を参照によって本願明細書に引用したものとする。
本発明は、半導体装置、液晶表示装置、有機ＥＬ素子などに適用可能な、基板上に膜を形成する方法に関する。
例えば半導体装置や液晶表示装置、有機ＥＬ素子等の電子デバイスの製造プロセスにおいて、基板の表面に導電性の膜や絶縁膜を形成する成膜処理が行われている。この成膜処理には、基板上にプラズマを用いて成膜するプラズマ成膜処理が採用されている。この成膜処理において、基板上にＣＦ膜を形成し、さらにＣＦ膜上に絶縁膜を形成する場合には、ＣＦ膜のフッ素原子が絶縁膜に拡散し、ＣＦ膜と絶縁膜との密着強度が低下するという問題点があった。また、後の成膜処理工程において、ＣＦ膜と絶縁膜が熱処理されると、絶縁膜に拡散したフッ素原子により、絶縁膜が腐食され、絶縁膜が剥離する場合があるという問題点があった。
ところで、上記プラズマ成膜処理は、通常プラズマ成膜装置で行われる。当該プラズマ成膜装置の種類としては、近年、マイクロ波電界によりプラズマを発生させて成膜するマイクロ波プラズマ成膜装置が注目されている。このマイクロ波プラズマ成膜装置によれば、従来の他の成膜装置に比べて高密度のプラズマを得ることができるので、基板への成膜処理を短時間で効率的に行うことができる。
上記マイクロ波プラズマ成膜装置は、例えば処理容器内に基板を載置する載置台を備え、処理容器内の上部に、マイクロ波を発生させるラジアルラインスロットアンテナと、当該ラジアルラインアンテナからのマイクロ波を通過させかつプラズマ励起用ガスを供給するシャワープレートを備えている。そして、該マイクロ波プラズマ成膜装置は、さらに、処理容器の壁面から膜の原料ガスを供給できるようになっていた。
マイクロ波プラズマ成膜装置を用いるプラズマ成膜方法としては、例えば、以下のようなものが知られている。例えば、日本特許出願公開公報第２００５−０９３７３７号には、膜を形成するために、基板に供給されるラジカルやイオン量を適正化し、低温かつ短時間で良質の膜を形成できる基板のプラズマ成膜方法が記載されている。また、日本特許出願公開公報第２００６−３２４０２３号には、前記シャワープレートの温度を所望の温度に維持すると共に、シャワープレートの面内温度の均一性を向上させて、シャワープレートの変形や歪みを抑えることができるプラズマ成膜装置が記載されている。
また、日本特許出願公開公報第２００５−１５０６１２号には、プラズマ励起用ガスが処理容器内に供給される前にプラズマ化することを防止し、プラズマ生成空間である高周波供給部側の空間内でプラズマを適正に生成させるプラズマ成膜装置が記載されている。また、国際公開第２０００−０７４１２７号公報には、マイクロ波導入部の誘電体シャワープレート表面にプロセス用ガスの解離、結合による膜付着がないため、いかなるプロセス用ガスを用いてもプラズマの安定性を高く維持できるプラズマ処理装置が記載されている。
しかしながら、上記文献に記載のいずれの方法を用いても、基板上に形成された膜の耐熱性を向上することができなかった。その結果、基板上に形成された膜間の密着強度の低下という問題があった。また、基板上に形成される膜に対して、様々な状況に応じて機能できる特性が要求されていた。また、製造コストの面から、製造プロセスの省略、材料コストの低減が望まれていた。
本発明の一態様は、フッ素を含有する絶縁膜を有する半導体装置であって、前記絶縁膜の上に直接形成されたＳｉＣＮ膜を有し、前記ＳｉＣＮ膜において、前記絶縁膜との界面から遠ざかる方向に、窒素含有量が低下する、半導体装置である。
前記窒素含有量は、徐々に低下しても良い。前記ＳｉＣＮ膜は、複数の領域に分けられた容器において、プラズマガスを反応させることにより成膜されてもよい。前記ＳｉＣＮ膜は、前記複数の領域へガスの流量比を調整することにより、成膜されてもよい。
前記ＳｉＣＮ膜の内側を成膜する流量比は、前記ＳｉＣＮ膜の外側を成膜する流量比と異なっても良い。前記容器には、上部領域と、下部領域を含んでもよく、前記ＳｉＣＮ膜の外側を成膜する際、前記上部領域に流れるガスの流量が、前記下部領域を流れるガスの流量より大きくても良い。
前記容器には、上部領域と、下部領域を含んでもよく、前記ＳｉＣＮ膜の内部を成膜する際、前記下部領域に流れるガスの流量が、前記上部領域を流れるガスの流量より大きくても良い。上部領域に添加ガス、下部領域に原料ガスを流してもよい。前記ガスの流量比は、経時的に調節されても良い。
本発明において、ＣＦｘ膜との界面近傍においては耐フッ素性の高いＳｉＣＮ膜であって、ＳｉＣＮ膜全体としては誘電率の低い膜をハードマスクとして形成することができる。
基板上の膜上にさらに膜を形成する際、上記方法を用いると、過剰解離を抑制することができ、基板上に形成された膜の耐熱性を向上することができる。また、上記方法を用いて形成した膜は、飛躍的に耐熱性（耐熱温度）が向上する。
さらに、上記方法を用いると、様々な性質を有する膜を形成可能である。また、上記方法を用いると、様々な構成成分を有する膜を形成可能である。したがって、膜の特性を制御したり、膜の構成を制御したりすることが可能である。
さらに、上記方法に同種ガスを使用した場合には、両者の解離状態が異なる。その結果、あたかも異種ガスを使用したかのようなガス成分を、領域中に混在させることができる。したがって、例えば、コストの高いガスの代わりに、コストの安いガスを用いることができる。そして、コストの高いガスを用いた場合に形成される構成と同様の構成である膜を形成することが可能である。
上記方法を用いて経時的にガスの流量比を調節することにより、上記したよりも様々な性質を有する膜、様々な構成成分を有する膜を形成可能である。したがって、より効果的に、膜の特性を制御したり、膜の構成を制御したりすることが可能である。また、高コストの材料の代わりに、低コストの材料を使用することによって、製造コストを削減することが可能である。
上記方法を用いて、ガスの流量比を変えることにより、膜の界面や膜中の組成をかえることができる。例えば、膜の界面は、誘電率が高く、かつ機械的強度が高い構造であるが、膜中は、機械的強度が比較的小さく、かつ誘電率が低い構造にすることができる。さらに、膜の機械的強度や熱的強度を上げるために、低ｋ材料ではキュアと呼ばれる成膜後の処理を使うことが一般的に行われているが、上記方法を使うとこの工程を省くことができる。
本発明の第一実施例によるマイクロ波プラズマ処理装置の構成を示す図である。 本発明の第一実施例によるマイクロ波プラズマ処理装置の構成を示す図である。 、図１および図２のプラズマ処理装置で使われる処理ガス供給構造を示す斜視図である。 図３の処理ガス供給構造の一部を構成する導電性ディスク部材を示す底面図である。
ＲＬＳＡを用いてプラズマを発生させるＣＶＤ装置を説明する。図１、２は、本発明の第１実施例によるマイクロ波プラズマ処理装置１０の構成を示す。
図１を参照するに、前記マイクロ波プラズマ処理装置１０は処理容器１１と、前記処理容器１１内に設けられ、被処理基板１２を静電チャックにより保持する好ましくは熱間静水圧法（ＨＩＰ）により形成されたＡｌＮもしくはＡｌ２Ｏ３よりなる保持台１３とを含む。前記処理容器１１内には前記保持台１３を囲む空間１１Ａに等間隔に、すなわち前記保持台１３上の被処理基板１２に対して略軸対称な関係で少なく二箇所、好ましくは三箇所以上に排気ポート１１１Ａが形成されている。前記処理容器１１は、かかる排気ポート１１１Ａを介して後述する不等ピッチ傾角スクリューポンプにより、排気・減圧される。
前記処理容器１１は好ましくはＡｌを含有するオーステナイトステンレス鋼よりなり、内壁面には酸化処理により酸化アルミニウムによりなる保護膜が形成されている。また前記処理容器１１の外壁のうち前記被処理基板１２に対応する部分には、ＨＩＰ法により形成された緻密なＡｌ２Ｏ３よりなる多数のノズル開口部１４Ａを形成されたディスク上のシャワープレート１４が、前記外壁の一部として形成される。かかるＨＩＰ法により形成されたＡｌ２Ｏ３シャワープレート１４はＹ２Ｏ３を焼結助剤として使って形成され、気孔率が０．０３％以下である。これは、Ａｌ２Ｏ３シャワープレートが実質的に気孔やピンホールを含んでおらず、ＡｌＮほどではないとはいえ、３０Ｗ／ｍ・Ｋに達する、セラミックとしては非常に大きな熱伝導率を有することを意味する。
前記シャワープレート１４は前記処理容器１１上にシールリング１１１Ｓを介して装着され、さらに前記シャワープレート１４上には同様なＨＩＰ処理により形成された緻密なＡｌ２Ｏ３よりなるカバープレート１５が、シールリング１１１Ｔを介して設けられている。前記シャワープレート１４の前記カバープレート１５と接する側には前記ノズル開口部１４Ａの各々に連通しプラズマガス経路となる凹部１４Ｂが形成されており、前記凹部１４Ｂには前記シャワープレート１４の内部に形成され、前記処理容器１１の外壁に形成されたプラズマガス入り口１１１Ｐに連通する別のプラズマガス流路１４Ｃに連通している。
前記シャワープレート１４は前記処理容器１１の内壁に形成された張り出し部１１１Ｂにより保持されており、前記張り出し部１１１Ｂのうち、前記シャワープレート１４を保持する部分には放電を抑制するために丸みが形成されている。
そこで、前記プラズマガス入り口１１１Ｐに供給されたＡｒやＫｒ等のプラズマ励起用ガスは前記シャワープレート１４内部の流路１４Ｃおよび１４Ｂを順次通過した後、前記開口部１４Ａを介して前記シャワープレート直下の空間１１Ｂ中に一様に供給される。
前記カバープレート１５上には、前記カバープレート１５に密接し図２に示す多数のスロット１６Ａ、１６Ｂを形成されたディスク状のスロット板１６と、前記スロット板１６を保持するディスク状のアンテナ本体１７と、前記スロット板１６と前記アンテナ本体１７との間に挟持されたＡｌ２Ｏ３、ＳｉＯ２、あるいはＳｉ３Ｎ４等の低損失誘電体材料よりなる遅相板１８とにより構成されたラジアルラインスロットアンテナ２０が設けられている。前記ラジアルラインスロットアンテナ２０は前記処理容器１１上にシールリング１１１Ｕを介して装着されており、前記ラジアルラインスロットアンテナ２０には同軸導波管２１を介して外部のマイクロ波源（図示せず）より周波数が２．４５ＧＨｚあるいは８．３ＧＨｚのマイクロ波が供給される。供給されたマイクロ波は前記スロット板１６上のスロット１６Ａ、１６Ｂから前記カバープレート１５およびシャワープレート１４を介して前記処理装置１１中に放射される。それにより、マイクロ波は前記シャワープレート１４の直下の空間１１Ｂにおいて、前記開口部１４Ａから供給されたプラズマガスのプラズマを励起する。その際、前記カバープレート１５およびシャワープレート１４はＡｌ２Ｏ３により形成されており、効率的なマイクロ波透過窓として作用する。その際、前記プラズマガス流路１４Ａ〜１４Ｃにおいてプラズマが励起されるのを回避するため、前記プラズマガスは、前記流路１４Ａ〜１４Ｃにおいて約６６６６Ｐａ〜１３３３２Ｐａ（約５０〜１００Ｔｏｒｒ）の圧力に保持される。
前記ラジアルラインスロットアンテナ２０と前記カバープレート１５との密着性を向上させるため、本実施例のマイクロ波プラズマ処理装置１０では前記スロット板１６に係合する前記処理容器１１の上面の一部にリング状の溝が形成されている。かかる溝をこれに連通した排気ポート１１Ｇを介して排気することにより、前記スロット板１６とカバープレート１５の間に形成された隙間を減圧し、大気圧により、前記ラジアルラインスロットアンテナ２０を前記カバープレート１５にしっかりと押し付けることが可能になる。かかる隙間には、前記スロット板１６に形成されたスロット１６Ａ、１６Ｂが含まれるが、それ以外にも様々な理由により隙間が形成されることがある。かかる隙間は、前記ラジアルラインスロットアンテナ２０と処理容器１１との間のシールリング１１１Ｕにより封止されている。
さらに前記排気ポート１１Ｇおよび溝１１１Ｇを介して前記スロット板１６と前記カバープレート１５との隙間に分子量の小さい不活性気体を充填することにより、前記カバープレート１５から前記スロット板１６への熱の輸送を促進することができる。かかる不活性気体としては、熱伝導率が大きくしかもイオン化エネルギーの高いＨｅを使うのが好ましい。前記隙間にＨｅを充填する場合には、０．８気圧程度の圧力に設定するのが好ましい。図１の構成では、前記溝１１１Ｇの排気および１１１Ｇへの不活性気体の充填のため、前記排気ポート１１Ｇにバルブ１１Ｖが接続されている。
前記同軸導波管２１のうち、外側の導波管２１Ａは前記ディスク状のアンテナ本体１７に接続され、中心導体２１Ｂは、前記遅波板１８に形成された開口部を介して前記スロット板１６に接続されている。そこで前記同軸導波管２１に供給されたマイクロ波は、前記アンテナ本体１７とスロット板１６との間を径方向進行しながら、前記スロット１６Ａ、１６Ｂより放射される。
図２は前記スロット板１６上に形成されたスロット１６Ａ、１６Ｂを示す。図２を参照するに、前記スロット板は同心円状に配列されており、各々のスロット１６Ａに対応して、これに直行するスロット１６Ｂが同じく同心円状に形成されている。前記スロット１６Ａ、１６Ｂは、前記スロット板１６の半径方向に、前記遅相板１８により圧縮されたマイクロ波の波長に対応した間隔で形成されており、その結果マイクロ波は前記スロット板１６から略平面波となって放射される。その際、前記スロット１６Ａ及び１６Ｂを相互の直行する関係で形成しているため、このようにして放射されたマイクロ波は、二つの直交する偏波成分を含む円偏波を形成する。
さらに図１のプラズマ処理装置１０では、前記アンテナ本体１７上に、冷却水通路１９Ａを形成された冷却ブロック１９が形成されており、前記冷却ブロック１９を前記冷却水通路１９Ａ中の冷却水により冷却することにより、前記シャワープレート１４に蓄積された熱を、前記ラジアルラインスロットアンテナ２０を介して吸収する。前記冷却水通路１９Ａは前記冷却ブロック１９上においてスパイラル上に形成されており、好ましくはＨ２ガスをバブリングすることで溶存酸素を排除してかつ酸化還元電位を制御した冷却水が通される。
また、図１のマイクロ波プラズマ処理装置１０では、前記処理容器１１中、前記シャワープレート１４と前記保持台１３上の被処理基板１２との間に、前記処理容器１１の外壁に設けられた処理ガス注入口１１１Ｒから処理ガスを供給されこれを多数の処理ガスノズル開口部から放出する格子状の処理ガス通路３１Ａを有する処理ガス供給構造３１が設けられている。よって、前記処理ガス供給構造３１と前記被処理基板１２との間の空間１１Ｃにおいて、所望の均一な基板処理がなされる。かかる基板処理には、プラズマ酸化処理、プラズマ窒化処理、プラズマ酸窒化処理、プラズマＣＶＤ処理等が含まれる。また、Ｃ４Ｆ８、Ｃ５Ｆ８またはＣ４Ｆ６などの解離しやすいフルオロカーボンガスや、Ｆ系あるいはＣｌ系等のエッチングガスを供給し、前記保持台１３に高周波電源１３Ａから高周波電圧を印加することにより、前記被処理基板１２に対して反応性イオンエッチングを行うことが可能である。
本実施例によるマイクロ波プラズマ処理装置１０では、前記処理容器１１の外壁は１５０℃程度の温度に加熱しておくことにより、処理容器内壁への反応副生成物等の付着が回避され、一日に一回程度のドライクリーニングを行うことで、定常的に安定して運転することができる。
図３は、図１における処理ガス供給構造３１の構成を示す斜視図である。図３を参照するに、前記処理ガス供給構造３１は例えばＭｇを含んだＡｌ合金やＡｌ添加ステンレススチール等の導電体ディスク部材３１１および３１２の積層により構成されており、プラズマガスを通過させる開口部３１Ａの行列状配列を形成している。前記開口部３１Ａは例えば１９ｍｍＸ１９ｍｍのサイズを有し、例えば２４ｍｍのピッチで行方向および列方向に繰り返し形成されている。また前記処理ガス供給構造３１は全体として約８．５ｍｍの厚さを有し、被処理基板１２の表面から典型的には約１６ｍｍの距離だけ離間して配設される。
図４は図３の導電性ディスク部材３１１の構成を示す底面図である。図４を参照するに、前記導電性ディスク部材３１１中には格子状処理ガス通路３１Ｂが、図中に破線で示すディスク部材３１１の外周に沿って形成された処理ガス分配通路３１Ｃに連通して形成されており、前記処理ガス分配通路３１Ｃはポート１１１Ｒに接続されている。また前記ディスク３１１の下面には多数の処理ガスノズル開口部３１Ｄが前記処理ガス通路３１Ｂに連通して形成されている。前記ノズル開口部３１Ｄからは処理ガスが前記導電性ディスク部材３１２に向かって放出される。
本発明に係るプラズマ成膜装置１０を用いて基板上に膜を形成した実施形態について、具体例を挙げてもう少し説明する。本発明では、プラズマ処理装置１０において、空間１１Ｂ内に導入されるガスと、空間１１Ｃ内に導入されるガスの流量比を変化させることで、異なる分子組成比の膜を基板上に積層することが可能である。例えば、 空間１１Ｂ内、空間１１Ｃ内共に、トリメチルシランおよび窒素ガスを導入するとＳｉＣＮのハードマスクが基板上に形成されるが、この場合、界面成膜時と膜中成膜時における空間１１Ｂと空間１１Ｃの流量比を変化させてやると、界面と膜中で異なる分子組成比を有するＳｉＣＮ膜を形成することが可能である。
通常、基板上にまずＣＦｘ膜などを積層し、そこにＳｉＣＮ膜を積層するが、例えば、該ＣＦｘ膜上へのＳｉＣＮ膜の積層を開始する際（界面成膜時）には、空間１１Ｂからの流量を空間１１Ｃからの流量に比して大きくし、膜中成膜時には、空間１１Ｂからの流量を空間１１Ｃからの流量に比して大きくする。このようにすると、流量比１：１の割合で膜形成を行った場合に比べ、界面近傍ではＳｉ−Ｎ結合の割合が多くなり、膜中ではＳｉ−Ｃ結合の割合が多くなる。ＣＦｘ膜の界面近傍ではＣＦｘ膜とＳｉＣＮ膜との密着性を高めるため、耐フッ素性の高いＳｉＣＮ膜が好まれる。Ｓｉ−Ｎ結合の割合が多いＳｉＣＮ膜は耐フッ素性の高い膜なので、上記プロセスにて膜を形成することは好ましい。一方、Ｓｉ−Ｎ結合の割合が多いＳｉＣＮ膜は、Ｓｉ−Ｃ結合の割合が多いＳｉＣＮ膜に比較し誘電率が高くなる。したがって、界面近傍以外、つまり膜中においてはＳｉ−Ｃ結合の割合が多いＳｉＣＮ膜が好ましく、上記プロセスにて膜を形成することが好ましい。このような方法をとることで、ＣＦｘ膜との界面近傍においては耐フッ素性の高いＳｉＣＮ膜であって、ＳｉＣＮ膜全体としては誘電率の低い膜を形成することができる。
前記空間１１Ｂと空間１１Ｃに導入するガスは上記したように特に限定されず、どのような種類のガスでも導入できる。通常、空間１１Ｂには、アルゴン（Ａｒ）、窒素ガス（Ｎ２）、アンモニアガス（ＮＨ３）、水素ガスなどのガスを導入し、空間１１Ｃには、トリメチルシランと窒素ガスの混合ガス、シラン、ジシラン、メチルシラン（例えば、モノメチルシラン、ジメチルシラン、トリメチルシラン、テトラメチルシランなど）、シラザン（メチルシラザン、エチルシラザンなど）などを導入することができる。基板上にＳｉＣＮ膜を形成したい場合には、空間１１Ｂにアルゴンガス、空間１１Ｃにトリメチルシランと窒素ガスの混合ガスを導入するとよい。一方、基板上にＳｉＣ膜を形成したい場合には、空間１１Ｂにアルゴンガス、空間１１Ｃにトリメチルシランを導入するとよい。一方、基板上にＳｉＮ膜を形成したい場合には、空間１１Ｂにアルゴンガス、プラズマ拡散空間１１Ｃにシランあるいはジシランを導入するとよい。また、空間１１Ｂに窒素ガス、空間１１Ｃにトリメチルシランを導入しても、ＳｉＣＮ膜を形成可能である。
これら方法によって、ＳｉＣＮ膜、ＳｉＣ膜、ＳｉＮ膜を形成する場合にも、空間１１Ｂと空間１１Ｃのガス流量比を変化させることで異なる分子組成比の膜を形成することは可能である。なお、上記にて「解離」なる用語が使用されているが、これは形成された膜中の膜成分が解離していることを意味しているのではなく、前記空間１１Ｂ内あるいは空間１１Ｃ内に導入されたガスが反応するにあたって解離状態となり、その上で反応し膜が形成されることを意味している。
以上、本発明の実施の形態の一例について説明したが、本発明は、上記具体例に限定されない。例えば、上記実施の形態では、基板上に膜を形成したが、本発明の成膜方法は、電極膜などの他の膜を形成する場合にも適用できる。また、シャワープレート１４から供給されるガスには、キセノンガス、クリプトンガスなどの他のガスを用いてもよい。また、本発明の成膜方法は、半導体装置の基板だけでなく、例えば、液晶表示装置や有機ＥＬ素子を製造するための基板にも適用可能である。
本発明に関連する基板処理には、例えばプラズマ酸化処理、プラズマ窒化処理、プラズマ酸窒化処理、プラズマＣＶＤ処理等が含まれる。本実施例によるマイクロ波プラズマ処理装置１０では、前記処理容器１１の外壁は１５０℃程度の温度に加熱しておくことにより、処理容器内壁への反応副生成物等の付着が回避され、一日に一回程度のドライクリーニングを行うことで、定常的に安定して運転することができる。

Claims (5)

  1. フッ素を含有する絶縁膜を有する半導体装置の製造方法であって、
    前記絶縁膜の上にＳｉＣＮ膜を形成し、
    前記ＳｉＣＮ膜中の窒素含有量を、前記ＳｉＣＮ膜と前記絶縁膜との界面から遠ざかる方向に従って、低下させ、
    前記ＳｉＣＮ膜において前記絶縁膜と前記ＳｉＣＮ膜との界面近傍の領域である第１領域におけるＳｉ−Ｎ結合の割合を、前記ＳｉＣＮ膜における前記第１領域以外の領域である第２領域のＳｉ−Ｎ結合の割合よりも高くし、前記第２領域のＳｉ−Ｃ結合の割合を、前記第１領域のＳｉ−Ｃ結合の割合よりも高くする、
    半導体装置の製造方法。
  2. 前記ＳｉＣＮ膜を、複数の領域に分けられた容器内の前記複数の領域へのガスの流量比を調節することにより成膜する、請求項１記載の半導体装置の製造方法。
  3. 前記ガスの流量比を経時的に調節する、請求項２記載の半導体装置の製造方法。
  4. フッ素を含有する絶縁膜を有する半導体装置の製造方法であって、
    窒素ガスと、シリコン及び炭素を含むガスと、をマイクロ波により励起して、前記絶縁膜の上にＳｉＣＮ膜を形成し、
    前記窒素ガスの流量を変化させて、前記ＳｉＣＮ膜中の窒素含有量を、前記ＳｉＣＮ膜と前記絶縁膜との界面から遠ざかる方向に従って、低下させ、
    前記ＳｉＣＮ膜において前記絶縁膜と前記ＳｉＣＮ膜との界面近傍の領域である第１領域におけるＳｉ−Ｎ結合の割合を、前記ＳｉＣＮ膜における前記第１領域以外の領域である第２領域のＳｉ−Ｎ結合の割合よりも高くし、前記第２領域のＳｉ−Ｃ結合の割合を、前記第１領域のＳｉ−Ｃ結合の割合よりも高くする、
    半導体装置の製造方法。
  5. フッ素を含有する絶縁膜を有する半導体装置であって、
    前記絶縁膜の上に直接形成されたＳｉＣＮ膜を有し、
    前記ＳｉＣＮ膜において、前記絶縁膜との界面から遠ざかる方向に、窒素含有量が低下し、
    前記ＳｉＣＮ膜において前記絶縁膜と前記ＳｉＣＮ膜との界面近傍の領域である第１領域におけるＳｉ−Ｎ結合の割合は、前記ＳｉＣＮ膜における前記第１領域以外の領域である第２領域のＳｉ−Ｎ結合の割合よりも高く、前記第２領域のＳｉ−Ｃ結合の割合は前記第１領域のＳｉ−Ｃ結合の割合よりも高い、
    半導体装置。
JP2010518232A 2007-07-25 2008-07-24 半導体等の成膜方法 Expired - Fee Related JP5204229B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US96194207P 2007-07-25 2007-07-25
US60/961,942 2007-07-25
US12/008,770 2008-01-14
US12/008,770 US8197913B2 (en) 2007-07-25 2008-01-14 Film forming method for a semiconductor
PCT/US2008/009044 WO2009014748A1 (en) 2007-07-25 2008-07-24 Film forming method for a semiconductor

Publications (2)

Publication Number Publication Date
JP2010534417A JP2010534417A (ja) 2010-11-04
JP5204229B2 true JP5204229B2 (ja) 2013-06-05

Family

ID=40281683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010518232A Expired - Fee Related JP5204229B2 (ja) 2007-07-25 2008-07-24 半導体等の成膜方法

Country Status (6)

Country Link
US (2) US8197913B2 (ja)
JP (1) JP5204229B2 (ja)
KR (1) KR101139546B1 (ja)
CN (1) CN101765904B (ja)
TW (1) TWI406338B (ja)
WO (1) WO2009014748A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW477009B (en) * 1999-05-26 2002-02-21 Tadahiro Ohmi Plasma process device
US8962454B2 (en) 2010-11-04 2015-02-24 Tokyo Electron Limited Method of depositing dielectric films using microwave plasma
US9543123B2 (en) * 2011-03-31 2017-01-10 Tokyo Electronics Limited Plasma processing apparatus and plasma generation antenna
JP6046351B2 (ja) * 2012-01-19 2016-12-14 日新電機株式会社 絶縁膜およびその製造方法
US9431235B1 (en) 2015-04-24 2016-08-30 International Business Machines Corporation Multilayer dielectric structures with graded composition for nano-scale semiconductor devices
KR102616489B1 (ko) 2016-10-11 2023-12-20 삼성전자주식회사 반도체 장치 제조 방법
US11149350B2 (en) * 2018-01-10 2021-10-19 Asm Ip Holding B.V. Shower plate structure for supplying carrier and dry gas

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000074127A (ja) 1998-08-26 2000-03-07 Bridgestone Corp 防振装置
DE60037395T2 (de) * 1999-03-09 2008-11-27 Tokyo Electron Ltd. Herstellung eines halbleiter-bauelementes
JP4260764B2 (ja) * 1999-03-09 2009-04-30 東京エレクトロン株式会社 半導体装置の製造方法
TW477009B (en) 1999-05-26 2002-02-21 Tadahiro Ohmi Plasma process device
JP2001284340A (ja) * 2000-03-30 2001-10-12 Hitachi Kokusai Electric Inc 半導体製造装置および半導体装置の製造方法
US6458718B1 (en) * 2000-04-28 2002-10-01 Asm Japan K.K. Fluorine-containing materials and processes
US6657284B1 (en) * 2000-12-01 2003-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Graded dielectric layer and method for fabrication thereof
JP4727057B2 (ja) * 2001-03-28 2011-07-20 忠弘 大見 プラズマ処理装置
JP4257051B2 (ja) * 2001-08-10 2009-04-22 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
DE10238024B4 (de) * 2002-08-20 2007-03-08 Infineon Technologies Ag Verfahren zur Integration von Luft als Dielektrikum in Halbleitervorrichtungen
JP4454242B2 (ja) * 2003-03-25 2010-04-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
WO2004087989A1 (ja) * 2003-03-28 2004-10-14 Toyo Seikan Kaisha, Ltd. プラズマcvd法による化学蒸着膜及びその形成方法
US7144803B2 (en) * 2003-04-17 2006-12-05 Semiconductor Research Corporation Methods of forming boron carbo-nitride layers for integrated circuit devices
JP3940095B2 (ja) * 2003-05-08 2007-07-04 忠弘 大見 基板処理装置
JP4413556B2 (ja) * 2003-08-15 2010-02-10 東京エレクトロン株式会社 成膜方法、半導体装置の製造方法
JP2005093737A (ja) 2003-09-17 2005-04-07 Tadahiro Omi プラズマ成膜装置，プラズマ成膜方法，半導体装置の製造方法，液晶表示装置の製造方法及び有機ｅｌ素子の製造方法
JP4393844B2 (ja) 2003-11-19 2010-01-06 東京エレクトロン株式会社 プラズマ成膜装置及びプラズマ成膜方法
CN100433294C (zh) * 2004-01-13 2008-11-12 东京毅力科创株式会社 半导体装置的制造方法以及成膜系统
JP4715207B2 (ja) * 2004-01-13 2011-07-06 東京エレクトロン株式会社 半導体装置の製造方法及び成膜システム
JP2005213633A (ja) * 2004-02-02 2005-08-11 L'air Liquide Sa Pour L'etude & L'exploitation Des Procede S Georges Claude 化学気相成長法によるシリコン窒化物膜またはシリコンオキシ窒化物膜の製造方法
US7033940B1 (en) * 2004-03-30 2006-04-25 Advanced Micro Devices, Inc. Method of forming composite barrier layers with controlled copper interface surface roughness
US20050250346A1 (en) * 2004-05-06 2005-11-10 Applied Materials, Inc. Process and apparatus for post deposition treatment of low k dielectric materials
JP4555143B2 (ja) * 2004-05-11 2010-09-29 東京エレクトロン株式会社 基板の処理方法
US7776736B2 (en) * 2004-05-11 2010-08-17 Tokyo Electron Limited Substrate for electronic device capable of suppressing fluorine atoms exposed at the surface of insulating film from reacting with water and method for processing same
US7456093B2 (en) * 2004-07-03 2008-11-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method for improving a semiconductor device delamination resistance
JP2006073569A (ja) * 2004-08-31 2006-03-16 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP4664119B2 (ja) 2005-05-17 2011-04-06 東京エレクトロン株式会社 プラズマ処理装置
KR101272097B1 (ko) * 2005-06-03 2013-06-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 집적회로 장치 및 그의 제조방법
WO2006137384A1 (ja) * 2005-06-20 2006-12-28 Tohoku University 層間絶縁膜および配線構造と、それらの製造方法
US7915166B1 (en) * 2007-02-22 2011-03-29 Novellus Systems, Inc. Diffusion barrier and etch stop films

Also Published As

Publication number Publication date
JP2010534417A (ja) 2010-11-04
WO2009014748A1 (en) 2009-01-29
KR101139546B1 (ko) 2012-04-27
TWI406338B (zh) 2013-08-21
US20100117204A1 (en) 2010-05-13
CN101765904A (zh) 2010-06-30
KR20100022535A (ko) 2010-03-02
US20090029066A1 (en) 2009-01-29
CN101765904B (zh) 2013-09-25
US8435882B2 (en) 2013-05-07
US8197913B2 (en) 2012-06-12
TW200913072A (en) 2009-03-16

Similar Documents

Publication Publication Date Title
JP5204229B2 (ja) 半導体等の成膜方法
US7083701B2 (en) Device and method for plasma processing, and slow-wave plate
US8119518B2 (en) Noble metal barrier for fluorine-doped carbon films
JP4524354B2 (ja) マイクロ波プラズマ処理装置、それに用いる誘電体窓部材および誘電体窓部材の製造方法
JP2004064018A (ja) 成膜方法
US8962454B2 (en) Method of depositing dielectric films using microwave plasma
JP2005093737A (ja) プラズマ成膜装置，プラズマ成膜方法，半導体装置の製造方法，液晶表示装置の製造方法及び有機ｅｌ素子の製造方法
WO2008066172A1 (fr) Procédé de formation de film, appareil de formation de film, support de stockage et dispositif semi-conducteur
JP4209253B2 (ja) フッ素添加カーボン膜の形成方法
JP2007273873A (ja) 半導体装置及び半導体装置の製造方法
KR102453724B1 (ko) 개선된 스텝 커버리지 유전체
WO2012043250A1 (ja) 絶縁膜形成装置及び方法
JP2008235288A (ja) プラズマ処理装置及び遅波板
TWI381445B (zh) 用來形成膜之電漿處理方法及以此方法製成之電子元件
US8691709B2 (en) Method of forming metal carbide barrier layers for fluorocarbon films
JP2004197196A (ja) 多層膜処理装置及び多層膜処理方法
TWI469199B (zh) 氟碳化物膜中之懸空鍵的控制方法
JP2009295992A (ja) 半導体装置の製造方法、半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100728

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100728

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120823

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20121001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130214

R150 Certificate of patent or registration of utility model

Ref document number: 5204229

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees