KR101139546B1 - 반도체의 성막 방법 - Google Patents

반도체의 성막 방법 Download PDF

Info

Publication number
KR101139546B1
KR101139546B1 KR1020107001702A KR20107001702A KR101139546B1 KR 101139546 B1 KR101139546 B1 KR 101139546B1 KR 1020107001702 A KR1020107001702 A KR 1020107001702A KR 20107001702 A KR20107001702 A KR 20107001702A KR 101139546 B1 KR101139546 B1 KR 101139546B1
Authority
KR
South Korea
Prior art keywords
film
gas
sicn film
sicn
forming
Prior art date
Application number
KR1020107001702A
Other languages
English (en)
Other versions
KR20100022535A (ko
Inventor
타카아키 마츠오카
코헤이 카와무라
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20100022535A publication Critical patent/KR20100022535A/ko
Application granted granted Critical
Publication of KR101139546B1 publication Critical patent/KR101139546B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3148—Silicon Carbide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명에 따르면, 불화 절연막 및 상기 불화 절연막 상에 형성된 SiCN막을 포함하는 반도체 소자가 제공되고, 상기 SiCN막 내의 질소 밀도는 불화 절연막과 SiCN막 사이의 계면에서 멀어질수록 감소한다.
본 발명에 있어서, CFx막과의 계면 근처에서는 높은 내불소성(fluorine-resistance)을 갖고, 전체적으로는 낮은 유전율을 갖는 SiCN막이 하드 마스크로서 형성될 수 있다.

Description

반도체의 성막 방법{FILM FORMING METHOD FOR A SEMICONDUCTOR}
본 발명은 2007년 7월 25일 출원된 미국 가출원 번호 60/961,942의 "반도체 증착 방법"에 기초한 것으로, 출원의 전체 내용은 본원에서 원용된다.
본 발명은, 기판 상에 막을 형성하는 방법에 관한 것이다. 본 방법은 반도체 디바이스, 액정 표시 디바이스 및 유기 EL 소자에 적용 가능하다.
반도체 디바이스, 액정 표시 디바이스, 유기 전계 발광(electroluminescent: EL) 소자 등의 전자 디바이스의 제조 공정에 있어서, 기판의 표면 상에 도전막 또는 절연막을 형성하기 위해 성막 공정이 행해진다. 이러한 성막 공정으로는, 플라즈마를 이용하여 기판 상에 막을 형성하는 플라즈마 성막 공정이 이용된다. 성막 공정에 있어서, 기판 상에 CF막을 형성하고, 나아가 CF막 상에 절연막을 형성하는 경우, CF막 중의 불소 원자가 절연막 내를 확산하여, CF막과 절연막의 접촉성 이 저하되는 문제가 있었다. 또한, 이후의 성막 공정에서 CF막과 절연막을 열처리할 때, 절연막에 확산된 불소 원자에 의한 절연막의 부식으로 인해, 절연막이 박리된다고 하는 문제도 있었다.
그런데, 상기 플라즈마 성막 공정은 통상 플라즈마 성막 장치에 의해 실시된다. 최근에, 마이크로파 전계에 의해 플라즈마를 생성함으로써 막을 형성하는 마이크로파 플라즈마 성막 장치가 이러한 성막 장치의 일종으로 주목을 받아 왔다. 이 마이크로파 플라즈마 성막 장치에 따르면, 종래의 성막 장치에 비해, 고밀도의 플라즈마를 확보할 수 있고, 따라서, 기판에 대한 성막 공정을 단시간에 효과적으로 실행할 수 있다.
상술한 마이크로파 플라즈마 성막 장치는, 예를 들면, 처리 용기 내에서 기판을 재치하기 위한 재치대를 구비하고 있다. 처리 용기의 상부에는 래디얼 라인 슬롯 안테나(RLSA: Radial Line Slot Antenna)와, 래디얼 라인 슬롯 안테나로부터의 마이크로파를 통과시키고 가스를 공급하는 샤워 플레이트가 마련되어 있다. 또한, 마이크로파 플라즈마 성막 장치는 처리 용기의 벽면으로부터 공급되는 막 공급 재료 가스를 이용한다.
마이크로파 플라즈마 성막 장치를 이용하여 성막을 행하기 위한 플라즈마 처리 방법으로서 예컨대 다음과 같은 방법들이 알려져 있다. 예를 들면, 일본 공개특허 공보 2005-093737에는 기판에 공급되는 래디컬과 이온의 양을 최적화함으로써, 짧은 시간에 낮은 온도로 기판 상에 고품질의 막을 형성할 수 있는 플라즈마 처리 방법이 개시되어 있다. 또한, 일본 공개특허 공보 2006-324023에는 샤워 플레이트의 온도를 원하는 온도로 유지함으로써 샤워 플레이트의 변형 또는 비틀림을 최소화할 수 있고, 샤워 플레이트 온도의 면내 균일성을 향상시킬 수 있는 플라즈마 성막 장치가 개시되어 있다.
또한, 일본 공개특허 공보 2005-150612에는 플라즈마 여기용 가스가 처리 용기에 공급되기 전에 플라즈마화하는 것을 방지하고, 고주파 공급 측 영역 내, 즉, 플라즈마 발생 영역 내에서 적절히 플라즈마를 생성하도록 구성된 플라즈마 성막 장치를 개시한다. 또한, 국제 공개특허 공보 2007-74127에 따르면, 마이크로파 도입부의 유전체 샤워 플레이트의 표면에 처리 가스의 해리 또는 결합으로 인한 막의 퇴적이 발생하지 않기 때문에 처리에 이용된 가스의 종류에 상관 없이 플라즈마의 안정성을 유지할 수 있는 플라즈마 처리 장치가 개시되어 있다.
그러나, 상술한 문헌에 기재된 어느 방법에 의해서도 기판 상에 형성된 막의 내열성의 개선 또는 지나친 해리의 방지가 충분히 이루어지지 못했다. 그 결과, 기판 상에 형성된 막들 간의 접촉성이 저하된다고 하는 문제가 있었다. 또한, 기판에 형성된 막의 경우, 다양한 조건 하에서 기능할 수 있는 특성이 요구되고 있다. 또한, 제조 비용과 관련하여, 제조 공정의 생략과 재료비의 감소가 요구되고 있다.
본 발명의 일 측면에 따르면, 불화 절연막 및 상기 불화 절연막 상에 형성된 SiCN막을 포함하는 반도체 소자가 제공되고, 상기 SiCN막 내의 질소 밀도는 불화 절연막과 SiCN막 사이의 계면에서 멀어질수록 감소한다.
상기 질소 밀도는 서서히 감소할 수 있다. 상기 SiCN막은 복수개의 영역으로 분리된 용기 내에서 플라즈마 가스를 반응시킴으로써 형성될 수 있다. 또한, 상기 SiCN막은 상기 복수개의 영역으로의 가스의 유량비를 조절함으로써 형성될 수 있다.
상기 SiCN막의 내부를 형성하기 위한 유량비는 상기 SiCN막의 외부를 형성하기 위한 유량비와 상이할 수 있다. 상기 용기는 상부 영역과 하부 영역을 구비하고, 상기 SiCN막의 외부를 형성하는 경우, 상기 상부 영역으로 유입되는 가스의 양은 상기 하부 영역으로 유입되는 가스의 양보다 많을 수 있다.
상기 용기는 상부 영역과 하부 영역을 구비하고, 상기 SiCN막의 내부를 형성하는 경우, 상기 하부 영역으로 유입되는 가스의 양이 상기 상부 영역으로 유입되는 가스의 양보다 많을 수 있다. 상기 상부 영역으로는 첨가 가스가 유입되고, 상기 하부 영역으로는 재료 가스가 유입될 수 있다. 가스의 유량비는 시간에 따라 조정될 수 있다.
본 발명에 있어서, CFx막과의 계면 근처에서는 높은 내불소성(fluorine-resistance)을 갖고, 전체적으로는 낮은 유전율을 갖는 SiCN막이 하드 마스크로서 형성될 수 있다.
상술한 방법이 기판 상에 형성된 막 위에 새로운 막을 더 형성하기 위해 이용될 경우, 상기 막의 지나친 해리가 방지될 수 있다. 막이 지나치게 해리될 경우, 그것은 에칭종(etching species)이 되어 성막에 기여할 수 없게 된다. 막의 지나친 해리가 방지될 수 있을 때, 상기 막은 성막종(forming species)이 되고, 따라서 막들간의 접촉성이 개선될 수 있다. 또한, 상술한 방법을 이용하여 형성된 막은 그 내열성(한계 허용 온도)이 현저히 개선된다.
또한, 상술한 방법에 의해, 다양한 특성을 갖는 막을 형성할 수 있다. 또한, 상술한 방법을 이용하여, 다양한 구성 성분을 갖는 막을 형성할 수 있다. 따라서, 상기 막의 특성 및 그 구성 성분을 제어할 수 있다.
또한, 상술한 방법에서 동일한 종류의 가스들을 이용할 경우, 그 양자를 위한 해리 조건이 다르다. 그 결과, 다른 종류의 가스를 이용하는 경우, 가스 성분들이 영역에 공존하게 된다. 따라서, 고비용 가스 대신 저비용 가스를 이용할 수 있다. 또한, 고비용 가스를 이용하여 형성된 막과 유사한 구조의 막을 형성할 수 있다.
상술한 방법을 이용하여, 시간에 따라 가스의 유량비를 조절함으로써, 더 많은 특성을 갖는 막과 더 많은 구성 성분을 갖는 막을 형성할 수 있다. 따라서, 상기 막의 특성 및 그 구성 성분을 더 효과적으로 제어할 수 있다. 또한, 고비용 재료 대신 저비용 재료를 이용함으로써, 제조 비용이 절감될 수 있다.
상술한 바와 같이 가스 유량비를 변화시키는 방법을 이용함으로써, 막의 표면 조성과 내부 조성이 변화될 수 있다. 예를 들면, 막의 표면 구조가 고유전율 및 높은 기계적 강도를 가지는 경우에도, 상기 막의 내부 구조는 기계적 강도 및 유전율이 낮은 구조로 구성될 수 있다. 또한, 막의 기계적 강도와 내열 강도를 향상시키기 위해 저유전율 재료에 대해 경화(cure)라고 불리는 포스트 성막 공정을 실시하는 것이 일반적이지만, 상술한 방법을 이용함으로써 이러한 공정을 생략하는 것이 가능하다.
도 1 및 도 2는 본 발명의 제 1 실시예에 따른 마이크로파 플라즈마 처리 장치의 구조를 도시하고 있다.
도 3은 도 1 및 도 2에 도시된 마이크로파 플라즈마 처리 장치의 처리 가스 공급 기구의 구조를 도시하는 사시도이다.
도 4는 도 3에 도시된 처리 가스 공급 기구의 일부를 구성하는 원반 형상의 도전체를 도시하는 저면도이다.
이하에, RLSA를 이용하여 플라즈마를 생성하는 CVD 장치에 대해 설명한다. 도 1 및 도 2는 본 발명의 제 1 실시예에 따른 마이크로파 플라즈마 처리 장치(10)의 구조를 도시하는 도면이다.
도 1을 참조하면, 마이크로파 플라즈마 처리 장치(10)는 처리 용기(11) 및, 상기 처리 용기(11) 내에 마련되어 처리 대상인 기판(12)을 정전척에 의해 보지(保持)하는 스테이지(13)를 구비한다. 바람직하게는, 스테이지(13)는 AlN 또는 Al2O3을 이용하여, 열간 등압 성형(hot isostatic pressing; HIP) 공정에 의해 형성된다. 처리 용기(11) 내에는 적어도 두 개, 바람직하게는 적어도 3개 이상의 배기구(111A)가, 스테이지(13)를 둘러싼 공간(11A) 내에 등간격으로, 즉, 스테이지(13) 상의 기판(12)에 대해 축대칭으로 형성되어 있다. 처리 용기(11)는 이하에 설명할 점층 리드 스크류 펌프(gradational lead screw pump)에 의해 배기구(111A)를 거쳐 배기되어 저압이 된다.
처리 용기(11)는 바람직하게는 Al을 포함하는 오스테나이트 스텐인리스 강(austenite stainless steel)으로 형성되고, 그 내벽면에 산화 알루미늄으로 이루어진 보호막이 산화 공정에 의해 형성되어 있다. 또한, 처리 용기(11)의 외벽의 일부에는, HIP 공정에 의해 형성된 원반 형상의 고밀도 Al2O3 샤워 플레이트(14)가 상기 외벽의 일부로서 기판(12)에 대응하여 형성되어 있다. 샤워 플레이트(14)는 다수의 노즐 개구(14A)를 구비하고 있다. HIP 공정으로 형성한 Al2O3 샤워 플레이트(14)는 첨가제 Y2O3를 이용하여 형성되고, 0.03% 이하의 기공률을 가지고 있다. 이는 상기 Al2O3 샤워 플레이트에는 실질적으로 기공 또는 핀홀이 없으며, 세라믹에 대해 AlN만큼은 아니더라도 30 W/mK의 매우 높은 열전도성을 가짐을 의미한다.
샤워 플레이트(14)는 씰 링(111S)을 거쳐 처리 용기(11)에 장착되어 있고, 역시 HIP 공정에 의해 고밀도 Al2O3로 이루어진 커버 플레이트(15)가 씰 링(111T)을 거쳐 샤워 플레이트(14) 상에 마련되어 있다. 샤워 플레이트(14)에서 커버 플레이트(15)와 접하는 측에는, 플라즈마 통로로 기능하는 각 노즐 개구(14A)와 연통하는 오목부(凹部)(14B)가 형성되어 있다. 또한, 오목부(14B)는, 처리 용기(11)의 외벽에 형성된 플라즈마 도입구(111P)와 연통하는, 샤워 플레이트(14)의 내부에 형성된 또 다른 플라즈마 통로(14C)와도 연통하고 있다.
샤워 플레이트(14)는 처리 용기(11)의 내벽 상에 형성된 연장부(111B)에 의해 지지되어 있다. 전기 방전을 방지하기 위해서, 상기 연장부(111B)에서 샤워 플레이트(14)를 지지하는 부분은 곡면으로 형성되어 있다.
따라서, 플라즈마 도입구(111P)에 공급된 Ar 또는 Kr 등의 플라즈마는, 샤워 플레이트(14) 내의 통로(14C, 14B)를 지난 후, 개구(14A)를 통해 샤워 플레이트(14) 직하의 공간(11B)으로 균일하게 공급된다.
커버 플레이트(15)상에는, 도 2에 도시한 다수의 슬롯(16A, 16B)을 구비하고 커버 플레이트(15)와 밀접되어 있는 원반 형상의 슬롯판(16), 슬롯판(16)을 보지하는 원반 형상의 안테나체(17), 및 슬롯판(16)과 안테나체(17) 사이에 개재되고, Al2O3, SiO2 또는 Si3N4 등의 저손실 유전체 재료로 형성된 지파판(18)을 구비한 래디얼 라인 슬롯 안테나(20)가 제공된다. 래디얼 라인 슬롯 안테나(20)는 씰 링(111U)에 의해 처리 용기(11) 상에 장착되어 있다. 2.45 GHz 또는 8.3 GHz의 주파수를 갖는 마이크로파가, 도시되지 않은 외부 마이크로파원으로부터 동축 도파관(21)을 거쳐 래디얼 라인 슬롯 안테나(20)로 공급된다. 이렇게 공급된 마이크로파는 슬롯판(16)의 슬롯(16A, 16B)으로부터 커버 플레이트(15) 및 샤워 플레이트(14)를 거쳐 처리 용기의 내부로 방사된다. 이에 의해, 개구(14A)로부터 샤워 플레이트(14) 직하의 공간(11B)으로 공급된 플라즈마가 마이크로파에 의해 여기된다. 여기서, 커버 플레이트(15)와 샤워 플레이트(14)는 Al2O3로 형성되고, 효율적인 마이크로파 투과창으로서 기능한다. 플라즈마 통로(14A 내지 14C)에서의 플라즈마 여기를 회피하기 위해, 플라즈마는 상기 통로(14A 내지 14C)에서 약 6666 Pa 내지 13332 Pa (약 50 내지 100 Torr)의 압력으로 유지된다.
래디얼 라인 슬롯 안테나(20)와 커버 플레이트(15)간의 접촉성을 개선하기 위해, 본 실시예의 마이크로파 플라즈마 처리 장치(10)는, 처리 용기(11)의 일부에 슬롯판(16)과 계합하는 링 형상의 홈을 구비한다. 상기 홈과 연통하는 배기구(11G)를 통해 상기 홈을 배기함으로써, 슬롯판(16)과 커버 플레이트(15) 사이에 형성된 간극 내의 압력이 감소하고, 래디얼 라인 슬롯 안테나(20)가 대기압에 의해 커버 플레이트(15)상으로 단단히 밀착된다. 여기서, 이러한 간극은 슬롯판(16)에 형성된 슬롯(16A, 16B) 뿐만 아니라, 다양한 이유로 형성된 다른 간극 또한 포함하는 것이다. 이러한 간극은 래디얼 라인 슬롯 안테나(20)와 처리 용기(11) 사이에 구비된 씰 링(111U)에 의해 밀봉된다.
슬롯판(16)과 커버 플레이트(15) 사이의 간극을 배기구(11G) 및 홈(111G)을 통해 저분자량의 불활성 가스로 채움으로써, 커버 플레이트(15)로부터 슬롯판(16)으로의 열 전달이 촉진된다. 높은 열 전도성과 고 이온화 에너지의 관점에서, 상기 불활성 가스로서 He를 이용하는 것이 바람직하다. 상기 간극이 He로 채워질 경우, 압력을 약 0.8 atm으로 설정하는 것이 바람직하다. 도 1의 구성에 있어서, 홈(111G)의 배기 및 홈(111G)으로의 불활성 가스의 충전을 위해서, 배기구(11G)에 밸브(11V)가 마련되어 있다.
동축 도파관(21)의 외측 도파관(21A)이 원반 형상의 안테나체(17)에 연결되고, 중심 도체(21B)는 지파판(18)에 형성된 개구를 거쳐 슬롯판(16)에 연결되어 있다. 따라서, 동축 도파관(21)에 공급된 마이크로파는 안테나체(17)와 슬롯판(16) 사이에서 반경 방향으로 전반하여 슬롯(16A, 16B)으로부터 방출된다.
도 2는 슬롯판(16)에 형성된 슬롯(16A, 16B)을 도시한다. 도 2를 참조하면, 슬롯(16A)과 함께 동심원상으로 배열되어 있고, 각 슬롯(16A)에 대해 슬롯(16B)이 각각 형성되어 있다. 슬롯(16B)은 슬롯(16A)과 수직으로 교차하고, 또한, 슬롯(16A)과 동심원상으로 배열되어 있다. 슬롯(16A, 16B)은 슬롯판(16)의 반경 방향을 따라 지파판(18)에 의해 파장 단축된 마이크로파의 파장에 해당하는 간격을 갖도록 형성되고, 그 결과, 마이크로파가 거의 평면파의 형태로 슬롯판(16)으로부터 방사된다. 슬롯(16A)과 슬롯(16B)이 상호 수직 관계로 형성되어 있기 때문에, 이렇게 방사된 마이크로파는 두 개의 수직 편광 성분을 포함하는 원편파를 형성한다.
도 1의 플라즈마 처리 장치에서, 안테나체(17) 상에는 냉매수 통로(19A)가 형성된 냉매 블록(19)이 마련되어 있다. 냉매수 통로(19A) 내의 냉매수에 의해 냉매 블록(19)을 냉각함으로써, 샤워 플레이트(14)에 축적된 열이 래디얼 라인 슬롯 안테나(20)를 거쳐 흡수된다. 냉매수 통로(19A)는 냉매 블록(19) 상에 나선형으로 형성되어 있고, 산화-환원 전위가 제어된 냉매수가 그곳으로 공급된다. 산화-환원 전위의 제어는 냉매수에 용해되어 있는 산소를 H2 가스의 버블링에 의해 제거함으로써 실행된다.
도 1의 마이크로파 플라즈마 처리 장치(10)에 있어서, 처리 용기(11) 내에는 샤워 플레이트(14)와 스테이지(13)상의 기판(12)과의 사이에 처리 가스 공급 기구(31)가 설치되어 있다. 처리 가스 공급 기구(31)는 격자 형으로 배열된 가스 통로(31A)를 구비하고, 처리 용기(11)의 외벽에 마련된 처리 가스 도입 포트(111R)로부터 공급된 처리 가스를 다수의 처리 가스 노즐 개구를 통해 방출한다. 이에 의해, 처리 가스 공급 기구(31)와 기판(12) 사이의 공간(11C)에서 소망하는 균일한 기판 처리가 실현된다. 이러한 기판 처리는 플라즈마 산화 처리, 플라즈마 질화 처리, 플라즈마 산질화 처리 및 플라즈마 CVD 처리를 포함한다. 또한, C4F8, C5F8 또는 C4F6 등의 쉽게 분해되는 불화탄소 가스, 혹은 F 또는 Cl을 포함하는 에칭 가스를 공급함으로써, 그리고 추가로 고주파 전원(13A)으로부터 스테이지(13)로 고주파 전압을 인가함으로써, 기판(12)의 반응성 이온 에칭을 실행하는 것도 가능하다.
본 실시예에 따른 마이크로파 플라즈마 처리 장치(10)에 있어서, 처리 용기(11)의 외벽을 약 150℃까지 가열함으로써, 처리 용기의 내벽에 반응 부생성물이 퇴적하는 것을 피할 수 있다. 이에 의해, 하루에 한번 정도 드라이 클리닝 공정을 수행하는 것만으로, 마이크로파 플라즈마 처리 장치(10)가 지속적으로 신뢰성 높게 작동할 수 있다.
도 3은 도 1의 처리 가스 공급 기구(31)의 구조를 보여주는 사시도이다. 도 3을 참조하면, 처리 가스 공급 기구(31)는, Al에 Mg 또는 스테인리스 강을 첨가한 Al 합금 등의 원반 형상의 도전성 부재(311, 312)를 적층하여 형성된다. 플라즈마 통로로 쓰이기 위해 격자 형상으로 배열된 개구(31A)가 마련되어 있다. 예를 들면, 개구(31A)는 19 mm X 19 mm의 크기를 갖고, 행과 열 방향 모두에 있어 24 mm의 간격으로 배열되어 있다. 처리 가스 공급 기구(31)는 약 8.5 mm의 총 두께를 갖고, 통상, 기판(12)으로부터 약 16 mm 정도의 간격을 두고 장착된다.
도 4는 도 3의 원반 형상의 도전성 부재(311)의 구조를 도시하는 저면도이다. 도 4를 참조하면, 원반 형상의 도전성 부재(311)에는, 원반 형상의 도전성 부재(311)의 외주를 따라 형성되며 도 4에 파선으로 도시된 처리 가스 공급로(31C)와 연통하는 격자 형상의 처리 가스 통로(31B)가 마련되어 있다. 처리 가스 공급로(31C)는 처리 가스 도입 포트(111R)에 연결되어 있다. 원반 형상의 도전성 부재(311)의 반대측 표면에는, 처리 가스 통로(31B)와 연통하는 다수의 처리 가스 노즐 구멍(31D)이 형성되어 있다. 처리 가스는 처리 가스 노즐 구멍(31D)으로부터 원반 형상의 도전성 부재(312)로 방출된다.
본 발명에 따른 마이크로파 플라즈마 처리 장치(10)를 이용하여 기판 상에 막을 형성하기 위한 본 실시예에 대해, 구체적으로 예를 들어 보다 상세하게 설명한다. 본 발명에 있어서, 마이크로파 플라즈마 처리 장치(10)에서 공간(11B) 및 공간(11C)에 도입되는 가스의 유량비를 변화시킴으로써, 서로 다른 분자 조성비를 갖는 막을 적층할 수 있다. 예를 들면, 트리메틸실란(trimethylsilane) 및 질소 가스를 공간(11B) 및 공간(11C) 양쪽에 모두 공급할 경우, 기판 상에는 SiCN 하드 마스크가 형성된다. 그러나, 이 경우, 막의 계면 영역(interface region) 형성 시간과 막 영역(film region) 형성 시간 사이에 공간(11B)과 공간(11C)에서의 유량비를 변경하면, 계면 영역과 막 영역 각각에서 서로 다른 분자 조성비를 갖는 SiCN막을 형성할 수 있다.
통상적으로, CFx막 등이 기판 상에 적층되고, 그 위에 SiCN막이 적층된다. 예를 들면, SiCN막이 CFx막 상에 적층되기 시작할 때(즉, 계면 영역의 형성시)에는, 공간(11B)으로의 유량이 공간(11C)으로의 유량보다 크게 설정되고, 반면, 막 영역의 성막 시에는, 공간(11C)으로의 유량이 공간(11B)으로의 유량보다 크게 설정된다. 이에 의해, 1:1의 유량비로 막을 형성하는 경우에 비해서, 계면 영역에서는 Si-N 결합 비율이, 막 영역에서는 Si-C 결합 비율이 각각 증가하게 된다. CFx막과의 계면 근처에서는, CFx막과 SiCN막의 접착을 강화하기 위해, 높은 내불소성을 갖는 SiCN막이 선호된다. Si-N 결합 비율이 높은 SiCN막은 높은 내불소성을 갖게 되고, 따라서, 이러한 처리에 의해 막을 형성하는 것은 바람직하다. 반면에, Si-N 결합 비율이 높은 SiCN의 경우, Si-C 결합 비율이 높은 SiCN막에 비해 유전율이 높게 된다. 따라서, 계면 영역 근처를 제외한 영역, 즉 막 영역에서는, Si-C 결합 비율이 높은 SiCN막이 선호되고, 따라서, 상기의 처리에 의해 막을 형성하는 것이 바람직하다. 이러한 방법에 의해, CFx막과의 계면 근처에서는 높은 내불소성을 갖고 전체적으로는 낮은 유전율을 갖는 SiCN막이, 하드 마스크로서 형성될 수 있다.
상기의 공간(11B) 및 공간(11C)으로 도입되는 가스는 상기 언급한 예에 한정되지 않고, 다양한 종류의 가스가 이용될 수 있다. 통상적으로, 아르곤(Ar), 질소 가스(N2), 암모니아 가스(NH3), 수소 가스 등이 공간(11B)으로 도입될 수 있고, 트리메틸실란과 질소 가스의 혼합 가스, 실란, 디실란, 메틸실란(모노메틸실란, 디메틸실란, 트리메틸실란, 테트라메틸실란 등), 실라잔(메틸실라잔, 에틸실라잔 등) 등이 공간(11C)으로 도입될 수 있다. 기판 상에 SiCN막을 형성하길 원할 경우, 아르곤 가스를 공간(11B)으로, 트리메틸실란과 질소가스의 혼합 가스를 공간(11C)으로 각각 도입하는 것이 바람직하다. 반면에, 기판 상에 SiC막을 형성하길 원할 경우에는, 아르곤 가스를 공간(11B)으로, 트리메틸실란을 공간(11C)으로 각각 도입하는 것이 바람직하다. 또한, 기판 상에 SiN막을 형성하길 원할 경우에는, 아르곤 가스를 공간(11B)으로, 실란 또는 디실란을 공간(11C)으로 각각 공급하는 것이 바람직하다. 또한, 질소 가스와 트리메틸실란을 공간(11B)과 공간(11C) 각각에 도입한 경우에도 SiCN막을 형성할 수 있다.
상기 방법 중의 어느 것에 의해서 SiCN, SiC 또는 SiN막을 형성하더라도, 공간(11B)과 공간(11C)으로의 가스의 유량비를 변경함으로써, 각기 다른 분자 성분비를 갖는 막을 형성할 수 있다. 상기 설명에서 언급된 "해리"는 형성된 막의 막 성분이 해리되는 것을 의미하는 것이 아니라, 공간(11B) 또는 공간(11C)으로 도입된 가스가 가스의 반응시 해리 상태가 된다는 것이고, 이 상태에서 상기 반응에 의거하여 막이 형성된다.
이상, 본 발명의 일실시예에 대해 설명했지만, 본 발명은 상기의 예에 한정되지 않는다. 예를 들면, 기판 상에 막을 형성하는 경우에 대해 설명했지만, 본 발명에 따른 성막 방법은 다른 종류의 막, 예를 들면, 전극막을 형성하는 경우에도 적용할 수 있다. 또한, 샤워 플레이트(14)로부터 공급되는 가스로서, 크세논 가스 또는 크립톤 가스 등의 다른 가스를 이용해도 좋다. 또한, 본 발명에 따른 성막 방법은 반도체 디바이스의 기판뿐만 아니라, 예를 들면, 액정 표시 디바이스 또는 유기 EL 소자를 제조하기 위한 기판에도 적용될 수 있다.
본 발명에 관한 기판 처리는, 예를 들면, 플라즈마 산화 처리, 플라즈마 질화 처리, 플라즈마 산질화 처리, 플라즈마 CVD 처리 등을 포함한다. 본 발명에 따른 마이크로파 플라즈마 처리 장치(10)는, 약 150℃의 온도로 처리 용기의 외벽을 가열함으로써, 반응 부생성물 등이 상술한 처리 용기(11)의 내벽에 퇴적하는 것을 방지할 수 있고, 따라서, 하루에 한 번 정도의 드라이 클리닝으로 계속 안정적으로 작동될 수 있다.

Claims (19)

  1. 불화 절연막(fluorinated insulating film)을 갖는 반도체 디바이스의 제조 방법으로서,
    상기 불화 절연막 상에 SiCN막을 형성하는 단계를 포함하며,
    상기 SiCN막 내의 질소의 밀도는, 상기 불화 절연막과 상기 SiCN막 간의 계면으로부터의 거리에 따라 감소하는 것인 반도체 디바이스의 제조 방법.
  2. 제 1 항에 있어서,
    상기 질소의 밀도는 서서히 감소하는 것인 반도체 디바이스의 제조 방법.
  3. 제 1 항에 있어서,
    상기 SiCN막은 복수개의 영역으로 분리된 용기 내에서 플라즈마 가스를 반응시킴으로써 형성되는 것인 반도체 디바이스의 제조 방법.
  4. 제 3 항에 있어서,
    상기 SiCN막은 상기 복수개의 영역으로 유입되는 가스의 유량비를 조절함으로써 형성되는 것인 반도체 디바이스의 제조 방법.
  5. 제 4 항에 있어서,
    상기 SiCN막의 내부를 형성하기 위한 유량비는 상기 SiCN막의 외부를 형성하기 위한 유량비와 다른 것인 반도체 디바이스의 제조 방법.
  6. 제 5 항에 있어서,
    상기 용기는 상부 영역 및 하부 영역을 구비하고, 상기 SiCN막의 외부를 형성할 때에는, 상기 상부 영역으로 유입되는 가스의 양이 상기 하부 영역으로 유입되는 가스의 양보다 많은 것인 반도체 디바이스의 제조 방법.
  7. 제 5 항에 있어서,
    상기 용기는 상부 영역 및 하부 영역을 구비하고, 상기 SiCN막의 내부를 형성할 때에는, 상기 하부 영역으로 유입되는 가스의 양이 상기 상부 영역으로 유입되는 가스의 양보다 많은 것인 반도체 디바이스의 제조 방법.
  8. 제 6 항에 있어서,
    상기 상부 영역으로는 첨가 가스가 유입되고, 상기 하부 영역으로는 재료 가스가 유입되는 것인 반도체 디바이스의 제조 방법.
  9. 제 4 항에 있어서,
    상기 가스의 유량비는 시간에 따라 조정되는 것인 반도체 디바이스의 제조 방법.
  10. 불화 절연막(fluorinated insulating film)을 갖는 반도체 디바이스의 제조 방법으로서,
    실리콘과 질소를 함유하는 가스 및 질소 가스를 마이크로파에 의해 여기함으로써 상기 불화 절연막 상에 SiCN막을 형성하는 단계를 포함하며,
    상기 질소 가스의 유량을 변화시킴으로써, 상기 SiCN막 내의 질소의 밀도가 상기 불화 절연막과 상기 SiCN막 간의 계면으로부터의 거리에 따라 감소하는 SiCN막을 얻는 것인 반도체 디바이스의 제조 방법.
  11. 반도체 디바이스에 있어서,
    불화 절연막(fluorinated insulating film); 및
    상기 불화 절연막 상에 직접 형성된 SiCN막을 포함하되,
    상기 SiCN막 내의 질소의 밀도는 상기 불화 절연막과 상기 SiCN막 간의 계면으로부터 멀어질수록 감소하는 것인 반도체 디바이스.
  12. 제 11 항에 있어서,
    상기 질소의 밀도는 서서히 감소하는 것인 반도체 디바이스.
  13. 제 11 항에 있어서,
    상기 SiCN막은 복수개의 영역으로 분리된 용기 내에서 플라즈마 가스를 반응시킴으로써 형성되는 것인 반도체 디바이스.
  14. 제 13 항에 있어서,
    상기 SiCN막은 상기 복수개의 영역으로 유입되는 가스의 유량비를 조절함으로써 형성되는 것인 반도체 디바이스.
  15. 제 14 항에 있어서,
    상기 SiCN막의 내부를 형성하기 위한 유량비는 상기 SiCN막의 외부를 형성하기 위한 유량비와 다른 것인 반도체 디바이스.
  16. 제 15 항에 있어서,
    상기 용기는 상부 영역 및 하부 영역을 구비하고, 상기 SiCN막의 외부를 형성할 때에는, 상기 상부 영역으로 유입되는 가스의 양이 상기 하부 영역으로 유입되는 가스의 양보다 많은 것인 반도체 디바이스.
  17. 제 15 항에 있어서,
    상기 용기는 상부 영역 및 하부 영역을 구비하고, 상기 SiCN막의 내부를 형성할 때에는, 상기 하부 영역으로 유입되는 가스의 양이 상기 상부 영역으로 유입되는 가스의 양보다 많은 것인 반도체 디바이스.
  18. 제 16 항에 있어서,
    상기 상부 영역으로는 첨가 가스가 유입되고, 상기 하부 영역으로는 재료 가스가 유입되는 것인 반도체 디바이스.
  19. 제 14 항에 있어서,
    상기 가스의 유량비는 시간에 따라 조정되는 것인 반도체 디바이스.
KR1020107001702A 2007-07-25 2008-07-24 반도체의 성막 방법 KR101139546B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US96194207P 2007-07-25 2007-07-25
US60/961,942 2007-07-25
US12/008,770 2008-01-14
US12/008,770 US8197913B2 (en) 2007-07-25 2008-01-14 Film forming method for a semiconductor
PCT/US2008/009044 WO2009014748A1 (en) 2007-07-25 2008-07-24 Film forming method for a semiconductor

Publications (2)

Publication Number Publication Date
KR20100022535A KR20100022535A (ko) 2010-03-02
KR101139546B1 true KR101139546B1 (ko) 2012-04-27

Family

ID=40281683

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107001702A KR101139546B1 (ko) 2007-07-25 2008-07-24 반도체의 성막 방법

Country Status (6)

Country Link
US (2) US8197913B2 (ko)
JP (1) JP5204229B2 (ko)
KR (1) KR101139546B1 (ko)
CN (1) CN101765904B (ko)
TW (1) TWI406338B (ko)
WO (1) WO2009014748A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100416308B1 (ko) * 1999-05-26 2004-01-31 동경 엘렉트론 주식회사 플라즈마 처리 장치
US8962454B2 (en) 2010-11-04 2015-02-24 Tokyo Electron Limited Method of depositing dielectric films using microwave plasma
US9543123B2 (en) * 2011-03-31 2017-01-10 Tokyo Electronics Limited Plasma processing apparatus and plasma generation antenna
JP6046351B2 (ja) * 2012-01-19 2016-12-14 日新電機株式会社 絶縁膜およびその製造方法
US9431235B1 (en) 2015-04-24 2016-08-30 International Business Machines Corporation Multilayer dielectric structures with graded composition for nano-scale semiconductor devices
KR102616489B1 (ko) 2016-10-11 2023-12-20 삼성전자주식회사 반도체 장치 제조 방법
US11149350B2 (en) * 2018-01-10 2021-10-19 Asm Ip Holding B.V. Shower plate structure for supplying carrier and dry gas

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064302A (ja) * 2003-08-15 2005-03-10 Tokyo Electron Ltd 成膜方法、半導体装置の製造方法、半導体装置、基板処理システム
JP2006128591A (ja) * 2004-01-13 2006-05-18 Tokyo Electron Ltd 半導体装置の製造方法及び成膜システム

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000074127A (ja) 1998-08-26 2000-03-07 Bridgestone Corp 防振装置
EP1146555B1 (en) * 1999-03-09 2007-12-12 Tokyo Electron Limited Production method for a semiconductor device
JP4260764B2 (ja) * 1999-03-09 2009-04-30 東京エレクトロン株式会社 半導体装置の製造方法
KR100416308B1 (ko) 1999-05-26 2004-01-31 동경 엘렉트론 주식회사 플라즈마 처리 장치
JP2001284340A (ja) * 2000-03-30 2001-10-12 Hitachi Kokusai Electric Inc 半導体製造装置および半導体装置の製造方法
US6458718B1 (en) * 2000-04-28 2002-10-01 Asm Japan K.K. Fluorine-containing materials and processes
US6657284B1 (en) * 2000-12-01 2003-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Graded dielectric layer and method for fabrication thereof
JP4727057B2 (ja) * 2001-03-28 2011-07-20 忠弘 大見 プラズマ処理装置
JP4257051B2 (ja) * 2001-08-10 2009-04-22 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
DE10238024B4 (de) * 2002-08-20 2007-03-08 Infineon Technologies Ag Verfahren zur Integration von Luft als Dielektrikum in Halbleitervorrichtungen
JP4454242B2 (ja) * 2003-03-25 2010-04-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
EP1630250B1 (en) * 2003-03-28 2013-03-06 Toyo Seikan Kaisha, Ltd. Chemical vapor deposition film formed by plasma cvd process and method for forming same
US7144803B2 (en) * 2003-04-17 2006-12-05 Semiconductor Research Corporation Methods of forming boron carbo-nitride layers for integrated circuit devices
JP3940095B2 (ja) * 2003-05-08 2007-07-04 忠弘 大見 基板処理装置
JP2005093737A (ja) 2003-09-17 2005-04-07 Tadahiro Omi プラズマ成膜装置，プラズマ成膜方法，半導体装置の製造方法，液晶表示装置の製造方法及び有機ｅｌ素子の製造方法
JP4393844B2 (ja) 2003-11-19 2010-01-06 東京エレクトロン株式会社 プラズマ成膜装置及びプラズマ成膜方法
CN100433294C (zh) * 2004-01-13 2008-11-12 东京毅力科创株式会社 半导体装置的制造方法以及成膜系统
JP2005213633A (ja) * 2004-02-02 2005-08-11 L'air Liquide Sa Pour L'etude & L'exploitation Des Procede S Georges Claude 化学気相成長法によるシリコン窒化物膜またはシリコンオキシ窒化物膜の製造方法
US7033940B1 (en) * 2004-03-30 2006-04-25 Advanced Micro Devices, Inc. Method of forming composite barrier layers with controlled copper interface surface roughness
US20050250346A1 (en) * 2004-05-06 2005-11-10 Applied Materials, Inc. Process and apparatus for post deposition treatment of low k dielectric materials
US7776736B2 (en) * 2004-05-11 2010-08-17 Tokyo Electron Limited Substrate for electronic device capable of suppressing fluorine atoms exposed at the surface of insulating film from reacting with water and method for processing same
JP4555143B2 (ja) * 2004-05-11 2010-09-29 東京エレクトロン株式会社 基板の処理方法
US7456093B2 (en) * 2004-07-03 2008-11-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method for improving a semiconductor device delamination resistance
JP2006073569A (ja) * 2004-08-31 2006-03-16 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP4664119B2 (ja) 2005-05-17 2011-04-06 東京エレクトロン株式会社 プラズマ処理装置
KR101272097B1 (ko) * 2005-06-03 2013-06-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 집적회로 장치 및 그의 제조방법
EP1898455B1 (en) * 2005-06-20 2013-05-15 Tohoku University Process for producing an interlayer insulating film
US7915166B1 (en) * 2007-02-22 2011-03-29 Novellus Systems, Inc. Diffusion barrier and etch stop films

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064302A (ja) * 2003-08-15 2005-03-10 Tokyo Electron Ltd 成膜方法、半導体装置の製造方法、半導体装置、基板処理システム
JP2006128591A (ja) * 2004-01-13 2006-05-18 Tokyo Electron Ltd 半導体装置の製造方法及び成膜システム

Also Published As

Publication number Publication date
JP2010534417A (ja) 2010-11-04
TW200913072A (en) 2009-03-16
CN101765904A (zh) 2010-06-30
US20090029066A1 (en) 2009-01-29
CN101765904B (zh) 2013-09-25
KR20100022535A (ko) 2010-03-02
US8197913B2 (en) 2012-06-12
US20100117204A1 (en) 2010-05-13
US8435882B2 (en) 2013-05-07
WO2009014748A1 (en) 2009-01-29
TWI406338B (zh) 2013-08-21
JP5204229B2 (ja) 2013-06-05

Similar Documents

Publication Publication Date Title
KR101139546B1 (ko) 반도체의 성막 방법
US7094708B2 (en) Method of CVD for forming silicon nitride film on substrate
US7803705B2 (en) Manufacturing method of semiconductor device and film deposition system
US7989365B2 (en) Remote plasma source seasoning
US20140186544A1 (en) Metal processing using high density plasma
KR101295604B1 (ko) 고품질 저온 질화규소층 형성 방법 및 장치
US5869149A (en) Method for preparing nitrogen surface treated fluorine doped silicon dioxide films
KR100824088B1 (ko) 성막 처리 방법
US20040018750A1 (en) Method for deposition of nitrogen doped silicon carbide films
KR20080107270A (ko) 무기 실라잔계 유전체 막의 제조 방법
KR20010075566A (ko) 반도체 장치 및 그 제조 방법
JP4524354B2 (ja) マイクロ波プラズマ処理装置、それに用いる誘電体窓部材および誘電体窓部材の製造方法
JP2005093737A (ja) プラズマ成膜装置，プラズマ成膜方法，半導体装置の製造方法，液晶表示装置の製造方法及び有機ｅｌ素子の製造方法
KR100942179B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR20090085645A (ko) 성막 방법, 성막 장치 및 기억 매체, 그리고 반도체 장치
KR102453724B1 (ko) 개선된 스텝 커버리지 유전체
JP2022534801A (ja) 高エネルギー低線量プラズマを用いた窒化ケイ素ベースの誘電体膜の後処理の方法
TWI381445B (zh) 用來形成膜之電漿處理方法及以此方法製成之電子元件
WO2009123049A1 (ja) 高ストレス薄膜の成膜方法及び半導体集積回路装置の製造方法
JP3409006B2 (ja) 成膜方法及び半導体装置の製造方法
JP2005175085A (ja) 半導体装置の低誘電率絶縁膜形成方法、半導体装置および低誘電率絶縁膜形成装置
KR20160138078A (ko) 성막 방법, 반도체 장치 제조 방법 및 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170322

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee