KR100942179B1 - 반도체 장치 및 반도체 장치의 제조 방법 - Google Patents

반도체 장치 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR100942179B1
KR100942179B1 KR1020087005618A KR20087005618A KR100942179B1 KR 100942179 B1 KR100942179 B1 KR 100942179B1 KR 1020087005618 A KR1020087005618 A KR 1020087005618A KR 20087005618 A KR20087005618 A KR 20087005618A KR 100942179 B1 KR100942179 B1 KR 100942179B1
Authority
KR
South Korea
Prior art keywords
film
fluorine
gas
oxygen
silicon
Prior art date
Application number
KR1020087005618A
Other languages
English (en)
Other versions
KR20080034503A (ko
Inventor
요시유키 키쿠치
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20080034503A publication Critical patent/KR20080034503A/ko
Application granted granted Critical
Publication of KR100942179B1 publication Critical patent/KR100942179B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은, 기판과, 상기 기판 상에 형성된, 불소 첨가 카본막으로 이루어지는 절연막과, 상기 절연막 상에 형성된, 질화 실리콘막과 실리콘, 탄소 및 질소를 포함하는 막으로 이루어지는 배리어층과, 상기 배리어층 상에 형성된, 실리콘과 산소를 포함하는 막을 갖는 하드 마스크층을 구비하고, 상기 배리어층은, 질화 실리콘막과, 실리콘, 탄소 및 질소를 포함하는 막이 아래로부터 당해 순서로 적층되어 형성되고 있어, 불소 첨가 카본막 중의 불소가 하드 마스크층으로 이동하는 것을 억제하도록 기능하는 것을 특징으로 하는 반도체 장치이다.
Figure R1020087005618
탄소, 실리콘, 불소 첨가 카본막, 하드 마스크층

Description

반도체 장치 및 반도체 장치의 제조 방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은, 불소 첨가 카본막을 절연막 예를 들면 층간 절연막으로서 이용하는 타입의 반도체 장치 및 그 제조 방법에 관한 것이다.
반도체 장치의 고(高)집적화를 도모하기 위해, 다층 배선 구조가 채용되고 있다. 여기서, 각 층간을 절연하는 층간 절연막에 대해서는, 디바이스 동작의 더 한층 고속화를 도모하기 위해, 비(比)유전율을 낮게 하는 것이 요구되고 있다. 이러한 요청으로부터, 층간 절연막으로서, 탄소(C) 및 불소(F)의 화합물인 불소 첨가 카본막(플로로 카본막)을 채용하는 것이 검토되고 있다. 불소 첨가 카본막은, 원료 가스의 종류를 선정하면, 예를 들면 2.5 이하의 비유전율을 확보할 수 있다. 즉, 불소 첨가 카본막은, 층간 절연막으로서 극히 유효한 막이다.
한편, 불소 첨가 카본막은, 유기계(系)의 막이다. 이 때문에, 에칭 공정에 있어서, 불소 첨가 카본막을 에칭하는 가스는, 동시에 유기계 재료인 레지스트막도 에칭해 버린다. 이 때문에, 불소 첨가 카본막을 절연막으로서 이용할 때에는, 에칭시에 마스크로서의 기능을 수행하는(레지스트막과는 다른) 하드 마스크용의 박막을 불소 첨가 카본막의 위에 적층해 두는 것이 필요하다. 이 하드 마스크용의 박 막의 재질로서는, SiO2막 등이 알려져 있다.
일본공개특허공보 2005-302811호에는, 층간 절연막 전체의 비유전율이 높아지는 것을 억제하기 위해, 하드 마스크용의 박막으로서, SiO2막과, 비유전율이 낮은 산소 첨가 탄화규소(SiCO)막을 조합하여 이용하는 기술이 기재되어 있다. 이 SiCO막은, 예를 들면 산소를 20원자% 정도 포함하는 탄화규소막이다.
이 때에, 본건 발명자들은, 불소 첨가 카본막의 불소가 하드 마스크용의 박막으로 이동하는 것을 방지하기 위해, 불소 첨가 카본막과 하드 마스크용의 박막과의 사이에, 실리콘, 탄소 및 질소를 포함하는 막(이하「SiCN막」이라고 함)을 배리어층(Barrier Layer)으로서 형성하는 것을 검토하였다. 여기서, 배리어층으로서 SiCN막을 이용하는 것은, 실리콘과 산소와의 결합(Si-O 결합)을 갖는 박막에서는, 상기 막 중에 불소 첨가 카본막의 불소가 들어왔을 때에, 상기 불소에 의해 상기 Si-O 결합이 절단되어 버리고, 결과로서 불소가 하드 마스크층측으로 이동해 버리기 때문에, 상기 결합을 포함하지 않은 배리어층을 이용할 필요가 있기 때문이다.
그런데, 불소 첨가 카본막의 위에, SiCN막과, 하드 마스크용의 박막을 성막(成膜)할 때에는, 예를 들면 먼저 트리메틸실란 가스와 암모니아 가스를 플라즈마화함으로써, 플라즈마 CVD(Chemical Vapor Deposition)에 의해, 불소 첨가 카본막의 위에 SiCN막이 형성되고, 이어서, 실리콘과 탄소와 산소를 포함하는 가스를 플라즈마화함으로써, SiCN막의 위에 SiCO막이 형성되고, 그 후에, 실리콘과 산소를 포함하는 가스를 플라즈마화함으로써, SiCO막의 위에 SiO2막이 형성된다.
그러나, 이러한 프로세스에 따라 불소 첨가 카본막의 표면에 SiCN막과 SiCO막과 SiO2막이 성막되는 경우, 이들의 성막 프로세스 중에, SiCN막 중에 불소 첨가 카본막으로부터 다량의 불소가 들어와 버리고, 집적 회로가 제조된 후의 예를 들면 400도로 열처리를 행하는 수소 어닐 공정이나 집적 회로 제조 도중의 열처리 프로세스시에, 열에 의해 SiCN막 중의 불소가 SiCN막을 빠져 나가, 하드 마스크층과 SiCN막과의 계면으로 이동해 버릴 가능성이 있다. 그리고, 상기 계면에서의 불소 농도가 높은 경우에는, 하드 마스크층이 SiCN막으로부터 벗겨져, 이 벗겨지는 힘에 의해, 구리 배선층이 단선되 버린다는 문제가 생길 수 있다.
여기서, 불소 첨가 카본막의 성막 프로세스 온도가 380℃ 정도로 높은 경우에는, 성막시에 불소 첨가 카본막으로부터 비산하는 불소의 양이 많았다. 따라서, SiCN막과 SiCO막과 SiO2막 등의 성막 프로세스시에, SiCN막 중으로 들어오는 불소의 양은 비교적 적고, 하드 마스크층과 SiCN막과의 계면으로 이동하는 불소의 양도 비교적 적기 때문에, 하드 마스크층의 막 벗겨짐은 발생하기 어려웠다.
그러나, 최근, 반도체 장치를 구성하는 막의 토탈(total) 비유전율을 보다 낮추고자 하는 요청에 기초하여, 상기 막으로의 부하를 경감하기 위해, 반도체 장치의 제조 프로세스 전체에서의 열량을 보다 낮게 하고자 하는 요망이 있다. 이에 따라, 불소 첨가 카본막의 성막 프로세스가 345℃ 정도의 온도로 행해지는 것이 검토되고 있다. 이러한 온도로 성막된 불소 첨가 카본막 중에는, 불소가 많이 남아 있기 때문에, 결과로서 SiCN막과 SiCO막과 SiO2막 등의 성막 프로세스시에, SiCN막 중으로 들어오는 불소의 양이 많아져, 앞서 설명한 바와 같이 하드 마스크층의 막 벗겨짐이 발생하기 쉬워져 버리는 문제가 생길 수 있다.
(발명의 요지)
본 발명은, 이상과 같은 문제점에 착안하여, 이를 유효하게 해결하기 위해 창안된 것이다. 본 발명의 목적은, 절연막인 불소 첨가 카본막의 위에, 배리어층을 통하여, 실리콘과 산소를 포함하는 하드 마스크층이 형성된 반도체 장치에 있어서, 불소 첨가 카본막으로부터 하드 마스크층으로의 불소의 빠져 나감을 억제하여, 열처리 후의 하드 마스크층의 막 벗겨짐을 효과적으로 억제할 수 있는 기술을 제공하는 것에 있다.
본 발명은, 기판과, 상기 기판 상에 형성된, 불소 첨가 카본막으로 이루어지는 절연막과, 상기 절연막 상에 형성된, 질화 실리콘 막과 실리콘, 탄소 및 질소를 포함하는 막으로 이루어지는 배리어층과, 상기 배리어층 상에 형성된, 실리콘과 산소를 포함하는 막을 갖는 하드 마스크층을 구비하고, 상기 배리어층은, 질화 실리콘막과, 실리콘, 탄소 및 질소를 포함하는 막이 아래로부터 상기 순서로 적층되어 형성되어 있어, 불소 첨가 카본막 중의 불소가 하드 마스크층으로 이동하는 것을 억제하도록 기능하는 것을 특징으로 하는 반도체 장치이다.
본 발명에 의하면, 불소 첨가 카본막으로 이루어지는 절연막으로부터 하드 마스크층으로의 불소의 빠져 나감과, 하드 마스크용의 박막을 성막할 때에 이용되는 산소에 의한 불소 첨가 카본막의 산화가 효과적으로 억제된다. 이 때문에, 본 발명에 의한 반도체 장치에서는, 각 막끼리의 밀착성이 향상되고, 후공정에 있어서 열처리가 행해질 때에도, 불소 첨가 카본막과 배리어층과의 사이나, 배리어층과 하드 마스크층과의 사이에서, 막 벗겨짐이 발생하는 것이 억제된다.
바람직하게는, 상기 하드 마스크층에 있어서의 실리콘과 산소를 포함하는 막은, 산소 첨가 탄화규소막 또는 이산화 실리콘막이다.
또한, 본 발명은, 기판 상에 불소 첨가 카본막으로 이루어지는 절연막을 성막하는 공정과, 상기 절연막이 성막된 상기 기판의 표면을, 실리콘 및 질소의 각 활성종(活性種)을 포함하는 플라즈마에 쐬여, 상기 절연막의 위에, 질화 실리콘막으로 이루어지는 제1 배리어층을 성막하는 공정과, 상기 제1 배리어층이 성막된 상기 기판의 표면을, 실리콘, 탄소 및 질소의 각 활성종을 포함하는 플라즈마에 쐬여, 상기 제1 배리어층의 위에, 실리콘, 탄소 및 질소를 포함하는 막으로 이루어지는 제2 배리어층을 성막하는 공정과, 상기 제2 배리어층이 성막된 상기 기판의 표면을, 실리콘 및 산소의 각 활성종을 포함하는 플라즈마에 쐬여, 상기 제2 배리어층의 위에, 실리콘과 산소를 포함하는 막을 성막하는 공정을 구비한 것을 특징으로 하는 반도체 장치의 제조 방법이다.
본 발명에 의하면, 불소 첨가 카본막으로 이루어지는 절연막으로부터 실리콘과 산소를 포함하는 막(하드 마스크층)으로의 불소의 빠져 나감과, 실리콘과 산소를 포함하는 막을 성막할 때에 이용되는 산소에 의한 불소 첨가 카본막의 산화가 효과적으로 억제된다. 이 때문에, 본 발명에 의한 제조 방법에 의해 제조된 반도체 장치에서는, 각 막끼리의 밀착성이 향상되고, 후공정에 있어서 열처리가 행해질 때에도, 불소 첨가 카본막과 제1 배리어층과의 사이나, 제2 배리어층과 실리콘과 산소를 포함하는 막(하드 마스크층)과의 사이에서, 막 벗겨짐이 발생하는 것이 억제된다.
바람직하게는, 상기 실리콘과 산소를 포함하는 막은, 산소 첨가 탄화규소막 또는 이산화 실리콘막이다.
도1 의 도1A 내지 도1C 는 본 발명의 일 실시 형태에 있어서의 불소 첨가 카본막의 성막 및 SiN막의 성막을 설명하기 위한 반도체 장치의 개략 설명도이다.
도2 의 도2A 내지 도2C 는 도1C 에 이은 본 발명의 일 실시 형태에 있어서의 SiCN막의 성막, SiCO막의 성막 및 SiO2막의 성막을 설명하기 위한 반도체 장치의 개략 설명도이다.
도3 의 도3A 내지 도3C 는 도2C 에 이은 본 발명의 일 실시 형태에 있어서의 반도체 장치의 제조 공정을 설명하기 위한 반도체 장치의 개략 설명도이다.
도4 의 도4A 내지 도4C 는 도3C 에 이은 본 발명의 일 실시 형태에 있어서의 반도체 장치의 제조 공정을 설명하기 위한 반도체 장치의 개략 설명도이다.
도5 는 본 발명의 일 실시 형태의 반도체 장치를 제조하기 위해 이용되는 진공 처리 시스템의 일 예를 나타내는 평면도이다.
도6 은 본 발명의 일 실시 형태의 반도체 장치를 제조하기 위해 이용되는 플라즈마 성막 장치의 일 예를 나타내는 종단 측면도이다.
도7 은 도6 의 플라즈마 성막 장치에 이용되는 제2 가스 공급부를 나타내는 평면도이다.
도8 은 도6 의 플라즈마 성막 장치에 이용되는 안테나부를 일부 단면으로 나타내는 사시도이다.
도9 의 도9A 및 도9B 는, 불소 첨가 카본막과 SiN막과 SiCN막과 SiCO막과 SiO2막을 적층한 적층 구조막(실시예 1) 중의 불소 농도를 나타내는 특성도이다.
도10 은 불소 첨가 카본막과 SiCN막과 SiCO막과 SiO2막을 적층한 적층 구조막(비교예 1) 중의 불소 농도를 나타내는 특성도이다.
도11 은 상기 비교예 1의 적층 구조막 중의 산소 이온 강도와, 불소 첨가 카본막과 SiN막과 SiCO막과 SiO2막을 적층한 비교예 2의 적층 구조막 중의 산소 이온 강도를 나타내는 특성도이다.
도12 는 상기 실시예 1의 적층 구조막 중의 산소 이온 강도와, 상기 비교예 2의 적층 구조막 중의 산소 이온 강도를 나타내는 특성도이다.
(발명을 실시하기 위한 최량의 형태)
본 발명에 따른 반도체 장치의 제조 방법의 일 실시 형태로서, 다층 배선 구조를 갖는 반도체 장치의 제조 방법으로서, 금속 예를 들면 구리로 이루어지는 n(n은 1이상의 정수)번째의 배선층의 위에 (n+1)번째의 배선층을 형성하는 경우를 예를 들어 설명한다.
도1A 는, 절연막(10) 내에 n번째의 배선층인 구리 배선층(11)이 형성된 상태의 기판(1)을 나타내고 있다. 기판(1)은, 예를 들면 반도체 웨이퍼이다. 본 실시 형태에서는, 탄소와 불소를 포함하는 화합물의 성막 가스, 예를 들면 C5F8 가스를 플라즈마화하여, 기판(1)이 놓여져 있는 분위기를 플라즈마 분위기로 함으로써, C5F8 가스로부터 생성된 활성종이 기판(1)의 표면에 퇴적하여, 도1B 에 나타내는 바와 같이 불소 첨가 카본막(20)으로 이루어지는 층간 절연막이 예를 들면 200nm의 막두께로 성막된다.
이와 같이 불소 첨가 카본막(20)이 형성된 후, 이 불소 첨가 카본막(20)의 위에, 제1 배리어층인 질화 실리콘막(이하 「SiN막」으로 함)(21)이 성막된다. 이 SiN막(21)은, 예를 들면 질소를 30∼60원자% 정도 포함하는 실리콘막이며, 여기서 말하는 제1 배리어층은, 후술하는 바와 같이 불소 첨가 카본막(20)으로부터의 불소의 SiN막(21)의 상층측으로의 이동을 억제하는 기능을 갖는 막이다.
SiN막(21)을 성막하기 위한 원료 가스로서는, 실리콘과 질소를 포함하는 가스, 예를 들면 디클로로실란(SiH2Cl2) 가스 및 암모니아(NH3) 가스가 이용된다. 이 디클로로실란 가스 및 암모니아 가스를 플라즈마화시킴으로써, 플라즈마 중에 포함되는 실리콘 및 질소의 각 활성종이 불소 첨가 카본막(20)의 표면에 퇴적하여, 도1C 에 나타내는 바와 같이, SiN막(21)이 성막된다. 이 때, 프로세스 압력은 예를 들면 13.3∼40Pa로 설정되고, 웨이퍼 온도는 예를 들면 345℃로 설정된다. 또한, SiN막(21)의 막두께는, 5∼20nm 정도인 것이 바람직하다.
이와 같이 불소 첨가 카본막(20)의 위에 SiN막(21)이 형성된 후, 이 SiN막(21)의 표면에, 도2A 에 나타내는 바와 같이, 제2 배리어층인 실리콘, 탄소 및 질소를 포함하는 막(이하 「SiCN막」으로 함)(22)이 성막된다. 이 SiCN막(22)은, 예를 들면 질소를 10∼30 원자% 정도 포함하는 탄화규소막이며, 여기서 말하는 제2 배리어층은, 후술하는 바와 같이 상기 SiCN막(22)의 상층측의 막의 성막 프로세스에서 이용되는 산소의 상기 SiCN막(22)의 하층측으로의 이동을 억제하는 기능을 갖는 막이다.
SiCN막(22)을 성막하기 위한 원료 가스로서는, 실리콘과 탄소와 질소를 포함하는 가스, 예를 들면 트리메틸실란(SiH(CH3)3) 가스 및 암모니아(NH3) 가스가 이용된다. 이 트리메틸실란 가스 및 암모니아 가스를 플라즈마화시킴으로써, 플라즈마 중에 포함되는 실리콘 및 탄소와 질소의 각 활성종이 SiN막(21)의 표면에 퇴적하여, 도2A 에 나타내는 바와 같이, 질화 실리콘막인 SiCN막(22)이 성막된다. 이 때, 프로세스 압력은 예를 들면 13.3∼40Pa로 설정되고, 웨이퍼 온도는 예를 들면 345℃로 설정된다. 또한 SiCN막(22)의 막두께는, 5∼20nm 정도인 것이 바람직하다.
이어서, 후공정에서 하드 마스크로서 사용되게 되는 제1 하드 마스크층인 SiCO막(23)이 성막된다.
SiCO막(23)을 성막하기 위한 원료 가스로서는, 실리콘을 포함하는 유기 화합물의 가스, 예를 들면 트리메틸실란 가스 및 산소(O2) 가스가 이용된다. 이 트리메 틸실란 가스 및 산소 가스를 플라즈마화시킴으로써, 플라즈마 중에 포함되는 실리콘, 탄소 및 산소의 각 활성종이 SiCN막(22)의 위에 퇴적하여, 도2B 에 나타내는 바와 같이, SiCO막(23)이 성막된다. 이 때, SiCO막(23)은, 예를 들면 50nm의 막두께로 성막된다.
이어서, 도2C 에 나타내는 바와 같이, SiCO막(23)의 표면에 상기 SiCO막(23)과는 다른 재질인 제2 하드 마스크층으로서의 이산화 실리콘(SiO2)막(24)이 성막된다.
SiO2막(24)을 성막하기 위한 원료 가스로서는, 예를 들면 테트라에틸오르토실리케이트(Si(OC2H5)4) 등의 유기 소스의 증기(가스) 및 산소 가스가 이용된다. 이 테트라에틸오르토실리케이트 가스 및 산소 가스를 플라즈마화시킴으로써, 플라즈마 중에 포함되는 실리콘 및 산소의 각 활성종이 SiCO막(23)의 위에 퇴적하여, SiO2막(24)이 성막된다. 이 때, SiO2막(24)은, 예를 들면 150nm의 막두께로 형성된다.
본 실시 형태에서는, 제1 배리어층과 제2 배리어층에 의해, 불소 첨가 카본막(20)과 하드 마스크층과의 사이의 배리어층이 형성되어 있다. 또한, 제1 하드 마스크층과 제2 하드 마스크층에 의해, 실리콘과 산소를 포함하는 막을 갖는 하드 마스크층이 형성되어 있다.
이상과 같은 적층 구조막에 대하여, 예를 들면 이하의 수법이 적용되어, 구리 배선층이나 비어홀이 형성되어 반도체 장치가 제조된다.
즉, Si02막(24)의 위에 레지스트막이 성막되고, 그리고, 패턴이 형성되어, 당해 레지스트 마스크를 이용하여 SiO2막(24)을 에칭함으로써 상기 패턴에 대응하는 형상의 제2 하드 마스크층이 얻어진다(도3A 참조).
그 후, 웨이퍼의 표면에 레지스트막(25)이 성막되고, 그리고, 상기 패턴보다도 폭이 좁은 제2 패턴이 형성되어(도3B 참조), 당해 레지스트 마스크를 이용하여 SiCO막(23)을 예를 들면 할로겐화물의 활성종을 포함하는 플라즈마에 의해 에칭함으로써 제1 하드 마스크층이 얻어진다. 그리고, 상기 제1 하드 마스크층을 이용하여, SiCN막(22), SiN막(21) 및, 불소 첨가 카본막(20)을, 예를 들면 산소 플라즈마에 의해 에칭함으로써, 오목부(26)가 형성된다(도3C 참조). 여기서, 산소 플라즈마에 의해 에칭함으로써, 레지스트막(25)과 불소 첨가 카본막(20)과의 선택비가 근사하기 때문에, 레지스트막(25)도 동시에 제거된다.
또한, SiO2막(24)으로 이루어지는 제2 하드 마스크를 이용하여, SiCO막(23)을 에칭하고, 또한, SiCN막(22), SiN막(21) 및, 불소 첨가 카본막(20)을 에칭함으로써, 앞선 에칭 공정에 의해 형성된 오목부(26)보다도 폭이 넓은 오목부(27)가 형성된다(도4A 참조). 또한, 폭이 좁은 오목부(26)가 비어홀에 상당하고, 폭이 넓은 오목부(27)가 상기 층의 회로의 배선 매입 영역(트랜치;trench)에 상당한다.
그 후, 도4B 에 나타내는 바와 같이, 배선 금속인 예를 들면 구리(28)가 매입되어, 오목부(27) 이외의 부분의 구리(28)는 예를 들면 CMP(Chemical Mechanical Polishing)으로 불리는 연마에 의해 제거되어, (n+1)층째의 구리 배선층(28)이 형 성된다(도4C 참조).
전술한 실시 형태에서는, 불소 첨가 카본막(20)과 하드 마스크층과의 사이에, 제1 배리어층인 SiN막(21)과 제2 배리어층인 SiCN막(22)을, 하측으로부터 상기 순서로 적층하여 형성하고 있다. 이에 따라, 불소 첨가 카본막(20)의 산화를 억제할 수 있음과 함께, 후공정에서 열처리 프로세스가 행해질 때에도 불소 첨가 카본막(20)으로부터 하드 마스크층으로의 불소의 빠져 나감이 방지될 수 있는 것이다.
실제로, 후술한 실시예에 의해, 본건 발명자들은, (i) SiN막(21)은, 불소에 대해서는 배리어성이 있기는 하지만, 산소에 대해서는 배리어성이 없는 것 및, (ii) SiCN막(22)은, 산소에 대해서는 배리어성이 있기는 하지만, 불소에 대해서는 배리어성이 없는 것을 발견했다(확인했다). 이 때문에, 배리어층으로서 SiN막(21)과 SiCN막(22)을 조합시키는 것으로 하여, 불소 첨가 카본막(20)의 위에 SiN막(21)과 SiCN막(22)을 하측으로부터 이 순서로 적층하여 형성함으로써, 불소 첨가 카본막(20)으로부터의 불소의 확산을 SiN막(21)에 의해 억제할 수 있고, 그리고, 불소 첨가 카본막(20)의 산화를 SiCN막(22)에 의해 억제할 수 있다. 또한, 불소 첨가 카본막(20)의 산화는, 하드 마스크층을 성막할 때에 발생하는 산소의 활성종에 기인한다고 상정되어 있다.
따라서, 본 실시 형태에 의하면, 후공정에 있어서 열처리 프로세스가 행해질 때에, SiN막(21)에 의해, 불소 첨가 카본막(20)으로부터 SiN막(21)의 상층측으로의 불소의 이동이 억제되기 때문에, SiCN막(22)과 SiCO막(23)과의 계면의 불소 농도가 높아져 하드 마스크층이 SiCN막으로부터 벗겨져 그에 수반하여 구리 배선층(11, 28)이 단선되는 것이 확실하게 억제될 수 있다.
또한, 불소 첨가 카본막(20)으로의 산소의 이동이 SiCN막(22)에 의해 억제될 수 있기 때문에, 하드 마스크층 성막시에 불소 첨가 카본막(20) 표면이 산화되어 SiN막(21)과의 밀착성이 저하하여 불소 첨가 카본막(20)과 SiN막(21)과의 사이에 막 벗겨짐이 발생되는 것도 억제될 수 있다.
또한, SiN막(21)은, 비유전율이 7로 크지만, 배리어층으로서 SiN막(21)과 SiCN막(22)을 조합하여 형성하고 있고, 각각의 두께는 5nm∼20nm 정도이기 때문에, 토탈 비유전율의 증가는 충분히 억제되어 있다.
이상과 같이, 본 실시 형태의 적층 구조막에서는, 불소 첨가 카본막(20)으로 이루어지는 절연막과, 상기 절연막의 상방에 형성된 실리콘과 산소를 포함하는 막을 갖는 하드 마스크층을 구비하는 경우에 있어서, 절연막과 하드 마스크층과의 사이에, 배리어층으로서 SiN막(21)과 SiCN막(22)을 불소 첨가 카본막(20)측으로부터 이 순서로 적층함으로써, 불소 첨가 카본막(20)과 배리어층과 하드 마스크층과의 사이의 밀착성이 높아지고, 이들의 사이에서의 막 벗겨짐이 확실하게 억제되는 것이다.
또한, 도2C 에서는, SiN막(21)의 위에 SiCN막(22)이 적층되고, 그 위에 SiCO막(23)이 성막되었지만, SiN막(21)과 SiCN막(22)이 교대로 복수층 형성되고 나서, SiCO막(23)이 형성되어도 좋다. 또한 하드 마스크층은, 실리콘과 산소를 포함하는 막을 구비하는 것이면 좋고, SiCO막(23)과 Si02막(24)의 사이에, 예를 들면 아모프 퍼스(Amorphous) 탄화규소막(a-SIC막) 등의 다른 재질의 하드 마스크층이 형성되어도 좋다.
이어서, 전술한 반도체 장치의 제조 방법을 실시하기 위한 반도체 제조 장치의 일 예에 대하여 설명한다. 도5 는, 앞서 설명한 기술한 도2C 까지의 공정, 즉, 불소 첨가 카본막(20), SiN막(21), SiCN막(22), SiCO막(23) 및 SiO2막(24)의 각 성막 공정을 행하기 위한 반도체 제조 장치를 나타내는 도면이다. 도5 중에 있어서, 부호(31) 및 부호(32)는, 웨이퍼의 반송 용기인 캐리어(C)가 게이트 도어(GT)를 통하여 대기측으로부터 반입되는 캐리어실이며, 부호(33)은 제1 반송실이며, 부호(34) 및 부호(35)는 예비 진공실이며, 부호(36)은 제2 반송실이다. 이들은 기밀(氣密) 구조로 되어 있고, 대기측과는 구획되어 있다. 제2 반송실(36) 및 예비 진공실(34, 35)은, 진공 분위기로 되어 있다. 캐리어실(31, 32) 및 제1 반송실(33)은, 진공 분위기로 되어 있지만, 불활성 가스 분위기로 되는 경우도 있다. 또한, 부호(37)은 제1 반송 수단이며, 부호(38)은 제2 반송 수단이다.
제2 반송실(36)에는, 층간 절연막인 불화 첨가 카본막(20)을 성막하기 위한 제1 성막 장치(40)와, 배리어층인 SiN막(21) 및 SiCN막(22)을 성막하기 위한 제2 성막 장치(41)와, 하드 마스크층인 SiCO막(23) 및 SiO2막(24)을 성막하기 위한 제3 성막 장치(50)가 기밀하게 접속되어 있다.
도5 의 반도체 제조 장치에 있어서, 캐리어(C) 내의 기판(1)은, 예를 들면, 제1 반송 수단(37)→예비 진공실(34)(또는 35)→제2 반송 수단(38)→제1 성막 장 치(40)라는 경로로 반송된다. 그리고, 제1 성막 장치(40)에서 불소 첨가 카본막(20)의 성막이 행해진다. 그 후, 이 기판(1)은, 제2 반송 수단(38)을 통하여, 대기에 쐬여지지 않는 상태로, 제2 성막 장치(41)로 반입된다. 그리고, 제2 성막 장치(41)에서, 불소 첨가 카본막(20)의 표면에, SiN막(21)과 SiCN막(22)이 이 순서로 형성된다. 그 후, 이 기판(1)은, 제3 성막 장치(50)로 반입된다. 그리고, 제3 성막 장치(50)에서, SiCN막(22)의 위에, SiCO막(23) 및 SiO2막(24)이 이 순서로 형성된다. 그 후, 이 기판(1)은, 전술과 반대의 경로로 캐리어(C) 내로 되돌려진다.
여기서, 불화 첨가 카본막(20)을 성막하는 제1 성막 장치(40)에 대하여, 도6 내지 도8 을 참조하면서 간단히 설명한다. 도중, 부호(61)은 처리 용기(진공 챔버)이며, 부호(62)는 온도조절 수단을 구비한 재치대(載置臺)이다. 재치대(62)에는, 예를 들면 13.56MHz의 바이어스용 고주파 전원(63)이 접속되어 있다.
처리 용기(61)의 상부에는, 재치대(62)와 대향하도록, 예를 들면 평면 형상이 대략 원형상으로 구성된 예를 들면 알루미나로 이루어지는 제1 가스 공급부(64)가 마련되어 있다. 이 가스 공급부(64)에 있어서의 재치대(62)와 대향하는 면에, 다수의 제1 가스 공급공(65)이 형성되어 있다. 제1 가스 공급공(65)은, 가스 유로(66)를 통하여, 제1 가스 공급로(67)에 연통하고 있다. 제1 가스 공급로(67)에는, 플라즈마 가스인 아르곤(Ar) 가스나 크립톤(Kr) 가스 등의 플라즈마 가스 공급원이 접속되어 있다.
또한, 재치대(62)와 제1 가스 공급부(64)와의 사이에는, 예를 들면 평면 형 상이 대략 원형상으로 구성된 도전체로 이루어지는 제2 가스 공급부(68)가 마련되어 있다. 제2 가스 공급부(68)에 있어서의 재치대(62)와 대향하는 면에, 다수의 제2 가스 공급공(69)이 형성되어 있다. 제2 가스 공급부(68)의 내부에는, 예를 들면 도7 에 나타내는 바와 같이, 연직 방향에 형성된 제2 가스 공급공(69)의 상단측과 연통하는 격자 형상의 가스 유로(71)가 형성되어 있다(제2 가스 공급공(69)의 하단은 개구하고 있다). 이 가스 유로(71)에, 제2 가스 공급로(72)의 일단측이 접속되어 있다. 또한, 제2 가스 공급부(68)에는, 당해 제2 가스 공급부(68)를 두께 방향으로 관통하도록, 다수의 개구부(73)가 형성되어 있다. 개구부(73)는, 플라즈마를 제2 가스 공급부(68)의 하방측의 공간에 통과시키기 위한 것이다. 개구부(73)는, 예를 들면 인접하는 가스 유로(71)의 사이에 형성되어 있다.
제2 가스 공급로(72)의 타단측은, 앞서 설명한 원료 가스인 C5F8 가스의 공급원(도시하지 않음)과 접속되어 있다. 이에 따라, 앞서 설명한 원료 가스인 C5F8 가스는, 제2 가스 공급로(72)를 통하여 가스 유로(71)에 순차로 통류(通流)하고, 상기 제2 가스 공급공(69)을 통하여, 제2 가스 공급부(68)의 하방측의 공간에 일관하게 공급된다. 또한, 도중, 부호(74)는 배기관으로, 진공 배기 수단(75)에 접속되어 있다.
제1 가스 공급부(64)의 상부측에는, 예를 들면 알루미나 등의 유전체에 의해 구성된 커버 플레이트(76)가 마련되어 있고, 커버 플레이트(76)의 상부측에는, 상기 커버 플레이트(76)와 밀접하도록, 안테나부(77)가 마련되어 있다. 이 안테나 부(77)는, 도8 에도 나타내는 바와 같이, 평면 형상이 원형으로 하면측이 개구하는 편평한 안테나 본체(78)와, 안테나 본체(78)의 상기 개구부를 막도록 마련된 원판 형상의 평면 안테나 부재(슬릿판)(79)를 구비하고 있다. 안테나 본체(78)와 평면 안테나 부재(79)는, 도체에 의해 구성되고, 편평한 중공의 원형 도파관을 구성하고 있다. 또한, 평면 안테나 부재(79)에는, 다수의 슬릿이 형성되어 있다.
또한, 평면 안테나 부재(79)와 안테나 본체(78)와의 사이에는, 예를 들면 알루미나나 산화규소, 질화규소 등의 저손실 유전체 재료에 의해 구성된 지상판(遲相板: 81)이 마련되어 있다. 이 지상판(81)은, 마이크로파의 파장을 짧게 하여 상기 도파관 내의 관내 파장을 짧게 하기 위한 것이다. 본 실시 형태에서는, 이들 안테나 본체(78), 평면 안테나 부재(79), 지상판(81)에 의해, 래디얼 라인 슬릿 안테나가 구성되어 있다.
이와 같이 구성된 안테나부(77)는, 평면 안테나 부재(79)가 커버 플레이트(76)에 밀접하도록 배치되고, 도시하지 않은 시일(Seal) 부재를 통하여, 처리 용기에 고정되어 있다. 한편, 이와 같이 구성된 안테나부(77)는, 동축(同軸) 도파관(82)에 의해 외부의 마이크로파 발생 수단(83)과 접속되어, 예를 들면 주파수가 2.45GHz 또는 8.4GHz의 마이크로파가 공급되도록 되어 있다. 이 때, 동축 도파관(82)의 외측의 도파관(82A)이, 안테나 본체(78)에 접속되고, 중심 도체(82B)가, 지상판(81)에 형성된 개구부를 관통하여, 평면 안테나 부재(79)에 접속되어 있다.
평면 안테나 부재(79)는, 예를 들면 두께 1mm 정도의 구리판으로 이루어지고, 도8 에 나타내는 바와 같이, 예를 들면 원편파(圓偏波)를 발생시키기 위한 다 수의 슬릿(84)이 형성되어 있다. 슬릿(84)의 배치에 대하여 구체적으로 설명하면, 근소하게 떨어져 대략 T자 형상으로 배치된 한 쌍의 슬릿(84A, 84B)의 조(組)가, 원주 방향을 따라 예를 들면 동심원 형상이나 소용돌이 형상으로 배치된다. 또한, 1조(1쌍)의 슬릿은, 근소하게 떨어져 대략 팔(八)자 형상으로 배치되어도 좋다. 1조의 슬릿(84A 및 84B)이 서로 대략 직교하는 관계로 배열되어 있음으로써, 2개의 직교하는 편파(偏波) 성분을 포함하는 원편파가 방사된다. 이 때, 1조의 슬릿(84A, 84B)을 지상판(81)에 의해 압축된 마이크로파의 파장에 대응한 간격으로 배열함으로써, 마이크로파는 평면 안테나 부재(79)에 의해 대략 평면파로서 방사된다.
이어서, 상기의 성막 장치(40)에 의해 실시되는 불소 첨가 카본막(20)의 성막 프로세스의 일 예에 대하여 설명한다. 먼저, 기판(1)이 처리 용기(61) 내로 반입되어 재치대(62) 상에 올려 놓여진다. 이어서, 처리 용기(61)의 내부가 소정의 압력까지 진공 흡인되어, 제1 가스 공급부(64)로부터 처리 용기(61) 내에 플라즈마 가스 예를 들면 Ar 가스가 소정의 유량 예를 들면 200sccm으로 공급됨과 함께, 원료 가스 공급부인 제2 가스 공급부(68)로부터 처리 용기(61) 내에 C5F8 가스가 소정의 유량 예를 들면 100sccm으로 공급된다. 그리고, 처리 용기(61) 내가 예를 들면 프로세스 압력 10.6Pa(80mTorr)로 조정되어 유지되고, 웨이퍼 온도가 345℃로 설정된다.
한편, 마이크로파 발생 수단(83)으로부터 2.45GHz, 3000W의 고주파(마이크로 파)가 공급되면, 이 마이크로파는, TM 모드 또는 TE 모드로 동축 도파관(82) 내를 전파한다. 그리고, 동축 도파관의 중심 도체(82B)를 통하여 평면 안테나 부재(79)의 중심부로부터 원주 둘레 영역을 향하여 방사 형상으로 전파되는 사이에, 슬릿(84A, 84B)으로부터 마이크로파가 커버 플레이트(76) 및 제1 가스 공급부(64)를 통하여 당해 제1 가스 공급부(64)의 하방측의 처리 공간을 향하여 방출된다.
이 때, 앞서 설명한 바와 같이 슬릿(84)이 형성(배치)되어 있기 때문에, 원편파는 평면 안테나 부재(79)의 면 전체로부터 대략 균일하게 방출된다. 이에 따라, 이 하방측의 공간의 전계(電界) 밀도가 균일화된다. 그리고, 이 마이크로파의 에너지에 의해, 제1 가스 공급부(64)와 제2 가스 공급부(68)와의 사이의 공간에 고밀도이며 균일한 예를 들면 아르곤 가스의 플라즈마가 여기된다. 한편, 제2 가스 공급부(68)로부터 취출되는 C5F8 가스는, 그 상방측으로부터 개구부(73)를 통하여 흘러 들어오는 상기 플라즈마에 접촉함으로써 활성화된다. 이 C5F8 가스로부터 생성되는 활성종이 기판(1)의 표면에 퇴적함으로써, 불소 첨가 카본막(20)으로 이루어지는 층간 절연막이 성막된다.
여기서, 플라즈마를 발생시키는 희 가스로서, 전술한 예에서는 Ar 가스를 이용하고 있지만, 그 외의 희 가스, 예를 들면 헬륨(He) 가스, 네온(Ne) 가스, 크립톤(Kr) 가스, 크세논(Xe) 가스 등을 이용할 수도 있다. 또한, 불소 첨가 카본막의 용도로서는, 층간 절연막에 한하지 않고 다른 절연막이어도 좋다. 불화 첨가 카본막의 원료 가스로서는, C5F8 가스에 한하지 않고, CF4 가스, C2F6 가스, C3F8 가 스, C3F9 가스 및 C4F8 가스 등을 이용해도 좋다.
SiN막(21) 및 SiCN막(22)을 성막하는 제2 성막 장치(41)로서는, 앞서 설명한 제1 성막 장치(40)와 동일한 구성의 장치가 이용될 수 있다. 이 경우, 제1 가스 공급로(67)에, 플라즈마 가스 예를 들면 Ar 가스의 공급원이 접속되고, 제2 가스 공급로(72)에, 디실란 가스의 공급원 및 질소 가스의 공급원과, 트리메틸실란 가스의 공급원이 접속된다.
이러한 제2 성막 장치(41)에 있어서는, 이미 불소 첨가 카본막(20)이 성막된 기판(1)이 처리 용기(61) 내로 반입되고, 이어서, 처리 용기(61)의 내부가 소정의 압력까지 진공 흡인된다. 그리고, 제1 배리어층인 SiN막(21)의 성막이 행해진다. 그 성막 프로세스에서는, 먼저, 제1 가스 공급부(64)로부터 처리 용기(61) 내에 플라즈마 가스 예를 들면 Ar 가스가 소정의 유량 예를 들면 600sccm으로 공급됨과 함께, 제2 가스 공급부(68)로부터 처리 용기(61) 내에 디실란 가스 및 질소 가스가 각각 소정의 유량, 예를 들면 6sccm, 50sccm으로 공급된다. 그리고, 처리 용기(61) 내(內)가 예를 들면 프로세스 압력 16Pa로 조정되어 유지되고, 재치대(62)의 웨이퍼 온도가 345℃로 설정된다. 한편, 마이크로파 발생 수단(83)으로부터 2.45GHz, 1500W의 고주파(마이크로파)가 공급됨으로써, 이 마이크로파의 에너지에 의해 Ar 가스가 플라즈마화되고, 이 플라즈마에 의해 디실란 가스 및 질소 가스가 여기되어, 불소 첨가 카본막(20)의 위에 SiN막(21)이 성막된다.
이어서, 제2 배리어층인 SiCN막(22)의 성막이 행해진다. 그 성막 프로세스 에서는, 예를 들면 디실란 가스가 트리메틸실란 가스로 전환되어, 당해 가스가 제2 가스 공급부(68)로부터 처리 용기(61) 내에 예를 들면 60sccm으로 공급되고, 질소 가스가 예를 들면 50sccm으로 공급된다. 그 외에는 상기와 마찬가지의 성막 프로세스이다. 이 때, 마이크로파 에너지에 의해 Ar 가스가 플라즈마되고, 이 플라즈마에 의해 트리메틸실란 가스와 질소 가스가 여기되어, SiN막(21)의 위에 SiCN막(22)이 성막된다.
또한, SiN막(21)의 원료 가스로서는, 디클로로실란 가스와 암모니아 가스와의 조합이나, 실란 가스와 질소 가스 등의 조합이 이용되어도 좋다. 또한, SiCN막(22)의 원료 가스로서는, 트리메틸실란 가스와 암모니아 가스와의 조합이나, 트리메틸실란 가스와 N2O 가스 등의 조합이 이용되어도 좋다.
SiCO막(23) 및 SiO2막(24)을 성막하는 제3 성막 장치(50)로서도, 앞서 설명한 제1 성막 장치(40)와 동일한 구성의 장치가 이용될 수 있다. 이 경우, 제1 가스 공급로(67)에, 플라즈마 가스 예를 들면 Ar 가스의 공급원과 산소 가스의 공급원이 접속되고, 제2 가스 공급로(72)에, 트리메틸실란 가스의 공급원과 테트라에틸오르토실리케이트 가스의 공급원이 접속된다.
이러한 제3 성막 장치(50)에 있어서는, 이미 제1 및 제2 배리어층이 성막된 기판(1)이 처리 용기(61) 내로 반입되고, 이어서, 제1 가스 공급부(64)로부터 처리 용기(61) 내에 플라즈마 가스 예를 들면 Ar 가스 및 산소 가스가 소정의 유량 예를 들면 1000sccm 및 200sccm으로 각각 공급됨과 함께, 제2 가스 공급부(68)로부터 처 리 용기(61) 내에 트리메틸실란 가스가 소정의 유량 예를 들면 200sccm으로 공급된다. 그리고, 처리 용기(61) 내가 예를 들면 프로세스 압력 33.3Pa(250mTorr)로 조정되어 유지되고, 재치대(62)의 웨이퍼 온도가 345℃로 설정된다. 한편, 마이크로파 발생 수단(83)으로부터 2.45GHz, 1500W의 고주파가 공급됨으로써, 이 마이크로파의 에너지에 의해 Ar 가스를 플라즈마화하고, 이 플라즈마에 의해 산소 가스 및 트리메틸실란 가스가 여기되어, SiCN막(22)의 위에 제1 하드 마스크층인 SiCO막(23)이 성막된다.
이어서, 예를 들면 트리메틸실란 가스가 테트라에틸오르토실리케이트 가스로 전환되어, 당해 가스가 제2 가스 공급부(68)로부터 처리 용기(61) 내에 예를 들면 100sccm으로 공급되고, 제2 하드 마스크층인 SiO2막의 성막이 행해진다. 이 때, 마이크로파 에너지에 의해 Ar 가스가 플라즈마화되고, 이 플라즈마에 의해 산소 가스와 테트라에틸오르토실리케이트 가스가 여기되어, SiCO막(23)의 위에 SiO2막(24)이 성막된다.
이상에 설명한 본 실시 형태의 반도체 제조 장치에서는, 제2 반송실(36)이 진공 분위기로 설정되어 있고, 이 반송실(36)에 제1 내지 제3 성막 장치(40, 41, 50)가 접속되어 있기 때문에, 제1 성막 장치(40)에 있어서 불소 첨가 카본막(20)이 형성된 기판(1)을, 대기에 쐬는 일 없이, 제2 성막 장치(41)로 반송할 수 있고, 제2 성막 장치(41)에서 불소 첨가 카본막(20)의 위에 SiN막(21)을 형성할 수 있다. 이 때문에, SiN막(21)의 성막 프로세스 중에, 상기 SiN막(21)이나 불소 첨가 카본 막(20)에 대기 중의 산소가 침입하는 것을 방지할 수 있고, 불소 첨가 카본막(20)의 산화를 방지할 수 있다.
이와 같이, 불소 첨가 카본막(20)의 성막 프로세스와 SiN막(21)의 성막 프로세스는, 산소가 들어오지 않는 분위기에서 행하는 것이 요구된다. 따라서, 이들의 성막 프로세스는, 전술한 반도체 제조 장치와 같이, 진공 분위기로 설정된 반송실에 복수의 성막실이 접속된 장치에 있어서 행하는 것이 바람직하다. 그러나, SiN막(21)의 성막 프로세스와 SiCN막(22)의 성막 프로세스는, 상기 반도체 제조 장치에 있어서 별개의 성막실에서 행해져도 좋다. 또한, SiCN막(22)의 성막, SiCO막(23)의 성막, SiO2막(24)의 성막은, 각각, 상기 반도체 제조 장치의 성막실 이외의 별개의 성막 장치에서 행해져도 좋다.
<실시예의 설명>
<A. 불화 첨가 카본막, 배리어층 및, 하드 마스크층의 성막>
(실시예 1)
상기 반도체 제조 장치에 있어서, 도5 에 나타낸 제1 성막 장치(40)를 이용하여, 기판인 실리콘 베어 웨이퍼의 위에, 불소 첨가 카본막(20)을 200nm의 막두께로 성막했다.
이어서, 제2 성막 장치(41)를 이용하여, 불소 첨가 카본막(20)의 위에, 배리어층으로서, 두께 10nm의 SiN막(21)과, 두께 8nm의 SiCN막(22)을, 상기 순서로 성막했다.
이어서, 제3 성막 장치(50)를 이용하여, SiCN막(22)의 위에, 하드 마스크층으로서, 두께 50nm의 SiCO막(23)과, 두께 150nm의 SiO2막(24)을, 상기 순서로 성막했다.
각막의 프로세스 조건에 대해서는, 앞서 설명한 조건과 동일하였다.
(비교예 1)
불소 첨가 카본막(20)의 위에 SiN막(21)을 형성하지 않고, 배리어층으로서 두께 10nm의 SiCN막(22)만을 형성했다.
그 외에는, 실시예 1과 동일한 조건으로, 성막이 행해졌다(도10 참조).
(비교예 2)
불소 첨가 카본막(20)의 위에 SiCN막(22)을 형성하지 않고, 배리어층으로서 두께 8nm의 SiN막(21)만을 형성했다.
그 외는, 실시예 1과 동일한 조건으로, 성막이 행해졌다(도11 참조).
<B. 밀착성에 대해서의 고찰>
실시예 1, 비교예 1 및, 비교예 2의 각 기판에 대하여, 상압(常壓), 질소 분위기의 하(下)에서, 400℃로 60분간, 어닐(Annealing) 처리가 행해졌다. 그 후, 이들 기판의 표면을 육안으로 관찰하고, 또한 테이프를 접착하여 막 벗겨짐의 상태를 조사했다.
이 결과, 비교예 1 및 비교예 2에 대해서는, 막 중에서 기포가 발생한 것에 기초하는 변색역(變色域)이 많이 보였다. 또한, 비교예 1에서는, SiCN막(22)과 SiCO막(23)과의 계면에서의 막 벗겨짐이 크고, 비교예 2에서는, 불소 첨가 카본막(20)과 SiN막(21)과의 계면에서 작은 막 벗겨짐이 보였다.
이에 대하여, 실시예 1에 있어서는, 비교예 1과 같은 변색역은 전혀 보이지 않고, 불소 첨가 카본막(20)과 SiN막(21)과의 계면이나, SiCN막(22)과 SiCO막(23)과의 계면에서도, 막 벗겨짐의 발생은 전혀 보이지 않았다.
따라서, 불소 첨가 카본막(20)과 하드 마스크층을 구성하는 SiCO막(23)과의 사이에, 배리어층으로서 SiN막(21)과 SiCN막(22)을 적층하여 마련함으로써, 불소 첨가 카본막(20)과 배리어층과의 사이 및, 배리어층과 하드 마스크층과의 사이에서, 밀착성이 커지는 것이 이해된다.
<C. 불소에 대한 배리어성의 고찰>
실시예 1의 기판에 대하여, 상기 어닐 처리의 전후에 있어서, 이차 이온 질량 분석법(SIMS:Secondary Ion Mass Spectroscopy)에 의해, 적층체 중의 불소 농도의 프로필을 조사했다. 또한, 비교예 1의 기판 및 비교예 2의 기판에 대해서도, 동일하게, 어닐 처리의 전후에 있어서 적층체 중의 불소 농도의 프로필을 조사했다.
이들의 결과를, 실시예 1에 대해서는 도9A 및 도9B 에, 비교예 1에 대해서는 도10 에, 각각 나타낸다. 도9B 는, 도9A 에 있어서의 SiN막(21)과 SiCN막(22)의 근방의 데이터를 나타낸 것이다. 도9A, 도9B 및 도10 중, 종축은 불소 농도를 나타내고, 횡축은 막의 깊이를 나타내고 있다. 실선이 어닐 처리 전의 데이터를 나타내고, 점선이 어닐 실시 후의 데이터를 나타내고 있다.
도10 에 나타내는 비교예 1의 프로필에서는, 어닐 처리 후의 SiCN막(22) 및 SiCO막(23) 중의 불소 농도가, 어닐 처리 전에 비하여 높아지고 있는 것이 인정되고, SiCN막(22)과 SiCO막(23)과의 계면 부근에서는 SiCN막(22) 중의 불소 농도가 약 10원자%로 높은 것이 확인되었다. 이에 따라, 어닐 처리에 의해 불소 첨가 카본막(20)으로부터 유리(遊離)한 불소가, SiCN막(22)을 통과하여, SiCO막(23)까지 이른 것이 확인된다. 즉, SiCN막(22)은, 불소 첨가 카본막(20)으로부터의 불소의 확산을 방지하기 위한 배리어층으로서는, 거의 기능하지 않는 것이 확인된다. 비교예 1의 테이프 테스트에서 발생한 SiCN막(22)과 SiCO막(23)과의 계면에서의 막 벗겨짐은, 이 영역에서의 불소 농도가 높은 것에 기인하고 있다고 미루어 생각된다.
한편, 도9A 및 도9B 에 나타내는 실시예 1의 프로필에서는, 어닐 처리 후의 SiN막(21)과 SiCN막(22)의 불소 농도는, 어닐 처리 전에 비하여 근소하게 높아져 있기는 하지만, SiCN막(22)과 SiCO막(23)과의 계면 부근에서는 SiCN막(22) 중의 불소 농도가 약 0.5 원자%이며, 어닐 처리의 전후에 있어서 거의 변화하지 않았다. 오히려, 어닐 처리 후의 SiCO막(23) 중의 불소 농도는 낮아져 있는 것이 확인되었다. 이에 따라, 어닐 처리에 의해 불소 첨가 카본막(20)으로부터 불소가 유리했다 해도, SiN막(21)을 통과하여 SiCN막(22)에 이르는 불소는 근소하며, 게다가 대부분의 불소는 SiCN막(22)을 통과하지 않는 것이 확인된다. 즉, SiN막(21)은, 불소 첨가 카본막(20)으로부터 다른 막으로의 불소의 빠져 나감을 방지하기 위한 배리어층으로서 기능하는 것이 이해된다. 또한, 제1 배리어층으로서 SiN막(21)을 이용하 여, 이 위에 제2 배리어층으로서 SiCN막(22)을 적층함으로써, 불소 첨가 카본막(20)으로부터 SiCO막(23)(하드 마스크층)으로의 불소의 확산을 확실하게 방지할 수 있는 것이 확인된다.
또한, 비교예 2의 적층 구조막을 형성할 때, 이 적층 구조막 중의 SiN막(21)의 불소 농도를 측정한 바, 약 0.6 원자%이었다. 이 점에서, 상기 SiN막(21)의 성막 프로세스 중에서의 SiN막(21)으로의 불소의 이동은, 거의 일어나지 않는 것이 확인된다. 또한, 실시예 1의 적층 구조를 형성할 때, 이 적층 구조막 중의 SiCN막(22)의 불소 농도를 측정한 바, 약 1 원자%이었다. 이 점에서, 상기 SiCN막(22)의 성막 프로세스 중에 있어서도, SiCN막(22)으로의 불소의 이동은 거의 일어나지 않는 것이 확인된다. 이 결과에서도, SiN막(21)에 의해, 불소 첨가 카본막(20)으로부터 SiN막(21)의 상층측으로의 불소의 확산이 억제되고 있는 것이 확인된다.
<D. 산소에 대한 배리어성의 고찰>
실시예 1, 비교예 1 및, 비교예 2에 대하여, SIMS에 의해 적층 구조막의 표면에 이온 빔을 조사(照射)하고, 스퍼터했을 때 방출되는 이차 이온을 질량 분석하여, 이차 이온 강도를 지표로 하여 적층 구조막 중의 산소 농도의 프로필을 조사했다. 그 결과를, 비교예 1 및 비교예 2에 대해서는 도11 에, 실시예 1 및 비교예 2에 대해서는 도12 에 각각 나타낸다. 도11 및 도12 에 있어서는, 종축은 이차 이온 강도(counts/sec), 횡축은 막의 깊이(nm)를 각각 나타내고 있고, 도11 및 도12 중, 실선은 실시예 1, 일점 쇄선은 비교예 1, 점선은 비교예 2의 데이터를 각각 나타내고 있다.
도11 에 나타내는 프로필에 의해, 비교예 2의 불소 첨가 카본막(20) 중의 산소 이온 강도는, 50(counts/sec) 정도인 것이 확인되었다. 이에 따라, 하드 마스크층의 성막 프로세스에 의해 이용되는 산소의 활성종이, 비교예 2의 배리어층인 SiN막(21)을 투과하여 불소 첨가 카본막(20)까지 이르러 버리기 때문에, SiN막(21)은 하드 마스크층의 성막 프로세스 중에 발생하는 산소에 대하여 거의 배리어성은 없다고 이해된다. 비교예 2의 테이프 테스트에서 발생한 불소 첨가 카본막(20)과 SiN막(21)과의 계면에서의 막 벗겨짐은, 불소 첨가 카본막(20)이 상기 산소의 활성종에 의해 산화된 것에 기인하고 있다고 미루어 생각된다.
한편, 비교예 1의 불소 첨가 카본막(20) 중의 산소 이온 강도는 10(counts/sec) 이하이며, 불소 첨가 카본막(20) 중에 산소는 거의 존재하지 않는 것이 확인되었다. 이에 따라, 하드 마스크층의 성막 프로세스에 의해 이용되는 산소의 활성종은, 비교예 1의 배리어층인 SiCN막(22)을 투과하지 않은 것이 확인된다. 이 결과, SiCN막(22)은 하드 마스크층의 성막 프로세스 중에 발생하는 산소에 대하여 배리어성이 있다고 이해된다. 즉, SiCN막(22)을 불소 첨가 카본막(20)과 하드 마스크층과의 사이에 마련됨으로써, 하드 마스크층의 성막 프로세스시의 불소 첨가 카본막(20)의 산화를 억제할 수 있는 것이 이해된다.
또한, 도12 에 나타내는 프로필에 의해, 배리어층으로서 SiN막(21)과 SiCN막(22)을 구비한 실시예 1과, 배리어층으로서 SiN막(21)만을 구비한 비교예 2를 비교하면, 실시예 1과 같이 SiCN막(22)을 SiN막(21)의 위에 적층함으로써, SiN막(21)과 불소 첨가 카본막(20)과의 계면의 산소 이온 강도 피크가, 비교예 2에 비하여 작아지는 것이 확인된다. 이 결과에서도, 실시예 1의 적층 구조막에 있어서는, SiCN막(22)이 산소의 배리어층으로서 유효하게 기능하고, 이에 따라 하드 마스크층의 성막 프로세스시의 불소 첨가 카본막(20)의 산화를 확실하게 억제하고, 이 결과 밀착성이 향상되어, 막 벗겨짐의 발생을 방지할 수 있는 것이 이해된다.
<E. 하드 마스크층에 불소가 들어오는 메카니즘>
이상의 실시예에 기초하여, 본건 발명자들은, 불소 첨가 카본막(20)의 하드 마스크층에 불소가 들어오는 메카니즘을 이하와 같이 미루어 생각하고 있다.
먼저 비교예 1의 적층 구조막을 형성하는 경우는, 불소 첨가 카본막(20)의 표면에 SiCN막(22)이 성막되지만, 이 때에 불소 첨가 카본막(20)의 불소가 SiCN막(22)으로 들어오고, SiCNF를 생성한다. 이어서, 이 표면에 SiCO막(23)이 성막되고, 그 후 SiO2막(24)이 성막되지만, 이들 SiCO막(23), SiO2막(24)의 성막 프로세스에 있어서는 산소 플라즈마가 이용된다. 이 때, 산소의 활성종이 SiCO막(23)을 빠져 나가 상기 SiCN막(22)으로 들어오고, 여기에 존재하는 SiCNF에 산소가 어택(Attack)하여, 질소가 빠져 나가 버린다. 이 때문에, 결과로서, 불소가 유리하기 쉬운 상태가 된다. 그리고, 후공정에 있어서 어닐 처리가 행해지면, 이 불소가 유리하여 하드 마스크층 안으로 들어오는 것이다.
이에 대하여, 배리어층으로서 SiN막(21)과 SiCN막(22)을 적층하여 마련하면, 먼저 SiN막(21)의 성막 프로세스에 있어서, 불소 첨가 카본막(20)으로부터 SiN막(21)으로 이동하는 불소가 거의 존재하지 않는다. 이 때문에, 다음의 SiCN 막(22)의 성막 프로세스에 있어서, 불소가 SiCN막(22)으로 들어오는 것이 방지된다. 즉, SiCN막(22) 내에 있어서의 SiCNF의 생성이 억제된다. 따라서, 하드 마스크층의 성막 프로세스에 있어서 SiCN막(22)으로의 산소의 어택 등은 일어나기는 하지만, SiCN막(22) 중의 불소량이 매우 적기 때문에, 하드 마스크층으로의 불소의 확산이 억제된다고 미루어 생각된다.

Claims (4)

  1. 기판과,
    상기 기판 상에 형성된, 불소 첨가 카본막으로 이루어지는 절연막과,
    상기 절연막 상에 형성된, 질화 실리콘 막과, 실리콘, 탄소 및 질소를 포함하는 막으로 이루어지는 배리어층과,
    상기 배리어층 상에 형성된, 실리콘과 산소를 포함하는 막을 갖는 하드 마스크층을 구비하고,
    상기 배리어층은, 질화 실리콘막과, 실리콘, 탄소 및 질소를 포함하는 막이 아래로부터 당해 순서로 적층되어 형성되어 있어, 불소 첨가 카본막 중의 불소가 하드 마스크층으로 이동하는 것을 억제하도록 기능하는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 하드 마스크층에 있어서의 실리콘과 산소를 포함하는 막은, 산소 첨가 탄화규소막 또는 이산화 실리콘막인 것을 특징으로 하는 반도체 장치.
  3. 기판 상에 불소 첨가 카본막으로 이루어지는 절연막을 성막(成膜)하는 공정과,
    상기 절연막이 성막된 상기 기판의 표면을, 실리콘 및 질소의 각 활성종(活 性種)을 포함하는 플라즈마에 쐬여, 상기 절연막 상에, 질화 실리콘막으로 이루어지는 제1 배리어층을 성막하는 공정과,
    상기 제1 배리어층이 성막된 상기 기판의 표면을, 실리콘, 탄소 및 질소의 각 활성종을 포함하는 플라즈마에 쐬여, 상기 제1 배리어층의 위에, 실리콘, 탄소 및 질소를 포함하는 막으로 이루어지는 제2 배리어층을 성막하는 공정과,
    상기 제2 배리어층이 성막된 상기 기판의 표면을, 실리콘 및 산소의 각 활성종을 포함하는 플라즈마에 쐬여, 상기 제2 배리어층의 위에, 실리콘과 산소를 포함하는 막을 성막하는 공정을 구비한 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제3항에 있어서,
    상기 실리콘과 산소를 포함하는 막은, 산소 첨가 탄화규소막 또는 이산화 실리콘 막인 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020087005618A 2006-03-31 2007-03-27 반도체 장치 및 반도체 장치의 제조 방법 KR100942179B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006099770A JP5119606B2 (ja) 2006-03-31 2006-03-31 半導体装置及び半導体装置の製造方法
JPJP-P-2006-00099770 2006-03-31

Publications (2)

Publication Number Publication Date
KR20080034503A KR20080034503A (ko) 2008-04-21
KR100942179B1 true KR100942179B1 (ko) 2010-02-11

Family

ID=38581055

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087005618A KR100942179B1 (ko) 2006-03-31 2007-03-27 반도체 장치 및 반도체 장치의 제조 방법

Country Status (6)

Country Link
EP (1) EP2003687A4 (ko)
JP (1) JP5119606B2 (ko)
KR (1) KR100942179B1 (ko)
CN (1) CN101356638B (ko)
TW (1) TW200805498A (ko)
WO (1) WO2007116758A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5700513B2 (ja) * 2010-10-08 2015-04-15 国立大学法人東北大学 半導体装置の製造方法および半導体装置
JP5364765B2 (ja) 2011-09-07 2013-12-11 東京エレクトロン株式会社 半導体装置及び半導体装置の製造方法
JP2013058559A (ja) * 2011-09-07 2013-03-28 Tokyo Electron Ltd 半導体装置の製造方法及び基板処理システム
JP2014036148A (ja) * 2012-08-09 2014-02-24 Tokyo Electron Ltd 多層膜をエッチングする方法、及びプラズマ処理装置
CN102881611B (zh) * 2012-10-12 2015-05-20 上海华力微电子有限公司 晶圆电性测试的方法
CN104752400B (zh) * 2013-12-31 2019-06-04 中芯国际集成电路制造(上海)有限公司 互连介质层、其制作方法及包括其的半导体器件
JP6523091B2 (ja) 2015-07-24 2019-05-29 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000021124A1 (fr) * 1998-10-05 2000-04-13 Tokyo Electron Limited Dispositif a semi-conducteurs et procede de fabrication de ce dernier
WO2000054329A1 (fr) * 1999-03-09 2000-09-14 Tokyo Electron Limited Dispositif semi-conducteur et procede de fabrication correspondant
WO2005069367A1 (ja) 2004-01-13 2005-07-28 Tokyo Electron Limited 半導体装置の製造方法および成膜システム

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148562A (ja) * 1994-11-18 1996-06-07 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US6310300B1 (en) * 1996-11-08 2001-10-30 International Business Machines Corporation Fluorine-free barrier layer between conductor and insulator for degradation prevention
JP2000133710A (ja) * 1998-10-26 2000-05-12 Tokyo Electron Ltd 半導体装置及びその製造方法
US6440878B1 (en) * 2000-04-03 2002-08-27 Sharp Laboratories Of America, Inc. Method to enhance the adhesion of silicon nitride to low-k fluorinated amorphous carbon using a silicon carbide adhesion promoter layer
JP2002252280A (ja) * 2001-02-26 2002-09-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4194521B2 (ja) 2004-04-07 2008-12-10 東京エレクトロン株式会社 半導体装置の製造方法
JP4555143B2 (ja) * 2004-05-11 2010-09-29 東京エレクトロン株式会社 基板の処理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000021124A1 (fr) * 1998-10-05 2000-04-13 Tokyo Electron Limited Dispositif a semi-conducteurs et procede de fabrication de ce dernier
WO2000054329A1 (fr) * 1999-03-09 2000-09-14 Tokyo Electron Limited Dispositif semi-conducteur et procede de fabrication correspondant
WO2005069367A1 (ja) 2004-01-13 2005-07-28 Tokyo Electron Limited 半導体装置の製造方法および成膜システム

Also Published As

Publication number Publication date
JP5119606B2 (ja) 2013-01-16
JP2007273873A (ja) 2007-10-18
CN101356638B (zh) 2010-12-01
TWI362703B (ko) 2012-04-21
CN101356638A (zh) 2009-01-28
EP2003687A1 (en) 2008-12-17
KR20080034503A (ko) 2008-04-21
EP2003687A4 (en) 2011-08-10
TW200805498A (en) 2008-01-16
WO2007116758A1 (ja) 2007-10-18

Similar Documents

Publication Publication Date Title
KR100743745B1 (ko) 반도체장치의 제조방법 및 성막시스템
KR101198107B1 (ko) 비결정 탄소막, 반도체 장치, 성막 방법, 성막 장치 및 기억 매체
KR100729876B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
EP1898455B1 (en) Process for producing an interlayer insulating film
US7662728B2 (en) Substrate processing method
KR100942179B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR100887439B1 (ko) 전자 장치용 기판 및 그 처리 방법
KR20090007773A (ko) 성막 방법, 성막 장치 및 기억 매체, 및 반도체 장치
KR20120025543A (ko) 성막 방법, 전 처리 장치 및 처리 시스템
US20100090315A1 (en) Film forming method, film forming apparatus, storage medium and semiconductor device
JP4194521B2 (ja) 半導体装置の製造方法
KR20090003368A (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR100749839B1 (ko) 유기절연막의 에칭방법
JP2004349458A (ja) フッ素添加カーボン膜の形成方法
KR20120092545A (ko) 비정질 탄소의 도핑에 의해 불화탄소（ｃｆｘ） 막의 접착성을 향상시키는 방법
US7851351B2 (en) Manufacturing method for semiconductor devices with enhanced adhesivity and barrier properties
KR20060004698A (ko) 불소 첨가 카본막의 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee