JP2005175085A - 半導体装置の低誘電率絶縁膜形成方法、半導体装置および低誘電率絶縁膜形成装置 - Google Patents
半導体装置の低誘電率絶縁膜形成方法、半導体装置および低誘電率絶縁膜形成装置 Download PDFInfo
- Publication number
- JP2005175085A JP2005175085A JP2003410795A JP2003410795A JP2005175085A JP 2005175085 A JP2005175085 A JP 2005175085A JP 2003410795 A JP2003410795 A JP 2003410795A JP 2003410795 A JP2003410795 A JP 2003410795A JP 2005175085 A JP2005175085 A JP 2005175085A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- dielectric constant
- semiconductor device
- low dielectric
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】 絶縁膜の誘電率を低下させながら硬度を高めることができる半導体装置の絶縁膜形成方法、低誘電率絶縁膜形成装置ならびに低誘電率かつ高硬度の半導体装置を提供する。
【解決手段】 キュア処理前の赤外線スペクトル特性#1では双極子モーメントの大きいSi−CHxの吸光度が大きく、双極子モーメントの小さなSi−Hの吸光度が小さいSiOCH系の絶縁膜を、水素ラジカルを含むプラズマにさらして、特性#2〜#6に示すようにキュア処理を順次高めてSi−CHxの吸光度を小さくし、Si−Hの吸光度を大きくすることで、誘電率を低くしながら硬度を高める。
【選択図】 図4
【解決手段】 キュア処理前の赤外線スペクトル特性#1では双極子モーメントの大きいSi−CHxの吸光度が大きく、双極子モーメントの小さなSi−Hの吸光度が小さいSiOCH系の絶縁膜を、水素ラジカルを含むプラズマにさらして、特性#2〜#6に示すようにキュア処理を順次高めてSi−CHxの吸光度を小さくし、Si−Hの吸光度を大きくすることで、誘電率を低くしながら硬度を高める。
【選択図】 図4
Description
この発明は低誘電率絶縁膜を備える半導体装置、低誘電率絶縁膜形成方法および低誘電率絶縁膜形成装置に関し、特に、絶縁膜の誘電率を低下させることのできる方法および装置に関する。
半導体集積回路の高集積化に伴い、配線遅延時間の増大が半導体集積回路の高性能化の妨げとなっている。配線遅延時間は、金属配線自体の抵抗と隣接する配線容量との積に比例する。したがって、配線遅延時間を低減させるための1つの方法は、金属配線の抵抗を小さくすることであり、他の方法は配線間容量を小さくすることである。金属配線の抵抗を小さくするために、配線材料としてのアルミニウム(Al)に代えて導電率の高い銅(Cu)を用いることが有効である。
一方、配線間容量を小さくするためには、金属配線同士の間に形成される層間絶縁膜の誘電率(k)を小さくすることが考えられる。誘電率を小さくするためには従来の酸化シリコン(SiO2)に代えて、絶縁膜を多孔質にしたり、エアーギャップを形成する方法が用いられている。
多孔質膜を形成するには種々の方法があるが、特開2000−216153号公報においては、化学蒸着法(CVD:Chemical Vapor Deposition)で堆積した膜に対してプラズマ処理または熱処理を施すことによって多孔質にし、誘電率を低下させることについて記載されている。すなわち、この方法においては、シリコンアルコキシドと有機化合物との混合ガスを反応ガスとするプラズマCVD法により、基板上に有機無機複合膜を堆積し、有機無機複合膜に対して平行平板プラズマ装置を用いて、還元性ガスを含むガスからなるプラズマを発生させてプラズマ処理を行うか、あるいは有機無機複合膜に対して還元ガスを含む雰囲気中において熱処理を行うことによって、有機無機複合膜からなる多孔質膜を形成するものである。
特開2000−216153号公報(段落番号0013、図2)
しかしながら、この方法は、層間絶縁膜そのものの構造を変えるものではなく、プラズマ処理あるいは熱処理により有機無機複合膜の有機成分を揮発させて、有機成分が揮発した跡に多数の細孔を形成するに過ぎない。このために、処理後の多孔質膜の硬度が低下してしまう。
それゆえに、この発明の主たる目的は、絶縁膜の誘電率を低下させながら硬度を高めることができる半導体装置の低誘電率絶縁膜形成方法、低誘電率絶縁膜形成装置ならびに低誘電率かつ高硬度の半導体装置を提供することである。
この発明に従った低誘電率絶縁膜形成方法は、化学蒸着法(CVD)で堆積した絶縁膜の形成された基板を反応容器内に搬入する工程と、反応容器内に水素ラジカルを含むプラズマを発生させる工程と、絶縁膜をプラズマにさらすことによって、双極子モーメントの小さい構成分子を増加させ、この膜の誘電率を低下させる工程とを備える。
この発明によれば、化学蒸着法(CVD)で堆積した絶縁膜の形成された基板を反応容器内に搬入し、反応容器内に水素ラジカルを含むプラズマを発生させて絶縁膜をプラズマにさらすことによって、双極子モーメントの小さい構成分子を増加させ、絶縁膜の誘電率を低下させることにより、CVD膜単体では高い誘電率を有する絶縁膜の誘電率を低くしながら硬度を高めることができる。
好ましくは、絶縁膜はSiOCHを含む。
好ましくは、双極子モーメントの小さい構成分子を増加させる工程は、Si−Hを増加させ、Si−CH3を減少させることを含む。
好ましくは、双極子モーメントの小さい構成分子を増加させる工程は、Si−CH3のCH3をHに置換させることを含む。
好ましくは、プラズマを発生する工程は、マイクロ波に基づいて反応容器内に均一な電界を発生させて高密度プラズマを発生することを含む。
この発明に従った半導体装置は、基板と、基板上に化学蒸着法(CVD)で堆積された絶縁膜を備え、絶縁膜は、Si−HおよびSi−CH3を含むSiOCH系の膜であり、絶縁膜はFT−IRのピーク面積比でSi−CH3/Si−OーSi=0.030あるいはSi−CH3/Si−O−Si=0.028からSi−H/Si−O−Si=0.01である。
好ましくは、Si−HとSi−CH3との比率は、0および0.36である。
この発明に従った低誘電率絶縁膜形成装置は、絶縁膜が形成された基板が搬入される反応容器と、反応容器内で水素ラジカルを含むプラズマを発生させるプラズマ発生手段と、絶縁膜が形成された基板を加熱する加熱手段と、基板上に堆積された膜に双極子モーメントの小さい構成分子を増加させるようにプラズマ発生手段と加熱手段を制御する制御手段とを備える。
以下、この発明の実施の形態を図面に基づき説明する。
図1は、この発明の絶縁膜を形成するために使用されるプラズマ基板処理装置の断面図であり、図2は図1に示したスロット板の一部破断斜視図である。
プラズマ基板処理装置10は、被処理基板としてのシリコンウエハWを保持する基板保持台12が設けられた処理容器11を含む。処理容器11内の気体(ガス)は、排気ポート11Aおよび11Bから図示しない排気ポンプを介して排気される。なお、基板保持台12は半導体ウェハWを加熱するヒータ機能を有している。
処理容器11の装置上方(上側)には、基板保持台12上の半導体ウェハWに対応して開口部が設けられている。この開口部は、石英や酸化アルミニウムからなる誘電体板13により塞がれている。誘電体板13の上部(外側)には、図2に示すようなアンテナとして機能するスロット板14が配置されている。スロット板14は、例えば円板状の薄板銅板からなる円形導体板141を含み、円形導体板141には多数のスリット142が形成されている。これらのスリット142により処理容器11内の空間に対して均一な電界分布が形成される。
スロット板14のさらに上部(外側)には、石英,アルミナ,窒化アルミニウムなどからなる誘電体板15が配置されている。この誘電体板15は、遅波板または波長短縮板と呼ばれることがあり、マイクロ波の伝播速度を低下させることにより波長を短くしてスロット板14から放射されるマイクロ波の伝播効率を向上させる。誘電体板15の上部(外側)には、冷却プレート16が配置されている。冷却プレート16の内部には、冷媒が流れる冷媒路16aが設けられている。また、処理容器11の上端中央には、マイクロ波を導入する同軸導波管18が設けられており、処理容器11の壁には、ガスを導入するためのガスノズル22が設けられている。同様に、処理容器11の壁外側には、容器全体を囲むように冷媒流路24が形成されている。
この発明は図1に示したプラズマ基板処理装置10を用いて、以下に説明するプラズマ処理を行うことにより、CVD膜の低誘電率化を実現する。
図3はこの発明の一実施形態の絶縁膜を形成する処理過程を示す断面図であり、特に(a),(b)は処理前を示し、(c)は処理後を示す。
まず、図3(a)に示すように基板1が準備され、図3(b)に示すようにCVD装置によって基板1上にSiOCH系のCVD膜2が形成される。CVD膜2はSi−HおよびSi−CH3を含むSiOCH系の膜である。双極子モーメントに注目すると、Si−Hの双極子モーメントは0.889Dであり、Si−CH3の双極子モーメントは1.563Dであり、Si−CH3の双極子モーメントに比較してSi−Hの双極子モーメントの方が小さい。
このCVD膜2が形成された基板1が図示しない搬送装置により図1に示したプラズマ基板処理装置10の処理空間内に搬送される。次に、プラズマ基板処理装置10の圧力が例えば100mTorr〜9.5Torrに設定されて処理空間内に、アルゴン/水素の混合ガスが導入されるとともに、同軸導波管18に2.45GHzのマイクロ波が例えば2.0kWの電力で印加される。これにより、処理空間内に水素ラジカルを有する高密度プラズマが発生する。高密度プラズマ処理の処理温度は、例えば350℃〜400℃であり、処理時間は例えば60sec〜300secであり、この条件で高密度プラズマが発生されてCVD膜2に照射される。
この発生した水素ラジカルを有する高密度プラズマをCVD膜2に照射するように温度とプラズマの発生を制御することで、CVD膜2の双極子モーメントの小さい構成分子を増加させて誘電率を低くする。誘電体がコンデンサの容量を増大させる原因は誘電体の持つ双極子モーメントであることが知られており、双極子モーメントを小さくすることで誘電率を下げることができる。
すなわち、CVD膜2の双極子モーメントが大きいと分極しやすく誘電率が高くなるが、CVD膜2のSi−Hの量を増加させ、Si−CH3のCH3をHに置換させることで、双極子モーメントの高いSi−CH3を減らして、双極子モーメントの小さなSi−Hを増やすことができる。前述したように、双極子モーメントに関しては、Si−H<Si−CH3の関係があるので、絶縁膜全体としてみれば分極し難くなって誘電率を下げることができる。これによって、CVD膜2を緻密化(Shrink)つまり硬化しつつ低誘電率化を図ることができる。
従来はCVD膜を緻密化すると誘電率が高くなっていたが、この実施形態では、双極子モーメントの大きいSi−CH3基を、双極子モーメントの小さいSi−H基に置換することで、図3(c)に示すようにCVD膜3内の空間を減少させて硬くし、かつ誘電率を低くできる。CVD膜3はFT−IRのピーク面積比でSi−CH3/Si−OーSi=0.030あるいはSi−CH3/Si−O−Si=0.028からSi−H/Si−O−Si=0.01である。
また、CVD膜堆積直後の膜中のSi−H基と、Si−CH3基との比率Si−H基/Si−CH3基はFT−IRのピーク面積比で0の膜あるいは0.36の膜であるが、プラズマ処理することでSi−H基と、Si−CH3基との比率Si−H基/Si−CH3基は0.75の膜あるいは0.44の膜となる。
図4はプラズマ処理したCVD膜を、干渉分光器を用いて測定した赤外吸収スペクトル特性を示す図であり、図5は図4に示した特性を得るための処理条件を表で表したものである。
図4において、特性#1〜#6は図5に示す処理条件で順次キュアを累積して行った場合の赤外吸収スペクトル特性を示している。スペクトル特性#1は、キュア処理前の状態を示しており、波数1280付近の小さなピークは、メチル基Si−CHxを示している。波数1250付近から波数1040付近まで吸光度が上昇しており、波数1180付近はSi−CH2CH2−Siの成分を示している。波数1130付近は[RSiO1.5]8,10or12の成分を示し、波数1080付近は[R2SiO]4〜5の成分を示している。波数1040付近は吸光度が最も高くなっており、この部分がSi−O−Siのネットワーク構造を示している。波数1040付近から吸光度が急激に低下し、波数900付近はSi−Hの成分を示している。
この特性#1からキュア処理前においては、メチル基Si−CHxのピークは比較的大きいのに対して、Si−Hは小さくなっており、双極子モーメントの高いSi−CHxが大きく、双極子モーメントの低いSi−Hが小さいことにより、誘電率が高いことがわかる。
特性#2は、図5に示すように、圧力0.5Torr,アルゴンガス1000sccm,水素ガス100sccm,電力2kW,温度350℃,シリコンウエハWと誘電体板13とのギャップ105mm,時間60secの条件でキュアした時の赤外吸収スペクトルを示している。さらに特性#3では圧力0.5Torr,アルゴンガス1000sccm,水素ガス100sccm,電力2kW,温度400℃,ギャップ105mm,時間60secの条件でキュアし、以下図5に示す#4〜#5の条件で順次累積的にキュアを大きくしたものである。キュアを大きくするにしたがって、吸光度が全体に大きくなっているが、Si−H成分のピークが現れ始めている。
特性#6では、圧力を0.5Torrから2.0Torrに高め、水素ガスの流量を大きくし、かつシリコンウエハWと誘電体板13とのギャップを105mmから55mmに小さくすることによりさらにキュアを強くする。これによりメチル基Si−CHxを示すピークが小さくなり、Si−O−Siのネットワーク構造を示すピークおよびSi−Hのピークが増加し、[R2SiO]4〜5の環状構造を示す特性が減少して直鎖状のものも増加している。
従来はメチル基を減らすと誘電率が高くなったが、この実施形態ではメチル基Si−CHxを減らしてもSi−Hを増やすことにより、誘電率の上昇を抑制できる。
図6はこの発明による低誘電率絶縁膜形成方法で形成される前と、形成された後のCVD膜の誘電率と弾性率との関係を示す図である。図6において、SiOCH系のCVD膜2は、生成時は誘電率が2.81で弾性率は4GPa程度である。このCVD膜2をサセプタ温度400℃で水素ラジカルを有する高密度プラズマ雰囲気に60sec間さらした状態では、誘電率が2.69に低下し、弾性率が14GPaに上昇した。また、CVD膜2を400℃で高密度プラズマ雰囲気に300sec間さらした状態では、誘電率が2.78で弾性率は20.5GPaになった。
したがって、この図6からCVD膜2は生成時に比べて、水素ラジカルを有する高密度プラズマ雰囲気にさらすことで、誘電率を低くできるとともに、弾性率を高めることができることがわかる。
なお、上述の実施形態では、プラズマ基板処理装置10を用いて水素ラジカルを含む高密度プラズマを処理容器内に発生させてCVD膜2に照射するようにしたが、これに限ることなく例えば電子ビーム発生装置を用いてもよい。
図面を参照してこの発明の一実施形態を説明したが、本発明は、図示した実施形態に限定されるものではない。本発明と同一の範囲内において、または均等の範囲内において、図示した実施形態に対して種々の変更を加えることが可能である。
プラズマ処理装置による処理で絶縁膜の誘電率を低下させながら硬度を高めることができる半導体装置に利用できる。
1 基板、2 CVD膜、3 プラズマ処理したCVD膜、 10 プラズマ基板処理装置、11 処理容器、11A,11B 排気ポート、12 基板保持台、13,15 誘電体板、14 スロット板、16 冷却プレート、16a 冷媒路、18 同軸導波管、22 ガスノズル、24 冷媒流路、141 円形導体板、142 スロット、W 半導体ウェハ。
Claims (8)
- 化学蒸着法(CVD)で堆積した絶縁膜の形成された基板を反応容器内に搬入する工程と、
前記反応容器内に水素ラジカルを含むプラズマを発生させる工程と、
前記絶縁膜を前記プラズマにさらすことによって、双極子モーメントの小さい構成分子を増加させ、前記絶縁膜の誘電率を低下させる工程とを備える、半導体装置の低誘電率絶縁膜形成方法。 - 前記絶縁膜はSiOCHを含む、請求項1に記載の半導体装置の低誘電率絶縁膜形成方法。
- 前記双極子モーメントの小さい構成分子を増加させる工程は、Si−Hを増加させ、Si−CH3を減少させることを含む、請求項1または2に記載の半導体装置の低誘電率絶縁膜形成方法。
- 前記双極子モーメントの小さい構成分子を増加させる工程は、Si−CH3のCH3をHに置換させることを含む、請求項1〜3のいずれかに記載の半導体装置の低誘電率絶縁膜形成方法。
- 前記プラズマを発生する工程は、マイクロ波に基づいて前記反応容器内に均一な電界を発生させて高密度プラズマを発生することを含む、請求項1〜4のいずれかに記載の半導体装置の低誘電率絶縁膜形成方法。
- 基板と、
前記基板上に化学蒸着法(CVD)で堆積された絶縁膜を備え、
前記絶縁膜は、Si−HおよびSi−CH3を含むSiOCH系の膜であり、前記絶縁膜はFT−IRのピーク面積比でSi−CH3/Si−OーSi=0.030あるいはSi−CH3/Si−O−Si=0.028からSi−H/Si−O−Si=0.01である、半導体装置。 - 前記Si−HとSi−CH3との比率は、0および0.36である、請求項6に記載の半導体装置。
- 絶縁膜が形成された基板が搬入される反応容器と、
前記反応容器内で水素ラジカルを含むプラズマを発生させるプラズマ発生手段と、
前記絶縁膜が形成された基板を加熱する加熱手段と、
前記基板上に堆積された膜に双極子モーメントの小さい構成分子を増加させるように前記プラズマ発生手段と前記加熱手段を制御する制御手段とを備えた、低誘電率絶縁膜形成装置。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003410795A JP2005175085A (ja) | 2003-12-09 | 2003-12-09 | 半導体装置の低誘電率絶縁膜形成方法、半導体装置および低誘電率絶縁膜形成装置 |
KR1020067005288A KR100887449B1 (ko) | 2003-09-17 | 2004-09-17 | 저유전율 절연막의 형성 방법, 플라즈마 처리 장치, 및기록 매체 |
PCT/JP2004/013644 WO2005029565A1 (ja) | 2003-09-17 | 2004-09-17 | 低誘電率絶縁膜の製造 |
EP04773278A EP1670049A4 (en) | 2003-09-17 | 2004-09-17 | PREPARATION OF A LOW DIELECTRICITY CONSTANT INSULATION FILM |
US10/572,477 US7645481B2 (en) | 2003-09-17 | 2004-09-17 | Fabrication of low dielectric constant insulating film |
TW093128261A TW200518831A (en) | 2003-09-17 | 2004-09-17 | Production of insulating film with low dielectric constant |
US12/628,397 US20100132613A1 (en) | 2003-09-17 | 2009-12-01 | Fabrication of low dielectric constant insulating film |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003410795A JP2005175085A (ja) | 2003-12-09 | 2003-12-09 | 半導体装置の低誘電率絶縁膜形成方法、半導体装置および低誘電率絶縁膜形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005175085A true JP2005175085A (ja) | 2005-06-30 |
Family
ID=34731781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003410795A Pending JP2005175085A (ja) | 2003-09-17 | 2003-12-09 | 半導体装置の低誘電率絶縁膜形成方法、半導体装置および低誘電率絶縁膜形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005175085A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013197575A (ja) * | 2012-03-23 | 2013-09-30 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
US8716148B2 (en) | 2010-06-18 | 2014-05-06 | Fujitsu Semiconductor Limited | Semiconductor device manufacturing method |
-
2003
- 2003-12-09 JP JP2003410795A patent/JP2005175085A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8716148B2 (en) | 2010-06-18 | 2014-05-06 | Fujitsu Semiconductor Limited | Semiconductor device manufacturing method |
JP2013197575A (ja) * | 2012-03-23 | 2013-09-30 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7049247B2 (en) | Method for fabricating an ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made | |
KR100998809B1 (ko) | 개선된 낮은 유전 상수의 유기 실리콘 플라즈마 화학 기상증착 박막 | |
JP4435666B2 (ja) | プラズマ処理方法、成膜方法 | |
US6632478B2 (en) | Process for forming a low dielectric constant carbon-containing film | |
JP5233975B2 (ja) | 半導体装置の製造方法 | |
JP5567588B2 (ja) | 酸素含有前駆体を用いる誘電体バリアの堆積 | |
JP2005117052A (ja) | シリコンカーバイド膜を製造する方法 | |
KR20080027138A (ko) | 고밀도의 절연막을 형성하는 방법 | |
JPWO2007080944A1 (ja) | 多孔質膜の成膜方法およびコンピュータ可読記録媒体 | |
US20100132613A1 (en) | Fabrication of low dielectric constant insulating film | |
KR20100017957A (ko) | 반도체 장치의 제조 방법, 반도체 장치, 반도체 제조 장치 및 기억 매체 | |
JP2006128591A (ja) | 半導体装置の製造方法及び成膜システム | |
KR20120112264A (ko) | 게르마늄 산화막의 형성 방법 및 전자 디바이스용 재료 | |
WO2003088342A1 (fr) | Procede de fabrication de materiau d'un dispositif electronique | |
KR20100022535A (ko) | 반도체의 성막 방법 | |
US20100301495A1 (en) | Semiconductor device and method for manufacturing same | |
JP2012212706A (ja) | 半導体装置及びその製法において用いられるアモルファスカーボン膜の製造法 | |
TW201030176A (en) | Silicon nitride film and process for production thereof, computer-readable storage medium, and plasma cvd device | |
JPH05102040A (ja) | 成膜方法 | |
JP2005175085A (ja) | 半導体装置の低誘電率絶縁膜形成方法、半導体装置および低誘電率絶縁膜形成装置 | |
KR20090006769A (ko) | 다공질 막의 성막 방법 및 컴퓨터 판독가능한 기록 매체 | |
JP4267994B2 (ja) | 半導体装置の低誘電率絶縁膜形成方法および低誘電率絶縁膜形成制御方法 | |
TW201207940A (en) | Methods for forming low moisture dielectric films | |
JP7049894B2 (ja) | ボロン系膜の成膜方法および成膜装置 | |
JPH06333842A (ja) | マイクロ波プラズマ処理装置およびマイクロ波プラズマ処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20060622 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A131 | Notification of reasons for refusal |
Effective date: 20090428 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20090622 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Effective date: 20100105 Free format text: JAPANESE INTERMEDIATE CODE: A02 |