JP5233975B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5233975B2
JP5233975B2 JP2009277902A JP2009277902A JP5233975B2 JP 5233975 B2 JP5233975 B2 JP 5233975B2 JP 2009277902 A JP2009277902 A JP 2009277902A JP 2009277902 A JP2009277902 A JP 2009277902A JP 5233975 B2 JP5233975 B2 JP 5233975B2
Authority
JP
Japan
Prior art keywords
film
gas
fluorine
sicn
added carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009277902A
Other languages
English (en)
Other versions
JP2010056579A5 (ja
JP2010056579A (ja
Inventor
保男 小林
賢一 西澤
隆季 亀嶋
孝明 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2009277902A priority Critical patent/JP5233975B2/ja
Publication of JP2010056579A publication Critical patent/JP2010056579A/ja
Publication of JP2010056579A5 publication Critical patent/JP2010056579A5/ja
Application granted granted Critical
Publication of JP5233975B2 publication Critical patent/JP5233975B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、フッ素添加カーボン膜を絶縁膜例えば層間絶縁膜として用いた半導体装置を製造する方法に関する。
半導体装置の高集積化を図るための手法の一つとして配線を多層化する技術があり、多層配線構造をとるためには、ｎ番目の配線層と（ｎ＋１）番目の配線層とを導電層で接続すると共に導電層以外の領域は層間絶縁膜と呼ばれる薄膜が形成される。この層間絶縁膜の代表的なものとしてＳｉＯ2膜があるが、近年デバイスの動作についてより一層の高速化を図るために層間絶縁膜の比誘電率を低くすることが要求されている。このような要請により、炭素（Ｃ）及びフッ素（Ｆ）の化合物であるフッ素添加カーボン膜（フロロカーボン膜）が注目されている。ＳｉＯ2膜の比誘電率が４付近であるのに対して、フッ素添加カーボン膜は、原料ガスの種類を選定すれば比誘電率が例えば２．５以下になることから層間絶縁膜として極めて有効な膜である。
このため特許文献１には、原料ガスとしてＣ5Ｆ8を用い、２．４５ＧＨｚのマイクロ波と８７５ガウスの磁場との相互作用により電子サイクロトロン共鳴（ＥＣＲ）を起こしてＡｒガスなどのプラズマ発生用のガスをプラズマ化し、このプラズマにより原料ガスをプラズマ化して半導体ウエハ（以下ウエハという）上にフッ素添加カーボン膜を成膜する技術が記載されている。ところでこの特許文献１にも記載されているように、フッ素添加カーボン膜はいわば有機系の膜であることから、エッチング工程においてフッ素添加カーボン膜をエッチングするガスは、同時に有機系材料であるレジスト膜をもエッチングしてしまう。このため一般のエッチングのようにフッ素添加カーボン膜の上にレジスト膜を積層すると、両者の膜の選択比が近似するため、レジスト膜の膜厚をフッ素添加カーボン膜以上の厚さにしなければならないなどの不都合が生じるし、またレジスト膜を酸素プラズマでアッシングして除去するときにフッ素添加カーボン膜までもアッシングされてしまう。
このようなことからフッ素添加カーボン膜を用いるときには、エッチング時にマスクとしての機能を果たすハードマスク用の薄膜をフッ素添加カーボン膜の上に積層しておくことが必要である。このハードマスク用の薄膜の材質としては、シリコン酸化膜、窒化シリコン膜などが知られているが（特許文献１）、これら材質は比誘電率が高いため、層間絶縁膜全体の比誘電率が高くなってしまうので得策ではない。
特開平１０−１４４６７６号公報（段落０００８、００２９、００３１）
そこで本発明者は、ハードマスク用の材料として、比誘電率の低い酸素添加炭化ケイ素（ＳｉＣＯ）膜と窒素添加炭化ケイ素（ＳｉＣＮ）膜とに着目している。ＳｉＣＯ膜は例えば酸素を２０原子％程度含む炭化ケイ素膜であり、ＳｉＣＮ膜は窒素を例えば１０原子％程度含む炭化ケイ素膜である。特に前者のＳｉＣＯ膜は、例えば配線となる銅を層間絶縁膜に埋め込むときに銅の拡散防止のためのバリヤ層である窒化シリコン膜や炭化ケイ素膜との密着性が良く、また銅を埋め込んだ後に銅をＣＭＰと呼ばれる研磨を行って層間絶縁膜上の銅を除去するときにＣＭＰに対する耐性が大きいなどの利点があり、有効な膜と考えられる。
しかしながらフッ素添加カーボン膜の上にＳｉＣＯ膜を成膜するときには例えばトリメチルシランなどの有機ソースの蒸気（ガス）と酸素ガスとをプラズマ化するが、このとき酸素の活性種がフッ素添加カーボン膜の炭素と反応しＣＯ2となって放出されてしまう。特に酸素に関しては、フッ素添加カーボン膜は酸素が例えば１ｐｐｍとごく僅か存在する雰囲気で加熱すると膜からの脱ガス量が多いことを把握しており、このためフッ素添加カーボン膜の表面部の緻密性が悪くなって、結果としてＳｉＣＯ膜との密着性が悪いという問題を引き起こしている。
またＳｉＣＮ膜においては、ＳｉＣＯ膜ほどではないが、フッ素添加カーボン膜との密着性が今一つ十分とはいえず、歩留まりの低下に懸念がある。この理由は、ＳｉＣＮ膜を成膜するときにトリメチルシランなどの有機ソースの蒸気と窒素ガスとをプラズマ化するが、プラズマ中の窒素が成膜初期にフッ素添加カーボン膜中に浸透し、この浸透した窒素が成膜中に放出されてフッ素添加カーボン膜の緻密性が悪くなり、その結果ＳｉＣＮ膜とフッ素添加カーボン膜との密着性が悪くなるのではないかと推測される。
本発明はこのような背景の下になされたものであり、その目的は絶縁膜としてフッ素添加カーボン膜を用い、絶縁膜に配線埋め込み用の溝と電極埋め込み用のホールとを形成するにあたり、ホールを適正な形状にすることができる技術を提供することにある。更に他の目的は、フッ素添加カーボン膜とハードマスクとの間で高い密着性が得られる半導体装置の製造方法を提供することにある。
本発明の半導体装置の製造方法は、基板上に多孔質の酸素添加炭化ケイ素からなる第１の絶縁膜を成膜する工程と、
この第１の絶縁膜の上に、窒素添加炭化ケイ素膜からなる第１の保護膜を成膜する工程と、
この第１の保護膜の上にフッ素添加カーボン膜からなる第２の絶縁膜を成膜する工程と、
前記第２の絶縁膜の表面をシリコン及び炭素の活性種を含むプラズマに曝す工程と、
次いで基板の表面をシリコン及び炭素の活性種に加えて窒素の活性種を更に含むプラズマに曝して窒素添加炭化ケイ素膜からなるハードマスク用の薄膜を成膜する工程と、
この薄膜の上に更にハードマスク用の薄膜を成膜する工程と、
これら工程で成膜されたハードマスクを用いて、前記第１の絶縁膜に電極埋め込み用のホールを形成し、次いで前記第２の絶縁膜に配線埋め込み用の溝を形成する工程と、
を含むことを特徴とする。
本発明によれば、絶縁膜として、第１の絶縁膜であるＳｉＣＯ膜（無機系）の上に第２の絶縁膜であるＣＦ膜（有機系）の膜を積層したものを用い、第１の絶縁膜に電極埋め込み用のホールを形成し、その後第２の絶縁膜に配線埋め込み用の溝を形成するようにしている。このため有機系のＣＦ膜をエッチングしている間に無機系であるＳｉＣＯ膜の側面部はエッチングされないのでホールの形状を適正に保つことができる。
また他の発明によれば、ＳｉＣＮ膜自体をハードマスクとして使用する場合に、ＳｉＣＮ膜を成膜するときに初期においては窒素の活性種を発生させるガスを供給せずに、例えばシリコンの有機化合物の成分の活性種をフッ素添加カーボン膜の表面に供給することにより、同様にＳｉＣＮ膜の密着性が高くなる。
本発明の半導体装置の製造方法である第１の実施の形態においては、図４〜図６に示すように基板の上に絶縁膜、この例では層間絶縁膜としてのフッ素添加カーボン膜を成膜し、更に保護層であるＳｉＣＮ（窒素添加炭化ケイ素）膜及び第１のハードマスクとなるＳｉＣＯ（酸素添加炭化ケイ素）膜を順次積層し、その後第２のハードマスクとなるシリコン酸化膜を成膜し、これらハードマスクを用いてフッ素添加カーボン膜のエッチングを行い、配線を埋め込むようにしている。
第１の実施の形態を説明するにあたり、先ずこの方法に用いられる好ましいプラズマ処理装置について図１〜図３を参照しながら述べておく。図中１は、例えばアルミニウムからなる処理容器（真空チャンバ）であり、この処理容器１内には、例えば窒化アルミニウムあるいは酸化アルミニウムなどからなる載置台２が設けられている。この載置台２は表面部に静電チャック２１が設けられており、この静電チャック２１の電極は、スイッチ２２を介して直流電源２３に接続されている。また載置台２の内部には、温調手段である温調媒体の流路２４が設けられており、流入路２５からの温調媒体である冷媒が流路２４内を通って流出路２６から排出され、この温調媒体及び図示しないヒータによって載置台２上の基板である半導体ウエハ（以下ウエハという）Ｗが所定温度に維持されることとなる。また載置台２には例えば１３．５６ＭＨｚのバイアス用高周波電源２７が接続されている。
更に載置台２の上方には、例えば平面形状が略円形状のガスシャワーヘッドとして構成された導電体例えばアルミニウムからなる第１のガス供給部３が設けられ、この第１のガス供給部３における載置台２と対向する面には多数のガス供給孔３１が形成されている。この第１のガス供給部３の内部には、例えば図２に示すようにガス供給孔３１と連通する格子状のガス流路３２が形成されており、このガス流路３２にはガス供給路３３が接続されている。
このガス供給路３３の基端側は、分岐管３３ａ及び３３ｂに分岐されている。一方の分岐管３３ａには、シリコンの有機化合物のガス例えばトリメチルシラン（ＳｉＨ（ＣＨ3）3）を気化して得た蒸気の供給源であるガス供給源３５がガス供給機器群３４を介して接続されている。また他方の分岐管３３ｂには、炭素とフッ素とを含む処理ガスである成膜ガス例えばＣ5Ｆ8ガスのガス供給源３７がガス供給機器群３６を介して接続されている。なおガス供給機器群３４及び３６はバルブや流量調整部であるマスフローコントローラなどを含むものである。
ガス供給部３には、図２に示すように当該ガス供給部３を貫通するように、多数の開口部３８が形成されている。この開口部３８は、プラズマを当該ガス供給部３の下方側の空間に通過させるためのものであり、例えば隣接するガス流路３２同士の間に形成されている。
第１のガス供給部３の上方側には、第２のガス供給部であるガス供給路をなすガス供給路４が設けられている。このガス供給路４の基端側は分岐管４１、４２、４３に分岐されており、分岐管４１にはガス供給機器群５１及び希ガスである例えばＡｒ（アルゴン）ガスのガス供給源５２が接続され、分岐管４２にはガス供給機器群５３及びＯ2（酸素）ガスのガス供給源５４が接続され、分岐管４３にはガス供給機器群５５及びＮ2（窒素）ガスのガス供給源５６が接続されている。なおガス供給機器群５１、５３、５５はバルブや流量調整部であるマスフローコントローラなどを含むものである。
なおガス供給の手法としては上述の例に限らず、第１のガス供給部３内にガスの供給路を２系統設けると共に、ガス供給孔３１群を、一方の系統のガス供給路の出口として割り当てられる一方のガス供給孔と他方の系統のガス供給路の出口として割り当てられる他方のガス供給孔とに振り分け、酸素ガス及び窒素ガスについては一方の系統のガス供給路を通じて処理容器１内に供給し、またＣ5Ｆ8ガス及びトリメチルシランガスについては他方の系統のガス供給路を通じて処理容器１内に供給するようにしてもよい。２系統のガス供給路は互いを流れるガスが混じらないように構成され、また一方のガス供給孔と他方のガス供給孔とは、例えばマトリクス状につまり交互に配列される。このようにして処理ガスを供給すれば、ウエハＷに成膜される膜の膜質及び膜厚について高い面内均一性が得られる。
前記ガス供給部３の上部側には、誘電体例えばアルミナあるいは石英などからなるプレート（マイクロ波透過窓）６が設けられ、この誘電体プレート６の上部側には、当該誘電体プレート６と密接するようにアンテナ部７が設けられている。このアンテナ部７は、図３にも示すように、平面形状が円形の扁平なアンテナ本体７０と、このアンテナ本体７０の下面側に設けられ、多数のスロットが形成された円板状の平面アンテナ部材（スロット板）７１とを備えている。これらアンテナ本体７０と平面アンテナ部材７１とは導体により構成されており、扁平な中空の円形導波管を構成すると共に、同軸導波管１１に接続されている。アンテナ本体７０は、この例では２つの部材に分割された構成となっており、図示しない外部からの冷媒流路を介して冷媒が通流する冷媒溜７２が内部に形成されている。
また前記平面アンテナ部材７１とアンテナ本体７０との間には、例えばアルミナや酸化ケイ素、窒化ケイ素等の低損失誘電体材料により構成された遅波板７３が設けられている。この遅波板７３はマイクロ波の波長を短くして前記円形導波管内の管内波長を短くするためのものである。この実施の形態では、これらアンテナ本体７０、平面アンテナ部材７１及び遅相板７３によりラジアルラインスロットアンテナ（ＲＬＳＡ）が構成されている。
このように構成されたアンテナ部７は、前記平面アンテナ部材７１が誘電体プレート６に密接するように図示しないシール部材を介して処理容器１に装着されている。そしてこのアンテナ部７は同軸導波管１１を介して外部のマイクロ波発生手段１２と接続され、例えば周波数が２．４５ＧＨｚあるいは８．４ＧＨｚのマイクロ波が供給されるようになっている。そして同軸導波管１１の外側の導波管１１Ａはアンテナ本体７０に接続され、中心導体１１Ｂは遅相板７３に形成された開口部を介して平面アンテナ部材７１に接続されている。
前記平面アンテナ部材７１は例えば厚さ１ｍｍ程度の銅板からなり、図３に示すように例えば円偏波を発生させるための多数のスロット７４が形成されている。このスロット７４は略Ｔ字状に僅かに離間させて配置した一対のスロット７４Ａ，７４Ｂを１組として、周方向に沿って例えば同心円状や渦巻き状に形成されている。なおこのスロット７４は略八字状に僅かに離間させて配置させてもよい。このようにスロット７４Ａとスロット７４Ｂとを相互に略直交するような関係で配列しているので、２つの直交する偏波成分を含む円偏波が放射されることになる。この際スロット対７４Ａ，７４Ｂを遅相板７３により圧縮されたマイクロ波の波長に対応した間隔で配列することにより、マイクロ波が平面アンテナ部材７１から略平面波として放射される。
また処理容器１の底部には排気管１３が接続されており、この排気管１３の基端側には例えばバタフライバルブなどからなる圧力調整部１４を介して真空排気手段である真空ポンプ１５が接続されている。更にまた処理容器１の内壁の内面側には、加熱手段であるヒータ１６が設けられた囲い部材（ウオール部）１７が設けられている。
そしてこのプラズマ処理装置は例えばコンピュータからなる制御部１０を備えており、前記ガス供給機器群３４、３６、５１、５３、５５、圧力調整部１４、ヒータ１６マイクロ発生手段１２及び載置台２の静電チャックのスイッチ２２などを制御するように構成されている。より具体的には、処理容器１内で行われる後述の成膜処理のステップを実行するためのシーケンスプログラムを記憶した記憶部、各プログラムの命令を読み出して各部に制御信号を出力する手段などを備えている。
続いてこの装置にて実施される成膜方法の一例について説明する。先ず図示しないゲートバルブを介して基板であるウエハＷを搬入して載置台２上に載置する。この例では下地に層間絶縁膜及び配線が形成されていてこれからその上に次の層の配線を形成しようとするウエハが搬入されるものとする。先ず処理容器１の内部を所定の圧力まで真空引きし、第２のガス供給部であるガス供給路４を介してプラズマガスである希ガス例えばＡｒガスを供給すると共に、ガス供給路３３を介して第１のガス供給部３から原料ガス例えばＣ5Ｆ8ガスを供給する。そして処理容器１内を所定のプロセス圧力に維持し、載置台２の表面温度を所定温度に設定する。
一方マイクロ波発生手段１２から２．４５ＧＨｚ，２０００Ｗの高周波（マイクロ波）を供給すると、このマイクロ波は、ＴＭモード或いはＴＥモード或いはＴＥＭモードで同軸導波管１１内を伝搬してアンテナ部７の平面アンテナ部材７１に到達し、同軸導波管１１の内部導体１１Ｂを介して、平面アンテナ部材７１の中心部から周縁領域に向けて放射状に伝搬される間に、スロット対７４Ａ、７４Ｂからマイクロ波が誘電体プレート６を介して下方側の空間に向けて放出される。ここで誘電体プレート６はマイクロ波が透過可能な材質例えばＡｌ2Ｏ3（アルミナ）により構成されているので、マイクロ波透過窓として作用し、マイクロ波はこれらを効率良く透過していく。
このとき既述のようにスロット対７４Ａ、７４Ｂを配列したので、円偏波が平面アンテナ部材７１の平面に亘って均一に放出され、この下方の処理空間の電界密度が均一化される。そしてこのマイクロ波のエネルギ−によりアルゴンガスが活性化され、第１のガス供給部３の上方空間に高密度で均一なプラズマが励起される。そして、このプラズマは第１のガス供給部３の開口部３８を介して当該ガス供給部３の下方側の処理空間に流れ込んで行き、当該ガス供給部３からこの処理空間に供給されるＣ5Ｆ8ガスを活性化させてつまりプラズマ化して活性種を形成し、図４（ａ）に示すようにウエハＷの表面に堆積してフッ素添加カーボン膜９１からなる層間絶縁膜が例えば２００ｎｍの膜厚で成膜される。即ちこのプラズマ処理装置によれば、上方側のプラズマ空間の下方側に活性種が存在する成膜空間（ここは発光していない）が形成され、いわばソフトな活性種によりフッ素添加カーボン膜９１が成膜されるので、緻密で密着性が高く、熱的安定性の高い薄膜が得られる。なお図４において８１、８２は、夫々既にウエハＷの下地層として形成されているフッ素添加カーボン膜及び銅配線である。
次いでウエハＷを処理容器１から搬出することなくこのままＳｉＣＮ膜及びＳｉＣＯ膜を連続成膜する。まずＳｉＣＮ膜の成膜について述べると、ＳｉＣＮ膜はトリメチルシランガスを活性化して得たプラズマに加え、窒素の活性種が必要であるが、この実施の形態では、成膜初期時には窒素ガスを供給せずにガス供給機器群５１、３４の各バルブを開いてトリメチルシランガス及びＡｒガスを処理容器１内に供給すると共に、処理容器１内を例えば所定のプロセス圧力に維持する。
一方マイクロ波発生手段１２から例えば２．４５ＧＨｚの所定のパワーのマイクロ波を供給して、既述のようにプラズマを励起させ、このプラズマにより前記ガス供給部３から供給されるトリメチルシランガスを活性化（プラズマ化）させる。このためシリコン、炭素及び水素の活性種（プラズマ）が発生し、図４（ｂ）に示すようにＳｉＣ（炭化水素）膜９２（詳しくは水素も含まれる）が形成される。この窒素ガスを供給しない初期成膜プロセスを例えば５秒程度行い、その後ガス供給機器群５５のバルブを開いて窒素ガスを第２のガス供給部４から供給し、これにより窒素の活性種が生成されて図４（ｃ）に示すようにＳｉＣ膜９２の上にＳｉＣＮ膜９３が成膜される。ＳｉＣ膜９２及びＳｉＣＮ膜９３の積層膜厚は例えばトータルで、５ｎｍ程度である。なおＳｉＣＮ膜は例えば窒素が１０原子％含まれる炭化ケイ素膜である。
ＳｉＣ膜９２は、ＳｉＣＮ膜９３をフッ素添加カーボン膜９１と密着させるための密着層であり、ＳｉＣＮ膜９３を成膜するときに窒素がフッ素添加カーボン膜９１内に侵入するのを防ぐ役割があるのではないかと推測される。そしてこの実施の形態ではＳｉＣＮ膜９３は、それ自体でハードマスクとしての機能を持つものではなく、次に積層されるＳｉＣＯ膜９４を成膜するときにおいて、フッ素添加カーボン膜９１が酸素の活性種に曝されないようにするための、いわば酸素の活性種によるアタックから保護するための保護層としての役割を持つものである。
更に続いて、後の工程でハードマスクとして使用されることとなるＳｉＣＯ膜を成膜する。この成膜プロセスは、例えばＳｉＣＮ膜９３の成膜時に供給していたトリメチルシランガスをＳｉＣＯ膜の成膜レシピに記載された流量に設定してそのまま流し続けると共に、窒素ガスから酸素ガスの供給に切り替えて、処理容器１内を例えば所定のプロセス圧力に維持する。またマイクロ波発生手段１２からの供給パワーを例えばＳｉＣＮ膜９３の成膜時のままにして（変更してもよい）マイクロ波を供給し、トリメチルシランガス及び酸素ガスを活性化してプラズマを励起させ、このプラズマにより図４（ｄ）に示すように第１のハードマスクとしてのＳｉＣＯ膜９４が例えば５０ｎｍ程度の膜厚で形成される。ＳｉＣＯ膜は例えば酸素が２０原子％含まれる炭化ケイ素膜である。なおＳｉＣＯ膜９４の成膜工程は、成膜初期時に酸素ガスを供給せずにトリメチルシランガスのみを例えば５秒程度流し、続いてトリメチルシランガスに酸素ガスを加えるようにすると、ＳｉＣＮ膜９３に対するＳｉＣＯ膜９４の密着性がより一層向上する。
次いで図４（ｅ）に示すようにＳｉＣＯ膜とは別の材質である例えばシリコン酸化膜（ＳｉＯ２膜）９５からなる第２のハードマスク用の薄膜を成膜する。この成膜工程は、例えば図１の装置内にてＴＥＯＳなどの有機ソースの蒸気と酸素ガスとを用い、これらガスを活性化して得たプラズマにより実施してもよいし、あるいは別の成膜装置により実施してもよい。その後図示していないが、レジスト膜を成膜しかつパターンを形成し、そのレジストマスクを用いてシリコン酸化膜９５をエッチングし、その後レジストマスクをアッシング除去することにより前記パターンに対応するパターンを有する第２のハードマスクを得る（図４（ｆ））。
しかる後、ウエハＷの表面にレジスト膜９６を成膜しかつ前記パターンよりも幅の狭いパターンを形成し（図５（ｇ））、そのレジストマスク９６を用いてＳｉＣＯ膜９４を例えばハロゲン化物の活性種を含むプラズマによりエッチングし、その後レジストマスク９６をアッシング除去することにより第１のハードマスクを得る。そしてこの第１のハードマスクを用いてＳｉＣＮ膜９３及びＳｉＣ膜９２を例えばハロゲン化物の活性種を含むプラズマによりエッチングし、さらにフッ素添加カーボン膜９１を例えば酸素プラズマによりエッチングする（図５（ｈ））。なお下地の層８１、８２の表面には、実際にはバリヤ層やハードマスクが存在するが、図では便宜上省略してある。
更にシリコン酸化膜９５からなる第２のハードマスクを用いて、ＳｉＣＮ膜９３及びＳｉＣＯ膜９４をエッチングし更にフッ素添加カーボン膜９１をエッチングして、先のエッチングにより形成された凹部よりも幅の大きい凹部を形成する（図５（ｉ））。なお幅の狭い凹部はビヤホールに相当し、幅の広い凹部は当該層の回路の配線埋め込み領域に相当する。しかる後、図６（ｊ）に示すように配線金属である例えば銅９７が埋め込まれ、凹部以外の部分の銅が例えばＣＭＰ（chemical mechanical polishing）と呼ばれる研磨により除去されて銅配線９７が形成される（図６（ｋ））。その後図示していないが、表面にバリヤ層である例えばＳｉＣ層などが形成されることになる。
上述の実施の形態によれば、フッ素添加カーボン膜９１の上にハードマスクとして有効なＳｉＣＯ膜９４を成膜するにあたり、ＳｉＣＮ膜９３を保護膜として介在させているため、ＳｉＣＯ膜９４の成膜時に用いられる酸素の活性種がＳｉＣＮ膜９３に妨げられてフッ素添加カーボン膜９１の炭素と反応することが抑えられるので、フッ素添加カーボン膜９１の脱ガス量が低減する。そして保護膜であるＳｉＣＮ膜９３を成膜するときに、窒素プラズマの照射の前にトリメチルシランガスのプラズマ雰囲気にフッ素添加カーボン膜９１の表面を曝すため、後述の実施例からも分かるようにＳｉＣＮ膜９３とフッ素添加カーボン膜９１との密着性が良い。またＳｉＣＮ膜９３とＳｉＣＯ膜９４とは、同じ炭化ケイ素がベースとなっているので両者の密着性は大きく、この結果ＳｉＣＯ膜９４とフッ素添加カーボン膜９１との間で大きな密着性が得られる。従ってＳｉＣＯ膜をハードマスクとして使用することが可能となる。
窒素プラズマの照射の前にトリメチルシランガスを活性化したプラズマ雰囲気を形成することによりＳｉＣＮ膜９３の密着性が良くなる理由については十分に解明していないが、後述の参考例の項目でも記載してあるように、フッ素添加カーボン膜９１の表面に形成された炭素のリッチな層が窒素をトラップしているのではないかと考えられ、この結果フッ素添加カーボン膜から窒素がガスとして抜けて膜の密度が小さくなることが回避され、密着性が良くなるのではないかと考えられる。
ここでプラズマを発生させるガスとして上述の例ではＡｒガスを用いているが、その他の希ガス例えばＨｅ（ヘリウム）ガス、Ｎｅ（ネオン）ガス、Ｋｒ（クリプトン）ガス、Ｘｅ（キセノン）ガスなどを用いることができる。またフッ素添加カーボン膜の用途としては層間絶縁膜に限らず他の絶縁膜であってもよい。フッ素添加カーボン膜の原料ガスとしてはＣ5Ｆ8ガスに限らず、ＣＦ4ガス、Ｃ2Ｆ6ガス、Ｃ3Ｆ8ガス、Ｃ3Ｆ6ガス及びＣ4Ｆ8ガスなどを用いてもよい。
そしてまた、ＳｉＣＮ膜９３を成膜するときに窒素の活性種を得るためのガスとしては、窒素ガスに限らずアンモニアガスであってもよい。
またＳｉＣＮ膜９３あるいはＳｉＣＯ膜９４を成膜するときに使用されるシリコンの有機化合物としては、トリメチルシランガスに限られず、他の有機化合物であってもよい。その具体例を挙げると、ＣＨ3ＳｉＨ3、(ＣＨ3)2ＳｉＨ2、(ＣＨ3)3ＳｉＨ、(ＣＨ3)4Ｓｉ、(ＣＨ3)2Ｓｉ(ＯＣ2Ｈ5)2、(ＣＨ3)2Ｓｉ(ＯＣＨ3)2、ＣＨ3Ｓｉ(ＯＣ2Ｈ5)3、ＣＨ3Ｓｉ(ＯＣＨ3)3、(ＨＣＨ3ＳｉＯ)4［環状構造］、((ＣＨ3)3Ｓｉ)2Ｏ、(Ｈ(ＣＨ3)2Ｓｉ)2Ｏ、(Ｈ2ＣＨ3Ｓｉ)2Ｏ、((ＣＨ3)2ＳｉＯ)3、(ＣＨ3ＡＳｉＯ)3、((ＣＨ3)2ＳｉＯ)4、(ＣＨ3ＡＳｉＯ)4などである。なお最後の３つの化合物は環状構造であり、「Ａ」はビニル基（ＣＨ−ＣＨ3）である。
次に本発明の第２の実施の形態について説明する。この実施の形態は、ＳｉＣＮ膜自体をハードマスクとして使用するための方法であり、具体的には、ＳｉＣＮ膜を第１のハードマスク用の薄膜とし、この薄膜の上にＳｉＣＮ膜とは別の材質からなる第２のハードマスク用の薄膜を成膜する。従ってＳｉＣＮ膜は例えば５０ｎｍ程度の膜厚とされ、その製法は、先の第１の実施の形態と全く同様であり、成膜初期時には窒素ガスを供給せずにトリメチルシランガス及びＡｒガスを供給し、その後これらガスに加えて窒素ガスを供給するようにする。図４〜図６の記載に対応させれば、ＳｉＣＮ膜９３及びＳｉＣＯ膜９４を合わせた膜が第１のハードマスク用の薄膜であるＳｉＣＮ膜に相当する。この場合第２のハードマスクはシリコン酸化膜になるが、ＳｉＣＯ膜であってもよい。このような実施の形態によれば、既述のようにフッ素添加カーボン膜の表面に形成される炭素リッチな層により窒素がトラップされ、その後のフッ素添加カーボン膜からの脱ガス量が少なくなるので、ＳｉＣＮ膜とフッ素添加カーボン膜との間の密着性が極めてよくなる。
以上において、フッ素添加カーボン膜、ＳｉＣＮ膜、及びＳｉＣＯ膜を成膜するためには、処理容器を共通化しなくとも、別々の処理容器により夫々の成膜を行ってもよく、この場合には、例えば共通の真空チャンバからなる搬送用チャンバに各膜を成膜するための処理容器を接続し、これら処理容器間を前記搬送用チャンバを介して順次基板が搬送するように構成される。あるいはこれら処理容器間が直列に接続され、それらの間を仕切るロードロック室を介して基板が順次処理容器間を搬送されるようにしてもよい。またフッ素添加カーボン膜、ＳｉＣＮ膜、及びＳｉＣＯ膜のうち２つの膜について共通の処理容器により成膜し、残りの膜については別の処理容器により成膜するようにしてもよい。更にまたＳｉＣＮ膜、については、プラズマ処理装置ではなく、例えばスパッタにより成膜するようにしてもよい。
本発明に係る半導体装置の第３の実施の形態について説明する。この半導体装置は、図７に示すようにポーラス化（多孔質化）された層間絶縁膜の一部をなすＳｉＣＯ膜４１の上に保護膜であるＳｉＣＮ膜４２が形成され、このＳｉＣＮ膜４２を介して層間絶縁膜であるフッ素添加カーボン（ＣＦ）膜４０が積層されている。つまりＳｉＣＮ膜４２を挟んでＳｉＣＯ膜４１とフッ素添加カーボン膜４０との２段構造の層間絶縁膜として構成されている。なおこの層間絶縁膜は、下方側における層間絶縁膜に配線が埋め込まれた構造部分の上に積層され、多層構造配線の一部分を構成している。
この層間絶縁膜には凹部４８が形成されており、この凹部４８は、図７のように断面で見ると前記ＳｉＣＯ膜４１に形成された狭小凹部４８ａ（ビアホールに相当する。）と前記フッ素添加カーボン膜４０に形成された拡大凹部４８ｂ（配線用の溝）とから形成されている。この凹部４８には例えば配線層である銅４７が埋め込まれている。またフッ素添加カーボン膜４０の上には保護膜であるＳｉＣＮ膜４３が形成さており、このＳｉＣＮ膜４３の上には後述するように、ＣＭＰ（chemical mechanical polishing）と呼ばれる研磨工程によってハードマスク用の薄膜であるＳｉＯ2膜４４が僅かに残っている。
続いてこの半導体装置の製造工程について図８に基づいて説明する。この半導体装置は、図１〜図３に基づいて説明したプラズマ処理装置を用いて実施することができる。この例では、下地に層間絶縁膜及び配線が形成されており、この上に次の層の配線を形成しようとするウエハＷが搬入されるものとする。図８（ａ）に示すように当該ウエハＷの表面の下地層にポーラス化されたＳｉＣＯ膜４１及び保護膜であるＳｉＣＮ４２が成膜される。ポーラス化されたＳｉＣＯ膜４１の成膜について述べると、Ａｒガス及びトリメチルシラン（ＴＭＳ）ガスを処理容器１内に供給して既述のようにプラズマを励起させ、このプラズマによりＳｉＣＨ膜を成膜させる。その後酸素ガスを活性化してプラズマ励起させ、ウエハＷをこの酸素プラズマ雰囲気とすることによりＳｉＣＨ膜中のＣＨ3基がＯに置換され、結合格子が小さくなることでポーラス化されたＳｉＣＯ膜４１となる。このＳｉＣＯ膜４１は例えば１００ｎｍ程度の膜厚で形成されている。このＳｉＣＯ膜４１は例えば酸素が２０原子％含まれる炭化ケイ素膜である。このようにＳｉＣＯ膜４１をポーラス化することによりＳｉＣＯ膜４１の誘電率が３．０から例えば２．２程度に下がるので、フッ素添加カーボン膜４０と２段構造の層間絶縁膜とすることにより全体の誘電率が低い絶縁膜が形成できる。
次にこのＳｉＣＯ膜４１の上に既述のようにしてＳｉＣＮ膜４２を形成し、続いて図８（ｂ）に示すようにフッ素添加カーボン膜４０を成膜する。この成膜プロセスは、第１の実施の形態のところで述べたフッ素添加カーボン膜９１の成膜プロセスと同様であり、フッ素添加カーボン膜４０が例えば１００ｎｍ程度の膜厚で形成される。そして図８（ｃ）に示すようにフッ素添加カーボン膜４０の上にＳｉＣＮ膜４３が成膜される。この成膜プロセスは、上述したＳｉＣＮ膜４２の成膜プロセスと同様であり、このＳｉＣＮ膜４２、４３は例えば５ｎｍ程度の膜厚で形成される。またこの際上層のＳｉＣＮ膜４３は、第１の実施の形態で述べたように、ＳｉＣ膜９２及びＳｉＣＮ膜９３の積層構造であっても良い。
さらに続いて図８（ｄ）に示すようにＳｉＣＮ膜４３の上にハードマスク用の薄膜であるＳｉＯ2膜４４が成膜される。この成膜は例えたモノシランガスと酸素ガスとをプラズマ化し、そのプラズマにより成膜される。そしてＳｉＯ2膜４４の上には、Ｓｉ3Ｎ4膜４５が積層され、更にＴＥＯＳとＯ2とを原料としたＳｉＯ2膜４６とが成膜される。前記Ｓｉ3Ｎ4膜４５の膜厚は例えば５０ｎｍ程度であり、前記ＳｉＯ2膜４６の膜厚は例えば５０ｎｍ程度である。その後図示していないが、ＳｉＯ2膜４６の上にレジスト膜を成膜し、前記レジスト膜の所定のパターンに基づいて前記ＳｉＯ2膜４６及びＳｉ3Ｎ4膜４５に所定のパターンを形成する。
図８（ｅ）に示すようにＳｉＯ2膜４６のパターンは、前記ＳｉＯ2膜４６の中央付近がＬ２分だけエッチングされたものであり、Ｓｉ3Ｎ4膜４５のパターンはＳｉ3Ｎ4膜４５の中央付近がＬ１分だけエッチングされたものである。なおエッチング領域はＬ１＜Ｌ２の範囲にある。この２つのパターンを用いて点線のようにエッチングする。続いて図８（ｆ）に示すように配線金属である例えば銅４７が埋め込まれ、例えばＣＭＰ工程により凹部４８からはみ出て形成された銅４７からＳｉＯ2膜４４の途中まで除去され、図７に示す構造が得られる。
この実施の形態によれば次の効果がある。即ち、層間絶縁膜として異種のＣＦ膜（有機系）４０、ＳｉＣＯ膜（無機系）４１を用いているので、図８（ｅ）におけるＬ１領域の点線部をエッチングの後、Ｌ２領域の点線部をエッチングする際、有機系のＣＦ膜４０をエッチングしている間に無機系であるＳｉＣＯ膜４１の側面部はエッチングされないのでビアホール４８ａ（図７参照）の形状を適正に保つことができる。またＣ−Ｆ結合とＳｉ−Ｏ結合とが隣接しているとアニール時にＳｉＦ4となって昇華し易くなるが、このようにＳｉＣＯ膜４１とフッ素添加カーボン膜４０との間に保護膜であるＳｉＣＮ膜４２を介在させることで、両者の膜が物理的に分離され、上述の不具合が解消される。さらに本実施の形態に基づいて凹部４８を形成した後、配線層である銅４７を埋め込むときには、ウエハＷが一旦大気に曝されることになる。この際、ＳｉＣＯ膜４１はポーラス化されているので水分などが吸収され易いが、その場合ＳｉＣＮ膜４２がないと吸収した水がフッ素添加カーボン膜４０の中に入り込んでＣＯやＨＦとなって飛散し、フッ素添加カーボン膜４０の膜減りが起こってしまう。ここでＳｉＣＯ膜４１とＣＦ膜４０との間にＳｉＣＮ膜４２を介在させることで、ポーラス部位に吸収された水分がフッ素添加カーボン膜４０に浸入することを阻止することができる。またフッ素添加カーボン膜４０の上段側のＳｉＣＮ膜４３については、ＳｉＯ2膜４４を成膜するときに酸素ラジカルを使用するので、この酸素ラジカルによるフッ素添加カーボン膜４０へのアタックを阻止する役割も有している。
以上述べてきたように、フッ素添加カーボン膜は優れた特性を備えた絶縁膜であるが、酸素、窒素、水分等によるアタックにより変質してしまう弱点を持っている。一方半導体素子を製造する上で、多層層間絶縁膜を全てフッ素添加カーボン膜でまかなうことが困難な場合も考えられ得る。このような場合、長年に渡って使われてきたシリコン酸化物系絶縁膜、即ちＳｉＯＸ膜（Ｘは任意の元素、化合物）とフッ素添加カーボン膜とを積層してなる絶縁膜が考えられるが、この時次のような問題が提起される。
ＳｉＯＸ膜の成膜温度が４００℃以下の場合、膜中に微量ながらＳｉＯＨ構造が形成されるのは避けがたい。ＳｉＯＨ構造は、その後工程において４００℃以上のアニール工程（例えばシンタ等）が行われた場合にＯＨ基が切れ、その一部がフッ素添加カーボン膜との界面に移動する。するとフッ素添加カーボン膜のＦとＯＨ基とが反応してＨＦが生成され、さらにＨＦとＳｉＯＸ膜とが反応してＳｉＦ４が生成され、ひいてはフッ素カーボン膜とＳｉＯＸ膜との密着性が低下し、これら膜間の膜剥れが発生する。
この問題を解決するためには、第１の実施の形態におけるＳｉＣＯ膜９４、第３の実施の形態におけるＳｉＯ２膜４４、ＳｉＣＯ膜４１のようなＳｉＯＸ膜と、フッ素添加カーボン膜との間に本願による極薄のＳｉＣＮ膜を挟んでおけば良い。なおここで言うＳｉＣＮ膜とは、第１の実施の形態で述べたようにＳｉＣ膜９２及びＳｉＣＮ膜９３の積層構造も含むものである。ＳｉＣＮ膜はフッ素添加カーボン膜に比べるとその比誘電率は４．５と高い値を持つが、このように極薄化することでトータルとしての比誘電率の上昇を抑えることが出来る。例えばフッ素添加カーボン膜の膜厚が１００ｎｍ、この上下に各々５ｎｍのＳｉＣＮ膜が形成された絶縁膜の比誘電率は２．３であり、フッ素添加カーボン膜単体の比誘電率２．２に対し、その上昇分は僅かであり、十分低誘電率膜（Ｌｏｗ−ｋ膜）として機能し得る。ここで極薄とは、酸素、窒素、水分等によるアタックを防ぎつつ、トータルとしての比誘電率の上昇を押さえるという意味で、その厚みは３〜１０ｎｍであり、より好ましくは５〜８ｎｍである。さらに極薄絶縁膜としてはＳｉＣＮに代えて、ＳｉＣ（シリコンカーバイト）、ＳｉＮ（シリコンナイトライド）、アモルファスカーボン等を挙げることができる。
Ａ．ハードマスク用の薄膜の成膜
（実施例１）
この実施例１は、第２の実施の形態に対応するものである。図１に示したプラズマ処理装置を用い、シリコンベアウエハの上にフッ素添加カーボン膜を１２０ｎｍの膜厚で成膜した。成膜条件については、マイクロ波のパワーを３０００Ｗ、プロセス圧力を１０．６Ｐａ（８０ｍTorr）、ウエハの温度を３８０℃、Ｃ5Ｆ8ガス及びＡｒガスの流量を夫々２００ｓｃｃｍ及び１００ｓｃｃｍに設定した。
次いでウエハをプラズマ処理装置内に載置したまま前記フッ素添加カーボン膜の上にＳｉＣＮ膜を５０ｎｍの膜厚で成膜した。成膜条件については、マイクロ波のパワーを１５００Ｗ、プロセス圧力を３９．９Ｐａ（３００ｍTorr）、ウエハの温度を３８０℃に設定し、先ずトリメチルシランガス（蒸気）及びＡｒガスを夫々４０ｓｃｃｍ及び８００ｓｃｃｍの流量で５秒間供給し、その後トリメチルシランガス及びＡｒガスをこの流量で供給したまま窒素ガスを５０ｓｃｃｍの流量で供給した。
（実施例２）
この実施例２は、第１の実施の形態に対応するものである。実施例１と同様にしてシリコンベアウエハの上にフッ素添加カーボン膜及びＳｉＣＮ膜を順次成膜した。ただしこの例ではＳｉＣＮ膜は保護層としての役目を果たすものであることから、その膜厚は５ｎｍとしてある。次いでウエハをプラズマ処理装置内に載置したまま前記ＳｉＣＮ膜の上にＳｉＣＯ膜を５０ｎｍの膜厚で成膜した。成膜条件については、マイクロ波のパワーを１５００Ｗ、プロセス圧力を３３．３Ｐａ（２５０ｍTorr）、ウエハの温度を３８０℃に設定し、先ずトリメチルシランガス及びＡｒガスを夫々４０ｓｃｃｍ及び２００ｓｃｃｍの流量で５秒間供給し、その後トリメチルシランガス及びＡｒガスをこの流量で供給したまま酸素ガスを１０ｓｃｃｍの流量で供給した。
（実施例３）
ＳｉＣＮ膜を成膜するときに、成膜初期時にトリメチルシランガス（及びＡｒガスを供給する工程を行わずに、最初からトリメチルシランガス、Ａｒガス及び窒素ガスをこの流量で供給した他は、実施例２と同様にしてフッ素添加カーボン膜の上にＳｉＣＮ膜及びＳｉＣＯ膜をこの順に積層した。
（比較例１）
ＳｉＣＮ膜を成膜するときに、成膜初期時にトリメチルシランガス及びＡｒガスを供給する工程を行わずに、最初からトリメチルシランガス、Ａｒガス及び窒素ガスをこの流量で供給した他は、実施例１と同様にしてフッ素添加カーボン膜の上にＳｉＣＮ膜を積層した。
（比較例２）
ＳｉＣＮ膜を成膜せずにフッ素添加カーボン膜の上に直接ＳｉＣＯ膜を成膜した他は実施例２と同様にして積層体を得た。
Ｂ．薄膜の密着性の考察
実施例１〜３及び比較例１、２のウエハを真空雰囲気で４００℃に加熱して３０〜６０分放置した。これらウエハの表面を目視で観察し、またテープを貼り付けて膜剥がれの状態を調べたところ、比較例１は膜中から気泡が発生したことに基づく変色域（Blister）が多少見られ、また僅かに膜が剥がれた部位が発生した。これに対して実施例１については、比較例１のような変色域は全く見られず、またテープテストについても膜剥がれは全くなかった。従ってフッ素添加カーボン膜の上にＳｉＣＮ膜を成膜する場合、成膜初期時には窒素ガスを供給せずにトリメチルシランガス及びＡｒガスのみを供給することにより、フッ素添加カーボン膜に対するＳｉＣＮ膜の密着性が大きくなることが理解される。
また実施例２については、上記の変色域は全く見られず、またテープテストについても膜剥がれは全くなかった。これはＳｉＣＮ膜の成膜手法が実施例１と同じであり、ＳｉＣＯ膜とＳｉＣＮ膜とは共にＳｉＣをベースとしているのでいわば一体化した膜であることから、当然の結果と思われる。
更に実施例３と比較例１及び２との関係について見ると、実施例３は、比較例１と同等の結果であったが、比較例２よりも優れている。即ち、比較例２については、実施例３よりも上記の変色域が多く見られ、またテープテストにおいても大部分の膜が剥がれてしまった。このことから実施例３は、比較例２よりも密着性が高く、従ってＳｉＣＯ膜をハードマスクとして用いるときには、フッ素添加カーボン膜とＳｉＣＯ膜との間にＳｉＣＮ膜を介在させることが好ましく、その場合ＳｉＣＮ膜の成膜は、成膜初期時には窒素ガスを供給せずにトリメチルシランガス及びＡｒガスのみを供給する手法を採用することがより一層望ましいことが分かる。
Ｃ．参考実験
実施例１の積層体について、ＳＩＭＳ（二次イオン質量分析装置）により深さ方向における炭素と窒素との濃度を二次イオン強度を指標として調べたところ、図９（ａ）に示す結果が得られた。一方実施例１において、トリメチルシランガス及びＡｒガスを供給する前に窒素プラズマをフッ素添加カーボン膜に６０秒照射して積層体を得、この積層体について同様に調べたところ、図９（ｂ）に示す結果が得られた。図９（ａ）においてはＳｉＣＮ膜とフッ素添加カーボン膜との界面に炭素と窒素との濃度が高くなっている部位（点線の円内）が見られ、フッ素添加カーボン膜内の窒素濃度が界面から急激に低くなっており、１０分の１以下になっている。一方図９（ｂ）においては前記界面にそのような部位は見られず、またフッ素添加カーボン膜内の窒素濃度がＳｉＣＮ膜内の窒素濃度とほとんど変わらない。
この結果から推測すると、フッ素添加カーボン膜に対するＳｉＣＮ膜の密着性については、ＳｉＣＮ膜の成膜時にフッ素添加カーボン膜に窒素が侵入しこれが加熱時に脱ガスとして放出され、密着性が低下するのではないか考えられる。これに対して実施例１のように成膜すると、界面に炭素の濃度が多い領域であるいわば炭素リッチ層が形成され、その後に照射される窒素プラズマ中の窒素をこの炭素リッチ層でトラップし、フッ素添加カーボン膜中に侵入するのを防ぎ、この結果ＳｉＣＮ膜の密着性が極めて大きいのではないかと考えられる。
本発明方法を実施するためのプラズマ処理装置の一例の全体構成を示す断面図である。 前記プラズマ処理装置に設けられる第１のガス供給部の一部を示す平面図である。 前記プラズマ処理装置に設けられるアンテナ部を示す斜視図である。 本発明方法の実施の形態において半導体装置が段階的に製造されていく様子を示す工程図である。 本発明方法の実施の形態において半導体装置が段階的に製造されていく様子を示す工程図である。 本発明方法の実施の形態において半導体装置が段階的に製造されていく様子を示す工程図である。 本発明の他の実施の形態に用いられる半導体装置の一部分を示す断面図である。 本発明の他の実施の形態に係る製造方法を段階的に示す工程図である。 フッ素添加カーボン膜上にＳｉＣＮ膜を成膜するときに初めに窒素プラズマを照射した場合としない場合とにおいて、積層体の炭素及び窒素の濃度を示す特性図である。
１ 処理容器
１０ 制御部
１１ 同軸導波管
１２ マイクロ波発生手段
２ 載置台
３ 第１のガス供給部（シャワーヘッド）
３３ ガス供給路
３６ 開口部
４ 第２のガス供給部（ガス供給路）
３５、５１、５３、５５ ガス供給機器群
６ 誘電体
７ アンテナ部
７１ 平面アンテナ部材
７４ スロット部
８１、９１ フッ素添加カーボン膜
９３ ＳｉＣＮ膜
９４ ＳｉＣＯ膜
９５ ＳｉＯ2膜
９７ 銅

Claims (3)

  1. 基板上に多孔質の酸素添加炭化ケイ素からなる第１の絶縁膜を成膜する工程と、
    この第１の絶縁膜の上に、窒素添加炭化ケイ素膜からなる第１の保護膜を成膜する工程と、
    この第１の保護膜の上にフッ素添加カーボン膜からなる第２の絶縁膜を成膜する工程と、
    前記第２の絶縁膜の表面をシリコン及び炭素の活性種を含むプラズマに曝す工程と、
    次いで基板の表面をシリコン及び炭素の活性種に加えて窒素の活性種を更に含むプラズマに曝して窒素添加炭化ケイ素膜からなるハードマスク用の薄膜を成膜する工程と、
    この薄膜の上に更にハードマスク用の薄膜を成膜する工程と、
    これら工程で成膜されたハードマスクを用いて、前記第１の絶縁膜に電極埋め込み用のホールを形成し、次いで前記第２の絶縁膜に配線埋め込み用の溝を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記第１の絶縁膜は、アルゴンガス及びトリメチルシランガスを活性化して得たプラズマに曝すことによりＳｉＣＨ膜を成膜し、その後酸素ガスを活性化して得たプラズマに曝すことにより得られることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記第１の保護膜の厚み、及び前記窒素添加炭化ケイ素膜からなるハードマスク用の薄膜の厚みは、各々３〜１０ｎｍであることを特徴とする請求項１または２記載の半導体装置の製造方法。
JP2009277902A 2004-01-13 2009-12-07 半導体装置の製造方法 Expired - Fee Related JP5233975B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009277902A JP5233975B2 (ja) 2004-01-13 2009-12-07 半導体装置の製造方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2004005738 2004-01-13
JP2004005738 2004-01-13
JP2004290846 2004-10-01
JP2004290846 2004-10-01
JP2009277902A JP5233975B2 (ja) 2004-01-13 2009-12-07 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005006206A Division JP4715207B2 (ja) 2004-01-13 2005-01-13 半導体装置の製造方法及び成膜システム

Publications (3)

Publication Number Publication Date
JP2010056579A JP2010056579A (ja) 2010-03-11
JP2010056579A5 JP2010056579A5 (ja) 2011-02-03
JP5233975B2 true JP5233975B2 (ja) 2013-07-10

Family

ID=34797728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009277902A Expired - Fee Related JP5233975B2 (ja) 2004-01-13 2009-12-07 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US7803705B2 (ja)
JP (1) JP5233975B2 (ja)
KR (1) KR100743745B1 (ja)
WO (1) WO2005069367A1 (ja)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6967405B1 (en) 2003-09-24 2005-11-22 Yongsik Yu Film for copper diffusion barrier
US7282438B1 (en) 2004-06-15 2007-10-16 Novellus Systems, Inc. Low-k SiC copper diffusion barrier films
US7214600B2 (en) * 2004-06-25 2007-05-08 Applied Materials, Inc. Method to improve transmittance of an encapsulating film
JP4993607B2 (ja) * 2005-06-20 2012-08-08 国立大学法人東北大学 層間絶縁膜および配線構造と、それらの製造方法
US8664124B2 (en) 2005-10-31 2014-03-04 Novellus Systems, Inc. Method for etching organic hardmasks
US8110493B1 (en) 2005-12-23 2012-02-07 Novellus Systems, Inc. Pulsed PECVD method for modulating hydrogen content in hard mask
DE102006012661A1 (de) * 2006-03-20 2007-09-27 Mtu Aero Engines Gmbh Verfahren zum Verbinden von metallischen Bauelementen und damit hergestelltes Bauteil
US7851351B2 (en) 2006-03-31 2010-12-14 Tokyo Electron Limited Manufacturing method for semiconductor devices with enhanced adhesivity and barrier properties
JP5119606B2 (ja) * 2006-03-31 2013-01-16 東京エレクトロン株式会社 半導体装置及び半導体装置の製造方法
US7981810B1 (en) 2006-06-08 2011-07-19 Novellus Systems, Inc. Methods of depositing highly selective transparent ashable hardmask films
JP5138291B2 (ja) * 2006-07-05 2013-02-06 東京エレクトロン株式会社 アモルファスカーボン膜の後処理方法およびそれを用いた半導体装置の製造方法
JP4626600B2 (ja) * 2006-09-29 2011-02-09 Ｔｄｋ株式会社 磁気記録媒体の製造方法
JP5320570B2 (ja) * 2006-11-09 2013-10-23 国立大学法人東北大学 層間絶縁膜、配線構造および電子装置と、それらの製造方法
US20080173985A1 (en) * 2007-01-24 2008-07-24 International Business Machines Corporation Dielectric cap having material with optical band gap to substantially block uv radiation during curing treatment, and related methods
US7981777B1 (en) 2007-02-22 2011-07-19 Novellus Systems, Inc. Methods of depositing stable and hermetic ashable hardmask films
US7915166B1 (en) * 2007-02-22 2011-03-29 Novellus Systems, Inc. Diffusion barrier and etch stop films
US8173537B1 (en) 2007-03-29 2012-05-08 Novellus Systems, Inc. Methods for reducing UV and dielectric diffusion barrier interaction
JP5261964B2 (ja) * 2007-04-10 2013-08-14 東京エレクトロン株式会社 半導体装置の製造方法
US8021975B2 (en) 2007-07-24 2011-09-20 Tokyo Electron Limited Plasma processing method for forming a film and an electronic component manufactured by the method
US8962101B2 (en) 2007-08-31 2015-02-24 Novellus Systems, Inc. Methods and apparatus for plasma-based deposition
JP5424551B2 (ja) * 2007-11-07 2014-02-26 ローム株式会社 半導体装置
WO2009101474A2 (en) * 2007-11-27 2009-08-20 Tokyo Electron Limited Semiconductor device and method for manufacturing the same
US7732324B2 (en) * 2007-12-20 2010-06-08 Texas Instruments Incorporated Semiconductor device having improved adhesion and reduced blistering between etch stop layer and dielectric layer
US8124522B1 (en) 2008-04-11 2012-02-28 Novellus Systems, Inc. Reducing UV and dielectric diffusion barrier interaction through the modulation of optical properties
US7820556B2 (en) * 2008-06-04 2010-10-26 Novellus Systems, Inc. Method for purifying acetylene gas for use in semiconductor processes
US8435608B1 (en) 2008-06-27 2013-05-07 Novellus Systems, Inc. Methods of depositing smooth and conformal ashable hard mask films
JPWO2010038888A1 (ja) * 2008-09-30 2012-03-01 東京エレクトロン株式会社 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
US7955990B2 (en) * 2008-12-12 2011-06-07 Novellus Systems, Inc. Method for improved thickness repeatability of PECVD deposited carbon films
US8247332B2 (en) 2009-12-04 2012-08-21 Novellus Systems, Inc. Hardmask materials
US8563414B1 (en) 2010-04-23 2013-10-22 Novellus Systems, Inc. Methods for forming conductive carbon films by PECVD
US20110272707A1 (en) * 2010-05-06 2011-11-10 Qs Semiconductor Australia Pty Ltd Substrates and methods of forming film structures to facilitate silicon carbide epitaxy
JP5781803B2 (ja) * 2011-03-30 2015-09-24 東京エレクトロン株式会社 温度制御方法及びプラズマ処理システム
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
JP5772508B2 (ja) * 2011-10-27 2015-09-02 東京エレクトロン株式会社 成膜装置及びその運用方法
CN104126220B (zh) 2011-12-20 2017-06-20 英特尔公司 保形低温密闭性电介质扩散屏障
US9543191B2 (en) * 2012-02-22 2017-01-10 Zeon Corporation Wiring structure having interlayer insulating film and wiring line without a barrier layer between
SG195494A1 (en) 2012-05-18 2013-12-30 Novellus Systems Inc Carbon deposition-etch-ash gap fill process
US10325773B2 (en) 2012-06-12 2019-06-18 Novellus Systems, Inc. Conformal deposition of silicon carbide films
US9234276B2 (en) 2013-05-31 2016-01-12 Novellus Systems, Inc. Method to obtain SiC class of films of desired composition and film properties
US10211310B2 (en) 2012-06-12 2019-02-19 Novellus Systems, Inc. Remote plasma based deposition of SiOC class of films
US10832904B2 (en) 2012-06-12 2020-11-10 Lam Research Corporation Remote plasma based deposition of oxygen doped silicon carbide films
US8742587B1 (en) * 2012-11-18 2014-06-03 United Microelectronics Corp. Metal interconnection structure
US9362133B2 (en) 2012-12-14 2016-06-07 Lam Research Corporation Method for forming a mask by etching conformal film on patterned ashable hardmask
US9337068B2 (en) 2012-12-18 2016-05-10 Lam Research Corporation Oxygen-containing ceramic hard masks and associated wet-cleans
US9304396B2 (en) 2013-02-25 2016-04-05 Lam Research Corporation PECVD films for EUV lithography
US10297442B2 (en) 2013-05-31 2019-05-21 Lam Research Corporation Remote plasma based deposition of graded or multi-layered silicon carbide film
US9589799B2 (en) 2013-09-30 2017-03-07 Lam Research Corporation High selectivity and low stress carbon hardmask by pulsed low frequency RF power
US9320387B2 (en) 2013-09-30 2016-04-26 Lam Research Corporation Sulfur doped carbon hard masks
EP3809451A1 (en) 2013-11-08 2021-04-21 Renesas Electronics Corporation Semiconductor device
KR20150116600A (ko) * 2014-04-08 2015-10-16 삼성전자주식회사 에피텍시얼막 형성 방법 및 이를 수행하는데 사용되는 기판 처리 장치
US9548188B2 (en) * 2014-07-30 2017-01-17 Lam Research Corporation Method of conditioning vacuum chamber of semiconductor substrate processing apparatus
KR102147615B1 (ko) * 2014-10-30 2020-08-24 도쿄엘렉트론가부시키가이샤 기판 적재대
US10593592B2 (en) * 2015-01-09 2020-03-17 Applied Materials, Inc. Laminate and core shell formation of silicide nanowire
US20160314964A1 (en) 2015-04-21 2016-10-27 Lam Research Corporation Gap fill using carbon-based films
KR102616489B1 (ko) 2016-10-11 2023-12-20 삼성전자주식회사 반도체 장치 제조 방법
US10002787B2 (en) 2016-11-23 2018-06-19 Lam Research Corporation Staircase encapsulation in 3D NAND fabrication
US9837270B1 (en) 2016-12-16 2017-12-05 Lam Research Corporation Densification of silicon carbide film using remote plasma treatment
US10707165B2 (en) 2017-04-20 2020-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having an extra low-k dielectric layer and method of forming the same
KR102515391B1 (ko) * 2018-08-29 2023-03-31 주식회사 원익아이피에스 반도체 소자의 제조방법
KR20210114072A (ko) * 2019-02-07 2021-09-17 램 리써치 코포레이션 하나 이상의 플라즈마를 시간적으로 그리고/또는 공간적으로 변조할 수 있는 기판 프로세싱 툴
CN113891954A (zh) 2019-05-29 2022-01-04 朗姆研究公司 通过高功率脉冲低频率rf产生的高选择性、低应力、且低氢的类金刚石碳硬掩模

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2157257C (en) 1994-09-12 1999-08-10 Kazuhiko Endo Semiconductor device with amorphous carbon layer and method of fabricating the same
JP2748879B2 (ja) * 1995-02-23 1998-05-13 日本電気株式会社 フッ素化非晶質炭素膜材料の製造方法
JP3666106B2 (ja) * 1996-02-29 2005-06-29 ソニー株式会社 半導体装置の製造方法
JP3323764B2 (ja) 1996-11-14 2002-09-09 東京エレクトロン株式会社 処理方法
JP3116904B2 (ja) 1997-10-08 2000-12-11 日本電気株式会社 半導体装置の成膜処理装置、半導体装置の製造方法及び半導体の薄膜形成方法
US6149730A (en) * 1997-10-08 2000-11-21 Nec Corporation Apparatus for forming films of a semiconductor device, a method of manufacturing a semiconductor device, and a method of forming thin films of a semiconductor
JP2000068261A (ja) * 1998-08-19 2000-03-03 Toshiba Corp 半導体装置の製造方法
JP4361625B2 (ja) * 1998-10-05 2009-11-11 東京エレクトロン株式会社 半導体装置及びその製造方法
JP2000223485A (ja) 1999-01-28 2000-08-11 Nec Corp 複合絶縁膜の製造方法及びこれを用いた半導体装置の製造方法
DE60037395T2 (de) 1999-03-09 2008-11-27 Tokyo Electron Ltd. Herstellung eines halbleiter-bauelementes
US6875687B1 (en) 1999-10-18 2005-04-05 Applied Materials, Inc. Capping layer for extreme low dielectric constant films
US6440878B1 (en) * 2000-04-03 2002-08-27 Sharp Laboratories Of America, Inc. Method to enhance the adhesion of silicon nitride to low-k fluorinated amorphous carbon using a silicon carbide adhesion promoter layer
JP4484345B2 (ja) * 2000-09-11 2010-06-16 東京エレクトロン株式会社 半導体装置及びその製造方法
JP2002222860A (ja) * 2001-01-29 2002-08-09 Sony Corp 半導体装置の作成方法
US6879046B2 (en) * 2001-06-28 2005-04-12 Agere Systems Inc. Split barrier layer including nitrogen-containing portion and oxygen-containing portion
JP4152619B2 (ja) * 2001-11-14 2008-09-17 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP3768480B2 (ja) * 2002-02-14 2006-04-19 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
KR100471164B1 (ko) * 2002-03-26 2005-03-09 삼성전자주식회사 금속-절연체-금속 캐패시터를 갖는 반도체장치 및 그제조방법
JP2004079901A (ja) * 2002-08-21 2004-03-11 Nec Electronics Corp 半導体装置及びその製造方法
US7199046B2 (en) * 2003-11-14 2007-04-03 Tokyo Electron Ltd. Structure comprising tunable anti-reflective coating and method of forming thereof

Also Published As

Publication number Publication date
KR100743745B1 (ko) 2007-07-27
US7803705B2 (en) 2010-09-28
JP2010056579A (ja) 2010-03-11
WO2005069367A1 (ja) 2005-07-28
KR20060127109A (ko) 2006-12-11
US20080254641A1 (en) 2008-10-16

Similar Documents

Publication Publication Date Title
JP5233975B2 (ja) 半導体装置の製造方法
JP4715207B2 (ja) 半導体装置の製造方法及び成膜システム
JP4256763B2 (ja) プラズマ処理方法及びプラズマ処理装置
KR100661201B1 (ko) 절연층을 증착하고 에칭하기 위한 방법
EP1176226B1 (en) Method of deposition of silicon carbide film in integrated circuit fabrication
KR101110103B1 (ko) 성막 방법, 성막 장치, 기억 매체 및, 반도체 장치
WO2012026286A1 (ja) エッチング方法、基板処理方法、パターン形成方法、半導体素子の製造方法、および半導体素子
WO2015126590A1 (en) Hermetic cvd-cap with improved step coverage in high aspect ratio structures
JP5119606B2 (ja) 半導体装置及び半導体装置の製造方法
JP4194521B2 (ja) 半導体装置の製造方法
JP5082411B2 (ja) 成膜方法
JPWO2013047464A1 (ja) エッチング方法及び装置
US20100043821A1 (en) method of photoresist removal in the presence of a low-k dielectric layer
JP2004349458A (ja) フッ素添加カーボン膜の形成方法
US20020142104A1 (en) Plasma treatment of organosilicate layers
CN100433294C (zh) 半导体装置的制造方法以及成膜系统
KR20050084286A (ko) 나이트로겐-비함유 유전성 비반사 코팅부 및 하드마스크
JP5304759B2 (ja) 成膜方法及び半導体装置
JP2005123406A (ja) プラズマエッチング方法。
WO2015151733A1 (ja) 成膜方法、半導体装置製造方法及び半導体装置
JP2006059848A (ja) レジスト除去方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130311

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5233975

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees