KR20230134577A - 도핑된 실리콘 산화물의 열 증착 - Google Patents
도핑된 실리콘 산화물의 열 증착 Download PDFInfo
- Publication number
- KR20230134577A KR20230134577A KR1020237028803A KR20237028803A KR20230134577A KR 20230134577 A KR20230134577 A KR 20230134577A KR 1020237028803 A KR1020237028803 A KR 1020237028803A KR 20237028803 A KR20237028803 A KR 20237028803A KR 20230134577 A KR20230134577 A KR 20230134577A
- Authority
- KR
- South Korea
- Prior art keywords
- carbon
- silicon
- oxygen
- containing precursor
- less
- Prior art date
Links
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 title description 4
- 229910052814 silicon oxide Inorganic materials 0.000 title description 4
- 238000002207 thermal evaporation Methods 0.000 title description 2
- 239000002243 precursor Substances 0.000 claims abstract description 123
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 120
- 238000012545 processing Methods 0.000 claims abstract description 107
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 78
- 238000000034 method Methods 0.000 claims abstract description 61
- 239000010703 silicon Substances 0.000 claims abstract description 59
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 59
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 58
- 239000004065 semiconductor Substances 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 239000001301 oxygen Substances 0.000 claims abstract description 49
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 49
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 48
- 238000003672 processing method Methods 0.000 claims abstract description 19
- 239000011203 carbon fibre reinforced carbon Substances 0.000 claims abstract description 16
- 238000000137 annealing Methods 0.000 claims description 25
- 239000001257 hydrogen Substances 0.000 claims description 24
- 229910052739 hydrogen Inorganic materials 0.000 claims description 24
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 18
- 229930195733 hydrocarbon Natural products 0.000 claims description 10
- 150000002430 hydrocarbons Chemical class 0.000 claims description 10
- 239000004215 Carbon black (E152) Substances 0.000 claims description 7
- 238000005516 engineering process Methods 0.000 description 47
- 239000000463 material Substances 0.000 description 44
- 239000007789 gas Substances 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 10
- 238000005755 formation reaction Methods 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 8
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 239000012528 membrane Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 238000010348 incorporation Methods 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- QQONPFPTGQHPMA-UHFFFAOYSA-N Propene Chemical compound CC=C QQONPFPTGQHPMA-UHFFFAOYSA-N 0.000 description 2
- 239000007833 carbon precursor Substances 0.000 description 2
- 239000003575 carbonaceous material Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000010943 off-gassing Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 description 1
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 1
- VGGSQFUCUMXWEO-UHFFFAOYSA-N Ethene Chemical compound C=C VGGSQFUCUMXWEO-UHFFFAOYSA-N 0.000 description 1
- 239000005977 Ethylene Substances 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- OBNDGIHQAIXEAO-UHFFFAOYSA-N [O].[Si] Chemical compound [O].[Si] OBNDGIHQAIXEAO-UHFFFAOYSA-N 0.000 description 1
- 150000001336 alkenes Chemical class 0.000 description 1
- 150000001345 alkine derivatives Chemical class 0.000 description 1
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000011143 downstream manufacturing Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 125000002534 ethynyl group Chemical group [H]C#C* 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 description 1
- 239000001272 nitrous oxide Substances 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000012713 reactive precursor Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000005049 silicon tetrachloride Substances 0.000 description 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/401—Oxides containing silicon
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/56—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Mechanical Engineering (AREA)
- Materials Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Glass Compositions (AREA)
Abstract
예시적인 반도체 프로세싱 방법들은 반도체 프로세싱 챔버의 프로세싱 구역에 실리콘-함유 전구체 및 산소-함유 전구체를 제공하는 단계를 포함할 수 있다. 기판은 반도체 프로세싱 챔버의 프로세싱 구역 내에 배치될 수 있다. 방법들은 반도체 프로세싱 챔버의 프로세싱 구역에 탄소-함유 전구체를 제공하는 단계를 포함할 수 있다. 탄소-함유 전구체는 탄소-탄소 이중 결합 또는 탄소-탄소 삼중 결합을 특징으로 할 수 있다. 방법들은 실리콘-함유 전구체, 산소-함유 전구체, 및 탄소-함유 전구체를 약 650℃ 미만의 온도에서 열적으로 반응시키는 단계를 포함할 수 있다. 방법들은 기판 상에 실리콘-및-산소-및-탄소-함유 층을 형성하는 단계를 포함할 수 있다.
Description
관련 출원들에 대한 상호 참조문헌
[0001] 본 출원은 2021년 1월 25일에 출원되고 발명의 명칭이 "THERMAL DEPOSITION OF DOPED SILICON OXIDE"인 미국 특허 출원 제17/157,313호의 이익 및 우선권을 주장하며, 상기 출원은 그 전체가 참고로 본원에 포함된다.
기술분야
[0002] 본 기술은 반도체 프로세싱을 위한 방법들 및 컴포넌트들에 관한 것이다. 더 구체적으로, 본 기술은 반도체 구조들을 위한 유전체 막들을 생성하기 위한 시스템들 및 방법들에 관한 것이다.
[0003] 집적 회로들은 기판 표면들 상에 복잡하게 패터닝된 재료 층들을 생성하는 프로세스들에 의해 가능해진다. 기판 상에 패터닝된 재료를 생성하는 것은 재료를 형성 및 제거하기 위한 제어된 방법들을 필요로 한다. 디바이스 사이즈들이 계속 감소됨에 따라, 구조들의 종횡비들이 커질 수 있으며, 프로세싱 동작들 동안 이들 구조들의 치수들을 유지하는 것은 난제일 수 있다. 피처들에 걸쳐 충분한 컨포멀성을 가질 수 있는 유전체 재료들을 개발하는 것은 난제일 수 있다. 부가적으로, 프로세싱 동안 패터닝되는 재료 층들의 수가 확장됨에 따라, 재료 특성들을 유지하는 것과 함께, 다른 노출된 재료들에 대해 개선된 제거 선택성을 가질 수 있는 재료들을 생성하는 것이 더 큰 난제가 되고 있다.
[0004] 따라서, 고품질 디바이스들 및 구조들을 생산하는 데 사용될 수 있는 개선된 시스템들 및 방법들이 필요하다. 이들 및 다른 요구들은 본 기술에 의해 해결된다.
[0005] 예시적인 반도체 프로세싱 방법들은 반도체 프로세싱 챔버의 프로세싱 구역에 실리콘-함유 전구체 및 산소-함유 전구체를 제공하는 단계를 포함할 수 있다. 기판은 반도체 프로세싱 챔버의 프로세싱 구역 내에 배치될 수 있다. 방법들은 반도체 프로세싱 챔버의 프로세싱 구역에 탄소-함유 전구체를 제공하는 단계를 포함할 수 있다. 탄소-함유 전구체는 탄소-탄소 이중 결합 또는 탄소-탄소 삼중 결합을 특징으로 할 수 있다. 방법들은 실리콘-함유 전구체, 산소-함유 전구체, 및 탄소-함유 전구체를 약 650℃ 미만의 온도에서 열적으로 반응시키는 단계를 포함할 수 있다. 방법들은 기판 상에 실리콘-및-산소-및-탄소-함유 층을 형성하는 단계를 포함할 수 있다.
[0006] 일부 실시예들에서, 반도체 프로세싱 챔버의 프로세싱 구역은 기판 상에 실리콘-및-산소-및-탄소-함유 층을 형성하는 동안 플라즈마 부재(plasma-free) 상태로 유지될 수 있다. 실리콘-및-산소-및-탄소-함유 층은 실리콘, 산소, 탄소, 및 수소를 포함하거나 또는 실리콘, 산소, 탄소, 및 수소를 필수적 요소로 하여 구성될 수 있다. 기판은 하나 이상의 피처들을 특징으로 할 수 있다. 실리콘-및-산소-및-탄소-함유 층은 약 90% 이상의 컨포멀성으로 하나 이상의 피처들 주위에 형성될 수 있다. 실리콘-함유 전구체, 산소-함유 전구체, 및 탄소-함유 전구체를 열적으로 반응시키는 단계는 약 500℃ 이하의 온도에서 수행될 수 있다. 실리콘-및-산소-및-탄소-함유 층은 약 20% 이상의 탄소 농도를 특징으로 할 수 있다. 실리콘-및-산소-및-탄소-함유 층은 약 0.4 nm 이하의 제곱 평균 제곱근 거칠기를 특징으로 할 수 있다. 실리콘-및-산소-및-탄소-함유 층은 2 MV/cm에서 약 5E-9 A/㎠ 이하의 누설 전류를 특징으로 할 수 있다. 방법들은 실리콘-및-산소-및-탄소-함유 막을 약 750℃ 이상의 온도에서 어닐링에 노출시키는 단계를 포함할 수 있다. 어닐링에 후속하여, 실리콘-및-산소-및-탄소-함유 층은 약 4.2 이하의 유전 상수를 유지할 수 있다. 탄소-함유 전구체는 약 2:1 이상의 실리콘-함유 전구체에 대한 유량비로 제공될 수 있다. 산소-함유 전구체는 약 10:1 이상의 탄소-함유 전구체에 대한 유량비로 제공될 수 있다.
[0007] 본 기술의 일부 실시예들은 반도체 프로세싱 방법들을 포함할 수 있다. 방법들은 반도체 프로세싱 챔버의 프로세싱 구역에 실리콘-함유 전구체 및 산소-함유 전구체를 제공하는 단계를 포함할 수 있다. 기판은 반도체 프로세싱 챔버의 프로세싱 구역 내에 배치될 수 있다. 방법들은 반도체 프로세싱 챔버의 프로세싱 구역에 탄화수소를 제공하는 단계를 포함할 수 있다. 탄화수소는 탄소-탄소 이중 결합 또는 탄소-탄소 삼중 결합을 특징으로 할 수 있다. 방법들은 실리콘-함유 전구체, 산소-함유 전구체, 및 탄화수소를 약 400℃ 내지 약 600℃의 온도에서 열적으로 반응시키는 단계를 포함할 수 있다. 방법들은 기판 상에 실리콘-및-산소-및-탄소-함유 층을 형성하는 단계를 포함할 수 있다.
[0008] 일부 실시예들에서, 반도체 프로세싱 챔버의 프로세싱 구역은 반도체 프로세싱 방법 동안 플라즈마 부재 상태로 유지될 수 있다. 방법들은 실리콘-및-산소-및-탄소-함유 막을 약 750℃ 이상의 온도에서 어닐링에 노출시키는 단계를 포함할 수 있다. 어닐링에 후속하여, 실리콘-및-산소-및-탄소-함유 층은 약 4.2 이하의 유전 상수를 유지할 수 있다. 탄화수소는 약 2:1 이상의 실리콘-함유 전구체에 대한 유량비로 제공될 수 있다. 기판은 하나 이상의 피처들을 특징으로 할 수 있다. 실리콘-및-산소-및-탄소-함유 층은 약 90% 이상의 컨포멀성으로 하나 이상의 피처들 주위에 형성될 수 있다.
[0009] 본 기술의 일부 실시예들은 반도체 프로세싱 방법들을 포함할 수 있다. 방법들은 반도체 프로세싱 챔버의 프로세싱 구역에 실리콘-함유 전구체 및 산소-함유 전구체를 제공하는 단계를 포함할 수 있다. 기판은 반도체 프로세싱 챔버의 프로세싱 구역 내에 배치될 수 있다. 산소-함유 전구체는 약 10:1 이상의 실리콘-함유 전구체에 대한 유량비로 제공될 수 있다. 방법들은 반도체 프로세싱 챔버의 프로세싱 구역에 탄소-함유 전구체를 제공하는 단계를 포함할 수 있다. 탄소-함유 전구체는 탄소-탄소 이중 결합 또는 탄소-탄소 삼중 결합을 특징으로 할 수 있다. 방법들은 실리콘-함유 전구체, 산소-함유 전구체, 및 탄소-함유 전구체를 약 600℃ 미만의 온도에서 열적으로 반응시키는 단계를 포함할 수 있다. 방법들은 기판 상에 실리콘-및-산소-및-탄소-함유 층을 형성하는 단계를 포함할 수 있다. 실리콘-및-산소-및-탄소-함유 층은 실리콘, 산소, 탄소, 및 수소를 포함하거나 또는 실리콘, 산소, 탄소, 및 수소를 필수적 요소로 하여 구성될 수 있다.
[0010] 일부 실시예들에서, 반도체 프로세싱 챔버의 프로세싱 구역은 기판 상에 실리콘-및-산소-및-탄소-함유 층을 형성하는 동안 플라즈마 부재 상태로 유지될 수 있다. 실리콘-및-산소-및-탄소-함유 층은 약 90% 이상의 두께 컨포멀성을 특징으로 할 수 있다.
[0011] 그러한 기술은 종래의 시스템들 및 기술들에 비해 다수의 이익들을 제공할 수 있다. 예컨대, 본 기술의 실시예들은 다수의 기판 피처들에 적용 가능한 컨포멀 재료들을 생성할 수 있다. 부가적으로, 본 기술은 고도로 조정 가능한 막 특성들을 갖는 탄소-도핑된 실리콘 산화물 막들을 생성할 수 있다. 이들 및 다른 실시예들은, 이들의 장점들 및 특징들 중 다수와 함께, 하기의 설명 및 첨부된 도면들과 함께 더 상세히 설명된다.
[0012] 개시된 기술의 성질 및 이점들의 추가의 이해는 본 명세서의 나머지 부분들 및 도면들을 참조함으로써 실현될 수 있다.
[0013] 도 1은 본 기술의 일부 실시예들에 따른 예시적인 플라즈마 시스템의 개략적인 단면도를 도시한다.
[0014] 도 2는 본 기술의 일부 실시예들에 따른 반도체 프로세싱 방법의 동작들을 도시한다.
[0015] 도 3은 본 기술의 일부 실시예들에 따라 생성된 예시적인 재료 층을 도시한다.
[0016] 도면들 중 여러 도면들은 개략도들로서 포함된다. 도면들은 예시적인 목적들을 위한 것이며, 실척인 것으로 구체적으로 언급되지 않는 한, 실척인 것으로 간주되지 않아야 한다는 것이 이해되어야 한다. 부가적으로, 개략도들로서, 도면들은 이해를 돕기 위해 제공되며, 현실적인 표현들과 비교하여 모든 양상들 또는 정보를 포함하는 것은 아닐 수 있으며, 예시적인 목적들을 위해 과장된 자료를 포함할 수 있다.
[0017] 첨부된 도면들에서, 유사한 컴포넌트들 및/또는 특징들은 동일한 참조 라벨을 가질 수 있다. 추가로, 동일한 타입의 다양한 컴포넌트들은, 참조 라벨 이후에 유사한 컴포넌트들 사이를 구별하는 문자에 의해 구별될 수 있다. 제1 참조 라벨만이 본 명세서에서 사용되는 경우, 설명은 문자에 관계 없이 동일한 제1 참조 라벨을 갖는 유사한 컴포넌트들 중 임의의 컴포넌트에 적용 가능하다.
[0013] 도 1은 본 기술의 일부 실시예들에 따른 예시적인 플라즈마 시스템의 개략적인 단면도를 도시한다.
[0014] 도 2는 본 기술의 일부 실시예들에 따른 반도체 프로세싱 방법의 동작들을 도시한다.
[0015] 도 3은 본 기술의 일부 실시예들에 따라 생성된 예시적인 재료 층을 도시한다.
[0016] 도면들 중 여러 도면들은 개략도들로서 포함된다. 도면들은 예시적인 목적들을 위한 것이며, 실척인 것으로 구체적으로 언급되지 않는 한, 실척인 것으로 간주되지 않아야 한다는 것이 이해되어야 한다. 부가적으로, 개략도들로서, 도면들은 이해를 돕기 위해 제공되며, 현실적인 표현들과 비교하여 모든 양상들 또는 정보를 포함하는 것은 아닐 수 있으며, 예시적인 목적들을 위해 과장된 자료를 포함할 수 있다.
[0017] 첨부된 도면들에서, 유사한 컴포넌트들 및/또는 특징들은 동일한 참조 라벨을 가질 수 있다. 추가로, 동일한 타입의 다양한 컴포넌트들은, 참조 라벨 이후에 유사한 컴포넌트들 사이를 구별하는 문자에 의해 구별될 수 있다. 제1 참조 라벨만이 본 명세서에서 사용되는 경우, 설명은 문자에 관계 없이 동일한 제1 참조 라벨을 갖는 유사한 컴포넌트들 중 임의의 컴포넌트에 적용 가능하다.
[0018] 디바이스 사이즈들이 계속 축소됨에 따라, 많은 재료 층들은 디바이스들을 스케일링하기 위해 두께 및 사이즈가 감소될 수 있다. 디바이스 내에서 구조들이 서로 더 근접해짐에 따라, 유전체 재료들은 크로스토크(crosstalk) 및 다른 전기적 문제들을 제한하는 데 중요한 역할을 할 수 있다. 현재의 재료들은 막의 재료 또는 전기적 특성들을 희생시키지 않으면서 유전 상수들을 충분히 감소시킬 수 없을 수 있다. 예컨대, 일부 재료들을 사용하여 막 특성들을 더 낮은 유전 상수로 조정함으로써, 재료의 누설 특성들이 증가될 수 있으며, 막의 파괴 특성들이 감소될 수 있으며, 이는 디바이스 고장으로 이어질 수 있다. 부가적으로, 이들 막들을 반도체 집적(semiconductor integration)에 도입하기 위해, 프로세싱은 600℃ 이상을 초과하는 온도들에 구조들을 노출시킬 수 있는 백-엔드-오브-라인(back-end-of-line) 어닐링 프로세스를 포함할 수 있다. 많은 막들이 이러한 어닐링에 의해 영향을 받을 수 있으며, 이는 증가된 유전 상수로 이어질 수 있는 아웃개싱(outgassing)을 야기할 수 있다.
[0019] 종래의 기술들은 구조적 및 전기적 요건들을 또한 유지하는 충분히 낮은 유전 상수들을 갖는 막들을 생성하는 데 어려움을 겪었다. 예컨대, 탄소-도핑된 산화물을 생성하기 위한 많은 종래의 기술들은 실리콘, 산소, 및 탄소가 이미 도입된 단일 전구체를 활용할 수 있으며, 이는 형성을 가능하게 할 수 있다. 그러나, 전구체들이 종종, 재료들 내의 증가된 수소 도입을 갖기 때문에, 이들 막들은 증착될 때 더 불량한 컨포멀성을 가질 수 있다. 막들은 또한, 나중의 프로세싱 동작들, 특히 어닐링 동작들 동안 수축될 가능성이 더 높을 수 있다. 일부 기술들은 또한, 원자-층 증착 타입의 형성을 수행할 수 있지만, 이들 프로세스들은 종종, 막 내에 도입되고 유전 상수를 증가시킬 수 있는 질소를 갖는 전구체를 활용한다.
[0020] 본 기술은 증착 프로세스 동안 플라즈마 발생을 활용하지 않을 수 있는 열-기반 재료 증착을 수행함으로써 이러한 문제들을 극복한다. 특정 탄소-함유 전구체들과 실리콘/산소-함유 전구체들 사이의 열 반응을 수행함으로써, 본 기술은 저온 화학 기상 증착이 수행될 수 있게 할 수 있으며, 이는 임의의 수의 반도체 구조들 상에 컨포멀한 성장을 제공할 수 있다. 수행되는 프로세스는 생성되는 막들의 증가된 조정을 가능하게 하여, 상이한 애플리케이션들에 대한 다양한 재료 특성들을 특징으로 하는 막들을 제공할 수 있다.
[0021] 나머지 개시내용이 개시된 기술을 활용하는 특정 증착 프로세스들을 일상적으로 식별하고 반도체 프로세싱 챔버의 하나의 타입을 설명할 것이지만, 설명된 프로세스들이 임의의 수의 반도체 프로세싱 챔버들에서 수행될 수 있다는 것이 용이하게 이해될 것이다. 따라서, 이러한 기술은 이러한 특정 증착 프로세스들 또는 챔버들에만 사용하기는 것으로 너무 제한적으로 간주되지 않아야 한다. 본 개시내용은, 본 기술에 따른 반도체 프로세싱의 방법들이 설명되기 전에, 본 기술의 실시예들에 따른 프로세스들을 수행하기 위해 사용될 수 있는 하나의 가능한 챔버를 논의할 것이다.
[0022] 도 1은 본 기술의 일부 실시예들에 따른 예시적인 프로세싱 챔버(100)의 단면도를 도시한다. 도면은 본 기술의 하나 이상의 양상들을 통합하고 그리고/또는 본 기술의 실시예들에 따른 하나 이상의 동작들을 수행하도록 특정하게 구성될 수 있는 시스템의 개요를 예시할 수 있다. 챔버(100) 또는 수행되는 방법들의 부가적인 세부사항들은 하기에서 추가로 설명될 수 있다. 챔버(100)는 본 기술의 일부 실시예들에 따라 막 층들을 형성하는 데 활용될 수 있지만, 방법들은 막 형성이 발생할 수 있는 임의의 챔버에서 유사하게 수행될 수 있다는 것이 이해되어야 한다. 프로세싱 챔버(100)는 챔버 바디(102), 챔버 바디(102) 내부에 배치된 기판 지지부(104), 및 챔버 바디(102)와 커플링되고 프로세싱 볼륨(120) 내에 기판 지지부(104)를 둘러싸는 리드 어셈블리(106)를 포함할 수 있다. 기판(103)은 개구(126)를 통해 프로세싱 볼륨(120)에 제공될 수 있으며, 개구(126)는 슬릿 밸브 또는 도어를 사용하여 프로세싱을 위해 통상적으로 밀봉될 수 있다. 기판(103)은 프로세싱 동안 기판 지지부의 표면(105) 상에 안착될 수 있다. 기판 지지부(104)는, 화살표(145)로 표시된 바와 같이, 기판 지지부(104)의 샤프트(144)가 위치될 수 있는 축(147)을 따라 회전 가능할 수 있다. 대안적으로, 기판 지지부(104)는 증착 프로세스 동안 필요에 따라 회전하도록 리프트 업(lift up)될 수 있다.
[0023] 기판 지지부(104) 상에 배치된 기판(103)에 걸친 플라즈마 분포를 제어하기 위해, 플라즈마 프로파일 변조기(111)가 프로세싱 챔버(100)에 배치될 수 있다. 플라즈마 프로파일 변조기(111)는 챔버 바디(102)에 인접하게 배치될 수 있는 제1 전극(108)을 포함할 수 있고, 챔버 바디(102)를 리드 어셈블리(106)의 다른 컴포넌트들로부터 분리시킬 수 있다. 제1 전극(108)은 리드 어셈블리(106)의 일부일 수 있거나, 또는 별개의 측벽 전극일 수 있다. 제1 전극(108)은 환형 또는 링형 부재일 수 있고, 링 전극일 수 있다. 제1 전극(108)은 프로세싱 볼륨(120)을 둘러싸는 프로세싱 챔버(100)의 원주 둘레의 연속적인 루프일 수 있거나, 또는 원하는 경우, 선택된 위치들에서 불연속적일 수 있다. 제1 전극(108)은 또한, 천공된 전극, 이를테면, 천공된 링 또는 메시 전극일 수 있거나, 또는 플레이트 전극, 이를테면, 예컨대, 2차 가스 분배기일 수 있다.
[0024] 유전체 재료, 이를테면 세라믹 또는 금속 산화물, 예컨대 알루미늄 산화물 및/또는 알루미늄 질화물일 수 있는 하나 이상의 아이솔레이터들(110a, 110b)은 제1 전극(108)과 접촉하고, 제1 전극(108)을 가스 분배기(112)로부터 그리고 챔버 바디(102)로부터 전기적으로 그리고 열적으로 분리할 수 있다. 가스 분배기(112)는 프로세싱 볼륨(120) 내로 프로세스 전구체들을 분배하기 위한 애퍼처들(118)을 규정할 수 있다. 가스 분배기(112)는 제1 전력 소스(142), 이를테면, RF 발생기, RF 전력 소스, DC 전력 소스, 펄스 DC 전력 소스, 펄스 RF 전력 소스, 또는 프로세싱 챔버와 함께 커플링될 수 있는 임의의 다른 전력 소스와 커플링될 수 있다. 일부 실시예들에서, 제1 전력 소스(142)는 RF 전력 소스일 수 있다.
[0025] 가스 분배기(112)는 전도성 가스 분배기 또는 비-전도성 가스 분배기일 수 있다. 가스 분배기(112)는 또한, 전도성 및 비-전도성 컴포넌트들로 형성될 수 있다. 예컨대, 가스 분배기(112)의 바디는 전도성일 수 있는 반면, 가스 분배기(112)의 페이스 플레이트(face plate)는 비-전도성일 수 있다. 가스 분배기(112)는 이를테면, 도 1에 도시된 바와 같은 제1 전력 소스(142)에 의해 전력이 공급될 수 있거나, 또는 일부 실시예들에서, 가스 분배기(112)는 접지와 커플링될 수 있다.
[0026] 제1 전극(108)은 프로세싱 챔버(100)의 접지 경로를 제어할 수 있는 제1 튜닝 회로(tuning circuit)(128)와 커플링될 수 있다. 제1 튜닝 회로(128)는 제1 전자 센서(130) 및 제1 전자 제어기(134)를 포함할 수 있다. 제1 전자 제어기(134)는 가변 커패시터 또는 다른 회로 엘리먼트들일 수 있거나 또는 이를 포함할 수 있다. 제1 튜닝 회로(128)는 하나 이상의 인덕터들(132)일 수 있거나 또는 이들을 포함할 수 있다. 제1 튜닝 회로(128)는 프로세싱 동안 프로세싱 볼륨(120) 내에 존재하는 플라즈마 조건들 하에서 가변가능한 또는 제어가능한 임피던스를 가능하게 하는 임의의 회로일 수 있다. 예시된 바와 같은 일부 실시예들에서, 제1 튜닝 회로(128)는 접지와 제1 전자 센서(130) 사이에 병렬로 커플링된 제1 회로 레그 및 제2 회로 레그를 포함할 수 있다. 제1 회로 레그는 제1 인덕터(132A)를 포함할 수 있다. 제2 회로 레그는 제1 전자 제어기(134)와 직렬로 커플링된 제2 인덕터(132B)를 포함할 수 있다. 제2 인덕터(132B)는 제1 전자 제어기(134)와 제1 회로 레그 및 제2 회로 레그 둘 모두를 제1 전자 센서(130)에 연결하는 노드 사이에 배치될 수 있다. 제1 전자 센서(130)는 전압 또는 전류 센서일 수 있고, 제1 전자 제어기(134)와 커플링될 수 있으며, 이는 프로세싱 볼륨(120) 내부의 플라즈마 조건들의 어느 정도의 폐쇄-루프 제어를 제공할 수 있다.
[0027] 제2 전극(122)이 기판 지지부(104)와 커플링될 수 있다. 제2 전극(122)은 기판 지지부(104) 내에 임베딩될 수 있거나 또는 기판 지지부(104)의 표면과 커플링될 수 있다. 제2 전극(122)은 플레이트, 천공 플레이트, 메시, 와이어 스크린, 또는 전도성 엘리먼트들의 임의의 다른 분산형 어레인지먼트일 수 있다. 제2 전극(122)은 튜닝 전극일 수 있고, 예컨대, 기판 지지부(104)의 샤프트(144)에 배치된, 도관(conduit)(146), 예컨대, 50 옴과 같은 선택된 저항을 갖는 케이블에 의해 제2 튜닝 회로(136)와 커플링될 수 있다. 제2 튜닝 회로(136)는 제2 전자 센서(138) 및 제2 전자 제어기(140)를 가질 수 있으며, 제2 전자 제어기(140)는 제2 가변 커패시터일 수 있다. 제2 전자 센서(138)는 전압 또는 전류 센서일 수 있고, 제2 전자 제어기(140)와 커플링되어, 프로세싱 볼륨(120) 내의 플라즈마 조건들에 대한 추가의 제어를 제공할 수 있다.
[0028] 바이어스 전극 및/또는 정전 척킹 전극일 수 있는 제3 전극(124)은 기판 지지부(104)와 커플링될 수 있다. 제3 전극은 임피던스 정합 회로일 수 있는, 필터(148)를 통해 제2 전력 소스(150)와 커플링될 수 있다. 제2 전력 소스(150)는 DC 전력, 펄스 DC 전력, RF 바이어스 전력, 펄스 RF 소스 또는 바이어스 전력, 또는 이들 또는 다른 전력 소스들의 조합일 수 있다. 일부 실시예들에서, 제2 전력 소스(150)는 RF 바이어스 전력일 수 있다. 기판 지지부(104)는 또한, 약 25℃ 내지 약 800℃ 또는 그 초과일 수 있는 프로세싱 온도로 기판을 가열하도록 구성된 하나 이상의 가열 엘리먼트들을 포함할 수 있다.
[0029] 도 1의 리드 어셈블리(106) 및 기판 지지부(104)는 플라즈마 또는 열적 프로세싱을 위한 임의의 프로세싱 챔버와 함께 사용될 수 있다. 동작 시에, 프로세싱 챔버(100)는 프로세싱 볼륨(120) 내의 플라즈마 조건들의 실시간 제어를 제공할 수 있다. 기판(103)은 기판 지지부(104) 상에 배치될 수 있으며, 프로세스 가스들은 임의의 원하는 유동 계획에 따라 유입구(114)를 사용하여 리드 어셈블리(106)를 통해 유동될 수 있다. 가스들은 배출구(152)를 통해 프로세싱 챔버(100)에서 빠져나갈 수 있다. 프로세싱 볼륨(120) 내에 플라즈마를 설정하기 위해, 전력이 가스 분배기(112)와 커플링될 수 있다. 일부 실시예들에서, 기판에는 제3 전극(124)을 사용하여 전기 바이어스가 제공될 수 있다.
[0030] 프로세싱 볼륨(120)에서 플라즈마를 에너자이징할 시에, 플라즈마와 제1 전극(108) 사이에 전위차가 확립될 수 있다. 플라즈마와 제2 전극(122) 사이에 전위차가 또한 확립될 수 있다. 이어서, 전자 제어기들(134, 140)은 2개의 튜닝 회로들(128 및 136)에 의해 표현되는 접지 경로들의 유동 특성들을 조정하는 데 사용될 수 있다. 중심으로부터 에지까지의 플라즈마 밀도 균일성 및 증착 레이트의 독립적인 제어를 제공하기 위해, 설정점(set point)이 제1 튜닝 회로(128) 및 제2 튜닝 회로(136)에 전달될 수 있다. 전자 제어기들 둘 모두가 가변 커패시터들일 수 있는 실시예들에서, 전자 센서들은 독립적으로, 증착 레이트를 최대화하고 두께 불균일성을 최소화하기 위해 가변 커패시터들을 조정할 수 있다.
[0031] 튜닝 회로들(128, 136) 각각은 개개의 전자 제어기들(134, 140)을 사용하여 조정될 수 있는 가변 임피던스를 가질 수 있다. 전자 제어기들(134, 140)이 가변 커패시터들인 경우, 가변 커패시터들 각각의 커패시턴스 범위, 및 제1 인덕터(132A) 및 제2 인덕터(132B)의 인덕턴스들은 임피던스 범위를 제공하도록 선택될 수 있다. 이러한 범위는 각각의 가변 커패시터의 커패시턴스 범위에서 최소치를 가질 수 있는 플라즈마의 주파수 및 전압 특성들에 의존할 수 있다. 따라서, 제1 전자 제어기(134)의 커패시턴스가 최소 또는 최대일 때, 제1 튜닝 회로(128)의 임피던스가 높아서, 기판 지지부에 걸쳐 최소 공중 또는 측방향 커버리지를 갖는 플라즈마 형상이 초래될 수 있다. 제1 전자 제어기(134)의 커패시턴스가 제1 튜닝 회로(128)의 임피던스를 최소화하는 값에 접근할 때, 플라즈마의 공중 커버리지(aerial coverage)가 최대로 증가하여, 기판 지지부(104)의 전체 작업 영역을 효과적으로 커버할 수 있다. 제1 전자 제어기(134)의 커패시턴스가 최소 임피던스 설정으로부터 벗어남에 따라, 플라즈마 형상이 챔버 벽들로부터 수축될 수 있으며, 기판 지지부의 공중 커버리지가 감소될 수 있다. 제2 전자 제어기(140)는 제2 전자 제어기(140)의 커패시턴스가 변경될 수 있음에 따라 기판 지지부 위의 플라즈마의 공중 커버리지를 증가 및 감소시키는 유사한 효과를 가질 수 있다.
[0032] 전자 센서들(130, 138)은 폐쇄-루프에서 개개의 회로들(128, 136)을 조정하기 위해 사용될 수 있다. 사용되는 센서의 타입에 따라, 전류 또는 전압에 대한 설정점이 각각의 센서에 설치될 수 있으며, 센서에는 설정점으로부터의 편차를 최소화하기 위해 각각의 개개 전자 제어기(134, 140)에 대한 조정을 결정하는 제어 소프트웨어가 제공될 수 있다. 결과적으로, 플라즈마 형상은 프로세싱 동안 선택되어 동적으로 제어될 수 있다. 전술한 논의가 가변 커패시터들일 수 있는 전자 제어기들(134, 140)에 기반하지만, 조정 가능한 임피던스를 갖는 튜닝 회로들(128 및 136)을 제공하기 위해 조정 가능한 특성을 갖는 임의의 전자 컴포넌트가 사용될 수 있다는 것이 이해되어야 한다.
[0033] 이전에 논의된 바와 같이, 플라즈마-프로세싱 챔버가 막 프로세싱의 하나 이상의 양상들에 사용될 수 있지만, 일부 실시예들에서, 실리콘, 산소, 및 탄소 막들을 형성하는 것은 플라즈마-강화 프로세스를 활용하지 않을 수 있으며, 이는 전구체들로부터 탄소를 추가로 방출시킴으로써 생성되는 막의 컨포멀성을 제한할 수 있고, 생성되는 막들에서의 탄소 도입을 제한할 수 있다. 본 기술은 일부 실시예들에서, 적어도 플라즈마 생성 없이 막을 형성할 수 있다. 도 2는 본 기술의 일부 실시예들에 따른 프로세싱 방법(200)의 예시적인 동작들을 도시한다. 방법은 상기에서 설명된 프로세싱 챔버(100)를 포함하는 다양한 프로세싱 챔버들뿐만 아니라, 동작들이 수행될 수 있는 비-플라즈마 챔버들을 포함하는 임의의 다른 챔버들에서 수행될 수 있다. 방법(200)은 다수의 선택적인 동작들을 포함할 수 있으며, 이는 본 기술에 따른 방법들의 일부 실시예들과 구체적으로 연관될 수 있거나 연관되지 않을 수 있다. 예컨대, 동작들 중 다수는 더 넓은 범위의 구조적 형성을 제공하기 위해 설명되지만, 기술에 중요하지 않거나, 또는 쉽게 인식되는 바와 같이 대안적인 방법론에 의해 수행될 수 있다. 방법(200)은 막 내에 조정 가능한 비의 탄소를 포함할 수 있는, 실리콘-및-산소-함유 막을 발생(develop)시키기 위한 다수의 동작들을 포함할 수 있는 프로세싱 방법을 포함할 수 있다. 하기에서 추가로 설명될 바와 같이, 실리콘, 산소, 및 탄소의 비율들뿐만 아니라 재료들이 막 내에 통합되는 방식을 수정하는 것은 다수의 구조들에 대한 디바이스 프로세싱을 용이하게 하기 위해 다수의 특성들을 제공할 수 있다.
[0034] 동작(205)에서, 방법은 기판이 하우징될 수 있는 반도체 프로세싱 챔버의 프로세싱 구역에 실리콘-함유 전구체 및 산소-함유 전구체를 제공하는 단계를 포함할 수 있다. 동작(205)과 동시에 발생할 뿐만 아니라 동작(205) 전 또는 후속하여 발생할 수 있는 동작(210)에서, 탄소-함유 전구체가 반도체 프로세싱 챔버의 프로세싱 구역에 제공될 수 있다. 동작(215)에서, 실리콘-함유 전구체, 산소-함유 전구체, 및 탄소-함유 전구체는 반도체 프로세싱 챔버의 프로세싱 구역 내에서 열적으로 반응될 수 있으며, 이는 동작(220)에서 기판 상에 실리콘-및-산소-및-탄소-함유 층을 형성할 수 있다. 일부 실시예들에서 수행되는 반응 때문에, 반도체 프로세싱 챔버, 페디스털, 또는 기판은 약 650℃ 이하의 온도로 유지될 수 있고, 일부 실시예들에서 약 600℃ 이하, 약 590℃ 이하, 약 580℃ 이하, 약 570℃ 이하, 약 560℃ 이하, 약 550℃ 이하, 약 540℃ 이하, 약 530℃ 이하, 약 520℃ 이하, 약 510℃ 이하, 약 500℃ 이하, 약 490℃ 이하, 약 480℃ 이하, 약 470℃ 이하, 약 460℃ 이하, 약 450℃ 이하, 약 440℃ 이하, 약 430℃ 이하, 약 420℃ 이하, 약 410℃ 이하, 약 400℃ 이하 또는 그 미만의 온도로 유지될 수 있다.
[0035] 이전에 논의된 바와 같이, 형성 동작들 중 일부 또는 전부는 기판 프로세싱 구역이 플라즈마 부재 상태로 유지되는 동안 수행될 수 있다. 열 화학 기상 증착을 수행함으로써, 더 컨포멀 재료 형성이 생성될 수 있다. 본 기술의 일부 실시예들에 따른 프로세싱 동안 사용될 수 있는 실리콘-함유 전구체들의 비-제한적인 예들은 실란, 디실란, 실리콘 사불화물, 실리콘 사염화물, 디클로로실란, 테트라에틸 오르토실리케이트뿐만 아니라, 실리콘 함유 막 형성에 사용될 수 있는 임의의 다른 실리콘-함유 전구체들을 포함할 수 있다. 본 기술 전반에 걸쳐 설명되는 바와 같은 임의의 동작에서 사용되는 산소-함유 전구체들은 이원자 산소, 아산화 질소, 이산화 질소, 오존뿐만 아니라 실리콘 산화물 막 형성에 사용될 수 있는 임의의 다른 산소-함유 전구체들을 포함할 수 있지만, 일부 실시예들에서, 산소-함유 전구체는 하이드록실 모이어티를 포함하지 않을 수 있다.
[0036] 탄소-함유 전구체는 임의의 수의 탄소-함유 전구체들일 수 있거나 또는 이들을 포함할 수 있다. 예컨대, 탄소-함유 전구체는 임의의 탄화수소, 또는 탄소 및 수소를 포함하거나 또는 탄소 및 수소로 구성된 임의의 재료일 수 있거나, 이를 포함할 수 있다. 일부 실시예들에서, 탄소 전구체와 실리콘 또는 산소 전구체 사이의 반응을 가능하게 하기 위해, 탄소-함유 전구체는 하나 이상의 탄소-탄소 이중 결합들 및/또는 하나 이상의 탄소-탄소 삼중 결합들을 특징으로 할 수 있다. 따라서, 일부 실시예들에서, 탄소-함유 전구체는 알켄 또는 알킨, 이를테면 아세틸렌, 에틸렌, 프로펜, 또는 임의의 다른 탄소-함유 재료이거나 또는 이를 포함할 수 있다. 전구체는 임의의 다른 원소 결합과 함께 임의의 양의 탄소 및 수소 결합을 포함할 수 있는 탄소-및-수소-함유 전구체들을 포함할 수 있지만, 일부 실시예들에서 탄소-함유 전구체는 탄소-대-탄소 및 탄소-대-수소 결합으로 구성될 수 있다.
[0037] 다수의 인자들이 막들 내의 실리콘, 산소 및 탄소 농도에 영향을 미칠 수 있다. 예컨대, 일부 실시예들에서, 생성된 막은 예컨대 오염물들을 설명할 수 있는 임의의 미량의 재료들과 함께, 실리콘, 산소, 탄소 및 수소로 제한되거나 또는 실리콘, 산소, 탄소 및 수소를 필수적 요소로 하여 구성될 수 있다. 일부 실시예들에서, 막 내의 실리콘 농도는 약 40% 이하로 유지될 수 있으며, 이는, 더 실리콘-풍부(silicon-rich) 막이 더 높은 누설을 특징으로 할 수 있기 때문에, 생성된 막의 누설 전류를 제한하는 것을 도울 수 있다. 따라서, 일부 실시예들에서, 하기에서 논의되는 바와 같은 어닐링 전 또는 후에 생성된 재료는 약 38% 이하의 실리콘 농도를 특징으로 할 수 있고, 약 36% 이하, 약 35% 이하, 약 34% 이하, 약 33% 이하, 약 32% 이하, 약 31% 이하, 약 30% 이하, 약 29% 이하, 약 28% 이하, 약 27% 이하, 약 26% 이하, 약 25% 이하 또는 그 미만으로 유지될 수 있다.
[0038] 막 내의 산소 농도는 약 55% 이하로 유지될 수 있으며, 이는 어닐링 후에 막에 남아 있는 탄소 및 수소의 양을 표시할 수 있으며, 여기서, 더 낮은 산소 함량은 더 많은 탄소 및 수소가 보유될 수 있음을 나타낼 수 있다. 따라서, 일부 실시예들에서, 하기에서 논의되는 바와 같은 어닐링 전 또는 후에 생성된 재료는 약 54% 이하의 산소 농도를 특징으로 할 수 있고, 약 53% 이하, 약 52% 이하, 약 51% 이하, 약 50% 이하, 약 49% 이하, 약 48% 이하, 약 47% 이하, 약 46% 이하, 약 45% 이하, 약 44% 이하, 약 43% 이하, 약 42% 이하, 약 41% 이하, 약 40% 이하, 약 39% 이하, 약 38% 이하, 약 37% 이하, 약 36% 이하, 약 35% 이하, 약 34% 이하, 약 33% 이하, 약 32% 이하, 약 31% 이하, 또는 약 30% 이하 또는 그 미만으로 유지될 수 있다.
[0039] 본 기술은 하기에서 논의되는 바와 같은 유량들을 기준으로 하여 막 내의 탄소 도입을 조정할 수 있다. 본 기술의 실시예들에서, 탄소 농도는 약 0% 내지 약 30%로 포함될 수 있고, 하기에서 논의되는 바와 같은 어닐링 전 또는 후의 생성된 재료 내의 약 5% 이상, 약 10% 이상, 약 12% 이상, 약 14% 이상, 약 16% 이상, 약 18% 이상, 약 20% 이상, 약 22% 이상, 약 24% 이상, 약 26% 이상 또는 그 초과의 탄소 농도를 특징으로 할 수 있다.
[0040] 막 내의 수소 도입은 하나 이상의 재료 특성들뿐만 아니라 생성된 막의 품질에 영향을 미칠 수 있다. 탄소-함유 전구체 및/또는 실리콘-함유 전구체가 수소를 포함할 수 있지만, 일부 실시예들에서, 어떠한 부가적인 수소 소스도 제공되지 않을 수 있다. 비활성 전구체들 또는 캐리어 가스들에 실리콘-함유 전구체 및 탄소-함유 전구체가 제공될 수 있지만, 일부 실시예들에서, 전구체들과 함께 어떤 다른 화학적 반응성 전구체들도 전달되지 않을 수 있다. 챔버에 제공되는 수소를 탄소-함유 전구체 및 실리콘-함유 전구체에 포함된 수소로 제한함으로써, 생성된 막 내의 수소의 원자 비율은 수소 가스가 부가적으로 제공되는 경우보다 더 낮을 수 있다.
[0041] 막 거칠기는 또한 막의 조성에 의해 영향을 받을 수 있으며, 여기서 탄소-함유 전구체는 거칠기를 증가시킬 수 있다. 예컨대, 더 긴 사슬 탄화수소들이 일부 실시예들에서 증가된 막 거칠기에 기여할 수 있다. 거칠기는 생성된 막 두께에 의해 영향을 받을 수 있으며, 그리고 일부 실시예들에서, 거칠기 특징들은 약 1,000 nm 이하의 증착된 두께를 포함하는 임의의 막 두께에 대한 것일 수 있고, 약 500 nm 이하, 약 250 nm 이하, 약 100 nm 이하, 약 50 nm 이하, 약 20 nm 이하, 약 10 nm 이하, 약 5 nm 이하 또는 그 미만의 두께까지 증착된 막들의 특징일 수 있다. 예컨대, 증착된 막들의 제곱 평균 제곱근 거칠기는 약 3.0 nm 이하일 수 있고, 약 2.5 nm 이하, 약 2.0 nm 이하, 약 1.5 nm 이하, 약 1.0 nm 이하, 약 0.9 nm 이하, 약 0.8 nm 이하, 약 0.7 nm 이하, 약 0.6 nm 이하, 약 0.5 nm 이하, 약 0.4 nm 이하, 약 0.3 nm 이하, 약 0.2 nm 이하, 약 0.1 nm 이하 또는 그 미만일 수 있다.
[0042] 누설 전류 및 절연 파괴는 생성되는 재료들 내의 원자 농도들에 의해 영향을 받을 수 있다. 그러나, 본 기술의 실시예들에 따라 재료들을 생성함으로써, 2 MV/cm에서의 누설 전류는 약 9.0E-9 A/㎠ 이하로 유지될 수 있고, 약 8.0E-9 A/㎠ 이하, 약 7.0E-9 A/㎠ 이하, 약 6.0E-9 A/㎠ 이하, 약 5.0E-9 A/㎠ 이하, 약 4.0E-9 A/㎠ 이하, 약 3.0E-9 A/㎠ 이하, 약 2.0E-9 A/㎠ 이하, 약 1.0E-9 A/㎠ 이하, 약 9.0E-10 A/㎠ 이하, 약 8.0E-10 A/㎠ 이하, 약 7.0E-10 A/㎠ 이하, 약 6.0E-10 A/㎠ 이하, 약 5.0E-10 A/㎠ 이하, 또는 그 미만으로 유지될 수 있다. 부가적으로, 0.001 A/㎠에서의 막의 파괴 전압은 약 6.0 MV/cm 이상으로 유지될 수 있고, 약 6.5 MV/cm 이상, 약 7.0 MV/cm 이상, 약 7.5 MV/cm 이상, 약 8.0 MV/cm 이상, 약 8.5 MV/cm 이상, 약 9.0 MV/cm 이상, 약 9.5 MV/cm 이상, 약 10.0 MV/cm 이상, 약 10.5 MV/cm 이상, 약 11.0 MV/cm 이상, 약 11.5 MV/cm 이상, 약 12.0 MV/cm 이상, 또는 그 초과로 유지될 수 있다.
[0043] 충분한 누설 및 파괴 성능을 유지하면서 더 낮은 유전 상수를 특징으로 하는 막들을 생성하기 위해, 본 기술은 원자 도입을 제어하기 위해 전구체들을 전달하고, 실리콘과 산소 사이뿐만 아니라 실리콘과 탄소 사이의 결합을 가능하게 할 수 있으며, 이는 막 품질 및 성능을 증가시킬 수 있다. 예컨대, 더 높은 유량들에서, 증가된 탄소-수소 결합이 유지될 수 있거나, 또는 탄소가 산소 주위에 결합할 수 있으며, 이는 이어서, 막으로부터 아웃개싱하기가 더 쉬울 수 있다. 따라서, 실리콘-함유 전구체 및 탄소-함유 전구체의 유량들은 탄소와 실리콘 사이에 증가된 결합이 발생할 수 있음을 보장하도록 낮게 유지될 수 있다. 예컨대, 일부 실시예들에서, 탄소-함유 전구체의 유량은 약 250 sccm 이하로 유지될 수 있고, 약 200 sccm 이하, 약 150 sccm 이하, 약 100 sccm 이하, 약 90 sccm 이하, 약 80 sccm 이하, 약 70 sccm 이하, 약 60 sccm 이하, 약 50 sccm 이하, 약 40 sccm 이하, 약 30 sccm 이하, 약 20 sccm 이하, 약 10 sccm 이하 또는 그 미만으로 유지될 수 있다. 탄소-함유 전구체 유량을 충분히 낮게 유지함으로써, 개선된 탄소-대-실리콘 결합이 발생할 수 있으며, 이는 후속 어닐링 프로세싱 동안 수축 및 아웃개싱을 제한할 수 있다. 예컨대, 탄소-함유 전구체 유량이 100 sccm 이상 또는 그 초과로 증가함에 따라, 증가된 댕글링 결합(dangling bond)들이 막 내에 도입될 수 있으며, 막을 어닐링하는 것은 탄소 및 수소 도입을 추가로 감소시킬 수 있으며, 이는 유전 상수를 더 높게 밀어올릴 수 있다. 따라서, 탄소-함유 전구체의 더 낮은 유량들을 유지함으로써, 유전 상수가 추가로 감소될 수 있다. 이는 또한, 생성된 막의 더 높은 파괴 전압을 유지하는 것을 도울 수 있다.
[0044] 유사하게, 더 낮은 실리콘-함유 전구체 유량을 유지하는 것은 실리콘 도입을 제어하는 것을 도울 수 있으며, 그렇지 않으면, 더 많은 실리콘-실리콘 결합으로 막 누설이 증가될 수 있다. 따라서, 본 기술의 일부 실시예들에서, 실리콘-함유 전구체의 유량은 약 100 sccm 이하로 유지될 수 있고, 약 95 sccm 이하, 약 90 sccm 이하, 약 85 sccm 이하, 약 80 sccm 이하, 약 75 sccm 이하, 약 70 sccm 이하, 약 65 sccm 이하, 약 60 sccm 이하, 약 55 sccm 이하, 약 50 sccm 이하, 약 45 sccm 이하, 약 40 sccm 이하, 약 35 sccm 이하, 약 30 sccm 이하, 약 25 sccm 이하, 약 20 sccm 이하, 약 15 sccm 이하, 약 10 sccm 이하, 약 5 sccm 이하 또는 그 미만으로 유지될 수 있다.
[0045] 전구체들을 서로에 대한 특정 비율들로 제공하는 것은 또한, 이전에 설명된 특성들 및 특징들을 생성하기 위한 막 형성의 제어를 가능하게 할 수 있다. 예컨대, 일부 실시예들에서, 탄소-함유 전구체의 유량은 실리콘-함유 전구체보다 더 높게 유지될 수 있으며, 이는 유전 상수 및 누설 특성들을 감소시키는 것을 도울 수 있다. 따라서, 일부 실시예들에서, 탄소-함유 전구체 대 실리콘-함유 전구체의 유량비는 약 1:1 이상으로 유지될 수 있고, 약 2:1 이상, 약 3:1 이상, 약 4:1 이상, 약 5:1 이상, 약 6:1 이상, 약 7:1 이상 또는 그 초과로 유지될 수 있다. 부가적으로, 산소-함유 전구체의 유량은 실리콘-함유 전구체 또는 탄소-함유 전구체 중 어느 하나보다 높게 유지될 수 있으며, 이는 증가된 실리콘-산소 및 실리콘-탄소 결합을 특징으로 하는 재료의 성장을 가능하게 할 수 있다. 일부 실시예들에서, 산소-함유 전구체 대 다른 전구체들 중 어느 하나의 유량비는 약 10:1 이상으로 유지될 수 있고, 약 25:1 이상, 약 50:1 이상, 약 75:1 이상, 약 100:1 이상, 약 125:1 이상, 약 150:1 이상, 약 175:1 이상, 약 200:1 이상, 약 300:1 이상, 약 400:1 이상, 약 500:1 이상, 약 600:1 이상, 약 700:1 이상, 약 800:1 이상, 약 900:1 이상, 약 1000:1 이상, 또는 그 초과로 유지될 수 있다.
[0046] 본 기술에 의해 생성된 실리콘-및-산소-및-탄소 재료들은 다수의 구조들에서 사용될 수 있고, 통합에 사용되는 재료들로서 포함될 수 있으며, 이는 후속 프로세싱이 수행된 후에 유지 또는 제거될 수 있으며, 이는 선택적 동작(225)에서 하류 프로세스에 어닐링을 포함할 수 있으며, 이는 700℃의 온도들을 초과할 수 있고, 그리고 약 750℃ 이상, 약 800℃ 이상, 약 850℃ 이상 또는 그 초과의 온도들에서 수행될 수 있다. 본 기술의 일부 실시예들에 의해 생성된 개선된 막 결합 및 성장 때문에, 저-k 재료들은 어닐링 프로세스에 의해 덜 손상되어, 저-k 재료들에 대한 부가적인 통합 동작들을 제공할 수 있다. 예컨대, 다수의 실리콘 산탄화물 막 형성들 동안, 탄소가 산소 주위에 형성될 수 있으며, 이는 어닐링에서 탄소 및 수소의 손실을 증가시킬 수 있다. 개선된 실리콘-탄소 결합이 수행될 수 있는 본 기술의 실시예들에 따라 증착들을 수행함으로써, 어닐링 동안 탄소가 더 양호하게 보유될 수 있다.
[0047] 생성된 재료들이 어닐링에 의해 영향을 받을 수 있지만, 본 기술은 어닐링 전에 또는 어닐링 후에 더 낮은 유전 상수를 특징으로 하는 막들을 생성할 수 있고, 약 4.2 이하의 유전 상수를 특징으로 하는 재료들을 생성할 수 있고, 약 4.1 이하, 약 4.0 이하, 약 3.9 이하, 약 3.8 이하, 약 3.7 이하, 약 3.6 이하, 약 3.5 이하, 약 3.4 이하, 약 3.3 이하, 약 3.2 이하, 약 3.1 이하, 약 3.0 이하, 약 2.9 이하, 약 2.8 이하, 약 2.7 이하, 또는 그 미만의 유전 상수를 특징으로 할 수 있다. 부가적으로, 본 기술의 실시예들에 따라 생성된 재료들은 상기에서 언급된 바와 같이 어닐링 후에 약 1.0 이하만큼 유전 상수 증가를 가질 수 있고, 약 0.9 이하, 약 0.8 이하, 약 0.7 이하, 약 0.6 이하, 약 0.5 이하, 약 0.4 이하, 약 0.3 이하, 약 0.2 이하, 약 0.1 이하만큼 유전 상수 증가를 가질 수 있거나, 또는 유전 상수는 어닐링 후에 실질적으로 또는 본질적으로 일관되게 유지된다.
[0048] 이러한 방식의 탄소의 도입은 열 산화물을 포함하는 다른 산화물 재료들에 비해 재료의 에칭 선택성을 개선할 수 있다. 예컨대, 일부 실시예들에서, 실리콘-및-산소-및-탄소 재료의 형성 및 후속하는 재료 프로세싱 후에, 재료는 선택적인 동작(230)에서 제거될 수 있다. 일부 실시예들에서, 인-시튜 플라즈마는 챔버의 프로세싱 구역 내에서 할로겐-함유 및/또는 산소-함유 전구체로 형성될 수 있다. 부가적으로, 일부 실시예들에서, 습식 에칭이 수행될 수 있다. 예컨대, 묽은 불화수소 또는 다른 습식 에칭이 일부 실시예들에서 수행될 수 있다. 본 기술의 일부 실시예들에 따라 탄소가 막 내에 도입될 때, 재료는 약 1:1 이하의 열 산화물에 대한 비율로 에칭될 수 있고, 약 0.8:1 이하, 약 0.6:1 이하, 약 0.4:1 이하, 약 0.2:1 이하, 약 0.1:1 이하, 약 0.5:1 이하, 약 0.1:1 이하, 약 0.05:1 이하, 약 0.01:1 이하, 또는 그 미만의 비율로 에칭될 수 있다.
[0049] 상기에서 설명된 바와 같이, 일부 실시예들에서, 열 기반 재료 형성은 더 컨포멀 막들을 제공할 수 있으며, 이는 반도체 프로세싱 동안 사용되는 라이너, 스페이서, 또는 다른 재료로서 동작할 수 있다. 도 3은 본 기술의 일부 실시예들에 따라 생성된 예시적인 증착을 도시한다. 예컨대, 기판(305)은 형성된 재료(310)를 가질 수 있거나, 또는 기판을 통해 형성된 다수의 피처들을 가질 수 있으며, 피처들은 고-종횡비 구조를 생성할 수 있다. 본 기술의 일부 실시예들에서, 예시된 바와 같이 구조 위에 실리콘-및-산소-및-탄소 막(315)이 형성될 수 있다. 본 기술이 임의의 수의 프로세싱 동작들에서 활용될 수 있기 때문에, 이러한 예가 제한적인 것으로 의도되지 않는다는 것이 이해되어야 한다. 막의 형성은 상기에서 설명된 방법들에 기반하여 발생할 수 있다.
[0050] 피처들의 종횡비, 또는 에칭 동안 형성된 피처의 폭 또는 직경에 대한 피처의 깊이의 비는 약 10:1 이상일 수 있고, 약 15:1 이상, 약 20:1 이상, 약 25:1 이상, 약 30:1 이상, 약 35:1 이상, 약 40:1 이상, 약 45:1 이상, 약 50:1 이상 또는 그 초과일 수 있다. 플라즈마-증착된 층은 트렌치 내에서 더 깊게 접근할 수 없을 수 있으며, 핀치 오프(pinch off)가 피처의 최상부에서 발생할 수 있다. 그러나, 본 기술에 의해 생성된 실리콘-및-산소-및-탄소 막들은 예시된 바와 같이 구조를 완전히 관통하는 커버리지를 특징으로 할 수 있다. 예컨대, 구조의 최상부에 더 가까운 측벽들을 따르는 막의 두께와 구조의 최하부에 더 가까운 측벽들을 따르는 막의 두께는 실질적으로 동일할 수 있으며, 여기서, 생성된 막은 실질적으로 컨포멀하다. 따라서, 일부 실시예들에서, 증착된 막은 피처의 측벽 또는 베이스를 따라 또는 형성된 막을 따라 임의의 2개의 영역들 사이에 형성된 두께의 약 80% 이상의 컨포멀성 또는 유사성을 특징으로 할 수 있다. 일부 실시예들에서, 컨포멀성은 약 85% 이상, 약 90% 이상, 약 92% 이상, 약 94% 이상, 약 96% 이상, 약 98% 이상 또는 그 초과일 수 있다. 따라서, 본 기술은 컨포멀성 및 개선된 전기적 특성들이 달성될 수 있는 다수의 반도체 프로세스들에 통합될 수 있는 저-k 막들을 생성할 수 있다.
[0051] 이전의 설명에서, 설명의 목적들을 위해, 본 기술의 다양한 실시예들의 이해를 제공하기 위해서 많은 세부사항들이 제시되었다. 그러나, 특정 실시예들이 이들 세부사항들 중 일부 없이 또는 추가적인 세부사항들과 함께 실시될 수 있다는 것이 당업자에게 자명할 것이다.
[0052] 여러 실시예들을 개시하였지만, 실시예들의 사상을 벗어나지 않으면서 다양한 수정들, 대안적인 구성들 및 등가물들이 사용될 수 있다는 것이 당업자들에 의해 인식될 것이다. 추가적으로, 본 기술을 불필요하게 모호하게 하는 것을 회피하기 위해서, 다수의 잘 알려진 프로세스들 및 엘리먼트들은 설명되지 않았다. 이에 따라서, 위의 설명은 기술의 범위를 제한하는 것으로 간주되지 않아야 한다.
[0053] 값들의 범위가 주어진 경우, 그러한 값들의 범위의 상위 한계값과 하위 한계값 사이에 존재하는 각각의 값은, 문맥상 달리 명백히 표시되어 있지 않은 한 하위 한계값의 최소 자릿수의 단 단위 값의 10분의 1까지 또한 구체적으로 기재된 것으로 해석된다. 명시된 범위 내의 임의의 명시된 값들 또는 그 범위에 속하는 명시되지 않은 값들과 그러한 명시된 범위 내의 임의의 다른 명시된 값 또는 그 범위에 속하는 다른 값 사이에 존재하는 각각의 소범위가 포함된다. 이러한 소범위의 상위 한계값 및 하위 한계값은 독립적으로 그러한 범위에 포함되거나 그러한 범위에서 제외될 수 있고, 각각의 범위는, 상위 한계값과 하위 한계값 중 하나 또는 둘 모두가 그러한 소범위에 포함되든지, 둘 모두가 그러한 소범위에서 제외되는지 간에, 구체적으로 제외된 임의의 한계값이 명시된 범위에 있는 한, 또한 본 기술에 포함된다. 명시된 범위가 한계값들 중 하나 또는 둘 모두를 포함하는 경우, 그렇게 포함된 한계값들 중 하나 또는 둘 모두를 제외한 범위들이 또한 포함된다.
[0054] 본원에서 그리고 첨부된 청구항들에서 사용되는 바와 같이, 단수 형태들은, 문맥이 명확하게 달리 지시하지 않는 한, 복수의 언급들을 포함한다. 따라서, 예컨대, "전구체"에 대한 언급은 복수의 그러한 전구체들을 포함하고, "층"에 대한 언급은 당업자들에게 알려진 하나 이상의 층들 및 이들의 등가물들에 대한 언급을 포함하는 식이다.
[0055] 또한, 본 명세서에서 그리고 다음의 청구항들에서 사용되는 경우, "포함한다(comprise)", "포함하는(comprising)", "함유한다(contain)", "함유하는(containing)", "포함한다(include)", 그리고 "포함하는(including)"이란 단어들은 진술된 특징들, 인티저(integer)들, 컴포넌트들 또는 동작들의 존재를 특정하는 것으로 의도되지만, 이들은 하나 이상의 다른 특징들, 인티저들, 컴포넌트들, 동작들, 액트들 또는 그룹들의 존재 또는 추가를 배제하지 않는다.
Claims (20)
- 반도체 프로세싱 방법으로서,
반도체 프로세싱 챔버의 프로세싱 구역에 실리콘-함유 전구체 및 산소-함유 전구체를 제공하는 단계 ― 기판은 상기 반도체 프로세싱 챔버의 상기 프로세싱 구역 내에 배치됨 ―;
상기 반도체 프로세싱 챔버의 상기 프로세싱 구역에 탄소-함유 전구체를 제공하는 단계 ― 상기 탄소-함유 전구체는 탄소-탄소 이중 결합 또는 탄소-탄소 삼중 결합을 특징으로 함 ―;
상기 실리콘-함유 전구체, 상기 산소-함유 전구체, 그리고 상기 탄소-함유 전구체를 약 650℃ 미만의 온도에서 열적으로 반응시키는 단계; 그리고
상기 기판 상에 실리콘-및-산소-및-탄소-함유 층을 형성하는 단계를 포함하는, 반도체 프로세싱 방법. - 제1항에 있어서, 상기 기판 상에 상기 실리콘-및-산소-및-탄소-함유 층을 형성하는 동안, 상기 반도체 프로세싱 챔버의 상기 프로세싱 구역이 플라즈마 부재(plasma-free) 상태로 유지되는, 반도체 프로세싱 방법.
- 제1항에 있어서, 상기 실리콘-및-산소-및-탄소-함유 층이 실리콘, 산소, 탄소, 및 수소를 필수적 요소로 하여 구성되는, 반도체 프로세싱 방법.
- 제1항에 있어서, 상기 기판이 하나 이상의 피처들을 특징으로 하며, 그리고 상기 실리콘-및-산소-및-탄소-함유 층이 약 90% 이상의 컨포멀성(conformality)으로 상기 하나 이상의 피처들 주위에 형성되는, 반도체 프로세싱 방법.
- 제1항에 있어서, 상기 실리콘-함유 전구체, 상기 산소-함유 전구체, 그리고 상기 탄소-함유 전구체를 열적으로 반응시키는 단계가 약 500℃ 이하의 온도에서 수행되는, 반도체 프로세싱 방법.
- 제1항에 있어서, 상기 실리콘-및-산소-및-탄소-함유 층이 약 20% 이상의 탄소 농도를 특징으로 하며, 상기 실리콘-및-산소-및-탄소-함유 층이 약 0.4 nm 이하의 제곱 평균 제곱근 거칠기를 특징으로 하는, 반도체 프로세싱 방법.
- 제6항에 있어서, 상기 실리콘-및-산소-및-탄소-함유 층이 2 MV/cm에서 약 5E-9 A/㎠ 이하의 누설 전류를 특징으로 하는, 반도체 프로세싱 방법.
- 제1항에 있어서, 상기 실리콘-및-산소-및-탄소-함유 막을 약 750℃ 이상의 온도에서 어닐링에 노출시키는 단계를 더 포함하는, 반도체 프로세싱 방법.
- 제8항에 있어서, 상기 어닐링에 후속하여, 상기 실리콘-및-산소-및-탄소-함유 층이 약 4.2 이하의 유전 상수를 유지하는, 반도체 프로세싱 방법.
- 제1항에 있어서, 상기 탄소-함유 전구체가 약 2:1 이상의 상기 실리콘-함유 전구체에 대한 유량비로 제공되는, 반도체 프로세싱 방법.
- 제10항에 있어서, 상기 산소-함유 전구체가 약 10:1 이상의 상기 탄소-함유 전구체에 대한 유량비로 제공되는, 반도체 프로세싱 방법.
- 반도체 프로세싱 방법으로서,
반도체 프로세싱 챔버의 프로세싱 구역에 실리콘-함유 전구체 및 산소-함유 전구체를 제공하는 단계 ― 기판은 상기 반도체 프로세싱 챔버의 상기 프로세싱 구역 내에 배치됨 ―;
상기 반도체 프로세싱 챔버의 상기 프로세싱 구역에 탄화수소를 제공하는 단계 ― 상기 탄화수소는 탄소-탄소 이중 결합 또는 탄소-탄소 삼중 결합을 특징으로 함 ―;
상기 실리콘-함유 전구체, 상기 산소-함유 전구체, 및 상기 탄화수소를 약 400℃ 내지 약 600℃의 온도에서 열적으로 반응시키는 단계; 그리고
상기 기판 상에 실리콘-및-산소-및-탄소-함유 층을 형성하는 단계를 포함하는, 반도체 프로세싱 방법. - 제12항에 있어서, 상기 반도체 프로세싱 방법 동안, 상기 반도체 프로세싱 챔버의 상기 프로세싱 구역이 플라즈마 부재 상태로 유지되는, 반도체 프로세싱 방법.
- 제12항에 있어서, 상기 실리콘-및-산소-및-탄소-함유 막을 약 750℃ 이상의 온도에서 어닐링에 노출시키는 단계를 더 포함하는, 반도체 프로세싱 방법.
- 제14항에 있어서, 상기 어닐링에 후속하여, 상기 실리콘-및-산소-및-탄소-함유 층이 약 4.2 이하의 유전 상수를 유지하는, 반도체 프로세싱 방법.
- 제12항에 있어서, 상기 탄화수소가 약 2:1 이상의 상기 실리콘 함유 전구체에 대한 유량비로 제공되는, 반도체 프로세싱 방법.
- 제12항에 있어서, 상기 기판이 하나 이상의 피처들을 특징으로 하며, 그리고 상기 실리콘-및-산소-및-탄소-함유 층이 약 90% 이상의 컨포멀성으로 상기 하나 이상의 피처들 주위에 형성되는, 반도체 프로세싱 방법.
- 반도체 프로세싱 방법으로서,
반도체 프로세싱 챔버의 프로세싱 구역에 실리콘-함유 전구체 및 산소-함유 전구체를 제공하는 단계 ― 기판은 상기 반도체 프로세싱 챔버의 상기 프로세싱 구역 내에 배치되며, 그리고 상기 산소-함유 전구체는 약 10:1 이상의 상기 실리콘-함유 전구체에 대한 유량비로 제공됨 ―;
상기 반도체 프로세싱 챔버의 상기 프로세싱 구역에 탄소-함유 전구체를 제공하는 단계 ― 상기 탄소-함유 전구체는 탄소-탄소 이중 결합 또는 탄소-탄소 삼중 결합을 특징으로 함 ―;
상기 실리콘-함유 전구체, 상기 산소-함유 전구체, 그리고 상기 탄소-함유 전구체를 약 600℃ 미만의 온도에서 열적으로 반응시키는 단계; 그리고
상기 기판 상에 실리콘-및-산소-및-탄소-함유 층을 형성하는 단계 ― 상기 실리콘-및-산소-및-탄소-함유 층은 실리콘, 산소, 탄소, 및 수소를 필수적 요소로 하여 구성됨 ―를 포함하는, 반도체 프로세싱 방법. - 제18항에 있어서, 상기 기판 상에 상기 실리콘-및-산소-및-탄소-함유 층을 형성하는 동안, 상기 반도체 프로세싱 챔버의 상기 프로세싱 구역이 플라즈마 부재 상태로 유지되는, 반도체 프로세싱 방법.
- 제18항에 있어서, 상기 실리콘-및-산소-및-탄소-함유 층이 약 90% 이상의 두께 컨포멀성을 특징으로 하는, 반도체 프로세싱 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/157,313 | 2021-01-25 | ||
| US17/157,313 US11355354B1 (en) | 2021-01-25 | 2021-01-25 | Thermal deposition of doped silicon oxide |
| PCT/US2022/012872 WO2022159426A1 (en) | 2021-01-25 | 2022-01-19 | Thermal deposition of doped silicon oxide |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230134577A true KR20230134577A (ko) | 2023-09-21 |
Family
ID=81852341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020237028803A KR20230134577A (ko) | 2021-01-25 | 2022-01-19 | 도핑된 실리콘 산화물의 열 증착 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US11355354B1 (ko) |
| JP (1) | JP2024503880A (ko) |
| KR (1) | KR20230134577A (ko) |
| CN (1) | CN116868311A (ko) |
| TW (1) | TWI809674B (ko) |
| WO (1) | WO2022159426A1 (ko) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6602806B1 (en) * | 1999-08-17 | 2003-08-05 | Applied Materials, Inc. | Thermal CVD process for depositing a low dielectric constant carbon-doped silicon oxide film |
| US6410462B1 (en) * | 2000-05-12 | 2002-06-25 | Sharp Laboratories Of America, Inc. | Method of making low-K carbon doped silicon oxide |
| US7695765B1 (en) * | 2004-11-12 | 2010-04-13 | Novellus Systems, Inc. | Methods for producing low-stress carbon-doped oxide films with improved integration properties |
| US9611544B2 (en) * | 2010-04-15 | 2017-04-04 | Novellus Systems, Inc. | Plasma activated conformal dielectric film deposition |
| US20140187045A1 (en) * | 2013-01-02 | 2014-07-03 | Applied Materials, Inc. | Silicon nitride gapfill implementing high density plasma |
| SG11201807211XA (en) * | 2016-02-26 | 2018-09-27 | Versum Materials Us Llc | Compositions and methods using same for deposition of silicon-containing film |
| TWI764008B (zh) * | 2018-06-19 | 2022-05-11 | 美商應用材料股份有限公司 | 高品質間隙填充的高偏壓沉積 |
-
2021
- 2021-01-25 US US17/157,313 patent/US11355354B1/en active Active
-
2022
- 2022-01-19 CN CN202280011443.3A patent/CN116868311A/zh active Pending
- 2022-01-19 KR KR1020237028803A patent/KR20230134577A/ko unknown
- 2022-01-19 WO PCT/US2022/012872 patent/WO2022159426A1/en active Application Filing
- 2022-01-19 JP JP2023543330A patent/JP2024503880A/ja active Pending
- 2022-01-24 TW TW111102860A patent/TWI809674B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TW202244300A (zh) | 2022-11-16 |
| WO2022159426A1 (en) | 2022-07-28 |
| US11355354B1 (en) | 2022-06-07 |
| CN116868311A (zh) | 2023-10-10 |
| TWI809674B (zh) | 2023-07-21 |
| JP2024503880A (ja) | 2024-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11365476B2 (en) | Plasma enhanced chemical vapor deposition of films for improved vertical etch performance in 3D NAND memory devices | |
| CN111524788B (zh) | 氧化硅的拓扑选择性膜形成的方法 | |
| US11939674B2 (en) | Methods to reduce material surface roughness | |
| KR20230172573A (ko) | 무-헬륨 실리콘 형성 | |
| KR20230134577A (ko) | 도핑된 실리콘 산화물의 열 증착 | |
| TWI794691B (zh) | 高硼含量硬遮罩材料及其形成方法 | |
| JP4117768B2 (ja) | 半導体基板上のシロキサン重合体膜及びその製造方法 | |
| KR20210097044A (ko) | 에칭 방법, 기판 처리 장치, 및 기판 처리 시스템 | |
| US20230360906A1 (en) | Silicon-and-carbon-containing materials with low dielectric constants | |
| US11682554B2 (en) | Catalytic thermal deposition of carbon-containing materials | |
| US11430654B2 (en) | Initiation modulation for plasma deposition | |
| US20230360903A1 (en) | Large area gapfill using volumetric expansion | |
| US11894228B2 (en) | Treatments for controlling deposition defects | |
| US11676813B2 (en) | Doping semiconductor films | |
| US20230343598A1 (en) | Method For Improving Etch Rate And Critical Dimension Uniformity When Etching High Aspect Ratio Features Within A Hard Mask Layer | |
| US20230360924A1 (en) | Low temperature carbon gapfill | |
| KR20240056650A (ko) | 3d nand를 위한 게르마늄 및 실리콘 스택들 | |
| TW202321495A (zh) | 選擇性石墨烯沉積 | |
| KR20240009985A (ko) | 실리콘-게르마늄의 열 증착 | |
| KR20220157488A (ko) | 붕소 및 탄소 막들의 촉매 형성 | |
| KR20230128352A (ko) | 3d nand를 위한 도핑된 실리콘 질화물 |