TWI809674B - 經摻雜的氧化矽的熱沉積 - Google Patents

經摻雜的氧化矽的熱沉積 Download PDF

Info

Publication number
TWI809674B
TWI809674B TW111102860A TW111102860A TWI809674B TW I809674 B TWI809674 B TW I809674B TW 111102860 A TW111102860 A TW 111102860A TW 111102860 A TW111102860 A TW 111102860A TW I809674 B TWI809674 B TW I809674B
Authority
TW
Taiwan
Prior art keywords
carbon
silicon
less
containing precursor
semiconductor processing
Prior art date
Application number
TW111102860A
Other languages
English (en)
Other versions
TW202244300A (zh
Inventor
沈澤清
波 戚
亞伯希吉特巴蘇 馬禮克
尼汀Ｋ 英格爾
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202244300A publication Critical patent/TW202244300A/zh
Application granted granted Critical
Publication of TWI809674B publication Critical patent/TWI809674B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Glass Compositions (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

半導體處理的示例性方法可以包括向半導體處理腔室的處理區域提供含矽前驅物和含氧前驅物。基板可以設置在半導體處理腔室的處理區域內。該方法可以包括向半導體處理腔室的處理區域提供含碳前驅物。含碳前驅物可以以碳-碳雙鍵或碳-碳三鍵為特徵。該方法可以包括使含矽前驅物、含氧前驅物和含碳前驅物在低於約650℃的溫度下進行熱反應。該方法可以包括在基板上形成含矽氧碳層。

Description

經摻雜的氧化矽的熱沉積
本申請主張2021年1月25日提交的美國專利申請號17/157,313的權益和優先權，其名稱為「THERMAL DEPOSITION OF DOPED SILICON OXIDE」，其全部內容透過引用併入本文。
本技術涉及用於半導體處理的方法和部件。更具體地，本技術涉及用於生產用於半導體結構的介電膜的系統和方法。
積體電路透過在基板表面上產生復雜圖案化材料層的處理而成為可能。在基板上生產圖案化材料需要受控方法來形成和去除材料。隨著元件尺寸的不斷減小，結構的縱橫比(aspect ratios)可能會增加，並且在處理操作期間保持這些結構的尺寸可能會受到挑戰。開發出一種橫跨整個特徵可能具有足夠共形性的介電材料可能是一個挑戰。此外，隨著在處理期間被圖案化的材料層數量不斷增加，生產對其他暴露材料具有更高去除選擇性的材料以及保持材料特性正成為一項更大的挑戰。
因此，需要可用於生產高品質元件和結構的改進系統和方法。本技術解決了這些和其他需求。
半導體處理的示例性方法可以包括向半導體處理腔室的處理區域提供含矽前驅物和含氧前驅物。基板可以設置在半導體處理腔室的處理區域內。該方法可以包括向半導體處理腔室的處理區域提供含碳前驅物。含碳前驅物可以以碳-碳雙鍵或碳-碳三鍵為特徵。該方法可以包括使含矽前驅物、含氧前驅物和含碳前驅物在低於約650℃的溫度下進行熱反應。該方法可以包括在基板上形成含矽氧碳層。
在一些實施例中，半導體處理腔室的處理區域可以保持無電漿，同時在基板上形成含矽氧碳層。含矽氧碳層可以包括或基本上由矽、氧、碳和氫組成。基板可以以一種或多種特徵為特徵。含矽氧碳層可以圍繞一或更多個特徵來形成且具有大於或約90％的共形性。含矽前驅物、含氧前驅物和含碳前驅物的熱反應可以在低於或約500℃的溫度下進行。含矽氧碳層的特徵可以在於大於或約20％的碳濃度。含矽氧碳層的特徵可以在於小於或約0.4nm的均方根(root-mean-square)粗糙度。含矽氧碳層的特徵可以是具有在2MV/cm的小於或約為5E-9A/cm 2的漏電流。該方法可以包括將含矽氧碳膜暴露於高於或約750℃的溫度的退火。在退火之後，含矽氧碳層可以保持小於或約4.2的介電常數。可以以大於或約2∶1的與含矽前驅物的流速比(flow rate ratio)提供含碳前驅物。可以以大於或約10∶1的與含碳前驅物的流速比提供含氧前驅物。
本技術的一些實施例可以涵蓋半導體處理方法。該方法可以包括向半導體處理腔室的處理區域提供含矽前驅物和含氧前驅物。基板可以設置在半導體處理腔室的處理區域內。該方法可以包括向半導體處理腔室的處理區域提供烴。烴可以以碳-碳雙鍵或碳-碳三鍵為特徵。該方法可以包括使含矽前驅物、含氧前驅物和烴在約400℃和約600℃之間的溫度下進行熱反應。該方法可以包括在基板上形成含矽氧碳層。
在一些實施例中，半導體處理腔室的處理區域可以在半導體處理方法期間保持無電漿。該方法可以包括將含矽氧碳膜暴露於高於或約750℃的溫度的退火。在退火之後，含矽氧碳層可以保持小於或約4.2的介電常數。可以以大於或約2:1的與含矽前驅物的流速比提供烴。基板可以以一種或多種特徵為特徵。含矽氧碳層可以圍繞一或更多個特徵來形成且具有大於或約90％的共形性。
本技術的一些實施例可以涵蓋半導體處理方法。該方法可以包括向半導體處理腔室的處理區域提供含矽前驅物和含氧前驅物。基板可以設置在半導體處理腔室的處理區域內。可以以大於或約10∶1的與含矽前驅物的流速比提供含氧前驅物。該方法可以包括向半導體處理腔室的處理區域提供含碳前驅物。含碳前驅物可以以碳-碳雙鍵或碳-碳三鍵為特徵。該方法可以包括使含矽前驅物、含氧前驅物和含碳前驅物在低於約600℃的溫度下進行熱反應。該方法可以包括在基板上形成含矽氧碳層。含矽氧碳層可以包括或基本上由矽、氧、碳和氫組成。
在一些實施例中，半導體處理腔室的處理區域可以保持無電漿，同時在基板上形成含矽氧碳層。含矽氧碳層的特徵可以在於具有大於或約90％的厚度共形性。
這樣的技術可以提供優於傳統系統和技術的許多好處。例如，本技術的實施例可以產生適用於許多基板特徵的共形材料。此外，本技術可以生產具有高度可調薄膜特性的碳經摻雜的氧化矽薄膜。結合以下描述和附圖更詳細地描述這些和其他實施例以及它們的許多優點和特徵。
隨著元件尺寸繼續縮小，許多材料層的厚度和尺寸可以減小以縮放元件。隨著結構在元件內更緊密地結合在一起，介電材料可能在限制串擾和其他電性問題方面發揮重要作用。當前的材料可能無法在不犧牲薄膜的材料或電性能的情況下充分降低介電常數。例如，透過調整薄膜特性以降低某些材料的介電常數，可能會增加材料的洩漏特性，降低薄膜的擊穿特性，從而導致元件故障。此外，為了將這些薄膜結合到半導容積體中，處理可能包括在產線後段(back-end-of-line)退火處理，該處理可能會將結構暴露在超過600°C或更高的溫度下。許多薄膜可能會受到這種退火的影響，這可能會導致脫氣，從而導致介電常數增加。
傳統技術一直在努力生產具有足夠低的介電常數的膜，該膜還保持結構和電性要求。例如，用於生產摻雜碳的氧化物的許多慣例技術可以利用已經摻入矽、氧和碳的單一前驅物，這可以促進形成。然而，這些薄膜在沉積時可能具有更差的共形性，因為前驅物通常在材料中增加了氫的結合。在隨後的處理操作，尤其是退火操作中，薄膜也可能更容易收縮。一些技術也可以執行原子層沉積類型的形成，儘管這些處理通常使用具有氮的前驅物，其中該前驅物被摻入薄膜中，並且可能導致介電常數增加。
本技術透過執行基於熱的材料沉積來克服這些問題，其在沉積處理期間可能不利用電漿產生。透過在特定的含碳前驅物和含矽/氧前驅物之間進行熱反應，本技術可以允許進行低溫化學氣相沉積，這可以在任何數量的半導體結構上提供共形生長。所執行的處理可以允許增加對正在生產的薄膜的調整，從而為不同的應用提供具有多種材料特性的薄膜。
儘管剩餘的揭示內容將慣例地識別利用所揭示技術的特定沉積處理，並且將描述一種類型的半導體處理腔室，但是將容易理解，所描述的處理可以在任何數量的半導體處理腔室中執行。因此，不應認為該技術僅限於與這些特定的沉積處理或腔室一起使用。在描述根據本技術的半導體處理方法之前，本揭示將討論可用於執行根據本技術的實施例的處理的一種可能的腔室。
圖1示出了根據本技術的一些實施例的示例性處理腔室100的截面視圖。該圖可以圖示結合本技術的一個或多個態樣的系統的概述，和/或該系統可以被具體配置為執行根據本技術的實施例的一個或多個操作。腔室100的附加細節或所執行的方法可在下文進一步描述。根據本技術的一些實施例，腔室100可用於形成膜層，但應理解，該方法可類似地在可發生膜的形成的任何腔室中執行。處理腔室100可包括腔室主體102、設置在腔室主體102內部的基板支撐件104、以及與腔室主體102耦接併將基板支撐件104封閉在處理容積120中的蓋組件106。可以透過開口126將基板103提供給處理容積120，該開口126可以慣例地被密封以使用狹縫閥或門進行處理。在處理期間，基板103可以安置在基板支撐件的表面105上。如箭頭145所示，基板支撐件104可以沿軸線147旋轉，基板支撐件104的軸144可以位於該軸線147上。或者，可在沉積處理期間根據需要提升基板支撐件104以旋轉。
電漿分佈調製器111可以設置在處理腔室100中以控制橫跨整個設置在基板支撐件104上的基板103的電漿分佈。電漿分佈調製器111可以包括第一電極108，該第一電極108可以鄰近腔室主體102而設置，並且可以將腔室主體102與蓋組件106的其他部件分開。第一電極108可以是蓋組件106的一部分，或者可以是單獨的側壁電極。第一電極108可以是環形或環狀構件，並且可以是環形電極。第一電極108可以是圍繞於圍繞處理容積120的處理腔室100的圓周的連續環，或者如果需要可以在選定位置處不連續。第一電極108也可以是穿孔電極(例如穿孔環或網狀電極)，或者可以是板電極(例如二次氣體分配器)。
一或更多個隔離器110a、110b可以是介電材料，例如陶瓷或金屬氧化物(例如氧化鋁和/或氮化鋁)，一或更多個隔離器110a、110b可以接觸第一電極108並且將第一電極108與氣體分配器112和腔室主體102電分離和熱分離。氣體分配器112可以限定用於將處理前驅物分配到處理容積120中的孔118。氣體分配器112可與第一電源142耦接，例如RF產生器、RF電源、DC電源、脈衝DC電源、脈衝RF電源或可與處理腔室連接的任何其他電源。在一些實施例中，第一電源142可以是RF電源。
氣體分配器112可以是導電氣體分配器或非導電氣體分配器。氣體分配器112也可以由導電和非導電部件形成。例如，氣體分配器112的主體可以是導電的，而氣體分配器112的面板可以是不導電的。氣體分配器112可以例如由如圖1所示的第一電源142供電，或者在一些實施例中，氣體分配器112可以與地耦接。
第一電極108可以與可以控制處理腔室100的接地路徑的第一調諧電路128耦接。第一調諧電路128可以包括第一電子感測器130和第一電子控制器134。第一電子控制器134可以是或包括可變電容或其他電路元件。第一調諧電路128可以是或包括一或更多個電感132。第一調諧電路128可以是在處理期間在處理容積120中存在的電漿條件下實現可變或可控阻抗的任何電路。在所示的一些實施例中，第一調諧電路128可以包括在接地和第一電子感測器130之間並聯耦接的第一電路支路(leg)和第二電路支路。第一電路支路可以包括第一電感132A。第二電路支路可以包括與第一電子控制器134串聯耦接的第二電感132B。第二電感132B可以設置在第一電子控制器134和將第一和第二電路支路都連接到第一電子感測器130的節點之間。第一電子感測器130可以是電壓或電流感測器並且可以與第一電子控制器134耦接，其可以提供對處理容積120內的電漿條件的一定程度的閉迴路控制。
第二電極122可以與基板支撐件104耦接。第二電極122可嵌入基板支撐件104內或與基板支撐件104的表面耦接。第二電極122可以是板、穿孔板、網、絲網或導電元件的任何其他分佈式佈置。第二電極122可以是調諧電極，並且可以透過導管146與第二調諧電路136耦接，例如為具有選定電阻(例如50歐姆)的電纜(例如佈置在基板支撐件104的軸144中)。第二調諧電路136可以具有第二電子感測器138和第二電子控制器140，第二電子控制器140可以是第二可變電容。第二電子感測器138可以是電壓或電流感測器，並且可以與第二電子控制器140耦接以提供對處理容積120中的電漿條件的進一步控制。
可以是偏置電極和/或靜電吸附電極的第三電極124，其可以與基板支撐件104耦接。第三電極可以透過濾波器148與第二電源150耦接，濾波器148可以是阻抗匹配電路。第二電源150可以是DC電源、脈衝DC電源、RF偏置電源、脈衝RF源或偏置電源、或這些或其他電源的組合。在一些實施例中，第二電源150可以是RF偏置電源。基板支撐件104還可以包括一或更多個加熱元件，該加熱元件被配置為將基板加熱到處理溫度，該處理溫度可以在約25℃和約800℃之間或更高。
圖1的蓋組件106和基板支撐件104可以與任何用於電漿或熱處理的處理腔室一起使用。在操作中，處理腔室100可以提供對處理容積120中的電漿條件的即時控制。基板103可以設置在基板支撐件104上，並且處理氣體可以根據任何期望的流動計劃使用入口114流過蓋組件106。氣體可以透過出口152離開處理腔室100。電力可以與氣體分配器112耦接以在處理容積120中建立電漿。在一些實施例中，可以使用第三電極124對基板施加電偏壓。
在對處理容積120中的電漿進行激發時，可以在電漿和第一電極108之間建立電位差。還可以在電漿和第二電極122之間建立電位差。然後可以使用電子控制器134、140來調整由兩個調諧電路128和136表示的接地路徑的流動特性。可以將設定點傳送到第一調諧電路128和第二調諧電路136以提供對沉積速率和從中心到邊緣的電漿密度均勻性的獨立控制。在電子控制器都可以是可變電容的實施例中，電子感測器可以獨立地調節可變電容以最大化沉積速率和最小化厚度不均勻性。
調諧電路128、136中的每一個可以具有可變阻抗，該可變阻抗可以使用相應的電子控制器134、140進行調整。在電子控制器134、140是可變電容的情況下，可以選擇每個可變電容的電容範圍以及第一電感132A和第二電感132B的電感以提供阻抗範圍。該範圍可能取決於電漿的頻率和電壓特性，其可能在每個可變電容的電容範圍內具有最小值。因此，當第一電子控制器134的電容處於最小值或最大值時，第一調諧電路128的阻抗可能很高，從而導致在基板支撐上具有最小的空中或橫向覆蓋的電漿形狀。當第一電子控制器134的電容接近使第一調諧電路128的阻抗最小化的值時，電漿的空中覆蓋範圍可以增長到最大值，而有效地覆蓋基板支撐件104的整個工作區域。隨著第一電子控制器134的電容偏離最小阻抗設置，電漿形狀可能從腔室壁收縮並且基板支撐件的空中覆蓋率可能下降。隨著第二電子控制器140的電容可以改變，第二電子控制器140可以具有類似的效果，增加和減少電漿在基板支撐件上方的空中覆蓋。
電子感測器130、138可用於在閉迴路中調諧相應的電路128、136。取決於所使用的感測器的類型，電流或電壓的設定點可以安裝在每個感測器中，並且感測器可以配備有控制軟件，該控制軟件確定對每個相應的電子控制器134、140的調整以最小化與設定點的偏差。因此，可以在處理期間選擇和動態控制電漿形狀。應當理解，雖然前面的討論是基於電子控制器134、140(它們可以是可變電容)，但是任何具有可調特性的電子元件都可以用來為調諧電路128和136提供可調阻抗。
如前所述，雖然電漿處理腔室可用於膜處理的一或更多個態樣，但在一些實施例中，形成矽、氧和碳膜可能不使用電漿增強處理，這可能會限制透過從前驅物中進一步釋放碳而產生的膜的共形性，並且可能會限制所產生的膜中的碳摻入。在一些實施例中，本技術可以至少形成膜而不產生電漿。如 圖 2示出了根據本技術的一些實施例的處理方法200中的示例性操作。該方法可以在各種處理腔室中執行，包括上述處理腔室100，以及包括可以在其中執行操作的非電漿腔室的任何其他腔室。方法200可以包括多個可選操作，這些可選操作可能與或可能不與根據本技術的方法的一些實施例具體相關聯。例如，描述了許多操作以提供結構的形成的更廣泛範圍，但操作對技術而言不是關鍵的，或者可以透過容易理解的替代方法來執行。方法200可以包括一種處理方法，該處理方法可以包括用於顯影含矽和氧的膜的多個操作，其可以包括膜內碳的可調比率。如將在下文進一步解釋的，改變矽、氧和碳的比率以及材料如何整合到膜中，可以提供多種特性以促進用於多種結構的元件處理。
在操作205，該方法可以包括將含矽前驅物和含氧前驅物提供到可以容納基板的半導體處理腔室的處理區域。在可以與操作205同時發生以及在操作205之前或之後發生的操作210處，可以將含碳前驅物提供給半導體處理腔室的處理區域。在操作215，含矽前驅物、含氧前驅物和含碳前驅物可在半導體處理腔室的處理區域內熱反應，其可以在操作220在基板上形成含矽和氧和碳層。由於在一些實施例中進行反應，半導體處理腔室、基座或基板可以保持在低於或約650°C的溫度，並且在一些實施例中可以保持在小於或約600°C的溫度、小於或約590°C、小於或約580°C、小於或約570°C、小於或約560°C、小於或約550°C、小於或約540°C、小於或約530°C、小於或約520°C、小於或約510°C、小於或約500°C、小於或約490°C、小於或約480°C、小於或約470°C、小於或約460°C、小於或約450°C、小於或約440°C、小於或約430°C、小於或約420°C、小於或約410°C，小於或約400°C，或更低的溫度。
如前所述，可以在基板處理區域保持無電漿的同時執行一些或所有的形成操作。透過執行熱化學氣相沉積，可以產生更共形的材料的形成。根據本技術的一些實施例，可在處理期間使用的含矽前驅物的非限制性實例可包括矽烷、乙矽烷、四氟化矽、四氯化矽、二氯矽烷、原矽酸四乙酯，以及任何其他可用於含矽膜的形成的含矽前驅物。在本技術通篇所述的任何操作中使用的含氧前驅物可包括雙原子氧、一氧化二氮、二氧化氮、臭氧以及可用於氧化矽膜的形成的任何其他含氧前驅物，儘管在一些實施例中含氧前驅物可以不包括羥基部分。
含碳前驅物可以是或包括任何數量的含碳前驅物。例如，含碳前驅物可以是或包括任何烴，或包括或由碳和氫組成的任何材料。在一些實施例中，為了促進碳前驅物與矽或氧前驅物之間的反應，含碳前驅物的特徵在於一或更多個碳-碳雙鍵和/或一或更多個碳-碳三鍵。因此，在一些實施例中，含碳前驅物可以是或包括烯烴或炔烴，例如乙炔、乙烯、丙烯或任何其他含碳材料。前驅物可以包括含碳和氫的前驅物，其可以包括任何量的碳和氫鍵以及任何其他元素鍵，儘管在一些實施例中，含碳前驅物可以由碳-碳和碳-氫鍵組成。
許多因素可以影響膜內的矽、氧和碳濃度。例如，在一些實施例中，所生產的膜可以限於或基本上由矽、氧、碳和氫以及任何可能導致例如污染物的痕量材料(trace  materials)組成。在一些實施例中，膜內的矽濃度可維持在小於或約40％，這可有助於限制所生產的膜的漏電流，因為更富含矽的膜的特徵在於更高的漏電流。因此，在一些實施例中，在如下所述的退火之前或之後所生產的材料的特徵在於矽濃度小於或約38%，並且可以保持在小於或約36%、小於或約35%，小於或約34%、小於或約33%、小於或約32%、小於或約31%、小於或約30%、小於或約29%、小於或約28%、小於或約27%、小於或約26%、小於或約25%、或更少。
膜內的氧濃度可以維持在低於或約55%，這可以指示在退火之後保留在膜中的碳和氫的量，其中較低的氧含量可以指示更多的碳和氫可以被保留。因此，在一些實施例中，在如下所述的退火之前或之後所生產的材料的特徵可以在於氧濃度小於或約54%，並且可以保持在小於或約53%、小於或約52%，小於或約51%、小於或約50%、小於或約49%、小於或約48%、小於或約47%、小於或約46%、小於或約45%、小於或約44%、小於或約43%、小於或約42%、小於或約41%、小於或約40%、小於或約39%、小於或約38%、小於或約37%、小於或約36%、小於或約35%、小於或約34%、小於或約33%、小於或約32%、小於或約31%、小於或約30%或更少。
本技術可能能夠基於流速來調節膜內的碳摻入，如下文將討論的。在本技術的實施例中，碳濃度可包括在約0%至約30%之間，並且其特徵在於在如下文討論的退火之前或之後所生產的材料內的碳濃度大於或約5%、大於或約10%、大於或約12%、大於或約14%、大於或約16%、大於或約18%、大於或約20%、大於或約22%、大於或約24%、大於或約26%、或更高。
膜中的氫結合可能影響一種或多種材料特性，以及所生產的膜的品質。儘管含碳前驅物和/或含矽前驅物可包括氫，但在一些實施例中可不提供額外的氫源。儘管惰性前驅物或載氣可以與含矽前驅物和含碳前驅物一起提供，但是在一些實施例中，沒有其他化學反應性前驅物可以與前驅物一起傳送。透過將提供給腔室的氫限制為包含在含碳前驅物和含矽前驅物中的氫，所產生的膜中氫的原子比可以低於另外提供氫氣的情況。
膜的粗糙度也可能受膜的組成影響，其中含碳前驅物可以增加粗糙度。例如，在一些實施例中，較長鏈烴可能有助於增加膜粗糙度。粗糙度可能會受到所產生的膜厚的影響，並且在一些實施例中，粗糙度特性可以針對任何膜厚，包括小於或約1,000nm的沉積厚度，並且可以是沉積到小於或約500nm厚度、小於或約250nm、小於或約100nm、小於或約50nm、小於或約20nm、小於或約10nm、小於或約5nm或更小的膜的特徵。例如，沉積膜的均方根粗糙度可以小於或約3.0nm，並且可以小於或約2.5nm、小於或約2.0nm、小於或約1.5nm、小於或約1.0nm、小於或約0.9nm、小於或約0.8nm、小於或約0.7nm、小於或約0.6nm、小於或約0.5nm、小於或約0.4nm、小於或約0.3nmnm、小於或約0.2nm、小於或約0.1nm、或更小。
漏電流和介電擊穿可能受到所生產材料內的原子濃度的影響。然而，透過根據本技術的實施例生產材料，2MV/cm的漏電流可以保持在小於或約9.0E-9A/cm 2，並且可以保持在小於或約8.0E-9A/cm 2、小於或約7.0E-9A/cm 2、小於或約6.0E-9A/cm 2、小於或約5.0E-9A/cm 2、小於或約4.0E-9A/cm 2、小於或約3.0E-9A/cm 2、小於或約2.0E-9A/cm 2、小於或約1.0E-9A/cm 2、小於或約9.0E-10A/cm 2、小於小於或約8.0E-10A/cm 2、小於或約7.0E-10A/cm 2、小於或約6.0E-10A/cm 2、小於或約5.0E-10A/cm 2、或更低。此外，0.001A/cm 2的膜擊穿電壓可以保持在大於或約6.0MV/cm，並且可以保持在大於或約6.5MV/cm、大於或約7.0MV/cm、大於或約7.5MV/cm、大於或約8.0MV/cm、大於或約8.5MV/cm、大於或約9.0MV/cm、大於或約9.5MV/cm、大於或約10.0MV/cmcm、大於或約10.5MV/cm、大於或約11.0MV/cm、大於或約11.5MV/cm、大於或約12.0MV/cm、或更高。
為了生產以較低介電常數為特徵的薄膜同時保持足夠的洩漏(leakage)和擊穿性能，本技術可以遞送前驅物以控制原子結合，並促進矽和氧之間以及矽和碳之間的結合，這可以增加膜品質和性能。例如，在較高的流速下，可能會保留增加的碳-氫鍵，或者碳可能會在氧周圍結合，從而可能更容易從膜中脫氣。因此，含矽前驅物和含碳前驅物的流速可以保持低以確保碳和矽之間可以發生增加的結合。例如，在一些實施例中，含碳前驅物的流速可以保持在小於或約250sccm，並且可以保持在小於或約200sccm、小於或約150sccm、小於或約100sccm、小於或約90sccm、小於或約80sccm、小於或約70sccm、小於或約60sccm、小於或約50sccm、小於或約40sccm、小於或約30sccm，小於或約20sccm，小於或約10sccm，或更少。透過保持足夠低的含碳前驅物流速，可以改進的碳-矽結合，這可以限制後續退火處理期間的收縮和脫氣。例如，當含碳前驅物流速增加到超過100sccm或更多時，增加的懸空鍵可以結合在膜中，並且對膜進行退火可以進一步減少碳和氫的結合，這可以推高介電常數。因此，透過保持含碳前驅物的較低流速，可以進一步降低介電常數。這也可能有助於維持所生產薄膜的較高擊穿電壓。
類似地，保持較低的含矽前驅物流速可以幫助控制矽摻入，否則這會增加更多矽-矽結合的膜洩漏。因此，在本技術的一些實施例中，含矽前驅物的流速可以保持在小於或約100sccm，並且可以保持在小於或約95sccm、小於或約90sccm、小於或約85sccm、小於或約80sccm、小於或約75sccm、小於或約70sccm、小於或約65sccm、小於或約60sccm、小於或約55sccm、小於或約50sccm、小於或約45sccm、小於或約40sccm、小於或約35sccm、小於或約30sccm、小於或約25sccm、小於或約20sccm、小於或約15sccm、小於或約10sccm、小於或約5sccm或更少。
以(若干前驅物彼此之間的)某比率提供前驅物還可以促進控制膜的形成以產生前述的性質和特徵。例如，在一些實施例中，含碳前驅物的流速可保持高於含矽前驅物，這可有助於降低介電常數和洩漏特性。因此，在一些實施例中，含碳前驅物與含矽前驅物的流速比可維持在大於或約1:1，並且可維持在大於或約2:1、大於或約3:1、大於或約4:1、大於或約5:1、大於或約6:1、大於或約7:1或更高。另外，含氧前驅物的流速可以保持高於含矽前驅物或含碳前驅物中的任一者，這可以促進以增加的矽-氧和矽-碳結合為特徵的材料的生長。在一些實施例中，含氧前驅物與任一其他前驅物的流速比可維持在大於或約10:1，並且可維持在大於或約25:1、大於或約50:1、大於或約75:1、大於或約100:1、大於或約125:1、大於或約150:1、大於或約175:1、大於或約200:、大於或約300:1、大於或約400:1、大於或約500:1、大於或約600:1、大於或約700:1、大於或約800:1、大於或約900:1、大於或約1000:1，或更高。
透過本技術生產的矽氧碳材料可以用於多種結構中，並且可以被包括以作為用於整合的材料，其可以在已經執行後續處理之後被保留或去除，這可以包括在可選操作225的下游處理中的退火，其可以超過700°C的溫度，並且可以在大於或約750°C、大於或約800°C、大於或約850°C或更高的溫度下執行。由於本技術的一些實施例產生的改進的膜結合和生長，低k材料可以較少地被退火處理損壞，為低k材料提供額外的整合操作。例如，在許多碳氧化矽膜的形成期間，碳可能會在氧周圍形成，這可能會增加退火中碳和氫的損失。透過根據本技術的實施例進行沉積，其中可以進行改進的矽-碳結合，在退火期間可以更好地保留碳。
儘管所生產的材料可能會受到退火的影響，但是本技術可以在退火之前或之後生產以較低介電常數為特徵的膜，並且可以生產以小於或約4.2的介電常數為特徵的材料，並且可以是其特徵在於介電常數為小於或約4.1、小於或約4.0、小於或約3.9、小於或約3.8、小於或約3.7、小於或約3.6、小於或約3.5、小於或約3.4、小於或約3.3、小於或約3.2、小於或約3.1、小於或約3.0、小於或約2.9、小於或約2.8、小於或約2.7或更低。另外，根據本技術的實施例生產的材料在如上所述的退火之後可以具有小於或約1.0的介電常數增加，並且可以具有小於或約0.9、小於或約0.8、小於或約0.7、小於或約0.6、小於或約0.5、小於或約0.4、小於或約0.3、小於或約0.2、小於或約0.1的介電常數增加，或者介電常數可以基本上或基本上退火後保持一致。
以這種方式摻入碳可以提高材料相對於其他氧化物材料（包括熱氧化物）的蝕刻選擇性。例如，在一些實施例中，在形成矽氧碳材料和隨後的材料處理之後，可以在可選操作230中去除該材料。在一些實施例中，原位電漿可以由腔室的處理區域內的含鹵素和/或含氧前驅物形成。此外，在一些實施例中，可以執行濕式蝕刻。例如，在一些實施例中可以執行稀釋的氟化氫或其他濕式蝕刻。當根據本技術的一些實施例將碳結合在膜內時，該材料可以以小於或約1:1的相對於熱氧化物的比率進行蝕刻，並且可以以小於或約0.8、小於或約0.6:1、小於或約0.4:1、小於或約0.2:1、小於或約0.1:1、小於或約0.5:1、小於或約0.1:1、小於或約0.05:1，小於或約0.01:1，或更少的比率進行蝕刻。
如前所述，在一些實施例中，基於熱的材料的形成可以提供更共形的膜，該膜可以用作在半導體處理期間使用的襯墊、間隔物或其他材料。圖3示出了根據本技術的一些實施例產生的示例性沉積。例如，基板305可以具有形成的材料310，或者可以具有穿過基板形成的多個特徵，這可以產生高縱橫比結構。在本技術的一些實施例中，矽氧碳膜315可以形成在如圖所示的結構上方。應當理解，該示例並非旨在進行限制，因為本技術可以用於任何數量的處理操作中。膜的形成可以基於先前描述的方法進行。
特徵的縱橫比，或特徵的深度相對於在蝕刻期間形成的特徵的寬度或直徑的比例可以大於或約10:1，並且可以大於或約15:1、大於或約20:1、大於或約25:1、大於或約30:1、大於或約35:1、大於或約40:1、大於或約45:1，大於或約50:1，或更多。電漿沉積層可能無法進入溝槽更深處，並且可能在特徵的頂部發生夾止(pinch off)。然而，透過本技術生產的矽氧碳膜的特徵可以是完全覆蓋所示結構。例如，沿著靠近結構頂部的側壁的膜的厚度和沿著靠近結構的底部的側壁的膜的厚度可以基本上相同，其中所生產的膜是基本上共形的。因此，在一些實施例中，沉積的膜的特徵可以在於具有大於或約80％的沿特徵的側壁或基底或沿形成的膜的任何兩個區域之間形成的厚度共形性或相似性。在一些實施例中，共形性可以大於或約85%、大於或約90%、大於或約92%、大於或約94%、大於或約96%、大於或約98%、或更高。因此，本技術可以生產低k膜，該低k膜可以結合在許多半導體處理中，對於這些處理可以獲得共形性和改進的電特性。
在前面的描述中，為了解釋的目的，已經闡述了許多細節以便提供對本技術的各種實施例的理解。然而，對於所屬技術領域具有通常知識者來說顯而易見的是，某些實施例可以在沒有這些細節中的一些的情況下或具有附加細節的情況下實施。
已經揭示了若干實施例，所屬技術領域具有通常知識者將認識到，在不背離實施例的精神的情況下，可以使用各種修改、替代構造和等效物。此外，為了避免不必要地混淆本技術，沒有描述許多眾所周知的處理和元件。因此，以上描述不應被視為限制本技術的範圍。
在提供值範圍的情況下，應當理解，每個中間值(除非上下文另有明確規定，否則是到下限單位的最小分數)，該範圍的上限和下限之間的中間值也特別是披露。包含任何規定值或規定範圍內的未規定中間值與該規定範圍內的任何其他規定或中間值之間的任何更窄範圍。這些較小範圍的上限和下限可以獨立地包括在該範圍內或排除在該範圍內，並且每個範圍(其中限制之一者有、兩者皆無或兩者皆有包括在較小的範圍內者)也包括在該技術內，而受制於任何明確排除的限制規定的範圍。如果所述範圍包括限制的一者或兩者，則還包括排除其中一個或兩個限制的那種範圍。
如本文和所附請求項中使用的，單數形式「一」和「該」包括複數參考，除非上下文另有明確規定。因此，例如，提及「前驅物」包括複數個這樣的前驅物，提及「層」包括提及所屬技術領域具有通常知識者已知的一者或多層及其等效物，等等。
此外，當在本說明書和下文中使用詞語「包含」、「包括」、「含」、和「包括」時，請求項旨在指定所述特徵、整數、組件或操作的存在，但不排除存在或添加一或更多個其他特徵、整數、組件、操作、動作或群組。
100:處理腔室 102:腔室主體 104:基板支撐件 106:蓋組件 126:開口 103:基板 105:表面 145:箭頭 147:軸線 144:軸 111:電漿分佈調製器 108:第一電極 110a、110b:隔離器 112:氣體分配器 118:孔 142:第一電源 128:第一調諧電路 130:第一電子感測器 134:第一電子控制器 132:電感 130:第一電子感測器 132A:第一電感 132B:第二電感 122:第二電極 146:導管 136:第二調諧電路 138:第二電子感測器 140:第二電子控制器 124:第三電極 148:濾波器 150:第二電源 114:入口 152:出口 200:方法 205:操作 210:操作 215:操作 220:操作 225:操作 230:操作 305:基板 310:材料 315:矽氧碳膜
可以透過參考說明書的其餘部分和附圖來實現對所揭示技術的性質和優點的進一步理解。
圖1示出了根據本技術的一些實施例的示例性電漿系統的示意性截面視圖。
圖2示出了根據本技術的一些實施例的半導體處理方法中的操作。
圖3示出了根據本技術的一些實施例生產的示例性材料層。
包括若干附圖作為示意圖。應當理解，這些圖是為了說明的目的，並且不被認為是按比例的，除非特別說明是按比例的。此外，作為示意圖，提供這些圖是為了幫助理解，並且可能不包括與現實表示相比的所有態樣或資訊，並且可能包括用於說明目的的誇大材料。
在附圖中，相似的部件和/或特徵可以具有相同的元件符號。此外，相同類型的各種部件可以透過在元件符號後加上區分相似部件的字母來區分。如果說明書中僅使用了第一元件符號，則說明適用於任何一個具有相同第一元件符號的類似部件，而與字母無關。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
200:方法
205:操作
210:操作
215:操作
220:操作
225:操作
230:操作

Claims (20)

  1. 一種半導體處理方法，包括以下步驟： 向一半導體處理腔室的一處理區域提供一含矽前驅物和一含氧前驅物，其中一基板設置在該半導體處理腔室的該處理區域內； 向該半導體處理腔室的該處理區域提供一含碳前驅物，其中該含碳前驅物之特徵在於具有一碳-碳雙鍵或一碳-碳三鍵； 在低於約650°C的一溫度下使該含矽前驅物、該含氧前驅物和該含碳前驅物進行熱反應；和 在該基板上形成一含矽氧碳層。
  2. 根據請求項1所述的半導體處理方法，其中，在該基板上形成該含矽氧碳層的同時，該半導體處理腔室的該處理區域保持無電漿。
  3. 根據請求項1所述的半導體處理方法，其中，該含矽氧碳層主要由矽、氧、碳和氫組成。
  4. 根據請求項1所述的半導體處理方法，其中，該基板的特徵在於一或更多個特徵，並且其中圍繞該一或更多個特徵來形成該含矽氧碳層且其具有共形性大於或約90%。
  5. 根據請求項1所述的半導體處理方法，其中使該含矽前驅物、該含氧前驅物和該含碳前驅物在低於或約500℃的一溫度下進行熱反應。
  6. 根據請求項1所述的半導體處理方法，其中該含矽氧碳層的特徵在於其一碳濃度大於或約20%，且其中該含矽氧碳層的特徵在於小於或約0.4nm的一均方根粗糙度。
  7. 根據請求項6所述的半導體處理方法，其中該含矽氧碳層的特徵在於具有2MV/cm的小於或約為5E-9A/cm 2的一漏電流。
  8. 根據請求項1所述的半導體處理方法，還包括： 將該含矽氧碳膜暴露於在高於或約750°C的一溫度的一退火。
  9. 根據請求項8所述的半導體處理方法，其中，在該退火之後，該含矽氧碳層保持小於或約4.2的一介電常數。
  10. 根據請求項1所述的半導體處理方法，其中，所提供的該含碳前驅物與該含矽前驅物的一流速比大於或約2:1。
  11. 根據請求項10所述的半導體處理方法，其中所提供的該含氧前驅物與該含碳前驅物的一流速比大於或約10∶1。
  12. 一種半導體處理方法，包括以下步驟： 向一半導體處理腔室的一處理區域提供一含矽前驅物和一含氧前驅物，其中一基板設置在該半導體處理腔室的該處理區域內； 向該半導體處理腔室的該處理區域提供一烴，其中該烴的特徵在於具有一碳-碳雙鍵或一碳-碳三鍵； 在約400°C至約600°C之間的一溫度下使該含矽前驅物、該含氧前驅物和該烴進行熱反應；和 在該基板上形成一含矽氧碳層。
  13. 根據請求項12所述的半導體處理方法，其中，在該半導體處理方法期間，該半導體處理腔室的該處理區域保持無電漿。
  14. 根據請求項12所述的半導體處理方法，還包括： 將該含矽氧碳膜暴露於在高於或約750°C的一溫度的一退火。
  15. 根據請求項14所述的半導體處理方法，其中，在該退火之後，該含矽氧碳層保持小於或約4.2的一介電常數。
  16. 根據請求項12所述的半導體處理方法，其中所提供的該烴與該含矽前驅物的一流速比大於或約2:1。
  17. 根據請求項12所述的半導體處理方法，其中，該基板的特徵在於具有一或更多個特徵，可以圍繞一或更多個特徵來形成該含矽氧碳層且其具有大於或約90％的共形性。
  18. 一種半導體處理方法，包括以下步驟： 向一半導體處理腔室的一處理區域提供一含矽前驅物和一含氧前驅物，其中一基板設置在該半導體處理腔室的該處理區域內，且其中所提供的該含氧前驅物與該含矽前驅物的一流速比大於或約10∶1； 向該半導體處理腔室的該處理區域提供一含碳前驅物，其中該含碳前驅物的特徵在於具有一碳-碳雙鍵或一碳-碳三鍵； 在低於約600°C的一溫度下使該含矽前驅物、該含氧前驅物和該含碳前驅物進行熱反應；和 在該基板上形成一含矽氧碳層，其中該含矽氧碳層主要由矽、氧、碳和氫組成。
  19. 根據請求項18所述的半導體處理方法，其中在該基板上形成該含矽氧碳層的同時，該半導體處理腔室的該處理區域保持無電漿。
  20. 根據請求項18所述的半導體處理方法，其中，該含矽氧碳層的特徵在於具有大於或約90％的一厚度共形性。
TW111102860A 2021-01-25 2022-01-24 經摻雜的氧化矽的熱沉積 TWI809674B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/157,313 2021-01-25
US17/157,313 US11355354B1 (en) 2021-01-25 2021-01-25 Thermal deposition of doped silicon oxide

Publications (2)

Publication Number Publication Date
TW202244300A TW202244300A (zh) 2022-11-16
TWI809674B true TWI809674B (zh) 2023-07-21

Family

ID=81852341

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111102860A TWI809674B (zh) 2021-01-25 2022-01-24 經摻雜的氧化矽的熱沉積

Country Status (6)

Country Link
US (1) US11355354B1 (zh)
JP (1) JP2024503880A (zh)
KR (1) KR20230134577A (zh)
CN (1) CN116868311A (zh)
TW (1) TWI809674B (zh)
WO (1) WO2022159426A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6602806B1 (en) * 1999-08-17 2003-08-05 Applied Materials, Inc. Thermal CVD process for depositing a low dielectric constant carbon-doped silicon oxide film
US20120009802A1 (en) * 2010-04-15 2012-01-12 Adrien Lavoie Plasma activated conformal dielectric film deposition
TW201432085A (zh) * 2013-01-02 2014-08-16 Applied Materials Inc 使用高密度電漿之金屬處理

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6410462B1 (en) * 2000-05-12 2002-06-25 Sharp Laboratories Of America, Inc. Method of making low-K carbon doped silicon oxide
US7695765B1 (en) * 2004-11-12 2010-04-13 Novellus Systems, Inc. Methods for producing low-stress carbon-doped oxide films with improved integration properties
KR102255727B1 (ko) * 2016-02-26 2021-05-26 버슘머트리얼즈 유에스, 엘엘씨 규소 함유 막의 증착을 위한 조성물, 및 이를 이용한 방법
TW202403083A (zh) * 2018-06-19 2024-01-16 美商應用材料股份有限公司 間隙填充物沉積方法及類金剛石之碳的間隙填充物材料

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6602806B1 (en) * 1999-08-17 2003-08-05 Applied Materials, Inc. Thermal CVD process for depositing a low dielectric constant carbon-doped silicon oxide film
US20120009802A1 (en) * 2010-04-15 2012-01-12 Adrien Lavoie Plasma activated conformal dielectric film deposition
TW201432085A (zh) * 2013-01-02 2014-08-16 Applied Materials Inc 使用高密度電漿之金屬處理

Also Published As

Publication number Publication date
WO2022159426A1 (en) 2022-07-28
KR20230134577A (ko) 2023-09-21
TW202244300A (zh) 2022-11-16
JP2024503880A (ja) 2024-01-29
US11355354B1 (en) 2022-06-07
CN116868311A (zh) 2023-10-10

Similar Documents

Publication Publication Date Title
US11939674B2 (en) Methods to reduce material surface roughness
TWI809674B (zh) 經摻雜的氧化矽的熱沉積
TWI794691B (zh) 高硼含量硬遮罩材料及其形成方法
CN117321242A (zh) 无氦硅形成
JP4117768B2 (ja) 半導体基板上のシロキサン重合体膜及びその製造方法
US20230360906A1 (en) Silicon-and-carbon-containing materials with low dielectric constants
US11682554B2 (en) Catalytic thermal deposition of carbon-containing materials
TWI806337B (zh) 低k碳氮化硼薄膜
TWI809877B (zh) 矽鍺的熱沉積
TWI780638B (zh) 硼及碳膜之催化形成
US11430654B2 (en) Initiation modulation for plasma deposition
TWI828120B (zh) 具有金屬摻雜劑之材料的沉積方法
US11676813B2 (en) Doping semiconductor films
TW202407758A (zh) 使用體積膨脹的大面積間隙填充
TW202321495A (zh) 選擇性石墨烯沉積
CN116711050A (zh) 控制栅极凹槽的轮廓成型