KR20230172573A - 무-헬륨 실리콘 형성 - Google Patents

무-헬륨 실리콘 형성 Download PDF

Info

Publication number
KR20230172573A
KR20230172573A KR1020237039807A KR20237039807A KR20230172573A KR 20230172573 A KR20230172573 A KR 20230172573A KR 1020237039807 A KR1020237039807 A KR 1020237039807A KR 20237039807 A KR20237039807 A KR 20237039807A KR 20230172573 A KR20230172573 A KR 20230172573A
Authority
KR
South Korea
Prior art keywords
silicon
containing precursor
hydrogen
deposition
plasma
Prior art date
Application number
KR1020237039807A
Other languages
English (en)
Inventor
제치옹 자오
앨리슨 야우
상-진 김
아크힐 싱할
지준 장
디네쉬 파디
가네쉬 발라수브라마니안
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20230172573A publication Critical patent/KR20230172573A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/503—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using dc or ac discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/515—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using pulsed discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

예시적인 증착 방법들은 반도체 프로세싱 챔버의 프로세싱 구역에 실리콘-함유 전구체 및 불활성 가스를 전달하는 단계를 포함할 수 있다. 방법들은 실리콘-함유 전구체 및 불활성 가스와 함께 수소-함유 전구체를 제공하는 단계를 포함할 수 있다. 방법들은 반도체 프로세싱 챔버의 프로세싱 구역 내에서 모든 전구체들의 플라즈마를 형성하는 단계를 포함할 수 있다. 방법들은 반도체 프로세싱 챔버의 프로세싱 구역 내에 배치된 기판 상에 실리콘-함유 재료를 증착하는 단계를 포함할 수 있다. 프로세싱 구역은 증착 방법 동안에 헬륨 전달이 없는 상태로 유지될 수 있다.

Description

무-헬륨 실리콘 형성
관련 출원들에 대한 상호 참조문헌
[0001] 본 출원은 2021년 4월 20일에 출원되고 발명의 명칭이 "HELIUM-FREE SILICON FORMATION"인 미국 특허 출원 제17/235,222호의 이익 및 우선권을 주장하며, 이로써 상기 출원은 그 전문이 인용에 의해 통합된다.
기술분야
[0002] 본 기술은 반도체 증착 프로세스들에 관한 것이다. 더 구체적으로, 본 기술은 기판 상에 재료들을 증착하는 무-헬륨 방법(helium-free method)들에 관한 것이다.
[0003] 집적 회로들은 기판 표면들 상에 복잡하게 패터닝된 재료 층들을 생성하는 프로세스들에 의해 가능해진다. 기판 상에 패터닝된 재료를 생성하는 것은 노출된 재료의 형성 및 제거의 제어된 방법들을 요구한다. 디바이스 사이즈들이 계속 축소됨에 따라, 재료 균일성이 후속 동작들에 영향을 미칠 수 있다. 예컨대, 생성된 재료들의 표면 거칠기는 후속 에칭 균일성에 영향을 미칠 수 있다. 그러나, 종래의 프로세싱 방법들은 헬륨과 같은 고가의 가스들을 활용할 수 있으며, 이들은 반도체 제작에서 사용하기에 엄청나게 고가이다.
[0004] 따라서, 고품질 디바이스들 및 구조들을 생산하는 데 사용될 수 있는 개선된 시스템들 및 방법들이 필요하다. 이들 및 다른 요구들은 본 기술에 의해 해결된다.
[0005] 예시적인 증착 방법들은 반도체 프로세싱 챔버의 프로세싱 구역에 실리콘-함유 전구체 및 불활성 가스를 전달하는 단계를 포함할 수 있다. 방법들은 실리콘-함유 전구체 및 불활성 가스와 함께 수소-함유 전구체를 제공하는 단계를 포함할 수 있다. 방법들은 반도체 프로세싱 챔버의 프로세싱 구역 내에서 모든 전구체들의 플라즈마를 형성하는 단계를 포함할 수 있다. 방법들은 반도체 프로세싱 챔버의 프로세싱 구역 내에 배치된 기판 상에 실리콘-함유 재료를 증착하는 단계를 포함할 수 있다. 프로세싱 구역은 증착 방법 동안에 헬륨 전달이 없는 상태로 유지될 수 있다.
[0006] 일부 실시예들에서, 실리콘-함유 재료는 약 1 nm 이하의 증착-직후(as-deposited) 표면 거칠기를 특징으로 할 수 있다. 플라즈마 전력은, 반도체 프로세싱 챔버의 프로세싱 구역 내에서 모든 전구체들의 플라즈마를 형성하는 동안 약 500 W 이하에서 유지될 수 있다. 기판 온도는, 기판 상에 실리콘-함유 재료를 증착하는 동안 약 400℃ 이상에서 유지될 수 있다. 압력은, 기판 상에 실리콘-함유 재료를 증착하는 동안 약 10 Torr 이하에서 유지될 수 있다. 방법들은 실리콘-함유 재료 위에 실리콘 산화물의 층을 형성하는 단계를 포함할 수 있다. 방법들은 증착에 후속하여, 실리콘-함유 재료의 열적 어닐링을 수행하는 단계를 포함할 수 있다. 수소-함유 전구체 대 실리콘-함유 전구체 또는 불활성 가스 중 어느 하나의 유량비는 약 1:1 이상일 수 있다.
[0007] 본 기술의 일부 실시예들은 증착 방법을 포함할 수 있다. 방법들은 반도체 프로세싱 챔버의 프로세싱 구역에 실리콘-함유 전구체 및 불활성 가스를 전달하는 단계를 포함할 수 있다. 방법들은 실리콘-함유 전구체 및 불활성 가스와 함께 수소-함유 전구체를 제공하는 단계를 포함할 수 있다. 수소-함유 전구체 대 실리콘-함유 전구체 또는 불활성 가스 중 어느 하나의 유량비는 약 1:1 이상일 수 있다. 방법들은 반도체 프로세싱 챔버의 프로세싱 구역 내에 실리콘-함유 전구체, 불활성 가스, 및 수소-함유 전구체의 플라즈마를 형성하는 단계를 포함할 수 있다. 방법들은 반도체 프로세싱 챔버의 프로세싱 구역 내에 배치된 기판 상에 실리콘-함유 재료를 증착하는 단계를 포함할 수 있다.
[0008] 일부 실시예들에서, 프로세싱 구역은 증착 방법 동안에 헬륨 전달이 없는 상태로 유지될 수 있다. 플라즈마 전력은, 반도체 프로세싱 챔버의 프로세싱 구역 내에 실리콘-함유 전구체, 불활성 가스, 및 수소-함유 전구체의 플라즈마를 형성하는 동안 약 500 W 이하에서 유지될 수 있다. 방법들은 증착에 후속하여, 실리콘-함유 재료를 열적으로 어닐링하는 단계를 포함할 수 있다. 실리콘-함유 재료는 약 0.5 nm 이하의 증착-직후 표면 거칠기를 특징으로 할 수 있다. 방법들은 증착에 후속하여, 실리콘-함유 재료 위에 놓이는 실리콘 산화물의 층을 형성하는 단계를 포함할 수 있다. 플라즈마 전력은 반도체 프로세싱 챔버의 프로세싱 구역 내에서 실리콘-함유 전구체, 불활성 가스, 및 수소-함유 전구체의 플라즈마를 형성하는 동안 약 200 W 이상에서 유지될 수 있다.
[0009] 본 기술의 일부 실시예들은 증착 방법들을 포함할 수 있다. 방법들은 반도체 프로세싱 챔버의 프로세싱 구역에 실리콘-함유 전구체 및 불활성 가스를 전달하는 단계를 포함할 수 있다. 방법들은 실리콘-함유 전구체 및 불활성 가스와 함께 수소-함유 전구체를 제공하는 단계를 포함할 수 있다. 방법들은 반도체 프로세싱 챔버의 프로세싱 구역 내에서 모든 전구체들의 플라즈마를 형성하는 단계를 포함할 수 있다. 방법들은 반도체 프로세싱 챔버의 프로세싱 구역 내에 배치된 기판 상에 실리콘-함유 재료를 증착하는 단계를 포함할 수 있다. 프로세싱 구역은 증착 방법 동안에 헬륨 전달이 없는 상태로 유지될 수 있다. 방법들은 산소-함유 전구체를 제공하는 단계를 포함할 수 있다. 방법들은 기판 상에 산소-함유 재료를 증착하는 단계를 포함할 수 있다.
[0010] 일부 실시예들에서, 수소-함유 전구체 대 실리콘-함유 전구체 또는 불활성 가스 중 어느 하나의 유량비는 약 1:1 이상이다. 방법들은 산소-함유 전구체를 제공하기 전에, 수소-함유 전구체의 유동을 중단시키는 단계를 포함할 수 있다. 실리콘-함유 재료는 약 1 nm 이하의 증착-직후 표면 거칠기를 특징으로 할 수 있다. 플라즈마 전력은, 반도체 프로세싱 챔버의 프로세싱 구역 내에서 모든 전구체들의 플라즈마를 형성하는 동안 약 500 W 이상에서 유지될 수 있다.
[0011] 그러한 기술은 종래의 시스템들 및 기술들에 비해 다수의 이점들을 제공할 수 있다. 예컨대, 프로세스들은 종래의 기술들과 비교하여 감소된 표면 거칠기를 특징으로 하는 막들을 생성할 수 있다. 추가적으로, 본 기술의 실시예들의 동작들은 무-헬륨 프로세스들을 활용하면서 개선된 마스크 재료들을 생성할 수 있다. 이들 및 다른 실시예들은, 이들의 장점들 및 특징들 중 다수와 함께, 하기의 설명 및 첨부된 도면들과 함께 더 상세히 기재된다.
[0012] 개시된 기술의 성질 및 이점들의 추가의 이해는 본 명세서의 나머지 부분들 및 도면들을 참조함으로써 실현될 수 있다.
[0013] 도 1은 본 기술의 일부 실시예들에 따른 예시적인 프로세싱 챔버의 개략적인 단면도를 도시한다.
[0014] 도 2는 본 기술의 일부 실시예들에 따른 증착 방법의 예시적인 동작들을 도시한다.
[0015] 도면들 중 여러 도면들은 개략도들로서 포함된다. 도면들은 예시적인 목적들을 위한 것이고, 실척인 것으로 구체적으로 언급되지 않는 한, 실척인 것으로 간주되지 않아야 한다는 것이 이해되어야 한다. 추가적으로, 개략도들로서, 도면들은 이해를 돕기 위해 제공되고, 현실적인 표현들과 비교하여 모든 양태들 또는 정보를 포함하는 것은 아닐 수 있고, 예시적인 목적들을 위해 과장된 자료를 포함할 수 있다.
[0016] 첨부된 도면들에서, 유사한 컴포넌트들 및/또는 특징들은 동일한 참조 라벨을 가질 수 있다. 추가로, 동일한 타입의 다양한 컴포넌트들은, 참조 라벨 이후에 유사한 컴포넌트들 사이를 구별하는 문자에 의해 구별될 수 있다. 제1 참조 라벨만이 본 명세서에서 사용되는 경우, 설명은 문자에 관계 없이 동일한 제1 참조 라벨을 갖는 유사한 컴포넌트들 중 임의의 컴포넌트에 적용가능하다.
[0017] 반도체 제작 동안, 다양한 증착 및 에칭 동작들을 활용하여 기판 상에 구조들이 생성될 수 있다. 디바이스 구조들이 더 복잡해짐에 따라, 재료 특성들을 유지하거나 또는 개선하는 것이 더 중요해진다. 추가적으로, 헬륨 공급물들이 소모됨에 따라, 플라즈마 프로세싱에서 사용하기에 가스가 엄청나게 비싸게 되고 있다. 불활성 가스들은 적절한 플라즈마 스트라이크(strike)를 보장하고 플라즈마 형상 및 균일성을 제어하기 위해 플라즈마 발생에서 종종 사용된다. 헬륨은 종종, 플라즈마에 대한 유익한 기여뿐만 아니라 막 특성들 때문에 플라즈마 발생에서 가스로서 사용된다. 이러한 이점들에도 불구하고, 많은 프로세스들이 사용으로부터 헬륨을 제거하려고 노력하고 있다.
[0018] 종래의 기술들은 질소 또는 증가된 양의 아르곤을 사용함으로써 헬륨 사용을 대체하려고 시도하였지만, 이들 가스들은 추가적인 난제들을 제공한다. 예컨대, 증착된 막, 이를테면 비정질 실리콘 내에 질소가 혼입될 수 있으며, 이는 막의 재료 특성들을 변화시킬 것이다. 아르곤은 플라즈마 환경에서 헬륨보다 더 활동적인 종이 되는 경향이 있으며, 따라서 플라즈마 전구체들에서 아르곤의 비율을 증가시키는 것은 막 표면에서의 증가된 상호작용으로부터 막 거칠기의 증가들을 야기할 수 있다. 하나의 비-제한적인 예로서, 3D NAND는 초기 메모리 스택에 산화물이 있는 교번 층들 중 하나로서 비정질 실리콘을 활용할 수 있다. 이러한 메모리 구조들이 재료 내에 수백 개의 층들을 포함할 수 있기 때문에, 표면 거칠기가 스택을 통해 전파되어 층들의 평탄도에 영향을 미칠 수 있다. 메모리 홀들이 후속하여 형성될 때, 에칭 프로세스는, 에칭 균일성에 영향을 미칠 수 있는, 계면들에서의 거칠기로 인해 제거 시에 균일성을 유지할 수 없을 수 있다. 따라서, 실리콘 증착을 위한 플라즈마 발생을 가능하게 하기 위해 아르곤만을 활용하는 것은 3D NAND 스택 형성에서의 사용을 방해할 수 있다.
[0019] 본 기술은 증착 동안 표면 처리를 수행하기 위해 아르곤과 함께 수소를 활용하고 증착 파라미터들 및 재료들을 조정함으로써 이러한 제한들을 극복할 수 있다. 예컨대, 본 기술은 수소 라디칼 종을 이용한 증착 동안 막 층의 노출된 피처들을 에칭하는 단계를 포함할 수 있다. 추가적으로, 수소 라디칼들은 또한, 기판 상에서의 후속 반응들뿐만 아니라 실리콘-함유 전구체들 및 대응하는 라디칼들과 가스 상으로 반응할 수 있다. 이는 더 균일한 표면 프로파일을 가능하게 할 수 있으며, 이는 증착 동안 표면 거칠기를 감소시키거나 제한할 수 있다. 하기에서 논의되는 플라즈마 프로세싱 동작들이 수행될 수 있는 본 기술의 실시예들에 따른 챔버의 일반적인 양태들을 기재한 후에, 특정 방법론 및 컴포넌트 구성들이 논의될 수 있다. 기재된 기술들이 다수의 막 형성 프로세스들을 개선하기 위해 사용될 수 있고, 다양한 프로세싱 챔버들 및 동작들에 적용가능할 수 있기 때문에, 본 기술이 논의된 특정 막들 및 프로세싱으로 제한되도록 의도되지 않는다는 것이 이해되어야 한다.
[0020] 도 1은 본 기술의 일부 실시예들에 따른 예시적인 프로세싱 챔버(100)의 단면도를 도시한다. 도면은, 본 기술의 하나 이상의 양태들을 통합하고 그리고/또는 본 기술의 실시예들에 따른 하나 이상의 동작들을 수행할 수 있는 시스템의 개요를 예시할 수 있다. 챔버(100) 또는 수행되는 방법들의 추가적인 세부사항들은 하기에서 추가로 기재될 수 있다. 챔버(100)는 본 기술의 일부 실시예들에 따라 막 층들을 형성하는 데 활용될 수 있지만, 방법들은 막 형성이 일어날 수 있는 임의의 챔버에서 유사하게 수행될 수 있다는 것이 이해되어야 한다. 프로세싱 챔버(100)는 챔버 바디(102), 챔버 바디(102) 내부에 배치된 기판 지지부(104), 및 챔버 바디(102)와 커플링되고 프로세싱 볼륨(120) 내에 기판 지지부(104)를 둘러싸는 덮개 조립체(106)를 포함할 수 있다. 기판(103)은 개구(126)를 통해 프로세싱 볼륨(120)에 제공될 수 있으며, 개구(126)는 통상적으로 슬릿 밸브 또는 도어(door)를 사용하여 프로세싱을 위해 밀봉될 수 있다. 기판(103)은 프로세싱 동안 기판 지지부의 표면(105) 상에 안착될 수 있다. 기판 지지부(104)는, 화살표(145)로 표시된 바와 같이, 기판 지지부(104)의 샤프트(144)가 위치될 수 있는 축(147)을 따라 회전가능할 수 있다. 대안적으로, 기판 지지부(104)는 증착 프로세스 동안 필요에 따라 회전하도록 리프트 업(lift up)될 수 있다.
[0021] 기판 지지부(104) 상에 배치된 기판(103)에 걸친 플라즈마 분포를 제어하기 위해, 플라즈마 프로파일 변조기(111)가 프로세싱 챔버(100)에 배치될 수 있다. 플라즈마 프로파일 변조기(111)는 챔버 바디(102)에 인접하게 배치될 수 있는 제1 전극(108)을 포함할 수 있고, 챔버 바디(102)를 덮개 조립체(106)의 다른 컴포넌트들로부터 분리시킬 수 있다. 제1 전극(108)은 덮개 조립체(106)의 일부일 수 있거나, 또는 별개의 측벽 전극일 수 있다. 제1 전극(108)은 환형 또는 링형 부재일 수 있고, 링 전극일 수 있다. 제1 전극(108)은 프로세싱 볼륨(120)을 둘러싸는 프로세싱 챔버(100)의 원주 둘레의 연속적인 루프일 수 있거나, 또는 원하는 경우, 선택된 위치들에서 불연속적일 수 있다. 제1 전극(108)은 또한, 천공된 전극, 이를테면, 천공된 링 또는 메시 전극일 수 있거나, 또는 플레이트 전극, 이를테면, 예컨대, 2차 가스 분배기일 수 있다.
[0022] 유전체 재료, 이를테면 세라믹 또는 금속 산화물, 예컨대 알루미늄 산화물 및/또는 알루미늄 질화물일 수 있는 하나 이상의 아이솔레이터들(110a, 110b)은 제1 전극(108)과 접촉하고, 제1 전극(108)을 가스 분배기(112)로부터 그리고 챔버 바디(102)로부터 전기적으로 그리고 열적으로 분리할 수 있다. 가스 분배기(112)는 프로세싱 볼륨(120) 내로 프로세스 전구체들을 분배하기 위한 애퍼처들(118)을 정의할 수 있다. 가스 분배기(112)는 제1 전력 소스(142), 이를테면, RF 발생기, RF 전력 소스, DC 전력 소스, 펄스 DC 전력 소스, 펄스 RF 전력 소스, 또는 프로세싱 챔버와 함께 커플링될 수 있는 임의의 다른 전력 소스와 커플링될 수 있다. 일부 실시예들에서, 제1 전력 소스(142)는 RF 전력 소스일 수 있다.
[0023] 가스 분배기(112)는 전도성 가스 분배기 또는 비-전도성 가스 분배기일 수 있다. 가스 분배기(112)는 또한, 전도성 및 비-전도성 컴포넌트들로 형성될 수 있다. 예컨대, 가스 분배기(112)의 바디는 전도성일 수 있는 반면, 가스 분배기(112)의 페이스 플레이트(face plate)는 비-전도성일 수 있다. 가스 분배기(112)는 이를테면, 도 1에 도시된 바와 같은 제1 전력 소스(142)에 의해 전력이 공급될 수 있거나, 또는 일부 실시예들에서, 가스 분배기(112)는 접지와 커플링될 수 있다.
[0024] 제1 전극(108)은 프로세싱 챔버(100)의 접지 경로를 제어할 수 있는 제1 튜닝 회로(tuning circuit)(128)와 커플링될 수 있다. 제1 튜닝 회로(128)는 제1 전자 센서(130) 및 제1 전자 제어기(134)를 포함할 수 있다. 제1 전자 제어기(134)는 가변 커패시터 또는 다른 회로 엘리먼트들일 수 있거나 이를 포함할 수 있다. 제1 튜닝 회로(128)는 하나 이상의 인덕터들(132)일 수 있거나 또는 이를 포함할 수 있다. 제1 튜닝 회로(128)는 프로세싱 동안 프로세싱 볼륨(120) 내에 존재하는 플라즈마 조건들 하에서 가변적인 또는 제어가능한 임피던스를 가능하게 하는 임의의 회로일 수 있다. 예시된 바와 같은 일부 실시예들에서, 제1 튜닝 회로(128)는 접지와 제1 전자 센서(130) 사이에 병렬로 커플링된 제1 회로 레그 및 제2 회로 레그를 포함할 수 있다. 제1 회로 레그는 제1 인덕터(132A)를 포함할 수 있다. 제2 회로 레그는 제1 전자 제어기(134)와 직렬로 커플링된 제2 인덕터(132B)를 포함할 수 있다. 제2 인덕터(132B)는 제1 회로 레그 및 제2 회로 레그 둘 모두를 제1 전자 센서(130)에 연결하는 노드와 제1 전자 제어기(134) 사이에 배치될 수 있다. 제1 전자 센서(130)는 전압 또는 전류 센서일 수 있고, 제1 전자 제어기(134)와 커플링될 수 있으며, 이는 프로세싱 볼륨(120) 내부의 플라즈마 조건들의 어느 정도의 폐쇄-루프 제어를 제공할 수 있다.
[0025] 제2 전극(122)이 기판 지지부(104)와 커플링될 수 있다. 제2 전극(122)은 기판 지지부(104) 내에 임베딩될 수 있거나 또는 기판 지지부(104)의 표면과 커플링될 수 있다. 제2 전극(122)은 플레이트, 천공 플레이트, 메시, 와이어 스크린, 또는 전도성 엘리먼트들의 임의의 다른 분산형 어레인지먼트일 수 있다. 제2 전극(122)은 튜닝 전극일 수 있고, 예컨대, 기판 지지부(104)의 샤프트(144)에 배치된, 도관(conduit)(146), 예컨대, 50 옴과 같은 선택된 저항을 갖는 케이블에 의해 제2 튜닝 회로(136)와 커플링될 수 있다. 제2 튜닝 회로(136)는 제2 전자 센서(138) 및 제2 전자 제어기(140)를 가질 수 있으며, 이는 제2 가변 커패시터일 수 있다. 제2 전자 센서(138)는 전압 또는 전류 센서일 수 있고, 제2 전자 제어기(140)와 커플링되어, 프로세싱 볼륨(120) 내의 플라즈마 조건들에 대한 추가의 제어를 제공할 수 있다.
[0026] 바이어스 전극 및/또는 정전 척킹 전극일 수 있는 제3 전극(124)은 기판 지지부(104)와 커플링될 수 있다. 제3 전극은 임피던스 정합 회로일 수 있는 필터(148)를 통해 제2 전력 소스(150)와 커플링될 수 있다. 제2 전력 소스(150)는 DC 전력, 펄스 DC 전력, RF 바이어스 전력, 펄스 RF 소스 또는 바이어스 전력, 또는 이들 또는 다른 전력 소스들의 조합일 수 있다. 일부 실시예들에서, 제2 전력 소스(150)는 RF 바이어스 전력일 수 있다.
[0027] 도 1의 덮개 조립체(106) 및 기판 지지부(104)는 플라즈마 또는 열적 프로세싱을 위한 임의의 프로세싱 챔버와 함께 사용될 수 있다. 동작 시에, 프로세싱 챔버(100)는 프로세싱 볼륨(120) 내의 플라즈마 조건들의 실시간 제어를 제공할 수 있다. 기판(103)은 기판 지지부(104) 상에 배치될 수 있으며, 프로세스 가스들은 임의의 원하는 유동 계획에 따라 유입구(114)를 사용하여 덮개 조립체(106)를 통해 유동될 수 있다. 가스들은 유출구(152)를 통해 프로세싱 챔버(100)에서 빠져나갈 수 있다. 프로세싱 볼륨(120) 내에 플라즈마를 확립하기 위해, 전력이 가스 분배기(112)와 커플링될 수 있다. 일부 실시예들에서, 기판에는 제3 전극(124)을 사용하여 전기 바이어스가 제공될 수 있다.
[0028] 프로세싱 볼륨(120)에서 플라즈마를 에너자이징할 시에, 플라즈마와 제1 전극(108) 사이에 전위차가 설정될 수 있다. 플라즈마와 제2 전극(122) 사이에 전위차가 또한 설정될 수 있다. 이어서, 전자 제어기들(134, 140)은 2개의 튜닝 회로들(128 및 136)에 의해 표현되는 접지 경로들의 유동 특성들을 조정하는 데 사용될 수 있다. 중심으로부터 에지까지의 플라즈마 밀도 균일성 및 증착 레이트의 독립적인 제어를 제공하기 위해, 세트 포인트(set point)가 제1 튜닝 회로(128) 및 제2 튜닝 회로(136)에 전달될 수 있다. 전자 제어기들 둘 모두가 가변 커패시터들일 수 있는 실시예들에서, 전자 센서들은 독립적으로, 증착 레이트를 최대화하고 두께 불균일성을 최소화하기 위해 가변 커패시터들을 조정할 수 있다.
[0029] 튜닝 회로들(128, 136) 각각은 개개의 전자 제어기들(134, 140)을 사용하여 조정될 수 있는 가변 임피던스를 가질 수 있다. 전자 제어기들(134, 140)이 가변 커패시터들인 경우, 가변 커패시터들 각각의 커패시턴스 범위, 및 제1 인덕터(132A) 및 제2 인덕터(132B)의 인덕턴스들은 임피던스 범위를 제공하도록 선택될 수 있다. 이 범위는 각각의 가변 커패시터의 커패시턴스 범위에서 최소치를 가질 수 있는 플라즈마의 주파수 및 전압 특성들에 의존할 수 있다. 따라서, 제1 전자 제어기(134)의 커패시턴스가 최소치 또는 최대치일 때, 제1 튜닝 회로(128)의 임피던스가 높아서, 기판 지지부에 걸쳐 최소 공중 또는 측방향 커버리지를 갖는 플라즈마 형상을 초래할 수 있다. 제1 전자 제어기(134)의 커패시턴스가 제1 튜닝 회로(128)의 임피던스를 최소화하는 값에 접근할 때, 플라즈마의 공중 커버리지가 최대로 증가하여, 기판 지지부(104)의 전체 작업 영역을 효과적으로 커버할 수 있다. 제1 전자 제어기(134)의 커패시턴스가 최소 임피던스 설정으로부터 벗어남에 따라, 플라즈마 형상이 챔버 벽들로부터 수축될 수 있으며, 기판 지지부의 공중 커버리지가 감소될 수 있다. 제2 전자 제어기(140)는, 제2 전자 제어기(140)의 커패시턴스가 변경될 수 있음에 따라, 기판 지지부 위의 플라즈마의 공중 커버리지를 증가 및 감소시키는 유사한 효과를 가질 수 있다.
[0030] 전자 센서들(130, 138)은 폐쇄-루프에서 개개의 회로들(128, 136)을 튜닝하기 위해 사용될 수 있다. 사용되는 센서의 타입에 따라, 전류 또는 전압에 대한 세트 포인트가 각각의 센서에 설치될 수 있으며, 센서에는 세트 포인트로부터의 편차를 최소화하기 위해 각각의 개개 전자 제어기(134, 140)에 대한 조정을 결정하는 제어 소프트웨어가 제공될 수 있다. 결과적으로, 플라즈마 형상은 프로세싱 동안 선택되어 동적으로 제어될 수 있다. 전술한 논의가 가변 커패시터들일 수 있는 전자 제어기들(134, 140)에 기반하지만, 조정 가능한 임피던스를 갖는 튜닝 회로들(128 및 136)을 제공하기 위해 조정 가능한 특성을 갖는 임의의 전자 컴포넌트가 사용될 수 있다는 것이 이해되어야 한다.
[0031] 도 2는 본 기술의 일부 실시예들에 따른 증착 방법(200)의 예시적인 동작들을 도시한다. 방법은 상기에 기재된 프로세싱 챔버(100)를 포함하는 다양한 프로세싱 챔버들에서 수행될 수 있다. 방법(200)은 다수의 선택적인 동작들을 포함할 수 있으며, 이는 본 기술에 따른 방법들의 일부 실시예들과 구체적으로 연관될 수 있거나 연관되지 않을 수 있다. 예컨대, 동작들 중 다수는 더 넓은 범위의 구조적 형성을 제공하기 위해 기재되지만, 기술에 중요하지 않거나, 또는 쉽게 인식되는 바와 같이 대안적인 방법론에 의해 수행될 수 있다.
[0032] 방법(200)은 열거된 동작들의 개시 이전에 추가적인 동작들을 포함할 수 있다. 예컨대, 추가적인 프로세싱 동작들은 재료의 형성 및 제거 둘 모두를 포함할 수 있는, 반도체 기판 상에 구조들을 형성하는 것을 포함할 수 있다. 이전의 프로세싱 동작들은 방법(200)이 수행될 수 있는 챔버에서 수행될 수 있거나, 또는 프로세싱은 방법(200)이 수행될 수 있는 반도체 프로세싱 챔버 내로 기판을 전달하기 전에 하나 이상의 다른 프로세싱 챔버들에서 수행될 수 있다. 그럼에도 불구하고, 방법(200)은 선택적으로, 반도체 프로세싱 챔버, 이를테면, 상기에 기재된 프로세싱 챔버(100), 또는 상기에 기재된 바와 같은 컴포넌트들을 포함할 수 있는 다른 챔버들의 프로세싱 구역에 반도체 기판을 전달하는 단계를 포함할 수 있다. 기판은, 상기에 기재된 프로세싱 볼륨(120)과 같은 챔버의 프로세싱 구역에 상주할 수 있고 기판 지지부(104)와 같은 페데스탈(pedestal)일 수 있는 기판 지지부 상에 증착될 수 있다.
[0033] 기판은 증착이 위에 수행될 수 있는 임의의 수의 재료들일 수 있다. 기판은, 기판일 수 있는 실리콘, 게르마늄, 실리콘 산화물 또는 실리콘 질화물을 포함하는 유전체 재료들, 금속 재료들, 또는 이들 재료들의 임의의 수의 조합들, 또는 기판 상에 형성되는 재료들일 수 있거나 또는 이들을 포함할 수 있다. 일부 실시예들에서, 증착을 위한 기판의 표면을 준비하기 위해, 전처리와 같은 선택적인 처리 동작들이 수행될 수 있다. 예컨대, 기판의 표면 상에 특정의 리간드 종결부들을 제공하기 위해 전처리가 수행될 수 있으며, 이는 증착될 막의 핵형성(nucleation)을 가능하게 할 수 있다. 예컨대, 수소, 산소, 탄소, 질소, 또는 이들 원자들 또는 라디칼들의 임의의 조합을 포함하는 다른 분자 종결부들이 기판의 표면 상에 흡착되거나, 반응되거나, 또는 형성될 수 있다. 추가적으로, 재료의 제거, 이를테면, 자연 산화물들의 환원 또는 재료의 에칭, 또는 증착을 위한 기판의 하나 이상의 노출된 표면들을 준비할 수 있는 임의의 다른 동작이 수행될 수 있다.
[0034] 동작(205)에서, 하나 이상의 전구체들이 챔버의 프로세싱 구역으로 전달될 수 있다. 예컨대, 비정질 실리콘 막이 형성될 수 있는 예시적인 실시예들에서, 실리콘-함유 전구체가 프로세싱 챔버의 프로세싱 구역에 전달될 수 있다. 본 기술의 일부 실시예들에서, 재료 반응들 및 증착을 가능하게 할 수 있는 플라즈마 강화 증착이 수행될 수 있다. 실리콘-함유 전구체에 의해, 일례로, 하나 이상의 불활성 가스들, 이를테면 아르곤이 전달될 수 있지만, 본 기술의 일부 실시예들에서, 불활성 가스들은 헬륨을 포함하지 않을 수 있다. 예컨대, 방법(200)은 방법 동안 헬륨의 전달을 포함하지 않을 수 있으며, 반도체 프로세싱 챔버의 프로세싱 구역은 방법 동안 헬륨 또는 헬륨 전달이 없는 상태로 유지될 수 있다.
[0035] 본 기술의 일부 실시예들은 동작(210)에서, 수소-함유 전구체를 추가적으로 제공하는 단계를 포함할 수 있으며, 여기에는 실리콘-함유 전구체가 제공된다. 전달되는 전구체들 모두는 동작(215)에서, 반도체 프로세싱 챔버의 프로세싱 구역 내에 플라즈마를 형성하는 데 사용될 수 있다. 동작(220)에서, 실리콘-함유 재료가 기판 상에 증착될 수 있다. 일부 실시예들에서, 수소-함유 전구체를 혼입함으로써, 증착 동안 제어된 에칭 프로세스가 유도될 수 있으며, 이는 형성 동안 표면 거칠기를 감소시킬 수 있다. 예컨대, 수소는 더 반응성인 가스일 수 있으며, 플라즈마가 강화될 때, 수소 라디칼들은 리간드들을 종결하고 형성되는 막 내의 실리콘-수소 결합들을 제거할 수 있다.
[0036] 추가적인 수소 소스를 혼입시킴으로써, 재료의 증착과 동시에 막 변형 또는 프로파일 에칭이 수행될 수 있다. 예컨대, 실리콘-함유 재료로 형성되는 피처들과의 반응 및/또는 물리적 상호작용을 통해, 수소-라디칼들이 불균일한 형성을 트리밍할 수 있어서, 형성의 더 균일한 프로파일이 생성된다. 프로세스에서 충분한 수소 라디칼들을 제공하기 위해, 수소-함유 전구체는 불활성 가스 또는 실리콘-함유 전구체 중 하나 또는 둘 모두보다 더 큰 유량으로 포함될 수 있다. 예컨대, 일부 실시예들에서, 수소-함유 전구체 대 실리콘-함유 전구체 및/또는 불활성 가스 중 어느 하나 또는 둘 모두의 유량비는 약 1:1 이상일 수 있고, 일부 실시예들에서 약 2:1 이상, 약 3:1 이상, 약 4:1 이상, 약 5:1 이상, 약 6:1 이상, 약 8:1 이상, 약 10:1 이상, 약 15:1 이상, 약 20:1 이상, 약 25:1 이상, 약 30:1 이상, 약 35:1 이상, 약 40:1 이상, 약 45:1 이상, 약 50:1 이상, 또는 그 초과일 수 있다. 수소 대 아르곤 또는 불활성 가스의 유량비를 증가시키는 것은 막 거칠기를 감소시킬 수 있고, 실시예들은 수소 대 불활성 가스의 양의(positive) 비율을 유지할 수 있지만, 비율이 증가함에 따라, 기판 상의 막 균일성은 에칭 프로세스가 증가함에 따라 그리고 프로세싱 챔버 내의 유량 프로파일들을 기준으로 하여 감소할 수 있다. 따라서, 일부 실시예들에서, 수소 대 불활성 가스의 유량비는 약 10:1 이하로 유지될 수 있고, 약 8:1 이하, 약 6:1 이하, 약 5:1 이하, 약 4:1 이하, 약 3:1 이하, 또는 그 미만으로 유지될 수 있다.
[0037] 예컨대, 사용되는 전구체들에 따라, 실리콘-함유 전구체는 약 800 sccm 이하의 유량으로 전달될 수 있고, 약 750 sccm 이하, 약 700 sccm 이하, 약 650 sccm 이하, 약 600 sccm 이하, 약 550 sccm 이하, 약 500 sccm 이하, 약 450 sccm 이하, 약 400 sccm 이하, 또는 그 미만의 유량으로 전달될 수 있다. 유사하게, 불활성 가스는 약 2,000 sccm 이하의 유량으로 전달될 수 있고, 약 1,500 sccm 이하, 약 1,200 sccm 이하, 약 1,000 sccm 이하, 약 800 sccm 이하, 약 600 sccm 이하, 약 500 sccm 이하, 약 450 sccm 이하, 약 400 sccm 이하, 약 350 sccm 이하, 약 300 sccm 이하, 또는 약 250 sccm 이하, 약 200 sccm 이하, 또는 그 미만의 유량으로 전달될 수 있다. 이러한 범위들 내의 또는 임의의 명시된 또는 명시되지 않은 수의 조합들로서 임의의 추가 범위들이 또한 사용될 수 있다.
[0038] 수소-함유 전구체는 약 500 sccm 이상으로 전달될 수 있고, 약 700 sccm 이상, 약 900 sccm 이상, 약 1,000 sccm 이상, 약 1,100 sccm 이상, 약 1,200 sccm 이상, 약 1,300 sccm 이상, 약 1,400 sccm 이상, 약 1,500 sccm 이상, 약 1,600 sccm 이상, 약 1,700 sccm 이상, 약 1,800 sccm 이상, 약 1,900 sccm 이상, 약 2,000 sccm 이상 또는 그 초과의 유량으로 전달될 수 있다. 수소-함유 전구체를 증가시키는 것은 증착되는 막의 표면을 추가로 평활화할 수 있지만, 증착되는 막 내에서 증가된 수소 혼입이 일어날 수 있다. 따라서, 일부 실시예들에서, 수소-함유 전구체는 약 3,000 sccm 이하의 유량으로 전달될 수 있고, 약 2,800 sccm 이하, 약 2,600 sccm 이하, 약 2,400 sccm 이하, 약 2,200 sccm 이하, 또는 그 미만의 유량으로 전달될 수 있다. 추가적으로, 실리콘 전구체는 증착을 위해 제공되는 전체 전구체 혼합물의 50 부피% 미만을 구성할 수 있으며, 이는 증착되는 막의 균일성 및 응력을 제어할 수 있다. 일부 실시예들에서, 실리콘-함유 전구체는 총 전구체들의 체적 유동의 45% 미만을 구성할 수 있고, 약 40% 이하, 약 35% 이하, 약 30% 이하, 약 25% 이하, 약 20% 이하, 약 15% 이하 또는 그 미만을 구성할 수 있다.
[0039] 막은 본 기술의 실시예들에 따라 기판 상에 임의의 두께로 증착될 수 있으며, 일부 실시예들은 예컨대, 3D NAND 또는 다른 구조 형성을 위한 실리콘 및 산화물의 교번 층들과 같은 추가적인 재료 층들을 생성하기 위한 추가적인 동작들을 포함할 수 있다. 충분한 막 성장이 발생했을 때, 프로세스는 예컨대, 이를테면 플라즈마-발생 전극으로의 전력을 중단시킴으로써, 프로세싱 챔버 내에서 플라즈마를 소멸시킴으로써 중단될 수 있다. 그러나, 더 종래의 헬륨 대신에 수소를 활용함으로써, 후속 산화 재료들과 수소의 상호작용이 발생할 수 있으며, 이는 기판 상의 증가된 결함 오염을 야기할 수 있는 입자들의 형성을 초래할 수 있다. 따라서, 후속 산화물 층의 형성이 발생할 수 있는 본 기술의 일부 실시예들에서, 프로세스는 수소와 산화 전구체 사이의 상호작용을 제한하도록 수행될 수 있다.
[0040] 예컨대, 실리콘의 충분한 증착에 후속하여, 방법(200)은 산화 전구체의 전달 전에 선택적 동작(225)에서 수소의 전달을 중단시키는 단계를 포함할 수 있다. 플라즈마 발생이 또한 중단될 수 있으며, 일부 실시예들에서, 하나 이상의 가스 유동들이 계속될 수 있으며, 이는 수소가 프로세싱 챔버로부터 배기되는 것을 보장할 수 있다. 수소 제거를 보장하기 위한 시간 기간 후에, 산소-함유 전구체는 선택적인 동작(230)에서, 하나 이상의 실리콘-함유 전구체들 및/또는 불활성 가스와 함께 프로세싱 챔버에 전달될 수 있지만, 추가적인 프로세싱은 유사하게 방법(200)에 대해 이전에 기재된 바와 같이 헬륨의 전달 없이 수행될 수 있다. 산소-함유 재료는 이원자 산소, 오존, 아산화 질소, 산화 질소, 또는 일부 다른 산소-함유 전구체이거나 이를 포함할 수 있다. 전구체들로 플라즈마가 형성될 수 있으며, 이어서, 산화물 재료가 선택적인 동작(235)에서 증착될 수 있다. 동작(235)까지의 또는 임의의 추가적인 동작들을 포함하는 방법은 이를테면, 재료의 교번 층들의 스택을 생성하기 위해 1회 이상 반복될 수 있다. 산화물 형성과 실리콘 형성 사이에서 스위칭하는 프로세스는 유사하게, 후속 층 증착을 위해 챔버에 수소를 전달하기 전에 잔류 산화 재료를 배기시키기 위한 시간을 포함할 수 있다.
[0041] 이전에 기재된 바와 같이, 헬륨은 막 거칠기를 감소시킴으로써 비정질 실리콘의 증착에 유익할 수 있다. 그러나, 헬륨이 배제될 때, 이를테면 이전에 언급된 바와 같은 아르곤의 포함 증가를 위해, 생성된 막에 대한 평균 거칠기는 유사한 두께의 막에 대해, 약 0.5 nm 이상, 약 1.0 nm 이상 또는 그 초과일 수 있지만, 거칠기는 증가된 막 두께에 따라 증가할 수 있다. 이는 다층 증착 동안 층들 전체에 전파될 수 있으며, 이는 1 nm를 훨씬 초과하는 스택 거칠기를 생성할 수 있다. 후속 에칭 동작들 동안, 막에 걸친 이러한 더 큰 격차들은 에칭 동작 균일성에 문제가 될 수 있고, 수행될 추가적인 동작들, 이를테면 추가적인 화학적-기계적 폴리싱 동작을 요구할 수 있다.
[0042] 그러나, 본 기술은, 추가적인 수소-함유 전구체를 활용하여 실질적으로 동시적인 에칭을 수행함으로써, 또는 하기에서 추가로 기재되는 하나 이상의 추가적인 조정들을 수행함으로써, 생성된 실리콘-함유 막들의 평균 거칠기 및 거칠기의 범위 둘 모두를 감소시키거나 크게 감소시킬 수 있다. 추가적으로, 생성된 수소 라디칼들은 또한, 이전에 언급된 바와 같이 실리콘-함유 전구체들과 상호작용함으로써 표면 거칠기 조건들을 개선할 수 있다. 본 기술의 실시예들에 따라 생성된 막들은 약 1.00 nm 이하의 증착-직후 막의 평균 거칠기를 특징으로 할 수 있고, 약 0.90 nm 이하, 약 0.80 nm 이하, 약 0.70 nm 이하, 약 0.60 nm 이하, 약 0.50 nm 이하, 약 0.45 nm 이하, 약 0.40 nm 이하, 약 0.35 nm 이하, 약 0.30 nm 이하, 약 0.25 nm 이하, 약 0.20 nm 이하, 또는 그 미만의 평균 거칠기를 특징으로 할 수 있다. 추가적으로, 일부 실시예들에서, 거칠기는 실질적으로 막 두께에 관계없이 제어될 수 있다. 이는, 증착-직후 막이 예시된 평균 거칠기 범위들 중 임의의 범위에 의해 특징될 수 있기 때문에, 추가적인 화학적-기계적 폴리싱 동작들의 회피를 가능하게 할 수 있다. 결과적으로, 개선된 재료들이 생성될 수 있으며, 이는 종래의 재료들 및 프로세스들에 비해 막 이점들을 제공할 뿐만 아니라, 시퀀스에서의 폴리싱 동작들의 수를 제한하거나 감소시킴으로써 제조 동작들을 잠재적으로 감소시킬 수 있다.
[0043] 실리콘-함유 전구체와 관련하여 임의의 수의 전구체들이 본 기술과 함께 사용될 수 있다. 예컨대, 실리콘-함유 전구체는, 실란, 디실란, 및 다른 재료들을 포함할 수 있는 임의의 실리콘-함유 재료, 이를테면 유기실란들을 포함할 수 있다. 실시예들에서, 임의의 다른 수소-함유 전구체가 사용될 수 있지만 수소는 이원자 수소로서 전달될 수 있으며, 생성된 막은 추가적인 재료들의 양태들을 포함할 수 있다. 불활성 가스는 상기에서 언급된 바와 같은 아르곤을 포함하는 하나 이상의 희가스들, 또는 제한된 상호작용을 가질 수 있거나 생성된 막 내에 혼입되지 않을 수 있는 다른 가스들을 포함할 수 있다. 추가적인 전구체들은 실리콘을 도핑하기 위한 재료들, 이를테면, 인-함유 전구체들, 비소-함유 전구체들, 또는 실리콘에 대한 도펀트로서 포함될 수 있거나 또는 사용될 수 있고 비저항 특성들을 포함하는, 막의 하나 이상의 재료 특성들을 변경할 수 있는 임의의 다른 재료일 수 있거나 이를 포함할 수 있다.
[0044] 증착의 하나 이상의 추가적인 양태들은 또한, 수행되는 증착의 양태들을 개선하기 위해 튜닝될 수 있다. 예컨대, 플라즈마 전력은 수소 해리의 정도에 영향을 미칠 수 있다. 임의의 수의 수소-함유 전구체들이 사용될 수 있으며, 일부 실시예들에서, 이원자 수소가 포함될 수 있다. 일부 실리콘-함유 재료들의 경우, 재료들은, 최소 플라즈마 강화가 포함될 수 있는 증착 온도들에서 충분히 반응성이다. 예컨대, 일부 종래의 기술들은 약 200 와트 이하의 플라즈마 전력을 활용하지만, 일부 실시예들에서, 이는 수소를 적절하게 해리시키기에는 불충분할 수 있다. 본 기술은 수소 해리를 가능하게 할 수 있는 제어된 범위 내에서 플라즈마 전력을 활용할 수 있고, 이전에 설명된 바와 같이 거칠기를 감소시킬 수 있는 수소 라디칼들을 증가시킬 수 있다. 그러나, 전력 범위는 충격 에너지를 감소시키기 위해 제한될 수 있으며, 이는 증가된 거칠기로 이어질 수 있다. 따라서, 일부 실시예들에서, 플라즈마 전력은 약 200 W 이상일 수 있고, 약 225 W 이상, 약 250 W 이상, 약 275 W 이상, 약 300 W 이상, 약 300 W 이상, 약 325 W 이상, 약 350 W 이상, 약 375 W 이상, 약 400 W 이상, 또는 그 초과일 수 있다. 그러나, 거칠기를 증가시킬 수 있는 막과의 증가된 물리적 상호작용을 제한하기 위해, 본 기술은 약 500 W 이하, 약 450 W 이하, 또는 그 미만의 플라즈마 전력들로 증착을 수행할 수 있다.
[0045] 기판의 온도들은 증착에 추가적으로 영향을 미칠 수 있다. 예컨대, 일부 실시예들에서, 기판은 약 400℃ 이상의 온도에서 유지될 수 있고, 약 420℃ 이상, 약 440℃ 이상, 약 460℃ 이상, 약 480℃ 이상, 약 500℃ 이상, 약 520℃ 이상, 약 540℃ 이상, 약 560℃ 이상, 약 580℃ 이상, 또는 그 초과의 온도에서 유지될 수 있다. 본 기술의 일부 실시예들에 따라 증착을 수행함으로써, 형성된 막의 거칠기를 감소시키기 위해 증착 동안 수소 에칭이 수행될 수 있다. 그러나, 이를테면, 강화된 플라즈마 및 수소의 전달에 의해 생성되는 수소 라디칼들의 양은 또한, 생성되는 막 내의 수소 혼입의 양을 증가시킬 수 있다. 이는 막 내의 응력에 영향을 미칠 수 있지만, 증착 동안에 동시에 에칭함으로써, 수소 혼입이 감소될 수 있으며, 더 조밀한 막이 형성될 수 있다. 예컨대, 증착-직후의 막은 약 -200 MPa 이하, 약 -100 MPa 이하, 약 -50 MPa 이하, 또는 그 미만의 응력을 특징으로 할 수 있으며, 이는 부분적으로 수소 혼입을 기반으로 할 수 있다. 이는 기판이 열적 환경에 노출될 수 있는 후속 프로세싱 동안 기판 휨(bow)을 제어하는 것을 가능하게 할 수 있다.
[0046] 예컨대, 일부 실시예들에서, 방법(200)은 선택적 동작(240)에서 형성된 실리콘-함유 재료의 열적 어닐링 또는 후속하는 고온 프로세싱을 통해, 기판 및 실리콘-함유 재료를 열적 환경에 노출시키는 단계를 포함할 수 있다. 증착이 제1 온도에서 수행될 수 있지만, 열적 어닐링은 제1 온도보다 더 높은 제2 온도에서 수행될 수 있다. 예컨대, 열적 어닐링은 약 480℃ 이상의 온도에서 수행될 수 있으며, 열적 어닐링은 약 500℃ 이상, 약 510℃ 이상, 약 520℃ 이상, 약 530℃ 이상, 약 540℃ 이상, 약 550℃ 이상, 약 560℃ 이상, 약 570℃ 이상, 약 580℃ 이상, 약 590℃ 이상, 약 600℃ 이상, 약 650℃ 이상, 약 700℃ 이상, 약 750℃ 이상, 약 800℃ 이상, 또는 더 높은 온도에서 수행될 수 있다. 열적 어닐링은 약 0.5분 이상일 수 있는 시간의 기간 동안 수행될 수 있고, 약 1분 이상, 약 2분 이상, 약 3분 이상, 약 4분 이상, 약 5분 이상, 약 6분 이상, 또는 그 초과일 수 있다. 실리콘-함유 재료의 형성 동안 수소를 활용함으로써, 종래의 프로세싱과 비교하여 막 수축 및 응력 변화가 감소될 수 있다. 따라서, 비정질 실리콘 및 다른 실리콘-함유 재료들의 증착은 고온 환경들에 대한 노출 후에 더 일관된 막 특성들을 특징으로 하는 개선된 막들을 제공할 수 있다.
[0047] 프로세싱 구역 내의 압력은 증착 동안 수행되는 물리적 상호작용 및 이온화의 양에 영향을 미칠 수 있다. 프로세싱 압력을 낮춤으로써, 증가된 이온 상호작용이 일어날 수 있다. 따라서, 일부 실시예들에서, 증착 동안의 프로세싱 압력은 약 50 Torr 이하로 유지될 수 있고, 약 40 Torr 이하, 약 30 Torr 이하, 약 20 Torr 이하, 약 15 Torr 이하, 약 10 Torr 이하, 약 9 Torr 이하, 약 8 Torr 이하, 약 7 Torr 이하, 약 6 Torr 이하, 약 5 Torr 이하, 약 4 Torr 이하, 약 3 Torr 이하, 약 2 Torr 이하 또는 그 미만으로 유지될 수 있다. 본 기술의 실시예들에 따른 증착 프로세스들을 수행함으로써, 더 종래의 기술들의 증가된 막 거칠기 특징들을 제한하면서, 비정질 실리콘의 무-헬륨 형성이 생성될 수 있다.
[0048] 이전의 설명에서, 설명의 목적들을 위해, 본 기술의 다양한 실시예들의 이해를 제공하기 위해서 많은 세부사항들이 제시되었다. 그러나, 특정 실시예들이 이들 세부사항들 중 일부 없이 또는 추가적인 세부사항들과 함께 실시될 수 있다는 것이 당업자에게 자명할 것이다.
[0049] 여러 실시예들을 개시하였지만, 실시예들의 사상을 벗어나지 않으면서 다양한 수정들, 대안적인 구성들 및 등가물들이 사용될 수 있다는 것이 당업자들에 의해 인식될 것이다. 추가적으로, 본 기술을 불필요하게 모호하게 하는 것을 회피하기 위해서, 다수의 잘 알려진 프로세스들 및 엘리먼트들은 설명되지 않았다. 이에 따라서, 위의 설명은 기술의 범위를 제한하는 것으로 간주되지 않아야 한다. 추가적으로, 방법들 또는 프로세스들은 순차적으로 또는 단계별로 설명될 수 있지만, 동작들은 동시에 또는 열거된 것과 상이한 순서들로 수행될 수 있다는 것이 이해되어야 한다.
[0050] 값들의 범위가 주어진 경우, 그러한 범위의 상위 한계값과 하위 한계값 사이에 존재하는 각각의 값은, 문맥상 달리 명백히 표시되어 있지 않은 한 하위 한계값의 최소 자릿수의 단 단위 값의 10분의 1까지 또한 구체적으로 기재된 것으로 해석된다. 명시된 범위 내의 임의의 명시된 값들 또는 그 범위에 속하는 명시되지 않은 값들과 그러한 명시된 범위 내의 임의의 다른 명시된 값 또는 그 범위에 속하는 다른 값 사이에 존재하는 각각의 소범위가 포함된다. 이러한 소범위의 상위 한계값 및 하위 한계값은 독립적으로 그러한 범위에 포함되거나 그러한 범위에서 제외될 수 있고, 각각의 범위는, 상위 한계값과 하위 한계값 중 하나 또는 둘 모두가 그러한 소범위에 포함되든지, 둘 모두가 그러한 소범위에서 제외되는지 간에, 구체적으로 제외된 임의의 한계값이 명시된 범위에 있는 한, 또한 본 기술에 포함된다. 명시된 범위가 한계값들 중 하나 또는 둘 모두를 포함하는 경우, 그러한 포함된 한계값들 중 하나 또는 둘 모두를 제외한 범위들이 또한 포함된다.
[0051] 본원에서 그리고 첨부된 청구항들에서 사용되는 바와 같이, 단수 형태들은, 문맥이 명확하게 달리 지시하지 않는 한, 복수의 언급들을 포함한다. 따라서, 예컨대, "전구체"에 대한 언급은 복수의 그러한 전구체들을 포함하고, "층"에 대한 언급은 당업자들에게 알려진 하나 이상의 층들 및 이들의 등가물들에 대한 언급을 포함하는 식이다.
[0052] 또한, 본 명세서에서 그리고 다음의 청구항들에서 사용되는 경우, "포함한다(comprise)", "포함하는(comprising)", "함유한다(contain)", "함유하는(containing)", "포함한다(include)", 그리고 "포함하는(including)"이란 단어들은 진술된 특징들, 인티저(integer)들, 컴포넌트들 또는 동작들의 존재를 특정하는 것으로 의도되지만, 이들은 하나 이상의 다른 특징들, 인티저들, 컴포넌트들, 동작들, 액트들 또는 그룹들의 존재 또는 추가를 배제하지 않는다.

Claims (20)

  1. 증착 방법으로서,
    반도체 프로세싱 챔버의 프로세싱 구역에 실리콘-함유 전구체 및 불활성 가스를 전달하는 단계;
    상기 실리콘-함유 전구체 및 상기 불활성 가스와 함께 수소-함유 전구체를 제공하는 단계;
    반도체 프로세싱 챔버의 상기 프로세싱 구역 내에 모든 전구체들의 플라즈마를 형성하는 단계; 및
    상기 반도체 프로세싱 챔버의 상기 프로세싱 구역 내에 배치된 기판 상에 실리콘-함유 재료를 증착하는 단계 ― 상기 프로세싱 구역은 상기 증착 방법 동안에 헬륨 전달이 없는 상태로 유지됨 ―를 포함하는, 증착 방법.
  2. 제1항에 있어서, 상기 실리콘-함유 재료가 약 1 nm 이하의 증착-직후(as-deposited) 표면 거칠기를 특징으로 하는, 증착 방법.
  3. 제1항에 있어서, 플라즈마 전력이, 상기 반도체 프로세싱 챔버의 상기 프로세싱 구역 내에 상기 모든 전구체들의 플라즈마를 형성하는 동안 약 500 W 이하로 유지되는, 증착 방법.
  4. 제1항에 있어서, 기판 온도가, 상기 기판 상에 상기 실리콘-함유 재료를 증착하는 동안에 약 400℃ 이상에서 유지되는, 증착 방법.
  5. 제1항에 있어서, 압력이, 상기 기판 상에 상기 실리콘-함유 재료를 증착하는 동안에 약 10 Torr 이하에서 유지되는, 증착 방법.
  6. 제1항에 있어서, 상기 실리콘-함유 재료 위에 실리콘 산화물의 층을 형성하는 단계를 더 포함하는, 증착 방법.
  7. 제1항에 있어서, 상기 증착에 후속하여, 상기 실리콘-함유 재료의 열적 어닐링을 수행하는 단계를 더 포함하는, 증착 방법.
  8. 제1항에 있어서, 상기 수소-함유 전구체 대 상기 실리콘-함유 전구체 또는 상기 불활성 가스 중 어느 하나의 유량비가 약 1:1 이상인, 증착 방법.
  9. 증착 방법으로서,
    반도체 프로세싱 챔버의 프로세싱 구역에 실리콘-함유 전구체 및 불활성 가스를 전달하는 단계;
    상기 실리콘-함유 전구체 및 상기 불활성 가스와 함께 수소-함유 전구체를 제공하는 단계 ― 상기 수소-함유 전구체 대 상기 실리콘-함유 전구체 또는 상기 불활성 가스 중 어느 하나의 유량비는 약 1:1 이상임 ―;
    반도체 프로세싱 챔버의 상기 프로세싱 구역 내에 상기 실리콘-함유 전구체, 상기 불활성 가스, 및 상기 수소-함유 전구체의 플라즈마를 형성하는 단계; 및
    상기 반도체 프로세싱 챔버의 상기 프로세싱 구역 내에 배치된 기판 상에 실리콘-함유 재료를 증착하는 단계를 포함하는, 증착 방법.
  10. 제9항에 있어서, 상기 프로세싱 구역이 상기 증착 방법 동안 헬륨 전달이 없는 상태로 유지되는, 증착 방법.
  11. 제9항에 있어서, 플라즈마 전력이, 반도체 프로세싱 챔버의 상기 프로세싱 구역 내에서 상기 실리콘-함유 전구체, 상기 불활성 가스, 및 상기 수소-함유 전구체의 플라즈마를 형성하는 동안, 약 500 W 이하에서 유지되는, 증착 방법.
  12. 제9항에 있어서, 상기 증착에 후속하여, 상기 실리콘-함유 재료를 열적으로 어닐링하는 단계를 더 포함하는, 증착 방법.
  13. 제9항에 있어서, 상기 실리콘-함유 재료가 약 0.5 nm 이하의 증착-직후 표면 거칠기를 특징으로 하는, 증착 방법.
  14. 제9항에 있어서, 상기 증착에 후속하여, 상기 실리콘-함유 재료 위에 놓이는 실리콘 산화물의 층을 형성하는 단계를 더 포함하는, 증착 방법.
  15. 제9항에 있어서, 플라즈마 전력이, 상기 반도체 프로세싱 챔버의 상기 프로세싱 구역 내에 상기 실리콘-함유 전구체, 상기 불활성 가스, 및 상기 수소-함유 전구체의 플라즈마를 형성하는 동안 약 200 W 이상에서 유지되는, 증착 방법.
  16. 증착 방법으로서,
    반도체 프로세싱 챔버의 프로세싱 구역에 실리콘-함유 전구체 및 불활성 가스를 전달하는 단계;
    상기 실리콘-함유 전구체 및 상기 불활성 가스와 함께 수소-함유 전구체를 제공하는 단계;
    반도체 프로세싱 챔버의 상기 프로세싱 구역 내에 모든 전구체들의 플라즈마를 형성하는 단계;
    상기 반도체 프로세싱 챔버의 상기 프로세싱 구역 내에 배치된 기판 상에 실리콘-함유 재료를 증착하는 단계 ― 상기 프로세싱 구역은 상기 증착 방법 동안에 헬륨 전달이 없는 상태로 유지됨 ―;
    산소-함유 전구체를 제공하는 단계; 및
    상기 기판 상에 산소-함유 재료를 증착하는 단계를 포함하는, 증착 방법.
  17. 제16항에 있어서, 상기 수소-함유 전구체 대 상기 실리콘-함유 전구체 또는 상기 불활성 가스 중 어느 하나의 유량비가 약 1:1 이상인, 증착 방법.
  18. 제16항에 있어서, 상기 산소-함유 전구체를 제공하는 단계 전에, 상기 수소-함유 전구체의 유동을 중단시키는 단계를 더 포함하는, 증착 방법.
  19. 제16항에 있어서, 상기 실리콘-함유 재료가 약 1 nm 이하의 증착-직후 표면 거칠기를 특징으로 하는, 증착 방법.
  20. 제16항에 있어서, 플라즈마 전력이, 상기 반도체 프로세싱 챔버의 상기 프로세싱 구역 내에서 상기 모든 전구체들의 플라즈마를 형성하는 동안 약 500 W 이하에서 유지되는, 증착 방법.

KR1020237039807A 2021-04-20 2022-04-18 무-헬륨 실리콘 형성 KR20230172573A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/235,222 2021-04-20
US17/235,222 US20220336216A1 (en) 2021-04-20 2021-04-20 Helium-free silicon formation
PCT/US2022/025164 WO2022225831A1 (en) 2021-04-20 2022-04-18 Helium-free silicon formation

Publications (1)

Publication Number Publication Date
KR20230172573A true KR20230172573A (ko) 2023-12-22

Family

ID=83601641

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237039807A KR20230172573A (ko) 2021-04-20 2022-04-18 무-헬륨 실리콘 형성

Country Status (5)

Country Link
US (1) US20220336216A1 (ko)
KR (1) KR20230172573A (ko)
CN (1) CN117321242A (ko)
TW (1) TW202300684A (ko)
WO (1) WO2022225831A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388513B1 (en) * 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995034916A1 (fr) * 1994-06-15 1995-12-21 Seiko Epson Corporation Fabrication d'un equipement a semi-conducteurs a couches minces, equipement a semi-conducteurs a couches minces, afficheur a cristaux liquides et equipement electronique
TWI235433B (en) * 2002-07-17 2005-07-01 Tokyo Electron Ltd Oxide film forming method, oxide film forming apparatus and electronic device material
CN101246932A (zh) * 2007-02-14 2008-08-20 北京行者多媒体科技有限公司 氢氩高稀释方法生产氢化硅薄膜
JP5220049B2 (ja) * 2010-03-09 2013-06-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
US20120142172A1 (en) * 2010-03-25 2012-06-07 Keith Fox Pecvd deposition of smooth polysilicon films
US8709551B2 (en) * 2010-03-25 2014-04-29 Novellus Systems, Inc. Smooth silicon-containing films
US9117668B2 (en) * 2012-05-23 2015-08-25 Novellus Systems, Inc. PECVD deposition of smooth silicon films
KR102148336B1 (ko) * 2013-11-26 2020-08-27 삼성전자주식회사 표면 처리 방법, 반도체 제조 방법 및 이에 의해 제조된 반도체 장치
US9847221B1 (en) * 2016-09-29 2017-12-19 Lam Research Corporation Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing

Also Published As

Publication number Publication date
US20220336216A1 (en) 2022-10-20
CN117321242A (zh) 2023-12-29
TW202300684A (zh) 2023-01-01
WO2022225831A1 (en) 2022-10-27

Similar Documents

Publication Publication Date Title
US11939674B2 (en) Methods to reduce material surface roughness
KR20230041047A (ko) 유동성 막 형성 및 처리들
KR20230172573A (ko) 무-헬륨 실리콘 형성
KR20220106189A (ko) 고 붕소 함량 하드 마스크 재료들
CN116830242A (zh) 在低温下含硅膜的等离子体增强沉积
US20210134592A1 (en) Surface encasing material layer
US20220122811A1 (en) Electric arc mitigating faceplate
US11894228B2 (en) Treatments for controlling deposition defects
US11935751B2 (en) Boron nitride for mask patterning
US11676813B2 (en) Doping semiconductor films
US20220341034A1 (en) Metal-doped boron films
US11830729B2 (en) Low-k boron carbonitride films
US20230090426A1 (en) Germanium and silicon stacks for 3d nand
KR20240011785A (ko) 금속 도핑된 탄소 하드마스크들
KR20230085209A (ko) 인장 질화물 증착 시스템들 및 방법들
KR20230134577A (ko) 도핑된 실리콘 산화물의 열 증착