JP5220049B2 - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP5220049B2
JP5220049B2 JP2010051371A JP2010051371A JP5220049B2 JP 5220049 B2 JP5220049 B2 JP 5220049B2 JP 2010051371 A JP2010051371 A JP 2010051371A JP 2010051371 A JP2010051371 A JP 2010051371A JP 5220049 B2 JP5220049 B2 JP 5220049B2
Authority
JP
Japan
Prior art keywords
film
silicon carbide
thickness
graphite film
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010051371A
Other languages
English (en)
Other versions
JP2011187675A (ja
Inventor
幸生 宇田
晃一 関谷
和雄 小林
陽一郎 樽井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010051371A priority Critical patent/JP5220049B2/ja
Priority to US12/961,868 priority patent/US8084278B2/en
Priority to DE102011002398.4A priority patent/DE102011002398B4/de
Priority to CN201110003496.4A priority patent/CN102194669B/zh
Priority to KR1020110020183A priority patent/KR101149903B1/ko
Publication of JP2011187675A publication Critical patent/JP2011187675A/ja
Application granted granted Critical
Publication of JP5220049B2 publication Critical patent/JP5220049B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Vapour Deposition (AREA)
  • Carbon And Carbon Compounds (AREA)

Description

本発明は、炭化珪素半導体装置の製造方法に関する。
炭化珪素（ＳｉＣ）は、従来の珪素（Ｓｉ）に比べ高い耐電圧特性を有する炭化珪素半導体装置が製作可能であり、次世代の高電力用半導体装置として期待されている。このような炭化珪素を用いて炭化珪素半導体装置を製造する際に、炭化珪素基板上にエピタキシャル成長させた、炭化珪素層を有する炭化珪素ウエハに対して、導電型および導電度を制御するために、ｎ型やｐ型となる不純物イオンを注入し、イオン注入後に、注入イオンを活性化し、かつイオン注入により形成された結晶欠陥を回復させるために、イオン注入した、炭化珪素ウエハをアルゴン（Ａｒ）などの不活性ガスの雰囲気下で、高温に曝すアニール処理工程がある。このアニール処理は、炭化珪素ウエハを用いた場合、特性を安定にするために、なるべく高温で処理したほうが良く、通常１５００℃以上、望ましくは１６００℃以上で処理される。
しかしながら炭化珪素ウエハを高温でアニール処理した場合、炭化珪素ウエハの表面にステップバンチングと呼ばれる凹凸面が形成される。ステップバンチングが形成される理由は次の通りである。
炭化珪素ウエハは、通常、炭化珪素基板上に炭化珪素層をエピタキシャル結晶成長させて得られるのであるが、この際のエピタキシャル成長は、同一結晶面内に例えば６Ｈ型や、４Ｈ型などの結晶形が混在して、発生するのを防止するために、成長する結晶軸をＣ軸方向（結晶面である〔０００１〕面に対し垂直な方向）に対して４度または８度傾けて行われる。
このように結晶軸を傾けて結晶成長させた炭化珪素ウエハは、アニール処理のような高温に曝されると、炭化珪素ウエハの表面から構成元素であるＳｉおよび炭素（Ｃ）が蒸発する。この蒸発の際、珪素および炭素の蒸発条件が異なり、かつ結晶軸が傾いているために、珪素および炭素の蒸発量が炭化珪素ウエハ面内で異なることになり、結果的に、炭化珪素ウエハの表面にステップバンチングが形成される。
このようにして形成されるステップバンチングは、アニール処理後に炭化珪素ウエハ上にゲート酸化膜を形成する際の支障となり、さらに、このゲート酸化膜上にゲート電極を形成する際の支障となる。例えば、炭化珪素ウエハとゲート酸化膜またはゲート酸化膜とゲート電極の境界面が凹凸となることによる密着性の低下やリーク特性の劣化などが生じる可能性がある。
このため、ステップバンチングの防止あるいは低減は、炭化珪素半導体装置の品質を安定させ、歩留まりを向上させるための大きな課題である。
このようなステップバンチングを防止あるいは低減する方法として、炭化珪素ウエハの表面にカーボン膜を形成し、このカーボン膜をアニール処理の際の珪素および炭素の蒸発を防止する保護膜とする方法がある。
特許文献１には炭化水素材料ガスや、アルコールなどの酸素を含む炭化水素ガスを用いてカーボン膜を形成する方法が開示されている。
特開２００９−６５１１２号公報
アニール処理の際の珪素および炭素の蒸発を防止する保護膜としてカーボン膜を用いる場合、ある程度の厚さが要求される。このため、膜厚制御は重要な要素であり、形成されたカーボン膜が所期の厚みを有しているかを確認する必要がある。
カーボン膜の厚みを正確に測定するには、カーボン膜を形成した後の炭化珪素ウエハを厚み方向に切断して、その断面で膜厚を計測する必要があるが、炭化珪素ウエハはコスト的に非常に高価であり、カーボン膜の厚みの測定のために切断すると半導体装置の製造コストが増大するという問題があった。
本発明は上記のような問題点を解消するためになされたもので、炭化珪素半導体装置の製造方法において、アニール処理の際の珪素および炭素の蒸発を防止する保護膜の膜厚測定を精度良く、かつ、低コストで行うことが可能な製造方法を提供することを目的とする。
本発明に係る炭化珪素半導体装置の製造方法の第１の態様は、炭化珪素ウエハの表面内に不純物をイオン注入して、炭化珪素半導体装置の活性領域を形成する工程(ａ)と、前記活性領域形成後の前記炭化珪素ウエハの全表面および膜厚モニタ用のシリコンウエハの全表面に化学気相成長法により、グラファイト膜を形成する工程(ｂ)と、前記グラファイト膜の厚さを評価する工程(ｃ)とを備え、前記工程(ｂ)は、前記化学気相成長法による成膜温度を９５０℃以下として前記グラファイト膜を形成する工程を含み、前記工程(ｃ)は、前記シリコンウエハ上に形成された前記グラファイト膜の厚さを測定することで、前記炭化珪素ウエハ上に形成された前記グラファイト膜の厚さを推定する工程を含んでいる。
本発明に係る炭化珪素半導体装置の製造方法の第２の態様は、炭化珪素ウエハの表面内に不純物をイオン注入して、炭化珪素半導体装置の活性領域を形成する工程(ａ)と、前記活性領域形成後の前記炭化珪素ウエハの全表面および膜厚モニタ用のシリコンウエハの全表面に化学気相成長法により、グラファイト膜を形成する工程(ｂ)と、前記グラファイト膜の厚さを評価する工程(ｃ)とを備え、前記工程(ｂ)は、前記化学気相成長法による成膜温度を９５０℃以下として、第１の厚さの第１層グラファイト膜を形成する工程(ｂ−１)と、前記第１層グラファイト膜の形成後、前記化学気相成長法による成膜温度を１０００℃以上として、第２の厚さの第２層グラファイト膜を形成して前記グラファイト膜とする工程(ｂ−２)とを含み、前記工程(ｃ)は、前記シリコンウエハ上に形成された前記グラファイト膜の厚さを測定することで、前記炭化珪素ウエハ上に形成された前記グラファイト膜の厚さを推定する工程を含んでいる。
本発明に係る炭化珪素半導体装置の製造方法の第１の態様によれば、化学気相成長法による成膜温度を９５０℃以下としてグラファイト膜を形成することで、グラファイト膜の膜厚モニタとしてシリコンウエハを使用する場合に、シリコンウエハの表面に不均一な厚さの炭化珪素膜が形成されることが防止され、グラファイト膜の成膜後、シリコンウエハの表面に形成されたグラファイト膜の厚さを測定する際に、正確な膜厚測定が可能となる。また、膜厚モニタ用にシリコンウエハを使用するので、膜厚測定に費やすコストを低く抑えることができる。
本発明に係る炭化珪素半導体装置の製造方法の第２の態様によれば、化学気相成長法による成膜温度を９５０℃以下として、第１の厚さの第１層グラファイト膜を形成することで、グラファイト膜の膜厚モニタとしてシリコンウエハを使用する場合に、シリコンウエハの表面に不均一な厚さの炭化珪素膜が形成されることが防止され、グラファイト膜の成膜後、シリコンウエハの表面に形成されたグラファイト膜の厚さを測定する際に、正確な膜厚測定が可能となる。また、膜厚モニタ用にシリコンウエハを使用するので、膜厚測定に費やすコストを低く抑えることができる。また、第２層グラファイト膜は、第１層グラファイト膜の存在により、成膜温度を１０００℃以上としてもシリコンウエハの表面に炭化珪素膜が形成されることを防止できるので、第２層グラファイト膜の膜厚に対する制限は小さくなる。すなわち、成膜温度を１０００℃以上とすることで、成膜速度が３倍程度速くなるので、第２層グラファイト膜を多少厚くしても、スループットが低下することがない。
本発明に係る実施の形態の炭化珪素半導体装置の製造方法に使用される製造装置の構成を説明する図である。 グラファイト膜が形成されたシリコンウエハの断面図である。 本発明に係る実施の形態１の炭化珪素半導体装置の製造方法によりグラファイト膜が形成されたシリコンウエハの断面図である。 本発明に係る実施の形態２の炭化珪素半導体装置の製造方法を説明する断面図である。 本発明に係る実施の形態２の炭化珪素半導体装置の製造方法を説明する断面図である。 本発明に係る実施の形態２の炭化珪素半導体装置の製造方法を説明する断面図である。 本発明に係る実施の形態２の炭化珪素半導体装置の製造方法によりグラファイト膜が形成されたシリコンウエハの断面図である。 グラファイト膜が形成されたシリコンウエハの全体断面図である。
＜実施の形態１＞
現在のところ、炭化珪素ウエハはコスト的に非常に高価であり、保護膜の膜厚モニタとして使用することは回避したいという観点に立ち、発明者達は、炭化珪素ウエハではなくシリコンウエハを膜厚モニタとして用いるという技術思想に到達した。
図１には、炭化珪素ウエハに保護膜としてのグラファイト膜を形成する成膜装置の概略図を示す。ここでは、ＣＶＤ（Chemical Vapor Deposition）などの化学気相成長法によってグラファイト膜を形成（成膜）するものとし、成膜装置として一般的なＣＶＤ装置３０の構成を示している。
図１に示すように、ＣＶＤ装置３０は、グラファイト膜形成のためのソースガス等を導入するためのガス導入部３１、炭化珪素ウエハおよびシリコンウエハ等のウエハＷＦの全表面にグラファイト膜を形成するための成膜炉３２、ソースガス等を排気するためのガス排気部３３、成膜炉３２の外周部に、ソースガスに直接接触しないように設けられたヒータ３４、ウエハＷＦの全表面に、グラファイト膜が形成可能なようにウエハＷＦを保持し、かつウエハＷＦを複数枚同時にバッチ処理するための基板保持具３５を備えている。基板保持具３５は、ウエハＷＦの周縁部を、例えば３点で支持して保持できるようにしたものが考えられる。
ここで、ソースガスとしては、例えばエタノール（Ｃ2Ｈ4ＯＨ）を気化させたガスを使用する例を示しており、ガス供給系には、液体のエタノールを蓄積するタンク４１と、タンク４１に配管を介して接続された気化器４２と、気化器４２に配管を介して接続されたガス流量制御可能な流量計ＭＦ１とで構成されるソースガス供給ラインＧＬ１と、アルゴン（Ａｒ）ガス等の不活性ガスを供給する不活性ガス供給ラインＧＬ２とを備えている。なお、不活性ガス供給ラインＧＬ２には、図示しないガスボンベより供給されるＡｒガス等の不活性ガスの流量制御を行う流量計ＭＦ２が接続されている。
また、タンク４１には、窒素（Ｎ2）ガス等の不活性ガスが供給される構成となっており、Ｎ2ガス等の不活性ガスの圧力により液体のエタノールが気化器４２に向けて送出される。気化器４２にもＮ2ガス等の不活性ガスが供給される構成となっており、気化器４２において、タンク４１から供給された液体のエタノールを加熱し、気化したエタノールをＮ2ガス等の不活性ガスによって成膜炉３２に向けて配管内を輸送する構成となっている。なお、ソースガス供給ラインＧＬ１は、気化したエタノールが再液化しないように、ヒータ等で覆われているが、それらの図示は省略している。
なお、図１に示したＣＶＤ装置３０の構成は一例であり、これに相当する構成を備えていれば良い。
このようなＣＶＤ装置３０を用いてグラファイト膜を成膜する場合、基板保持具３５にウエハＷＦを搭載して成膜炉３２内に置き、成膜炉３２内を真空ポンプ（図示せず）によりガス排気部３３を介して真空排気し、残存する酸素を極力除去した後、Ａｒやヘリウム（Ｈｅ）などの不活性ガスをガス導入部３１を介して導入しながら、減圧下で成膜炉３２内の温度を５００℃〜１０００℃の範囲に加熱する。この温度に達したら、エタノールのキャリアガス以外の不活性ガスの流入を停止し、成膜炉３２内にソースガスとして気化したエタノールをガス導入部３１を介して導入することで、ウエハＷＦの全表面にグラファイト膜を成膜する。
このように、ウエハＷＦを複数枚同時にバッチ処理するための基板保持具３５に複数枚の炭化珪素ウエハと、少なくとも１枚のシリコンウエハを搭載してグラファイト膜の成膜を行うことで、シリコンウエハの表面には炭化珪素ウエハと同じ厚さのグラファイト膜が成膜されるが、シリコンウエハ表面にグラファイト膜を成膜する場合、炭化珪素ウエハでは発生しない問題点が顕在化した。
すなわち、炭化珪素ウエハ上にグラファイト膜を成膜する場合、成膜時間短縮のために成膜温度は１０００℃程度に設定するが、この条件では、膜厚モニタとして用いるシリコンウエハの表面には成膜の初期段階で炭化珪素膜が不均一な厚みで形成されることが判った。図２は、シリコンウエハＳＷの表面に不均一な厚みで炭化珪素膜ＣＦが形成された状態を模式的に示している。炭化珪素膜ＣＦは、必ずしも連続した膜ではなく、シリコンの表面に不連続に、不均一な厚みで形成されることが多い。なお、図２は、シリコンウエハＳＷの一部の断面を表しており、炭化珪素膜ＣＦは、シリコンウエハＳＷの上下の主面上にのみ形成されるように表されているが、シリコンウエハＳＷの側面にも形成される。これは、他の断面図においても同じである。
そして、炭化珪素膜ＣＦが形成された後は、グラファイト膜ＧＦが成膜されていくが、炭化珪素膜ＣＦが不均一な厚みで形成されているため、この上に形成されたグラファイト膜ＧＦの膜厚を正確に測定できないという問題が発生する。
シリコンウエハＳＷの表面に炭化珪素膜ＣＦが形成される仕組みは明確ではないが、炭化珪素ウエハに比べて耐熱性の低いシリコンウエハは、１０００℃程度に加熱されると、シリコン原子がウエハ内から飛び出し、ソースガスに含まれる炭素原子と反応して炭化珪素膜ＣＦが形成されるものと考察される。
発明者達はこの考察に基づき、成膜温度を検証したところ、成膜温度を低くすることで炭化珪素膜ＣＦの形成を防止できるという結果を得た。
具体的には、成膜温度を８００℃〜９５０℃（８００℃以上９５０℃以下）の範囲に設定することで、シリコンウエハＳＷの表面に炭化珪素膜ＣＦが形成されることが防止され、所望の厚さのグラファイト膜ＧＦを形成することができた。図３には、この状態を模式的に示している。
ここで、グラファイト膜ＧＦは、炭化珪素ウエハにおける活性化アニール時のステップバンチングを防止するための保護膜としての機能を確実に果たすために、３０ｎｍ〜５００ｎｍ（３０ｎｍ以上５００ｎｍ以下）の厚さに設定される。
なお、成膜温度を下げると成膜速度が低下するので、成膜温度を低くした場合はグラファイト膜ＧＦを比較的薄く成膜することで、スループットの低下を防止することができる。
このように、グラファイト膜ＧＦの成膜温度を、８００℃〜９５０℃の範囲とすることで、グラファイト膜ＧＦの膜厚モニタとしてシリコンウエハＳＷを使用する場合に、シリコンウエハＳＷの表面に不均一な厚さの炭化珪素膜が形成されることが防止され、グラファイト膜ＧＦの成膜後、成膜炉３２から基板保持具３５を取り出し、シリコンウエハＳＷの表面に形成されたグラファイト膜ＧＦの厚さを測定する際に、正確な膜厚測定が可能となる。
こうして測定されたシリコンウエハＳＷ上のグラファイト膜ＧＦの膜厚は、炭化珪素ウエハ上のグラファイト膜ＧＦの膜厚と等しいと推定され、測定されたグラファイト膜ＧＦの厚さが所期の厚さに達していない場合には、炭化珪素ウエハおよびシリコンウエハを再び成膜炉３２内に戻して成膜を行うこととなる。これにより、正確な膜厚制御が可能となる。また、膜厚モニタとしてシリコンウエハＳＷを使用するので、膜厚測定に費やすコストを低く抑えることができる。
＜実施の形態２＞
本発明に係る実施の形態２の炭化珪素半導体装置の製造方法について、図４〜図８を用いて説明する。
図４〜図６は、パワーＭＯＳＦＥＴ（Power Metal Oxide Semiconductor Field Effect Transistor）の製造工程を順に示す図であり、グラファイト膜を形成する工程までを示している。
ここで、「ＭＯＳ」という用語は、古くは金属／酸化物／半導体の積層構造に用いられており、Metal-Oxide-Semiconductorの頭文字を採ったものとされている。しかしながら特にＭＯＳ構造を有する電界効果トランジスタ（以下、単に「ＭＯＳトランジスタ」と称す）においては、近年の集積化や製造プロセスの改善などの観点からゲート絶縁膜やゲート電極の材料が改善されている。
例えばＭＯＳトランジスタにおいては、主としてソース・ドレインを自己整合的に形成する観点から、ゲート電極の材料として金属の代わりに多結晶シリコンが採用されてきている。また電気的特性を改善する観点から、ゲート絶縁膜の材料として高誘電率の材料が採用されるが、当該材料は必ずしも酸化物には限定されない。
従って「ＭＯＳ」という用語は必ずしも金属／酸化物／半導体の積層構造のみに限定されて採用されているわけではなく、本明細書でもそのような限定を前提としない。すなわち、技術常識に鑑みて、ここでは「ＭＯＳ」とはその語源に起因した略語としてのみならず、広く導電体／絶縁体／半導体の積層構造をも含む意義を有する。
まず、図４に示す工程において、ｎ型（第１導電型）不純物を比較的高濃度（ｎ+）に含む半導体基板１の一方主面上に、エピタキシャル結晶成長法を用いて、ｎ型不純物を比較的低濃度（ｎ-）に含む炭化珪素層２を形成する。ここで、半導体基板１としては、例えば、炭化珪素基板が好適である。この半導体基板１と炭化珪素層２とで、炭化珪素ウエハＣＷが構成される。
次に、図５に示す工程において、炭化珪素ウエハＣＷの表面内、具体的には炭化珪素層２の表面内に、レジスト（図示せず）をマスクとしてｐ型（第２導電型）の不純物をイオン注入して、互いに離間した複数のウェル領域３を選択的に形成する。イオン注入後、レジストは除去される。ここで、炭化珪素層２内でｐ型となる不純物としては、例えばボロン（Ｂ）あるいはアルミニウム（Ａｌ）が挙げられる。
次に、それぞれのウェル領域３の表面内に、レジスト（図示せず）をマスクとしてｎ型の不純物をイオン注入して、ソース領域４を選択的に形成する。イオン注入後、レジストは除去される。ここで、ウェル領域３内でｎ型となる不純物としては、例えばリン（Ｐ）あるいは窒素（Ｎ）が挙げられる。
次に、レジスト（図示せず）をマスクとして、ソース領域４が周囲に接するようにｐ型の不純物をイオン注入して、ｐ型不純物を比較的高濃度（ｐ+）に含むコンタクト領域５を形成する。イオン注入後、レジストは除去される。ここで、コンタクト領域５の不純物濃度は、ウェル領域３の不純物濃度より相対的に高くなるように設定される。このｐ型不純物としては、例えばボロン（Ｂ）あるいはアルミニウム（Ａｌ）が挙げられる。
次に、図６に示す工程において、ＣＶＤなどの化学気相成長法によって、炭化珪素ウエハの全表面に２層のグラファイト膜６を形成（成膜）する。
グラファイト膜６の成膜には、図１を用いて説明したＣＶＤ装置３０を使用すれば良く、基板保持具３５に、図５を用いて説明した工程までを終了した炭化珪素ウエハＣＷを複数枚搭載するとともに、シリコンウエハＳＷを少なくとも１枚搭載して成膜炉３２内に置き、真空排気、不活性ガスの導入、減圧下での成膜炉３２の成膜温度までの加熱、ソースガスの導入の一連の操作を経て、炭化珪素ウエハＣＷおよびシリコンウエハＳＷの全表面にグラファイト膜を成膜する。
このとき、まず、成膜温度が８００℃〜９５０℃の範囲に収まるように温度制御した状態で第１層グラファイト膜６１を所定の厚さに成膜した後、成膜温度を１０００℃以上に上げて、第２層グラファイト膜６２を所定の厚さに成膜する。第１層グラファイト膜６１と第２層グラファイト膜６２とで、グラファイト膜６が構成される。
ここで、第１層グラファイト膜６１の厚さは、例えば５ｎｍ〜１０ｎｍ（５ｎｍ以上１０ｎｍ以下）、より望ましくは８ｎｍ〜１０ｎｍ（８ｎｍ以上１０ｎｍ以下）となるように成膜時間を調整することで設定し、第２層グラファイト膜６２の厚さは、第１層グラファイト膜６１の厚さと合わせたグラファイト膜６全体の厚さが３０ｎｍ〜５００ｎｍとなるように成膜時間を調整することで設定する。なお、成膜速度は成膜温度で変化するので、成膜温度に合わせて成膜時間を調整する。
第１層グラファイト膜６１の厚さを５ｎｍ〜１０ｎｍ、より望ましくは８ｎｍ〜１０ｎｍの厚さとすることで、第２層グラファイト膜６２の形成時に供給されるエタノールが、シリコンウエハＳＷと反応することを防止できる。
ここで、グラファイト膜６全体の厚さを３０ｎｍ〜５００ｎｍとすることで、炭化珪素ウエハＣＷにおける活性化アニール時のステップバンチングを防止するための保護膜としての機能を確実に果たすことができる。
ここで、図７にはシリコンウエハＳＷの表面に第１層グラファイト膜６１および第２層グラファイト膜６２が成膜された状態を示している。また、図８には、シリコンウエハＳＷの全表面にグラファイト膜６が成膜された状態を模式的に示している。
このように、第１層グラファイト膜６１を８００℃〜９５０℃の成膜温度で形成することで、シリコンウエハＳＷの表面に不均一な厚さの炭化珪素膜が形成されることが防止され、第２層グラファイト膜６２の成膜後、成膜炉３２から基板保持具３５を取り出し、シリコンウエハＳＷの表面に形成されたグラファイト膜６の厚さを測定する際に、正確な膜厚測定が可能となる。
また、第２層グラファイト膜６２は、成膜温度を１０００℃以上とすることで成膜速度を高めることができるが、シリコンウエハＳＷを膜厚モニタとして使用するため、シリコンウエハＳＷの耐熱温度、すなわち１４００℃を越えて上げることは現実的ではない。
こうして測定されたシリコンウエハＳＷ上のグラファイト膜６の膜厚は、炭化珪素ウエハＣＷ上のグラファイト膜６の膜厚と等しいと推定され、測定されたグラファイト膜６の厚さが所期の厚さに達していない場合には、炭化珪素ウエハＣＷおよびシリコンウエハＳＷを再び成膜炉３２内に戻して成膜を行う。これにより、正確な膜厚制御が可能となる。なお、グラファイト膜６の厚さが所期の厚さに達している場合には、そのまま炭化珪素ウエハＣＷをアニール装置（図示せず）に搭載して注入不純物の活性化アニールを行うこととなる。
また、第１層グラファイト膜６１は、シリコンウエハＳＷ上に不均一な厚さの炭化珪素膜が形成されることを防止するために比較的低い温度（９５０℃以下）での成膜が必要なので、成膜速度が遅く、第１層グラファイト膜６１を厚くすることは、スループットの点からは望ましくない。そのため、第１層グラファイト膜６１は、第２層グラファイト膜６２の形成時に供給されたエタノールが、シリコンウエハＳＷと反応することを防止できる厚さに成膜するものとし、極力薄く形成することでスループットの低下を防止する。
一方、第２層グラファイト膜６２は、第１層グラファイト膜６１の存在により、成膜温度を１０００℃以上としてもシリコンウエハＳＷの表面に炭化珪素膜が形成されることを防止できるので、第２層グラファイト膜６２の膜厚に対する制限は小さくなる。すなわち、成膜温度を１０００℃以上とすることで、成膜速度が３倍程度速くなるので、第２層グラファイト膜６２を多少厚くしても、スループットが低下することはない。従って、第２層グラファイト膜６２の膜厚の設定に際しては、注入不純物の活性化アニール時のステップバンチングの発生を確実に防止できる厚さに設定すれば良い。
なお、第１層グラファイト膜６１の厚さを８ｎｍ〜１０ｎｍとし、第２層グラファイト膜６２の厚さを２０ｎｍ程度とすることで、グラファイト膜６全体の厚さを３０ｎｍ程度とした場合は、最も短時間で、活性化アニール時のステップバンチングに対する保護膜としてのグラファイト膜６を得ることができる。
なお、以上の説明においては、ＭＯＳＦＥＴの製造工程を例に採って説明したが、本発明はＭＯＳＦＥＴ以外のＳｉＣデバイスへの適用も可能であることは言うまでもない。
＜変形例＞
以上説明した実施の形態１および２においては、ソースガスとして気化したエタノールを用いるので、取り扱いが容易であるという利点がある。
しかし、ソースガスはこれに限定されるものではなく、メタノール（ＣＨ3ＯＨ）や、セタノール（ＣＨ3（ＣＨ2）15ＯＨ ）などを用いても良い。
なお、実用的には高分子量のものより、炭素数が１０以下の低分子のものが望ましく、加えて蒸気圧の高いガスがより望ましい。この見地からすれば、エタノールやメタノールなどの低級アルコールが望ましいと言える。
６ グラファイト膜、６１ 第１層グラファイト膜、６２ 第２層グラファイト膜、ＣＷ 炭化珪素ウエハ、ＳＷ シリコンウエハ。

Claims (8)

  1. (ａ)炭化珪素ウエハの表面内に不純物をイオン注入して、炭化珪素半導体装置の活性領域を形成する工程と、
    (ｂ)前記活性領域形成後の前記炭化珪素ウエハの全表面および膜厚モニタ用のシリコンウエハの全表面に化学気相成長法により、グラファイト膜を形成する工程と、
    (ｃ)前記グラファイト膜の厚さを評価する工程と、を備え、
    前記工程(ｂ)は、
    前記化学気相成長法による成膜温度を９５０℃以下として前記グラファイト膜を形成する工程を含み、
    前記工程(ｃ)は、
    前記シリコンウエハ上に形成された前記グラファイト膜の厚さを測定することで、前記炭化珪素ウエハ上に形成された前記グラファイト膜の厚さを推定する工程を含む、炭化珪素半導体装置の製造方法。
  2. 前記工程(ｂ)は、
    前記グラファイト膜を、厚さ３０ｎｍ以上５００ｎｍ以下となるように成膜する工程を含む、請求項１記載の炭化珪素半導体装置の製造方法。
  3. 前記工程(ｂ)は、
    前記成膜温度を８００℃以上９５０℃以下として前記グラファイト膜を形成する工程を含む、請求項１記載の炭化珪素半導体装置の製造方法。
  4. (ａ)炭化珪素ウエハの表面内に不純物をイオン注入して、炭化珪素半導体装置の活性領域を形成する工程と、
    (ｂ)前記活性領域形成後の前記炭化珪素ウエハの全表面および膜厚モニタ用のシリコンウエハの全表面に化学気相成長法により、グラファイト膜を形成する工程と、
    (ｃ)前記グラファイト膜の厚さを評価する工程と、を備え、
    前記工程(ｂ)は、
    (ｂ−１)前記化学気相成長法による成膜温度を９５０℃以下として、第１の厚さの第１層グラファイト膜を形成する工程と、
    (ｂ−２)前記第１層グラファイト膜の形成後、前記化学気相成長法による成膜温度を１０００℃以上として、第２の厚さの第２層グラファイト膜を形成して前記グラファイト膜とする工程とを含み、
    前記工程(ｃ)は、
    前記シリコンウエハ上に形成された前記グラファイト膜の厚さを測定することで、前記炭化珪素ウエハ上に形成された前記グラファイト膜の厚さを推定する工程を含む、炭化珪素半導体装置の製造方法。
  5. 前記工程(ｂ)は、
    前記グラファイト膜を、前記第１の厚さと前記第２の厚さとの合計が３０ｎｍ以上５００ｎｍ以下となるように成膜する工程を含む、請求項４記載の炭化珪素半導体装置の製造方法。
  6. 前記工程(ｂ)は、
    前記第１層グラファイト膜を、厚さ８ｎｍ以上１０ｎｍ以下となるように成膜する工程を含む、請求項５記載の炭化珪素半導体装置の製造方法。
  7. 前記工程(ｂ−１)は、
    前記成膜温度を８００℃以上９５０℃以下として前記第１層グラファイト膜を形成する工程を含み、
    前記工程(ｂ−２)は、
    前記成膜温度を１０００℃以上１４００℃以下として前記第２層グラファイト膜を形成する工程を含む、請求項４記載の炭化珪素半導体装置の製造方法。
  8. 前記工程(ｂ)は、
    気化したアルコールを前記化学気相成長法のソースガスとして前記グラファイト膜を形成する工を含む、請求項１または請求項４記載の、炭化珪素半導体装置の製造方法。
JP2010051371A 2010-03-09 2010-03-09 炭化珪素半導体装置の製造方法 Active JP5220049B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010051371A JP5220049B2 (ja) 2010-03-09 2010-03-09 炭化珪素半導体装置の製造方法
US12/961,868 US8084278B2 (en) 2010-03-09 2010-12-07 Method of manufacturing silicon carbide semiconductor device
DE102011002398.4A DE102011002398B4 (de) 2010-03-09 2011-01-03 Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
CN201110003496.4A CN102194669B (zh) 2010-03-09 2011-01-10 碳化硅半导体装置的制造方法
KR1020110020183A KR101149903B1 (ko) 2010-03-09 2011-03-08 탄화 규소 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010051371A JP5220049B2 (ja) 2010-03-09 2010-03-09 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011187675A JP2011187675A (ja) 2011-09-22
JP5220049B2 true JP5220049B2 (ja) 2013-06-26

Family

ID=44508071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010051371A Active JP5220049B2 (ja) 2010-03-09 2010-03-09 炭化珪素半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8084278B2 (ja)
JP (1) JP5220049B2 (ja)
KR (1) KR101149903B1 (ja)
CN (1) CN102194669B (ja)
DE (1) DE102011002398B4 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012204539B4 (de) 2012-03-21 2023-12-07 Robert Bosch Gmbh Leistungstransistor und Verfahren zur Herstellung eines Leistungstransistors
US9240476B2 (en) * 2013-03-13 2016-01-19 Cree, Inc. Field effect transistor devices with buried well regions and epitaxial layers
JP6141130B2 (ja) * 2013-07-16 2017-06-07 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP2015065289A (ja) * 2013-09-25 2015-04-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2015065316A (ja) * 2013-09-25 2015-04-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2015065318A (ja) * 2013-09-25 2015-04-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US10403509B2 (en) * 2014-04-04 2019-09-03 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Basal plane dislocation elimination in 4H—SiC by pulsed rapid thermal annealing
JP6507875B2 (ja) * 2015-06-17 2019-05-08 富士電機株式会社 炭化珪素半導体装置の製造方法
CN111463113B (zh) * 2020-05-25 2023-04-11 哈尔滨晶创科技有限公司 一种用于半绝缘SiC离子掺杂退火过程的保护碳化硅表面的处理方法
JP7076499B2 (ja) * 2020-06-22 2022-05-27 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法およびプログラム
US20220336216A1 (en) * 2021-04-20 2022-10-20 Applied Materials, Inc. Helium-free silicon formation

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61223186A (ja) * 1985-03-22 1986-10-03 Sharp Corp 炭素薄膜の製造方法
JPS62202809A (ja) * 1986-02-28 1987-09-07 Sharp Corp 熱分解黒鉛の製造方法
US5246884A (en) * 1991-10-30 1993-09-21 International Business Machines Corporation Cvd diamond or diamond-like carbon for chemical-mechanical polish etch stop
JPH0888261A (ja) * 1994-09-19 1996-04-02 Hitachi Ltd 半導体装置の製造方法
DE19514079A1 (de) * 1995-04-13 1996-10-17 Siemens Ag Verfahren zum Passivieren einer Siliciumcarbid-Oberfläche gegenüber Sauerstoff
US7473929B2 (en) * 2003-07-02 2009-01-06 Panasonic Corporation Semiconductor device and method for fabricating the same
JP4418794B2 (ja) * 2004-02-06 2010-02-24 パナソニック株式会社 炭化珪素半導体素子の製造方法
US7275861B2 (en) * 2005-01-31 2007-10-02 Veeco Instruments Inc. Calibration wafer and method of calibrating in situ temperatures
US7695564B1 (en) * 2005-02-03 2010-04-13 Hrl Laboratories, Llc Thermal management substrate
US20070015373A1 (en) * 2005-07-13 2007-01-18 General Electric Company Semiconductor device and method of processing a semiconductor substrate
US7449361B2 (en) * 2005-09-19 2008-11-11 Intel Corporation Semiconductor substrate with islands of diamond and resulting devices
US7550841B2 (en) * 2006-03-23 2009-06-23 Intel Corporation Methods of forming a diamond micro-channel structure and resulting devices
US7820534B2 (en) * 2007-08-10 2010-10-26 Mitsubishi Electric Corporation Method of manufacturing silicon carbide semiconductor device
JP4412411B2 (ja) * 2007-08-10 2010-02-10 三菱電機株式会社 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
JP2011187675A (ja) 2011-09-22
DE102011002398A1 (de) 2011-09-15
US8084278B2 (en) 2011-12-27
KR101149903B1 (ko) 2012-06-01
CN102194669A (zh) 2011-09-21
KR20110102204A (ko) 2011-09-16
DE102011002398B4 (de) 2014-12-24
CN102194669B (zh) 2014-11-05
US20110223694A1 (en) 2011-09-15

Similar Documents

Publication Publication Date Title
JP5220049B2 (ja) 炭化珪素半導体装置の製造方法
JP4880052B2 (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
US7820534B2 (en) Method of manufacturing silicon carbide semiconductor device
JP4412411B2 (ja) 炭化珪素半導体装置の製造方法
US20120056201A1 (en) Insulated gate bipolar transistor
JP4858325B2 (ja) ＳｉＣエピタキシャル成膜装置およびこのエピタキシャル成膜装置を用いるＳｉＣ半導体装置の製造方法
JP3845563B2 (ja) 炭化珪素膜のｃｖｄ方法、ｃｖｄ装置及びｃｖｄ装置用サセプター
US10697086B2 (en) Method for manufacturing silicon carbide epitaxial substrate, method for manufacturing silicon carbide semiconductor device, and apparatus for manufacturing silicon carbide epitaxial substrate
WO2005076327A1 (ja) 炭化珪素半導体素子及びその製造方法
JP5092868B2 (ja) 炭化珪素半導体装置の製造方法
TW200921766A (en) Method for forming poly-silicon film
JP6245416B1 (ja) 炭化珪素エピタキシャルウエハの製造方法及び炭化珪素半導体装置の製造方法
WO2015045628A1 (ja) 炭化珪素半導体装置の製造方法
WO2018159646A1 (ja) 窒化物半導体基板の製造方法および窒化物半導体基板
JP2017199810A (ja) 炭化珪素エピタキシャルウエハの製造方法、炭化珪素半導体装置の製造方法及び炭化珪素エピタキシャルウエハの製造装置
JP2011023431A (ja) 炭化珪素半導体装置の製造方法
CN115704106B (zh) SiC外延晶片及SiC外延晶片的制造方法
KR20160057522A (ko) 탄화규소 반도체 소자의 제조 방법
CN110117814A (zh) 具有低密度c空位缺陷的碳化硅外延的制备方法
KR20120088595A (ko) 플라즈마 식각용 실리콘 전극판
CN112335057A (zh) 碳化硅外延衬底及碳化硅半导体器件
JP3938877B2 (ja) 半導体装置の製造方法
EP4340004A1 (en) Sic epitaxial wafer and method for manufacturing sic epitaxial wafer
EP4036282A1 (en) Sic substrate, sic substrate production method, sic semiconductor device, and sic semiconductor device production method
JP2010245260A (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130305

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5220049

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250