KR20120088595A - 플라즈마 식각용 실리콘 전극판 - Google Patents
플라즈마 식각용 실리콘 전극판 Download PDFInfo
- Publication number
- KR20120088595A KR20120088595A KR1020120009230A KR20120009230A KR20120088595A KR 20120088595 A KR20120088595 A KR 20120088595A KR 1020120009230 A KR1020120009230 A KR 1020120009230A KR 20120009230 A KR20120009230 A KR 20120009230A KR 20120088595 A KR20120088595 A KR 20120088595A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode plate
- plasma etching
- silicon electrode
- silicon
- plasma
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 65
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 65
- 239000010703 silicon Substances 0.000 title claims abstract description 65
- 238000001020 plasma etching Methods 0.000 title claims abstract description 39
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 17
- 239000002019 doping agent Substances 0.000 claims description 11
- 229910052796 boron Inorganic materials 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 238000000034 method Methods 0.000 claims 1
- 239000011148 porous material Substances 0.000 abstract description 8
- 238000006243 chemical reaction Methods 0.000 abstract description 5
- 125000004429 atom Chemical group 0.000 description 16
- 238000005530 etching Methods 0.000 description 15
- 230000000052 comparative effect Effects 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011863 silicon-based powder Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32532—Electrodes
- H01J37/3255—Material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
[과제] 균일한 식각을 확보하기 위해, 플라즈마 식각에 의해 야기되는 표면 불균일을 억제하는 플라즈마 식각용 실리콘 전극판을 제공하는 것.
[과제의 해결 수단] 플라즈마 식각용 실리콘 전극판은, B 및 Al 이 도펀트들로서 첨가되어 있고 Al 의 농도가 1×1013 atoms/cm3 이상인 단결정 실리콘에 의해 구성된다. 그 플라즈마 식각용 실리콘 전극판에서, 단결정 실리콘의 전기적 특성은 면내에서 균일하게 된다. 이로써, 플라즈마 식각 동안 표면이 공핍되는 경우 표면 불균일의 발생이 최소화될 수 있고, 크랙의 발생이 억제될 수 있다.
[과제의 해결 수단] 플라즈마 식각용 실리콘 전극판은, B 및 Al 이 도펀트들로서 첨가되어 있고 Al 의 농도가 1×1013 atoms/cm3 이상인 단결정 실리콘에 의해 구성된다. 그 플라즈마 식각용 실리콘 전극판에서, 단결정 실리콘의 전기적 특성은 면내에서 균일하게 된다. 이로써, 플라즈마 식각 동안 표면이 공핍되는 경우 표면 불균일의 발생이 최소화될 수 있고, 크랙의 발생이 억제될 수 있다.
Description
본 발명은 플라즈마 식각 동안 실리콘 전극판의 면내 균일성을 향상시키는 플라즈마 식각용 실리콘 전극판에 관한 것이다.
일반적으로, 반도체 집적 회로를 제조하는 단계 동안 사용하는 실리콘 웨이퍼를 식각하는 플라즈마 식각 장치에 있어서, 실리콘 전극판 (2) 및 랙 (3) 은 도 1에 도시된 바와 같이 진공 용기 (1) 에서 서로 이격하여 배치된다. 플라즈마 식각 장치에서, 실리콘 웨이퍼 (4) 는 랙 (3) 위에 배치되고, 식각 가스 (7) 가 실리콘 전극판 (2) 에 제공된 관통 기공 (5) 을 통해서 실리콘 웨이퍼 (4) 측으로 흐르는 동안 무선 주파수 전압이 무선 주파수 전원 (6) 에 의해 전극판 (2) 및 랙 (3) 사이에 인가되며, 그리고 플라즈마 (10) 가 무선 주파수 전압의 인가에 의해 실리콘 전극판 (2) 및 랙 (3) 사이의 공간에서 발생되고, 이로써 실리콘 웨이퍼 (4) 의 표면이 플라즈마 (10) 에 의해 야기된 물리적 반응 및 실리콘-식각 가스 (7) 에 의해 야기된 화학적 반응을 통해 식각 처리된다 (특허 문헌 1 참조).
종래에는, 실리콘 전극판 (2) 으로 탄소 원자들로 구성된 전극판이 채용되어 왔다. 하지만, 최근에는, 주로 단결정 실리콘, 다결정성 실리콘, 또는 주상 결정 실리콘으로 이루어지는 실리콘 전극판이 채용되고 있다.
상술된 종래 기술들에 하기의 문제점들이 여전히 남아있다.
종래 실리콘 전극판에 있어서, 그 표면은 플라즈마 식각 동안 점차 공핍되고 (depleted) 실리콘 전극판 및 대향하는 식각 대상물 사이에 발생되는 플라즈마로 인해 불균일해지며, 그 결과 불균일 (unevenness) 로 인해 원치않는 비정상적인 방전이 발생하게 된다. 이러한 비정상적인 방전이 발생하는 경우에는, 식각 불균일성이 저하될 수 있어 불리하다.
플라즈마 식각에 의해 야기되는 이러한 표면 불균일은, 면내 비저항값에 존재하는 변화로 인한, 실리콘 전극판 및 대향하는 식각 대상물 사이의 불균일한 플라즈마 밀도에 의해 발생되는 것으로 생각된다. 따라서, 표면 불균일을 억제하기 위해서는, 비저항값의 면내 변화가 억제될 필요가 있다. 하지만, 도펀트 함량의 면내 차이가 존재하기 때문에, 비저항값의 면내 변화를 억제하는 것은 곤란하다. 특히, 도펀트 함량의 면내 차이는 높은 비저항값에 크게 영향을 주므로, 비저항값의 면내 변화를 억제하는 것은 곤란하다. 지금까지는, 실리콘 전극판 및 식각 대상물 사이의 플라즈마 밀도를 균일한 방식으로 유지하는 것이 곤란하여, 웨이퍼 면내, 즉, 식각 대상물에서의 식각율이 균일해지기가 곤란하다.
본 발명은 상기 문제점들의 측면에서 이루어졌으며, 본 발명의 목적은 균일한 식각을 확보하기 위해서 플라즈마 식각에 의해 야기되는 표면의 불균일을 억제하는 플라즈마 식각용 실리콘 전극판을 제공하는 것이다.
본 발명자들은, 비저항값의 면내 균일성이 우수하고 플라즈마 식각 동안 식각율의 면내 균일성을 향상시키는 실리콘 전극판을 획득하기 위해 연구하였다. 결과적으로, 본 발명자들은, Al (알루미늄) 은 물론 B (붕소) 의 실리콘에의 도핑이 플라즈마 식각 동안 표면 상의 불균일의 발생을 억제하게 할 수 있다는 것을 알아냈다.
따라서, 본 발명은 이 견지에 기초하여 이루어졌고, 상술된 문제점들을 극복하기 위해서 하기의 구성을 채용한다. 구체적으로, 본 발명의 플라즈마 식각용 실리콘 전극판은, B 및 Al 이 도펀트들로서 첨가되어 있고 Al 의 농도가 1×1013 atoms/cm3 이상인 단결정 실리콘에 의해 실리콘 전극판이 구성되는 것을 특징으로 한다.
B (붕소) 및 Al 이 도펀트들로서 첨가되어 있는 단결정 실리콘에 의해 플라즈마 식각용 실리콘 전극판이 구성되기 때문에, 단결정 실리콘의 전기적 특성은 면내에서 균일해진다. 이로써, 플라즈마 식각 동안 표면이 공핍되는 경우, 표면 불균일의 발생은 최소화될 수 있다. 이것은 B 보다 확산 계수가 더 큰 Al 이 첨가되는 경우, Al 이 B 보다 빠르게 쉽게 확산되어, 비저항값의 면내 균일성이 향상되기 때문이다. 이 방식으로, 비저항값의 면내 균일성이 향상되므로, 실리콘 전극판 및 대향하는 식각 대상물 사이의 플라즈마 밀도가 균일하게 된다. 결과적으로, 실리콘 전극판의 표면의 공핍 상태도 또한 균일하게 되어 그 불균일 발생을 대부분 제거하고, 이로써 비정상적인 방전의 발생을 억제하면서 식각이 균일해질 수 있다. 또한, 첨가되는 Al 의 공유 결합 반지름이 Si 의 공유 결합 반지름과 실질적으로 동일하기 때문에, 불순물 도핑과 관련된 격자 변형 (lattice strain) 이 거의 발생하지 않으며, 이로써 그 안에 내재하는 변형이 억제될 수 있어, 결과적으로 크랙이 방지된다.
첨가되는 Al 의 농도가 그 하한값 이상의 값으로 설정되는 이유는, 그 농도가 1×1013 atoms/cm3 미만인 경우 상술된 비저항값의 면내 균일성의 효과가 명확하게 획득되지 않기 때문이다.
또한, 본 발명의 플라즈마 식각용 실리콘 전극판에 있어서는, Al 의 농도가 5×1013 atoms/cm3 이하인 것이 바람직하다.
구체적으로, 플라즈마 식각용 실리콘 전극판에서, Al 의 농도는 5×1013 atoms/cm3 이하이다. 이로써, 단결정화율의 감소가 억제될 수 있다. 첨가되는 Al 의 농도가 그 상한값 이하인 이유는, 5×1013 atoms/cm3 을 초과하는 Al 의 농도가 Si 단결정화를 방해할 수 있고, 이로써 단결정화율 (잉곳에서의 단결정 부분의 비율) 이 감소되어, 결과적으로 제조 수율이 감소될 수 있기 때문이다.
본 발명에 따르면, 이하의 효과들이 제공될 수 있다.
구체적으로, 본 발명의 플라즈마 식각용 실리콘 전극판은 B 및 Al 이 도펀트들로서 첨가되어 있는 단결정 실리콘에 의해 구성되며, 이로써 단결정 실리콘의 전기적 특성이 면내에서 균일해진다. 결과적으로, 플라즈마 식각에 의해 야기되는 표면 불균일이 최소화될 수 있고, 그 안에 내재하는 변형이 억제될 수 있다. 따라서, 비정상적인 방전이, 본 발명의 플라즈마 식각용 실리콘 전극판을 플라즈마 식각 장치에 채용함으로써 억제될 수 있다. 또한, 높은 면내 균일성을 확보하면서 플라즈마 식각을 수행할 수 있고, 크랙 및 칩의 발생도 또한 억제할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 플라즈마 식각용 실리콘 전극판 및 예시적인 종래의 플라즈마 식각용 실리콘 전극판을 사용하는 플라즈마 식각 장치를 나타낸 단면도.
이하, 본 발명의 일 실시형태에 따른 플라즈마 식각용 실리콘 전극판을 그 제조 방법과 함께 설명한다.
도 1에 도시된 바와 같이, 예를 들어, 본 실시형태의 플라즈마 식각용 실리콘 전극판 (12) 은 복수의 관통 기공들 (5) 을 가지도록 형성되고 실리콘 웨이퍼 (4) 상에 대향하는 관계로 배치되며, 실리콘 웨이퍼 (4) 는 플라즈마 식각 장치의 진공 용기 (1) 내의 랙 (3) 상에 배치된다.
플라즈마 식각 장치에서, 식각 가스 (7) 가 관통 기공들 (5) 을 통해 실리콘 웨이퍼 (4) 측으로 흐르는 동안 무선 주파수 전압이 무선 주파수 전원 (6) 에 의해 실리콘 전극판 (12) 및 랙 (3) 사이에 인가되고, 플라즈마 (10) 가 무선 주파수 전압의 인가에 의해 실리콘 전극판 (12) 및 랙 (3) 사이의 공간에 발생되며, 이로써 실리콘 웨이퍼 (4) 의 표면이 플라즈마 (10) 에 의해 야기되는 물리적 반응 및 실리콘 식각 가스 (7) 에 의해 야기되는 화학적 반응을 통해 식각 처리된다.
본 실시형태의 플라즈마 식각용 실리콘 전극판 (12) 은 B (붕소) 및 Al 이 도펀트들로서 첨가되어 있고, Al 의 농도가 1×1013 atoms/cm3 이상으로 설정되는 단결정 실리콘에 의해 구성된다. 또한, Al 의 농도가 5×1013 atoms/cm3 이하인 것이 바람직하다.
이하, 본 실시형태의 플라즈마 식각용 실리콘 전극판 (12) 의 제조 방법을 구체적으로 설명한다.
먼저, Si 를 석영 유리 도가니에 용해시킨다. 이 때, 소정의 농도를 얻기 위해 B 및 Al 를 첨가한다. 첨가되는 Al 의 양이 매우 작기 때문에, Al 이 고농도 (대략 1×1016 내지 1×1017 atoms/cm3) 로 Si 에 함유되어 있는 다결정성 Si 잉곳을 미리 준비한다. 다결정성 Si 잉곳을 부수어 Al-함유 다결정성 Si 분말을 획득한다. 이후, Al-함유 다결정성 Si 분말의 중량을 재어, 필요한 Al 농도를 획득한 다음, 석영 유리 도가니 내의 Si 에 첨가한다.
다음, 예를 들어, 직경이 300 mm 인 단결정 실리콘 잉곳을 상술한 석영 유리 도가니로부터 준비하고, 다이아몬드 띠 톱 (diamond band saw) 을 사용하여 잉곳을 두께 4mm 로 슬라이싱하여, 디스크 형상의 단결정 실리콘 기판을 준비한다. 단결정 실리콘 잉곳은, B (붕소) 가 1×1014 내지 5×1014 atoms/cm3 의 도펀트 농도로 첨가되어 있고 Al 이 1×1013 내지 5×1013 atoms/cm3 의 도펀트 농도로 첨가되어 있는 상태에서 결정 성장한 결과이다. B 및 Al 의 도펀트 농도가 조절되어, 잉곳은 전체적으로 p-형 단결정 실리콘 잉곳이다. 단결정 실리콘 기판은 또한 Al 과 접촉하는 소정의 B 농도를 갖는 실리콘 기판을 가열하여 Al 의 열 확산을 가능하게 함으로써 획득될 수도 있다.
또한, 단결정 실리콘 기판의 상부 표면 및 저부 표면은 표면 연마되며, 그 두께는 워핑 (warping) 을 제거함으로써 균일하게 된다. 다음, 탑재 개구들 및 관통 기공들 (5) 이 내부에 형성된다. 예를 들어, 내직경이 0.5 mm 인 관통 기공들 (5) 이 기공들 사이에 8 mm 피치를 두고 형성된다. 다음, 단결정 실리콘 기판을 또한 표면 연마 처리하여 소정 두께를 갖는 제품을 획득한다.
이로써 준비된 본 실시형태의 플라즈마 식각용 실리콘 전극판 (12) 은 B (붕소) 및 Al 이 도펀트들로서 첨가되어 있는 단결정 실리콘에 의해 구성되기 때문에, 단결정 실리콘의 전기적 특성이 면내에서 균일해진다. 즉, 표면이 플라즈마 식각 동안 공핍되는 경우 표면 불균일의 발생이 최소화될 수 있다. 이것은 B 보다 확산 계수가 더 큰 Al 이 첨가되는 경우, Al 이 B 보다 빠르게 쉽게 확산되어, 비저항값의 면내 균일성이 향상되기 때문이다.
이 방식으로, 비저항값의 면내 균일성이 향상되므로, 실리콘 전극판 (12) 및 대향하는 식각 대상물 (실리콘 웨이퍼 (4)) 사이의 플라즈마 밀도가 균일하게 된다. 결과적으로, 실리콘 전극판 (12) 의 표면의 공핍 상태도 또한 균일하게 되어 그 불균일 발생을 대부분 제거하고, 이로써 비정상적인 방전의 발생을 억제하면서 식각이 균일해질 수 있다. 또한, 첨가되는 Al 의 공유 결합 반지름이 Si 의 공유 결합 반지름과 실질적으로 동일하기 때문에, 불순물 도핑과 관련된 격자 변형은 거의 발생하지 않으며, 이로써 그 안에 내재하는 변형이 억제될 수 있어, 결과적으로 크랙이 방지된다.
또한, Al 의 농도가 1×1013 내지 5×1013 atoms/cm3 의 범위이기 때문에, 우수한 비저항값의 면내 균일성이 획득되고 단결정화율이 또한 감소되며, 이로써 제조 수율의 감소가 억제될 수 있다.
[실시예들]
다음, 전술된 실시형태에 기초하여, 실시예들에 의해 실제로 제조된 실리콘 전극판의 평가 결과를 참조하여, 본 발명의 실리콘 전극판을 구체적으로 설명한다.
실시예들에서, 본 발명의 실리콘 전극판들을 표 1 에 나타낸 바와 같이 첨가된 Al 의 양을 변화시킴으로써 준비한 다음, 비저항값의 면내 분포, 프로세싱 동안의 크랙의 수 (100개의 판 당 크랙의 수), 및 Si 단결정화율을 조사하였다. 이들 결과는 표 1에 나타낸다. 비교예로서, Al 이 1×1013 atoms/cm3 미만의 농도로 첨가되어 있는 실리콘 전극판도 또한 동일한 방식으로 준비 및 평가하였고, 그 결과도 물론 표 1에 나타낸다. 실시예들 및 비교예 모두에서, 첨가된 B 의 양은 2×1014 atoms/cm3 이었다
| 종류 | Al 첨가량 (×1013 atoms/cm3) |
비저항값의 면내 분포 (%) |
프로세싱 동안의 크랙의 수 (100개의 판 당 크랙의 수) |
Si 단결정화율 (%) |
| 비교예 | 0.5 | 5.5 | 6 | 97 |
| 실시예 1 | 1.0 | 2.8 | 1 | 97 |
| 실시예 2 | 2.8 | 2.5 | 0 | 95 |
| 실시예 3 | 5.0 | 2.3 | 1 | 93 |
| 실시예 4 | 7.8 | 2.3 | 1 | 86 |
평가 결과로부터 알 수 있는 바와 같이, 본 발명의 실시예들에서 비저항값의 면내 분포의 수치는 비교예와 비교하여 대략 절반으로 감소된다. 또한, 실시예들에서 프로세싱 동안의 크랙의 수는 비교예와 비교하여 상당히 감소된다. Al 의 첨가량 (Al 농도) 이 5×1013 atoms/cm3 를 초과하는 실시예 4에서는, Si 단결정화율이 다른 실시예들 및 비교예에서의 Si 단결정화율 미만으로 저하된다. 하지만, Al 의 첨가량이 5×1013 atoms/cm3 이하인 실시예들 1 내지 3 에서는, 93% 이상의 Si 단결정화율이 획득된다.
이 방식으로, 실시예들의 실리콘 전극판들은 비저항값의 높은 면내 균일성을 나타내고, 프로세싱 동안 크랙의 발생이 억제될 수 있다.
본 발명의 기술적 범위는 전술된 실시형태들 및 실시에들에 한정되지 않으며, 본 발명은 본 발명의 범위 또는 교시로부터 벗어나지 않으면서 다양한 방식으로 변경될 수 있다.
1: 진공 용기, 2, 12: 실리콘 전극판, 3: 랙, 4: 실리콘 웨이퍼, 5: 관통 기공, 6: 무선 주파수 전원, 7: 플라즈마 식각 가스, 10: 플라즈마
Claims (2)
- 플라즈마 식각용 실리콘 전극판으로서,
상기 실리콘 전극판은, B 및 Al 이 도펀트들로서 첨가되어 있고 Al 의 농도가 1×1013 atoms/cm3 이상인 단결정 실리콘에 의해 구성되는, 플라즈마 식각용 실리콘 전극판. - 제 1 항에 있어서,
상기 Al 의 농도가 5×1013 atoms/cm3 이하인, 플라즈마 식각용 실리콘 전극판.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2011-019180 | 2011-01-31 | ||
| JP2011019180A JP5713182B2 (ja) | 2011-01-31 | 2011-01-31 | プラズマエッチング用シリコン電極板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120088595A true KR20120088595A (ko) | 2012-08-08 |
| KR101926859B1 KR101926859B1 (ko) | 2018-12-07 |
Family
ID=46563133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120009230A KR101926859B1 (ko) | 2011-01-31 | 2012-01-30 | 플라즈마 식각용 실리콘 전극판 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20120193030A1 (ko) |
| JP (1) | JP5713182B2 (ko) |
| KR (1) | KR101926859B1 (ko) |
| CN (1) | CN102623285A (ko) |
| TW (1) | TWI547981B (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5630710B2 (ja) * | 2011-01-31 | 2014-11-26 | 三菱マテリアル株式会社 | プラズマエッチング用シリコン電極板 |
| CN103903952B (zh) * | 2012-12-27 | 2017-10-10 | 三菱综合材料株式会社 | 等离子蚀刻装置用硅部件及其制造方法 |
| JP6766678B2 (ja) * | 2017-02-17 | 2020-10-14 | 三菱マテリアル株式会社 | プラズマ処理装置用電極板及びその製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5685949A (en) * | 1995-01-13 | 1997-11-11 | Seiko Epson Corporation | Plasma treatment apparatus and method |
| KR20000035233A (ko) * | 1998-11-04 | 2000-06-26 | 후지무라 마사지카, 아키모토 유미 | 균일한 에칭면의 형성을 위한 플라즈마 에칭 장치의 전극판 |
| JP2003051491A (ja) * | 2001-08-03 | 2003-02-21 | Mitsubishi Materials Corp | プラズマエッチング装置用電極板 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54149463A (en) * | 1978-05-15 | 1979-11-22 | Matsushita Electric Ind Co Ltd | Selective diffusion method aluminum |
| JP3728021B2 (ja) * | 1996-06-28 | 2005-12-21 | 日清紡績株式会社 | プラズマエッチング電極及びその製造方法 |
| FR2803090B1 (fr) * | 1999-12-22 | 2003-07-11 | St Microelectronics Sa | Procede d'implantation d'aluminium |
| JP3411539B2 (ja) * | 2000-03-06 | 2003-06-03 | 株式会社日立製作所 | プラズマ処理装置及びプラズマ処理方法 |
| US20020127853A1 (en) * | 2000-12-29 | 2002-09-12 | Hubacek Jerome S. | Electrode for plasma processes and method for manufacture and use thereof |
| JP4862221B2 (ja) * | 2001-04-03 | 2012-01-25 | 信越半導体株式会社 | ｎ型シリコン単結晶ウェーハ及びその製造方法 |
| JP3868341B2 (ja) * | 2002-04-22 | 2007-01-17 | 日清紡績株式会社 | 耐熱性に優れたプラズマエッチング電極及びそれを装着したドライエッチング装置 |
| JP4403919B2 (ja) * | 2004-04-01 | 2010-01-27 | 株式会社Ｓｕｍｃｏ | 耐久性に優れたプラズマエッチング用シリコン電極板 |
| JP4832067B2 (ja) * | 2005-02-01 | 2011-12-07 | 東京エレクトロン株式会社 | シリコン部材およびその製造方法 |
| JP2009018967A (ja) * | 2007-07-12 | 2009-01-29 | Sharp Corp | 固体原料融解方法および結晶成長方法 |
| JP2009188173A (ja) * | 2008-02-06 | 2009-08-20 | Tokyo Electron Ltd | 基板処理方法及び基板処理装置 |
-
2011
- 2011-01-31 JP JP2011019180A patent/JP5713182B2/ja active Active
- 2011-12-13 CN CN2011104153549A patent/CN102623285A/zh active Pending
- 2011-12-19 US US13/330,110 patent/US20120193030A1/en not_active Abandoned
- 2011-12-20 TW TW100147384A patent/TWI547981B/zh active
-
2012
- 2012-01-30 KR KR1020120009230A patent/KR101926859B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5685949A (en) * | 1995-01-13 | 1997-11-11 | Seiko Epson Corporation | Plasma treatment apparatus and method |
| KR20000035233A (ko) * | 1998-11-04 | 2000-06-26 | 후지무라 마사지카, 아키모토 유미 | 균일한 에칭면의 형성을 위한 플라즈마 에칭 장치의 전극판 |
| JP2003051491A (ja) * | 2001-08-03 | 2003-02-21 | Mitsubishi Materials Corp | プラズマエッチング装置用電極板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5713182B2 (ja) | 2015-05-07 |
| JP2012160570A (ja) | 2012-08-23 |
| KR101926859B1 (ko) | 2018-12-07 |
| US20120193030A1 (en) | 2012-08-02 |
| TW201241889A (en) | 2012-10-16 |
| TWI547981B (zh) | 2016-09-01 |
| CN102623285A (zh) | 2012-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101430217B1 (ko) | 에피택셜 탄화규소 단결정 기판 및 그 제조 방법 | |
| KR101303422B1 (ko) | 단결정 잉곳의 제조방법 및 이에 의해 제조된 단결정 잉곳과 웨이퍼 | |
| US7820007B2 (en) | Silicon electrode plate for plasma etching with superior durability | |
| JP5220049B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| KR20100102106A (ko) | 기상성장용 서셉터 및 기상성장 장치 | |
| JP6245416B1 (ja) | 炭化珪素エピタキシャルウエハの製造方法及び炭化珪素半導体装置の製造方法 | |
| KR101926859B1 (ko) | 플라즈마 식각용 실리콘 전극판 | |
| KR20070083813A (ko) | 열처리용 종형 보트 및 열처리 방법 | |
| CN115704109A (zh) | SiC外延晶片及SiC外延晶片的制造方法 | |
| CN115704106A (zh) | SiC外延晶片及SiC外延晶片的制造方法 | |
| WO2012101968A1 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP5780491B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP2012028482A (ja) | プラズマエッチング用シリコン電極板 | |
| JP5630710B2 (ja) | プラズマエッチング用シリコン電極板 | |
| KR20090017074A (ko) | 에피층 성장방법 | |
| JP4096557B2 (ja) | シリコン単結晶ウエーハ及びシリコン単結晶の製造方法並びにシリコン単結晶ウエーハの製造方法 | |
| EP4340004A1 (en) | Sic epitaxial wafer and method for manufacturing sic epitaxial wafer | |
| KR102105367B1 (ko) | 열처리방법 | |
| JP2011134830A (ja) | エピタキシャルウェーハ | |
| JP2023072238A (ja) | 炭化珪素単結晶の製造方法および炭化珪素単結晶 | |
| CN118147740A (zh) | 一种高品质碳化硅衬底及其制备方法和半导体器件 | |
| KR101905860B1 (ko) | 웨이퍼 제조 방법 | |
| WO2013105230A1 (ja) | 炭化珪素半導体薄膜の作製方法 | |
| JP2013045805A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP2014013835A (ja) | シリコンエピタキシャルウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |