KR20220106189A - 고 붕소 함량 하드 마스크 재료들 - Google Patents

고 붕소 함량 하드 마스크 재료들 Download PDF

Info

Publication number
KR20220106189A
KR20220106189A KR1020227022101A KR20227022101A KR20220106189A KR 20220106189 A KR20220106189 A KR 20220106189A KR 1020227022101 A KR1020227022101 A KR 1020227022101A KR 20227022101 A KR20227022101 A KR 20227022101A KR 20220106189 A KR20220106189 A KR 20220106189A
Authority
KR
South Korea
Prior art keywords
boron
hard mask
less
processing chamber
plasma
Prior art date
Application number
KR1020227022101A
Other languages
English (en)
Inventor
보 치
제킹 센
아브짓 말릭
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20220106189A publication Critical patent/KR20220106189A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/28—Deposition of only one other non-metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/38—Borides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

예시적인 방법은 반도체 프로세싱 챔버의 프로세싱 구역에 붕소 함유 전구체를 전달하는 단계를 포함할 수 있다. 이 방법은 또한, 붕소 함유 전구체로부터 반도체 프로세싱 챔버의 프로세싱 구역 내에 플라즈마를 형성하는 단계를 포함할 수 있다. 이 방법은 반도체 프로세싱 챔버의 프로세싱 구역 내에 배치된 기판 상에 붕소 함유 재료를 증착하는 단계를 더 포함할 수 있다. 붕소 함유 재료는 50%를 초과하는 붕소를 포함할 수 있다. 일부 실시예들에서, 붕소 함유 재료는 실질적으로 붕소만을 포함할 수 있다. 일부 실시예들에서, 이 방법은 게르마늄 함유 전구체, 산소 함유 전구체, 실리콘 함유 전구체, 인 함유 전구체, 탄소 함유 전구체 및/또는 질소 함유 전구체 중 적어도 하나를 반도체 프로세싱 챔버의 프로세싱 구역에 전달하는 단계를 더 포함할 수 있다. 붕소 함유 재료는 게르마늄, 산소, 실리콘, 인, 탄소 및/또는 질소 중 적어도 하나를 더 포함할 수 있다.

Description

고 붕소 함량 하드 마스크 재료들
[0001] 본 출원은 2019년 12월 4일자로 출원된 미국 특허출원 제16/703,248호에 대한 우선권의 이익을 주장하며, 이 특허출원의 내용들은 이로써 그 전체가 모든 목적들을 위해 인용에 의해 포함된다.
[0002] 본 기술은 반도체 프로세싱 및 재료들에 관한 것이다. 보다 구체적으로, 본 기술은 고 붕소 함량 하드 마스크 재료들 및 이를 수반하는 프로세스들에 관한 것이다.
[0003] 기판 표면들 상에 복잡하게 패터닝된 재료 층들을 생성하는 프로세스들에 의해 집적 회로들이 가능하게 된다. 기판 상에 패터닝된 재료를 생성하는 것은 노출된 재료의 제어된 형성 및 제거 방법들을 필요로 한다. 따라서 패터닝된 피처들 및 구조들을 생성하기 위해 노출된 재료들의 형성 및 제거를 가능하게 하는 데 사용될 수 있는 재료들 및 프로세스들에 대한 필요성이 존재한다. 이러한 그리고 다른 요구들이 본 기술에 의해 해결된다.
[0004] 본 기술의 실시예들은 하드 마스크들을 형성하기 위한 방법들을 포함할 수 있다. 일부 실시예들에서, 예시적인 방법은 반도체 프로세싱 챔버의 프로세싱 구역에 붕소 함유 전구체를 전달하는 단계를 포함할 수 있다. 이 방법은 또한, 붕소 함유 전구체로부터 반도체 프로세싱 챔버의 프로세싱 구역 내에 플라즈마를 형성하는 단계를 포함할 수 있다. 이 방법은 반도체 프로세싱 챔버의 프로세싱 구역 내에 배치된 기판 상에 붕소 함유 재료를 증착하는 단계를 더 포함할 수 있다. 붕소 함유 재료는 50%를 초과하는 붕소를 포함할 수 있다.
[0005] 일부 실시예들에서, 붕소 함유 재료는 실질적으로 붕소만을 포함할 수 있다. 일부 실시예들에서, 붕소 함유 재료는 붕소 및 수소만을 포함할 수 있다. 일부 실시예들에서, 붕소 함유 재료는 실리콘을 포함하지 않을 수 있다.
[0006] 일부 실시예들에서, 이 방법은 반도체 프로세싱 챔버의 프로세싱 구역에 게르마늄 함유 전구체를 전달하는 단계를 더 포함할 수 있다. 반도체 프로세싱 챔버의 프로세싱 구역 내에 플라즈마를 형성하는 단계는 추가로, 게르마늄 함유 전구체로부터 반도체 프로세싱 챔버의 프로세싱 구역 내에 플라즈마를 형성하는 단계를 포함할 수 있다. 붕소 함유 재료는 추가로 20% 미만의 게르마늄을 포함할 수 있다.
[0007] 일부 실시예들에서, 이 방법은 반도체 프로세싱 챔버의 프로세싱 구역에 산소 함유 전구체를 전달하는 단계를 더 포함할 수 있다. 반도체 프로세싱 챔버의 프로세싱 구역 내에 플라즈마를 형성하는 단계는 추가로, 산소 함유 전구체로부터 반도체 프로세싱 챔버의 프로세싱 구역 내에 플라즈마를 형성하는 단계를 더 포함할 수 있다. 붕소 함유 재료는 추가로 20% 미만의 산소를 포함할 수 있다. 일부 실시예들에서, 붕소 함유 재료는 0.3 미만의 흡광 계수를 특징으로 할 수 있다.
[0008] 일부 실시예들에서, 이 방법은 반도체 프로세싱 챔버의 프로세싱 구역에 실리콘 함유 전구체를 전달하는 단계를 더 포함할 수 있다. 반도체 프로세싱 챔버의 프로세싱 구역 내에 플라즈마를 형성하는 단계는 추가로, 실리콘 함유 전구체로부터 반도체 프로세싱 챔버의 프로세싱 구역 내에 플라즈마를 형성하는 단계를 더 포함할 수 있다. 붕소 함유 재료는 추가로 5% 미만의 실리콘을 포함할 수 있다.
[0009] 일부 실시예들에서, 이 방법은 반도체 프로세싱 챔버의 프로세싱 구역에 탄소 함유 전구체를 전달하는 단계를 더 포함할 수 있다. 반도체 프로세싱 챔버의 프로세싱 구역 내에 플라즈마를 형성하는 단계는, 탄소 함유 전구체로부터 반도체 프로세싱 챔버의 프로세싱 구역 내에 플라즈마를 형성하는 단계를 더 포함할 수 있다. 붕소 함유 재료는 추가로 10% 미만의 탄소를 포함할 수 있다.
[0010] 일부 실시예들에서, 이 방법은 반도체 프로세싱 챔버의 프로세싱 구역에 질소 함유 전구체를 전달하는 단계를 더 포함할 수 있다. 반도체 프로세싱 챔버의 프로세싱 구역 내에 플라즈마를 형성하는 단계는, 질소 함유 전구체로부터 반도체 프로세싱 챔버의 프로세싱 구역 내에 플라즈마를 형성하는 단계를 더 포함할 수 있다. 붕소 함유 재료는 추가로 10% 미만의 질소를 포함할 수 있다.
[0011] 일부 실시예들에서, 이 방법은 반도체 프로세싱 챔버의 프로세싱 구역에 인 함유 전구체를 전달하는 단계를 더 포함할 수 있다. 반도체 프로세싱 챔버의 프로세싱 구역 내에 플라즈마를 형성하는 단계는, 인 함유 전구체로부터 반도체 프로세싱 챔버의 프로세싱 구역 내에 플라즈마를 형성하는 단계를 더 포함할 수 있다. 붕소 함유 재료는 추가로 10% 미만의 인을 포함할 수 있다.
[0012] 일부 실시예들에서, 붕소 함유 전구체는 제1 전구체일 수 있다. 이 방법은 반도체 프로세싱 챔버의 프로세싱 구역에 제2 전구체를 전달하는 단계를 더 포함할 수 있다. 제2 전구체는 게르마늄 함유 전구체, 산소 함유 전구체, 실리콘 함유 전구체, 탄소 함유 전구체, 질소 함유 전구체 또는 인 함유 전구체 중 적어도 하나를 포함할 수 있다. 반도체 프로세싱 챔버의 프로세싱 구역 내에 플라즈마를 형성하는 단계는, 제2 전구체로부터 반도체 프로세싱 챔버의 프로세싱 구역 내에 플라즈마를 형성하는 단계를 더 포함할 수 있다. 붕소 함유 재료는 20% 미만 또는 10% 미만의 게르마늄, 산소, 실리콘, 탄소, 질소 또는 인을 더 포함할 수 있다.
[0013] 일부 실시예들에서, 붕소 함유 재료는 비정질 실리콘에 대해 1.5:1을 초과하는 에칭 선택성을 가질 수 있다. 일부 실시예들에서, 붕소 함유 재료는 약 30%의 실리콘 및 약 65%의 붕소를 포함할 수 있는 실리콘 도핑 붕소 하드 마스크 재료에 비해 1.5:1을 초과하는 에칭 선택성을 가질 수 있다. 일부 실시예들에서, 붕소 함유 재료는 약 5,000Å/분 이상의 증착률로 증착될 수 있다. 일부 실시예들에서, 반도체 프로세싱 챔버의 프로세싱 구역 내의 온도는 약 400℃ 내지 약 550℃로 유지될 수 있다.
[0014] 일부 실시예들에서, 이 방법은 질소 및 수소를 함유하는 전구체를 반도체 프로세싱 챔버의 프로세싱 구역 내로 전달하는 단계를 더 포함할 수 있다. 일부 실시예들에서, 이 방법은 또한, 질소 및 수소를 함유하는 전구체로부터 플라즈마를 형성하는 단계를 포함할 수 있다. 이 방법은 질소 및 수소를 함유하는 전구체로부터 형성된 플라즈마로 붕소 함유 재료를 처리하는 단계를 더 포함할 수 있다. 일부 실시예들에서, 이 방법은 약 1초 내지 약 60분의 기간 동안 약 500℃ 내지 약 650℃ 범위의 온도로 붕소 함유 재료를 가열하는 단계를 더 포함할 수 있다.
[0015] 일부 실시예들에서, 다른 예시적인 방법은 반도체 프로세싱 챔버의 프로세싱 구역에 붕소 함유 전구체를 전달하는 단계를 포함할 수 있다. 이 방법은 또한, 붕소 함유 전구체로부터 반도체 프로세싱 챔버의 프로세싱 구역 내에 플라즈마를 형성하는 단계를 포함할 수 있다. 이 방법은 반도체 프로세싱 챔버의 프로세싱 구역 내에 배치된 기판 상에 붕소 함유 재료를 증착하는 단계를 더 포함할 수 있다. 붕소 함유 재료는 50%를 초과하는 붕소를 포함할 수 있다. 붕소 함유 재료는 고종횡비 피처를 형성하게 에칭되도록 구성될 수 있다.
[0016] 일부 실시예들에서, 이 방법은 반도체 프로세싱 챔버의 프로세싱 구역에 게르마늄 함유 전구체를 전달하는 단계를 더 포함할 수 있다. 반도체 프로세싱 챔버의 프로세싱 구역 내에 플라즈마를 형성하는 단계는 추가로, 게르마늄 함유 전구체로부터 반도체 프로세싱 챔버의 프로세싱 구역 내에 플라즈마를 형성하는 단계를 포함할 수 있다. 붕소 함유 재료는 추가로 20% 미만의 게르마늄을 포함할 수 있다.
[0017] 일부 실시예들에서, 이 방법은 반도체 프로세싱 챔버의 프로세싱 구역에 산소 함유 전구체를 전달하는 단계를 더 포함할 수 있다. 반도체 프로세싱 챔버의 프로세싱 구역 내에 플라즈마를 형성하는 단계는 추가로, 산소 함유 전구체로부터 반도체 프로세싱 챔버의 프로세싱 구역 내에 플라즈마를 형성하는 단계를 더 포함할 수 있다. 붕소 함유 재료는 추가로 20% 미만의 산소를 포함할 수 있다.
[0018] 본 기술은 종래의 시스템들 및 기법들에 비해 많은 이점들을 제공할 수 있다. 예를 들어, 본 기술은 리소그래피 및 에칭 프로세스들을 가능하게 할 수 있는 개선된 에칭 선택성 및 감소된 흡광 계수들을 제공할 수 있는 하드 마스크 재료들을 제공할 수 있다. 추가로, 본 기술은, 높은 증착률들을 가능하게 하면서, 형성된 하드 마스크들의 기계적 특성들을 개선할 수 있다. 따라서 본 기술은 증착되는 하드 마스크들의 특성들을 개선할 뿐만 아니라, 생산 효율을 또한 개선할 수 있다. 이러한 그리고 다른 실시예들은 이들의 많은 이점들 및 특징들과 함께 아래의 설명 및 첨부된 도면들과 관련하여 보다 상세하게 설명될 수 있다.
[0019] 개시된 기술의 성질 및 이점들의 추가 이해는 도면들 및 명세서의 나머지 부분들을 참조로 실현될 수 있다.
[0020] 도 1은 본 기술의 일부 실시예들에 따른 예시적인 프로세싱 챔버의 개략적인 단면도를 도시한다.
[0021] 도 2는 본 기술의 일부 실시예들에 따른 반도체 기판 프로세싱 방법의 예시적인 동작들을 도시한다.
[0022] 도 3a - 도 3d는 본 기술의 일부 실시예들에 따른, 도 2에 도시된 동작들을 사용하여 프로세싱될 수 있는 예시적인 반도체 구조들을 개략적으로 예시한다.
[0023] 도면들 중 몇몇은 개략도들로서 포함된다. 도면들은 예시 목적들이며, 구체적으로 실척대로라고 언급되지 않는 한 실척대로인 것으로 간주되지 않아야 한다고 이해되어야 한다. 추가로, 개략도들로서, 도면들은 이해를 돕기 위해 제공되며, 현실적인 표현들과 비교하여 모든 양상들 또는 정보를 포함하지 않을 수 있고, 예시 목적들로 과장된 자료를 포함할 수 있다.
[0024] 첨부된 도면들에서, 유사한 컴포넌트들 및/또는 피처들은 동일한 참조 부호를 가질 수 있다. 추가로, 동일한 타입의 다양한 컴포넌트들은, 참조 라벨 다음에 유사한 컴포넌트들 사이를 구별하는 문자가 뒤따름으로써 구별될 수 있다. 명세서에서 제1 참조 부호만 사용된다면, 설명은 문자와 관계없이 동일한 제1 참조 부호를 갖는 유사한 컴포넌트들 중 임의의 한 컴포넌트에 적용 가능하다.
[0025] 반도체 프로세싱 동안, 다양한 증착 및 에칭 동작들을 이용하여 기판 상에 구조들이 생성될 수 있다. 하드 마스크 재료들을 포함하는 마스크 재료들은 기판에 걸쳐 피처들을 생성하도록 재료들이 선택적으로 에칭될 수 있게 하는 데 사용될 수 있다. 예를 들어, 열적으로 생성된 비정질 실리콘 하드 마스크가 반도체 제작을 가능하게 하는 데 이용되었다. 그러나 열적으로 생성된 비정질 실리콘 하드 마스크는, 열적으로 생성된 비정질 실리콘에 의해 제공되는 비교적 낮은 에칭 선택성으로 인해 비교적 두꺼울 수 있다. 반도체 디바이스들의 피처 크기가 계속 감소함에 따라, 증가된 막 두께, 이를테면 비정질 실리콘으로 형성된 하드 마스크 두께는 다른 프로세싱 난제들로 이어질 수 있다. 예를 들어, 증가된 하드 마스크 막 두께는 고종횡비들을 갖는 에칭 피처들을 요구할 수 있으며, 이는 불균일한 최상부 대 최하부 에칭으로 이어질 수 있다. 추가로, 증가된 하드 마스크 막 두께는 또한, 하드 마스크가 덜 투명하게 되게 할 수 있으며, 이는 비교적 높은 흡광 계수를 특징으로 할 수 있다. 비교적 높은 흡광 계수들을 갖는 하드 마스크들은 상이한 패터닝, 에칭 및/또는 증착 프로세스들을 통해 생성된 구조들 사이의 정렬에 난제들을 제기할 수 있다.
[0026] 본 기술은, 하드 마스크들에 높은 함량의 붕소를 혼입함으로써 에칭 선택성을 개선하고, 흡광 계수들을 감소시키고, 증착률들을 증가시키며, 그리고/또는 다른 이점들을 제공할 수 있는 다양한 고 붕소 함량 재료들을 제공함으로써 이러한 문제들 및 다른 문제들을 해결한다. 본 기술은 고 붕소 함량 하드 마스크 재료들을 다양한 원소들로 도핑함으로써 하드 마스크들의 다양한 특성들을 더 개선하여, 하드 마스크를 통한 깊고 좁은 에칭이 수행될 수 있는 DRAM 제작을 위한 OCS(one cylinder storage) 에칭을 포함하는 다양한 응용들에서 하드 마스크 재료의 사용을 가능하게 할 수 있다. 아래에서 논의되는 플라즈마 프로세싱 동작들이 수행될 수 있는 본 기술의 실시예들에 따른 챔버의 일반적인 양상들을 설명한 후에, 특정 방법 및 컴포넌트 구성들이 논의될 수 있다. 설명된 기법들은 다수의 막 형성 프로세스들을 개선하는 데 사용될 수 있고, 다양한 프로세싱 챔버들 및 동작들에 적용 가능할 수 있기 때문에, 본 기술은 논의된 특정 막들 및 프로세싱으로 제한되는 것으로 의도되지 않는다고 이해되어야 한다.
[0027] 도 1은 본 기술의 일부 실시예들에 따른 예시적인 프로세싱 챔버(100)의 단면도를 도시한다. 도면은 본 기술의 하나 이상의 양상들을 통합하고 그리고/또는 본 기술의 실시예들에 따른 하나 이상의 동작들을 수행할 수 있는 시스템의 개요를 예시할 수 있다. 챔버(100) 또는 수행되는 방법들의 추가 세부사항들이 아래에서 추가로 설명될 수 있다. 챔버(100)는 본 기술의 일부 실시예들에 따라 막 층들을 형성하는 데 이용될 수 있지만, 이 방법들은 내부에서 막 형성이 발생할 수 있는 임의의 챔버에서 유사하게 수행될 수 있다고 이해되어야 한다. 프로세싱 챔버(100)는 챔버 본체(102), 챔버 본체(102) 내부에 배치된 기판 지지부(104), 및 챔버 본체(102)와 결합되며 프로세싱 볼륨(120)에서 기판 지지부(104)를 둘러싸는 덮개 어셈블리(106)를 포함할 수 있다. 기판(103)은 개구(126)를 통해 프로세싱 볼륨(120)에 제공될 수 있으며, 이는 종래에는 슬릿 밸브 또는 도어를 사용하여 프로세싱을 위해 밀폐될 수 있다. 기판(103)은 프로세싱 동안 기판 지지부의 표면(105) 상에 안착될 수 있다. 기판 지지부(104)는, 기판 지지부(104)의 샤프트(144)가 위치될 수 있는 축(147)을 따라 화살표(145)로 표시된 바와 같이 회전 가능할 수 있다. 대안으로, 기판 지지부(104)는 증착 프로세스 동안 필요에 따라 회전하도록 위로 리프팅될 수 있다.
[0028] 플라즈마 프로파일 변조기(111)가 프로세싱 챔버(100)에 배치되어, 기판 지지부(104) 상에 배치된 기판(103)에 걸친 플라즈마 분포를 제어할 수 있다. 플라즈마 프로파일 변조기(111)는 챔버 본체(102)에 인접하게 배치될 수 있는 제1 전극(108)을 포함할 수 있고, 덮개 어셈블리(106)의 다른 컴포넌트들로부터 챔버 본체(102)를 분리할 수 있다. 제1 전극(108)은 덮개 어셈블리(106)의 일부일 수 있거나, 개별 측벽 전극일 수 있다. 제1 전극(108)은 환형 또는 링형 부재일 수 있고, 링 전극일 수 있다. 제1 전극(108)은 프로세싱 볼륨(120)을 둘러싸는 프로세싱 챔버(100)의 원주 주위의 연속 루프일 수 있거나, 원한다면, 선택된 위치들에서 불연속적일 수 있다. 제1 전극(108)은 또한 천공된 링 또는 메시 전극과 같은 천공된 전극일 수 있거나, 예를 들어, 2차 가스 분배기와 같은 플레이트 전극일 수 있다.
[0029] 세라믹 또는 금속 산화물, 예를 들어 알루미늄 산화물 및/또는 알루미늄 질화물과 같은 유전체 재료일 수 있는 하나 이상의 절연체들(110a, 110b)이 제1 전극(108)과 접촉하고 가스 분배기(112)로부터 그리고 챔버 본체(102)로부터 제1 전극(108)을 전기적으로 그리고 열적으로 분리할 수 있다. 가스 분배기(112)는 프로세싱 볼륨(120) 내로 프로세스 전구체들을 분배하기 위한 애퍼처들(118)을 한정할 수 있다. 가스 분배기(112)는 제1 전력 소스(142), 이를테면 RF 발생기, RF 전원, DC 전원, 펄스형 DC 전원, 펄스형 RF 전원, 또는 프로세싱 챔버와 결합될 수 있는 임의의 다른 전원과 결합될 수 있다. 일부 실시예들에서, RF 발생기는 용량 결합 플라즈마 소스를 포함할 수 있다. 일부 실시예들에서, RF 발생기는 유도 결합 플라즈마 소스를 포함할 수 있다. 일부 실시예들에서, 제1 전력 소스(142)는 RF 전원일 수 있다.
[0030] 가스 분배기(112)는 전도성 가스 분배기 또는 비-전도성 가스 분배기일 수 있다. 가스 분배기(112)는 또한 전도성 및 비-전도성 컴포넌트들로 형성될 수 있다. 예를 들어, 가스 분배기(112)의 본체는 전도성일 수 있는 한편, 가스 분배기(112)의 페이스 플레이트(face plate)는 비-전도성일 수 있다. 가스 분배기(112)는 이를테면, 도 1에 도시된 바와 같은 제1 전력 소스(142)에 의해 전력을 공급받을 수 있거나, 가스 분배기(112)는 일부 실시예들에서 접지와 결합될 수 있다.
[0031] 제1 전극(108)은 프로세싱 챔버(100)의 접지 경로를 제어할 수 있는 제1 튜닝 회로(128)와 결합될 수 있다. 제1 튜닝 회로(128)는 제1 전자 센서(130) 및 제1 전자 제어기(134)를 포함할 수 있다. 제1 전자 제어기(134)는 가변 커패시터 또는 다른 회로 엘리먼트들이거나 이를 포함할 수 있다. 제1 튜닝 회로(128)는 하나 이상의 인덕터들(132)이거나 이들을 포함할 수 있다. 제1 튜닝 회로(128)는 프로세싱 동안 프로세싱 볼륨(120)에 존재하는 플라즈마 조건들 하에서 가변적인 또는 제어 가능한 임피던스를 가능하게 하는 임의의 회로일 수 있다. 예시된 바와 같은 일부 실시예들에서, 제1 튜닝 회로(128)는 접지와 제1 전자 센서(130) 사이에 병렬로 결합된 제1 회로 레그(leg) 및 제2 회로 레그를 포함할 수 있다. 제1 회로 레그는 제1 인덕터(132A)를 포함할 수 있다. 제2 회로 레그는 제1 전자 제어기(134)와 직렬로 결합된 제2 인덕터(132B)를 포함할 수 있다. 제2 인덕터(132B)는 제1 회로 레그와 제2 회로 레그 모두를 제1 전자 센서(130)에 연결하는 노드와 제1 전자 제어기(134) 사이에 배치될 수 있다. 제1 전자 센서(130)는 전압 또는 전류 센서일 수 있고 제1 전자 제어기(134)와 결합될 수 있으며, 이는 프로세싱 볼륨(120) 내부의 플라즈마 조건들의 어느 정도의 폐쇄 루프 제어를 제공할 수 있다.
[0032] 제2 전극(122)은 기판 지지부(104)와 결합될 수 있다. 제2 전극(122)은 기판 지지부(104) 내에 매립되거나 기판 지지부(104)의 표면과 결합될 수 있다. 제2 전극(122)은 플레이트, 천공된 플레이트, 메시, 와이어 스크린, 또는 전도성 엘리먼트들의 임의의 다른 분산형 어레인지먼트일 수 있다. 제2 전극(122)은 튜닝 전극일 수 있고, 도관(146), 예를 들어 선택된 저항, 예를 들어 기판 지지부(104)의 샤프트(144)에 배치된 50옴과 같은 선택된 저항을 갖는 케이블에 의해 제2 튜닝 회로(136)와 결합될 수 있다. 제2 튜닝 회로(136)는 제2 전자 센서(138), 및 제2 가변 커패시터일 수 있는 제2 전자 제어기(140)를 가질 수 있다. 제2 전자 센서(138)는 전압 또는 전류 센서일 수 있고, 제2 전자 제어기(140)와 결합되어 프로세싱 볼륨(120) 내의 플라즈마 조건들에 대한 추가 제어를 제공할 수 있다.
[0033] 바이어스 전극 및/또는 정전 척킹 전극일 수 있는 제3 전극(124)이 기판 지지부(104)와 결합될 수 있다. 제3 전극은 임피던스 정합 회로일 수 있는 필터(148)를 통해 제2 전력 소스(150)와 결합될 수 있다. 제2 전력 소스(150)는 DC 전력, 펄스형 DC 전력, RF 바이어스 전력, 펄스형 RF 소스 또는 바이어스 전력, 또는 이러한 또는 다른 전원들의 조합일 수 있다. 일부 실시예들에서, 제2 전력 소스(150)는 RF 바이어스 전력일 수 있다.
[0034] 도 1의 덮개 어셈블리(106) 및 기판 지지부(104)는 플라즈마 또는 열 프로세싱을 위한 임의의 프로세싱 챔버와 함께 사용될 수 있다. 동작 시에, 프로세싱 챔버(100)는 프로세싱 볼륨(120) 내의 플라즈마 조건들의 실시간 제어를 제공할 수 있다. 기판(103)은 기판 지지부(104) 상에 배치될 수 있고, 프로세스 가스들이 임의의 원하는 유동 계획에 따라 유입구(114)를 사용하여 덮개 어셈블리(106)를 통해 유동될 수 있다. 가스들은 유출구(152)를 통해 프로세싱 챔버(100)를 빠져나갈 수 있다. 전력이 가스 분배기(112)와 결합되어 프로세싱 볼륨(120)에서 플라즈마를 설정할 수 있다. 일부 실시예들에서, 기판에는 제3 전극(124)을 사용하여 전기 바이어스가 걸릴 수 있다.
[0035] 프로세싱 볼륨(120)에서 플라즈마에 에너지를 공급할 때, 플라즈마와 제1 전극(108) 간에 전위 차가 설정될 수 있다. 플라즈마와 제2 전극(122) 간에 전위 차가 또한 설정될 수 있다. 이어서, 전자 제어기들(134, 140)은 2개의 튜닝 회로들(128, 136)에 의해 표현되는 접지 경로들의 유동 특성들을 조정하는 데 사용될 수 있다. 중심으로부터 에지까지의 플라즈마 밀도 균일성 및 증착률의 독립적인 제어를 제공하기 위해, 제1 튜닝 회로(128) 및 제2 튜닝 회로(136)에 설정점이 전달될 수 있다. 전자 제어기들이 둘 다 가변 커패시터들일 수 있는 실시예들에서, 전자 센서들은 독립적으로 증착률을 최대화하고 두께 불균일성을 최소화하도록 가변 커패시터들을 조정할 수 있다.
[0036] 튜닝 회로들(128, 136) 각각은 개개의 전자 제어기들(134, 140)을 사용하여 조정될 수 있는 가변 임피던스를 가질 수 있다. 전자 제어기들(134, 140)이 가변 커패시터들인 경우, 가변 커패시터들 각각의 커패시턴스 범위, 및 제1 인덕터(132A) 및 제2 인덕터(132B)의 인덕턴스들은 임피던스 범위를 제공하도록 선택될 수 있다. 이러한 범위는 각각의 가변 커패시터의 커패시턴스 범위에서 최소치를 가질 수 있는 플라즈마의 주파수 및 전압 특징들에 의존할 수 있다. 그러므로 제1 전자 제어기(134)의 커패시턴스가 최소 또는 최대일 때, 제1 튜닝 회로(128)의 임피던스가 높을 수 있고, 이는 기판 지지부 위에 최소 공중(aerial) 또는 측 방향 커버리지를 갖는 플라즈마 형상을 야기할 수 있다. 제1 전자 제어기(134)의 커패시턴스가 제1 튜닝 회로(128)의 임피던스를 최소화하는 값에 접근할 때, 플라즈마의 공중 커버리지가 최대로 성장하여, 기판 지지부(104)의 전체 작업 영역을 효과적으로 커버할 수 있다. 제1 전자 제어기(134)의 커패시턴스가 최소 임피던스 설정에서 벗어날 때, 플라즈마 형상은 챔버 벽들로부터 수축될 수 있고, 기판 지지부의 공중 커버리지가 감소될 수 있다. 제2 전자 제어기(140)의 커패시턴스가 변경될 수 있기 때문에, 제2 전자 제어기(140)는 기판 지지부 위의 플라즈마의 공중 커버리지를 증가 및 감소시키는 유사한 효과를 가질 수 있다.
[0037] 전자 센서들(130, 138)은 폐쇄 루프에서 개개의 회로들(128, 136)을 튜닝하는 데 사용될 수 있다. 사용되는 센서의 타입에 따라, 전류 또는 전압에 대한 설정점이 각각의 센서에 설치될 수 있고, 센서에는 설정점으로부터의 편차를 최소화하도록 각각의 개별 전자 제어기(134, 140)에 대한 조정을 결정하는 제어 소프트웨어가 제공될 수 있다. 결과적으로, 플라즈마 형상은 프로세싱 동안 선택되고 동적으로 제어될 수 있다. 상기한 논의가 가변 커패시터들일 수 있는 전자 제어기들(134, 140)에 기반하지만, 조정 가능한 특징을 갖는 임의의 전자 컴포넌트가 조정 가능한 임피던스를 갖는 튜닝 회로들(128, 136)을 제공하는 데 사용될 수 있다고 이해되어야 한다.
[0038] 도 2는 본 기술의 일부 실시예들에 따른 반도체 기판 프로세싱 방법(200)의 예시적인 동작들을 도시한다. 이 방법은 위에서 설명된 프로세싱 챔버(100)를 포함하는 다양한 프로세싱 챔버들에서 수행될 수 있다. 방법(200)은 다수의 선택적인 동작들을 포함할 수 있으며, 이는 본 기술에 따른 방법들의 일부 실시예들과 구체적으로 연관될 수 있거나 연관되지 않을 수 있다. 예를 들어, 동작들 중 다수가 더 넓은 범위의 구조적 형성을 제공하기 위해 설명되지만, 이들은 기술에 중요하지 않거나, 용이하게 인식되는 바와 같이 대안적인 방법에 의해 수행될 수 있다. 방법(200)은 도 3a - 도 3d에 개략적으로 도시된 동작들을 설명할 수 있으며, 그 예시들이 방법(200)의 동작들과 함께 설명될 것이다. 도면들은 단지 부분적인 개략도들만을 예시하며, 기판은 도면들에 예시된 바와 같이 다양한 특징들 및 양상들을 갖는 임의의 수의 추가 재료들 및 피처들을 포함할 수 있다고 이해되어야 한다.
[0039] 방법(200)은 열거된 동작들의 개시 전에 추가 동작들을 포함할 수 있다. 예를 들어, 추가 프로세싱 동작들은 반도체 기판 상에 구조들을 형성하는 것을 포함할 수 있으며, 이는 재료의 형성 및 제거를 모두 포함할 수 있다. 방법(200)이 수행될 수 있는 챔버에서 이전의 프로세싱 동작들이 수행될 수 있거나, 또는 방법(200)이 수행될 수 있는 반도체 프로세싱 챔버 내로 기판을 전달하기 전에 하나 이상의 다른 프로세싱 챔버들에서 프로세싱이 수행될 수 있다. 그럼에도, 방법(200)은 선택적으로, 위에서 설명된 프로세싱 챔버(100) 또는 위에서 설명된 바와 같은 컴포넌트들을 포함할 수 있는 다른 챔버들과 같은 반도체 프로세싱 챔버의 프로세싱 구역에 반도체 기판을 전달하는 단계를 포함할 수 있다. 기판은, 기판 지지부(104)와 같은 페디스털일 수 있고 위에서 설명된 프로세싱 볼륨(120)과 같은 챔버의 프로세싱 구역에 상주할 수 있는 기판 지지부 상에 증착될 수 있다. 예시적인 기판(305)이 도 3a에 예시된다. 기판(305)은 질화물, 산화물, 탄화물, 또는 반도체 프로세싱에서 유용할 수 있는 임의의 다른 막 또는 층을 포함할 수 있다. 도 3a에는 단일 층만이 도시되지만, 기판(305)은 하나 이상의 추가 층들을 포함할 수 있다.
[0040] 일부 실시예들에서, 기판(305)은 전처리될 수 있다. 예를 들어, 동작(205)에서, 수소 및 질소 함유 전구체, 이를테면 암모니아, 및/또는 질소 함유 전구체, 이를테면 이질소(dinitrogen)와 수소 함유 전구체, 이를테면 이원자 수소의 조합이 프로세싱 챔버의 프로세싱 구역 내로 유동되어, 기판(305)을 전처리하기 위한 플라즈마를 형성할 수 있다. 이러한 전처리는 후속하여 증착되는 하드 마스크의 기판(305)에 대한 접착을 개선할 수 있다. 특정 이론에 얽매이게 되는 것으로 의도하지 않으면서, 개선된 접착은 부분적으로는, 기판(305) 내로의 질소 주입, 또는 질소 및 기판 재료에 의해 형성될 수 있는 질화물, 이를테면 실리콘 질화물로 인해 달성될 수 있다. 주입된 질소 및/또는 형성된 질화물은 증착될 하드 마스크 재료, 이를테면 붕소 함유 하드 마스크 재료의 격자 상수에 더 근접하도록 기판(305)의 격자 상수를 수정할 수 있다. 개선된 격자 매치는 기판(305)에 대한 하드 마스크 재료의 접착을 개선할 수 있다. 개선된 접착은 또한 부분적으로는, 형성될 수 있는 수소 종결 표면, 이를테면 수소 종결 실리콘 표면으로 인해 달성될 수 있다. 아래에서 더 상세히 논의될 바와 같이, 개선된 접착은 하드 마스크의 후속 가열 동안, 증착된 하드 마스크의 박리 또는 균열을 감소시키거나 제거할 수 있다. 전처리의 완료 시에, 프로세싱 구역은 임의의 잔류 수소 및 질소 함유 전구체, 질소 함유 전구체 및/또는 수소 함유 전구체를 제거하도록 퍼지(purge)될 수 있다.
[0041] 동작(210)에서, 제1 전구체, 이를테면 붕소 함유 전구체가 프로세싱 챔버의 프로세싱 구역에 전달될 수 있다. 응용들에 따라, 일부 실시예들에서, 방법(200)은 동작(215)에서, 프로세싱 챔버의 프로세싱 구역에 제2 전구체를 전달하는 단계를 더 포함할 수 있다. 예를 들어, 일부 실시예들에서는, 게르마늄 및 붕소를 함유하는 하드 마스크가 특정 응용들에 적합할 수 있다. 따라서 동작(215)에서, 게르마늄 함유 전구체가 챔버의 프로세싱 구역 내로 전달될 수 있다. 일부 실시예들에서는, 산소 및 붕소를 함유하는 하드 마스크가 특정 응용들에 적합할 수 있다. 따라서 동작(215)에서, 산소 함유 전구체가 프로세싱 챔버의 프로세싱 구역 내로 전달될 수 있다. 일부 실시예들에서는, 실리콘 및 붕소를 함유하는 하드 마스크가 특정 응용들에 적합할 수 있다. 따라서 동작(215)에서, 실리콘 함유 전구체가 챔버의 프로세싱 구역 내로 전달될 수 있다. 일부 실시예들에서는, 탄소 및 붕소를 함유하는 하드 마스크가 특정 응용들에 적합할 수 있다. 따라서 동작(215)에서, 탄소 함유 전구체가 챔버의 프로세싱 구역 내로 전달될 수 있다. 일부 실시예들에서는, 질소 및 붕소를 함유하는 하드 마스크가 특정 응용들에 적합할 수 있다. 따라서 동작(215)에서, 질소 함유 전구체가 챔버의 프로세싱 구역 내로 전달될 수 있다. 일부 실시예들에서는, 인 및 붕소를 함유하는 하드 마스크가 특정 응용들에 적합할 수 있다. 따라서 동작(215)에서, 인 함유 전구체가 챔버의 프로세싱 구역 내로 전달될 수 있다.
[0042] 특정 응용들에 따라, 적절한 원소 조성들을 갖는 하드 마스크를 형성하도록 다양한 다른 전구체들이 프로세싱 구역 내로 전달될 수 있다. 일부 실시예들에서, 동작(215)은 생략될 수 있다. 따라서 형성된 하드 마스크는 실리콘, 게르마늄, 산소, 탄소, 질소 또는 인을 포함하지 않을 수 있다. 형성된 하드 마스크는 실질적으로 붕소만을 포함할 수 있지만, 아래에서 논의될 바와 같이 소량의 수소가 혼입될 수 있다. 하드 마스크의 원소 조성은 응용에 따라 달라질 수 있지만, 본 명세서에서 설명되는 하드 마스크는 일반적으로, 높은 함량의 붕소, 예컨대 50% 이상, 약 55% 이상, 약 60% 이상, 약 65% 이상, 약 70% 이상, 약 75% 이상, 약 80% 이상, 약 85% 이상, 약 90% 이상, 약 95% 이상, 약 96% 이상, 약 97% 이상, 약 98% 이상, 약 99% 이상, 또는 더 높은 함량의 붕소를 포함할 수 있다. 붕소 함량을 증가시킴으로써, 예컨대 붕소 함량을 50%보다 높게 증가시킴으로써, 감소된 흡광 계수들, 증가된 증착률, 증가된 에칭 선택성 및/또는 다른 개선된 하드 마스크 특성들을 특징으로 할 수 있는 증가된 광학적 투명도가 달성될 수 있다. 붕소 함량이 50% 미만일 수 있는 경우, 위에서 언급된 하드 마스크의 특성들 중 하나 이상, 이를테면 높은 광학적 투명도, 낮은 흡광 계수들, 높은 증착률, 높은 에칭 선택성 등이 달성되지 않을 수 있다.
[0043] 일부 실시예들에서, 전구체들 중 하나 이상은 하드 마스크 내의 다양한 원소들의 상이한 수준들의 혼입을 달성하도록 희석 가스에 의해 희석될 수 있다. 일부 실시예들에서, 희석 가스는 수소 함유 희석 가스, 이를테면 이원자 수소를 포함할 수 있다. 희석 가스는 프로세싱 챔버 내로 전달되는 전구체들 중 하나 이상의 전구체들의 농도를 조정하도록 전구체들 중 하나 이상과 혼합될 수 있다. 따라서 상이한 응용들에 대해 하드 마스크 내의 각각의 원소의 다양한 혼입들이 달성될 수 있다. 일부 실시예들에서, 하드 마스크에서 붕소, 게르마늄, 산소, 탄소, 질소 및/또는 인의 원하는 농도 또는 혼입을 달성하도록 전구체들을 프로세싱 챔버 내로 전달하기 전에, 희석 가스가 붕소 함유 전구체, 게르마늄 함유 전구체, 산소 함유 전구체, 탄소 함유 전구체, 질소 함유 전구체 및/또는 인 함유 전구체 중 하나 이상과 혼합될 수 있다. 일부 실시예들에서, 희석 가스는 하나 이상의 전구체들과 혼합되지 않고 프로세싱 챔버의 프로세싱 구역 내로 개별적으로 유동될 수 있다. 프로세싱 챔버 내로의 전달 전에 희석 가스를 전구체들 중 하나 이상과 혼합하고 그리고/또는 프로세싱 챔버 내로 개별적으로 희석 가스를 전달함으로써, 향상된 막 품질을 위해 프로세싱 챔버 내부의 증착 조건에 대한 교란을 제한하고 그리고/또는 전체 유량의 변화를 제한하도록 다양한 전구체들 및/또는 희석 가스의 유량들이 제어될 수 있다.
[0044] 일부 실시예들에서, 플라즈마 강화 화학 기상 증착과 같은 플라즈마 강화 증착이 본 기술의 일부 실시예들에서 수행될 수 있다. 예를 들어, 동작(220)에서, 전달된 전구체들은 모두 프로세싱 챔버의 프로세싱 구역 내에 플라즈마를 형성하는 데 사용될 수 있으며, 이는 재료 반응들 및 증착을 가능하게 할 수 있다. 일부 실시예들에서는, 동작들(210, 215)에서 전구체들 중 하나 이상을 전달하기 전에, 프로세싱 구역에 불활성 가스, 이를테면 아르곤, 헬륨, 또는 다른 불활성 가스들의 플라즈마가 형성될 수 있다. 따라서 전구체들이 프로세싱 구역 내로 전달될 수 있을 때, 전구체들은 플라즈마에 의해 여기되어 반응들 및 증착 프로세스를 가능하게 할 수 있다. 전구체들을 전달하기 전에 불활성 가스 플라즈마를 형성하는 것은, 전구체들이 초기에 여기될 수 있을 때 플라즈마 전력의 더 양호한 제어를 제공할 수 있고, 그에 따라, 증착되는 하드 마스크의 품질을 개선할 수 있다.
[0045] 동작(225)에서, 이를테면, 도 3b에 도시된 바와 같이, 하드 마스크 층(310)이 기판(305) 상에 증착될 수 있다. 전달되는 전구체들에 따라, 하드 마스크 층(310)은 붕소, 게르마늄, 산소, 실리콘, 탄소, 질소, 인 및/또는 수소 중 하나 이상을 포함하거나 혼입할 수 있다. 일부 실시예들에서, 하드 마스크 층(310)은 실질적으로 붕소만을 포함할 수 있다. 예를 들어, 하드 마스크 층(310)은 적어도 80%의 붕소를 포함할 수 있다. 일부 실시예들에서, 하드 마스크 층(310)에 포함되거나 혼입되는 붕소의 양은 약 80% 이상, 약 82% 이상, 약 84% 이상, 약 86% 이상, 약 88% 이상, 약 90% 이상, 약 92% 이상, 약 94% 이상, 약 96% 이상, 약 98% 이상, 약 99% 이상의 붕소, 또는 그보다 많을 수 있다. 일부 실시예들에서, 하드 마스크 층(310)은 100% 붕소를 포함할 수 있다. 아래에서 추가로 논의될 바와 같이, 붕소의 증가된 함량 또는 혼입은 무엇보다도, 하드 마스크 층(310)의 에칭 선택성을 증가시킬 수 있다.
[0046] 일부 실시예들에서, 하드 마스크 층(310)은 게르마늄 및 붕소를 포함할 수 있다. 하드 마스크 층(310)은 게르마늄보다 더 많은 함량의 붕소를 포함할 수 있고, 따라서 하드 마스크는 또한 게르마늄 도핑 붕소 하드 마스크로 지칭될 수 있다. 응용에 따라, 하드 마스크 층(310)은 20% 이하의 게르마늄을 포함할 수 있다. 일부 실시예들에서, 하드 마스크 층(310)에 포함되거나 혼입되는 게르마늄의 양은 약 20% 이하, 약 18% 이하, 약 16% 이하, 약 14% 이하, 약 12% 이하, 약 10% 이하, 약 9% 이하, 약 8% 이하, 약 7% 이하, 약 6% 이하, 약 5% 이하, 약 4% 이하, 약 3% 이하, 약 2% 이하, 약 1% 이하, 또는 그 미만일 수 있다. 일부 실시예들에서, 게르마늄과 붕소를 모두 포함할 수 있는 하드 마스크 층(310)에 포함되거나 혼입되는 붕소의 양은 적어도 80%일 수 있고, 약 80% 이상, 약 82% 이상, 약 84% 이상, 약 86% 이상, 약 88% 이상, 약 90% 이상, 약 91% 이상, 약 92% 이상, 약 93% 이상, 약 94% 이상, 약 95% 이상, 약 96% 이상, 약 97% 이상, 약 98% 이상, 약 99% 이상, 또는 그보다 더 많을 수 있다. 아래에서 추가로 논의될 바와 같이, 게르마늄을 혼입함으로써, 하드 마스크 층(310)의 개선된 에칭 선택성, 추가로 감소된 흡광 계수 및/또는 다른 이점들이 획득될 수 있다.
[0047] 일부 실시예들에서, 하드 마스크 층(310)은 산소 및 붕소를 포함할 수 있다. 하드 마스크 층(310)은 산소보다 더 많은 함량의 붕소를 포함할 수 있고, 따라서 하드 마스크는 또한 산소 도핑 붕소 하드 마스크로 지칭될 수 있다. 응용에 따라, 하드 마스크 층(310)은 20% 이하의 산소를 포함할 수 있다. 일부 실시예들에서, 하드 마스크 층(310)에 포함되거나 혼입되는 산소의 양은 약 20% 이하, 약 18% 이하, 약 16% 이하, 약 14% 이하, 약 12% 이하, 약 10% 이하, 약 9% 이하, 약 8% 이하, 약 7% 이하, 약 6% 이하, 약 5% 이하, 약 4% 이하, 약 3% 이하, 약 2% 이하, 약 1% 이하, 또는 그 미만일 수 있다. 일부 실시예들에서, 산소와 붕소를 모두 포함할 수 있는 하드 마스크 층(310)에 포함되거나 혼입되는 붕소의 양은 적어도 80%일 수 있고, 약 80% 이상, 약 82% 이상, 약 84% 이상, 약 86% 이상, 약 88% 이상, 약 90% 이상, 약 91% 이상, 약 92% 이상, 약 93% 이상, 약 94% 이상, 약 95% 이상, 약 96% 이상, 약 97% 이상, 약 98% 이상, 약 99% 이상, 또는 그보다 더 많을 수 있다. 아래에서 추가로 논의될 바와 같이, 고 붕소 함량 하드 마스크 재료에 산소를 혼입시키는 것은 특히, 흡광 계수를 더 감소시킬 수 있다.
[0048] 일부 실시예들에서, 하드 마스크 층(310)은 실리콘 및 붕소를 포함할 수 있다. 하드 마스크 층(310)은 실리콘보다 훨씬 더 높은 함량의 붕소를 포함할 수 있고, 하드 마스크는 또한 실리콘 도핑 고 붕소 함량 하드 마스크로 지칭될 수 있다. 응용에 따라, 하드 마스크 층(310)은 5% 이하의 실리콘을 포함할 수 있다. 일부 실시예들에서, 하드 마스크 층(310)에 포함되거나 혼입되는 실리콘의 양은 약 5% 이하, 약 4.5% 이하, 약 4% 이하, 약 3.5% 이하, 약 3% 이하, 약 2.5% 이하, 약 2% 이하, 약 1.5% 이하, 약 1% 이하, 약 0.75% 이하, 약 0.5% 이하, 약 0.25% 이하, 또는 그 미만일 수 있다. 일부 실시예들에서, 실리콘 도핑 고 붕소 함량 하드 마스크 층(310)에 포함되거나 혼입되는 붕소의 양은 적어도 80%일 수 있고, 약 80% 이상, 약 82% 이상, 약 84% 이상, 약 86% 이상, 약 88% 이상, 약 90% 이상, 약 91% 이상, 약 92% 이상, 약 93% 이상, 약 94% 이상, 약 95% 이상, 약 96% 이상, 약 97% 이상, 약 98% 이상, 약 99% 이상, 또는 그보다 더 많을 수 있다. 하드 마스크 층(310)의 나머지는 소량의 수소를 포함할 수 있다.
[0049] 일부 실시예들에서, 하드 마스크 층(310)은 탄소 및 붕소를 포함할 수 있다. 하드 마스크 층(310)은 탄소보다 더 많은 함량의 붕소를 포함할 수 있고, 따라서 하드 마스크는 또한 탄소 도핑 붕소 하드 마스크로 지칭될 수 있다. 응용에 따라, 하드 마스크 층(310)은 10% 이하의 탄소를 포함할 수 있다. 일부 실시예들에서, 하드 마스크 층(310)에 포함되거나 혼입되는 탄소의 양은 약 10% 이하, 약 9% 이하, 약 8% 이하, 약 7% 이하, 약 6% 이하, 약 5% 이하, 약 4% 이하, 약 3% 이하, 약 2% 이하, 약 1% 이하, 또는 그 미만일 수 있다. 일부 실시예들에서, 탄소와 붕소를 모두 포함할 수 있는 하드 마스크 층(310)에 포함되거나 혼입되는 붕소의 양은 적어도 80%일 수 있고, 약 80% 이상, 약 82% 이상, 약 84% 이상, 약 86% 이상, 약 88% 이상, 약 90% 이상, 약 91% 이상, 약 92% 이상, 약 93% 이상, 약 94% 이상, 약 95% 이상, 약 96% 이상, 약 97% 이상, 약 98% 이상, 약 99% 이상, 또는 그보다 더 많을 수 있다. 하드 마스크 층(310)의 나머지는 소량의 수소를 포함할 수 있다.
[0050] 일부 실시예들에서, 하드 마스크 층(310)은 질소 및 붕소를 포함할 수 있다. 하드 마스크 층(310)은 질소보다 더 많은 함량의 붕소를 포함할 수 있고, 따라서 하드 마스크는 또한 질소 도핑 붕소 하드 마스크로 지칭될 수 있다. 응용에 따라, 하드 마스크 층(310)은 10% 이하의 질소를 포함할 수 있다. 일부 실시예들에서, 하드 마스크 층(310)에 포함되거나 혼입되는 질소의 양은 약 10% 이하, 약 9% 이하, 약 8% 이하, 약 7% 이하, 약 6% 이하, 약 5% 이하, 약 4% 이하, 약 3% 이하, 약 2% 이하, 약 1% 이하, 또는 그 미만일 수 있다. 일부 실시예들에서, 질소와 붕소를 모두 포함할 수 있는 하드 마스크 층(310)에 포함되거나 혼입되는 붕소의 양은 적어도 80%일 수 있고, 약 80% 이상, 약 82% 이상, 약 84% 이상, 약 86% 이상, 약 88% 이상, 약 90% 이상, 약 91% 이상, 약 92% 이상, 약 93% 이상, 약 94% 이상, 약 95% 이상, 약 96% 이상, 약 97% 이상, 약 98% 이상, 약 99% 이상, 또는 그보다 더 많을 수 있다. 하드 마스크 층(310)의 나머지는 소량의 수소를 포함할 수 있다.
[0051] 일부 실시예들에서, 하드 마스크 층(310)은 인 및 붕소를 포함할 수 있다. 하드 마스크 층(310)은 인보다 더 많은 함량의 붕소를 포함할 수 있고, 따라서 하드 마스크는 또한 인 도핑 붕소 하드 마스크로 지칭될 수 있다. 응용에 따라, 하드 마스크 층(310)은 10% 이하의 인을 포함할 수 있다. 일부 실시예들에서, 하드 마스크 층(310)에 포함되거나 혼입되는 인의 양은 약 10% 이하, 약 9% 이하, 약 8% 이하, 약 7% 이하, 약 6% 이하, 약 5% 이하, 약 4% 이하, 약 3% 이하, 약 2% 이하, 약 1% 이하, 또는 그 미만일 수 있다. 일부 실시예들에서, 인과 붕소를 모두 포함할 수 있는 하드 마스크 층(310)에 포함되거나 혼입되는 붕소의 양은 적어도 80%일 수 있고, 약 80% 이상, 약 82% 이상, 약 84% 이상, 약 86% 이상, 약 88% 이상, 약 90% 이상, 약 91% 이상, 약 92% 이상, 약 93% 이상, 약 94% 이상, 약 95% 이상, 약 96% 이상, 약 97% 이상, 약 98% 이상, 약 99% 이상, 또는 그보다 더 많을 수 있다. 하드 마스크 층(310)의 나머지는 소량의 수소를 포함할 수 있다.
[0052] 일부 실시예들에서, 수소가 희석 가스로서 사용될 수 있는 경우, 하드 마스크 층(310)은 비교적 적은 양의 수소, 예컨대 20% 이하의 수소를 더 포함할 수 있다. 일부 실시예들에서, 하드 마스크 층(310)에 포함되거나 혼입되는 수소의 양은 약 20% 이하, 약 18% 이하, 약 16% 이하, 약 14% 이하, 약 12% 이하, 약 10% 이하, 약 9% 이하, 약 8% 이하, 약 7% 이하, 약 6% 이하, 약 5% 이하, 약 4% 이하, 약 3% 이하, 약 2% 이하, 약 1% 이하, 약 0.8% 이하, 약 0.6% 이하, 약 0.4% 이하, 약 0.2% 이하, 약 0.1% 이하, 또는 그 미만일 수 있다. 일부 실시예들에서, 하드 마스크 층(310)은 수소를 포함하지 않을 수 있다.
[0053] 일부 실시예들에서, 선택적인 또는 추가적인 가열 동작(230)이 수행될 수 있다. 일부 실시예들에서, 증착되는 하드 마스크 내의 수소 함량을 감소시키도록 가열 동작(230)이 수행될 수 있다. 일부 실시예들에서, 증착된 하드 마스크는, 기판(305) 상에 구조들을 형성하기 위한 증착 및/또는 에칭 동작들과 같은 다른 프로세싱 요구들을 위한 후속 동작들 동안, 더 높은 온도에 노출되고, 그에 따라 가열될 수 있다. 위에서 논의된 바와 같이, 일부 실시예들에서, 하드 마스크 층(310)을 증착하기 전에, 위에서 논의된 전처리 동작(205)과 같은 전처리 동작이 수행되어 하드 마스크 층(310)과 기판(305) 사이의 접착을 개선할 수 있다. 전처리 동작을 수행함으로써, 후속 가열 동안 또는 하드 마스크 층이 비교적 높은 온도에 노출될 수 있는 경우, 박리 또는 균열이 방지될 수 있다. 응용에 따라, 하드 마스크 층(310)을 포함하는 기판(305)은 약 500℃ 이상, 약 550℃ 이상, 약 600℃ 이상, 약 650℃ 이상, 또는 더 높은 온도로 가열될 수 있다. 하드 마스크 층(310)은 약 1초 내지 약 60분, 약 10초 내지 약 30분, 약 30초 내지 약 10분, 또는 약 1분 내지 약 5분의 기간 동안 가열될 수 있다. 일부 실시예들에서, 하드 마스크 층(310)은 약 5분 내지 약 55분, 약 10분 내지 약 50분, 약 15분 내지 약 45분, 약 20분 내지 약 40분, 또는 약 25분 내지 약 35분의 기간 동안 가열될 수 있다. 본 명세서에서 설명되는 하나 이상의 원소 조성들을 갖는 하드 마스크 층(310)은 증착된 하드 마스크 층에서 균열선들을 나타내지 않을 수 있고, 그리고/또는 가열 동작의 완료 시에 어떠한 박리도 관찰되지 않을 수 있다. 예를 들어, 실질적으로 순수한 붕소를 함유하는 하드 마스크가 약 30분의 기간 동안 약 600℃에서 가열될 수 있을 때는, 증착된 하드 마스크 층에서 박리 또는 균열선들이 관찰되지 않을 수 있다. 따라서 본 명세서에서 설명되는 하드 마스크 층(310)은 양호한 열적 안정성을 입증하고 양호한 접착을 제공할 수 있으며, 이는 다양한 다른 프로세싱 동작들 동안에 기판(305)이 후속하여 가열될 때 유리할 수 있다.
[0054] 일부 실시예들에서, 방법(200)은 선택적으로 또는 추가로 동작(235)에서, 이를테면 도 3c에 도시된 바와 같이, 하드 마스크 층(310)의 최상부 상에 에칭 패턴(315)을 형성하는 단계, 및 이를테면, 도 3d에 도시된 바와 같이, 하드 마스크 층(310)에 홀(320)을 생성하도록 하드 마스크 층(310)을 에칭하는 단계를 포함할 수 있다. 일부 실시예들에서, 에칭 패턴(315)은 이후에 제거될 수 있고, 에칭된 하드 마스크 층(310)은 기판(305) 상의 하드 마스크 층(310) 아래의 하나 이상의 층들을 에칭하는 데 이용될 수 있다. 도 3d에는 단 하나의 홀(320)만이 도시되지만, 응용에 따라, 하드 마스크 층(310)에 에칭된 하나를 넘는 홀(320)이 있을 수 있고, 일부 실시예들에서, 도 3d에 도시된 에칭된 홀(320)과 유사한 수십, 수백 또는 수천 개의 홀들이 있을 수 있다. 에칭된 홀들은 예컨대, 약 10:1 이상의 매우 높은 종횡비들 또는 높이 대 폭 비들을 특징으로 할 수 있다. 일부 실시예들에서, 에칭된 홀들의 종횡비들은 약 20:1 이상, 약 50:1 이상, 약 75:1 이상, 약 100:1 이상, 또는 훨씬 더 클 수 있다.
[0055] 종래의 하드 마스크 재료들, 이를테면 비정질 실리콘은 종래의 하드 마스크 재료들에 의해 제공되는 비교적 낮은 에칭 선택성으로 인해, 에칭된 홀들의 최상부에서부터 최하부까지 균일한 에칭을 달성하는 데 어려움을 갖는다. 본 명세서에서 설명되는 하드 마스크 재료들은 종래의 하드 마스크 재료들에 비해 개선된 에칭 선택성을 나타내며, 따라서 균일한 최상부 대 최하부 에칭을 가능하게 할 수 있다. 예를 들어, 본 명세서에서 설명되는 다양한 하드 마스크 재료들은 약 1.5:1 이상, 약 2:1 이상, 약 2.5:1 이상, 약 3:1 이상, 약 3.5:1 이상, 약 4:1 이상, 약 4.5:1 이상, 약 5:1 이상, 또는 더 클 수 있는, 비정질 실리콘에 대한 에칭 선택성을 가질 수 있다.
[0056] 추가로, 본 발명자들은 본 명세서에서 설명되는 바와 같이, 붕소 함량을 증가시키고 그리고/또는 적절한 도펀트들, 이를테면 게르마늄, 산소, 탄소, 질소, 인 등으로 붕소를 도핑함으로써, 하드 마스크의 더 높아진 에칭 선택성이 달성될 수 있다는 것을 관찰하였다. 일부 실시예들에서, 30% 실리콘 도핑 65% 붕소 하드 마스크 재료로 지칭될 수 있는 약 30%의 실리콘 및 65%의 붕소를 갖는 실리콘 도핑 붕소 하드 마스크 재료와 비교할 때, 본 명세서에서 설명되는 다양한 하드 마스크 재료들은 다양한 실시예들에서 30% 실리콘 도핑 65% 붕소 하드 마스크 재료에 대해 1:1보다 큰, 예컨대 약 1.1:1 이상, 약 1.2:1 이상, 약 1.3:1 이상, 약 1.4:1 이상, 약 1.5:1 이상, 약 1.6:1 이상, 약 1.7:1 이상, 약 1.8:1 이상, 약 1.9:1 이상, 약 2:1 이상, 또는 더 큰 에칭 선택성을 가질 수 있다. 30% 실리콘 도핑 65% 붕소 하드 마스크 재료가 본 명세서에서 설명되는 다른 하드 마스크 재료들과 비교되지만, 30% 실리콘 도핑 65% 붕소 하드 마스크 재료는 또한 본 명세서에서 설명되는 고 붕소 함량 하드 마스크 재료들의 일 실시예라는 점이 주목된다. 비교는 단지 본 명세서에서 이해를 돕기 위해 논의된다.
[0057] 일부 실시예들에서, 하드 마스크 재료가 적어도 80%의 붕소 및 5% 미만의 실리콘의 고 붕소 함량, 이를테면 위에서 설명된 실리콘 도핑 고 붕소 함량 하드 마스크 재료들 중 임의의 재료를 함유할 수 있을 때, 하드 마스크 재료는 30% 실리콘 도핑 65% 붕소 하드 마스크 재료에 대해 약 1.4:1 이상, 약 1.5:1 이상, 약 1.6:1 이상, 약 1.7:1 이상, 또는 더 큰 에칭 선택성을 가질 수 있다. 하드 마스크 재료가 높은 붕소 함량을 함유할 수 있거나, 실질적으로 모든 붕소, 이를테면 위에서 설명된 고 붕소 함량 하드 마스크 재료들 중 임의의 재료, 예컨대 소량의 수소 혼입으로, 그러나 실리콘은 없이 적어도 80%의 붕소를 함유할 수 있을 때, 하드 마스크 재료는 30% 실리콘 도핑 65% 붕소 하드 마스크 재료에 대해 약 1.5:1 이상, 약 1.6:1 이상, 약 1.7:1 이상, 약 1.8:1 이상, 약 1.9:1 이상, 약 2:1 이상, 또는 더 큰 에칭 선택성을 가질 수 있다. 하드 마스크 재료가 게르마늄 도핑 붕소, 이를테면 위에서 설명된 게르마늄 도핑된 붕소 재료들 중 임의의 재료를 함유할 수 있을 때, 게르마늄 도핑 붕소 하드 마스크 재료는 30% 실리콘 도핑 65% 붕소 하드 마스크 재료에 대해 약 1.5:1 이상, 약 1.6:1 이상, 약 1.7:1 이상, 약 1.8:1 이상, 또는 더 큰 에칭 선택성을 가질 수 있다. 하드 마스크 재료가 산소 도핑 붕소, 이를테면 위에서 설명된 산소 도핑 붕소 재료들 중 임의의 재료를 함유할 수 있을 때, 산소 도핑 붕소 하드 마스크 재료는 30% 실리콘 도핑 65% 붕소 하드 마스크 재료에 대해 약 1.2:1 이상, 약 1.3:1 이상, 약 1.4:1 이상, 약 1.5:1 이상, 또는 더 큰 에칭 선택성을 가질 수 있다. 하드 마스크 재료가 탄소 도핑 붕소, 이를테면 위에서 설명된 탄소 도핑 붕소 재료들 중 임의의 재료를 함유할 수 있을 때, 탄소 도핑 붕소 하드 마스크 재료는 30% 실리콘 도핑 65% 붕소 하드 마스크 재료에 대해 약 1:1 이상, 약 1.1:1 이상, 약 1.2:1 이상, 약 1.3:1 이상, 약 1.4:1 이상, 약 1.5:1 이상, 또는 더 큰 에칭 선택성을 가질 수 있다. 하드 마스크 재료가 질소 도핑 붕소, 이를테면 위에서 설명된 질소 도핑된 붕소 재료들 중 임의의 재료를 함유할 수 있을 때, 질소 도핑 붕소 하드 마스크 재료는 30% 실리콘 도핑 65% 붕소 하드 마스크 재료에 대해 약 1:1 이상, 약 1.1:1 이상, 약 1.2:1 이상, 약 1.3:1 이상, 약 1.4:1 이상, 약 1.5:1 이상, 또는 더 큰 에칭 선택성을 가질 수 있다. 하드 마스크 재료가 인 도핑 붕소, 이를테면 위에서 설명된 인 도핑 붕소 재료들 중 임의의 재료를 함유할 수 있을 때, 인 도핑 붕소 하드 마스크 재료는 30% 실리콘 도핑 65% 붕소 하드 마스크 재료에 대해 약 1:1 이상, 약 1.1:1 이상, 약 1.2:1 이상, 약 1.3:1 이상, 약 1.4:1 이상, 약 1.5:1 이상, 또는 더 큰 에칭 선택성을 가질 수 있다.
[0058] 다양한 고 붕소 함량 하드 마스크 재료들에 의해 입증된 개선된 에칭 선택성은 종래의 하드 마스크 재료들과 비교하여 훨씬 더 얇은 하드 마스크 층(310)이 이용될 수 있게 할 수 있다. 예를 들어, 기판(305)을 프로세싱하기 위한 다양한 에칭 프로세스들을 효과적으로 실행하기 위해, 비정질 실리콘으로 형성된 하드 마스크 층은 본 명세서에서 설명되는 다양한 하드 마스크 재료들로 형성된 하드 마스크 층(310)과 비교하여 훨씬 더 큰 두께를 갖는 것이 요구될 수 있다. 유사한 에칭 프로세스들을 실행하기 위해, 본 명세서에서 설명되는 바와 같은 하드 마스크 층(310)의 두께는 비정질 실리콘으로 형성된 하드 마스크 층의 두께의 50% 미만, 40% 미만, 30% 미만일 수 있다. 응용들에 따라, 본 명세서에서 설명되는 하드 마스크 층(310)의 두께는 약 4,000Å 이하, 약 3,500Å 이하, 약 3,000Å 이하, 약 2,500Å 이하, 약 2,000Å 이하, 약 1,500Å 이하, 약 1,000Å 이하, 약 500Å 이하, 또는 그 미만일 수 있다.
[0059] 추가로, 본 명세서에서 설명되는 다양한 하드 마스크 재료들로 형성된 하드 마스크 층(310)은 훨씬 더 낮은 흡광 계수가 획득될 수 있게 할 수 있다. 감소된 흡광 계수는 하드 마스크 층(310)의 투명도를 증가시킬 수 있으며, 이는 다양한 에칭 및/또는 증착 프로세스들 동안 기판 정렬을 가능하게 할 수 있다. 일부 실시예들에서, 하드 마스크 층(310)은 633㎚에서 0.3 미만, 0.25 미만, 0.2 미만, 또는 그 미만의 흡광 계수를 가질 수 있다. 예를 들어, 하드 마스크 층(310)이 산소 도핑 붕소를 포함할 수 있을 때, 하드 마스크 층(310)의 흡광 계수는 0.2 미만, 0.19 미만, 0.18 미만, 0.17 미만, 0.16 미만, 0.15 미만, 0.14 미만, 0.13 미만, 0.12 미만, 0.11 미만, 또는 그 미만일 수 있다. 일부 실시예들에서, 하드 마스크 층(310)에서의 산소 혼입 이를테면, 최대 20%의 산소를 증가시킴으로써, 추가로 감소된 흡광 계수, 예컨대 0.1 미만이 달성될 수 있다. 증가된 산소 함량은 또한 더 높은 증착률이 달성되는 것을 가능하게 할 수 있으며, 이는 프로세스 스루풋을 개선할 수 있다. 그러나 증가된 산소 함량은 감소된 에칭 선택성으로 이어질 수 있다. 따라서 응용에 따라, 산소 함량은 감소된 흡광 계수, 개선된 에칭 선택성, 또는 이 둘 모두의 균형을 달성하도록 조정될 수 있다.
[0060] 본 명세서에서 설명되는 다양한 하드 마스크 재료들은 또한, 종래의 하드 마스크 재료들, 이를테면 비정질 실리콘에 의해 제공되는 증착률과 비교하여, 하드 마스크 층(310)을 형성하기 위한 훨씬 더 높은 증착률들을 가능하게 할 수 있다. 예를 들어, 본 명세서에서 설명되는 다양한 하드 마스크 재료들은 약 5,000Å/분 이상, 약 5,500Å/분 이상, 약 6,000Å/분 이상, 약 6,500Å/분 이상, 또는 더 높은 증착률로 증착될 수 있다. 이에 반해, 비정질 실리콘은 약 2,000Å/분의 증착률로만 증착될 수 있다.
[0061] 본 명세서에서 설명되는 다양한 하드 마스크 재료들은 추가로, 높은 모듈러스(modulus) 및/또는 높은 경도와 같은 양호한 기계적 특성들을 제공할 수 있다. 예를 들어, 30% 실리콘 도핑 65% 붕소 하드 마스크 재료는 약 210/22Gpa의 E/H 값 또는 경도 값에 대한 모듈러스를 특징으로 할 수 있다. 붕소 함량이 적어도 80%, 이를테면 적어도 90%로 증가될 수 있고, 실리콘 함량이 5% 미만, 이를테면 3% 미만으로 제한될 수 있는 경우, 실리콘 도핑 고 붕소 함량 하드 마스크 재료는 약 252/25Gpa 이상의 E/H 값을 특징으로 할 수 있다. 하드 마스크 재료가 실질적으로 붕소만을 함유할 수 있는 경우, 예컨대 소량의 수소 혼입으로, 그러나 실리콘은 없이 적어도 90% 또는 적어도 95%의 붕소를 함유할 수 있지만, 하드 마스크 재료는 약 260/26Gpa 이상의 E/H 값을 특징으로 할 수 있다. 하드 마스크 재료가 게르마늄 도핑될 수 있고 높은 붕소 함량, 예컨대 적어도 80%의 붕소, 이를테면 85%를 초과하는 붕소를 포함할 수 있는 경우, 하드 마스크 재료는 267/27Gpa 이상의 E/H 값에 의해 특성화될 수 있다.
[0062] 약 500MPa 내지 약 700MPa, 예컨대 약 550MPa 내지 약 650MPa의 인장 응력이 본 명세서에서 설명되는 하드 마스크 재료들 중 일부에 의해 형성된 하드 마스크들 중 일부에 존재할 수 있다. 종래의 하드 마스크 재료들에 의해 형성된 하드 마스크들에 압축 응력이 존재할 수 있다. 본 명세서에서 설명되는 하드 마스크 재료들에 의해 형성된 하드 마스크에서의 인장 응력은, 증착 동안 플라즈마 전력을 증가시킴으로써 감소될 수 있고 그리고/또는 증착에 후속하여, 위에서 논의된 바와 같은 가열 동작(230)과 같은 어닐링을 통해 완화될 수 있다.
[0063] 고 붕소 함량 하드 마스크들을 형성하기 위해, 임의의 수의 전구체들이 본 기술과 함께 사용될 수 있다. 예를 들어, 본 명세서에서 사용되는 붕소 함유 전구체는 보란(borane)들, 이를테면 보란, 디보란, 또는 다른 다중심 결합 붕소 재료들뿐만 아니라, 고 붕소 함량 하드 마스크들을 생성하는 데 사용될 수 있는 임의의 다른 붕소 함유 재료들을 포함할 수 있다. 본 명세서에서 사용되는 게르마늄 함유 전구체는 임의의 게르마늄 함유 재료들, 이를테면 게르만을 포함할 수 있다. 산소 함유 전구체는 오존, 이원자 산소, 이산화탄소와 같은 탄소 산화물, 일산화이질소와 같은 질소 산화물, 또는 다른 산소 함유 재료들을 포함할 수 있다. 본 명세서에서 사용되는 실리콘 함유 전구체는 임의의 실리콘 함유 재료들, 이를테면 실란, 디실란 및 다른 실리콘 함유 재료들을 포함할 수 있다. 본 명세서에서 사용되는 탄소 함유 전구체는 임의의 탄소 함유 재료들, 이를테면 탄화수소, 예컨대 알칸, 알켄들, 할로겐화 알켄들, 알킨들, 방향족 탄화수소들 또는 다른 탄소 함유 재료들을 포함할 수 있다. 질소 함유 전구체는 임의의 질소 함유 재료들, 이를테면 암모니아, 피리딘, 지방족 아민, 아민들, 니트릴들 또는 다른 질소 함유 재료들을 포함할 수 있다. 인 함유 전구체는 임의의 인 함유 재료들, 이를테면 포스핀을 포함할 수 있다.
[0064] 프로세싱 조건들은 또한, 하드 마스크들의 특성 및/또는 품질에 영향을 미칠 수 있다. 예를 들어, 일부 실시예들에서, 하드 마스크 층을 증착할 때, 기판은 약 400℃ 이상의 온도로 유지될 수 있고, 약 420℃ 이상, 약 440℃ 이상, 약 460℃ 이상, 약 480℃ 이상, 약 500℃ 이상, 약 520℃ 이상, 약 540℃ 이상, 약 550℃ 이상, 또는 더 높은 온도로 유지될 수 있다. 본 발명자들은, 상승된 증착 온도들에 따라, 증가된 증착률들이 달성될 수 있지만, 응력 및/또는 흡광 계수가 또한 증가할 수 있다는 것을 관찰하였다. 따라서 증착 온도는 더 높은 증착률들, 더 낮은 흡광 계수들, 더 낮은 응력 레벨들, 또는 상기의 균형을 달성하도록 선택될 수 있다. 일부 실시예들에서, 증착된 층의 흡광 계수 및/또는 응력을 비교적 낮게 유지하면서, 높은 증착률들을 달성하도록 하드 마스크 층을 증착할 때 기판이 약 480℃로 가열될 수 있다.
[0065] 일부 실시예들에서, 플라즈마는 용량 결합 플라즈마 소스를 사용하여 생성될 수 있다. 하드 마스크 증착 동안의 프로세싱 압력은 약 20Torr 이하, 약 15Torr 이하, 약 10Torr 이하, 약 9Torr 이하, 약 8Torr 이하, 약 7Torr 이하, 약 6Torr 이하, 약 5Torr 이하, 약 4Torr 이하, 약 3Torr 이하, 약 2Torr 이하, 또는 그 미만으로 유지될 수 있다. 하드 마스크 증착 동안의 플라즈마 전력은 약 100W 내지 3,000W로 유지될 수 있으며, 다양한 실시예들에서는 약 200W 내지 약 2,000W, 약 300W 내지 약 1,000W, 약 400W 내지 약 700W, 또는 약 500W 내지 약 600W로 유지될 수 있다.
[0066] 일부 실시예들에서, 플라즈마는 유도 결합 플라즈마 소스를 사용하여 생성될 수 있다. 하드 마스크 증착 동안의 프로세싱 압력은 약 1millitorr 내지 약 200millitorr로 유지될 수 있다. 일부 실시예들에서, 프로세싱 압력은 약 200millitorr 이하, 약 150millitorr 이하, 약 100millitorr 이하, 약 90millitorr 이하, 약 80millitorr 이하, 약 70millitorr 이하, 약 60millitorr 이하, 약 50millitorr 이하, 약 40millitorr 이하, 약 30millitorr 이하, 약 20millitorr 이하, 약 10millitorr 이하, 약 9millitorr 이하, 약 8millitorr 이하, 약 7millitorr 이하, 약 6millitorr 이하, 약 5millitorr 이하, 약 4millitorr 이하, 약 3millitorr 이하, 약 2millitorr 이하, 또는 그 미만으로 유지될 수 있다. 하드 마스크 증착 동안의 플라즈마 전력은 약 1㎾ 내지 약 20㎾로 유지될 수 있으며, 다양한 실시예들에서는 약 1㎾ 내지 약 18㎾, 약 2㎾ 내지 약 15㎾, 약 3㎾ 내지 약 12㎾, 또는 약 5㎾ 내지 약 10㎾로 유지될 수 있다.
[0067] 하드 마스크 층(310)을 에칭하기 위해, 다양한 에칭 화학물질이 이용될 수 있다. 예를 들어, 하드 마스크 층(310)을 에칭하기 위한 플라즈마를 형성하기 위해, 불소 함유 전구체 및 산소 함유 전구체가 프로세싱 챔버의 프로세싱 구역 내로 유동될 수 있다. 불소 함유 전구체는 플루오르화탄소 또는 다른 불소 함유 전구체를 포함할 수 있다. 산소 함유 전구체는 산소, 오존 또는 다른 산소 함유 전구체를 포함할 수 있다. 불소 함유 전구체 및 산소 함유 전구체는 단지 예들로서 설명될 뿐이며, 하드 마스크 재료 및 하드 마스크 재료에 대해 에칭 또는 보존될 재료들에 따라, 다양한 다른 에칭 화학물질이 이용될 수 있다. 추가로, 본 명세서에서는 플라즈마 건식 에칭 프로세스가 일례로 설명되지만, 본 명세서에서 설명되는 하드 마스크 재료들은 또한, 임의의 적절한 습식 에칭 프로세스들을 사용하여 제거 또는 에칭될 수 있다.
[0068] 위의 설명에서는, 설명을 목적으로, 본 기술의 다양한 실시예들의 이해를 제공하기 위해 다수의 세부사항들이 제시되었다. 그러나 특정 실시예들은 이러한 세부사항들 중 일부 없이 또는 추가 세부사항들과 함께 실시될 수 있다는 것이 당업자에게 명백할 것이다.
[0069] 여러 실시예들을 개시했지만, 실시예들의 사상을 벗어나지 않으면서 다양한 변형들, 대안적인 구성들 및 등가물들이 사용될 수 있다는 것이 당업자들에 의해 인식될 것이다. 추가로, 본 기술을 불필요하게 모호하게 하는 것을 피하기 위해 다수의 잘 알려진 프로세스들 및 엘리먼트들은 설명되지 않았다. 이에 따라, 위의 설명은 기술의 범위를 제한하는 것으로 여겨지지 않아야 한다. 추가로, 방법들 또는 프로세스들은 순차적으로 또는 단계들로 설명될 수 있지만, 동작들은 동시에 또는 열거된 것과 상이한 순서들로 수행될 수 있다고 이해되어야 한다.
[0070] 값들의 범위가 주어진 경우, 그러한 값들의 범위의 상위 한계값과 하위 한계값 사이에 존재하는 각각의 값은, 문맥상 달리 명백히 표시되어 있지 않은 한 하위 한계값의 최소 자릿수의 단위 값의 10분의 1까지 또한 구체적으로 기재된 것으로 해석된다. 명시된 범위 내의 임의의 명시된 값들 또는 그 범위에 속하는 명시되지 않은 값들과 그러한 명시된 범위 내의 임의의 다른 명시된 값 또는 그 범위에 속하는 다른 값 사이에 존재하는 임의의 소범위가 포함된다. 이러한 소범위의 상위 한계값 및 하위 한계값은 독립적으로 그러한 범위에 포함되거나 그러한 범위에서 제외될 수 있고, 각각의 범위는, 상위 한계값과 하위 한계값 중 하나 또는 둘 모두가 그러한 소범위에 포함되든지, 둘 모두가 그러한 소범위에서 제외되는지 간에, 구체적으로 제외된 임의의 한계값이 명시된 범위에 있는 한, 또한 본 기술에 포함된다. 명시된 범위가 한계값들 중 하나 또는 둘 모두를 포함하는 경우, 그렇게 포함된 한계값들 중 하나 또는 둘 모두를 제외한 범위들이 또한 포함된다.
[0071] 본 명세서에서 그리고 첨부된 청구항들에서 사용되는 바와 같이, 단수 형태들은 맥락이 명확하게 달리 지시하지 않는 한, 복수 언급들을 포함한다. 따라서 예를 들어, "전구체"에 대한 언급은 복수의 그러한 전구체들을 포함하고, "층"에 대한 언급은 당업자들에게 공지된 하나 이상의 층들 및 그 등가물들 등에 대한 언급을 포함한다.
[0072] 또한, "포함한다(comprise)", "포함하는(comprising)", "함유한다(contain)", "함유하는(containing)", "포함한다(include)" 그리고 "포함하는(including)"이라는 단어들은 본 명세서 및 다음 청구항들에서 사용될 때, 언급된 특징들, 인티저(integer)들, 컴포넌트들 또는 동작들의 존재를 특정하는 것으로 의도되지만, 이들은 하나 이상의 다른 특징들, 인티저들, 컴포넌트들, 동작들, 행위들 또는 그룹들의 존재 또는 추가를 배제하는 것은 아니다.

Claims (20)

  1. 반도체 프로세싱 챔버의 프로세싱 구역에 붕소 함유 전구체를 전달하는 단계;
    상기 붕소 함유 전구체로부터 상기 반도체 프로세싱 챔버의 프로세싱 구역 내에 플라즈마를 형성하는 단계; 및
    상기 반도체 프로세싱 챔버의 프로세싱 구역 내에 배치된 기판 상에 붕소 함유 재료를 증착하는 단계를 포함하며,
    상기 붕소 함유 재료는 50%를 초과하는 붕소를 포함하는,
    방법.
  2. 제1 항에 있어서,
    상기 붕소 함유 재료는 실질적으로 붕소만을 포함하는,
    방법.
  3. 제2 항에 있어서,
    상기 붕소 함유 재료는 붕소 및 수소만을 포함하는,
    방법.
  4. 제1 항에 있어서,
    상기 반도체 프로세싱 챔버의 프로세싱 구역에 게르마늄 함유 전구체를 전달하는 단계를 더 포함하며,
    상기 반도체 프로세싱 챔버의 프로세싱 구역 내에 상기 플라즈마를 형성하는 단계는 추가로, 상기 게르마늄 함유 전구체로부터 상기 반도체 프로세싱 챔버의 프로세싱 구역 내에 상기 플라즈마를 형성하는 단계를 포함하고; 그리고
    상기 붕소 함유 재료는 추가로 20% 미만의 게르마늄을 포함하는,
    방법.
  5. 제1 항에 있어서,
    상기 반도체 프로세싱 챔버의 프로세싱 구역에 산소 함유 전구체를 전달하는 단계를 더 포함하며,
    상기 반도체 프로세싱 챔버의 프로세싱 구역 내에 상기 플라즈마를 형성하는 단계는 추가로, 상기 산소 함유 전구체로부터 상기 반도체 프로세싱 챔버의 프로세싱 구역 내에 상기 플라즈마를 형성하는 단계를 포함하고; 그리고
    상기 붕소 함유 재료는 추가로 20% 미만의 산소를 포함하는,
    방법.
  6. 제1 항에 있어서,
    상기 반도체 프로세싱 챔버의 프로세싱 구역에 실리콘 함유 전구체를 전달하는 단계를 더 포함하며,
    상기 반도체 프로세싱 챔버의 프로세싱 구역 내에 상기 플라즈마를 형성하는 단계는 추가로, 상기 실리콘 함유 전구체로부터 상기 반도체 프로세싱 챔버의 프로세싱 구역 내에 상기 플라즈마를 형성하는 단계를 포함하고; 그리고
    상기 붕소 함유 재료는 추가로 5% 미만의 실리콘을 포함하는,
    방법.
  7. 제1 항에 있어서,
    상기 붕소 함유 전구체는 제1 전구체이고,
    상기 방법은:
    상기 반도체 프로세싱 챔버의 프로세싱 구역에 제2 전구체를 전달하는 단계를 더 포함하며,
    상기 제2 전구체는 탄소 함유 전구체, 질소 함유 전구체 또는 인 함유 전구체 중 적어도 하나를 포함하고;
    상기 반도체 프로세싱 챔버의 프로세싱 구역 내에 상기 플라즈마를 형성하는 단계는 추가로, 상기 제2 전구체로부터 상기 반도체 프로세싱 챔버의 프로세싱 구역 내에 상기 플라즈마를 형성하는 단계를 포함하고; 그리고
    상기 붕소 함유 재료는 추가로 10% 미만의 탄소, 질소 또는 인을 포함하는,
    방법.
  8. 제1 항에 있어서,
    상기 붕소 함유 재료는 실리콘을 포함하지 않는,
    방법.
  9. 제1 항에 있어서,
    상기 붕소 함유 재료는 0.3 미만의 흡광 계수를 특징으로 하는,
    방법.
  10. 제1 항에 있어서,
    상기 붕소 함유 재료는 비정질 실리콘에 대해 1.5:1을 초과하는 에칭 선택성을 갖는,
    방법.
  11. 제1 항에 있어서,
    상기 붕소 함유 재료는 약 30%의 실리콘 및 약 65%의 붕소를 포함하는 실리콘 도핑 붕소 하드 마스크 재료에 대해 1.5:1을 초과하는 에칭 선택성을 갖는,
    방법.
  12. 제1 항에 있어서,
    상기 붕소 함유 재료는 약 5,000A/분 이상의 증착률로 증착되는,
    방법.
  13. 제1 항에 있어서,
    상기 반도체 프로세싱 챔버의 프로세싱 구역 내의 온도는 약 400℃ 내지 약 550℃로 유지되는,
    방법.
  14. 제1 항에 있어서,
    상기 반도체 프로세싱 챔버의 프로세싱 구역에 질소 및 수소를 함유하는 전구체를 전달하는 단계;
    상기 질소 및 수소를 함유하는 전구체로부터 플라즈마를 형성하는 단계; 및
    상기 질소 및 수소를 함유하는 전구체로부터 형성된 플라즈마로 상기 기판을 처리하는 단계를 더 포함하는,
    방법.
  15. 제1 항에 있어서,
    약 1초 내지 약 60분의 기간 동안 약 500℃ 내지 약 650℃ 범위의 온도로 상기 붕소 함유 재료를 가열하는 단계를 더 포함하는,
    방법.
  16. 반도체 프로세싱 챔버의 프로세싱 구역에 붕소 함유 전구체를 전달하는 단계;
    상기 붕소 함유 전구체로부터 상기 반도체 프로세싱 챔버의 프로세싱 구역 내에 플라즈마를 형성하는 단계; 및
    상기 반도체 프로세싱 챔버의 프로세싱 구역 내에 배치된 기판 상에 붕소 함유 재료를 증착하는 단계를 포함하며,
    상기 붕소 함유 재료는 50%를 초과하는 붕소를 포함하고,
    상기 붕소 함유 재료는 고종횡비 피처를 형성하게 에칭되도록 구성되는,
    방법.
  17. 제16 항에 있어서,
    상기 붕소 함유 재료는 실질적으로 붕소만을 포함하는,
    방법.
  18. 제16 항에 있어서,
    상기 붕소 함유 재료는 실리콘을 포함하지 않는,
    방법.
  19. 제16 항에 있어서,
    상기 반도체 프로세싱 챔버의 프로세싱 구역에 게르마늄 함유 전구체를 전달하는 단계를 더 포함하며,
    상기 반도체 프로세싱 챔버의 프로세싱 구역 내에 상기 플라즈마를 형성하는 단계는 추가로, 상기 게르마늄 함유 전구체로부터 상기 반도체 프로세싱 챔버의 프로세싱 구역 내에 상기 플라즈마를 형성하는 단계를 포함하고; 그리고
    상기 붕소 함유 재료는 추가로 20% 미만의 게르마늄을 포함하는,
    방법.
  20. 제16 항에 있어서,
    상기 반도체 프로세싱 챔버의 프로세싱 구역에 산소 함유 전구체를 전달하는 단계를 더 포함하며,
    상기 반도체 프로세싱 챔버의 프로세싱 구역 내에 상기 플라즈마를 형성하는 단계는 추가로, 상기 산소 함유 전구체로부터 상기 반도체 프로세싱 챔버의 프로세싱 구역 내에 상기 플라즈마를 형성하는 단계를 포함하고; 그리고
    상기 붕소 함유 재료는 추가로 20% 미만의 산소를 포함하는,
    방법.
KR1020227022101A 2019-12-04 2020-12-01 고 붕소 함량 하드 마스크 재료들 KR20220106189A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/703,248 2019-12-04
US16/703,248 US11276573B2 (en) 2019-12-04 2019-12-04 Methods of forming high boron-content hard mask materials
PCT/US2020/062648 WO2021113204A1 (en) 2019-12-04 2020-12-01 High boron-content hard mask materials

Publications (1)

Publication Number Publication Date
KR20220106189A true KR20220106189A (ko) 2022-07-28

Family

ID=76210163

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227022101A KR20220106189A (ko) 2019-12-04 2020-12-01 고 붕소 함량 하드 마스크 재료들

Country Status (6)

Country Link
US (1) US11276573B2 (ko)
JP (1) JP2023504858A (ko)
KR (1) KR20220106189A (ko)
CN (1) CN114846578A (ko)
TW (1) TWI794691B (ko)
WO (1) WO2021113204A1 (ko)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050287747A1 (en) * 2004-06-29 2005-12-29 International Business Machines Corporation Doped nitride film, doped oxide film and other doped films
US8337950B2 (en) 2007-06-19 2012-12-25 Applied Materials, Inc. Method for depositing boron-rich films for lithographic mask applications
KR20100042644A (ko) * 2007-07-13 2010-04-26 어플라이드 머티어리얼스, 인코포레이티드 보론 유도 물질 증착 방법
US8247332B2 (en) 2009-12-04 2012-08-21 Novellus Systems, Inc. Hardmask materials
US8178443B2 (en) * 2009-12-04 2012-05-15 Novellus Systems, Inc. Hardmask materials
JP5959307B2 (ja) * 2011-06-22 2016-08-02 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
US9337068B2 (en) * 2012-12-18 2016-05-10 Lam Research Corporation Oxygen-containing ceramic hard masks and associated wet-cleans
US9543140B2 (en) 2013-10-16 2017-01-10 Asm Ip Holding B.V. Deposition of boron and carbon containing materials
US9837281B2 (en) * 2014-11-26 2017-12-05 Asm Ip Holding B.V. Cyclic doped aluminum nitride deposition
US10301719B1 (en) 2015-04-06 2019-05-28 The Curators Of The University Of Missouri Amorphous hydrogenated boron carbide low-k dielectric and method of making the same
KR20180097763A (ko) 2016-01-20 2018-08-31 어플라이드 머티어리얼스, 인코포레이티드 측방향 하드마스크 리세스 감소를 위한 하이브리드 탄소 하드마스크
US9837270B1 (en) * 2016-12-16 2017-12-05 Lam Research Corporation Densification of silicon carbide film using remote plasma treatment
WO2019176481A1 (ja) 2018-03-14 2019-09-19 Hoya株式会社 マスクブランク、位相シフトマスク及び半導体デバイスの製造方法

Also Published As

Publication number Publication date
CN114846578A (zh) 2022-08-02
WO2021113204A1 (en) 2021-06-10
JP2023504858A (ja) 2023-02-07
TW202132897A (zh) 2021-09-01
US11276573B2 (en) 2022-03-15
TWI794691B (zh) 2023-03-01
US20210175078A1 (en) 2021-06-10

Similar Documents

Publication Publication Date Title
US11939674B2 (en) Methods to reduce material surface roughness
US11615966B2 (en) Flowable film formation and treatments
KR20230172573A (ko) 무-헬륨 실리콘 형성
KR20220106189A (ko) 고 붕소 함량 하드 마스크 재료들
US11935751B2 (en) Boron nitride for mask patterning
TWI809674B (zh) 經摻雜的氧化矽的熱沉積
TWI819398B (zh) 拉伸的氮化物沉積系統及方法
US11862458B2 (en) Directional selective deposition
US11676813B2 (en) Doping semiconductor films
TWI806337B (zh) 低k碳氮化硼薄膜
US11430654B2 (en) Initiation modulation for plasma deposition
US20230360924A1 (en) Low temperature carbon gapfill
US20230360903A1 (en) Large area gapfill using volumetric expansion
KR20230167437A (ko) 탄소-함유 재료들의 촉매 열 증착
KR20240056650A (ko) 3d nand를 위한 게르마늄 및 실리콘 스택들
KR20230172594A (ko) 금속 도핑된 붕소 막들
KR20240045338A (ko) 증착 결함들을 제어하기 위한 처리들
TW202326820A (zh) 高深寬比間隙填充內的縫隙移除