TW202326820A - 高深寬比間隙填充內的縫隙移除 - Google Patents

高深寬比間隙填充內的縫隙移除 Download PDF

Info

Publication number
TW202326820A
TW202326820A TW111130029A TW111130029A TW202326820A TW 202326820 A TW202326820 A TW 202326820A TW 111130029 A TW111130029 A TW 111130029A TW 111130029 A TW111130029 A TW 111130029A TW 202326820 A TW202326820 A TW 202326820A
Authority
TW
Taiwan
Prior art keywords
silicon
semiconductor processing
substrate
containing material
hydrogen
Prior art date
Application number
TW111130029A
Other languages
English (en)
Inventor
趙慶華
程睿
黃銳贇
李銅衡
艾古特 艾汀
卡希克 加納基拉曼
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202326820A publication Critical patent/TW202326820A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Treating Waste Gases (AREA)

Abstract

半導體處理的示例性方法可包括向半導體處理腔室的處理區域提供含矽前驅物。基板可設置在半導體處理腔室的處理區域內。方法可包括在基板上沉積含矽材料。含矽材料可沿基板在一或多個凹陷的特徵內延伸，且縫隙或孔洞由沿基板的一或多個凹陷的特徵中的至少一個內的含矽材料界定。方法亦可包括以含氫氣體處理含矽材料，例如含氫氣體的電漿流出物，其可使得縫隙或孔洞的尺寸減小。

Description

高深寬比間隙填充內的縫隙移除
交叉參考相關申請案 本申請案主張2021年8月13日提交的美國專利申請案No.17/401,574的優先權，出於所有目的，其全文透過引用合併於此。
本技術涉及用於半導體處理的方法和元件。更具體地，本技術涉及用於減小含矽材料中的縫隙或孔洞的尺寸的系統和方法。
透過在基板表面上產生複雜地圖案化的材料層的處理使得積體電路成為可能。在基板上產生圖案化材料需要受控的形成和去除材料的方法。隨著裝置尺寸的不斷減小，積體電路內的特徵可能會變得更小並且結構的深寬比可能會增大，並且在處理操作期間保持這些結構的尺寸可能會受到挑戰。一些處理可能會導致材料中出現縫隙或孔洞，從而在進一步處理中可能產生不想要的不良影響。開發可以控制縫隙或孔洞形成的材料可能會變得更加困難。
因此，需要可用於生產高品質裝置和結構的改進的系統和方法。這些和其他需求由本技術解決。
半導體處理的示例性方法可包括向半導體處理腔室的處理區域提供含矽前驅物。基板可設置在半導體處理腔室的處理區域內。方法可包括在基板上沉積含矽材料。含矽材料可沿基板在一或多個凹陷的特徵內延伸，且縫隙或孔洞由沿基板的一或多個凹陷的特徵中的至少一個內的含矽材料界定。方法亦可包括以含氫氣體處理含矽材料，例如含氫氣體的電漿流出物，其可使得縫隙或孔洞的尺寸減小。
在一些實施例中，含矽材料可包括非晶矽、摻雜矽、氮化矽、或碳化矽中的至少一種。縫隙或孔洞可包括大於或約10:1的深寬比。在以含氫氣體的電漿流出物處理基板上的含矽材料的同時，半導體處理腔室內的溫度保持在大於或約100℃。在以含氫氣體的電漿流出物處理基板上的含矽材料的同時，半導體處理腔室內的壓力保持在小於或約20 Torr。方法亦可包括在半導體處理腔室的處理區域內形成含氫氣體的電漿時提供電源的來源。例如，電漿以小於或約2,000W的電漿功率產生。方法可包括以大於或約250 sccm的流率提供含氫氣體至半導體處理腔室的處理區域。以含氫氣體的電漿流出物處理在基板上的含矽材料可以是在含矽材料在基板上形成的溫度的25℃以內的溫度下實行的。方法可包括在以含氫氣體的電漿流出物處理基板上的含矽材料之前，調整半導體處理腔室內的壓力。調整壓力可包括在以含氫氣體的電漿流出物處理基板上的含矽材料之前增加半導體處理腔室內的壓力。電漿流出物可使含矽材料擴展，其可使得在含矽材料的上表面處或附近的縫隙或孔洞的尺寸減小。
本技術的一些實施例可涵蓋半導體處理方法。方法可包括向半導體處理腔室的處理區域提供含矽前驅物。基板可設置在半導體處理腔室的處理區域內。方法可包括在基板上沉積含矽材料。含矽材料可沿基板在一或多個凹陷的特徵內延伸。縫隙或孔洞可由沿基板的一或多個凹陷的特徵中的至少一個內的含矽材料界定。方法可包括以含氫氣體處理含矽材料。含氫氣體可使縫隙或孔洞的尺寸減小。
在一些實施例中，在以含氫氣體處理基板上的含矽材料的同時，半導體處理腔室內的溫度可保持在小於或約600°C。在以含氫氣體處理基板上的含矽材料的同時，半導體處理腔室內的壓力可保持在大於或約0.2 Torr。以含氫氣體處理在基板上的含矽材料可以是在含矽材料在基板上形成的溫度的25℃以內的溫度下實行的。方法亦可包括在以含氫氣體的電漿流出物處理基板上的含矽材料之前，調整半導體處理腔室內的壓力。
本技術的一些實施例可涵蓋半導體處理方法。方法可包括向半導體處理腔室的處理區域提供含矽前驅物。基板可設置在半導體處理腔室的處理區域內。方法可包括在基板上沉積含矽材料。含矽材料可沿基板在一或多個凹陷的特徵內延伸。縫隙或孔洞可由沿基板的一或多個凹陷的特徵中的至少一個內的含矽材料界定。方法可包括以含氫氣體處理含矽材料。含氫氣體可使含矽材料擴展，其可使得在含矽材料的上表面處或附近的縫隙或孔洞的尺寸減小。
在一些實施例中，在以含氫氣體處理基板上的含矽材料的同時，半導體處理腔室內的溫度可保持在大於或約100°C至小於或約600°C。在以含氫氣體處理基板上的含矽材料的同時，半導體處理腔室內的壓力可保持在大於或約0.2 Torr至小於或約300 Torr。方法可包括在以含氫氣體的電漿流出物處理基板上的含矽材料之前，調整半導體處理腔室內的壓力。方法可包括在以含氫氣體的電漿流出物處理基板上的含矽材料之前，增加半導體處理腔室內的壓力。
相對於常規的系統和技術，本技術可提供許多益處。例如，本技術的實施例可減小適用於多個基板特徵的縫隙或孔洞尺寸。此外，本技術可產生用於後沉積應用的含矽膜，以及任何其他在減少的縫隙或孔洞尺寸可能是有益的應用。結合以下描述和隨附圖式更詳細地描述了這些和其他實施例以及它們的許多優點和特徵。
隨著裝置尺寸不斷縮小，許多材料層的厚度和尺寸可能會減小以按比例縮放裝置。可以減小半導體結構內的特徵的尺寸，並且可以增加特徵的深寬比。隨著特徵的深寬比增加，化學氣相沉積處理可能在特徵內產生縫隙或孔洞。
傳統技術已努力於產生膜以填充控制縫隙或孔洞形成的底層結構中的高深寬比的特徵。在包含高深寬比的溝槽的下層結構上沉積含矽材料可能是不完整的。保形填充操作可允許特徵在特徵內填充之前在特徵的頂部附近密封，以及在特徵的中間產生縫隙，該縫隙可延伸到結構的頂部。在隨後可能進行研磨操作的一些生產中，去除可能導致縫隙暴露，這可能提供特徵內的通道。一旦暴露於大氣，這可能允許材料氧化，以及沿縫隙摻入漿料或其他材料。因此，許多常規技術在防止最終裝置中的結構缺陷的能力上受到限制。
本技術透過在底層結構上處理膜以減小膜中任何孔洞或縫隙的尺寸來克服這些問題。透過以含氫氣體處理膜，本技術可以改變底層結構上的膜以使膜擴展，從而有效地使縫隙或孔洞變窄，或使縫隙或孔洞在特徵的上部處或附近密封或封閉。透過密封特徵或高深寬比結構，本技術可防止任何後續集成處理中的問題和/或最終裝置中的缺陷。儘管本文的其餘部分將常規地識別利用所公開技術的具體沉積處理，且將描述一種類型的半導體處理腔室，但將易於理解到，所描述的處理可以在任何數量的半導體處理腔室中實行。因此，本技術不應被視為僅限於與這些特定的沉積處理或腔室單獨使用。在描述根據本技術的半導體處理的方法之前，本公開將討論可用於實行根據本技術的實施例的處理的一種可能的腔室。
圖1示出了根據本技術的一些實施例的示例性半導體處理腔室100的剖視圖。該圖可示出結合了本技術的一或多個態樣和/或可以具體配置以實行根據本技術的實施例的一或多個操作的系統的概述。腔室100的額外細節或所實行的方法可進一步在下文描述。根據本技術的一些實施例，腔室100可用以形成膜層，儘管應理解，方法可類似地在可能發生膜形成的任何腔室中實行。半導體處理腔室100可包括腔室主體102、設置在腔室主體102內部的基板支撐件104、以及與腔室主體102耦接並將基板支撐件104封閉在處理空間120中的蓋組件106。可以穿過開口126將基板103提供給處理空間120，該開口通常可以被密封以用於使用狹縫閥或門進行處理。在處理期間，基板103可以位於基板支撐件104的表面105上。如箭頭145所示，基板支撐件104可沿著軸線147旋轉，其中基板支撐件104的軸144可位於軸線147。或者，可以在沉積處理中根據需要將基板支撐件104提升以旋轉。
電漿輪廓調制器111可設置在半導體處理腔室100中，以控制設置在基板支撐件104上的基板103上的電漿分佈。電漿輪廓調制器111可包括第一電極108，其可鄰近腔室主體102設置，並且可將腔室主體102與蓋組件106的其他元件分開。第一電極108可以是蓋組件106的一部分，或可以是單獨的側壁電極。第一電極108可以是環形或環狀構件，並且可以是環形電極。第一電極108可以是圍繞處理空間120的圍繞半導體處理腔室100的圓周的連續環，或者如果需要的話，可在所選位置處不連續。第一電極108亦可是穿孔電極，例如穿孔環或網狀電極，或者可以是板狀電極，例如二次氣體分配器。
一或多個隔離器110a、110b可以是介電材料，例如陶瓷或金屬氧化物，例如氧化鋁和/或氮化鋁，可以與第一電極108接觸並且將第一電極108與氣體分配器112和腔室主體102電分離和熱分離。氣體分配器112可界定用於將處理前驅物分配到處理空間120中的孔118。氣體分配器112可以與第一電源142耦接，例如RF產生器、RF電源、DC電源、脈衝DC電源、脈衝RF電源、或可以與半導體處理腔室100耦接的任何其他電源。在一些實施例中，第一電源142可以是RF電源。
氣體分配器112可以是導電氣體分配器或非導電氣體分配器。氣體分配器112也可以由導電和​​非導電元件形成。例如，氣體分配器112的主體可以是導電的，而氣體分配器112的面板可以是不導電的。氣體分配器112可以例如由圖1所示的第一電源142供電，或者在一些實施例中，氣體分配器112可以接地。
第一電極108可以與第一調諧電路128耦接，該第一調諧電路128可以控制半導體處理腔室100的接地路徑。第一調諧電路128可包括第一電子感測器130和第一電子控制器134。第一電子控制器134可以是或包括可變電容或其他電路元件。第一調諧電路128可以是或包括一或多個電感132。第一調諧電路128可以是在處理期間在存在於處理空間120中的電漿條件下實現可變或可控阻抗的任何電路。在所示的一些實施例中，第一調諧電路128可包括並聯耦接在地和第一電子感測器130之間的第一電路腳（circuit leg）和第二電路腳。第一電路腳可包括第一電感132A。第二電路腳可包括與第一電子控制器134串聯耦接的第二電感132B。第二電感132B可設置在第一電子控制器134和將第一電路腳和第二電路腳兩者都連接到第一電子感測器130的節點之間。第一電子感測器130可以是電壓或電流感測器，並且可以與第一電子控制器134耦接，該第一電子控制器可提供對處理空間120內的電漿條件的一定程度的封閉迴路控制。
第二電極122可與基板支撐件104耦接。第二電極122可被嵌入在基板支撐件104內或與基板支撐件104的表面105耦接。第二電極122可以是板、穿孔板、網、鋼絲網（wire screen）或導電元件的任何其他分散式佈置。第二電極122可以是調諧電極，並且可以透過導管146與第二調諧電路136耦接，該導管146例如是設置在基板支撐件104的軸144中的具有例如50歐姆的選定電阻的電纜。第二調諧電路136可具有第二電子感測器138和第二電子控制器140，其可以是第二可變電容。第二電子感測器138可以是電壓或電流感測器，並且可以與第二電子控制器140耦接以提供對處理空間120中的電漿條件的進一步控制。
可以是偏置電極和/或靜電吸附電極的第三電極124可以與基板支撐件104耦接。第三電極可以透過濾波器148與第二電源150耦接，濾波器148可以是阻抗匹配電路。第二電源150可以是DC電源、脈衝DC電源、RF偏置電源、脈衝RF電源、或偏置電源、或這些或其他電源的組合。在一些實施例中，第二電源150可以是RF偏置電源。基板支撐件104亦可包括一或多個加熱元件，該一或多個加熱元件經配置以將基板加熱到處理溫度，該處理溫度可以在約25℃和約800℃之間或更高。
圖1的蓋組件106和基板支撐件104可與任何處理腔室一起使用以進行電漿或熱處理。在操作中，半導體處理腔室100可提供對處理空間120中電漿條件的即時控制。可以將基板103設置在基板支撐件104上，並且可以根據任何期望的流動計劃，使用入口114使處理氣體流過蓋組件106。氣體可以透過出口152離開半導體處理腔室100。電力可以與氣體分配器112耦接以在處理空間120中建立電漿。在一些實施例中，可以使用第三電極124使基板經受電偏壓。
在激發處理空間120中的電漿時，可以在電漿與第一電極108之間建立電位差。亦可在電漿和第二電極122之間建立電位差。電子控制器134、140可接著被使用來調節由兩個調諧電路128和136表示的接地路徑的流動特性。設定點可以被傳遞到第一調諧電路128和第二調諧電路136，以提供從中心到邊緣的沉積率和電漿密度均勻性的獨立控制。在兩個電子控制器都可以是可變電容的實施例中，電子感測器可以調節可變電容以獨立地最大化沉積率且最小化厚度不均勻性。
調諧電路128、136中的每一個可具有可變阻抗，該可變阻抗可使用相應的電子控制器134、140來調節。在電子控制器134、140是可變電容的情況下，可以選擇每個可變電容的電容範圍以及第一電感132A和第二電感132B的電感來提供阻抗範圍。此範圍可取決於電漿的頻率和電壓特性，其在每個可變電容的電容範圍內可具有最小值。因此，當第一電子控制器134的電容為最小或最大時，第一調諧電路128的阻抗可能很高，導致電漿形狀在基板支撐件104上具有最小的空中或橫向覆蓋。當第一電子控制器134的電容接近使第一調諧電路128的阻抗最小化的值時，電漿的空中覆蓋範圍可增長到最大，從而有效地覆蓋基板支撐件104的整個工作區域。當第一電子控制器134的電容偏離最小阻抗設置時，電漿形狀可能從腔室壁收縮並且基板支撐件104的空中覆蓋率可能下降。第二電子控制器140可具有類似的效果，隨著第二電子控制器140的電容可改變，而增加和減少了在基板支撐件104上的電漿的空中覆蓋。
電子感測器130、138可用於在封閉迴路中調諧各個電路128、136。取決於所使用的感測器的類型，可以將電流或電壓的設定點安裝在每個感測器中，並且感測器可配備有控制軟體，該控制軟體判定對每個相應電子控制器134、140的調整以最小化與設定點的偏差。因此，可以在處理期間選擇和動態地控制電漿形狀。應理解，儘管上文的討論是基於可以是可變電容的電子控制器134、140，但是具有可調節特性的任何電子元件都可以用來為調諧電路128和136提供可調節的阻抗。
如前所述，雖然電漿處理腔室可用於膜處理的一或多個態樣，但在一些實施例中，形成含矽膜可能不將電漿增強處理用於一些或所有的操作。在一些實施例中，本技術可以至少形成膜層而不產生電漿。圖2示出了根據本技術的一些實施例的處理方法200中的示例性操作。方法200可在各種處理腔室中實行，包括上述半導體處理腔室100，以及可在其中實行操作的任何其他腔室，包括非電漿腔室。方法200可包括在方法200開始之前的一或多個操作，包括前端處理、沉積、蝕刻、研磨、清潔、或可在所述操作之前實行的任何其他操作。方法200可包括多個選擇性操作，其可以或可以不與根據本技術的實施例的方法的一些實施例具體地相關聯。例如，描述了許多操作以提供實行的處理的更廣泛的範疇，但對技術來說並非關鍵，或者可以透過如下文進一步討論的替代方法來實行。方法200可描述圖3A-圖3B中示意性示出的操作，將結合方法200的操作來描述其說明。應理解，圖式僅圖示了部分示意圖，並且基板可包含具有如圖所示的各種特性和態樣的任意數量的附加材料和特徵。
方法200可以或可以不涉及將半導體結構發展成特定製造操作的選擇性操作。應理解，方法200可以在任何數量的半導體結構或基板305上實行，如圖3A所示，包括可在其上形成含矽材料的範例結構300。如圖3A所示，基板305可被處理以形成一或多個凹槽或特徵，例如溝槽、孔、或半導體處理中的任何其他結構。基板305可以是任何數量的材料，例如由矽或含矽材料製成的基礎晶圓或基板305、其他基板305材料，以及在半導體處理期間可以形成在基板305上的一或多種材料。例如，在一些實施例中，可以處理基板以包括一或多種用於半導體處理的材料或結構。基板305可以是或包括介電材料，例如任何數量的材料的氧化物或氮化物，並且形成的特徵或凹槽可以提供對一或多種下層材料的接近（access）。儘管圖中僅示出了一個特徵，但應理解，示例性結構可具有根據本技術實施例的沿結構界定的任意數量的特徵。
為了增加矽黏附和成核，在一些實施例中，方法200可包括在選擇性操作205處的預處理。透過預處理基板305的表面，可以透過沿著基板305或可以在其上實行沉積的材料產生有利的終端來改進膜的黏附性。預處理可以是或包括熱處理，或者可包括電漿增強處理。處理可包括輸送含氫前驅物、含氮前驅物、或一些其他前驅物，他們可流動以與基板305上的暴露表面接觸或相互作用。示例性前驅物可包括氫、氮、氨或其他含氫前驅物或含氮前驅物以及可以預處理基板305的其他材料中的一或多種的輸送。可將一或多種前驅物輸送到腔室的處理區域，並且可形成電漿。基板305可以與前驅物的電漿流出物接觸，並且可產生有利的終端。由於在處理期間的一些時間點暴露於大氣中，許多材料可能還包括表面氧化層。透過實行預處理，可以去除羥基末端或以更有利的含氮或含氫末端代替。
在操作210，方法200可包括將含矽前驅物提供到可容納基板305的半導體處理腔室100的處理區域。半導體處理腔室100可以是與可以在其中實行預處理的腔室相同或不同的腔室。含矽前驅物可以流入處理區域以接觸基板305，以及當他們產生時被處理的表面。在操作215，可以沿著基板305形成或沉積含矽材料310的層，含矽材料310可以是矽，包括非晶矽、摻雜矽、氮化矽或碳化矽。如圖3A所示，當暴露時，含矽層310連同任何其他摻入的材料可沿著基板305沿任何和/或所有暴露表面延伸。亦如圖所示，一或多個特徵315可由基板305界定，例如溝槽、孔、或其他凹陷特徵。特徵的深寬比，或特徵的深度相對於所形成的特徵的寬度或直徑的比例，可以是大於或約2:1，並且可以是大於或約3:1、大於或約4:1、大於或約5:1、大於或約6:1、大於或約7:1、大於或約8:1、大於或約9:1、大於或約10:1、或更多。沉積可以是保形的，且因此，生長可以在特徵內從限定特徵的壁向內發生。處理可以實行足以產生一定量的覆蓋以填充特徵的時間段。隨著特徵閉合，可以形成縫隙320，縫隙320可以是如圖所示在特徵內一定距離的孔洞。如圖所示，縫隙320可將特徵的距離延伸到暴露的上表面。儘管在圖中圖示為一致的開口，但應理解，縫隙/孔洞結構可以以多種形狀為特徵，其可包括頂部寬、底部寬以及更無定形的形狀，如本領域具有通常知識者將容易理解的。
在沉積含矽材料310之後，可向半導體處理腔室100的處理區域提供含氫氣體以處理含矽材料。可以以多種方式實行氫處理，其可包括熱處理以及電漿增強處理兩者。當實行電漿增強處理時，在選擇性操作220，可從處理區域中的含氫氣體產生電漿。儘管熱操作仍可確保結構內位置的縫隙密封，但電漿增強處理可允許保護熱預算，同時亦增加氫在特徵內的滲透，這可提高可密封縫隙的深度。
無論是熱或電漿增強，在操作225，含矽材料和含氫氣體或電漿流出物可以在半導體處理腔室100的處理區域內發生反應，這可以改變基板305上的含矽層310。如圖3B所示，當以含氫氣體處理時，基板305上的含矽材料310可被氫化並膨脹至增加的體積和降低的密度。氫可以結合在結構內，其可允許縫隙被至少部分地密封在特徵的嘴部周圍。例如，並且在不受任何特定理論的束縛，縫隙可以至少部分地由從特徵的任一側生長的終止表面形成。氫可增加鍵斷裂和重組，這可允許矽和氫鏈跨區域形成，並允許縫隙密封。這可能導致縫隙或孔洞320的尺寸如圖所示減小，這可確保縫隙在後續處理中不暴露。儘管在本技術的一些實施例中，在以含氫氣體處理之後，縫隙或孔洞325的一部分可能會保留，但縫隙或孔洞325可以在含矽材料310的上表面處或附近基本上減少或完全封閉。例如，從特徵的入口，縫隙可以被完全分解或密封到大於或約特徵的深度1%的深度，並且可以被密封到大於或約特徵的深度5%、大於或約特徵的深度10%、大於或約特徵的深度20%、大於或約特徵的深度30%、大於或約特徵的深度40%、大於或約特徵的深度50%、或更多的深度。
在處理是電漿增強的一些實施例中，電漿功率可以影響氫滲透的深度、鍵重新定向的程度、以及可能發生的縫隙密封量。因此，在一些實施例中，電漿功率可以大於或約50 W，並且可以大於或約100 W、大於或約200 W、大於或約300 W、大於或約400 W、大於或約500 W、大於或約600 W、大於或約700 W、大於或約800 W、大於或約900 W、大於或約1000 W、大於或約1250 W、大於或約1500 W、大於或約1750 W、大於或約2000 W、或更高。然而，在更高的電漿功率下，轟擊可能導致膜的濺射或蝕刻，且因此在一些實施例中，電漿功率可以小於或約1500 W、小於或約1250 W、小於或約1000 W或更低。
在方法的任何操作期間，半導體處理腔室100、底座、或基板305可保持在可以實行膜沉積的各種溫度。在一些實施例中，在基板305上沉積含矽材料310期間的溫度和以含氫氣體處理含矽材料310期間的溫度可以在幾乎相同的溫度下實行，且在一些實施例中，溫度可維持在大於或約100°C、大於或約150°C、大於或約200°C、大於或約250°C、大於或約300°C、大於或約350°C、大於或約400°C、大於或約450°C、大於或約500°C、大於或約550°C、大於或約600°C、或更高。增加的基板或處理溫度可導致摻入膜內的氫脫氣，且因此在一些實施例中，溫度可維持在低於或約500℃、低於或約450℃或更低。在一些實施例中，以含氫氣體處理基板305上的含矽材料310，例如含氫氣體的電漿流出物，可以與在基板305上形成含矽材料310的溫度的25°C以內的溫度下實行。
在操作220，可以將半導體處理腔室100保持在可以實行膜沉積的各種壓力下。此外，在一些實施例中，壓力可以在隨後的膜沉積中調整，例如在氫處理期間。例如，膜沉積可在大於或約0.5 Torr、大於或約1 Torr、大於或約3 Torr、大於或約5 Torr、大於或約10 Torr、大於或約12 Torr、或更大的壓力下發生。根據以含氫氣體處理的含矽材料310的性質，可以在以含氫氣體處理材料之前或同時調整半導體處理腔室100內的壓力。例如，取決於膜的強度，例如膜的硬度或楊氏模量，在氫處理期間增加壓力可以確保對較硬的材料進行充分修改，而在氫處理期間降低壓力可以限制濺射或損壞較軟的材料。因此，例如，當含矽材料是碳化矽或氮化矽時，可以在沉積和氫處理之間增加壓力。此外，當含矽材料是非晶矽時，可以保持壓力或從沉積壓力降低。在一些實施例中，不管材料如何，可以增加壓力，這可以增加處理空間內的氫原子的量，並且可以增加與含矽材料的相互作用。因此，在一些實施例中，氫處理期間的壓力可以保持在大於或約1 Torr、大於或約5 Torr、大於或約10 Torr、大於或約20 Torr、大於或約50 Torr、大於或約100 Torr、大於或約200 Torr或更高的壓力。類似地，在一些實施例中，壓力可保持在小於或約200 Torr、小於或約100 Torr、小於或約50 Torr、小於或約20 Torr、小於或約10 Torr、小於或約5 Torr、小於或約1 Torr，或更低的壓力。
進入半導體處理腔室100的處理區域的含氫氣體的流率可以與處理條件相關，其中可以使用更高的流率和更高的壓力處理，或者其中可以增加電漿功率。例如，在一些實施例中，含氫氣體可以以大於或約250 sccm的流率將含氫氣體提供到半導體處理腔室100的處理區域，並且可以以大於或約500 sccm、大於或約750 sccm、大於或約1,000 sccm、或更高的流率提供。透過控制流率、壓力、和電漿功率比，可以實行改進的縫隙解析。例如，對於在較低壓力下實行的處理，可以使用較低的電漿功率和/或較低的流率來控制含矽膜的擴展。類似地，對於在較高壓力下實行的處理，也可以增加電漿功率以及氫流率，這可以確保在膜內有足夠的相互作用和滲透。透過根據本技術的實施例實行氫處理，可以減少或限制化學氣相沉積縫隙的形成。
在前面的描述中，出於解釋的目的，已闡述許多細節以便提供對本技術的各種實施例的理解。然而，對所屬技術領域具有通常知識者將顯而易見的是，可以在沒有這些細節中的一些或具有其他細節的情況下實施某些實施例。
已經公開了幾個實施例，所屬技術領域具有通常知識者將認識到，可以使用各種修改、替代構造、和均等而不脫離實施例的精神。此外，為了避免不必要地混淆本技術，並未描述許多習知的處理和元件。因此，以上描述不應被視為限制本技術的範疇。
在提供值的範圍的情況下，應理解到，除非上下文另外明確指出，否則在此範圍的上限和下限之間的每個中間的值，到下限的單位的最小部分，都亦明確揭露。涵蓋了在描述的範圍內的任何描述的值或未描述的中間值與該描述的範圍內的任何其他描述的或中間值之間的任何較窄的範圍。這些較小範圍的上限和下限可以獨立地包括在該範圍中或排除在該範圍之外，且在界限的一者、均沒有、或兩者被包括在該較小範圍內的每個範圍亦被涵蓋於本技術之中，針對受描述的範圍內任何明確排除的界限。在所述範圍包括界限的一者或兩者的情況下，亦包括排除那些所包括的界限中的一者或兩者的範圍。
如本文和隨附申請專利範圍中所使用的，單數形式的「一」、「一個」、和「該」包括複數參照，除非上下文有另外明確指出。因此，例如，對於「前驅物」的參照包括複數個這種前驅物，並且對「該層」的參照包括對所屬技術領域具有通常知識者為已知的一或多個層及其均等，等等。
而且，當在本說明書和隨附申請專利範圍中使用時，用語「包括（comprise(s)）」、「包括（comprising）」、「包含（contain(s)）」、「包含（containing）」、「包括（include(s)）」、和「包括（including）」是旨在於指名所描述的特徵、整體、元件、或操作的存在，但是它們並不排除一或多個其他特徵、整體、元件、操作、動作、或組的存在或增加。
100:半導體處理腔室 102:腔室主體 103:基板 104:基板支撐件 105:表面 106:蓋組件 108:第一電極 110a:隔離器 110b:隔離器 111:電漿輪廓調制器 112:氣體分配器 114:入口 118:孔 120:處理空間 122:第二電極 124:第三電極 126:開口 128:第一調諧電路 130:第一電子感測器 132:電感 132A:第一電感 132B:第二電感 134:第一電子控制器 136:第二調諧電路 138:第二電子感測器 140:第二電子控制器 142:第一電源 144:軸 145:箭頭 146:導管 147:軸線 148:濾波器 150:第二電源 152:出口 200:方法 205:操作 210:操作 215:操作 220:操作 225:操作 300:結構 305:基板 310:含矽材料 315:特徵 320:縫隙或孔洞 325:縫隙或孔洞
透過參照說明書的其餘部分和隨附圖式，可以實現對所揭露的技術的性質和優點的進一步理解。
圖1示出了根據本技術的一些實施例的示例性電漿系統的示意性截面圖。
圖2示出了根據本技術的一些實施例的半導體處理方法中的操作。
圖3A-3B示出了根據本技術的一些實施例的示例性示意性橫截面結構，其中包括並產生了材料層。
一些圖作為示意圖包含在內。應理解，圖式僅用於說明性目的，除非特別說明是按比例，否則不應視為按比例。此外，作為示意，提供了圖以幫助理解，並且與實際表示相比，圖可能不包括所有態樣或資訊，並且出於說明目的，可能包括放大的材料。
在隨附圖式中，相似的元件和/或特徵可具有相同的參照標籤。此外，相同類型的各種元件可以透過在參照標籤後加上一個在相似元件之間進行區分的字母來進行區分。如果在說明書中僅使用第一參照標籤，則該描述可應用於具有相同第一參照標籤的任何一個類似的元件，而與字母無關。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
200:方法
205:操作
210:操作
215:操作
220:操作
225:操作

Claims (20)

  1. 一種半導體處理方法，包括以下步驟： 向一半導體處理腔室的一處理區域提供一含矽前驅物，其中一基板設置在該半導體處理腔室的該處理區域內，且其中該基板界定沿該基板的一或多個凹陷的特徵； 在該基板上沉積一含矽材料，其中該含矽材料沿該基板在該一或多個凹陷的特徵內延伸，且其中一縫隙或孔洞由沿該基板的該一或多個凹陷的特徵中的至少一個內的該含矽材料界定； 在該半導體處理腔室的該處理區域內形成一含氫氣體的一電漿；和 以該含氫氣體的電漿流出物處理該含矽材料，其中該等電漿流出物導致該縫隙或孔洞的一尺寸減小。
  2. 如請求項1所述的半導體處理方法，其中該含矽材料包括非晶矽、摻雜矽、氮化矽、或碳化矽中的至少一種。
  3. 如請求項1所述的半導體處理方法，其中該縫隙或孔洞包括大於或約10:1的一深寬比。
  4. 如請求項1所述的半導體處理方法，其中在以該含氫氣體的該等電漿流出物處理該基板上的該含矽材料的同時，該半導體處理腔室內的一溫度保持在大於或約100℃。
  5. 如請求項1所述的半導體處理方法，其中在以該含氫氣體的該等電漿流出物處理該基板上的該含矽材料的同時，該半導體處理腔室內的一壓力保持在小於或約20 Torr。
  6. 如請求項1所述的半導體處理方法，進一步包括以下步驟：在該半導體處理腔室的該處理區域內形成該含氫氣體的該電漿時提供電源的一來源，其中該電漿以小於或約2,000 W的一電漿功率產生。
  7. 如請求項1所述的半導體處理方法，進一步包括以下步驟：以大於或約250 sccm的一流率提供該含氫氣體至該半導體處理腔室的該處理區域。
  8. 如請求項1所述的半導體處理方法，其中以該含氫氣體的該等電漿流出物處理在該基板上的該含矽材料是在該含矽材料在該基板上形成的溫度的25℃以內的一溫度下實行的。
  9. 如請求項1所述的半導體處理方法，進一步包括以下步驟：在以該含氫氣體的該等電漿流出物處理該基板上的該含矽材料之前，調整該半導體處理腔室內的一壓力。
  10. 如請求項9所述的半導體處理方法，其中調整該壓力之步驟包括以下步驟：在以該含氫氣體的該等電漿流出物處理該基板上的該含矽材料之前增加該半導體處理腔室內的該壓力。
  11. 如請求項1所述的半導體處理方法，其中該等電漿流出物使該含矽材料擴展，而使得在該含矽材料的一上表面處或附近的該縫隙或孔洞的一尺寸減小。
  12. 一種半導體處理方法，包括以下步驟： 向一半導體處理腔室的一處理區域提供一含矽前驅物，其中一基板設置在該半導體處理腔室的該處理區域內； 在該基板上沉積一含矽材料，其中該含矽材料沿該基板在該一或多個凹陷的特徵內延伸，且其中一縫隙或孔洞由沿該基板的該一或多個凹陷的特徵中的至少一個內的該含矽材料界定；和 以一含氫氣體處理該含矽材料，其中該含氫氣體使該縫隙或孔洞的一尺寸減小。
  13. 如請求項12所述之半導體處理方法，其中： 在以該含氫氣體處理該基板上的該含矽材料的同時，該半導體處理腔室內的一溫度保持在小於或約600°C；及 在以該含氫氣體處理該基板上的該含矽材料的同時，該半導體處理腔室內的一壓力保持在大於或約0.2 Torr。
  14. 如請求項12所述的半導體處理方法，其中以該含氫氣體處理在該基板上的該含矽材料是在該含矽材料在該基板上形成的溫度的25℃以內的一溫度下實行的。
  15. 如請求項12所述的半導體處理方法，進一步包括以下步驟：在以該含氫氣體的電漿流出物處理該基板上的該含矽材料之前，調整該半導體處理腔室內的一壓力。
  16. 一種半導體處理方法，包括以下步驟： 向一半導體處理腔室的一處理區域提供一含矽前驅物，其中一基板設置在該半導體處理腔室的該處理區域內； 在該基板上沉積一含矽材料，其中該含矽材料沿該基板在該一或多個凹陷的特徵內延伸，且其中一縫隙或孔洞由沿該基板的該一或多個凹陷的特徵中的至少一個內的該含矽材料界定；和 以一含氫氣體處理該含矽材料，其中該含氫氣體使該含矽材料擴展，而使得在該含矽材料的一上表面處或附近的該縫隙或孔洞的一尺寸減小。
  17. 如請求項16所述的半導體處理方法，其中在以該含氫氣體處理該基板上的該含矽材料的同時，該半導體處理腔室內的一溫度保持在大於或約100°C至小於或約600°C。
  18. 如請求項16所述的半導體處理方法，其中在以該含氫氣體處理該基板上的該含矽材料的同時，該半導體處理腔室內的一壓力保持在大於或約0.2 Torr至小於或約300 Torr。
  19. 如請求項16所述的半導體處理方法，進一步包括以下步驟：在以該含氫氣體的該等電漿流出物處理該基板上的該含矽材料之前，調整該半導體處理腔室內的一壓力。
  20. 如請求項16所述的半導體處理方法，進一步包括以下步驟：在以該含氫氣體的該等電漿流出物處理該基板上的該含矽材料之前，增加該半導體處理腔室內的一壓力。
TW111130029A 2021-08-13 2022-08-10 高深寬比間隙填充內的縫隙移除 TW202326820A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/401,574 2021-08-13
US17/401,574 US20230050255A1 (en) 2021-08-13 2021-08-13 Seam removal in high aspect ratio gap-fill

Publications (1)

Publication Number Publication Date
TW202326820A true TW202326820A (zh) 2023-07-01

Family

ID=85177655

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111130029A TW202326820A (zh) 2021-08-13 2022-08-10 高深寬比間隙填充內的縫隙移除

Country Status (5)

Country Link
US (1) US20230050255A1 (zh)
KR (1) KR20240042073A (zh)
CN (1) CN117999640A (zh)
TW (1) TW202326820A (zh)
WO (1) WO2023018623A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024815A (ja) * 2004-07-09 2006-01-26 Renesas Technology Corp 半導体装置の製造方法
KR101657341B1 (ko) * 2011-04-25 2016-09-13 도쿄엘렉트론가부시키가이샤 성막 방법
US9252026B2 (en) * 2014-03-12 2016-02-02 Cypress Semiconductor Corporation Buried trench isolation in integrated circuits
US20160020094A1 (en) * 2014-07-18 2016-01-21 Asm Ip Holding B.V. Process for forming silicon-filled openings with a reduced occurrence of voids
US10192775B2 (en) * 2016-03-17 2019-01-29 Applied Materials, Inc. Methods for gapfill in high aspect ratio structures
US10971391B2 (en) * 2018-06-13 2021-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric gap fill
US11848199B2 (en) * 2018-10-19 2023-12-19 Lam Research Corporation Doped or undoped silicon carbide deposition and remote hydrogen plasma exposure for gapfill
WO2020219349A1 (en) * 2019-04-25 2020-10-29 Versum Materials Us, Llc Organoaminodisilazanes for high temperature atomic layer deposition of silicon oxide thin films

Also Published As

Publication number Publication date
US20230050255A1 (en) 2023-02-16
KR20240042073A (ko) 2024-04-01
CN117999640A (zh) 2024-05-07
WO2023018623A1 (en) 2023-02-16

Similar Documents

Publication Publication Date Title
US11615966B2 (en) Flowable film formation and treatments
US11939674B2 (en) Methods to reduce material surface roughness
TW202326820A (zh) 高深寬比間隙填充內的縫隙移除
US11276573B2 (en) Methods of forming high boron-content hard mask materials
TWI809877B (zh) 矽鍺的熱沉積
US20230360903A1 (en) Large area gapfill using volumetric expansion
TWI806337B (zh) 低k碳氮化硼薄膜
TWI817522B (zh) 用於遮罩圖案化的氮化硼
US20230360924A1 (en) Low temperature carbon gapfill
TWI807230B (zh) 用於電漿沉積的初始調制
US20230051200A1 (en) Seam-free gapfill deposition
TWI790736B (zh) 單腔室流動膜的形成和處理
US11862458B2 (en) Directional selective deposition
US20230105408A1 (en) Hexagonal boron nitride deposition
US20240234128A1 (en) Directional selective fill for silicon gap fill processes
US20220044930A1 (en) Pulsed-plasma deposition of thin film layers