JP2022538455A - プラズマカップリング材料の最適化による膜特性の変調 - Google Patents

プラズマカップリング材料の最適化による膜特性の変調 Download PDF

Info

Publication number
JP2022538455A
JP2022538455A JP2021577978A JP2021577978A JP2022538455A JP 2022538455 A JP2022538455 A JP 2022538455A JP 2021577978 A JP2021577978 A JP 2021577978A JP 2021577978 A JP2021577978 A JP 2021577978A JP 2022538455 A JP2022538455 A JP 2022538455A
Authority
JP
Japan
Prior art keywords
substrate
film
edge ring
hardmask
hardmask film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021577978A
Other languages
English (en)
Inventor
エスワラナンド ベンカタサブラマニアン，
エドワード エル． ヘイウッド，
サミュエル イー． ゴットハイム，
プラミット マンナ，
キーン エヌ． チュック，
アダム フィッチバック，
アビジット ビー． マリック，
ティモシー ジェー． フランクリン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2022538455A publication Critical patent/JP2022538455A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68792—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the construction of the shaft
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]

Abstract

本開示の実施形態は、概して、半導体デバイスを形成するための基板処理チャンバ、及びその構成要素に関する。処理チャンバは、基板支持体を備え、基板支持体の周囲にエッジリングが配置される。エッジリングは、石英、シリコン、架橋ポリスチレン及びジビニルベンゼン、ポリエーテルエーテルケトン、Ａｌ２Ｏ３、及びＡＩＮで構成される群から選択された材料を含む。エッジリングの材料は、処理チャンバの基板に堆積されたハードマスク膜の特性を変調するように選択される。そのため、チャンバへのＲＦ電力を上げることなく、処理チャンバにおいて所望の膜特性を有するハードマスク膜を堆積させることができる。【選択図】図５

Description

［０００１］本開示の実施形態は、概して、半導体デバイスの製造に用いられる装置及び方法に関する。より具体的には、本開示の実施形態は、半導体デバイスを形成するための基板処理チャンバ、及びその構成要素に関する。
［０００２］集積回路は、１つのチップに数百万個のトランジスタ、キャパシタ、及び抵抗器を含み得る複雑なデバイスに進化している。チップ設計の進化には、継続的な回路の高速化と回路の高密度化とが伴う。回路の高速化及び高密度化の要求に準じて、上記集積回路を製造するために使用する材料に対する要求が生じている。特に、集積回路部品の寸法がサブミクロンスケールまで小さくなると、その部品から適切な電気的性能を得るために、低抵抗率の導電性材料や低誘電率の絶縁材料が使用される傾向にある。
［０００３］集積回路の高密度化の要求により、集積回路部品の製造に用いられるプロセスシーケンスに対する要求も生じている。例えば、従来のフォトリソグラフィ技法を用いたプロセスシーケンスでは、基板に配置された材料層のスタックの上にエネルギー感応性レジストの層が形成される。エネルギー感応性レジスト層は、フォトレジストマスクを形成するためのパターンの画像に露光される。その後、マスクパターンは、エッチングプロセスを用いて、スタックの１又は複数の材料層に転写される。エッチングプロセスで使用される化学エッチング液は、エネルギー感応性レジストのマスクよりもスタックの材料層に対するエッチング選択性が高くなるように選択される。すなわち、化学エッチング液は、エネルギー感応性レジストよりもはるかに速い速度で、材料スタックの１又は複数の層をエッチングする。スタックの１又は複数の材料層に対するエッチング選択性がレジストに対するよりも高いことで、パターン転写が完了する前にエネルギー感応性レジストが消費されるのが防止される。
［０００４］パターン寸法が小さくなると、パターン解像度を制御するために、それに応じてエネルギー感応性レジストの厚さも小さくなる。しかし、このような薄いレジスト層では、パターン転写プロセス中に化学エッチング液の影響を受けるため、下位の材料層をマスクするのに不十分であり得る。そこで、パターン転写を容易にするために、化学エッチング液に対する耐性が強いことから、エネルギー感応性レジスト層と下位の材料層との間にハードマスクと呼ばれる中間層（酸窒化ケイ素、炭化ケイ素、又は炭素膜等）がしばしば用いられる。高いエッチング選択性と高い堆積速度を併せ持つハードマスク材料が用いられることが多い。臨界寸法（ＣＤ）が小さくなると、現在のハードマスク材料は、下位の材料（例えば、酸化物や窒化物）に対して望ましいエッチング選択性を持たず、堆積が困難な場合が多い。更に、ハードマスクの特性を変調するためには、チャンバに印加するＲＦ電力を上げる必要があり、膜弾性率等のある膜特性を向上させる一方で、膜応力等の別の特性を低下させることがよくある。
［０００５］従って、当技術分野では、半導体デバイスの製造方法及び装置の改良が求められている。
［０００６］本開示の実施形態は、概して、半導体デバイスを形成するための基板処理チャンバ、及びその構成要素に関する。処理チャンバは、基板支持体を備え、基板支持体の周囲にエッジリングが配置される。エッジリングは、石英、シリコン、架橋ポリスチレン及びジビニルベンゼン、ポリエーテルエーテルケトン、Ａｌ２Ｏ３、及びＡＩＮで構成される群から選択された材料を含む。エッジリングの材料は、処理チャンバの基板上に堆積されたハードマスク膜の特性を変調するように選択される。そのため、チャンバへのＲＦ電力を上げることなく、処理チャンバにおいて所望の膜特性を有するハードマスク膜を堆積させることができる。
［０００７］一実施形態では、１又は複数のハードマスク膜の特性を変調する方法は、第１の基板上に第１のハードマスク膜を堆積させ、第１の基板を第１のＲＦ電力で処理することと、第１のハードマスク膜の１又は複数の膜特性を測定することと、基板支持体から第１の基板を取り外すことと、基板支持体の第１のエッジリングを第２のエッジリングと交換することであって、第２のエッジリングは、石英、シリコン、架橋ポリスチレン及びジビニルベンゼン、ポリエーテルエーテルケトン、Ａｌ２Ｏ３、及びＡＩＮで構成される群から選択される材料を含む、基板支持体の第１のエッジリングを第２のエッジリングと交換することと、基板支持体上に第２の基板を配置することと、第２の基板上に第２のハードマスク膜を堆積させ、第２の基板を第１のＲＦ電力で処理することと、第２のハードマスク膜の１又は複数の膜特性を測定することとを含む。
［０００８］別の実施形態では、１又は複数のハードマスク膜の特性を変調する方法は、第１の基板上に第１のハードマスク膜を堆積させ、第１の基板を第１のＲＦ電力で処理することと、第１のハードマスク膜の１又は複数の膜特性を測定することであって、１又は複数の膜特性は弾性率及び応力を含む、第１のハードマスク膜の１又は複数の膜特性を測定することと、基板支持体から第１の基板を取り外すことと、基板支持体の第１のエッジリングを第２のエッジリングと交換することであって、第１のエッジリングは第２のエッジリングの第２の材料とは異なる第１の材料を含む、基板支持体の第１のエッジリングを第２のエッジリングと交換することと、基板支持体上に第２の基板を配置することと、第２の基板上に第２のハードマスク膜を堆積させ、第２の基板を第１のＲＦ電力で処理することであって、第２のエッジリングの第２の材料は、第１のハードマスク膜の測定された１又は複数の膜特性に基づいて第２のハードマスク膜の少なくとも１つの膜特性を調整するように選択される、第２の基板に第２のハードマスク膜を堆積させ、第２の基板を第１のＲＦ電力で処理することとを含む。
［０００９］更に別の実施形態では、非一過性コンピュータ可読媒体は、システムに、第１の基板上に第１のハードマスク膜を堆積させ、第１の基板を第１のＲＦ電力で処理することと、第１のハードマスク膜の１又は複数の膜特性を測定することと、基板支持体から第１の基板を取り外すことと、基板支持体の第１のエッジリングを第２のエッジリングと交換することであって、第２のエッジリングは、石英、シリコン、架橋ポリスチレン及びジビニルベンゼン、ポリエーテルエーテルケトン、Ａｌ２Ｏ３、及びＡＩＮで構成される群から選択される材料を含む、基板支持体の第１のエッジリングを第２のエッジリングと交換することと、基板支持体上に第２の基板を配置することと、第２の基板上に第２のハードマスク膜を堆積させ、第２の基板を第１のＲＦ電力で処理することと、第２のハードマスク膜の１又は複数の膜特性を測定することとを行わせるように構成された命令を有する。
［００１０］上述した本開示の特徴を詳細に理解できるように、一部が添付の図面に例示されている実施形態を参照しながら、上記に要約した本開示をより具体的に説明する。しかし、添付の図面は例示的な実施形態を単に示すものであり、したがって、その範囲を限定するものと見なすべきではなく、他の等しく有効な実施形態も許容しうることに留意されたい。
例示的な処理チャンバの概略側面断面図である。 図１の処理チャンバを約９０度回転させた概略側面図である。 処理チャンバの概略断面図である。 基板支持体の一実施形態の概略断面図である。 一実施形態に係る、カーボンハードマスク膜の特性を変調するためにエッジリングを用いる方法を示す図である。
［００１６］理解を容易にするために、可能な限り、図面に共通の同一要素を示すのに同一の参照番号を使用している。一実施形態の要素及び特徴は、更なる詳述なしに他の実施形態に有益に組み込まれ得ると考えられる。
［００１７］本開示の実施形態は、概して、半導体デバイスを形成するための基板処理チャンバ、及びその構成要素に関する。処理チャンバは、基板支持体を備え、基板支持体の周囲にエッジリングが配置される。エッジリングは、石英、シリコン、架橋ポリスチレン及びジビニルベンゼン、ポリエーテルエーテルケトン、Ａｌ２Ｏ３、及びＡＩＮで構成される群から選択された材料を含む。エッジリングの材料は、処理チャンバの基板上に堆積されたハードマスク膜の特性を変調するように選択される。そのため、チャンバへのＲＦ電力を上げることなく、処理チャンバにおいて所望の膜特性を有するハードマスク膜を堆積させることができる。
［００１８］本開示の実施形態は、電子デバイスの製造における基板処理に利用される基板処理チャンバに関する。基板処理には、基板上の電子デバイスを製造するために使用される堆積プロセス、エッチングプロセス、並びに他の低圧プロセス、プラズマプロセス、熱プロセスが含まれる。本開示の例示的な態様から利益を得るために適合され得る処理チャンバ及び／又はシステムの例は、カリフォルニア州サンタクララに所在のアプライドマテリアルズ社から市販されているＰｒｏｄｕｃｅｒ（登録商標）ＡＰＦ（商標）ＰＥＣＶＤシステムである。他の製造業者からのものを含む他の処理チャンバ及び／又は処理プラットフォームが、本開示の態様から利益を得るために適合され得ると考えられる。
［００１９］本明細書に開示される堆積チャンバの実施形態は、メモリデバイスの製造、特に、メモリデバイスの製造中に利用されるハードマスクの堆積に利用され得る。現在のメモリデバイスは、電圧を印加することなく、非常に長期間にわたって記憶データを保持することができ、そのようなメモリデバイスの読み出し速度は比較的高い。また、記憶データの消去及びメモリデバイスへのデータの書き換えも比較的容易である。このため、メモリデバイスは、マイクロコンピュータ、及び自動制御システム等に広く用いられている。メモリデバイスのビット密度を高め、ビット当たりのコストを下げるために、３次元ＮＡＮＤ（ｔｈｒｅｅ－ｄｉｍｅｎｓｉｏｎａｌ ｎｏｔ ＡＮＤ）メモリデバイスが開発されている。また、ＤＲＡＭ（ｄｙｎａｍｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）、ＥＭ（ｅｘｐａｎｄｅｄ ｍｅｍｏｒｙ）、及びＲｅＲＡＭ（ｒｅｓｉｓｔｉｖｅ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）等のメモリデバイス、並びにそれらを形成するための先進型ハードマスク材料も開発されており、半導体産業の更なる発展を促している。
［００２０］３次元ＮＡＮＤ技術では、メモリセル層数の増加に伴うコストダウンのため、縦型ゲート３次元メモリセルが検討されている。酸化物／シリコン層、酸化物／窒化物層のスタックは、材料集積の利点から有用だが、メモリセル層数の増加に伴い、層の厚さが限定要因となる。そのため、メモリセル層の厚さを薄くすることが注目されているが、酸化物の品質（すなわち、降伏電圧）、シリコンの抵抗率、高アスペクト比エッチング等の問題は、層の厚さを薄くしても解決されることはない。
［００２１］図１は、堆積プロセスを実施するのに適した例示的な処理チャンバ１００の概略側面断面図である。一実施形態では、処理チャンバ１００は、ハードマスク膜、例えばアモルファスカーボンハードマスク膜等の基板上に高度なパターニング膜を堆積させるように構成され得る。
［００２２］処理チャンバ１００は、リッドアセンブリ１０５、チャンバ本体１９２上に配置されたスペーサ１１０、基板支持体１１５、システムコントローラ１０１、及び可変圧力システム１２０を含む。リッドアセンブリ１０５は、リッドプレート１２５と、熱交換器１３０とを含む。図示の実施形態では、リッドアセンブリ１０５はまた、シャワーヘッド１３５を含む。しかしながら、他の実施形態では、リッドアセンブリ１０５は、凹型又はドーム型のガス導入プレートを含む。
［００２３］リッドアセンブリ１０５は、処理ガス源１４０に結合される。処理ガス源１４０は、基板支持体１１５に支持された基板１４５に膜を形成するための前駆体ガスを含む。一例として、処理ガス源１４０は、中でもとりわけ、炭素含有ガス、水素含有ガス、ヘリウム等の前駆体ガスを含む。具体的な例では、炭素含有ガスは、アセチレン（Ｃ２Ｈ２）を含む。処理ガス源１４０は、リッドアセンブリ１０５に配置されたプレナム１９０に前駆体ガスを供給する。リッドアセンブリ１０５は、処理ガス源１４０からプレナム１９０に前駆体ガスを導くための１又は複数のチャネルを含む。前駆体ガスは、プレナムからシャワーヘッド１３５を通って処理領域１６０に流れる。
［００２４］また、リッドアセンブリ１０５は、オプションの遠隔プラズマ源１５０に結合される。遠隔プラズマ源１５０は、リッドアセンブリ１０５と基板１４５との間のスペーサ１１０の内部に形成された処理領域１６０に洗浄ガスを供給するための洗浄ガス源１５５に結合される。一実施例では、洗浄ガスは、リッドアセンブリ１０５を軸方向に貫通して形成された中央導管１９１を通して供給される。別の実施例では、洗浄ガスは、前駆体ガスを導くのと同じチャネルを通して供給される。例示的な洗浄ガスは、酸素及び／又はオゾン等の酸素含有ガス、並びにＮＦ３等のフッ素含有ガス、又はそれらの組合せを含む。
［００２５］遠隔プラズマ源１５０に加えて、又はその代替として、リッドアセンブリ１０５はまた、第１又は上部の無線周波数（ＲＦ）電源１６５に結合される。第１のＲＦ電源１６５は、洗浄ガスから生成されたプラズマ等のプラズマの維持又は生成を容易にする。一実施例では、遠隔プラズマ源１５０は省略され、洗浄ガスは、第１のＲＦ電源１６５を介してインシトゥでプラズマにイオン化される。基板支持体１１５は、第２又は下部のＲＦ電源１７０に結合される。第１のＲＦ電源１６５は、高周波ＲＦ電源（例えば、約１３．５６ＭＨｚ又は約４０ＭＨｚ）であってよく、第２のＲＦ電源１７０は、低周波ＲＦ電源（例えば、約２ＭＨｚ又は約１３．５６ＭＨｚ）であってよい。他の周波数も企図されることに留意されたい。幾つかの実装態様では、第２のＲＦ電源１７０は、混合周波数ＲＦ電源であり、高周波及び低周波電力の両方を提供する。二周波ＲＦ電源の利用、特に第２のＲＦ電源１７０の利用は、膜堆積を改善する。１３．５６ＭＨｚ及び４０ＭＨｚ等の二周波電力を提供する第２のＲＦ電源１７０を利用する場合、１３．５６ＭＨｚの周波数は堆積膜への種の注入を改善し、４０ＭＨｚの周波数は膜のイオン化及び堆積速度を増加させる。
［００２６］処理領域１６０においてプラズマを生成又は維持する際に、第１のＲＦ電源１６５及び第２のＲＦ電源１７０の一方又は両方が利用される。例えば、第２のＲＦ電源１７０が堆積プロセス中に利用され得、第１のＲＦ電源１６５が（単独で又は遠隔プラズマ源１５０と併せて）洗浄プロセス中に利用され得る。幾つかの堆積プロセスでは、第１のＲＦ電源１６５は、第２のＲＦ電源１７０と併せて使用される。堆積プロセス中、第１のＲＦ電源１６５及び第２のＲＦ電源１７０の一方又は両方は、前駆体ガスのイオン化を促進するために、約４キロワット（ｋＷ）から約９ｋＷ、例えば約４ｋＷから約６ｋＷの電力を処理領域１６０で供給する。
［００２７］基板支持体１１５は、そのＺ方向への移動を提供するアクチュエータ１７５に結合される。基板支持体１１５はまた、第２のＲＦ電源１７０、並びに他の電力及び流体接続との通信を維持しながら、基板支持体１１５の垂直移動を可能にする設備ケーブル１７８に結合される。チャンバ本体１９２に、スペーサ１１０が配置される。スペーサ１１０の高さにより、処理領域１６０内での基板支持体１１５の垂直方向の移動が可能になる。一例では、基板支持体１１５は、リッドアセンブリ１０５に対して（例えば、シャワーヘッド１３５の下面に対して）第１の距離１８０Ａから第２の距離１８０Ｂに移動可能である。幾つかの実施形態では、第１の距離１８０Ａは約１４インチであり、第２の距離は約１１．２インチである。従来のプラズマ化学気相堆積（ＰＥＣＶＤ）プロセスとは対照的に、スペーサ１１０は、基板支持体１１５とリッドアセンブリ１０５との間の距離（ひいては間の体積）を大きく増加させる。基板支持体１１５とリッドアセンブリ１０５との間の距離の増加により、プロセス領域１６０におけるイオン化種の衝突が低減し、その結果、引張応力の少ない膜の堆積がもたらされる。より少ない引張応力で堆積された膜は、膜が形成される基板の改善された平坦性（例えば、より少ない反り）を促進する。基板の反りが減少すると、下流のパターニング工程の精度が改善される。
［００２８］可変圧力システム１２０は、第１のポンプ１８２と第２のポンプ１８４とを含む。第１のポンプ１８２は、洗浄プロセス及び／又は基板移送プロセス中に利用され得る粗引きポンプである。粗引きポンプは、一般に、より高い体積流量を動かす、及び／又は比較的高い（それでも低大気圧ではあるが）圧力を操作するように構成される。一例では、第１のポンプは、洗浄プロセス中に、約３００ｍｔｏｒｒから約８００ｍｔｏｒｒ、例えば約４００ｔｏｒｒから約６ｍｔｏｒｒの処理チャンバ内の圧力を維持する。洗浄工程中の粗引きポンプの利用により、（堆積工程と比較して）洗浄ガスの比較的高い圧力及び／又は体積流量が促進される。洗浄工程中の比較的高い圧力及び／又は体積流量は、チャンバ表面の洗浄を改善する。
［００２９］第２のポンプ１８４は、堆積プロセス中に利用されるターボポンプであってよい。ターボポンプは、一般に、比較的低い体積流量及び／又は圧力を操作するように構成される。例えば、管状分子ポンプは、堆積プロセス中に、プロセスチャンバの処理領域１６０を約１０ｍｔｏｒｒ未満、例えば約５ｍｔｏｒｒ以下の圧力で維持するように構成される。堆積中に維持される処理領域１６０の減圧は、カーボン系ハードマスクを堆積させる際に、減少した引張応力及び／又は増加したｓｐ２－ｓｐ３変換を有する膜の堆積を促進する。このように、プロセスチャンバ１００は、堆積を改善するための比較的低い圧力と、洗浄を改善するための比較的高い圧力の両方を利用するように構成される。
［００３０］幾つかの実施形態では、堆積プロセス中に、第１のポンプ１８２及び第２のポンプ１８４の両方が利用される。第１のポンプ１８２及び第２のポンプ１８４の一方又は両方へのコンダクタンス経路を制御するために、バルブ１８６が利用される。バルブ１８６は、処理領域１６０からの対称的なポンピングも提供する。
［００３１］処理チャンバ１００は、基板移送ポート１８５も含む。基板移送ポート１８５は、内部ドア１８６Ａ及び外部ドア１８６Ｂによって選択的に密閉される。ドア１８６Ａ及び１８６Ｂは各々、アクチュエータ１８８に結合される。ドア１８６Ａ及び１８６Ｂは、処理領域１６０の真空密閉を促進する。ドア１８６Ａ及び１８６Ｂはまた、処理領域１６０内で対称的なＲＦ印加及び／又はプラズマの対称性を提供する。一実施例では、少なくともドア１８６Ａは、ステンレス鋼、アルミニウム、又はそれらの合金等、ＲＦ電力の伝導を促進する材料で形成される。
［００３２］システムコントローラ１０１は、処理システム１００にある自動化された構成要素の活動及び動作パラメータを制御する。システムコントローラ１０１は、例えば、アクチュエータ１７５、１８８、第１のＲＦ電源１６５、第２のＲＦ電源１７０、及び処理ガス源１４０等の処理システム１００の１又は複数の構成要素に独立して結合され得る。システムコントローラ１０１は、処理システム１００にある１又は複数の構成要素を制御するために使用される汎用コンピュータである。システムコントローラ１０１は、概して、本明細書に開示される１又は複数の処理シーケンスの制御及び自動化を促進するように設計され、典型的には、中央処理装置（ＣＰＵ）（図示せず）、メモリ（図示せず）、及び支援回路（又はＩ／Ｏ）（図示せず）を含む。ソフトウェア命令及びデータは、ＣＰＵに指示するために符号化されてメモリ（例えば、非一過性コンピュータ可読媒体）内に記憶され得る。システムコントローラ内の処理ユニットによって読み取り可能なプログラム（又はコンピュータ命令）は、処理システムにおいてどのタスクが実行可能であるかを決定する。例えば、非一過性コンピュータ可読媒体は、処理ユニットによって実行されると、本明細書に記載の方法の１又は複数を実行するように構成されるプログラムを含む。好ましくは、プログラムは、実行される様々なプロセスレシピのタスク及び様々な処理モジュールのプロセスレシピの工程と共に、基板の移動、支持、及び／又は位置決めの監視、実行、及び制御に関連するタスクを実行するための符号を含む。
［００３３］図２は、図１の処理チャンバ１００を約９０度回転させた概略側面図である。図２に、スペーサ１１０の詳細を示す。スペーサ１１０は、処理領域１６０を取り囲むライナ２００を含む。
［００３４］スペーサ１１０は、スペーサ１１０の本体に埋め込まれた、又は本体と熱的に連通している複数のヒータ要素２０５も含む。ヒータ要素２０５は、スペーサ１１０の温度を約８０℃以上に維持するために利用される。各ヒータ要素２０５は、カートリッジヒータであり得る。
［００３５］ライナ２００は、上部又は第１の部分２１０と、下部又は第２の部分２１５とを含む。第１の部分２１０は、第２の部分２１５の厚さよりも大きい厚さを有する。変化した厚みは、多くの利点を提供する。第２の部分２１５の減少した厚さの１つの利点は、基板支持体１１５とスペーサ１１０の内壁との間の空間が増加し、したがって真空コンダクタンスを増加させることである。第２の部分２１５の減少した厚さの別の利点は、ライナ２００の熱質量の変化である。したがって、第１の部分２１０に隣接する又は第１の部分２１０にあるライナ２００の部分は、第２の部分２１５に隣接する又は第２の部分２１５にあるライナ２００の部分の温度よりも高い温度に維持される。ライナ２００は、アルミニウム、チタン、又はそれらの合金を含む１又は複数の材料から形成される。一実施例では、ライナは、リッドアセンブリ１０５から、基板支持体１１５を越えて、処理チャンバ１００の底部に隣接して延在する。このような例では、ライナ２００は、チャンバ１００の底部に接触しないことがあるが、その代わりに、そこから間隔を空けて配置される。更に、図２にライナ２００を単一の部材として示したが、プロセスチャンバの内面をライニングするために複数のライナが利用され得ると考えられる。例えば、第１（又は上部）のライナは、スペーサ１１０をライニングするために利用され得、一方、第２（又は下部）のライナは、チャンバ本体（図１に示す）の内面をライニングするために利用され得る。
［００３６］スペーサ１１０は、磁石アセンブリ２２０も含む。磁石アセンブリ２２０は、スペーサ１１０を取り囲む複数の磁石２２５を含む。各磁石２２５は、アクチュエータ２３０に結合される。アクチュエータ２３０は、ライナ２００の外側でスペーサ１１０の周りの磁石２２５を処理チャンバ１００の長手方向軸２３５を中心に回転させる。アクチュエータ２３０はまた、磁石２２５を長手方向軸２３５に沿って垂直方向（Ｚ方向）に移動させるように適合される。各磁石２２５は、永久磁石、又は電磁石、又はそれらの組合せであってよい。各磁石２２５は、スペーサ１１０の側壁２４２に形成された空洞２４０内に位置決めされる。一実施例では、磁石は、ヒータ要素２０５の下方に位置決めされる。
［００３７］幾つかの実施形態では、複数の磁石２２５の約半分は、北極が基板支持体１１５に面するように（長手方向軸２３５に実質的に平行に）配向される。複数の磁石２２５の他の部分は、南極が基板支持体１１５に面するように（長手方向軸２３５と実質的に平行に）配向される。一実施例では、複数の磁石２２５は、スペーサ１１０を中心とする円状に配置される（面内図）。複数の磁石２２５は、第１の部分又は第１の半円と、第２の部分又は第２の半円とに分離される。第１の半円の磁石２２５は各々、北極が基板支持体１１５に面するように（長手方向軸２３５に実質的に平行に）配向される。第２の半円の磁石２２５は各々、南極が基板支持体１１５に面するように（長手方向軸２３５に実質的に平行に）配向される。このような例では、複数の磁石２２５は、堆積中に回転し得る、又は複数の磁石は静止したままであり得る。
［００３８］磁石アセンブリ２２０は、処理領域１６０におけるプラズマの閉じ込め及び／又は同調を補助する。一実施形態では、磁石アセンブリ２２０は、堆積プロセス中に処理領域１６０内に空洞共振器２４５も形成する。空洞共振器２４５は、プラズマシースを基板（図２に図示せず）に向かって垂直下方（Ｚ方向）に拡張する磁束を提供する。磁石アセンブリ２２０は、Ｚ方向だけでなく、Ｘ／Ｙ平面にもＢフィールドを提供する。磁石アセンブリ２２０はまた、処理領域１６０及び／又は空洞共振器２４５内のプラズマの同調を可能にする。磁石２２５の位置及び磁石２２５の回転速度の一方又は両方を調整するためのメトリックを提供するために、プラズマの渦電流が監視され得る。更に、又は代替的に、基板に以前に堆積された膜の計測を実行し、その結果を利用して、磁石２２５の位置及び／又は回転速度を変化させることができる。このように、空洞共振器２４５及び磁石アセンブリ２２０により、基板上の膜の均一性の向上が得られる。
［００３９］図３は、基板支持体１１５を含むカソードアセンブリ３００を備える処理チャンバ１００の概略断面図である。処理チャンバ１００は、ウエハ等の基板を処理チャンバ１００に出し入れするための開口部２８５を備える。カソードアセンブリ３００は、カソードアセンブリ３００をＺ方向に垂直に移動させるアクチュエータ３０５（図１に示すアクチュエータ１７５と同様）に結合される。図３に示すように、カソードアセンブリ３００は、リッドアセンブリ１０５に対して最も低い位置（例えば、第１の距離１８０Ａ）にある。堆積プロセスのためにカソードアセンブリ３００の位置を調整することができるため、最適な膜質を達成することが可能である。
［００４０］カソードアセンブリ３００は、設備インターフェース３１０も含む。設備インターフェース３１０は、ＲＦ電力だけでなく、他の電気及び流体接続のための接続を提供する。設備インターフェース３１０は、設備ケーブル１７８を介して基板支持体１１５に結合される。他の接続は、電源３１５、冷却剤源３２０、及びガス供給部３２５を含む。
［００４１］電源３１５は、基板支持体１１５の一部である静電チャック３３０に電力を供給するために利用される。電源３１５は、直流（ＤＣ）電源であってよい。デチャッキングは、静電チャック３３０を排出するコントローラ（図示せず）により促進される。更に、設備ケーブル１７８は、処理チャンバ１００内の工程を促進するために、オプションのマッチングネットワークを通して電源１７０に結合される。一実施例では、設備ケーブル１７８により、ＰＥＣＶＤプロセス中のＲＦ電力の転送が容易になる。スペーサ１１０によってできる比較的大きな領域、及びＰＥＣＶＤプロセス中に処理チャンバ１００が動作した圧力により、プラズマを確立し維持するために（従来のＰＥＣＶＤプロセスと比較して）より高い電力レベルが使用される。例えば、設備ケーブルは、ＰＥＣＶＤプロセス中、１１０アンペアで、約４ｋＷから約９ｋＷの電力を搬送し得る。同調された構成で磁石２２５を利用する場合、アンペア数は、膜質の劣化なしに、約７８アンペアから約８０アンペアの範囲に低減され得ると考えられる。
［００４２］冷却剤源３２０は、基板支持体１１５を冷却する冷却剤を含んでいる。例えば、静電チャック３３０（及び／又はその上に位置決めされた基板）の温度を約０℃から約－１０℃に維持するために、冷却剤源３２０からの冷却剤が基板支持体１１５に流される。冷却剤は、熱伝達流体、例えばＧＡＬＤＥＮ（登録商標）という商品名で販売されている熱伝達流体を含む。
［００４３］ガス供給部３２５は、結露を防止するために、静電チャック３３０の下方の空間に流体を供給する。流体は、清浄な乾燥空気、窒素（Ｎ２）、ヘリウム（Ｈｅ）、又は他の適切なガスであってよい。静電チャックの下方の空間に供給される流体は、静電（その下面を含む）上への結露を低減する。
［００４４］本明細書に記載の基板支持体１１５、加熱スペーサ１１０（図２に示すヒータ要素２０５を使用）、及び空洞共振器２３５の冷却の組み合わせの１つ又は幾つかにより、多くの利点が得られる。基板の温度が低いと、基板の反りを減少させるだけでなく、堆積速度を増加させる。スペーサ１１０及び／又はライナ２００の温度を約１００℃未満に維持することで、より効率的な洗浄が促進される、及び／又はライナ２００上への粒子の付着が最小限に抑えられる。ライナ２００の冷却を促進するために、１又は複数の冷却チャネルがスペーサ１１０に形成され得る。
［００４５］また、図３に、支持構造体３３５も示す。１つのみを示したが、支持構造体３３５は、そこに形成された３つの真空チャネル３４０を有する。真空チャネル３４０は、可変圧力システム１２０に結合される。真空チャネル３４０は、処理領域１６０からの対称的なポンピングを容易にする。
［００４６］カソードアセンブリ３００は、ベースリング３５０及びオプションのマウンティングプレート３４５に結合される。ファスナ３５５は、ベースリング３５０から延びて、基板支持体１１５をその上に固定する。
［００４７］図４は、基板支持体１１５の一実施形態を示す概略断面図である。上述したように、基板支持体１１５は、静電チャック３３０を含む。静電チャック３３０は、パック４００を含む。パック４００は、その中に埋め込まれた１又は複数の電極４０５を含む。１又は複数の電極４０５の第１の電極は、チャッキング電極として利用され、１又は複数の電極４０５の第２の電極は、ＲＦバイアス電極として利用される。パック４００は、セラミック材料、例えば窒化アルミニウム（ＡｌＮ）等の誘電体材料から形成される。
［００４８］パック４００は、誘電体プレート４１０とベースプレート４１５とによって支持される。誘電体プレート４１０は、石英等の電気絶縁材料、又はＲＥＸＯＬＩＴＥ（登録商標）という商品名で販売されている高性能プラスチック等の熱可塑性材料から形成され得る。ベースプレート４１５は、アルミニウム等の金属材料でできていてよい。工程中、ベースプレート４１５は、パック４００がＲＦ通電状態にある間、グラウンドに結合されている、又は電気的に浮遊している。設備ケーブル１７８の端部は、パック４００、誘電体プレート４１０及びベースプレート４１５に形成された開口部に図示されている。パック４００の電極のための電力、並びにガス供給部３２５（図３に示す）から基板支持体１１５への流体は、設備ケーブル１７８によって提供される。
［００４９］パック４００、誘電体プレート４１０、及びベースプレート４１５の各々は、設備ケーブル１７８を収容するためにその中又はそれを通して形成された、それぞれ軸方向に整列した開口部を含む。パック４００は、設備ケーブル１７８と係合する形状の開口部４９５を含む。例えば、開口部４９５は、設備ケーブル１７８を受け入れるための雌型ソケットとして構成され得る。誘電体プレート４１０は、開口部４９５と軸方向に整列した開口部４９６を含む。開口部４９６は、開口部４９５の直径とほぼ等しい直径を有する上部４９６ａと、上部の直径より大きい直径を有する中間部４９６ｂと、中間部４９６ｂの直径より大きい直径を有する下部４９６ｃとを含む。ベースプレート４１５は、第１の直径を有する上部４９７ａと、第１の直径よりも小さい第２の直径を有する下部４９７ｂとを有する開口部４９７を含む。開口部４９６、４９６、及び４９７の複数の直径により、そこに設備ケーブル１７８を固定することが容易になる。
［００５０］パック４００は、その中に形成された複数の流体チャネル４３０を含む。各流体チャネル４３０は、入口チャネル４３２と流体連結している。入口チャネル４３２は、入口導管４３４に流体結合される。入口導管４３４は、冷却剤源３２０に結合される。流体チャネル４３０及び入口チャネル４３２の各々は、キャッププレート４３６によって密閉される。キャッププレート４３６は、パック４００と同じ材料、又はアルミニウムでできていてよく、流体チャネル４３０及び入口導管４３４を密閉するためにパック４００に溶接され得る又は他の方法で結合され得る。図示していないが、入口導管４３４と同様の出口導管が、冷却流体をその中で再循環させることができるように基板支持体１１５に設けられる。
［００５１］入口導管４３４の一部は、管状部材４３８によって形成される。管状部材４３８は、セラミック材料等の誘電体材料から形成される。シール４４０は、キャッププレート４３６及びベースプレート４１５に隣接する管状部材４３８の端部に設けられる。管状部材４３８は、そこを通って流れる冷却流体によって引き起こされ得るアーク放電を防止する。管状部材４３８はまた、誘電体プレート４１０の割れを防止するために、その中を流れる比較的冷たい冷却流体から誘電体プレート４１０を熱的に絶縁することができる。
［００５２］また、基板支持体１１５は、複数のリフトピン４４２（１本のみ図示）を含む。各リフトピン４４２は、誘電体ブッシング４４４に移動可能に配置される。各リフトピン４４２は、ＡｌＮ、サファイア、石英等のセラミック材料から形成され得る。誘電体ブッシング４４４は、パック４００、誘電体プレート４１０及びベースプレート４１５の各々に設けられる、又はこれらを貫通して設けられる。誘電体ブッシング４４４は、ポリテトラフルオロエチレン（ＰＴＦＥ）材料等のポリマー材料でできている。誘電体ブッシング４４４は、その長さ方向に沿って、リフトピン４４２が案内される開口部４４６を含む。開口部４４６は、誘電体ブッシング４４４にコンダクタンス経路が形成されるように、リフトピン４４２の寸法（直径）よりわずかに大きく寸法設定されている。例えば、開口部４４６は、処理領域１６０と、誘電体ブッシング４４４を通して可変圧力システム１２０との間で真空コンダクタンスが得られるように、可変圧力システム１２０に結合される。開口部４４６によって提供されるコンダクタンス経路は、リフトピンのアーク放電を防止する。誘電体ブッシング４４４は、可変直径部分である複数の段差４４８を含む。段差４４８は、電気が伝わり得る経路の長さを増加させ、また経路に沿って角度のあるターンを導入することによって、パック４００とベースプレート４１５との間のアーク放電を減少させる。
［００５３］また、基板支持体１１５は、複数のファスナ装置４５０（１つのみ図示）を含む。ファスナ装置４５０は、パック４００を誘電体プレート４１０に取り付けるために利用される。各ファスナ装置４５０は、ファスナ４５２と、金属ワッシャ４５４と、ファスナキャップ４５６とを含む。ファスナ４５６が締め付けられると、ワッシャ４５４が誘電体プレート４１０に形成された開口部４６０の表面４５８に押しつけられる。ワッシャ４５４及びファスナ４５２は、ステンレス鋼等の金属材料でできている。ワッシャ４５４は、丸みを帯びた上部の角を含む。丸みを帯びた上部の角は、ファスナ４５２が締め付けられたときの誘電体プレート４１０の材料の割れを防ぐ。
［００５４］ファスナキャップ４５６は、誘電体プレート４１０の開口部４６０の残りを埋めるために利用される。ファスナキャップ４５６は、ファスナ４５２のヘッドを受け入れるように寸法設定されたポケット４６４を含む。ファスナキャップ４５６は、ポリマー、例えばポリエーテルエーテルケトン（ＰＥＥＫ）等の誘電体材料から形成される。ファスナキャップ４５６の外面は段差を含み、この段差は、電気が伝わり得る経路の長さを増加させることによって、パック４００とベースプレート４１５との間のアーク放電を低減させる。
［００５５］また、基板支持体１１５は、その層間に複数の間隙を含む。第１の間隙４７０は、パック４００と誘電体プレート４１０との間に設けられる。第２の間隙４７２は、誘電体プレート４１０とベースプレート４１５との間に設けられる。第１の間隙４７０及び第２の間隙４７２は、図３Ａ及び図３Ｂに示し説明したガス供給部３２５と流体連結している。ガス供給装置３２５からの流体は、隣接する層間の結露を防止するために、第１の間隙４７０及び第２の間隙４７２に流される。第１の間隙４７０及び第２の間隙４７２の流体は、絶縁体リング４２０によって基板支持体１１５の端部に密閉される。絶縁体リング４２０は、第１の間隙４７０及び第２の間隙４７２からの流体の漏れを制御するように寸法設定され得る。絶縁体リング４２０は、酸化ケイ素等の絶縁材料を含み得る。
［００５６］少なくともパック４００及び誘電体プレート４１０は、絶縁体リング４２０によって取り囲まれる。ベースプレート４１５及び絶縁体リング４２０の一部は、アルミニウム、又は他の導電性材料でできたグラウンドリング４２５によって取り囲まれる。絶縁体リング４２０は、角型ターンを誘導することによってＲＦ電流の流れの「見通し線」を減少させる更なる拡張部（図示せず）を含み得る。図示したような断面形状の角型ターンを含むことにより、ＲＦ電流のアーク放電が減少する。絶縁体リング４２０は、工程中のパック４００とベースプレート４１５との間のアーク放電を防止する又は最小限に抑える。
［００５７］絶縁体リング４２０の内周に隣接して、エッジリング４２２が配置される。エッジリング４２２は、中でもとりわけ、石英、シリコン、架橋ポリスチレン及びジビニルベンゼン（例えば、Ｒｅｘｏｌｉｔｅ（登録商標））、ＰＥＥＫ、Ａｌ２Ｏ３、ＡＩＮ等の誘電体材料を含み得る。上記誘電体材料を含むエッジリング４２２を利用することは、プラズマカップリングを変調するのに役立ち、プラズマ電力を変更することなく、基板支持体上の電圧（Ｖｄｃ）等のプラズマ特性を変調し、これにより、基板に堆積したハードマスク膜の特性を向上させることができる。エッジリング４２２の材料を通してウエハ又は基板へのＲＦ結合を変調することにより、膜の弾性率が膜の応力から切り離され得る。このように、ＲＦ電力を上げることによってイオンエネルギーを変調することなく、ハードマスクの応力を弾性率に影響を与えずに低減させることができる、又はハードマスクの弾性率を応力に影響を与えずに改善することができる。
［００５８］従来、膜の弾性率又は応力の調整は、処理チャンバにおいてプラズマを点火又は維持するために利用されるＲＦ電力を調整することによって行われていた。ＲＦ電力を変更することによって、膜の弾性率や応力を変化させることができる。しかし、ＲＦ電力の変更は、膜の弾性率と膜の応力の両方に同時に影響する。従って、従来は、意図的に膜の弾性率を変化させると、意図せずに膜の応力が変化することがある、又は逆に膜の応力を変化させると、意図せずに膜の弾性率が変化することがある。
［００５９］これに対し、エッジリングの材料を変更すると、膜応力に影響を与えずに膜弾性率を変化させる、あるいはその逆が可能であることが予想外に発見された。これは、理論にとらわれることなく、異なる材料で形成されたエッジリングの特性の変化により、基板へのＲＦ結合が変化した結果であると考えられる。更に、プラズマを生成／維持するために印加するＲＦ電力を変更せずに基板へのＲＦ結合を変化させることにより、別の特性（例えば、弾性率又は応力の一方）に大きな影響を与えることなく、１つの特性（例えば、弾性率又は応力の他方）を調整することが可能になる。
［００６０］通常、堆積中は主に１つのＲＦ源のみを使用し、Ｖｄｃを増加させるためにプラズマ電力（又は圧力）を増加させ、高いＶｄｃによりイオン密度（すなわち、高出力での更なるイオン化）とイオンエネルギーの両方を増加させる。そのため、応力及び弾性率を独立して調整又は修正することはできない。しかしながら、エッジリング４２２の材料を変更することによって、基板上のＶｄｃが、プラズマイオン化に影響を与えることなく増加する。このように、応力及び弾性率等の特性を独立して調整又は修正することができる。例えば、Ａｌ２Ｏ３を含む第１のエッジリングと石英を含む第２のエッジリングとを比較すると、Ａｌ２Ｏ３エッジリングと石英エッジリングの両方が同じ弾性率を有する膜をもたらすが、石英エッジリングは、Ａｌ２Ｏ３エッジリングよりも著しく小さい応力を有する膜をもたらす。
［００６１］プラズマ電位で導体として機能するプラズマとグラウンドとの間に配置された低い誘電率を有するエッジリング４２２を利用することで、プラズマとグラウンドとの間のキャパシタンスを変調することができる。これにより、プラズマとグラウンドとの間の電界が減少し、グラウンドへのイオンフラックスが変調される。より低い誘電率を有するエッジリング４２２及びグラウンドに変調されるイオンフラックスは電界を増強又は強化し、その結果、基板上のＶｄｃ及びイオンエネルギーの両方が増強される。このように、基板上のイオンエネルギーが、ＲＦ電力が増加した場合に生じるイオン及び中性密度のいかなる増加も必要とすることなく、増強される。ＲＦ電力を増加させることなく、Ｖｄｃとイオンエネルギーを増強することで、基板の応力及び弾性率を独立して調整することが可能になる。
［００６２］図５は、一実施形態に係る、ハードマスク膜の特性を変調するためにエッジリングを用いる方法５００を示す図である。方法５００は、システムコントローラ１０１を含む図１～３の処理チャンバ１００、及び図４の基板支持体１１５と共に利用され得る。
［００６３］工程５０２において、プロセスチャンバに第１の基板が配置された後、第１の基板上に第１のハードマスク膜が堆積され、第１の基板が第１のＲＦ電力で処理される。工程５０４において、第１のハードマスク膜の１又は複数の膜特性が測定される。１又は複数の膜特性は、少なくとも膜応力及び膜弾性率を含む。工程５０６において、基板支持体及び処理チャンバから第１の基板が取り外される。
［００６４］工程５０８において、基板支持体の第１のエッジリングは、石英、シリコン、架橋ポリスチレン及びジビニルベンゼン（例えば、Ｒｅｘｏｌｉｔｅ（登録商標））、ＰＥＥＫ、Ａｌ２Ｏ３、又はＡＩＮ等の誘電体材料を含む第２のエッジリングと交換される。第２のエッジリングは、図４のエッジリング４２２であってよい。第２のエッジリングは、第１のエッジリングよりも低い誘電率を有し得る。あるいは、第２のエッジリングは、第１のエッジリングよりも高い誘電率を有し得る。上記誘電体材料を含む第２のエッジリングは、プラズマカップリングを変調するのに役立ち、プラズマ電力を変更することなくプラズマ特性を変調し、基板に堆積されたハードマスク膜の特性を向上させる。一例では、第２のエッジリングは、第１のハードマスク膜の測定の結果として、弾性率又は応力等の特性を調整するように選択される。例えば、第１のハードマスク膜の弾性率が所定の範囲内にない（しかし応力は所定の範囲内にある）と決定された場合、第２のエッジリングは、その後堆積される膜の弾性率を所定の範囲内になるように調整し、応力も前に決定した範囲にとどまるように選択される。
［００６５］工程５１０において、次に、基板支持体上に第２の基板が配置される。工程５１２において、第２の基板上に第２のハードマスク膜が堆積され、第２の基板が第１のＲＦ電力で処理される。このように、第１の基板と第２の基板の両方は、同じ処理チャンバ内で同じＲＦ電力で処理される。
［００６６］工程５１４において、第２のハードマスク膜の１又は複数の膜特性が測定される。１又は複数の膜特性は、少なくとも膜応力及び膜弾性率を含む。次に、第２のハードマスク膜の膜特性は、第１のハードマスク膜の膜特性と比較され、第１のハードマスク膜と第２のハードマスク膜との間の所望の量の調整が達成されたことが確認される。第２のハードマスク膜は、少なくとも約２０％の第１のハードマスク膜とは異なる弾性率の変化を有し得る。第２のハードマスク膜は、約５％未満の第１のハードマスク膜とは異なる応力の変化を有し得る。あるいは、第２のハードマスク膜は、少なくとも約２０％の第１のハードマスク膜とは異なる応力の変化を有し得、第２のハードマスク膜は、約５％未満の第１のハードマスク膜とは異なる弾性率の変化を有し得る。このように、第１及び第２の基板を同じＲＦ電力で処理しても、エッジリングの材料を変更した結果、処理レシピ／パラメータに他のいかなる変更も加えることなく、第２の基板に配置された第２のハードマスク膜の膜質は、第１の基板に配置された第１のハードマスクの膜質よりも優れている。
［００６７］エッジリングの材料を通して基板へのＲＦ結合を変調することにより、弾性率と応力の逆相関を解消する（すなわち、弾性率を応力から切り離す）ことができる。そのため、弾性率に影響を与えることなくハードマスクの応力を低減することができる、又は応力に影響を与えることなくハードマスクの弾性率を向上させることができる。更に、ＲＦ電力を上げることによってイオンエネルギーを変調せずに、ハードマスクの膜特性を向上させることができる。
［００６８］石英、シリコン、架橋ポリスチレン及びジビニルベンゼン（例えば、Ｒｅｘｏｌｉｔｅ（登録商標））、ＰＥＥＫ、Ａｌ２Ｏ３、又はＡＩＮ等の誘電体材料を含むエッジリングを利用することにより、堆積されるハードマスク膜に高い弾性率及び低い応力の両方を持たせることが可能になる。エッジリングの利用により、高弾性率及び低応力を有するハードマスク膜が堆積されるため、システムの他の構成要素がＲＦ電流及び電圧の増加により増加した負荷に対処する必要がなくなり、構成要素の故障を防止することによって構成要素の寿命を伸びる。
［００６９］前述の内容は本開示の実施形態を対象としているが、以下の特許請求の範囲によって決定されるその基本的な範囲から逸脱することなく、本開示の他のさらなる実施形態を考案することが可能である。

Claims (20)

  1. １又は複数のハードマスク膜の特性を変調する方法であって、
    第１の基板上に第１のハードマスク膜を堆積させ、前記第１の基板を第１のＲＦ電力で処理することと、
    前記第１のハードマスク膜の１又は複数の膜特性を測定することと、
    基板支持体から前記第１の基板を取り外すことと、
    前記基板支持体の第１のエッジリングを第２のエッジリングと交換することであって、前記第２のエッジリングは、石英、シリコン、架橋ポリスチレン及びジビニルベンゼン、ポリエーテルエーテルケトン、Ａｌ２Ｏ３、及びＡＩＮで構成される群から選択される材料を含む、前記基板支持体の第１のエッジリングを第２のエッジリングと交換することと、
    前記基板支持体上に第２の基板を配置することと、
    前記第２の基板上に第２のハードマスク膜を堆積させ、前記第２の基板を前記第１のＲＦ電力で処理することと、
    前記第２のハードマスク膜の前記１又は複数の膜特性を測定することと
    を含む方法。
  2. 前記第２のハードマスク膜は少なくとも約２０％の前記第１のハードマスク膜とは異なる弾性率の変化を有し、前記第２のハードマスク膜は約５％未満の前記第１のハードマスク膜とは異なる応力の変化を有する、請求項１に記載の方法。
  3. 前記第２のハードマスク膜は少なくとも約２０％の前記第１のハードマスク膜とは異なる応力の変化を有し、前記第２のハードマスク膜は約５％未満の前記第１のハードマスク膜とは異なる弾性率の変化を有する、請求項１に記載の方法。
  4. 前記第１のエッジリングは前記第２のエッジリングと異なる材料を含み、第１のハードマスク材料は第２のハードマスク材料と同じである、請求項１に記載の方法。
  5. 前記第２のエッジリングは前記第１のエッジリングよりも低い誘電率を有する、請求項１に記載の方法。
  6. 前記第２のエッジリングの材料は、前記第１のＲＦ電力が印加されたときに、前記第２の基板上の電圧及びイオンエネルギーを増加させる、請求項１に記載の方法。
  7. 前記１又は複数の膜特性は弾性率及び応力を含み、前記第２のエッジリングの材料は前記第２のハードマスク膜の弾性率及び応力を独立して調整するように選択される、請求項１に記載の方法。
  8. １又は複数のハードマスク膜の特性を変調する方法であって、
    第１の基板上に第１のハードマスク膜を堆積させ、前記第１の基板を第１のＲＦ電力で処理することと、
    前記第１のハードマスク膜の１又は複数の膜特性を測定することであって、前記１又は複数の膜特性は弾性率及び応力を含む、前記第１のハードマスク膜の１又は複数の膜特性を測定することと、
    基板支持体から前記第１の基板を取り外すことと、
    前記基板支持体の第１のエッジリングを第２のエッジリングと交換することであって、前記第１のエッジリングは前記第２のエッジリングの第２の材料とは異なる第１の材料を含む、前記基板支持体の第１のエッジリングを第２のエッジリングと交換することと、
    前記基板支持体上に第２の基板を配置することと、
    前記第２の基板上に第２のハードマスク膜を堆積させ、前記第２の基板を前記第１のＲＦ電力で処理することであって、前記第２のエッジリングの前記第２の材料は、前記第１のハードマスク膜の測定された前記１又は複数の膜特性に基づいて、前記第２のハードマスク膜の少なくとも１つの膜特性を調整するように選択される、前記第２の基板上に第２のハードマスク膜を堆積させ、前記第２の基板を第１のＲＦ電力で処理することと
    を含む方法。
  9. 前記第２のエッジリングの誘電体材料は、石英、シリコン、架橋ポリスチレン及びジビニルベンゼン、ポリエーテルエーテルケトン、Ａｌ２Ｏ３、及びＡＩＮで構成される群から選択される、請求項８に記載の方法。
  10. 前記第２のハードマスク膜は少なくとも約２０％の前記第１のハードマスク膜とは異なる弾性率の変化を有し、前記第２のハードマスク膜は約５％未満の前記第１のハードマスク膜とは異なる応力の変化を有する、請求項８に記載の方法。
  11. 前記第２のハードマスク膜は少なくとも約２０％の前記第１のハードマスク膜とは異なる応力の変化を有し、前記第２のハードマスク膜は約５％未満の前記第１のハードマスク膜とは異なる弾性率の変化を有する、請求項８に記載の方法。
  12. 前記第２のエッジリングは前記第１のエッジリングよりも高い誘電率を有する、請求項８に記載の方法。
  13. 前記第２のエッジリングの材料は、前記第１のＲＦ電力が印加されたときに、前記第２の基板上の電圧及びイオンエネルギーを増加させる、請求項８に記載の方法。
  14. 前記第２のエッジリングの第２の材料は、前記第２のハードマスク膜の弾性率及び応力を独立して調整するように選択される、請求項８に記載の方法。
  15. 非一過性コンピュータ可読媒体であって、システムに、
    第１の基板上に第１のハードマスク膜を堆積させ、前記第１の基板を第１のＲＦ電力で処理することと、
    前記第１のハードマスク膜の１又は複数の膜特性を測定することと、
    基板支持体から前記第１の基板を取り外すことと、
    前記基板支持体の第１のエッジリングを第２のエッジリングと交換することであって、前記第２のエッジリングは、石英、シリコン、架橋ポリスチレン及びジビニルベンゼン、ポリエーテルエーテルケトン、Ａｌ２Ｏ３、及びＡＩＮで構成される群から選択される材料を含む、前記基板支持体の第１のエッジリングを第２のエッジリングと交換することと、
    前記基板支持体上に第２の基板を配置することと、
    前記第２の基板上に第２のハードマスク膜を堆積させ、前記第２の基板を前記第１のＲＦ電力で処理することと、
    前記第２のハードマスク膜の前記１又は複数の膜特性を測定することと
    を行わせるように構成された命令を有する、非一過性コンピュータ可読媒体。
  16. 前記第２のハードマスク膜は少なくとも約２０％の前記第１のハードマスク膜とは異なる弾性率の変化を有し、前記第２のハードマスク膜は約５％未満の前記第１のハードマスク膜とは異なる応力の変化を有する、請求項１５に記載の非一過性コンピュータ可読媒体。
  17. 前記第２のハードマスク膜は少なくとも約２０％の前記第１のハードマスク膜とは異なる応力の変化を有し、前記第２のハードマスク膜は約５％未満の前記第１のハードマスク膜とは異なる弾性率の変化を有する、請求項１５に記載の非一過性コンピュータ可読媒体。
  18. 前記１又は複数の膜特性は弾性率及び応力を含み、前記第２のエッジリングの材料は、前記第２のハードマスク膜の弾性率及び応力を独立して調整するように選択される、請求項１５に記載の非一過性コンピュータ可読媒体。
  19. 前記第２のエッジリングは、前記第１のエッジリングよりも低い誘電率を有する、請求項１５に記載の非一過性コンピュータ可読媒体。
  20. 前記第２のエッジリングの材料は、前記第１のＲＦ電力が印加されたときに、前記第２の基板上の電圧及びイオンエネルギーを増加させる、請求項１５に記載の非一過性コンピュータ可読媒体。
JP2021577978A 2019-07-01 2020-06-26 プラズマカップリング材料の最適化による膜特性の変調 Pending JP2022538455A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962869470P 2019-07-01 2019-07-01
US62/869,470 2019-07-01
PCT/US2020/039841 WO2021003070A1 (en) 2019-07-01 2020-06-26 Modulating film properties by optimizing plasma coupling materials

Publications (1)

Publication Number Publication Date
JP2022538455A true JP2022538455A (ja) 2022-09-02

Family

ID=74066461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021577978A Pending JP2022538455A (ja) 2019-07-01 2020-06-26 プラズマカップリング材料の最適化による膜特性の変調

Country Status (6)

Country Link
US (1) US11270905B2 (ja)
JP (1) JP2022538455A (ja)
KR (1) KR20220037456A (ja)
CN (1) CN114008761A (ja)
TW (1) TW202108803A (ja)
WO (1) WO2021003070A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220349050A1 (en) * 2021-04-30 2022-11-03 Applied Materials, Inc. Method and apparatus with high conductance components for chamber cleaning

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0221531A3 (en) 1985-11-06 1992-02-19 Kanegafuchi Kagaku Kogyo Kabushiki Kaisha High heat conductive insulated substrate and method of manufacturing the same
WO1992017900A1 (en) 1991-04-03 1992-10-15 Eastman Kodak Company HIGH DURABILITY MASK FOR DRY ETCHING OF GaAs
US5352493A (en) 1991-05-03 1994-10-04 Veniamin Dorfman Method for forming diamond-like nanocomposite or doped-diamond-like nanocomposite films
JPH07268622A (ja) 1994-03-01 1995-10-17 Applied Sci & Technol Inc マイクロ波プラズマ付着源
TW422892B (en) 1997-03-27 2001-02-21 Applied Materials Inc Technique for improving chucking reproducibility
US6013980A (en) 1997-05-09 2000-01-11 Advanced Refractory Technologies, Inc. Electrically tunable low secondary electron emission diamond-like coatings and process for depositing coatings
JP2868120B2 (ja) 1997-06-11 1999-03-10 川崎重工業株式会社 電子ビーム励起プラズマ発生装置
US6372303B1 (en) 1997-06-16 2002-04-16 Robert Bosch Gmbh Method and device for vacuum-coating a substrate
MY132894A (en) 1997-08-25 2007-10-31 Ibm Layered resist system using tunable amorphous carbon film as a bottom layer and methods of fabrication thereof
US6320295B1 (en) 1998-11-18 2001-11-20 Mcgill Robert Andrew Diamond or diamond like carbon coated chemical sensors and a method of making same
US6592771B1 (en) 1999-04-08 2003-07-15 Sony Corporation Vapor-phase processing method and apparatus therefor
EP1197581B1 (en) 1999-05-19 2006-10-25 Mitsubishi Shoji Plastics Corporation Dlc film, dlc-coated plastic container, and method and apparatus for manufacturing dlc-coated plastic container
US6936551B2 (en) 2002-05-08 2005-08-30 Applied Materials Inc. Methods and apparatus for E-beam treatment used to fabricate integrated circuit devices
US7247221B2 (en) 2002-05-17 2007-07-24 Applied Films Corporation System and apparatus for control of sputter deposition process
US6900002B1 (en) 2002-11-19 2005-05-31 Advanced Micro Devices, Inc. Antireflective bi-layer hardmask including a densified amorphous carbon layer
WO2004076710A1 (ja) 2003-02-26 2004-09-10 Sumitomo Electric Industries, Ltd. 非晶質炭素膜、その製造方法および非晶質炭素膜被覆部材
JP2006049817A (ja) 2004-07-07 2006-02-16 Showa Denko Kk プラズマ処理方法およびプラズマエッチング方法
US8808856B2 (en) 2005-01-05 2014-08-19 Pureron Japan Co., Ltd. Apparatus and method for producing carbon film using plasma CVD and carbon film
JP2006190795A (ja) * 2005-01-06 2006-07-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および急速熱処理装置
US7247582B2 (en) 2005-05-23 2007-07-24 Applied Materials, Inc. Deposition of tensile and compressive stressed materials
US20070032081A1 (en) * 2005-08-08 2007-02-08 Jeremy Chang Edge ring assembly with dielectric spacer ring
US8119240B2 (en) 2005-12-02 2012-02-21 United Technologies Corporation Metal-free diamond-like-carbon coatings
KR100812504B1 (ko) 2006-09-05 2008-03-11 성균관대학교산학협력단 전도성 고경도 탄소박막의 제조 방법 및 박막 전계 발광소자용 전극으로의 응용
US8500963B2 (en) 2006-10-26 2013-08-06 Applied Materials, Inc. Sputtering of thermally resistive materials including metal chalcogenides
US7959735B2 (en) 2007-02-08 2011-06-14 Applied Materials, Inc. Susceptor with insulative inserts
US8105660B2 (en) 2007-06-28 2012-01-31 Andrew W Tudhope Method for producing diamond-like carbon coatings using PECVD and diamondoid precursors on internal surfaces of a hollow component
US8101444B2 (en) 2007-08-17 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2009167512A (ja) 2008-01-21 2009-07-30 Kobe Steel Ltd 摺動部品用ダイヤモンドライクカーボン皮膜およびその製造方法
US8133819B2 (en) 2008-02-21 2012-03-13 Applied Materials, Inc. Plasma etching carbonaceous layers with sulfur-based etchants
JP4704453B2 (ja) 2008-07-16 2011-06-15 株式会社プラズマイオンアシスト ダイヤモンドライクカーボン製造装置、製造方法及び工業製品
JP4755262B2 (ja) 2009-01-28 2011-08-24 株式会社神戸製鋼所 ダイヤモンドライクカーボン膜の製造方法
CN103597119B (zh) 2009-07-08 2017-03-08 艾克斯特朗欧洲公司 用于等离子体处理的装置和方法
KR20110115291A (ko) 2010-04-15 2011-10-21 경북대학교 산학협력단 Ｄｌｃ 코팅장치
US8361906B2 (en) 2010-05-20 2013-01-29 Applied Materials, Inc. Ultra high selectivity ashable hard mask film
US20120276743A1 (en) 2011-04-26 2012-11-01 Jai-Hyung Won Methods of forming a carbon type hard mask layer using induced coupled plasma and methods of forming patterns using the same
KR20120121340A (ko) 2011-04-26 2012-11-05 삼성전자주식회사 유도결합 플라즈마를 이용한 탄소계 하드 마스크막 제조 방법 및 이를 이용한 패턴 형성 방법
EP2587518B1 (en) 2011-10-31 2018-12-19 IHI Hauzer Techno Coating B.V. Apparatus and Method for depositing Hydrogen-free ta C Layers on Workpieces and Workpiece
JP5935116B2 (ja) 2011-12-16 2016-06-15 東京エレクトロン株式会社 プラズマ処理装置
CN103594495A (zh) 2012-08-16 2014-02-19 中国科学院微电子研究所 半导体器件及其制造方法
US9362133B2 (en) 2012-12-14 2016-06-07 Lam Research Corporation Method for forming a mask by etching conformal film on patterned ashable hardmask
US9304396B2 (en) 2013-02-25 2016-04-05 Lam Research Corporation PECVD films for EUV lithography
US9484303B2 (en) * 2013-03-13 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Stress tuning for reducing wafer warpage
WO2014149175A1 (en) 2013-03-15 2014-09-25 Applied Materials, Inc. An amorphous carbon deposition process using dual rf bias frequency applications
US9269587B2 (en) 2013-09-06 2016-02-23 Applied Materials, Inc. Methods for etching materials using synchronized RF pulses
US9984915B2 (en) 2014-05-30 2018-05-29 Infineon Technologies Ag Semiconductor wafer and method for processing a semiconductor wafer
US20160042961A1 (en) 2014-08-06 2016-02-11 Applied Materials, Inc. Electron beam plasma source with rotating cathode, backside helium cooling and liquid cooled pedestal for uniform plasma generation
US9695503B2 (en) 2014-08-22 2017-07-04 Applied Materials, Inc. High power impulse magnetron sputtering process to achieve a high density high SP3 containing layer
US9390910B2 (en) * 2014-10-03 2016-07-12 Applied Materials, Inc. Gas flow profile modulated control of overlay in plasma CVD films
US9959610B2 (en) * 2014-10-30 2018-05-01 Applied Materials, Inc. System and method to detect substrate and/or substrate support misalignment using imaging
US20170263478A1 (en) * 2015-01-16 2017-09-14 Lam Research Corporation Detection System for Tunable/Replaceable Edge Coupling Ring
US10475626B2 (en) 2015-03-17 2019-11-12 Applied Materials, Inc. Ion-ion plasma atomic layer etch process and reactor
US10153139B2 (en) 2015-06-17 2018-12-11 Applied Materials, Inc. Multiple electrode substrate support assembly and phase control system
US10418243B2 (en) * 2015-10-09 2019-09-17 Applied Materials, Inc. Ultra-high modulus and etch selectivity boron-carbon hardmask films
US9695593B2 (en) 2015-11-10 2017-07-04 Detec Systems Llc Leak detection in roof membranes
US10020218B2 (en) * 2015-11-17 2018-07-10 Applied Materials, Inc. Substrate support assembly with deposited surface features
KR20170127724A (ko) * 2016-05-12 2017-11-22 삼성전자주식회사 플라즈마 처리 장치
US9852889B1 (en) * 2016-06-22 2017-12-26 Lam Research Corporation Systems and methods for controlling directionality of ions in an edge region by using an electrode within a coupling ring
US10249495B2 (en) 2016-06-28 2019-04-02 Applied Materials, Inc. Diamond like carbon layer formed by an electron beam plasma process
CN108220922B (zh) * 2016-12-15 2020-12-29 东京毅力科创株式会社 成膜方法、硼膜以及成膜装置
US10847347B2 (en) * 2018-08-23 2020-11-24 Applied Materials, Inc. Edge ring assembly for a substrate support in a plasma processing chamber
US10903050B2 (en) * 2018-12-10 2021-01-26 Lam Research Corporation Endpoint sensor based control including adjustment of an edge ring parameter for each substrate processed to maintain etch rate uniformity

Also Published As

Publication number Publication date
WO2021003070A1 (en) 2021-01-07
US11270905B2 (en) 2022-03-08
TW202108803A (zh) 2021-03-01
US20210005500A1 (en) 2021-01-07
KR20220037456A (ko) 2022-03-24
CN114008761A (zh) 2022-02-01

Similar Documents

Publication Publication Date Title
US10529539B2 (en) Plasma processing apparatus and method
US8303834B2 (en) Plasma processing apparatus and plasma etching method
US7815740B2 (en) Substrate mounting table, substrate processing apparatus and substrate processing method
US7767055B2 (en) Capacitive coupling plasma processing apparatus
US8216485B2 (en) Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
US11560626B2 (en) Substrate processing chamber
US11430636B2 (en) Plasma processing apparatus and cleaning method
US20230343586A1 (en) Method of using dual frequency rf power in a process chamber
US20080038162A1 (en) Table for use in plasma processing system and plasma processing system
WO2019138654A1 (ja) プラズマ処理装置及びプラズマ処理方法
KR20180099504A (ko) 반도체 제조 방법 및 플라즈마 처리 장치
JP2022538455A (ja) プラズマカップリング材料の最適化による膜特性の変調
US20100267243A1 (en) Plasma processing method and apparatus
US20150221522A1 (en) Plasma processing method and plasma processing apparatus
US11361973B2 (en) Etching method and etching apparatus
US20210142990A1 (en) Plasma processing apparatus
KR20200074033A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
US11810792B2 (en) Etching method and substrate processing apparatus
US20220349050A1 (en) Method and apparatus with high conductance components for chamber cleaning
KR20240034244A (ko) 미리 결정된 모듈러스 범위 내에서 막 모듈러스를 유지하기 위한 방법들, 장치, 및 시스템들
CN115440562A (zh) 喷淋头、电极组件、气体供给组件、基片处理装置和系统
TW202225451A (zh) 以介電陳化膜陳化靜電夾盤的系統與方法
JP2022074000A5 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230619