KR101998340B1 - 전력 소자 모듈 및 그 제조 방법 - Google Patents

전력 소자 모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR101998340B1
KR101998340B1 KR1020120078391A KR20120078391A KR101998340B1 KR 101998340 B1 KR101998340 B1 KR 101998340B1 KR 1020120078391 A KR1020120078391 A KR 1020120078391A KR 20120078391 A KR20120078391 A KR 20120078391A KR 101998340 B1 KR101998340 B1 KR 101998340B1
Authority
KR
South Korea
Prior art keywords
layer
bonding pad
pad layer
upper electrode
palladium
Prior art date
Application number
KR1020120078391A
Other languages
English (en)
Other versions
KR20140011686A (ko
Inventor
이백우
변영훈
부성운
정창모
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120078391A priority Critical patent/KR101998340B1/ko
Priority to US13/739,372 priority patent/US8963325B2/en
Publication of KR20140011686A publication Critical patent/KR20140011686A/ko
Application granted granted Critical
Publication of KR101998340B1 publication Critical patent/KR101998340B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0341—Manufacturing methods by blanket deposition of the material of the bonding area in liquid form
    • H01L2224/03424—Immersion coating, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48844—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48847—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48863—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48864—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13033—TRIAC - Triode for Alternating Current - A bidirectional switching device containing two thyristor structures with common gate contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

본 개시는 전력 소자 및 전력 소자 모듈에 관한 것으로, 보다 구체적으로는 향상된 전기적 연결을 위한 전극을 갖는 전력 소자, 이를 포함하는 전력 소자 모듈에 대한 것이다. 본 발명의 일 실시예에 따르면, 서로 마주하는 제1면과 제2면을 갖는 반도체 구조체; 상기 제1면 상에 마련된 제1접촉층, 상기 제1접촉층 상에 마련되며 니켈(Ni)을 포함하는 금속으로 이루어진 제1본딩 패드층을 포함하는 상부 전극; 및 상기 제2면 상에 마련된 제2접촉층, 상기 제2접촉층 상에 마련된 니켈(Ni)을 포함하는 금속으로 이루어진 제2본딩 패드층을 포함하는 하부 전극;을 포함하는 전력 소자를 제공한다.

Description

전력 소자 모듈 및 그 제조 방법{Power Device Module and Method of fabricating the same}
전력 소자 및 전력 소자 모듈에 관한 것으로, 보다 구체적으로는 향상된 전기적 연결을 위한 전극을 갖는 전력 소자, 이를 포함하는 전력 소자 모듈에 대한 것이다.
산업용 모터나 자동차용 모터 등의 인버터 회로, 대용량 서버의 전원장치, 및 무정전 전원장치 등에 있어서, 주로 수백 킬로와트(KW)로부터 수 메가와트(MW)까지의 비교적 큰 전력을 취급하기 위한 전력용 반도체 소자가 사용되는 일이 있다. 이 전력용 반도체 소자로서는, 예를 들면 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor) 및 IGBT(Insulated Gate Bipolar Transistor) 등의 반도체 스위치가 있다.
이러한 전력용 반도체 소자의 패키지는 외부 환경으로부터의 보호, 외장 및 외부 전극에의 접속이 주요한 필요 기능이었다. 하지만, 최근의 스위치용 전력 소자, 특히 파워 모듈에서는 내부 임피던스의 최소화, 내부 전극에 의한 전자계의 영향 억제, 최적의 절연 성능, 장수명화의 요구 및 비용 등에 대한 요구에 대응할 수 있는 패키지 기술이 요구된다.
전력용 반도체 소자는 외부 시스템과 전기적으로 연결이 되어야 그 기능이 제대로 발휘될 수 있다. 이와 관련하여, 전력용 반도체 소자를 외부 시스템과 전기적으로 연결하기 위한 기술로 와이어 본딩 또는/및 솔더링 등에 의한 접합기술이 있다. 이러한 접합기술의 주요 요소 중 하나는 전력용 반도체 소자에 형성되는 전극의 특성이 된다.
본 개시는 외부 시스템과 구리(Cu) 와이어를 이용하여 접합이 용이하면서, 솔더링 또는 신터링에 의한 접합도 용이한 전극구조를 채용하고 있는 전력 소자 및 이를 포함하고 있는 전력 소자 모듈을 제공한다. 또한, 전력 소자의 전극 형성시, 공정 단계를 줄일 수 있는 제조방법에 대해 제공한다.
본 발명의 일 실시예에 따른 전력 소자는
서로 마주하는 제1면과 제2면을 갖는 반도체 구조체;
상기 제1면 상에 마련된 제1접촉층, 상기 제1접촉층 상에 마련되며 니켈(Ni)을 포함하는 금속으로 이루어진 제1본딩 패드층을 포함하는 상부 전극; 및
상기 제2면 상에 마련된 제2접촉층, 상기 제2접촉층 상에 마련된 니켈(Ni)을 포함하는 금속으로 이루어진 제2본딩 패드층을 포함하는 하부 전극;을 포함한다.
본 발명의 일부 실시예들에 있어서, 상기 제1접촉층은 상기 제2접촉층과 동일한 물질로 구성되고, 상기 제1본딩 패드층은 상기 제2본딩 패드층과 동일한 물질로 구성될 수 있다.
상기 제1본딩 패드층 및 상기 제2본딩 패드층에는 인(P) 또는 붕소(B) 중 적어도 하나가 불순물로 함유되어 있을 수 있다.
상기 제1접촉층 및 제2접촉층은 알루미늄(Al)을 포함하는 금속으로 이루어질 수 있다.
상기 상부 전극은 상기 제1본딩 패드층 상에 마련되며 상기 제1본딩 패드층을 보호하기 위해 형성되는 제1보호층;을 더 포함할 수 있으며, 상기 하부 전극은 상기 제2본딩 패드층 상에 마련되며 상기 제2본딩 패드층을 보호하기 위해 형성되는 제2보호층;을 더 포함할 수 있다.
상기 제1보호층 및 상기 제2보호층은 금(Au) 또는 팔라듐(Pd)을 포함하는 금속으로 이루어질 수 있다.
상기 제1보호층은 상기 제1본딩 패드층 상에 마련되고 팔라듐(Pd)을 포함하는 금속으로 이루어진 제1팔라듐층; 및 상기 제1팔라듐층 상에 마련되고 금(Au)을 포함하는 금속으로 이루어진 제1금층;을 포함할 수 있으며, 상기 제2보호층은 상기 제2본딩 패드층 상에 마련되고 팔라듐(Pd)을 포함하는 금속으로 이루어진 제2팔라듐층; 및 상기 제2팔라듐층 상에 마련되고 금(Au)을 포함하는 금속으로 이루어진 제2금층;을 포함할 수 있다.
상기 상부 전극은 복수로 형성되며 서로 이격하여 배치될 수 있다.
상기 반도체 구조체는 절연 게이트 양극성 트랜지스터(IGBT) 또는 금속 산화막 반도체 전계효과 트랜지스터(MOSFET)를 포함할 수 있다. 또한, 상기 반도체 구조체는 다이오드를 포함할 수 있다.
본 발명의 다른 실시예에 따른 전력 소자 모듈은,
서로 마주하는 제1면과 제2면을 갖는 반도체 구조체;
상기 제1면 상에 마련된 제1접촉층, 상기 제1접촉층 상에 마련되며 니켈(Ni)을 포함하는 금속으로 이루어진 제1본딩 패드층을 포함하는 상부 전극;
상기 제2면 상에 마련된 제2접촉층, 상기 제2접촉층 상에 마련된 니켈(Ni)을 포함하는 금속으로 이루어진 제2본딩 패드층을 포함하는 하부 전극;
상기 상부 전극과 상기 하부 전극이 소정의 회로요소와 연결될 패턴이 형성된 구리 패턴층을 구비하는 DBC(Direct Bonded Copper) 기판; 및
상기 상부 전극과 상기 구리 패턴층을 연결하는 구리(Cu) 와이어;를 포함한다.
본 발명의 일부 실시예들에 의하면, 상기 하부 전극과 상기 구리 패턴층은 솔더링 또는 신터링(sintering)에 의해 연결될 수 있다.
상기 제1접촉층은 상기 제2접촉층과 동일한 물질로 구성되고, 상기 제1본딩 패드층은 상기 제2본딩 패드층과 동일한 물질로 구성될 수 있다.
상기 제1본딩 패드층 및 상기 제2본딩 패드층에는 인(P) 또는 붕소(B) 중 적어도 하나가 불순물로 함유되어 있을 수 있다.
상기 제1본딩 패드층 및 제2본딩 패드층은 3um 내지 20um 사이의 두께를 갖을 수 있다.
상기 제1접촉층 및 제2접촉층은 알루미늄(Al)을 포함하는 금속으로 이루어질 수 있다.
상기 상부 전극은 상기 제1본딩 패드층 상에 마련되며 상기 제1본딩 패드층을 보호하기 위해 형성되는 제1보호층;을 더 포함할 수 있으며, 상기 하부 전극은 상기 제2본딩 패드층 상에 마련되며 상기 제2본딩 패드층을 보호하기 위해 형성되는 제2보호층;을 더 포함할 수 있다.
상기 제1보호층 및 상기 제2보호층은 금(Au) 또는 팔라듐(Pd)을 포함하는 금속으로 이루어질 수 있다.
상기 제1보호층은 상기 제1본딩 패드층 상에 마련되고 팔라듐(Pd)을 포함하는 금속으로 이루어진 제1팔라듐층; 및 상기 제1팔라듐층 상에 마련되고 금(Au)을 포함하는 금속으로 이루어진 제1금층;을 포함할 수 있으며, 상기 제2보호층은 상기 제2본딩 패드층 상에 마련되고 팔라듐(Pd)을 포함하는 금속으로 이루어진 제2팔라듐층; 및 상기 제2팔라듐층 상에 마련되고 금(Au)을 포함하는 금속으로 이루어진 제2금층;을 포함할 수 있다.
상기 반도체 구조체는 절연 게이트 양극성 트랜지스터(IGBT) 또는 금속 산화막 반도체 전계효과 트랜지스터(MOSFET)를 포함할 수 있다. 또한, 상기 반도체 구조체는 다이오드를 포함할 수 있다.
본 발명의 또 다른 실시예에 의한 전력 소자 제조방법은,
서로 마주하는 제1면과 제2면을 갖는 반도체 구조체를 마련하는 단계;
상기 제1면과 상기 제2면에 각각 상부 전극과 하부 전극을 형성하는 전극 형성 단계;을 포함하며,
상기 전극 형성 단계는
상기 반도체 구조체면과 접촉되어 형성되는 접촉층을 마련하는 단계;
상기 접촉층에 형성되며 니켈(Ni)을 포함하는 금속으로 이루어진 본딩 패드층을 마련하는 단계;를 포함할 수 있다.
본 발명의 일부 실시예들에 의하면, 상기 본딩 패드층을 마련하는 단계는 상기 상부 전극의 본딩 패드층과 상기 하부 전극의 본딩 패드층을 동시에 형성할 수 있다.
상기 전극 형성 단계는 상기 본딩 패드층에 형성되며, 상기 본딩 패드층을 보호하기 위해 형성되는 보호층을 마련하는 단계;를 더 포함할 수 있다.
상기 본딩 패드층을 마련하는 단계는 무전해 니켈 도금 단계;를 포함할 수 있다.
상기 본딩 패드층을 마련하는 단계는 상기 무전해 니켈 도금 단계 이전에 아연치환 도금 단계;를 더 포함할 수 있다.
상기 본딩 패드층을 마련하는 단계는 상기 무전해 니켈 도금 단계 후에 열처리 단계;를 더 포함할 수 있다.
상기 보호층은 금(Au) 도금 또는 팔라듐(Pd) 도금으로 형성될 수 있다.
상술한 전력 소자 및 전력 소자 모듈은 구리(Cu) 와이어에 의한 접합 및 솔더링 또는 신터링 접합이 용이한 전극구조를 채용하고 있어, 전기 및 열적인 성능과 신뢰성이 높은 전력 소자 및 전력 소자 모듈을 제공한다. 또한, 전극의 공정 단계를 줄여 전력 소자 및 전력 소자 모듈의 공정 시간 및 비용을 줄일 수 있다.
도 1은 일 실시예에 의한 전력 소자의 개략적인 구성을 보이는 단면도이다.
도 2는 다른 실시예에 의한 전력 소자의 개략적인 구성을 보이는 단면도이다.
도 3는 또 다른 실시예에 의한 전력 소자의 개략적인 구성을 보이는 단면도이다.
도 4a 내지 도 4c는 전력 소자의 전극을 형성하는 과정을 단계별로 나타낸다.
도 5는 일 실시예에 의한 전력 소자 모듈의 개략적인 구성을 보이는 단면도이다.
도 6은 다른 실시예에 의한 전력 소자 모듈의 개략적인 구성을 보이는 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예의 구성과 작용을 상세히 설명하기로 한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다.
한편, 이하에 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다. 예를 들면, 한 층이 기판이나 다른 층의 "위", "상부" 또는 "상"에 구비된다고 설명될 때, 그 층은 기판이나 다른 층에 직접 접하면서 위에 존재할 수도 있고, 그 사이에 또 다른 층이 존재할 수도 있다.
또한, "상의" 또는 "위의" 및 "하의" 또는 "아래의"와 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 상대적인 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 예를 들어, 도면들에서 구성요소가 뒤집어 진다면(turned over), 다른 요소들의 상부의 면 상에 존재하는 것으로 묘사되는 요소들은 상기 다른 요소들의 하부의 면 상에 방향을 가지게 된다. 그러므로, 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "하의" 및 "상의" 방향 모두를 포함할 수 있다. 소자가 다른 방향으로 향한다면(다른 방향에 대하여 90도 회전), 본 명세서에 사용되는 상대적인 설명들은 이에 따라 해석될 수 있다.
본 명세서에서 "층"이라는 용어는, 물체들이 포개져 생기는 구조체의 일부를지칭하기 위하여 사용한다. 따라서, "층"이라는 용어는 물체들의 두께에 의해 의미가 한정되어 해석될 필요는 없다.
도 1은 일 실시예에 의한 전력 소자(1)의 개략적인 구성을 보이는 단면도이다.
도 1을 참조하면, 전력 소자(1)는 서로 마주하는 제1면과 제2면을 갖는 반도체 구조체(10); 상기 제1면 상에 마련된 제1접촉층(110), 제1접촉층(110) 상에 마련되며 니켈(Ni)을 포함하는 금속으로 이루어진 제1본딩 패드층(120)을 포함하는 상부 전극(100); 및 상기 제2면 상에 마련된 제2접촉층(210), 제2접촉층(210) 상에 마련된 니켈(Ni)을 포함하는 금속으로 이루어진 제2본딩 패드층(220)을 포함하는 하부 전극(200);을 포함한다. 또한, 전력 소자(1)의 상부 전극(100)은 제1본딩 패드층(120) 상에 마련되며 제1본딩 패드층(120)을 보호하기 위해 형성되는 제1보호층(130);을 더 포함할 수 있으며, 전력 소자(1)의 하부 전극(200)은 제2본딩 패드층(220) 상에 마련되며 제2본딩 패드층(220)을 보호하기 위해 형성되는 제2보호층(230);을 더 포함할 수 있다.
반도체 구조체(10)는 수 암페어(A)에서 부터 수 킬로암페어(kA)의 전류가 흐를 수 있는 고전력의 반도체 구조체가 될 수 있다. 예를 들면, 반도체 구조체(10)는 정류 다이오드, 전력 MOSFET, 절연 게이트 양극성 트랜지스터(IGBT), 트라이액(triac) 등을 위한 반도체 구조체가 될 수 있다. 그러나, 이는 예시적인 것일 뿐이며, 저전력의 반도체 구조체가 될 수도 있으며, 이를 한정하지 않는다.
상부 전극(100) 및 하부 전극(200)은 반도체 구조체(10)가 동작할 수 있도록 전압을 인가하기 위한 구성요소이다. 따라서, 상부 전극(100) 및 하부 전극(200)은 도전성을 가지는 물질을 포함할 수 있으며, 예를 들어, 금속, 금속 합금, 전도성 금속 산화물 또는 전도성 금속 질화물 등으로 형성될 수 있다.
또한, 상부 전극(100)은 반도체 구조체(10)의 일면과 접촉되어 마련된 제1접촉층(110)과 제1접촉층(110)상에 마련되며 니켈(Ni)을 포함하는 제1본딩 패드층(120)을 포함한다. 하부 전극(200)은 반도체 구조체(10)의 다른 면과 접촉되어 마련된 제2접촉층(210)과 제2접촉층(210)상에 마련되며 니켈(Ni)을 포함하는 제2본딩 패드층(220)을 포함한다.
제1접촉층(110) 및 제2접촉층(210)은 반도체 구조체(10)와 직접적으로 접촉하여 형성되는 층으로 단층 또는 복층 구조로 형성될 수 있다. 제1접촉층(110) 및 제2접촉층(210)은 도전성을 가지는 물질을 포함할 수 있으며, 예를 들어, 금속, 금속 합금, 전도성 금속 산화물 또는 전도성 금속 질화물 등으로 형성될 수 있다. 더욱 상세하게는, 제1접촉층(110) 및 제2접촉층(210)은 알루미늄(Al), 금(Au), 베릴륨(Be), 비스무트(Bi), 코발트(Co), 구리(Cu), 하프늄(Hf), 인듐(In), 망간(Mn), 몰리브덴(Mo), 니켈(Ni), 납(Pb), 팔라듐(Pd), 백금(Pt), 로듐(Rh), 레늄(Re), 루테늄(Ru), 탄탈륨(Ta), 텔륨(Te), 티타늄(Ti), 텅스텐(W), 아연(Zn), 또는 지르코늄(Zr) 중의 적어도 하나를 포함할 수 있다.
제1접촉층(110) 및 제2접촉층(210)은 화학기상증착법, 플라즈마 여기 CVD(plasma enhanced CVD, PECVD), 저압 CVD(low pressure CVD, LPCVD), 물리기상증착법(physical vapor deposition, PVD), 스퍼터링(sputtering), 원자층 증착법(atomic layer deposition, ALD) 등의 증착 방법에 의하여 형성할 수 있으며, 이를 한정하지 않는다.
제1본딩 패드층(120) 및 제2본딩 패드층(220)은 구리(Cu) 와이어와 접합이 형성되면서, 솔더링 또는 신터링에 의해 DBC(Direct Bonded Copper) 기판과 접합이 형성되기 위해 마련된 것일 수 있다. 하지만, 이는 예시적인 것일 뿐이며, DBC 기판이 아닌 다른 기판과 접합이 될 수도 있으며 이를 한정하지 않는다. DBC 기판은 Al2O3,AlN 등의 세라믹 기판의 양면에 구리 층(copper layer)이 마련된 기판을 말한다. 이러한 기판은 전력 소자의 절연을 위해서 마련될 수 있다.
제1본딩 패드층(120) 및 제2본딩 패드층(220)은 각각 제1접촉층(110) 및 제2접촉층(210) 상에 마련되며, 니켈(Ni)을 포함한다. 제1본딩 패드층(120) 및 제2본딩 패드층(220)은 무전해 니켈 도금에 의해 형성될 수 있으며, 이 경우 제1본딩 패드층(120)과 제2본딩 패드층(220)은 동시에 형성될 수 있다. 제1본딩 패드층(120) 및 제2본딩 패드층(220)에는 니켈(Ni)과 함께 인(P) 이나 붕소(B)가 함유되어 있을 수 있다. 제1본딩 패드층(120) 및 제2본딩 패드층(220)은 3um 내지 20um 사이의 두께로 형성될 수 있다.
제1본딩 패드층(120)은 구리 와이어 보다 강도 및 경도가 큰 니켈(Ni)을 포함하고 있어, 구리(Cu) 와이어와 와이어본딩시 전력 소자(1)에 가해지는 외력에 의해 전력 소자(1)가 손상되는 것을 방지하기 위한 역할을 할 수 있다. 또한, 구리(Cu) 와이어와 접합 후, 또는 접합이 형성될 때, 구리가 반도체 구조체(10)로 확산(diffusion)되는 것을 방지하는 장벽 층의 역할을 할 수 있다.
일반적으로 전력용 소자와 DBC 기판의 회로 사이에는 200um 내지 500um의 직경을 갖는 알루미늄(Al) 와이어에 의한 와이어 본딩을 통해 전기적인 연결을 달성할 수 있음이 알려져 왔다. 와이어 본딩은 와이어와 접합이 이루어지는 전극 접촉면에 압력을 가하고 초음파 에너지를 인가하면서 달성할 수 있다. 이러한, 와이어 본딩 후 내부 임피던스의 최소화 및 신뢰성 위해서는 와이어의 전기적 특성, 열적 특성 및 물리적 특성 등 와이어의 다양한 특성을 고려할 수 있다.
다음은 알루미늄(Al) 와이어와 구리(Cu) 와이어의 전기적, 열적, 물리적 특성을 비교한 표이다.
내용 알루미늄 와이어 구리 와이어

비저항
2.7m
Figure 112012057526136-pat00001
cm
1.7m
Figure 112012057526136-pat00002
cm

용단전류 (fusing current)
15 A (직경 10mil x 10mm)
24 A (직경 10mil x 10mm)

열전도율
220 W/mK
400 W/mK

열팽창계수(CTE)
23.6 ppm
16.5 ppm

강도 (hardness)
200-500 (N/mm2)
400-1100 (N/mm2)
상기 표 1에서 나타난 것과 같이 구리 와이어는 알루미늄 와이어에 비해 전기적 특성 및 열적 특성이 우수하다. 따라서, 구리 와이어를 이용하여 와이어 본딩을 하게 되면 전기 및 열적 성능이 향상될 수 있다. 또한, 구리 와이어의 열팽창 계수는 알루미늄 와이어의 열팽창 계수보다 작아, 구리 와이어를 사용하는 경우 전력 공급 등에 따른 열이 발생된다고 하여도, 와이어와 전극의 접촉면에서의 크랙 발생이 감소할 수 있다.
제2본딩 패드층(220)은 솔더에 대해 습윤성(wettability)을 가지고 있어, 솔더링에 의한 접합이 용이할 수 있다. 또한, 제1본딩 패드층(120)과 거의 동일한 물질, 두께로 형성되어 전력 소자(1)의 뒤틀림(warpage) 현상을 줄이는 역할을 할 수 있다. 제1본딩 패드층(120)과 제2본딩 패드층(220)의 역할은 서로 바뀔 수 있다.
제1보호층(130) 및 제2보호층(230)은 각각 제1본딩 패드층(120) 및 제2본딩 패드층(220) 상에 마련될 수 있다. 제1보호층(130) 및 제2보호층(230)은 제1본딩 패드층(120) 및 제2본딩 패드층(220)을 보호하기 위해 형성될 수 있으며, 특히 제1본딩 패드층(120) 및 제2본딩 패드층(220)이 산화되는 것을 막아주는 역할을 할 수 있다.
제1보호층(130) 및 제2보호층(230)은 단층 또는 다층 구조로 이루어질 수 있다. 예를 들어, 금(Au) 또는 팔라듐(Pd)를 포함하는 단층 구조일 수 있으며, 이를 조합하는 다층 구조를 가질 수 있다. 그러나, 이는 예시적인 것이며, 제1보호층(130) 및 제2보호층(230)은 각각 제1본딩 패드층(120) 및 제2본딩 패드층(220) 상에 마련되어 어떤 형태로든 제1본딩 패드층(120) 및 제2본딩 패드층(220)을 보호하는 물질층을 말하며, 이를 한정하지 않는다. 제1보호층(130) 및 제2보호층(230)은 침지 도금(immersion coating) 또는 무전해 도금으로 형성할 수 있다. 예를 들어, 금(Au)을 제1보호층(130) 및 제2보호층(230)으로 하는 경우는 침지 도금을 이용하여 형성할 수 있다. 팔라듐(Pd)을 제1보호층(130) 및 제2보호층(230)으로 하는 경우는 무전해 도금을 이용하여 형성할 수 있다.
전력 소자(1)의 상부 전극(100)과 하부 전극(200)의 적층 구조는 동일하게 형성될 수 있다. 예를 들어, 접촉층(110, 210), 본딩 패드층(120, 220), 보호층(130, 230)으로 순차적으로 동일한 물질로 형성될 수 있다. 구체적으로는, 상부 전극(100)과 하부 전극(200)은 동일하게 Al/Ni/Au 또는 Al/Ni/Pd/Au 로 이루어질 수 있다. 또한, 상부 전극(100) 및 하부 전극(200)을 이루는 각 층의 두께도 거의 동일하게 형성될 수 있다. 그러나, 이는 예시적인 것일 뿐, 이에 한정되지 않는다. 예를 들어, 상부 전극(100)과 하부 전극(200) 중 어느 하나에만 추가적인 층을 더 형성할 수 있으며, 상부 전극(100)과 하부 전극(200)의 각 층은 두께가 다르게 형성될 수 있다.
도 2는 다른 실시예에 의한 전력 소자(2)의 개략적인 구성을 보이는 단면도이다.
도 2을 참조하면, 전력 소자(2)는 서로 마주하는 제1면과 제2면을 갖는 반도체 구조체(10); 상기 제1면 상에 마련된 제1접촉층(110), 제1접촉층(110) 상에 마련되며 니켈(Ni)을 포함하는 금속으로 이루어진 제1본딩 패드층(120)을 포함하는 상부 전극(100); 및 상기 제2면 상에 마련된 제2접촉층(210), 제2접촉층(210) 상에 마련된 니켈(Ni)을 포함하는 금속으로 이루어진 제2본딩 패드층(220)을 포함하는 하부 전극(200);을 포함한다. 또한, 전력 소자(1)의 상부 전극(100)은 제1본딩 패드층(120) 상에 마련되며 제1본딩 패드층(120)을 보호하기 위해 형성되는 제1보호층(130);을 더 포함하고, 전력 소자(1)의 하부 전극(200)은 제2본딩 패드층(220) 상에 마련되며 제2본딩 패드층(220)을 보호하기 위해 형성되는 제2보호층(230);을 더 포함한다.
또한, 제1보호층(130)은 제1본딩 패드층(120) 상에 마련되고 팔라듐(Pd)을 포함하는 금속으로 이루어진 제1팔라듐층(131); 및 제1팔라듐층(131) 상에 마련되고 금(Au)을 포함하는 금속으로 이루어진 제1금(Au)층(132);을 포함하며, 제2보호층(230)은 제2본딩 패드층(220) 상에 마련되고 팔라듐(Pd)을 포함하는 금속으로 이루어진 제2팔라듐층(231); 및 제2팔라듐층(231) 상에 마련되고 금(Au)을 포함하는 금속으로 이루어진 제2금(Au)층(232);을 포함한다.
도 2의 전력 소자(2)는 도 1의 전력 소자(1)의 제1보호층(130)이 제1팔라듐층(131) 및 제1금(Au)층(132)으로, 제2보호층(230)이 제2팔라듐층(231) 및 제2금(Au)층(232)으로 구성되어 있는 경우에 대한 실시예에 해당한다. 따라서, 제1팔라듐층(131) 및 제2팔라듐층(231), 제1금(Au)층(132) 및 제2금(Au)층(232)을 제외한 다른 구성요소에 대한 설명은 상술한 바와 같다.
제1팔라듐층(131) 및 제2팔라듐층(231), 제1금(Au)층(132) 및 제2금(Au)층(232)은 본딩 패드층(120,220)을 보호하기 위해 형성될 수 있으며, 특히 본딩 패드층(120, 220)이 산화되는 것을 막아주는 역할을 할 수 있다. 제1팔라듐층(131) 및 제2팔라듐층(231)은 무전해 도금으로 동시에 형성될 수 있다. 그 후, 제1금(Au)층(132) 및 제2금(Au)층(232)의 형성을 위해 침지 도금을 순차적으로 수행할 수 있다. 그러나, 이는 예시적인 것이며 이에 한정되지 않는다.
제1팔라듐층(131) 및 제2팔라듐층(231)의 두께는 0.3um 이하로 형성될 수 있으며, 제1금(Au)층(132) 및 제2금(Au)층(232)의 두께는 0.1um 이하로 형성될 수 있으나, 필요에 따라서 더 두껍게 형성될 수 있으며, 이를 한정하지 않는다.
도 3은 또 다른 실시예에 의한 전력 소자(3)의 개략적인 구성을 보이는 단면도이다.
도 3을 참조하면, 전력 소자(3)는 서로 마주하는 제1면과 제2면을 갖는 반도체 구조체(20); 상기 제1면 상에 마련된 제1접촉층(110), 제1접촉층(110) 상에 마련되며 니켈(Ni)을 포함하는 금속으로 이루어진 제1본딩 패드층(120)을 포함하는 상부 전극(100); 및 상기 제2면 상에 마련된 제2접촉층(210), 제2접촉층(210) 상에 마련된 니켈(Ni)을 포함하는 금속으로 이루어진 제2본딩 패드층(220)을 포함하는 하부 전극(200);을 포함한다. 또한, 전력 소자(1)의 상부 전극(100)은 제1본딩 패드층(120) 상에 마련되며 제1본딩 패드층(120)을 보호하기 위해 형성되는 제1보호층(130);을 더 포함할 수 있으며, 전력 소자(1)의 하부 전극(200)은 제2본딩 패드층(220) 상에 마련되며 제2본딩 패드층(220)을 보호하기 위해 형성되는 제2보호층(230);을 더 포함할 수 있다. 또한, 상부 전극(100)은 제1상부전극(101) 및 제2상부전극(102)을 포함하여 복수로 구성될 수 있으며, 제1상부전극(101) 및 제2상부전극(102)은 서로 이격하여 배치된다.
도 3의 전력 소자(3)는 도 1의 전력 소자(1)의 상부 전극(100)이 제1상부전극(101) 및 제2상부전극(102)으로 구성되어 있는 경우에 대한 실시예에 해당한다. 따라서, 제1상부전극(101) 및 제2상부전극(102)을 제외한 다른 구성요소에 대한 설명은 상술한 바와 같다.
상부 전극(100) 및 하부 전극(200)은 복수로 형성될 수 있다. 상부 전극(100) 및 하부 전극(200)은 반도체 구조체(20)가 동작할 수 있도록 전압을 인가하기 위한 구성이므로, 반도체 구조체(20)의 종류에 따라서 상부 전극(100) 및 하부 전극(200)의 수가 다양해 질 수 있다. 비록 도 3에서는 상부 전극(100)이 두 개인 경우에 대해서 나타내고 있지만, 상부 전극(100)은 두 개를 초과할 수 있다. 또한, 하부 전극(200)도 경우에 따라서는 복수의 전극으로 구성될 수 있다.
도 3의 경우, 반도체 구조체(20)는 절연 게이트 양극성 트랜지스터(IGBT) 또는 MOSFET이 될 수 있다. 이 경우, 제1상부전극(101)은 에미터 전극이 될 수 있으며, 제2상부전극(102)은 게이트 전극이 될 수 있다. 또한, 하부 전극(200)은 콜렉터 전극이 될 수 있다. 이는 예시적인 것이고, 반도체 구조체(20)의 구조에 따라서 전극이 달라질 수 있다.
도 4a 내지 도 4c는 도 1 및 도 3의 전력 소자(1,3)의 전극을 형성하는 과정을 단계별로 나타낸다. 도 1, 도 3, 도 4a 내지 도 4b에서 동일한 참조 번호는 동일한 구성 요소를 나타낸다.
도 4a를 참조하면, 반도체 구조체(10,20) 상에 접촉층(110,111, 112,210)을 형성한다. 접촉층(110,111,112,210)은 화학기상증착법, 플라즈마 여기 CVD(plasma enhanced CVD, PECVD), 저압 CVD(low pressure CVD, LPCVD), 물리기상증착법(physical vapor deposition, PVD), 스퍼터링(sputtering), 원자층 증착법(atomic layer deposition, ALD) 등의 증착 방법에 의하여 형성할 수 있으며, 이를 한정하지 않는다.
도 4b를 참조하면, 접촉층(110,111,112,210) 상에 본딩 패드층(120,121,122,220)을 형성하기 위하여 무전해 니켈 도금 공정을 수행한다. 무전해 니켈 도금은 화학적 환원 작용에 의해서 형성된다. 무전해 니켈 도금시 사용되는 환원제는 치아 인산 나트륨, 또는 붕소 화합물 등이 사용될 수 있다. 따라서, 본딩 패드층(120,220)은 환원제의 종류에 따라 인(P)나 붕소(B)를 함유할 수 있다.
이러한 도금 공정은 진공 증착 방법에 의해 니켈 층을 형성하는 것보다 증착율이 빠르며, 공정 비용이 저렴하다. 또한, 제1본딩 패드층(120,121,122) 및 제2본딩 패드층(220)을 동시에 형성할 수 있게 하여, 공정상 시간 및 비용이 절감된다.
무전해 니켈 도금 전에 접촉층(110,111,112,210)과 도금될 니켈의 접착력 향상을 위해 접촉층(110,111,112,210) 표면에 아연치환(zincation) 도금 공정을 더 포함할 수 있다. 이 공정을 통해 아연 원자와 접촉층의 금속원자와의 치환이 발생되며, 접촉층(110,111,112,210)에 박힌 아연 원자는 접촉층(110,111,112,210)과 니켈과의 접착력을 향상시킬 수 있다.
무전해 니켈 도금으로 인해 형성된 본딩 패드층(120,121,122,220)은 접합력 및/또는 기계적 물성 조절을 위해 열처리 될 수 있다.
도 4c를 참조하면, 본딩 패드층(120,121,122,220) 상에 보호층(130,131,132,230)을 형성하기 위하여 금(Au) 도금 또는 팔라듐(Pd) 도금을 수행한다. 보호층(130,131,132,230)은 본딩 패드층(120,121,122,220)의 산화를 방지하기 위해 마련될 수 있다. 보호층은 Pd/Au로 형성될 수 있으며, 이 경우, 먼저, 팔라듐(Pd)을 포함하는 층의 형성을 위해 무전해 도금을 한 후, 금(Au)을 포함하는 층의 형성을 위해 침지 도금을 순차적으로 수행할 수 있다. 그러나, 이는 예시적인 것이며, 금(Au) 도금을 위해서 무전해 도금을 사용할 수도 있다.
도 5은 일 실시예에 의한 전력 소자 모듈(4)의 개략적인 구성을 보이는 단면도이다.
도 5를 참고하면, 전력 소자 모듈(4)는 서로 마주하는 제1면과 제2면을 갖는 반도체 구조체(10);상기 제1면 상에 마련된 제1접촉층(110), 제1접촉층(110) 상에 마련되며 니켈(Ni)을 포함하는 금속으로 이루어진 제1본딩 패드층(120)을 포함하는 상부 전극(100); 상기 제2면 상에 마련된 제2접촉층(210), 제2접촉층(210) 상에 마련된 니켈(Ni)을 포함하는 금속으로 이루어진 제2본딩 패드층(220)을 포함하는 하부 전극; 상부 전극(100)과 하부 전극(200)이 소정의 회로요소와 연결되는 패턴이 형성된 구리 패턴층(310)을 구비하는 DBC(Direct Bonded Copper) 기판(300); 및 상부 전극(100)과 상기 구리 패턴층(310)을 연결하는 구리(Cu) 와이어;를 포함한다.
또한, 전력 소자 모듈(4)의 상부 전극(100)은 제1본딩 패드층(120) 상에 마련되며 제1본딩 패드층(120)을 보호하기 위해 형성되는 제1보호층(130);을 더 포함할 수 있으며, 전력 소자 모듈(4)의 하부 전극(200)은 제2본딩 패드층(220) 상에 마련되며 제2본딩 패드층(220)을 보호하기 위해 형성되는 제2보호층(230);을 더 포함할 수 있다.
또한, 하부 전극(200)과 구리 패턴층(310)은 솔더링 또는 신터링(sintering)에 의해 연결될 수 있다.
다시 말하면, 전력 소자 모듈(4)는 상술한 전력 소자(1,2,3), 전력 소자(1,2,3)가 소정의 회로요소와 연결되는 패턴이 형성된 구리 패턴층(310)을 구비하는 DBC 기판(300), 및 전력 소자(1,2,3)과 DBC 기판을 연결하는 구리 와이어로 이루어지며, 하부 전극(200)과 DBC 기판(300)은 솔더링 또는 신터링에 의해 연결될 수 있다.
DBC 기판(300)은 구리 패턴층(310), 구리층(320) 및 구리 패턴층(310)과 구리층(320) 사이에 마련된 세라믹층(330)을 포함한다. 구리 패턴층(310)은 전력 소자(1,2,3)와 소정의 회로 요소와 연결될 패턴이 포함되어 있다. 세라믹층(330)은 전기적 절연을 위해 Al2O3, AlN 등과 같은 세라믹으로 이루어질 수 있다.
DBC 기판(300)은 전력 소자(1,2,3)에 고전력을 공급할 수 있는 통로를 마련해 주며, 전력 소자(1,2,3)에 의해 발생되는 열을 외부로 내보내는 역할을 할 수 있다.
구리 와이어는 직경이 100um이상이며, 초음파 본딩(ultrasonic wedge bonding)으로 전력 소자(1,2,3)의 상부 전극(100)과 DBC 기판(300)의 구리 패턴층(310)과 연결된다.
전력 소자(1,2,3)의 하부 전극(200)은 DBC 기판(300)의 구리 패턴층(310)과 솔더링 또는 은(Ag) 신터링 공정에 의해 접합된다. 솔더링의 경우, 솔더 재료는 Sn-Pb, Sn-Ag-Cu 등이 사용될 수 있다. 은(Ag) 신터링의 경우, 나노 또는 마이크로 크기의 은 페이스트(silver paste)를 사용하여, 가압 및 가열에 의해 수행될 수 있다.
도 6은 다른 실시예에 의한 전력 소자 모듈(5)의 개략적인 구성을 보이는 단면도이다.
도 6을 참고하면, 전력 소자 모듈(5)은 상술한 전력 소자(1,2,3)가 복수로 마련된 경우에 대한 것이다. 비록 도 6에는 전력 소자(1,2,3)가 두 개인 경우에 대해서 도시하였지만, 이는 예시적인 것이고, 전력 소자 모듈(5)은 그 기능에 따라 다양한 전력 소자(1,2,3)를 포함할 수 있다.
상술한 바와 같이, 전력 소자(1,2,3) 및 전력 소자 모듈(4,5)은 구리(Cu) 와이어에 의한 접합 및 솔더링 또는 신터링 접합이 용이한 전극구조를 채용하고 있어, 전기 및 열적인 성능과 신뢰성이 높은 전력 소자 및 전력 소자 모듈을 제공한다. 또한, 전극의 공정 단계를 줄여 전력 소자 및 전력 소자 모듈의 공정 시간 및 비용을 줄일 수 있다.
이상 설명한 전력 소자(1,2,3) 및 전력 소자 모듈(4,5)은 구리(Cu) 와이어에 의한 접합 및 솔더링 또는 신터링 접합이 용이한 전극구조를 채용하고 있어, 전기 및 열적인 성능과 신뢰성이 높아짐을 설명하는 예로서 제시된 것이며, 구체적인 구조는 다양하게 변형될 수 있다.
지금까지, 본 발명의 이해를 돕기 위하여 전력 소자(1,2,3) 및 전력 소자 모듈(4,5)에 대한 예시적인 실시예가 설명되고 첨부된 도면에 도시되었다. 그러나, 이러한 실시예는 단지 본 발명을 예시하기 위한 것이고 이를 제한하지 않는다는 점이 이해되어야 할 것이다. 그리고 본 발명은 도시되고 설명된 내용에 국한되지 않는다는 점이 이해되어야 할 것이다. 이는 다양한 다른 변형이 본 기술분야에서 통상의 지식을 가진 자에게 일어날 수 있기 때문이다.
1,2,3: 전력 소자 4, 5: 전력 소자 모듈
10, 20: 반도체 구조체
100: 상부 전극 200: 하부 전극
101: 제1상부전극 102: 제2상부전극
110: 제1접촉층 210: 제2접촉층 111,112: 접촉층
120, 121, 122: 제1본딩 패드층 220: 제2본딩 패드층
130: 제1보호층 230: 제2보호층
131: 제1팔라듐층 231: 제2팔라듐층
132: 제1금(Au)층 232: 제2금(Au)층
300: DBC 기판
310: 구리 패턴층 320: 구리층 330: 세라믹층

Claims (29)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 서로 마주하는 제1면과 제2면을 갖는 반도체 구조체;
    상기 제1면 상에 마련된 제1접촉층, 상기 제1접촉층 상에 마련되며 니켈(Ni)을 포함하는 금속으로 이루어진 제1본딩 패드층을 포함하는 상부 전극;
    상기 제2면 상에 마련된 제2접촉층, 상기 제2접촉층 상에 마련된 니켈(Ni)을 포함하는 금속으로 이루어진 제2본딩 패드층을 포함하는 하부 전극;
    상기 상부 전극과 상기 하부 전극이 소정의 회로 요소와 연결될 패턴이 형성된 구리 패턴층을 구비하는 DBC(Direct Bonded Copper) 기판; 및
    상기 상부 전극과 상기 구리 패턴층을 연결하는 구리(Cu) 와이어;를 포함하되,
    상기 제1 본딩 패드층은 상기 구리(Cu) 와이어보다 큰 강도 및 경도를 갖는 전력 소자 모듈.
  12. 제11항에 있어서,
    상기 하부 전극과 상기 구리 패턴층은 솔더링 또는 신터링(sintering)에 의해 연결되는 전력 소자 모듈.
  13. 제11항에 있어서,
    상기 제1접촉층은 상기 제2접촉층과 동일한 물질로 구성되고, 상기 제1본딩 패드층은 상기 제2본딩 패드층과 동일한 물질로 구성된 전력 소자 모듈.
  14. 제11항에 있어서,
    상기 제1본딩 패드층 및 상기 제2본딩 패드층에는 인(P) 또는 붕소(B) 중 적어도 하나가 불순물로 함유되어 있는 전력 소자 모듈.
  15. 제11항에 있어서,
    상기 제1본딩 패드층 및 제2본딩 패드층은 3um 내지 20um 사이의 두께를 갖는 전력 소자 모듈.
  16. 제11항에 있어서,
    상기 제1접촉층 및 제2접촉층은 알루미늄(Al)을 포함하는 금속으로 이루어진 전력 소자 모듈.
  17. 제11항에 있어서,
    상기 상부 전극은
    상기 제1본딩 패드층 상에 마련되며 상기 제1본딩 패드층을 보호하기 위해 형성되는 제1보호층;을 더 포함하며,
    상기 하부 전극은
    상기 제2본딩 패드층 상에 마련되며 상기 제2본딩 패드층을 보호하기 위해 형성되는 제2보호층;을 더 포함하는 전력 소자 모듈.
  18. 제17항에 있어서,
    상기 제1보호층 및 상기 제2보호층은 금(Au) 또는 팔라듐(Pd)을 포함하는 금속으로 이루어진 전력 소자 모듈.
  19. 제17항에 있어서,
    상기 제1보호층은 상기 제1본딩 패드층 상에 마련되고 팔라듐(Pd)을 포함하는 금속으로 이루어진 제1팔라듐층; 및 상기 제1팔라듐층 상에 마련되고 금(Au)을 포함하는 금속으로 이루어진 제1금층;을 포함하며,
    상기 제2보호층은 상기 제2본딩 패드층 상에 마련되고 팔라듐(Pd)을 포함하는 금속으로 이루어진 제2팔라듐층; 및 상기 제2팔라듐층 상에 마련되고 금(Au)을 포함하는 금속으로 이루어진 제2금층;을 포함하는 전력 소자 모듈.
  20. 제11항에 있어서,
    상기 반도체 구조체는 절연 게이트 양극성 트랜지스터(IGBT) 또는 금속 산화막 반도체 전계효과 트랜지스터(MOSFET)를 포함하는 전력 소자 모듈.
  21. 제11항에 있어서,
    상기 반도체 구조체는 다이오드를 포함하는 전력 소자 모듈.
  22. 서로 마주하는 제1면과 제2면을 갖는 반도체 구조체를 마련하는 단계;
    상기 제1면과 상기 제2면에 각각 상부 전극과 하부 전극을 형성하는 전극 형성 단계;
    상기 상부 전극과 상기 하부 전극이 소정의 회로 요소와 연결될 패턴이 형성된 구리 패턴층을 구비하는 DBC(Direct Bonded Copper) 기판을 마련하는 단계; 및
    상기 상부 전극과 상기 구리 패턴층을 구리(Cu) 와이어로 연결하는 단계;를 포함하되,
    상기 전극 형성 단계는
    상기 반도체 구조체면과 접촉되어 형성되는 접촉층을 마련하는 단계;
    상기 접촉층에 형성되며 니켈(Ni)을 포함하는 금속으로 이루어진 본딩 패드층을 마련하는 단계;를 포함하되,
    상기 상부 전극의 상기 본딩 패드층 및 상기 하부 전극의 상기 본딩 패드층은 구리(Cu) 와이어보다 큰 강도 및 경도를 갖는 전력 소자 모듈 제조방법.
  23. 제22항에 있어서,
    상기 본딩 패드층을 마련하는 단계는 상기 상부 전극의 본딩 패드층과 상기 하부 전극의 본딩 패드층을 동시에 형성하는 전력 소자 모듈 제조방법.
  24. 제22항에 있어서,
    상기 전극 형성 단계는
    상기 본딩 패드층에 형성되며, 상기 본딩 패드층을 보호하기 위해 형성되는 보호층을 마련하는 단계;를 더 포함하는 전력 소자 모듈 제조방법.
  25. 제22항에 있어서,
    상기 본딩 패드층을 마련하는 단계는 무전해 니켈 도금 단계;를 포함하는 전력 소자 모듈 제조방법.
  26. 제25항에 있어서,
    상기 본딩 패드층을 마련하는 단계는 상기 무전해 니켈 도금 단계 이전에 아연치환 도금 단계;를 더 포함하는 전력 소자 모듈 제조방법.
  27. 제25항에 있어서,
    상기 본딩 패드층을 마련하는 단계는 상기 무전해 니켈 도금 단계 후에 열처리 단계;를 더 포함하는 전력 소자 모듈 제조방법.
  28. 제24항에 있어서,
    상기 보호층은 금(Au) 도금 또는 팔라듐(Pd) 도금으로 형성되는 전력 소자 모듈 제조방법.
  29. 제 22 항에 있어서,
    상기 하부 전극과 상기 구리 패턴층은 솔더링 또는 신터링에 의해 연결되는 전력 소자 모듈 제조방법.
KR1020120078391A 2012-07-18 2012-07-18 전력 소자 모듈 및 그 제조 방법 KR101998340B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120078391A KR101998340B1 (ko) 2012-07-18 2012-07-18 전력 소자 모듈 및 그 제조 방법
US13/739,372 US8963325B2 (en) 2012-07-18 2013-01-11 Power device and power device module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120078391A KR101998340B1 (ko) 2012-07-18 2012-07-18 전력 소자 모듈 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20140011686A KR20140011686A (ko) 2014-01-29
KR101998340B1 true KR101998340B1 (ko) 2019-07-09

Family

ID=49945887

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120078391A KR101998340B1 (ko) 2012-07-18 2012-07-18 전력 소자 모듈 및 그 제조 방법

Country Status (2)

Country Link
US (1) US8963325B2 (ko)
KR (1) KR101998340B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102605359A (zh) * 2011-01-25 2012-07-25 台湾上村股份有限公司 化学钯金镀膜结构及其制作方法、铜线或钯铜线接合的钯金镀膜封装结构及其封装工艺
DE102014115319A1 (de) 2014-10-21 2016-04-21 Osram Opto Semiconductors Gmbh Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung
CN109390308B (zh) 2014-11-26 2023-02-10 意法半导体股份有限公司 具有引线键合和烧结区域的半导体器件及其制造工艺
TWI569396B (zh) * 2014-12-08 2017-02-01 財團法人工業技術研究院 具有焊線的晶片結構
JP6418126B2 (ja) 2015-10-09 2018-11-07 三菱電機株式会社 半導体装置
WO2017175426A1 (ja) * 2016-04-06 2017-10-12 三菱電機株式会社 電力用半導体装置
CN108231703B (zh) * 2017-12-11 2020-02-07 全球能源互联网研究院有限公司 一种功率器件模组及其制备方法
CN114175222A (zh) 2019-07-25 2022-03-11 日立能源瑞士股份公司 功率半导体模块

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005033130A (ja) * 2003-07-11 2005-02-03 Denso Corp 半導体装置
JP2008263135A (ja) * 2007-04-13 2008-10-30 Denso Corp 半導体装置の実装構造
JP2011171551A (ja) * 2010-02-19 2011-09-01 Toyota Motor Corp 半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0310085A (ja) * 1989-06-07 1991-01-17 Sony Corp 基板の表面処理方法
JP3648585B2 (ja) * 1997-05-27 2005-05-18 カシオ計算機株式会社 半導体装置及びその製造方法
JP4332925B2 (ja) * 1999-02-25 2009-09-16 ソニー株式会社 半導体装置およびその製造方法
JP2000323593A (ja) 1999-05-06 2000-11-24 Yazaki Corp 半導体装置
KR100702662B1 (ko) 2005-02-18 2007-04-02 엠케이전자 주식회사 반도체 패키징용 구리 본딩 와이어
US8164176B2 (en) 2006-10-20 2012-04-24 Infineon Technologies Ag Semiconductor module arrangement
KR101493865B1 (ko) 2007-11-16 2015-02-17 페어차일드코리아반도체 주식회사 구조가 단순화된 반도체 파워 모듈 패키지 및 그 제조방법
US20100181675A1 (en) 2009-01-16 2010-07-22 Infineon Technologies Ag Semiconductor package with wedge bonded chip
JP2011253950A (ja) 2010-06-02 2011-12-15 Mitsubishi Electric Corp 電力半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005033130A (ja) * 2003-07-11 2005-02-03 Denso Corp 半導体装置
JP2008263135A (ja) * 2007-04-13 2008-10-30 Denso Corp 半導体装置の実装構造
JP2011171551A (ja) * 2010-02-19 2011-09-01 Toyota Motor Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20140011686A (ko) 2014-01-29
US20140021620A1 (en) 2014-01-23
US8963325B2 (en) 2015-02-24

Similar Documents

Publication Publication Date Title
KR101998340B1 (ko) 전력 소자 모듈 및 그 제조 방법
US7679197B2 (en) Power semiconductor device and method for producing it
CN107210241B (zh) 功率半导体装置
US9087833B2 (en) Power semiconductor devices
US8630097B2 (en) Power module using sintering die attach and manufacturing method thereof
JP5549118B2 (ja) 半導体装置の製造方法
CN110867485B (zh) 半导体装置和电源转换装置
JP6068425B2 (ja) 電極構造
US11615963B2 (en) Electronic device, electronic module and methods for fabricating the same
JP4344560B2 (ja) 半導体チップおよびこれを用いた半導体装置
JP5494559B2 (ja) 半導体装置およびその製造方法
US20190189584A1 (en) Semiconductor device and method for manufacturing the same
US20150001726A1 (en) Power semiconductor module
KR102106076B1 (ko) 전력 반도체 장치
JP4795471B2 (ja) 電力用半導体素子
GB2535484B (en) Wafer metallization of high power semiconductor devices
JP4775369B2 (ja) 半導体チップ、半導体装置および製造方法
US11152286B2 (en) Power semiconductor module device
US20230138349A1 (en) Embedded packaging structure
JP2018125354A (ja) 半導体装置
KR20150035327A (ko) 전력 반도체 장치
KR20150051481A (ko) 전력 반도체 장치
JP2021015943A (ja) 半導体装置の製造方法および金属の積層方法
JPS59175734A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant