JPS59175734A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS59175734A
JPS59175734A JP4888383A JP4888383A JPS59175734A JP S59175734 A JPS59175734 A JP S59175734A JP 4888383 A JP4888383 A JP 4888383A JP 4888383 A JP4888383 A JP 4888383A JP S59175734 A JPS59175734 A JP S59175734A
Authority
JP
Japan
Prior art keywords
wiring
base body
metallized layer
semiconductor device
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4888383A
Other languages
English (en)
Inventor
Yasutoshi Kurihara
保敏 栗原
Tadashi Minagawa
皆川　忠
Komei Yatsuno
八野　耕明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4888383A priority Critical patent/JPS59175734A/ja
Publication of JPS59175734A publication Critical patent/JPS59175734A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thyristors (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は半導体装置に係り、特に熱歪に基づく破損等の
おそれのない改良された構造を有する半導体装置に関す
るものである。
〔従来技術〕
従来のこの種の半導体装置、例えば、ゲート・ターンオ
フ・サイリスタ（以下、ＧＴＯと略称する）、静電誘導
サイリスタ、静電誘導トランジスタ、バイポーラ・トラ
ンジスタ等は、半導体基体の一方の主表面に第１の主電
極と制御電極とを隣）合わせて形成し、該半導体基板の
他方の主表面に第２の主電極を形成し、この第２の主電
極を導体板上に導電的に接着し、かつ配線領域を有する
配線部材を、その配線領域が該導体板とは電気的に絶縁
された状態となるように上記導体板上に接着し、前記配
線領域を主配線領域導体と制御用導体とに分け、これら
に前記第１の主電極と制御電極と全夫々接続した構造を
有している。ここに、制御電極は、サイリスクではゲー
ト電極を、トランジスタではべスミ極を夫々示すもので
ある。
このような半導体装置は、一対の主電極間に所定の電源
及び負荷を接続したときに流れる主電流を、第１の主電
極及び制御電極間に所定の制御電圧を印加することによ
り制御できる機能を有している。
このような半導体装置において、殊に、電力用半導体装
置の場合は、数百アンペアもの主電流が流れるため、導
体自身の持つ抵抗成分が微少ではあっても、電圧降下に
よる電力損失は無視できなくなる。このような意味で、
少なくとも導体板及び主配線領域導体には、実用上支障
のない軽微な損失で済むように、材質、寸法等が選択さ
れなければならない。とのため、主配線領域導体の構造
としては、無機質絶縁物上に導体を一体化したものが提
案されている。これらの−例としてＧＴＯを例にと９、
第１図及び第２図を用いて説明する。
第１図及び第２図において、一対の主表面１０１及び１
０２を有する半導体基体１は、第２の主電極（アノード
、図示せず）を形成した主表面１０２を該導体板２の主
表面２０２に金属ろう３１をもって接着されている。半
導体基体１の周囲には、アルミナ板４が配置されており
、同アルミナ板４は、その一方の主表面４０１を銅板２
の主表面２０２に金属ろう３２により接着されている。
一方、アルミナ板４の他方の主表面４０２上には導体条
片５及び６が金属ろう３３により接着されている。この
アルミナ板４及びこれに接着された条片５又は６によシ
配線部材は構成されている。上記条片５は、半導体基体
１に形成された一方の主電極（カソード）と同一電位に
保たれるものであり、金属線７の如き導体をもって、こ
れと電気的に接続されている。他方の導体２、条片５及
び６には電源や負荷を電気接続するに適するように、金
属端子２１．５１及び６１が夫々金属ろう（図示せず）
によシ取付けられている。
ところで、半導体装置では、一般にアルミナ板４と他方
の導体２や導体条片５及び６との接続には、金属ろう３
１，３２及び３３としての鉛−錫系はんだが用いられる
。このようにはんだを用いる理由は、比較的低温での処
理が容易だからである。また、導体２や導体条片５及び
６として味、電気伝導性に優れる銅板の如き材料が選択
される。
なお、アルミナ板４の金属ろうによシ接着される部分に
は周知のメタライズ処理が施され、金属ろうに対するぬ
れ性が付与されている。
従来の半導体装置は、上述のように構成されている。こ
のような半導体装置によると、次のような問題点があっ
た。
まず、第１の問題点は、半導体装置の使用時に生ずるも
のである。すなわち、上述のアルミナ板４と導体２や導
体条片５及び６とは、その部材そのものの熱膨張係数が
大幅に異なる。具体的に各部材の熱膨張係数を示すと、
アルミナが６．３×１ｏ−６／Ｃであり、銅が１８　ｘ
　１０−６／Ｃであるので、熱膨張係数が大幅に異なっ
ていることが理解できる。しかして、半導体装置の通電
、休止動作に伴なって、上述の接着部には高温状態（約
１００〜ｌ５ＯＣ）と低温状態（周囲温度）が繰返し訪
れる。このような高温、低温の繰返しくその１周期をヒ
ートサイクルと呼ぶ）毎に、各部材はそれらに固有の熱
膨張係数に基づく膨張、収縮を繰返すことになる。各部
材は互いに固着されているから、各部材の熱膨張係数の
違いに基づく膨張、収縮量の差は、最も軟かい部材であ
るはんだ層に加わる熱歪となって現れる。そして、ヒー
トサイクル数が多くなると、はんだ層は引張シ歪、圧縮
歪の周期的かつ夏型なる印加により、次第にもろくなシ
、ついには熱疲労現象を生ずるに至る。
例えば、はんだ層にクラック又は剥離を生じ、機械的接
着力の低下、振動による他の部材（例えば金属線７）の
断線や短絡等を引起す。
次に、第２の問題点は、半導体装置の製造時に生ずるも
のである。
すなわち、アルミナ板４や条片５及び６は、もともと個
別の部材であって、これらを金属ろうにより一体化する
のである。しかしながら、半導体装置の製造コストの観
点からは、これら部材間の接着処理が、他の部材、例え
ば半導体基体１、導体２、端子２１，５１．６１等の接
着と同時に一括処理できることが望ましい。このために
は各部材をセットする治具が必要であるが、部品点数が
多いと治具そのものの形状が微細かつ複雑となり、セッ
ト作業そのものも困難を極める。
以上に従来の半導体装置の問題点を説明したがこれらの
問題は、例えば導体２、条片５，６等を接地電位から絶
縁するため導体２をアルミナの如き絶縁物上に載置した
ような絶縁型半導体装置や半導体基体を複数搭載した混
成集積回路装置においても同様に存在している。
〔発明の目的〕
本発明は上記従来技術に鑑みてなされたものであり、そ
の目的は、運転時に接着部に生ずる変性或は破損を防止
すると共に、製造時の作業を容易にできる改善された構
造を具備した半導体装置を提供することにある。
〔発明の概要〕
上記目的を達成するために、本発明は、半導体装置にお
いて、導体板から電気的に絶縁された配線領域を持つ配
線部材における上記配線部材が、無機質絶縁物からなる
基体の一方の表面上に選択的に金属化層を形成し上記金
属化層上に金属層を形成してなる、−配線領域と、上記
基体の他方の表面上に金属化層を形成し、上記金属化層
上に金属層を形成してなる接着領域とを具備せしめると
共に、この接着領域を上記導体板上に接着したことを特
徴とするものである。
〔発明の実施例〕
以下、本発明の好適な実施例を図面に基づいて説明する
が、その説明をする前に本発明の詳細な説明する。
本発明においては、後述するように、特に耐ヒートサイ
クル性を向上させ、無機質絶縁基体及びこれに連なって
設けられる配線領域や導体板間の熱疲労破壊を防止する
ために、無機質絶縁基体の表面に湿式法にょシ焼結され
た金属化層と、この金属化層上にめっき形成された金属
層としての銅層とを設けた複合構造とする。無機質絶縁
基体がアルミナであシ、それの表面に設けられる焼結金
属化層は、例えば、タングステンを焼結したときのアル
ミナ−金属化層間の引張シ強度が１００Ｋｇ／聰２以上
となる如く強固に接着されている。そしてこの金属化層
に連結してめっき形成された銅層も金属化層と強固に、
例えば引張り強度１ｏ。
Ｋｇ／ｖａｎ２以上に接着されることになる。このため
、半導体装置にヒートサイクルが与えられて配線部材に
熱歪が加えられた場合であっても、配線領域の熱疲労破
壊音生じないことがわかった。また、無機質絶縁基体は
、上述した金属化層と、これに連なってめっき形成され
た金属層としての銅層とからなる接着領域を介して導体
板にろう付けされている。この際、上記無機質絶縁基体
と上記金属層とを含む配線部材の全体の熱膨張係数αを
、前記導体板の熱膨張係数に近づけ、これをもって金属
ろう接着部の熱疲労を軽減しようとするものである。つ
まり、導体板と配線部材とをはｙ目下熱膨張として、接
着部に熱歪が生じないようにしたものである。この複合
化された配線部材の全体としての熱膨張係数αは、複合
化配線部材の見かけのそれであり、同部材がｎ層の素材
からなる場合、各層の素材の熱膨張係数をα１１縦弾性
係数をＰＪ　ｌ　％厚さを１１とすれば、次式（１）で
近似されるものである。
特に、大容量の半導体装置や絶縁型半導体装置、混成集
積回路装置では、半導体基体そのもののサイズが太きく
しかも発熱も著しく、また複数の半導体基体が用いられ
ることもあって、上記配線部材の寸法、つまり導体板と
の接着面積が大きくなる。このような場合、金属ろうの
熱疲労を防ぐためには、上述の金属化層上にめっきさ３
した銅層を設けることが極めて有効なことがわかった。
また、配線部材には予じめ配線領域が形成されていて、
半導体装置を製造する際の作業が容易になる。
以下、本発明の好適な実施例をＧＴＯを例にとシ、さら
に詳細に説明する。
第３図は本発明に係る半導体装置の一実施例を示す要部
斜視図である。この半導体装置は、例えば１２００Ｖ’
、３００Ａ、＊ＧＴＯを示すものである。
第３図において、従来例と同一構成要素には同一の符号
を付して説明する。第３図において、銅板からなる導体
板２上に、半導体基体１としてのＧＴＯ基体（１０咽Ｘ
　１５ｍｍＸ　Ｏ，３５順）が金属ろう３１としての４
０チ鉛−６０チ錫からなるはんだにより接着されて、導
体板２にＧ　Ｔ　Ｏ基体の“アノードを電気的に接続し
ている。このＧＴＯ基体１の周囲には、アルミナ板４を
含んでなる配線部材が接着されている。この配線部材１
１は、アルミナ板４を母体基体（２６間×２８■Ｘ　０
．３　ｆ１７Ｉ＋）とし、その母体基体の一方の表面側
に選択的に形成して、湿式法によりタングステンを焼結
した金属化層（図示せず）と、その金属化層上に電気め
っきにより形成（厚さ２００μｍ）した銅ｌ―とからな
る配線領域８及び９を形成するととも・に、他方の表面
側にも同様の金属化層（図示せず）と金属層としての銅
層（厚さ２００μｍ）１０とからなる接着領域を形成し
て構成されている。つまり、このように構成された配線
部材１１は、上記接着領域を金属ろう３２としての４０
％鉛−６０％錫からなるはんだにより導体板２に接着さ
れている。
配線領域８は、ＧＴＯ基体のアノード責又は導体板２）
側と反対の表面上に形成されたカソード電極にアルミニ
ウム線からなる金属線７を介して電気的に接続されてお
シ、また配線領域９はＧＴＯ基体のカソードと同一面上
に形成されたゲート電極に同様の金属線７を介して電気
的に接続されている。導体板２、配線領域８，９には、
電源や負荷を電気接続するに適するように夫々金属端子
２１．５１及び６１が上述と同一組成のはんだ（図示せ
ず）により接着されている。
本実施例は、上述のように構成されている。
ところで、本実施例の重要なところは、アルミナ母材基
体の両面に接着強度が犬きく、かつ電気伝導性に優れる
銅層を一体に形成した配線部材１１を用いている点にあ
る。つまシ、配線部材１１は、該基体の一方の面上に形
成した銅層１０を配線領域として機能させると共に、他
方の面上に形成した銅層等の金属層を金属ろう３２とし
てのはんだ層の熱疲労緩和材として機能させる点にある
。
このように配線領域として機能させるためにはこの配線
領域は接着強度が大きいということが必要であることは
勿論のことであるが、特に半導体装置の主電流を取扱う
必要性から電気抵抗の少ないことが必要である。例えば
、本実施例の場合配線領域８及び９の寸法は、３ＷＸ　
２５ＷＸ　０−２ｗｍの場合に、６００〔Ａ）　、５０
０［：μＳ〕の過渡電流を流したときでも、同配線領域
の電圧投下はｏ、ｏｘ（Ｖ）　程度であった。
また、熱疲労緩和材として機能させる場合には、銅層は
配線部材全体を（１）式で近似される熱膨張係数に制御
しているのである。本実施例の場合、配線部材全体の見
かけの熱膨張係数は、約９．０×１０−’／Ｃとなり、
銅層等の金属層を形成しないアルミナ板のときよシ大き
い熱膨張係数を有していた。
このような構造を有する本実施例によれば、第１図及び
第２図に示す構造を有する半導体装置に比較して、耐ヒ
ートサイクル性を向上させることができた。
その−例を具体的に説明する。次の表は、本実施例の半
導体装置（４）に所定のヒートサイクル（＋２５〜＋１
２５Ｃ）２００００回を与えた後の構造に関連する故障
発生状況を、第１図及び第２図に示す配線構造を有する
半導体装置（２）と比較して示したものである。
表 同表で明らかなように、本実施例の半導体装置（４）の
配線構造に関連する故障は極めて少ないことが理解でき
る。これは、上述したようにアルミナ板４上に形成され
た銅層が強固に接着されていることと銅層が配線部材の
熱膨張係数を調節してはんだ層３２の熱歪を緩和する役
割を有することに基づいているからである。
一方、本実施例の半導体装置では、配線領域８゜９は予
じめアルミナ板４と一体化されているものであるため、
はんだ付は処理により半導体装置を製造する際、全ての
部品を同時に処理することができることになる。従って
、製造時の作業を容易にできる利点がある。これは、部
品点数が削減されたため、組立治具が比較的簡素になる
と同時に作業そのものも容易になったからである。
第４図は、本発明の他の実施例を示す斜視図である。第
４図において、前記実施例と同一部材には、同一の符号
を付して説明を省略する。第４図に示す実施例が、第３
図に示す実施例と異なるところは、導体板２を含む全て
の導体を電気的に浮かした絶縁型半導体装置とした点に
ある。っまシ本実施例は、導体板２０半導体基体ｌを接
着しない側を、絶縁用のアルミナ板１３を介して通常接
地電位部に取付けられる支持板１４にはんだ（図示せず
）を用いて接着されて構成されている。
このよう、な構成になる半導体装置において、発熱源と
しての半導体基体１がら生じる熱の主たる放熱経路は、
半導体基体Ｉ−導体板２−アルミナ板１３−支持板１４
がら構成されている。このような放熱経路構成において
、最も熱流の妨げになるのは、アルミナ板１３である。
つまり、第３図で示した非絶縁型構造の半導体装置に比
較して、本実施例構造の場合は、導体板２に蓄積される
熱量が多く、この部分の温度は高くなる。すなわち、装
置の稼動、休止に伴なう温度変化量が犬きくなる。しか
しながら、このような場合ヤあっても配線構造に関連す
る故障の発生状況は、上記実施例同様に少なかった。な
お、本実施例においても全部品を一括してはんだ付は処
理し得たことは西然である。
第５図は、本発明に係る半導体装置のさらに他の実施例
を示す分解斜視図である。
第５図に示す実施例において、前記実施例と同一構成要
素には同一の符号を付してその説明を省略する◇第５図
に示す実施例が前記実施例と異なるところは、ＧＴｏ基
体１と逆並列に接続されたダイオード基体１′を各２つ
ずつ搭載して、第６図に示す電気回路を構成させて、１
２００〔ｖ〕。
６０　［Ａ’１　　級パワーモジュールとした点にある
。
さらに詳説すると、同図において、半導体基体１゜１′
は導体板２上にはんだ（図示せず）付けさ、れ、かつ、
この導体板２はアルミナ板１３を介して支持板１４には
んだ（図示せず）付けされている。
この導体板２上に、はんだ付けによシ配線部材１１が接
着されている。この配線部材１１は、上述と同様にして
形成された配線領域８及び９と、銅層１０とを具備して
いる。この配線部材１１は、２８ｍｍＸ　７２ｍａ＋Ｘ
　Ｏ，３調である。この場合配線領域８及び９と、半導
体基体１及び１′とは、金属線等を介して電気的に接続
されることになる。
このように構成された本実施例のように、複数体 の半導基体が搭載されて発熱量が増加し、しかも八 接着面積が広くなると、特にはんだ接着部の熱疲労を生
じやすくなる。しかしながら、上述と同様のヒートサイ
クル試験後に上記実施例の構造に起因して生じた故障数
は試料数１００中１であった。
本発明は上述した実施例に限ることなく、種々の態様に
て実施することができる。
まず無機質絶縁部材としては、アルミナの外、窒化アル
ミニウム、窒化硼素、炭化シリコン、窒化シリコン、酸
化ベリリウム等或はこれらを成分として含む混合物等が
使用できる。この際、金属化層としては蒸着法のごとき
方法で形成されたクロム−ニッケルー銀、クロム−銅４
１ｉ、ｆ　タｙ−二ツケルー銀のような多層積層金属膜
が有効である外、無機質絶縁部材が炭化シリコンの場合
はモ１ノブデンータングステン系ペースト焼付法（乾式
法）による金属層や銅−マンガン共晶合金で銅箔を接着
したような金属層でもよい。
金属化層上に形成する金属層は金属化層上に直接形成さ
れてもよいが、例えばニッケル層をめっき法等により形
成した後、このニッケル層上に設けても同等支障はない
。なお、金属層を銅層とした場合、保存時の銅層表面の
変質を避けたり、アルミニウム細線等の超音波ボンディ
ングを容易にするため、銅層上にニッケル等の金属を被
覆しておくことは好ましいことである。
接着に用いる金属ろうとしては、４０チ鉛−６０％錫の
組成の外、例えば９５％鉛−５チ錫のもの、或はこれら
に第３成分として銀等を含むものが使用できる。
次に、導体板上に載置される半導体基体の種類及び回路
構成については、任意の半導体素子（シリコン以外の半
導体を用いたものを含む）及び回路について適用できる
ことは言うまでもない。
〔発明の効果〕
以上説明したように、本発明によれば、無機質絶縁物の
両面に金属化層を形成し、その上に金属層を形成して構
成した配線部材を半導体装置に用いたので、熱歪に基づ
く変性或は破損の恐れのない構造を有すＡ半導体装置を
提供できる効果がある。
【図面の簡単な説明】
第１図は従来の半導体装置の構成を示す斜視図、第２図
は第１図の断面図、第３図は本発明に係る半導体装置の
一実施例を示す斜視図、第４図は本発明の他の実施例を
示す斜視図、第５図は本発明のさらに他の実施例を示す
分解斜視図、第６図は第５図の構造によりできる電気回
路を示す回路図である。 １・・・半導体基体、２・・・導体板、８及び９・・・
配線領域、１０・・・銅層、１１・・・配線部材。 奉　１　　口 第　２　醜 第　３　菌 策　４　日

Claims (1)

    【特許請求の範囲】
  1. １６導体板上に半導体基体を導電的に接着し、かつ配線
    領域を有する配線部材を、その配線領域が上記導体板か
    ら電気的に絶縁されるように上記導体板上に接着し、上
    記配線領域を上記半導体基体の導体板とは反対側の面に
    形成される電気領域に接続してなる構造を有する半導体
    装置において、前記配線部材は、無機質絶縁物からなる
    基体の一方の表面に金属化層を選択的に形成し、前記金
    属化層上に金城層を形成せしめてなる配線領域と、上記
    基体の他方の表面に金属化層を形成し、前記金属化層上
    に金属層を形成してなる接着領域とを具備せしめると共
    に、当該接着領域を上記導体板上に接着してなることを
    特徴とする半導体装置。
JP4888383A 1983-03-25 1983-03-25 半導体装置 Pending JPS59175734A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4888383A JPS59175734A (ja) 1983-03-25 1983-03-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4888383A JPS59175734A (ja) 1983-03-25 1983-03-25 半導体装置

Publications (1)

Publication Number Publication Date
JPS59175734A true JPS59175734A (ja) 1984-10-04

Family

ID=12815678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4888383A Pending JPS59175734A (ja) 1983-03-25 1983-03-25 半導体装置

Country Status (1)

Country Link
JP (1) JPS59175734A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019049418A (ja) * 2017-09-08 2019-03-28 国立大学法人 名古屋工業大学 熱サイクル試験装置、熱サイクル試験方法、半導体装置の製造方法、及びプログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019049418A (ja) * 2017-09-08 2019-03-28 国立大学法人 名古屋工業大学 熱サイクル試験装置、熱サイクル試験方法、半導体装置の製造方法、及びプログラム

Similar Documents

Publication Publication Date Title
JPS6038867B2 (ja) 絶縁型半導体装置
JP4226200B2 (ja) 半導体装置およびその製造方法
US10763346B2 (en) Semiconductor device and power conversion apparatus
JP4645406B2 (ja) 半導体装置
JPH0936186A (ja) パワー半導体モジュール及びその実装方法
US5463250A (en) Semiconductor component package
JP4344560B2 (ja) 半導体チップおよびこれを用いた半導体装置
JP2004014599A (ja) 半導体装置およびその製造方法
JP2000323647A (ja) モジュール型半導体装置及びその製造方法
JP3417297B2 (ja) 半導体装置
JPWO2017006916A1 (ja) 半導体装置及び半導体装置の製造方法
JPS6050354B2 (ja) 樹脂封止型半導体装置
JP5494559B2 (ja) 半導体装置およびその製造方法
WO2021200166A1 (ja) 半導体装置
JPS59175734A (ja) 半導体装置
JPS6326542B2 (ja)
JP2013506310A (ja) 回路装置およびその製造方法
JPS5835956A (ja) 混成集積回路装置
JPS62781B2 (ja)
WO2021181747A1 (ja) 半導体装置
JP4775369B2 (ja) 半導体チップ、半導体装置および製造方法
JPH0831546B2 (ja) ハイパワ−用回路基板及びその混成集積回路
JPS59227132A (ja) 半導体装置
JPS5952853A (ja) 半導体装置
JP2023072092A (ja) 半導体装置