JPWO2017006916A1 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2017006916A1
JPWO2017006916A1 JP2017527454A JP2017527454A JPWO2017006916A1 JP WO2017006916 A1 JPWO2017006916 A1 JP WO2017006916A1 JP 2017527454 A JP2017527454 A JP 2017527454A JP 2017527454 A JP2017527454 A JP 2017527454A JP WO2017006916 A1 JPWO2017006916 A1 JP WO2017006916A1
Authority
JP
Japan
Prior art keywords
base plate
semiconductor device
semiconductor chip
expansion coefficient
bonding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017527454A
Other languages
English (en)
Other versions
JP6881304B2 (ja
Inventor
久人 道越
久人 道越
浩史 野津
浩史 野津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JPWO2017006916A1 publication Critical patent/JPWO2017006916A1/ja
Application granted granted Critical
Publication of JP6881304B2 publication Critical patent/JP6881304B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29311—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29313—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29316—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29318—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83096—Transient conditions
    • H01L2224/83097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/2064—Length ranges larger or equal to 1 micron less than 100 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

放熱性の低下による電気的性能の悪化を解決するとともに安価に製造する。ベース板１１は、その線膨張係数が半導体チップ１３の線膨張係数との差の絶対値が７ppm/K以下のものとして２〜１０ppm/Kのものが使用される。接合層１２は、その厚さｂが半導体チップ１３の厚さｃと比較して薄い５０μｍ以下に形成されている。接合層１２の厚さｂが半導体チップ１３の厚さｃに比し薄く形成されているため、半導体チップ１３が発熱した場合の接合層１２自体の熱膨張の影響が相対的に小さくなり、ベース板１１の膨張、収縮に引っ張られる。ベース板１１の線膨張係数が半導体チップ１３のそれに近い値に設定されているため、温度変化時ベース板１１と半導体チップ１３との間での変位量が相対的に小さくなる。

Description

本発明は半導体装置及び半導体装置の製造方法に係り、特にベース板上に半導体チップを電気的に接続して搭載した構造の半導体装置及びその製造方法に関する。
背景技術
半導体チップの表面電極と絶縁基板表面の回路パターンとをリードフレームにより電気的に接続するに際し、半導体チップの表面電極とリードフレームとを、１００μｍ以上の厚さの半田接合層を介して接合した構造の半導体装置が従来知られている（例えば、特許文献１参照）。この半導体装置によれば、半導体チップとリードフレームとの線膨張係数差に起因して半田接合層に発生する熱応力と歪みが低減されることで、半導体チップとリードフレームとの接合の信頼性を高めることができる。
また、絶縁基板の上方の半導体素子の表面の電極と、絶縁基板上の電極に一端が接合された配線部材の他端との間に、半導体素子の線膨張係数αCと配線部材の線膨張係数αWとの間の値の線膨張係数を有する緩衝板を挿入した構造の半導体装置も従来知られている（例えば、特許文献２参照）。この半導体装置によれば、接合部にかかる熱応力を緩和することができ、熱サイクルストレスに対する信頼性を向上することができる。
特許文献１：特開２００５−１２９８８６号公報
特許文献２：特開２０１２−０２８６７４号公報
しかしながら、特許文献１記載の半導体装置では、半田接合層が厚く、熱抵抗が増大するため、放熱性を損ない、半導体チップが発熱した際に電気的性能が悪化してしまう。また、特許文献２記載の半導体装置によれば、部品点数が多いために製造工数が多く、製造コストが増大するという問題がある。更に、上記の各半導体装置では、高熱伝導、高電気伝導の接合層は一般的に線膨張係数が大きく（例えば、１５〜２５ppm/K）、半導体チップあるいは半導体素子を構成する珪素（Ｓi）や炭化珪素（ＳiＣ）の線膨張係数との差に起因する熱応力が発生するため、温度サイクルストレスにより接合層に亀裂や剥離が生じやすいという問題もある。
本発明は以上の点に鑑みなされたもので、放熱性の低下による半導体チップの電気的性能の悪化を解決できるとともに安価に製造できる半導体装置及び半導体装置の製造方法を提供することを目的とする。
また、本発明の他の目的は、接合層の厚みの不均一性を回避し、熱応力の発生による接合層の亀裂や剥離の可能性を大幅に低下した構造の半導体装置及び半導体装置の製造方法を提供することにある。
課題を解決するための手段
上記の目的を達成するため、第１の発明の半導体装置は、半導体チップと、半導体チップの線膨張係数との差の絶対値が７ppm/K以下である線膨張係数を有する第１のベース板と、第１のベース板と半導体チップとを電気的に接続する、厚さが半導体チップよりも薄い第１の接合層とを備えることを特徴とする。
また、上記の目的を達成するため、第２の発明の半導体装置は、第１の発明の構成に加えて、前記第１のベース板の線膨張係数との差の絶対値が７ppm/K以下である線膨張係数を有する第１の放熱板と、前記第１のベース板の前記半導体チップが接合されている面と反対側の面を、前記第１の放熱板に接合する第２の接合層とを更に備えることを特徴とする。
また、上記の目的を達成するため、第３の発明の半導体装置は、第１又は第２の発明の構成における第１の接合層は、厚さが５０μｍ以下であることを特徴とする。また、上記の目的を達成するため、第４の発明の半導体装置は、第１乃至第３の発明のいずれか一の発明において、第１の接合層が、金属焼結体により構成されていることを特徴とする。この金属焼結体は、本発明者の実験結果によれば、緻密度が９６％以上であることが好ましい。
また、上記の目的を達成するため、第５の発明の半導体装置は、第２の発明における第１の放熱板が、前記第１のベース板の線膨張係数との差の絶対値が７ppm/K以下で、かつ、熱伝導率が２５０W/mK以上の金属複合材から構成されており、前記第２の接合層が、Ａg、Ｃu及びＮiのうち少なくとも一種を含む焼結体、又はＡu、Ｚn、Ｂi、Ｃu、Ｐb及びＳnのうち少なくとも一種を含む融点２５０℃以上の半田により形成されている構成としたものである。ここで、第５の発明における第１の放熱板を構成する前記金属複合材は、厚み方向に２８０W/mK以上の熱伝導率を有する、銅・インバー・銅（ＣＩＣ）複合材であってもよい。
また、上記の目的を達成するため、第８の発明の半導体装置は、第１乃至第３の発明のいずれか一の発明の構成に加えて、半導体チップの線膨張係数との差の絶対値が７ppm/K以下である線膨張係数を有する第２のベース板と、前記半導体チップの前記第１のベース板に接合されている面と反対側面を、前記第２のベース板に接合する、厚さ５０μｍ以下の第３の接合層とを更に備えることを特徴とする。
また、上記の目的を達成するため、第９の発明の半導体装置は、第２又は第３の発明の構成に加えて、前記半導体チップの線膨張係数との差の絶対値が７ppm/K以下である線膨張係数を有する第２のベース板と、前記半導体チップの前記第１のベース板に接合されている面と反対側面を、前記第２のベース板に接合する、厚さ５０μｍ以下の第３の接合層と、前記第２のベース板の線膨張係数との差の絶対値が７ppm/K以下である線膨張係数を有する第２の放熱板と、前記第２のベース板の前記半導体チップが接合されている面と反対側の面を、前記第２の放熱板に接合する第４の接合層とを更に備えることを特徴とする。ここで、第１乃至第９の発明における前記第１のベース板は、第１の導電層、絶縁層、及び第２の導電層が厚さ方向に積層された積層構造体であってもよい。
更に、上記の目的を達成するため、本発明の半導体装置の製造方法は、第２乃至第４の発明のうちいずれか一の発明の第１の放熱板の上に前記第２の接合層用の固形接合材、前記第１のベース板、前記第１の接合層用の固形の導電性接合材、及び前記第１のベース板の線膨張係数との差の絶対値が７ppm/K以下である線膨張係数を有する前記半導体チップをこの順で順次積層した構造体を作成する第１の工程と、前記構造体の全体を加熱処理して前記第２の接合層用の固形接合材を溶融して得た前記第２の接合層により前記第１の放熱板と前記ベース板とを接合すると同時に、前記第１の接合層用の固形の導電性接合材を溶融して得た前記所定の厚さの前記第１の接合層により前記ベース板と前記半導体チップとを接合する第２の工程とを含むことを特徴とする。
本発明によれば、放熱性の低下による半導体チップの電気的性能の悪化がなく、安価に製造できる。また、本発明によれば、接合層の厚みの不均一性を抑制できるとともに、熱応力による接合層の亀裂や剥離の発生を大幅に抑圧できる。
本発明に係る半導体装置の第１の実施形態の構造断面図である。 本発明に係る半導体装置の第２の実施形態の構造断面図である。 本発明に係る半導体装置の第３の実施形態の構造断面図である。 本発明に係る半導体装置の第４の実施形態の構造断面図である。 本発明に係る半導体装置の第５の実施形態の構造断面図である。 本発明に係る半導体装置の第６の実施形態の構造断面図である。 図６中の放熱板６３の一例の断面図である。 本発明に係る半導体装置の第１の実施形態の製造方法の一例の概略を示す各工程における素子断面図である。 本発明に係る半導体装置の第１の実施形態の製造方法の他の例の概略を示す各工程における素子断面図である。 本発明に係る半導体装置の製造方法の一実施形態の概略を示す各工程における素子断面図である。 本発明に係る半導体装置の第１実施例の構造断面図である。 本発明に係る半導体装置の第２実施例の構造断面図である。
次に、本発明に係る半導体装置の各実施形態について図面を参照して詳細に説明する。
（第１の実施形態）
図１は、本発明に係る半導体装置の第１の実施形態の構造断面図を示す。同図において、本実施形態の半導体装置１０は、厚さａのベース板１１が厚さｂの導電性の接合層１２を介して厚さｃの半導体チップ１３に電気的に接続された構造であり、例えばベース板１１の表面の回路パターンが導電性の接合層１２を介して半導体チップ１３に接続されている。
ベース板１１は、その線膨張係数が半導体チップ１３の線膨張係数に近いもの、具体的には半導体チップ１３の線膨張係数との差の絶対値が７ppm/K以下のものが用いられる。ベース板１１の線膨張係数と半導体チップ１３の線膨張係数との差の絶対値が７ppm/K以下である根拠は、本発明者の試作実験結果に基づくもので、これにより、半導体チップ１３が発熱した場合の温度変化に対してベース板１１と半導体チップ１３との間での変位量が設定した所定の許容範囲を超えない値が得られる。ここでは、半導体チップ１３の線膨張係数が３〜４ppm/Kであり、ベース板１１は、線膨張係数が２〜１０ppm/Kのものが使用される。
また、接合層１２は、ベース板１１の表面に強固に接合されるとともに半導体チップ１３の表面にも接合されており、その厚さｂが半導体チップ１３の厚さｃと比較して十分に薄いものが使用される点に特徴がある。具体的には、接合層１２は、その厚さｂが５０μｍ以下に形成されている。半導体チップ１３は、一例として電力用半導体素子と呼ばれる珪素（Ｓi）又は炭化珪素（ＳiＣ）あるいは窒化ガリウム（ＧaＮ）から構成された素子であり、その厚さｃはベース板１１の厚さａと比較して十分に薄い。ここでは、半導体チップ１３の厚さｃは３５０μｍであるが、１００μｍ程度のものも使用可能である。また、ベース板１１の厚さａは通常は０.９２ｍｍであるが、１.２ｍｍや０.６２ｍｍのものも使用可能である。
本実施形態の半導体装置１０によれば、接合層１２を薄くすることが可能であるため、接合厚みの不均一性を回避することができ、たとえ応力が接合層１２に発生したとしても、一点に集中することはなく分散でき、接合の信頼性を確保できる。なお、信頼性確保のため、接合層の十分な厚みを確保しようと接合材を多く供給した場合は、接合層の厚みの不均一性が大きくなり、結果的に応力が集中し信頼性を損ねることが懸念される。また、この問題を回避するために、接合材である半田の中に高融点のニッケル（Ｎi）などの金属の粒を均一に分散させ、スペーサの役割を持たせるような半導体装置も知られている（例えば、特開２０１３−９９７８９号公報参照）。しかし、この半導体装置では金属粒を分散させる工程が必要で、製造コストがかかるという課題がある。
更に、本実施形態の半導体装置１０によれば、接合層１２の機械的物性に左右されることなく、接合層１２を薄くしても信頼性を確保できるため、従来は信頼性の確保が困難であった接合材料も接合層１２に使用することができる。例えば、耐熱性、熱伝導性に優れるが、錫（Ｓn）と比較して機械強度や弾性率が高く、応力緩和に適さない銀（Ａg）、銅（Ｃu）、ニッケル（Ｎi）のうち、少なくとも一種を含む焼結体、または、金（Ａu）、亜鉛（Ｚn）、ビスマス（Ｂi）、Ｃu、鉛（Ｐb）、Ｓnの少なくとも一種を含む融点が２５０℃以上の半田を接合層１２に使用できる。
また、微粒子をペースト状にし、加圧又は無加圧下で加熱することで接合する特徴を持つような材料であって、微粒子の分散性を高めるためにペースト自体が低粘度化され、塗布した際に十分な厚みを確保できず、従来は信頼性の点で不適であると考えられていた接合材も、接合層１２に使用して高信頼性を実現することができる。更に、加圧しながら加熱しなければ、十分な信頼性が確保できないような、Ａg、Ｃu、Ｎiなどの焼結体を加圧せず無加圧処理で接合した接合層１２でも、信頼性を得ることができる。
なお、Ａg粒子、Ａu粒子またはＮiやＣu粒子などの金属微粒子をペースト状にしたペースト層を挟んで、金属基板上に半導体チップを載置し、その状態でプレス加工機にセットして圧力を加えながら装置全体をベーキング装置などで所定温度で設定時間加熱することで、ペースト層を焼成して接合層を形成し、その接合層により金属基板と半導体チップとの間を接合するパワーモジュール半導体装置の製造方法が従来知られている（例えば、特開２０１４−１２０６３９号公報）。この公開公報によれば、例えば約５０μｍの厚さのペースト層が焼成により収縮して焼成後の接合層の厚さが約２０μｍ〜約３０μｍ程度となることも開示されている。したがって、この公報に開示された半導体装置でも接合層の厚さは５０μｍ以下となる。
また、上記公報には、半導体チップがＳiＣである場合に、その線膨張係数がＡgナノ粒子接合層の線膨張係数よりも小さい関係にあり、それらの差分による応力が半導体チップと接合層にかかるが、それを半導体チップと接合層の側壁部に配置されたテーパ形状のフィレット層により緩和することが開示されている。
これに対し、本実施形態では半導体チップ１３の線膨張係数との差の絶対値が７ppm/K以下の線膨張係数のベース板１１を使用する構造であり、かかる構造により、温度変化時ベース板１１と半導体チップ１３との間での変位量を相対的に小さくできるとともに、接合層１２の厚さｂを半導体チップ１３の厚さｃに比し薄く形成しているため、半導体チップ１３が発熱した場合の接合層１２自体の熱膨張の影響を相対的に小さくできることとあいまって、接合層１２がベース板１１に対して十分な強度で接合している限りは、温度変化に対して接合層１２と半導体チップ１３との間にかかる熱歪みを抑制することができ、これにより放熱性の低下による半導体チップ１３の電気的性能の悪化を抑制できる。かかる構造は上記の公報には開示されていない。また、本実施形態ではテーパ形状のフィレット層を形成するための製造工程が不要であり、後述する簡単な製造工程で製造できるという特長もある。なお、本実施形態のベース板１１は絶縁基板であるが、上記の公報記載のような金属基板であってもよい。
更に、本実施形態の半導体装置１０によれば、ベース板１１に接合層１２を介して半導体チップ１３を電気的に接続するという極めて少ない製造工程で製造できるため、特許文献２記載の半導体装置で問題であった製造コストの増大を解決できる。更に、本実施形態の半導体装置１０によれば、熱サイクルストレスに対する信頼性も従来に比し向上させることができる。この場合、接合層１２の機械的物性は限定されず、ベース板１１に対して十分な強度で接合できさえすればよい。
（第２の実施形態）
次に、本発明に係る半導体装置の第２の実施形態について説明する。図２は、本発明に係る半導体装置の第２の実施形態の構造断面図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明を省略する。図２に示す第２の実施形態の半導体装置２０は、ベース板２１が平板状の導電体２１ａと２１ｂとの間に平板状の絶縁体２１ｃが挿入された三層構造であり、導電体２１ａの表面に接合層１２を介して半導体チップ１３が電気的に接続されるとともに、導電体２１ｂの表面に接合層２２を介して放熱板２３が接合された構造である点に特徴がある。
本実施形態の半導体装置２０は、ベース板２１の半導体チップ１３が接合された面と反対側の面に接合層２２を介して放熱板２３が接合された構造で、接合層２２の厚さは半導体チップ１３の厚さに比較して十分に薄い５０μｍ以下という厚さである。また、放熱板２３の線膨張係数はベース板２１の線膨張係数に近い値に設定されており、具体的には、ベース板２１の線膨張係数との差の絶対値が７ppm/K以下である値に設定されている。本実施形態の半導体装置２０では、放熱板２３はベース板２１の導電体２１ｂに接合層２２を介して電気的に接合されているが、ベース板２１の絶縁体２１ｃにより半導体チップ１３には電気的に接続されていない。この場合でも、半導体チップ１３の発熱は接合層１２、ベース板２１及び接合層２２を通して放熱板２３に伝達されるので、その発熱を放熱できる。なお、放熱板２３はベース板２１に接合層２２を介して電気的に接続されていなくてもよい。
パワーモジュール（電力用半導体素子）などにおいては、ベース板と放熱板とを半田接続するような構造をとることが多い。この場合、ベース板と放熱板との接合面積は、半導体チップとベース板との接合面積と比較して大きく、より熱歪みが大きくなるため、接合層に亀裂がはいるなどして接合面積が減少し、放熱性を損なうことが懸念される。しかし、本実施形態の半導体装置２０によれば、接合層２２の厚さが薄く、かつ、ベース板２１の線膨張係数と放熱板２３の線膨張係数とが近い値であるため、ベース板２１と放熱板２３との間での温度変化による変位量が相対的に小さく、その結果、ベース板２１と放熱板２３との間にかかる熱歪みがかなり抑制される。
また、本実施形態の半導体装置２０によれば、ベース板２１と放熱板２３との間の温度変化に対する変位量の差の絶対値が小さくなるため、ベース板２１及び放熱板２３が反ることによる放熱面積減少、冷却性能低下といった弊害も回避できる。更に、本実施形態の半導体装置２０によれば、半導体装置１０と同様に、接合層１２及び２２を薄く形成することができるため接合厚みの不均一性を回避でき、たとえ応力が接合層１２及び２２に発生したとしても、一点に応力が集中することはなく分散させることができる。
（第３の実施形態）
次に、本発明に係る半導体装置の第３の実施形態について説明する。図３は、本発明に係る半導体装置の第３の実施形態の構造断面図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明を省略する。図３に示す第３の実施形態の半導体装置３０は、半導体チップ１３のベース板１１が接合されている面と反対側の面に第２の導電性接合層３２により第２のベース板３１を電気的に接続した構造に特徴がある。
ベース板３１は、その線膨張係数が半導体チップ１３の線膨張係数に近いもの、具体的には半導体チップ１３の線膨張係数との差の絶対値が７ppm/K以下のものが用いられる。ここでは、ベース板３１は、ベース板１１と同じ線膨張係数が２〜１０ppm/Kのものが使用される。また、接合層３２は、ベース板３１の表面に強固に接合されるとともに半導体チップ１３の表面にも電気的に接合されており、その厚さｅは半導体チップ１３の厚さｃと比較して十分に薄い厚みに形成されている。ここでは、半導体チップ１３の厚さｃが例えば３５０μｍであり、接合層３２の厚さｅは接合層１２の厚さｂと同様に５０μｍ以下に形成されている。ベース板３１の厚さｄは半導体チップ１３の厚さｃと比較して十分に厚い。
本実施形態の半導体装置３０は、接合層３２の厚さｅが半導体チップ１３の厚さｃに比し薄く形成されているため、半導体チップ１３が発熱した場合の接合層３２自体の熱膨張の影響が相対的に小さくなり、接合層３２はベース板３１の膨張・収縮に応じて膨張・収縮する。また、本実施形態の半導体装置３０は、ベース板３１の線膨張係数が半導体チップ１３のそれに近い値に設定されているため、温度変化時ベース板３１と半導体チップ１３との間での変位量が相対的に小さくなる。それらの結果、接合層３２がベース板３１に対して十分な強度で接合している限りは、温度変化に対して接合層３２と半導体チップ１３との間にかかる熱歪みが抑制される。以上により、本実施形態の半導体装置３０によれば、半導体装置１０のベース板１１及び接合層１２側で得られた上述した効果と同じ効果が、ベース板３１及び接合層３２側でも得られる。
（第４の実施形態）
次に、本発明に係る半導体装置の第４の実施形態について説明する。図４は、本発明に係る半導体装置の第４の実施形態の構造断面図を示す。同図中、図２と同一構成部分には同一符号を付し、その説明を省略する。図４に示す第４の実施形態の半導体装置４０は、第２の実施形態の半導体装置２０において半導体チップ１３のベース板２１や放熱板２３が形成されている面と反対側の面に、第２の導電性接合層４２により第２のベース板４１を電気的に接続した構造に特徴がある。
ベース板４１は、その線膨張係数が半導体チップ１３の線膨張係数に近いもの、具体的には半導体チップ１３の線膨張係数との差の絶対値が７ppm/K以下のものが用いられる。ここでは、ベース板４１は、ベース板２１と同じ線膨張係数が２〜１０ppm/Kのものが使用される。また、接合層４２は、ベース板４１の表面に強固に接合されるとともに半導体チップ１３の表面にも電気的に接合されており、その厚さは半導体チップ１３の厚さと比較して十分に薄い厚みに形成されている。ここでは、半導体チップ１３の厚さが例えば３５０μｍであり、接合層４２の厚さは接合層２２の厚さと同様に５０μｍ以下に形成されている。ベース板４１の厚さｄは半導体チップ１３の厚さと比較して十分に厚い。
かかる構造の第４の実施形態の半導体装置４０によれば、接合層４２がベース板４１に対して十分な強度で接合している限りは、温度変化に対して接合層４２と半導体チップ１３との間にかかる熱歪みが抑制されるため、半導体装置１０のベース板１１及び接合層１２側で得られた上述した効果と同じ効果が、ベース板４１及び接合層４２側でも得られる。
（第５の実施形態）
次に、本発明に係る半導体装置の第５の実施形態について説明する。図５は、本発明に係る半導体装置の第５の実施形態の構造断面図を示す。同図中、図４と同一構成部分には同一符号を付し、その説明を省略する。図５に示す第５の実施形態の半導体装置５０は、第４の実施形態の半導体装置４０における第２のベース板４１の半導体チップ１３が接合されている面と反対側の面に、接合層５１により第２の放熱板５２を接合した構造に特徴がある。
図５の半導体装置５０において、接合層５１の厚さは５０μｍ以下である。また、放熱板５２の線膨張係数はベース板４１の線膨張係数に近い値に設定されており、具体的には、ベース板４１の線膨張係数との差の絶対値が７ppm/K以下となる値に設定されている。本実施形態の半導体装置５０によれば、図２とともに説明したベース板２１、接合層２２及び放熱板２３の構成による効果と同じ効果が、ベース板４１、接合層５１及び放熱板５２の構成においても得られる。
（第６の実施形態）
次に、本発明に係る半導体装置の第６の実施形態について説明する。図６は、本発明に係る半導体装置の第６の実施形態の構造断面図を示す。同図中、図２と同一構成部分には同一符号を付し、その説明を省略する。図６に示す第６の実施形態の半導体装置６０は、第２の実施形態の半導体装置２０と比較して、より一層熱サイクルによるストレスに対する信頼性向上と、放熱性の向上を図った構造で、パワーモジュールに適用して好適な構造である。
本実施形態の半導体装置６０は、絶縁基板であるベース板２１の上側の導電体２１ａが第１の接合層６１を介して半導体チップ１３に電気的に接続されるとともに、ベース板２１の下側の導電体２１ｂが第２の接合層６２を介して放熱板６３に接合された構造であり、特に接合層６１及び６２と放熱板６３の材質に特徴がある。なお、ベース板２１は、半導体装置２０と同様にその線膨張係数が半導体チップ１３の線膨張係数に近いもの、具体的には半導体チップ１３の線膨張係数との差の絶対値が７ppm/K以下のものが用いられる。第１の接合層６１は、半導体チップ１３の厚さに比較して十分に薄い５０μｍ以下という厚さの金属焼結体で構成されている。金属焼結体は緻密度が高いほど熱伝導率が高いことが知られており、本実施形態では本発明者の試作実験結果から接合層６１を構成している金属焼結体は、緻密度が９６％以上のものが好ましく用いられる。なお、金属焼結体の緻密度は、金属焼結体の密度をその焼結体を構成する金属の理論密度で除算した値（単位％）である。第２の接合層６２は、Ａg、Ｃu及びＮiのうち少なくとも一種の金属を含む焼結体、又はＡu、Ｚn、Ｂi、Ｃu、Ｐb及びＳnのうち少なくとも一種を含む融点２５０℃以上の半田材で構成されている。
一方、前述した半導体装置２０の放熱板２３や本実施形態の半導体装置６０の放熱板６３はベース板２１の線膨張係数との差の絶対値が７ppm/K以下で、かつ、熱伝導率が２５０W/mK以上の金属複合材で構成されている。この種の金属複合材として半導体装置２０の放熱板２３は、例えばＳiＣとアルミニウム（Ａl）との合金の複合材であるＡlＳiＣや、銅（Ｃu）とタングステン（Ｗ）との金属複合材Ｃu-Ｗや、銅とモリブデン（Ｍo）との金属複合材Ｃu-Ｍoなどが用いられる。
しかしながら、これらの金属複合材は、ベース板２１の線膨張係数との差の絶対値が７ppm/K以下の線膨張係数を有する反面、Ｃuに比べると熱伝導率が低い（熱抵抗が大きい）ため放熱板に用いたときは放熱性が十分ではなく、接合層２３を薄くして放熱性向上を期待しても構造全体の放熱性が十分に得られない。なお、これらの金属複合材及び銅の熱伝導率と線膨張係数は公知であり、熱伝導率が高い材料は線膨張係数も高くなる（例えば、http://www.griset.com/innovations.php参照）。そこで、本実施形態では、放熱板６３としてベース板２１の線膨張係数との差の絶対値が７ppm/K以下で、かつ、Ｃuに比べて熱伝導率が高い２５０W/mK以上の金属複合材を用いる。ここでは、一例として銅・インバー・銅（ＣＩＣ）複合材を用いる。
図７は、図６中の放熱板６３の一例の断面図を示す。図７において、放熱板６３は、上下のＣuで構成された層６７の間の中層に、Ｎiを含む鉄（Ｆe）の合金であるインバー６８が幅方向に一定幅で間歇的に形成された銅・インバー・銅（ＣＩＣ）複合材６６からなる、厚み方向に異方性を有する構造である。この銅・インバー・銅複合材６６は、厚み方向に２８０W/mK以上の高い熱伝導率を有する。
本実施形態の半導体装置６０では、放熱板６３は接合層６２を介してベース板２１の導電体（図２の２１ｂ）に電気的に接続されている場合でも、ベース板２１の絶縁体（図２の２１ｃ）により半導体チップ１３には放熱板６３は電気的に接続されていない。この場合でも、半導体チップ１３の発熱は接合層６１、ベース板２１及び接合層６２を通して放熱板６３に伝達されるので、その発熱を放熱板６３により放熱できる。なお、半導体装置６０は全体が例えば図示しない樹脂ケース内に収容されると共に、半導体チップ１３及びベース板２１が樹脂ケース内の端子に素子配線としてアルミワイヤボンドされ、更にその樹脂ケース内に充填されるシリコーンゲルによりそれらが封止される。
このように、本実施形態の半導体装置６０は、接合層６１の厚さが半導体チップ１３の厚さに比し薄く形成されているため、半導体チップ１３が発熱した場合の接合層６１自体の熱膨張の影響が相対的に小さく、かつ、ベース板２１の線膨張係数が半導体チップ１３のそれに近い値に設定されているため、温度変化時ベース板２１と半導体チップ１３との間での変位量が相対的に小さい。それらの結果、半導体装置６０によれば、第２の実施形態の半導体装置２０と同様に、熱サイクルによるストレスに対する信頼性向上が期待される。
しかしながら、半導体装置２０では放熱板２３としてＡlＳiＣ、Ｃu-Ｗ、あるいはＣu-Ｍoなどの金属複合材が用いられるが、これらの金属複合材はＣuに比べて熱伝導率が低い（熱抵抗が大きい）ため、接合層６１及び６２の厚さを薄くして放熱性の向上を期待しても放熱板２３の放熱性の低下と相殺され、十分な放熱性の向上が得られない。これに対し、本実施形態の半導体装置６０によれば、放熱板６３としてＣuに比べて熱伝導率が高い２５０W/mK以上の金属複合材を用いているので、半導体装置２０に比べて放熱性を向上することができる。すなわち、金属複合材が２５０W/mK以上であるという根拠は、半導体装置２０に比べて放熱性が向上すると見做せる値であることに基づく。このように、半導体装置６０によれば、熱サイクルによるストレスに対する信頼性向上と、放熱性の向上の両立が期待でき、ベース板２１と放熱板６３との間にかかる熱歪みが抑制され、接合層６２に亀裂がはいることはなく、前記接合面積の減少による放熱性を損なうという懸念を解消できる。
更に、半導体装置６０によれば、放熱板６３はベース板２１の線膨張係数との差の絶対値が７ppm/K以下に設定されているため、ベース板２１と放熱板６３との間の温度変化に対する変位量の差の絶対値が小さく、その結果、ベース板２１及び放熱板６３が反ることによる放熱面積減少、冷却性能低下といった弊害も回避できる。更に、半導体装置６０によれば、半導体装置１０及び２０と同様に、ベース板の上下面の接合層６１及び６２を薄く形成することができるため接合厚みの不均一性を回避でき、たとえ応力が接合層６１及び６２に発生したとしても、一点に応力が集中することはなく分散させることができる。
次に、本発明に係る半導体装置の製造方法の概略について説明する。
図８は、本発明に係る半導体装置の第１の実施形態の製造方法の一例の概略を示す各工程における素子断面図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明を省略する。まず、図８（ａ）に示すように、線膨張係数が２〜１０ppm/KであるＳi又はＳiＣ製のベース板１１表面の回路パターン上に、所定の材質で厚さ５０μｍ程度の固形の導電性接合材１５を搭載し、更にその導電性接合材１５の上に半導体チップ１３の電極形成面が接触するように載置する。半導体チップ１３は、厚さが３５０μｍで線膨張係数が３〜４ppm/Kである。
そして、ベース板１１の上に固形の導電性接合材１５及び半導体チップ１３がこの順で積層された状態で、加熱しながら導電性接合材１５を溶融することで、図８（ｂ）に示すように、ベース板１１の回路パターン上に、導電性の接合層１２により半導体チップ１３の電極が接合された構造の第１の実施形態の半導体装置１０を製造する。接合層１２は、導電性接合材１５を溶融して得られた層であり、その厚さは５０μｍ以下である。なお、上記の加熱の際に、加圧しながら加熱してもよい。
図９は、本発明に係る半導体装置の第１の実施形態の製造方法の他の例の概略を示す各工程における素子断面図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明を省略する。まず、図９（ａ）に示すように、線膨張係数が２〜１０ppm/KであるＳi又はＳiＣ製のベース板１１上に、ベース板１１の回路パターンが露出するように開口部が形成されたマスク１７を載せ、更にそのマスク１７の上からペースト状の導電性接合材１８を塗布する。これにより、ペースト状の接合材１８がマスク１７の開口部を通してベース板１１の回路パターン上に接触する。
続いて、マスク１７をベース板１１の上から除去した後、図９（ｂ）に示すように、ペースト状の導電性接合材１８の上に半導体チップ１３をその電極形成面が当接するように載置する。そして、ベース板１１の上にペースト状の導電性接合材１８及び半導体チップ１３がこの順で積層された状態で、加熱しながら導電性接合材１８を溶融することで、図９（ｃ）に示すように、ベース板１１の回路パターン上に、導電性の接合層１２により半導体チップ１３の電極が接合された構造の第１の実施形態の半導体装置１０を製造する。接合層１２は、導電性接合材１８を溶融して得られた層であり、その厚さは５０μｍ以下である。なお、上記の加熱の際に、加圧しながら加熱してもよい。
図８及び図９に示した製造方法によれば、ベース板１１に導電性接合材１５又は１８を加熱して半導体チップ１３を電気的に接続するという極めて少ない製造工程で半導体装置１０を製造できるため、特許文献２記載の半導体装置で問題であった製造コストの増大を解決できる。
図１０は、本発明に係る半導体装置の製造方法の一実施形態の各工程における素子断面図を示す。本実施形態は、図２に示した第２の実施形態の半導体装置２０の製造方法の例で、図１０中、図２と同一構成部分には同一符号を付し、その説明を省略する。まず、図１０（ａ）に示すように、放熱板２３の上に固形の接合材２５、Ｓi又はＳiＣ製のベース板２１、固形の導電性接合材１５及び半導体チップ１３を順次積層する。ベース板２１は、線膨張係数が２〜１０ppm/Kである。固形の導電性接合材１５は、ベース板２１の表面の回路パターン上に搭載された、所定の材質で厚さ５０μｍ程度の接合材である。半導体チップ１３は、厚さが３５０μｍで線膨張係数が３〜４ppm/Kである。
接合材２５の厚さは、ベース板２１及び放熱板２３のどちらか薄い方の厚さの１／７倍以下という薄い厚さである。放熱板２３は線膨張係数がベース板２１の線膨張係数との差の絶対値が７ppm/K以下に設定されているものが使用される。続いて、図１０（ａ）に占めた積層構造体全体を加熱しながら導電性接合材１５及び接合材２５を溶融することで、図１０（ｂ）に示すように、ベース板２１の回路パターン上に、導電性の接合層１２により半導体チップ１３の電極が接合されるとともに、ベース板２１の半導体チップ１３が接合された面と反対側の面に、接合層２２により放熱板２３が接合された構造の第２の実施形態の半導体装置２０が製造される。接合層１２は導電性接合材１５を溶融して得られた層であり、また接合層２２は接合材２５を溶融して得られた層であり、それらの厚さは５０μｍ以下である。なお、上記の加熱の際に、加圧しながら加熱してもよい。
図１０に示した製造方法によれば、一度の加熱工程でベース板２１に搭載した接合材１５及び２５の両方を加熱して半導体チップ１３を電気的に接続するという、極めて少ない製造工程で半導体装置２０を製造できるため、特許文献２記載の半導体装置で問題であった製造コストの増大を解決できる。
次に、半導体装置２０の実施例である第１実施例、及び半導体装置６０の実施例である第２実施例について、従来の半導体装置の一例と対比して説明する。
（第１実施例）
図１１は、本発明に係る半導体装置の第１実施例の構造断面図を示す。本実施例の半導体装置１００は、図２に示した半導体装置２０の実施例でパワーモジュールに適用した例を示す。図１１において、半導体チップ１０１（図２の１３に相当）は線膨張係数４ppm/KのＳiＣにより構成されており、その下面が半導体チップ用接合層１０２（図２の１２に相当）によりベース板である絶縁基板１０３（図２の２１に相当）の表面に接続されている。ここで、接合層１０２は、厚さ５０μｍの金属焼結体からなる。また、絶縁基板１０３は平板状のセラミック基板の上下両面に銅箔が被覆形成された三層構造で、その線膨張係数は５.２ppm/Kである。従って、本実施例では半導体チップ１０１の熱膨張係数と絶縁基板１０３の熱膨張係数との差の絶対値は７ppm/K以下である。
絶縁基板１０３は半導体チップ１０１が接合されている面と反対側の面が絶縁基板用接合層１０４（図２の２２に相当）により放熱板１０５（図２の２３に相当）に接合されている。ここで、接合層１０４はＳn及びアンチモン(Ｓb)からなる組成Ｓn-５Ｓbの半田材で構成されている。また、放熱板１０５は、金属複合材であるＡlＳiＣにより構成されており、その線膨張係数は７.５ppm/Kである。従って、本実施例では放熱板１０５の熱膨張係数と絶縁基板１０３の熱膨張係数との差の絶対値は７ppm/K以下である。
以上の構成からなる半導体装置の主要構成部は樹脂ケース２０１内に収容され、半導体チップ１０１が樹脂ケース２０１内に設けられた主回路用外部端子２０２にＡlのワイヤ２０３によりボンディングされるとともに、樹脂ケース２０１内に設けられた駆動信号用外部端子２０４にＡlのワイヤ２０５によりボンディングされる。そして、ワイヤボンディングされた半導体装置の主要構成部は、樹脂ケース２０１内に充填される封止材（例えば、シリコーンゲル）２０６により封止されてパワーモジュールを構成する。表１は、以上の本実施例の半導体装置１００の主要構成部の名称、材質、線膨張係数及び熱抵抗をまとめたものである。ただし、表１中の「熱抵抗」は半導体チップ１０１の上面から放熱板１０５の下面までの全体の熱抵抗を「１」としたときの各部品が占める熱抵抗の割合を示している。


Figure 2017006916
以上の構成の本実施例の半導体装置１００では、絶縁基板１０３の熱膨張係数との差の絶対値を７ppm/K以下とするために放熱板１０５にＡlＳiＣを用いたが、これはＣuにより構成された従来の放熱板（線膨張係数１６ppm/K）に比べて熱抵抗の割合が若干大きい。しかし、前述したように、本実施例によれば、絶縁基板１０３と放熱板１０５との間の温度変化に対する変位量の差の絶対値が小さくなるため、絶縁基板１０３及び放熱板１０５が反ることによる放熱面積減少、冷却性能低下といった弊害を回避でき、また、接合層１０２及び１０４を薄く形成することができるため接合厚みの不均一性を回避でき、たとえ応力が接合層１０２及び１０４に発生したとしても、一点に応力が集中することはなく分散させることができる。
（第２実施例）
図１２は、本発明に係る半導体装置の第２実施例の構造断面図を示す。同図中、図１１と同一構成部分には同一符号を付し、その説明を省略する。本実施例の半導体装置１１０は、図６に示した半導体装置６０の実施例で、パワーモジュールに適用した例を示す。図１２において、半導体チップ１０１（図６の１３に相当）は線膨張係数４ppm/KのＳiＣにより構成されており、その下面が半導体チップ用接合層１１１（図６の６１に相当）によりベース板である絶縁基板１１２（図６の２１に相当）の表面に接続されている。ここで、接合層１１１は、厚さ５０μｍで、かつ、緻密度が９６％以上であるＣu焼結体である。なお、接合層１１１はＡg又はＮi等の他の金属焼結体でもよい。また、絶縁基板１１２は平板状のＳiＮからなる基板の上下両面に銅箔が被覆形成された三層構造で、その線膨張係数は５.２ppm/Kである。従って、本実施例では半導体チップ１０１の熱膨張係数と絶縁基板１１２の熱膨張係数との差の絶対値は７ppm/K以下である。
絶縁基板１１２は半導体チップ１０１が接合されている面と反対側の面が絶縁基板用接合層１０４（図６の６２に相当）により放熱板１１３（図６の６３に相当）に接合されている。放熱板１１３は、Ｃuに比べて熱伝導率が高い（熱抵抗が小さい）２５０W/mK以上の金属複合材の一例として銅・インバー・銅（ＣＩＣ）複合材により構成されている。この銅・インバー・銅複合材により構成された放熱板１１３は、厚み方向に２８０W/mK以上の高い熱伝導率を有し、線膨張係数は１１.０ppm/Kである。従って、本実施例では放熱板１１３の熱膨張係数と絶縁基板１１２の熱膨張係数との差の絶対値は７ppm/K以下である。
以上の構成の半導体装置の主要構成部は、樹脂ケース２０１内に収容され、主回路用外部端子２０２及び駆動信号用外部端子２０４にワイヤボンディングされた後、封止材（例えば、シリコーンゲル）２０６により樹脂ケース２０１内に封止されてパワーモジュールを構成する。表２は以上の本実施例の半導体装置１１０の主要構成部の名称、材質、線膨張係数及び熱抵抗をまとめたものである。ただし、表２中の「熱抵抗」は半導体チップ１０１の上面から放熱板１１３の下面までの全体の熱抵抗を「１」としたときの各部品が占める熱抵抗の割合を示している。
Figure 2017006916
以上の構成の本実施例の半導体装置１１０は、半導体チップ１０１の上面から放熱板１１３の下面までの合計の熱抵抗に対する放熱板の熱抵抗の割合が小さい（熱伝導率が高い）。これは、放熱板１１３に用いた金属複合材を、絶縁基板１０３の熱膨張係数との差の絶対値を７ppm/K以下とし、かつ、Ｃuにより構成された従来の放熱板（線膨張係数１６ppm/K）に比べて熱伝導率が高い銅・インバー・銅複合材を用いていることによる。これにより、本実施例の半導体装置１１０は、半導体装置１００に比べて放熱性を向上することができ、熱サイクルによるストレスに対する信頼性向上と、放熱性の向上の両立が期待できる。
次に、上記の実施例の半導体装置１００及び１１０と従来の半導体装置との比較結果について説明する。従来のパワーモジュールを構成する半導体装置として、ここでは特開２００５−１２９８８６号公報及び文献（富士通時報Vol.71 No.2.1988の図１及び図２）各記載をもとに設計された構造のパワーモジュールを従来の半導体装置とする。この従来の半導体装置の構造は、Ｓi製の半導体チップ（線膨張係数３ppm/K）が、厚さ１００μｍ以上の半田による接合層（線膨張係数２０-２５ppm/K）により絶縁基板の一方の面に接続され、更にその絶縁基板の半導体チップが接合されている面と反対側の面に接合層である半田によりＣu製の放熱板に接合された構造である。表３は以上の従来の半導体装置の主要構成部の名称、材質、線膨張係数及び熱抵抗をまとめたものである。ただし、表３中の「熱抵抗」は半導体チップの上面から放熱板の下面までの全体の熱抵抗を「１」としたときの各部品が占める熱抵抗の割合を示している。
Figure 2017006916
以上の従来の半導体装置、本発明の第１実施例の半導体装置１００、第２実施例の半導体装置１１０のそれぞれの熱歪みと熱抵抗との関係を、温度変化量一定という条件下で表４に示す。ただし、表４における「熱抵抗」は、従来の半導体装置の熱抵抗を「１」で規格化した場合の規格化値を示す。
Figure 2017006916
表４に示すように、第１実施例の半導体装置１００、第２実施例の半導体装置１１０のそれぞれの熱歪みは、表３に示した構造の従来の半導体装置に比べて小さくできる。従来装置に比べて半導体装置１００の全体の熱抵抗は大きいため、発熱量一定の場合、熱抵抗が大きいほど温度変化量が大きくなるので、放熱性の面で不利である。しかし、従来装置に比べて半導体装置１００は接合層１０４の厚さが薄く、かつ、絶縁基板１０３の線膨張係数と放熱板１０５の線膨張係数とが近い値であるため、絶縁基板１０３と放熱板１０５との間での温度変化による変位量が相対的に小さく抑えられるため、熱歪みを従来装置に比べて小さくできる。更に、半導体装置１１０によれば、熱抵抗も従来装置に比し小さくできるため、熱サイクルによるストレスに対する信頼性向上と、放熱性の向上の両立が期待できる。
なお、本発明は以上の実施形態に限定されるものではなく、その他種々の変形例が考えられる。例えば、放熱板２３、５２とベース板２１、４１とを接合する接合層２２、５２の厚さは実施形態の例よりも若干厚くても構わない。また、接合層１２、３２、４２は半導体チップ１３との間にかかる熱歪み抑制のためには、ベース板１１、３１、４１と強固に接合することが前提であるので、接合材をベース板１１、３１、４１上に単に搭載するか塗布するだけでなく、より強固に接合する何らかの手段を講じることが望ましい。
また、ベース板１１、２１、３１、４１に線膨張係数５.１ppm/KのＭo製の板を使用し、接合層１２、３２、４２として厚さ４０μｍのＡg系の焼結接合材を使用し、ＳiＣ製の半導体チップ１３を接合するようにしてもよい。また、ベース板１１、２１、３１、４１には線膨張係数５.１〜１０.０ppm/KのＣu-Ｍo複合材を使用してもよい。更に、ベース板１１、２１、３１、４１には線膨張係数が小さい窒化珪素、窒化アルミニウム、アルミナなどのセラミック板の両面に金属板を貼付した構成とするとともに、そのベース板を構成する各材料のヤング率、線膨張率、板厚に基づき算出される見かけ上の線膨張係数を２〜１０ppm/Kに調整するようにしてもよい。

Claims (11)

  1. 半導体チップと、
    前記半導体チップの線膨張係数との差の絶対値が７ppm/K以下である線膨張係数を有する第１のベース板と、
    前記第１のベース板と前記半導体チップとを電気的に接続する、厚さ前記半導体チップよりも薄い第１の接合層と
    を備えることを特徴とする半導体装置。
  2. 前記第１のベース板の線膨張係数との差の絶対値が７ppm/K以下である線膨張係数を有する第１の放熱板と、
    前記第１のベース板の前記半導体チップが接合されている面と反対側の面を、前記第１の放熱板に接合する第２の接合層と
    を更に備えることを特徴とする請求項１記載の半導体装置。
  3. 前記第１の接合層は、厚さが５０μｍ以下であることを特徴とする請求 項１又は２記載の半導体装置。
  4. 前記第１の接合層は、金属焼結体により構成されていることを特徴とする請求項１乃至３のうちいずれか一項記載の半導体装置。
  5. 前記第１の放熱板は、前記第１のベース板の線膨張係数との差の絶対値が７ppm/K以下で、かつ、熱伝導率が２５０W/mK以上の金属複合材から構成されており、
    前記第２の接合層は、Ａg、Ｃu及びＮiのうち少なくとも一種を含む焼結体、又はＡu、Ｚn、Ｂi、Ｃu、Ｐb及びＳnのうち少なくとも一種を含む融点２５０℃以上の半田により形成されていることを特徴とする請求項２記載の半導体装置。
  6. 前記第１の接合層を構成する前記金属焼結体は、緻密度が９６％以上であることを特徴とする請求項４記載の半導体装置。
  7. 前記第１の放熱板を構成する前記金属複合材は、厚み方向に２８０W/mK以上の熱伝導率を有する、銅・インバー・銅（ＣＩＣ）複合材であることを特徴とする請求項５記載の半導体装置。
  8. 前記半導体チップの線膨張係数との差の絶対値が７ppm/K以下である線膨張係数を有する第２のベース板と、
    前記半導体チップの前記第１のベース板に接合されている面と反対側面を、前記第２のベース板に接合する、厚さ５０μｍ以下の第３の接合層と
    を更に備えることを特徴とする請求項１乃至３のうちいずれか一項記載の半導体装置。
  9. 前記半導体チップの線膨張係数との差の絶対値が７ppm/K以下である線膨張係数を有する第２のベース板と、
    前記半導体チップの前記第１のベース板に接合されている面と反対側の面を、前記第２のベース板に接合する、厚さ５０μｍ以下の第３の接合層と、
    前記第２のベース板の線膨張係数との差の絶対値が７ppm/K以下である線膨張係数を有する第２の放熱板と、
    前記第２のベース板の前記半導体チップが接合されている面と反対側の面を、前記第２の放熱板に接合する第４の接合層と
    を更に備えることを特徴とする請求項２又は３記載の半導体装置。
  10. 前記第１のベース板は、第１の導電層、絶縁層、及び第２の導電層が厚さ方向に積層された積層構造体であることを特徴とする請求項１乃至９のうちいずれか一項記載の半導体装置。
  11. 請求項２乃至４のうちいずれか一項記載の前記第１の放熱板の上に前記第２の接合層用の固形接合材、前記第１のベース板、前記第１の接合層用の固形の導電性接合材、及び前記第１のベース板の線膨張係数との差の絶対値が７ppm/K以下である線膨張係数を有する前記半導体チップをこの順で順次積層した構造体を作成する第１の工程と、
    前記構造体の全体を加熱処理して前記第２の接合層用の固形接合材を溶融して得た前記第２の接合層により前記第１の放熱板と前記ベース板とを接合すると同時に、前記第１の接合層用の固形の導電性接合材を溶融して得た前記所定の厚さの前記第１の接合層により前記ベース板と前記半導体チップとを接合する第２の工程と
    を含むことを特徴とする半導体装置の製造方法。
JP2017527454A 2015-07-08 2016-07-04 半導体装置及び半導体装置の製造方法 Active JP6881304B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015136561 2015-07-08
JP2015136561 2015-07-08
PCT/JP2016/069806 WO2017006916A1 (ja) 2015-07-08 2016-07-04 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2017006916A1 true JPWO2017006916A1 (ja) 2018-04-19
JP6881304B2 JP6881304B2 (ja) 2021-06-02

Family

ID=57685690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017527454A Active JP6881304B2 (ja) 2015-07-08 2016-07-04 半導体装置及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US10290602B2 (ja)
JP (1) JP6881304B2 (ja)
WO (1) WO2017006916A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018207396A1 (ja) * 2017-05-11 2018-11-15 住友電気工業株式会社 半導体装置
JP2019079958A (ja) * 2017-10-25 2019-05-23 株式会社豊田中央研究所 パワーモジュール
CN112771665A (zh) * 2020-04-16 2021-05-07 华为技术有限公司 封装结构、电动车辆和电子装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217363A (ja) * 2000-01-31 2001-08-10 Hitachi Ltd 半導体装置とそのヒートシンク
JP2008270353A (ja) * 2007-04-17 2008-11-06 Toyota Central R&D Labs Inc パワー半導体モジュール
JP2010258015A (ja) * 2009-04-21 2010-11-11 Nissan Motor Co Ltd 半導体装置
JP2011066250A (ja) * 2009-09-18 2011-03-31 Hitachi Cable Ltd 放熱板及び放熱板の製造方法
JP2011165811A (ja) * 2010-02-08 2011-08-25 Allied Material Corp 半導体素子搭載部材とその製造方法ならびに半導体装置
JP2011216619A (ja) * 2010-03-31 2011-10-27 Nippon Steel Chem Co Ltd 積層構造体及びその製造方法
JP2012204366A (ja) * 2011-03-23 2012-10-22 Mitsubishi Electric Corp 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956231A (en) * 1994-10-07 1999-09-21 Hitachi, Ltd. Semiconductor device having power semiconductor elements
TWI312166B (en) * 2001-09-28 2009-07-11 Toppan Printing Co Ltd Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board
JP4228926B2 (ja) 2003-10-03 2009-02-25 富士電機デバイステクノロジー株式会社 半導体装置
DE112006002497B4 (de) 2005-09-15 2014-01-23 Denso Corporation Verfahren zur Herstellung eines Lotformteils
JP2010050189A (ja) * 2008-08-20 2010-03-04 Hitachi Metals Ltd 接合材、半導体装置およびその製造方法
JP5542567B2 (ja) 2010-07-27 2014-07-09 三菱電機株式会社 半導体装置
US9437581B2 (en) * 2012-05-31 2016-09-06 Panasonic Intellectual Property Management Co., Ltd. LED module
JP2014120639A (ja) 2012-12-18 2014-06-30 Rohm Co Ltd パワーモジュール半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217363A (ja) * 2000-01-31 2001-08-10 Hitachi Ltd 半導体装置とそのヒートシンク
JP2008270353A (ja) * 2007-04-17 2008-11-06 Toyota Central R&D Labs Inc パワー半導体モジュール
JP2010258015A (ja) * 2009-04-21 2010-11-11 Nissan Motor Co Ltd 半導体装置
JP2011066250A (ja) * 2009-09-18 2011-03-31 Hitachi Cable Ltd 放熱板及び放熱板の製造方法
JP2011165811A (ja) * 2010-02-08 2011-08-25 Allied Material Corp 半導体素子搭載部材とその製造方法ならびに半導体装置
JP2011216619A (ja) * 2010-03-31 2011-10-27 Nippon Steel Chem Co Ltd 積層構造体及びその製造方法
JP2012204366A (ja) * 2011-03-23 2012-10-22 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
US10290602B2 (en) 2019-05-14
WO2017006916A1 (ja) 2017-01-12
US20180182728A1 (en) 2018-06-28
JP6881304B2 (ja) 2021-06-02

Similar Documents

Publication Publication Date Title
JP6272512B2 (ja) 半導体装置および半導体装置の製造方法
CN107210241B (zh) 功率半导体装置
JP2012099779A (ja) 焼成接合を用いたパワーモジュール及びその製造方法
JP5214936B2 (ja) 半導体装置
US10672690B2 (en) Method for manufacturing an electronic assembly
JPH04162756A (ja) 半導体モジュール
WO2011040313A1 (ja) 半導体モジュールおよびその製造方法
JP6854810B2 (ja) 半導体装置
JP6881304B2 (ja) 半導体装置及び半導体装置の製造方法
JP6643975B2 (ja) 半導体装置の製造方法
KR20200135395A (ko) 전자 부품 실장 모듈의 제조 방법
JP2014143342A (ja) 半導体モジュール及びその製造方法
JP6011410B2 (ja) 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール
JP6927829B2 (ja) 接合構造および半導体パッケージ
JP4876612B2 (ja) 絶縁伝熱構造体及びパワーモジュール用基板
WO2013021983A1 (ja) 半導体装置及びその製造方法
JP2014053406A (ja) 半導体装置およびその製造方法
WO2016171122A1 (ja) 半導体装置及びその製造方法
KR101018218B1 (ko) 와이어 본딩 구조체 및 그 제조방법
JP6867263B2 (ja) 接合構造および半導体パッケージ
JP7127641B2 (ja) 半導体装置
JP6927850B2 (ja) 接合構造および半導体パッケージ
TWI745572B (zh) 電子零件安裝模組
JP2018195662A (ja) 電子装置及び電子装置の製造方法
JP2024033469A (ja) 半導体装置及び接合方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200526

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210419

R150 Certificate of patent or registration of utility model

Ref document number: 6881304

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250