WO2016171122A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
WO2016171122A1
WO2016171122A1 PCT/JP2016/062354 JP2016062354W WO2016171122A1 WO 2016171122 A1 WO2016171122 A1 WO 2016171122A1 JP 2016062354 W JP2016062354 W JP 2016062354W WO 2016171122 A1 WO2016171122 A1 WO 2016171122A1
Authority
WO
WIPO (PCT)
Prior art keywords
thermal stress
stress relaxation
relaxation member
metal wire
semiconductor device
Prior art date
Application number
PCT/JP2016/062354
Other languages
English (en)
French (fr)
Inventor
浩次 山▲崎▼
晋士 塚本
紀久 松本
荒木　健
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2016558151A priority Critical patent/JPWO2016171122A1/ja
Publication of WO2016171122A1 publication Critical patent/WO2016171122A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Definitions

  • the present invention relates to a semiconductor device such as a power module and a manufacturing method thereof.
  • wire bonding using a metal wire is performed as a wiring method to a surface electrode of a semiconductor element in a semiconductor device such as a power module.
  • a semiconductor element or the like When this semiconductor device is energized, a semiconductor element or the like generates heat due to Joule heat, and a thermal stress is generated in the connection portion due to a difference in thermal expansion coefficient between the semiconductor element that is a low thermal expansion material and the metal wire that is a high thermal expansion material. Connections may be destroyed.
  • SiC semiconductor elements capable of operating at higher temperatures than conventional Si semiconductor elements have been actively used to realize next-generation energy-saving devices and high-performance devices, and the heat generation temperature has increased. Therefore, it is necessary to improve the connection reliability between the semiconductor element and the metal wire.
  • thermo stress relaxation member in this specification means a member that can relax thermal stress generated between the surface electrode of the semiconductor element and the metal wire.
  • the semiconductor device of Patent Document 1 is manufactured by bonding a thermal stress relaxation member on a surface electrode of a semiconductor element and then performing wire bonding on the thermal stress relaxation member.
  • physical energy such as heat, pressure, and ultrasonic waves is locally applied during wire bonding
  • the surface electrode of the semiconductor element or the junction between the surface electrode of the semiconductor element and the thermal stress relaxation member May be damaged.
  • a copper wire having a higher electrical conductivity than an aluminum wire is used as the metal wire, it is necessary to increase the physical energy required for wire bonding, and therefore there is a high possibility that the surface electrode or the joint will be damaged. Become.
  • the surface of the thermal stress relaxation member may be contaminated during pressurization, so that the metal wire is stabilized. Therefore, it is difficult to join, and the proportion of metal wire joining failure increases.
  • An object of the present invention is to provide a semiconductor device capable of improving the connection reliability between a semiconductor element and a metal wire without reducing the bonding force between the surface electrode of the element and the thermal stress relaxation member, and a method for manufacturing the same.
  • the present inventors have joined a thermal stress relaxation member on a surface electrode of a semiconductor element after connecting a metal wire to the thermal stress relaxation member. It is possible to prevent damage to the surface electrode of the semiconductor element or the joint between the surface electrode of the semiconductor element and the thermal stress relaxation member caused by physical energy when connecting the metal wire, and provided on the base and base And using a thermal stress relaxation member with a metal wire connected to the surface of the base portion provided with the convex portion, the thermal stress relaxation member is uniformly pressed and bonded onto the surface electrode of the semiconductor element. I found out that I could make it.
  • the present inventors when joining the metal wire after joining the thermal stress relaxation member on the surface electrode of the semiconductor element, is a heat that does not contaminate the position where the metal wire is joined when pressurizing. It has been found that the form of the stress relaxation member can be obtained.
  • the present invention is a semiconductor device in which a metal wire is connected to a thermal stress relaxation member joined to a surface electrode of a semiconductor element, wherein the thermal stress relaxation member is a base and a convex portion provided on the base. And the metal wire is connected to the surface of the base where the convex portion is provided, and the tip surface of the convex portion is bonded to the surface electrode of the semiconductor element. It is a semiconductor device.
  • the present invention also includes a step of producing a thermal stress relaxation member including a base portion and a convex portion provided on the base portion, and a step of connecting a metal wire on the surface of the base portion provided with the convex portion. And a step of joining the front end surface of the convex portion to the surface electrode of the semiconductor element.
  • the present invention damage to the surface electrode of the semiconductor element or the joint between the surface electrode of the semiconductor element and the thermal stress relaxation member is prevented, and the bonding force between the surface electrode of the semiconductor element and the thermal stress relaxation member is reduced. It is possible to provide a semiconductor device capable of improving the connection reliability between a semiconductor element and a metal wire and a method for manufacturing the semiconductor device without reducing it.
  • FIG. 2 is a cross-sectional view of the semiconductor device of First Embodiment.
  • FIG. It is sectional drawing of the thermal stress relaxation member formed using the CIC clad material, and the top view seen from the convex part side. It is sectional drawing of the thermal stress relaxation member formed using the CIC clad material, and the top view seen from the convex part side.
  • FIG. 6 is a diagram for illustrating the method for manufacturing the semiconductor device of the first embodiment.
  • FIG. 10 is a cross-sectional view of the semiconductor device of the third embodiment.
  • FIG. 3 is a schematic cross-sectional view showing an example of a pressurized state in the ST process of the first embodiment.
  • FIG. 10 is a schematic cross-sectional view showing another structural example of the thermal stress relaxation member 4 using the CIC cladding material of the third embodiment.
  • 10 is a schematic cross-sectional view showing an example of a pressurized state in the ST step of Embodiment 2.
  • FIG. 10 is a schematic cross-sectional view showing an example of a pressurized state in the ST process of the fourth embodiment.
  • FIG. 1 is a cross-sectional view of the semiconductor device of the present embodiment.
  • a semiconductor device 1 according to the present embodiment includes a semiconductor element 3 on which a surface electrode 2 is formed, and a thermal stress relaxation member 4 joined on the surface electrode 2 of the semiconductor element 3. Bonding between the surface electrode 2 of the semiconductor element 3 and the thermal stress relaxation member 4 is performed via the bonding portion 5.
  • the thermal stress relaxation member 4 has a convex shape including a base 6 and a convex portion 7 (convex downward in FIG. 1) provided on the surface of the base portion 6, and the convex portion 7 is provided.
  • a metal wire 8 is connected on the surface of the base 6.
  • the outer peripheral part of the base part 6 is provided with the exposed area
  • a gate electrode 9 is further formed on the surface of the semiconductor element 3, and another metal wire 8 a is connected to the gate electrode 9.
  • the semiconductor device 1 includes a thermal stress relaxation member 4 including a base 6 and a convex portion 7 (convex downward in FIG. 1) provided on the surface of the base 6.
  • a step of manufacturing hereinafter referred to as “BF step”
  • WB step a step of connecting the metal wire 8 on the surface of the base 6 provided with the convex portion 7
  • ST step a tip of the convex portion 7 It is manufactured by a method including a step of bonding the surface to the surface electrode 2 of the semiconductor element 3 (hereinafter referred to as “ST step”).
  • the thermal stress relaxation member 4 including the base portion 6 and the convex portion 7 provided on the surface of the base portion 6 is produced.
  • the thermal stress relaxation member 4 can be formed using a metal material having a smaller thermal expansion coefficient than the metal wire 8.
  • the metal material include copper, aluminum or an alloy containing them, an Invar alloy, Kovar (an alloy containing Co, Ni, Fe), and the like.
  • the metal wire 8 is mainly composed of copper (Cu)
  • the thermal expansion coefficient ⁇ of copper is about 17 ⁇ 10 ⁇ 6 / K, and therefore, any material may be used as long as ⁇ is lower than this value.
  • the Al—SiC composite material containing aluminum and silicon carbide (SiC) is a material applicable to the thermal stress relaxation member 4 because ⁇ is as small as about 7.5 ⁇ 10 ⁇ 6 / K.
  • CuW or CuMo in which metal tungsten (W) or molybdenum (Mo) having a lower ⁇ than copper is laminated or added can be used.
  • the ⁇ of CuW is about 6 to 8 ⁇ 10 ⁇ 6 / K, and the ⁇ of CuMo is about 7 to 13 ⁇ 10 ⁇ 6 / K, which is smaller than copper.
  • a clad material obtained by bonding different metal materials to the thermal stress relaxation member 4 may be used.
  • a CIC (copper / invar alloy / copper three-layer structure) clad material in which copper is coated and bonded to both surfaces of the invar alloy. Since the CIC clad material can reduce the thermal expansion coefficient by changing the thickness ratio of the CIC, the composition of the Invar alloy, etc., the CIC clad material can be used as the thermal stress relaxation member 4 so that The difference in thermal expansion coefficient can be reduced.
  • the Ni—Fe alloy has the lowest thermal expansion coefficient when the Ni content is 36% by mass.
  • a small amount of Mn, C is added to the Fe—Ni alloy containing 36% by mass of Ni. It is preferable to use a CIC clad material having an Invar alloy containing an element such as the thermal stress relaxation member 4. Furthermore, by connecting the metal wire 8 to the Cu portion of the CIC clad material, the difference in thermal expansion coefficient with the metal wire 8 can also be reduced.
  • the outermost surface of the CIC clad material is copper, so that there is an advantage that the same kind of metal is joined. If the same kind of metal is joined, a hard and fragile intermetallic compound will not be formed, so that excellent long-term reliability can be obtained. Further, since there is no need for plating on the surface, the manufacturing process can be simplified.
  • the semiconductor element is SiC
  • ⁇ is about 4 ⁇ 10 ⁇ 6 / K
  • ⁇ is about 17 ⁇ 10 ⁇ 6 / K. Therefore, the thermal expansion coefficient ⁇ of the CIC cladding material is ⁇ .
  • the ⁇ of the metal wire is about 24 ⁇ 10 ⁇ 6 / K, and therefore the thermal expansion coefficient of the cladding material is 6 ⁇ 10 ⁇ 6 which is an intermediate value with ⁇ of SiC. / K or more and preferably less than 14 ⁇ 10 ⁇ 6 / K.
  • the thermal stress relaxation member 4 used for the semiconductor device 1 of this Embodiment is shown below.
  • 2 and 3 are a cross-sectional view (upper view) and a top view (lower view) of the thermal stress relaxation member 4 formed using the CIC cladding material as viewed from the convex portion 7 side.
  • the CIC clad material Cu portion 10 a is formed as a base portion 6, and the CIC clad material invar portion 11 and Cu portion 10 b are formed as convex portions 7.
  • the shape of the convex portion 7 is not particularly limited as long as the front end surface of the convex portion 7 has a flat surface that can be joined to the surface electrode 2, and is a prismatic shape as shown in FIG. 2, as shown in FIG. 3.
  • Various shapes such as a columnar shape can be used.
  • the thermal stress relaxation member 4 uses a lower plate 20 and a pressure plate 21 as shown in FIG. 4 and applies pressure between the semiconductor element 3 and the thermal stress relaxation member 4 by the pressure plate 21. (The arrow on the pressure plate 21 in FIG. 4 indicates the pressure direction). Therefore, the area of the lower surface of the thermal stress relaxation member 4 in contact with the joint 5 (FIG. 2) so that a uniform pressure can be applied to the joint 5 that joins between the semiconductor element 3 and the thermal stress relaxation member 4. 2 and 3, the area of the upper surface of the thermal stress relaxation member 4 (the area of the surface opposite to the surface of the base 6 on which the protrusion 7 is provided) in FIG. Larger is preferred.
  • the area of the front end surface of the convex part 7 of the thermal stress relaxation member 4 is smaller than the area of the surface electrode 2.
  • the overall size of the thermal stress relaxation member 4 is not particularly limited as long as it does not interfere with the gate electrode 9. Therefore, the overall size of the thermal stress relaxation member 4 may be appropriately adjusted according to the size of the semiconductor device 1 to be manufactured.
  • the method for producing the thermal stress relaxation member 4 having the structure as described above is not particularly limited, and a method known in the technical field can be used. Specifically, in the case of a CIC clad material, the above-described structure can be formed by etching such as invar alloy / copper two layers or machining such as grinding.
  • the metal wire 8 is connected to the surface of the exposed region of the base 6 where the convex portion 7 of the thermal stress relaxation member 4 is provided.
  • the metal wire 8 is usually bonded in a state where the convex portion 7 of the thermal stress relaxation member 4 faces upward due to restrictions of the wire bonding apparatus.
  • the metal wire 8 is connected to the thermal stress relaxation member 4, so that the physical properties at the time of connection of the metal wire 8, particularly at the time of wire bonding, are used. It is possible to prevent the surface electrode 2 or the joint 5 from being damaged due to mechanical energy.
  • the metal wire 8 a used for the gate electrode 9 transmits a control signal, and since a current to be energized is small, a very thin wire is sufficient as compared with the metal wire 8 connected to the thermal stress relaxation member 4. Therefore, the process of connecting the metal wire 8a may be determined for productivity reasons, such as after the ST process.
  • the metal wire 8 is not particularly limited, and those known in the technical field can be used.
  • the metal wire 8 include at least one selected from the group consisting of Al, Be, Cu, Au, Fe, Mg, Mo, Ni, Pd, Pt, Si, Ag, Ta, Sn, Ti, U, and Zr.
  • a wire containing a seed metal element is preferable.
  • the metal wire 8 is preferably a wire mainly composed of Cu having a high electrical conductivity. By using such a Cu wire, the number of the metal wires 8 can be reduced, so that the semiconductor device 1 can be downsized.
  • the metal wire 8 can be made into various shapes such as a stranded wire shape and a ribbon shape having a rectangular cross section, in addition to a wire shape having a circular cross section.
  • a round wire having a diameter of about 20 ⁇ m to 400 ⁇ m is selected if the wire has a circular cross section.
  • the diameter of the metal wire 8 is preferably adjusted according to the height of the convex portion 7 of the thermal stress relaxation member 4 to which the metal wire 8 is connected.
  • the diameter of the metal wire 8 means the diameter of the cross section of the metal wire 8 if it is a linear shape, and the longest diameter of the cross section of the metal wire 8 if it is any other shape. .
  • the ratio of the height of the convex portion 7 of the thermal stress relaxation member 4 to the diameter of the metal wire 8 is 1 or more, preferably 1.2 or more and 5 or less, more preferably 1.3 or more and 4 or less, Preferably they are 1.4 or more and 3 or less.
  • the ratio is 0.5
  • the surface electrode 2 and the metal wire 8 easily interfere with each other.
  • the ratio is 1, it has been confirmed by experiments that there is a possibility of a short circuit although there is no interference between the surface electrode 2 and the metal wire 8.
  • the ratio is 1.5 and 2
  • the metal wires 8 may be connected in a line in order to ensure a predetermined current capacity.
  • the interval (pitch) between the metal wires 8 is preferably equal to or larger than the diameter of the metal wires 8.
  • the method for connecting the metal wires 8 is not particularly limited, and methods known in the technical field can be used. Examples of the method for connecting the metal wire 8 include wire bonding, brazing, and welding. Therefore, the degree of freedom of the method for connecting the metal wires 8 is increased.
  • the load is mainly applied by applying a load, and then the ultrasonic waves are applied and bonded by frictional heat generated by ultrasonic waves.
  • the method may be used.
  • the thermal stress relaxation member 4 to which the metal wire 8 is bonded in the WB process is turned over, and the tip surface of the convex portion 7 is bonded to the surface electrode 2 of the semiconductor element 3. This joining is performed via the joining part 5.
  • the semiconductor element 3 is not particularly limited, and those known in the technical field can be used.
  • the semiconductor element 3 may be a general element using Si (silicon), but an element using a material having a wide band gap as compared with Si, such as SiC (silicon carbide), GaN (gallium nitride), and diamond.
  • An element using SiC is particularly preferable.
  • the type of the semiconductor element 3 is not particularly limited, but may be a switching element such as an IGBT (insulated gate bipolar transistor) or a MOSFET (metal oxide semiconductor field effect transistor), or a rectifying element such as a diode.
  • the surface electrode 2 and the gate electrode 9 are not particularly limited, and are formed on the surface of the semiconductor element 3 using materials and methods known in the technical field. Generally, the surface electrode 2 and the gate electrode 9 are formed from a conductive material such as aluminum or copper.
  • the bonding portion 5 is not particularly limited and can be formed using a bonding material known in the technical field.
  • An example of the bonding material is an Ag paste containing Ag nanoparticles as a main component.
  • the “main component” in the present specification means a component whose content exceeds 50 mass%.
  • the bonding temperature (sintering temperature) of the Ag paste is 350 ° C. or less, but the heat resistance temperature of the bonded portion 5 formed after bonding is the melting point of Ag (about 960 ° C.). Since the Ag nanoparticles contained in the Ag paste have a large specific surface area and high reactivity, by using the Ag paste, it is possible to lower the bonding temperature and at the same time form the bonding portion 5 having a high heat resistance temperature.
  • the Ag paste preferably contains at least one metal element selected from the group consisting of Au, Cu, Zn, Bi, Sn and In in addition to Ag.
  • the form of the bonding material may be a form formed in advance in a sheet form instead of a paste form.
  • Sn may be added with any metal particles of Au, Ag, Cu, Ni, Bi, Sb, Pt, Pd, In, and Zn.
  • the form may be either a paste or a sheet.
  • the bonding portion 5 is formed by applying a bonding material to the surface of the surface electrode 2 of the semiconductor element 3, placing the thermal stress relaxation member 4 connected with the metal wire 8 thereon, and heating it while applying pressure. .
  • the method for applying the bonding material is not particularly limited, and methods known in the technical field can be used.
  • a metal, ceramic or glass mask may be provided on the surface of the surface electrode 2 of the semiconductor element 3 and a bonding material may be applied using a metal squeegee or the like.
  • the application area of the bonding material is preferably the same as the area of the tip surface of the convex portion 7.
  • masking may be performed using a tape such as a polyimide tape, and the bonding material may be applied.
  • the tape used for masking it is necessary to use a tape that has excellent adhesion to the semiconductor element 3 and can withstand the drying temperature of the bonding material.
  • the thickness of the coating film of the bonding material formed on the surface of the surface electrode 2 is not particularly limited, and may be appropriately adjusted according to the size of the semiconductor device 1 to be manufactured.
  • the thickness of the coating film of the bonding material is generally 50 ⁇ m or more and 300 ⁇ m or less, preferably 100 ⁇ m or more and 200 ⁇ m or less.
  • the coating film of the bonding material may be dried as necessary.
  • the drying conditions of the coating film are not particularly limited, and may be appropriately adjusted according to the composition of the bonding material to be used. For example, when an Ag paste is used as the bonding material, the semiconductor element 3 on which a coating film of the Ag paste is formed is pre-dried (for example, 100 ° C. ⁇ 10 minutes) on a hot plate, and then dried (for example, 130 ° C.). ⁇ 30 minutes). In addition, it is necessary to set the temperature of preliminary drying and this drying below the temperature which a joining material sinters.
  • the heating and pressurizing conditions at the time of joining the semiconductor element 3 and the thermal stress relaxation member 4 are not particularly limited as long as the semiconductor element 3 and the thermal stress relaxation member 4 are in a range in which the semiconductor element 3 and the thermal stress relaxation member 4 are not damaged. What is necessary is just to adjust suitably according to.
  • the heating temperature may be 200 ° C. to 300 ° C.
  • the applied pressure may be 10 MPa to 50 MPa
  • the treatment time may be 60 seconds to 120 seconds.
  • the pressing is performed using a lower plate 20 and a pressing plate 21 as shown in FIG.
  • the metal wire 8 is connected to the surface of the base portion 6 where the convex portion 7 of the thermal stress relaxation member 4 is provided, the surface electrode 2 of the semiconductor element 3 using the lower plate 20 and the pressure plate 21.
  • the metal wire 8 does not get in the way when the thermal stress relaxation member 4 is joined to the top. Accordingly, since the thermal stress relaxation member 4 can be uniformly pressed from above and bonded onto the surface electrode 2 of the semiconductor element 3, the surface electrode 2 of the semiconductor element 3 and the thermal stress relaxation member 4 through the bonding portion 5 are bonded. The bonding strength between the two can be improved.
  • the lower plate 20 and the pressure plate 21 are not particularly limited, and those known in the technical field can be used.
  • the lower plate 20 and the pressure plate 21 are preferably made of a chemically stable and excellent heat resistant material such as polytetrafluoroethylene.
  • FIG. 6 is a schematic cross-sectional view showing an example of a pressurized state in the ST process of the semiconductor device 1.
  • the cushion material 23 is interposed between the pressure plate 21 and the thermal stress relaxation member 4. The insertion is different. By applying pressure through the cushion material 23, the pressure in the pressing surface can be made uniform.
  • another cushion material may be used between the lower plate 20 and the semiconductor element 3.
  • Preferable materials for the cushioning material 23 include polytetrafluoroethylene (PTFE), silicone rubber, polyimide, soft metal foil, glass fiber, and carbon fiber. Among these, polytetrafluoroethylene is particularly preferable from the viewpoint of excellent heat resistance and buffering properties.
  • the semiconductor device 1 of the present embodiment When the semiconductor device 1 of the present embodiment is driven, a current flows through each member such as the semiconductor element 3, and at that time, a power loss corresponding to the electrical resistance is converted into heat, and heat is generated.
  • the thermal stress relaxation member 4 between the semiconductor element 3 and the metal wire 8 by providing the thermal stress relaxation member 4 between the semiconductor element 3 and the metal wire 8, the difference in thermal expansion coefficient between the semiconductor element 3 and the metal wire 8 is reduced. Since the thermal stress is relaxed, the connection reliability between the semiconductor element 3 and the metal wire 8 can be improved.
  • the surface electrode 2 of the semiconductor element 3 or the joint 5 between the surface electrode 2 of the semiconductor element 3 and the thermal stress relaxation member 4 is prevented.
  • the connection reliability between the semiconductor element 3 and the metal wire 8 can be improved without reducing the bonding force between the surface electrode 2 of the semiconductor element 3 and the thermal stress relaxation member 4.
  • FIG. FIG. 8 is a schematic cross-sectional view showing the state of the semiconductor device according to the present embodiment during the ST process.
  • the semiconductor device according to the present embodiment is different from the semiconductor device 1 according to the first embodiment in that a substrate SR and a joint 5a are provided below the semiconductor element 3. Since other parts are the same as those in the first embodiment, description thereof is omitted.
  • the semiconductor element 3 is attached to a structure joined to a substrate SR or a heat sink as shown in FIG. It is preferable that Since the semiconductor element 3 and the substrate are bonded in advance, the ST process can be performed while the semiconductor element 3 is stable.
  • connection reliability between the semiconductor element 3 and the metal wire 8 can be improved as in the first embodiment.
  • FIG. 5 is a cross-sectional view of the semiconductor device of the present embodiment. 5, the semiconductor device 30 of the present embodiment is different from the semiconductor device 1 of the first embodiment in the shape of the thermal stress relaxation member 4 and the connection region of the metal wire 8 in the thermal stress relaxation member 4. Since other parts are the same as those in the first embodiment, description thereof is omitted.
  • the thermal stress relaxation member 4 used in the semiconductor device 30 of the present embodiment is provided with another convex portion 31 on the surface opposite to the surface of the base portion 6 where the convex portion 7 is provided.
  • the metal wire 8 can be connected not only on the surface of the base 6 on which the convex portions 7 are formed, but also on the surface of the base 6 on which the convex portions 31 are provided. . Therefore, it is possible to secure a larger current capacity by connecting the metal wire 8 to the two surfaces of the base 6 on which the convex portions 7 and the convex portions 31 are formed.
  • the thermal stress relaxation member 4 having such a structure can be manufactured by using a known method such as etching or machining in the BF process.
  • the CIC clad material is used as the material of the thermal stress relaxation member 4
  • the base portion 6 and the convex portion 31 are Cu
  • the convex portion 7 is composed of two layers of Invar alloy and Cu
  • the Cu portion is a joint portion.
  • 5 is a joint surface.
  • this is a structure in which a step shape is provided on the outer peripheral portion of the Cu portion 10a in FIGS.
  • the semiconductor device 30 of the present embodiment in addition to the effects of the semiconductor device 1 of the present embodiment, it is possible to ensure a larger current capacity. Further, as shown in FIG. 5, when the metal wire 8 is connected only on the outer peripheral surface of the base portion 6 provided with the convex portion 31, the thermal stress relaxation member 4 of the semiconductor device 30 is not reversed. Since assembly is possible, it is advantageous in terms of productivity.
  • FIG. 7 is a schematic cross-sectional view showing another structural example of the thermal stress relaxation member 4 using a CIC cladding material.
  • the base 6 is a CIC clad whose periphery is covered with a thin Cu layer, and the convex portions 7 and the convex portions 31 are formed of a thick Cu portion at the center.
  • a thermal stress relaxation member 4 if a metal wire 8 such as a Cu wire is bonded to the wire bond region 12 made of a thin Cu portion surface, an intermetallic compound is formed at the bonded portion.
  • the warp due to thermal stress can be eliminated by making the configuration of the thermal stress relaxation member 4 symmetrical to the front and back. By using such a structure, it is possible to obtain a wire joint having high reliability with respect to the temperature cycle.
  • FIG. 9 is a schematic cross-sectional view showing an example of a pressurized state in the ST process of the present embodiment.
  • the substrate SR and the bonding portion 5a are provided below the semiconductor element 3. The point is different.
  • the ST process is performed before the metal wire 8 is joined. That is, in this embodiment, the WB process is performed after the ST process.
  • Others are the same as in the third embodiment.
  • a residue of the cushion material 23 may adhere to the surface of the thermal stress relaxation member 4 that is in contact with the cushion material 23.
  • the metal wire 8 is bonded to the base portion 6 in the WB process, a stable and strong bond cannot be obtained, and the ratio of defective bonding of the metal wire 8 increases. .
  • the cushion material 23 contacts the outer peripheral portion of the base portion 6 to which the metal wire 8 is joined by using the thermal stress relaxation member 4 having convex portions above and below the base portion 6. There is nothing to do. For this reason, it is possible to perform the WB process after the ST process without causing a bonding failure due to the residue. In addition, it is not necessary to consider the arrangement of the pressure plate 21 so that the metal wire 8 is not damaged in the ST process, and the productivity of the semiconductor device 1 can be increased.
  • wire connection portion is connected to the outer peripheral portion of the base portion 6 that is not directly above the semiconductor element 3, there is an advantage that heat and physical energy at the time of wire connection are not directly applied to the semiconductor element 3.

Landscapes

  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本発明の半導体装置１は、半導体素子３の表面電極２に接合された熱応力緩和部材４に金属ワイヤ８が接続されている。熱応力緩和部材４は、基部６と基部６上に設けられた凸部７とを備えており、凸部７の先端面が、半導体素子３の表面電極２に接合され、且つ凸部７が設けられた基部６の面上に金属ワイヤ８が接続されている。本発明によれば、半導体素子３の表面電極２又は半導体素子３の表面電極２と熱応力緩和部材４との間の接合部５の破損を防止すると共に、半導体素子３の表面電極２と熱応力緩和部材４との接合力を低下させることなく、半導体素子３と金属ワイヤ８との間の接続信頼性を向上させることが可能な半導体装置１を提供することができる。

Description

半導体装置及びその製造方法
　本発明は、パワーモジュールなどの半導体装置及びその製造方法に関する。
　パワーモジュールなどの半導体装置における半導体素子の表面電極への配線方法として、金属ワイヤを用いたワイヤボンディングが一般に行われている。この半導体装置に通電すると、ジュール熱によって半導体素子などが発熱し、低熱膨張材料である半導体素子と高熱膨張材料である金属ワイヤとの間の熱膨張係数差によって接続部に熱応力が発生し、接続部が破壊されることがある。特に、近年、次世代省エネルギーデバイス及び高性能デバイスの実現のために従来のＳｉ製の半導体素子よりも高温動作が可能なＳｉＣ製の半導体素子の利用が活発になっており、発熱温度も高くなっていることから、半導体素子と金属ワイヤと間の接続信頼性を向上させる必要がある。
　そこで、特許文献１には、半導体素子と金属ワイヤとの間に発生する熱応力を緩和させるために、半導体素子と金属ワイヤとの間に導電板材を熱応力緩和部材として設けることにより、半導体素子と金属ワイヤとの間の熱膨張係数差を低減して接続信頼性を向上させた半導体装置が提案されている。ここで、本明細書において「熱応力緩和部材」とは、半導体素子の表面電極と金属ワイヤとの間に発生する熱応力を緩和させることが可能な部材のことを意味する。
特開２０１２－２０４６００号公報
　特許文献１の半導体装置は、半導体素子の表面電極上に熱応力緩和部材を接合した後、熱応力緩和部材にワイヤボンディングを行うことによって製造される。しかしながら、ワイヤボンディングの際に、熱、圧力、超音波などの物理的エネルギーが局所的に適用されるため、半導体素子の表面電極又は半導体素子の表面電極と熱応力緩和部材との間の接合部が破損してしまうことがある。特に、金属ワイヤとして、アルミニウムワイヤに比べて電気伝導率が高い銅ワイヤを用いる場合、ワイヤボンディングに必要な物理的エネルギーを大きくする必要があるため、表面電極又は接合部が破損する可能性が高くなる。
　他方、熱応力緩和部材にワイヤボンディングを行った後に、半導体素子の表面電極上に熱応力緩和部材を接合することが考えられる。このとき、接合材料には、高温に耐える銀（Ａｇ）を用いることが望ましい。しかしながら、特許文献１の半導体装置は、半導体素子の表面電極との接合面に対して反対側の熱応力緩和部材の表面に金属ワイヤが接続されているため、半導体素子の表面電極上に熱応力緩和部材をＡｇで接合する際に必要となる、均一な加圧を行うことができない。その結果、半導体素子の表面電極と熱応力緩和部材との接合が不十分となる。
　また、半導体素子の表面電極上に熱応力緩和部材を接合した後に金属ワイヤを接合する場合は、加圧を行う際に熱応力緩和部材の表面が汚染されることがあるため、金属ワイヤを安定して接合することは困難であり、金属ワイヤの接合不良の割合が高くなる。
　本発明は、上記のような問題を解決するためになされたものであり、半導体素子の表面電極又は半導体素子の表面電極と熱応力緩和部材との間の接合部の破損を防止すると共に、半導体素子の表面電極と熱応力緩和部材との接合力を低下させることなく、半導体素子と金属ワイヤとの間の接続信頼性を向上させることが可能な半導体装置及びその製造方法を提供することを目的とする。
　本発明者らは、上記のような問題を解決すべく鋭意研究した結果、熱応力緩和部材に金属ワイヤの接続を行った後に、半導体素子の表面電極上に熱応力緩和部材を接合することにより、金属ワイヤを接続する際の物理的エネルギーによって生じる半導体素子の表面電極又は半導体素子の表面電極と熱応力緩和部材との間の接合部の破損を防止し得ると共に、基部と基部上に設けられた凸部とを備え、凸部が設けられた基部の面上に金属ワイヤを接続した熱応力緩和部材を用いることにより、半導体素子の表面電極上に熱応力緩和部材を均一に加圧して接合させ得ることを見出した。さらに、本発明者らは、半導体素子の表面電極上に熱応力緩和部材を接合した後に金属ワイヤを接合する場合、加圧を行う際に金属ワイヤを接合する位置が汚染されることがない熱応力緩和部材の形態が得られることを見出した。
　すなわち、本発明は、半導体素子の表面電極に接合された熱応力緩和部材に金属ワイヤが接続された半導体装置であって、前記熱応力緩和部材が、基部と前記基部上に設けられた凸部とを備えており、前記凸部の先端面が、前記半導体素子の表面電極に接合され、且つ前記凸部が設けられた前記基部の面上に前記金属ワイヤが接続されていることを特徴とする半導体装置である。
　また、本発明は、基部と前記基部上に設けられた凸部とを備える熱応力緩和部材を作製する工程と、前記凸部が設けられた前記基部の面上に金属ワイヤを接続する工程と、前記凸部の先端面を半導体素子の表面電極に接合する工程とを含むことを特徴とする半導体装置の製造方法である。
　本発明によれば、半導体素子の表面電極又は半導体素子の表面電極と熱応力緩和部材との間の接合部の破損を防止すると共に、半導体素子の表面電極と熱応力緩和部材との接合力を低下させることなく、半導体素子と金属ワイヤとの間の接続信頼性を向上させることが可能な半導体装置及びその製造方法を提供することができる。
実施の形態１の半導体装置の断面図である。 ＣＩＣクラッド材を用いて形成された熱応力緩和部材の断面図及び凸部側から見た上面図である。 ＣＩＣクラッド材を用いて形成された熱応力緩和部材の断面図及び凸部側から見た上面図である。 実施の形態１の半導体装置の製造方法を説明するための図である。 実施の形態３の半導体装置の断面図である。 実施の形態１のＳＴ工程における加圧状態の例を示す断面模式図である。 実施の形態３のＣＩＣクラッド材を用いた熱応力緩和部材４の他の構造例を示す断面模式図である。 実施の形態２のＳＴ工程における加圧状態の例を示す断面模式図である。 実施の形態４のＳＴ工程における加圧状態の例を示す断面模式図である。
　以下、本発明の半導体装置及びその製造方法の好適な実施の形態につき図面を用いて説明する。
　実施の形態１．
　図１は、本実施の形態の半導体装置の断面図である。
　図１において、本実施の形態の半導体装置１は、表面電極２が形成された半導体素子３と、半導体素子３の表面電極２上に接合された熱応力緩和部材４とを有する。半導体素子３の表面電極２と熱応力緩和部材４との間の接合は、接合部５を介して行われる。熱応力緩和部材４は、基部６と基部６の面上に設けられた凸部７（図１においては下向きに凸）とを備えた凸形状を有しており、凸部７が設けられた基部６の面上に金属ワイヤ８が接続されている。基部６の外周部は、凸部７が設けられていない露出領域を備えており、金属ワイヤ８はこの領域に接合されている。半導体素子３の表面には、ゲート電極９がさらに形成されており、ゲート電極９には別の金属ワイヤ８ａが接続されている。
　上記のような構造を有する本実施の形態の半導体装置１は、基部６と基部６の面上に設けられた凸部７（図１においては下向きに凸）とを備える熱応力緩和部材４を作製する工程（以下、「ＢＦ工程」という）と、凸部７が設けられた基部６の面上に金属ワイヤ８を接続する工程（以下、「ＷＢ工程」という）と、凸部７の先端面を半導体素子３の表面電極２に接合する工程（以下、「ＳＴ工程」という）とを含む方法によって製造される。
　ＢＦ工程では、基部６と基部６の面上に設けられた凸部７とを備える熱応力緩和部材４を作製する。
　熱応力緩和部材４は、金属ワイヤ８よりも熱膨張係数が小さい金属材料を用いて形成することができる。金属材料の例としては、銅、アルミニウム又はそれらを含む合金、インバー合金、コバール（Ｃｏ、Ｎｉ、Ｆｅを含む合金）などが挙げられる。例えば、金属ワイヤ８が銅（Ｃｕ）を主成分とする場合、銅の熱膨張係数αが約１７×１０-6／Ｋであるので、αがこの値よりも低い材料であればよい。アルミニウムと炭化シリコン（ＳｉＣ）とを含むＡｌ－ＳｉＣの複合材料は、αが約７．５×１０-6／Ｋと小さいことから、熱応力緩和部材４に適用可能な素材である。また、金属ワイヤに銅を使用した場合、銅よりもαの低い金属タングステン（Ｗ）又はモリブデン（Ｍｏ）を積層或いは添加したＣｕＷ又はＣｕＭｏを用いることができる。ＣｕＷのαは約６～８×１０-6／Ｋ、ＣｕＭｏのαは約７～１３×１０-6／Ｋと銅に比べて小さい。
　また、熱応力緩和部材４に異なる金属材料を結合させたクラッド材などを用いてもよい。これらの中でも、インバー合金の両表面に銅を被覆接合したＣＩＣ（銅／インバー合金／銅の三層構造）クラッド材を用いることが好ましい。ＣＩＣクラッド材は、ＣＩＣの厚み比率、インバー合金の組成などを変えることで熱膨張係数を低下させることができるため、ＣＩＣクラッド材を熱応力緩和部材４として用いることにより、表面電極２との間の熱膨張係数差を小さくすることができる。特に、Ｎｉ－Ｆｅ合金は、Ｎｉの含有量が３６質量％の時に熱膨張係数が最も低くなることが知られているため、３６質量％のＮｉを含むＦｅ－Ｎｉ合金に微量のＭｎ、Ｃなどの元素を含むインバー合金を有するＣＩＣクラッド材を熱応力緩和部材４として用いることが好ましい。さらに、ＣＩＣクラッド材のＣｕ部に金属ワイヤ８を接続することにより、金属ワイヤ８との間の熱膨張係数差も低減することができる。
　金属ワイヤ８が銅を主成分とする場合、ＣＩＣクラッド材の最表面が銅であるため、同種金属の接合となる利点がある。同種金属同士の接合であれば、硬くて脆弱な金属間化合物が形成されることはないので、優れた長期信頼性を得ることができる。また、表面にめっきの必要性がないため、製造工程を簡素化できる。半導体素子がＳｉＣの場合、αが約４×１０-6／Ｋであり、金属ワイヤ８が銅の場合、αが約１７×１０-6／Ｋであるため、ＣＩＣクラッド材の熱膨張係数αは、その間である５×１０-6／Ｋ以上１３×１０-6／Ｋ未満であることが好ましい。金属ワイヤ８がアルミニウムを主成分とする場合、金属ワイヤのαが約２４×１０-6／Ｋとなるため、クラッド材の熱膨張係数はＳｉＣのαとの中間値である６×１０-6／Ｋ以上１４×１０-6／Ｋ未満であることが好ましい。
　ここで、本実施の形態の半導体装置１に用いられる熱応力緩和部材４の例を以下に示す。
　図２及び図３は、ＣＩＣクラッド材を用いて形成された熱応力緩和部材４の断面図（上側の図）及び凸部７側から見た上面図（下側の図）である。
　図２及び図３に示す熱応力緩和部材４では、ＣＩＣクラッド材のＣｕ部１０ａが基部６、ＣＩＣクラッド材のインバー部１１及びＣｕ部１０ｂが凸部７として形成されている。凸部７の形状は、凸部７の先端面が表面電極２と接合し得るような平面を有していれば特に限定されず、図２に示すような角柱状、図３に示すような円柱状などの各種形状とすることができる。特に、凸部７の形状を図３に示すような円柱状とすることにより、熱応力が集中し易い角部を排除することができるため、接合部５との間の接合強度をより一層向上させることができる。
　熱応力緩和部材４は、ＳＴ工程において、図４に示すような下部プレート２０及び加圧プレート２１を用い、加圧プレート２１によって半導体素子３と熱応力緩和部材４との間に圧力を印加することによって接合される（図４中の、加圧プレート２１上の矢印は加圧方向を示している）。そのため、半導体素子３と熱応力緩和部材４との間を接合する接合部５に均一な圧力を印加することができるように、接合部５と接する熱応力緩和部材４の下面の面積（図２及び３では、凸部７の先端面の面積）よりも熱応力緩和部材４の上面の面積（図２及び３では、凸部７が設けられた基部６の面と反対の面の面積）が大きいことが好ましい。
　また、熱応力緩和部材４の凸部７の先端面の面積は、表面電極２の面積よりも小さいことが好ましい。
　熱応力緩和部材４の全体の大きさは、ゲート電極９と干渉しない大きさであれば特に限定されない。したがって、熱応力緩和部材４の全体の大きさは、作製する半導体装置１の大きさに応じて適宜調整すればよい。
　上記のような構造を有する熱応力緩和部材４の作製方法としては、特に限定されず、当該技術分野において公知の方法を用いることができる。具体的には、ＣＩＣクラッド材であれば、インバー合金／銅の２層についてのエッチング加工、又は研削などの機械加工によって上記のような構造を形成することができる。
　次に、ＷＢ工程では、熱応力緩和部材４の凸部７が設けられた基部６の露出領域の面上に金属ワイヤ８を接続する。ＷＢ工程では、ワイヤボンド装置の制約から、通常は熱応力緩和部材４の凸部７が上向きとなる状態で金属ワイヤ８を接合する。半導体素子３の表面電極２上に熱応力緩和部材４を接合する前に、金属ワイヤ８を熱応力緩和部材４に接続するため、金属ワイヤ８の接続の際、特に、ワイヤボンディングの際の物理的エネルギーによる表面電極２又は接合部５の破損を防止することができる。
　なお、ゲート電極９に用いる金属ワイヤ８ａは、制御信号を伝達するものであり、通電される電流は小さいため、熱応力緩和部材４に接続する金属ワイヤ８と比べてごく細いワイヤで済む。そのため、金属ワイヤ８ａを接続する工程は、ＳＴ工程の後など、生産性の都合で決めてよい。
　金属ワイヤ８としては、特に限定されず、当該技術分野において公知のものを用いることができる。金属ワイヤ８の例としては、Ａｌ、Ｂｅ、Ｃｕ、Ａｕ、Ｆｅ、Ｍｇ、Ｍｏ、Ｎｉ、Ｐｄ、Ｐｔ、Ｓｉ、Ａｇ、Ｔａ、Ｓｎ、Ｔｉ、Ｕ及びＺｒからなる群から選択される少なくとも１種の金属元素を含むワイヤであることが好ましい。その中でも金属ワイヤ８は、電気伝導率が高いＣｕを主成分とするワイヤであることが好ましい。このようなＣｕワイヤを用いることにより、金属ワイヤ８の本数を低減することができるため、半導体装置１を小型化することもできる。また、金属ワイヤ８は、断面円形の線状の他、撚り線状、断面形状が長方形のリボン状などの各種形状とすることができる。線径については、断面円形の線状であれば、直径が２０μｍ～４００μｍ程度の丸線が選択される。
　なお、金属ワイヤ８の径は、金属ワイヤ８が接続される熱応力緩和部材４の凸部７の高さに応じて調整されることが好ましい。ここで、本明細書において、金属ワイヤ８の径とは、線状であれば金属ワイヤ８の断面の直径、それ以外の形状であれば金属ワイヤ８の断面の最も長い径のことを意味する。
　具体的には、金属ワイヤ８の径に対する熱応力緩和部材４の凸部７の高さの比は、１以上、好ましくは１．２以上５以下、より好ましくは１．３以上４以下、さらに好ましくは１．４以上３以下である。当該比が０．５である場合、表面電極２と金属ワイヤ８とが干渉し易くなることが実験によって確認されている。また、当該比が１である場合、表面電極２と金属ワイヤ８との干渉はないものの、短絡の恐れがあることが実験によって確認されている。他方、当該比が１．５及び２である場合、表面電極２と金属ワイヤ８との干渉はなく、短絡の恐れもないことが実験によって確認されている。
　金属ワイヤ８は、所定の電流容量を確保するため、複数本を並べて接続してもよい。この場合、金属ワイヤ８の間隔（ピッチ）は、金属ワイヤ８の径以上とすることが好ましい。
　金属ワイヤ８の接続方法としては、特に限定されず、当該技術分野において公知の方法を用いることができる。金属ワイヤ８の接続方法の例としては、ワイヤボンディング、ロウ付け、溶接などが挙げられる。したがって、金属ワイヤ８の接続方法の自由度が高くなる。
　また、ワイヤボンディングについては、通常の荷重と超音波とを同時印加して接合する方法以外に、主に荷重を加えて密着させた後、超音波を印加して超音波による摩擦熱によって接合される方法を用いても良い。また、荷重及び超音波の大きさを複数変えて接合しても良い。
　ＳＴ工程では、ＷＢ工程で金属ワイヤ８が接合された熱応力緩和部材４を裏返して、凸部７の先端面を半導体素子３の表面電極２に接合する。この接合は、接合部５を介して行われる。
　半導体素子３としては、特に限定されず、当該技術分野において公知のものを用いることができる。半導体素子３は、Ｓｉ（シリコン）を用いた一般的な素子であり得るが、ＳｉＣ（炭化ケイ素）、ＧａＮ（窒化ガリウム）、ダイヤモンドなどのＳｉと比べてバンドギャップが広い材料を用いた素子が好ましく、ＳｉＣを用いた素子が特に好ましい。半導体素子３の種類としては、特に限定されないが、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）、ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）のようなスイッチング素子、ダイオードのような整流素子であり得る。
　表面電極２及びゲート電極９としては、特に限定されず、当該技術分野において公知の材料及び方法を用いて半導体素子３の表面に形成される。一般的に、表面電極２及びゲート電極９は、アルミニウム、銅などの導電材料から形成される。
　接合部５としては、特に限定されず、当該技術分野において公知の接合材を用いて形成することができる。
　接合材の例としては、Ａｇナノ粒子を主成分として含むＡｇペーストが挙げられる。ここで、本明細書において「主成分」とは、含有量が５０質量％超過である成分のことを意味する。Ａｇペーストの接合温度（焼結温度）は３５０℃以下であるが、接合後に形成される接合部５の耐熱温度は、Ａｇの融点（約９６０℃）となる。Ａｇペーストに含まれるＡｇナノ粒子は、比表面積が大きく、反応性が高いため、Ａｇペーストを用いることにより、接合温度を低くすると同時に、耐熱温度が高い接合部５を形成することができる。
　Ａｇペーストは、Ａｇ以外に、Ａｕ、Ｃｕ、Ｚｎ、Ｂｉ、Ｓｎ及びＩｎからなる群から選択される少なくとも１種の金属元素を含むことが好ましい。当該金属元素を含むＡｇペーストを用いることにより、接合部５の耐熱温度を向上させることができる。
　なお、接合材の形態はペースト状ではなく、予めシート状に成型された形態であってもよい。また、接合材の材料として、Ｓｎ中にＡｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｂｉ、Ｓｂ、Ｐｔ、Ｐｄ、Ｉｎ、Ｚｎのいずれかの金属粒が添加されたものでもよい。形態は、ペースト又はシート状のいずれであっても良い。
　接合部５は、半導体素子３の表面電極２の表面に接合材を塗布した後、その上に金属ワイヤ８を接続した熱応力緩和部材４を配置し、加圧しつつ加熱することによって形成される。
　接合材の塗布方法としては、特に限定されず、当該技術分野において公知の方法を用いることができる。例えば、半導体素子３の表面電極２の表面に、金属製、セラミック製又はガラス製のマスクを設け、メタルスキージなどによって接合材を塗布すればよい。このとき、接合材の塗布面積は、凸部７の先端面の面積と同じにすることが好ましい。また、マスクを設ける代わりに、ポリイミドテープなどのテープを用いてマスキングを行い、接合材を塗布してもよい。ただし、マスキングに用いるテープとしては、半導体素子３に対する密着性に優れ且つ接合材の乾燥温度に耐えることができるものを用いる必要がある。
　表面電極２の表面に形成される接合材の塗膜の厚さは、特に限定されず、作製する半導体装置１の大きさに応じて適宜調整すればよい。接合材の塗膜の厚さは、一般に５０μｍ以上３００μｍ以下、好ましくは１００μｍ以上２００μｍ以下である。
　接合材の塗膜は、必要に応じて乾燥させてもよい。塗膜の乾燥条件は、特に限定されず、使用する接合材の組成などに応じて適宜調整すればよい。例えば、接合材としてＡｇペーストを用いる場合、Ａｇペーストの塗膜を形成した半導体素子３を、ホットプレート上で予備乾燥（例えば、１００℃×１０分）させた後、本乾燥（例えば、１３０℃×３０分）させればよい。なお、予備乾燥及び本乾燥の温度は、接合材が焼結する温度未満に設定する必要がある。
　半導体素子３と熱応力緩和部材４とを接合させる際の加熱及び加圧条件は、半導体素子３及び熱応力緩和部材４が破損しない範囲の条件であれば特に限定されず、使用する接合材のなどに応じて適宜調整すればよい。例えば、接合材としてＡｇペーストを用いる場合、加熱温度を２００℃～３００℃、印加圧力を１０ＭＰａ～５０ＭＰａ、処理時間を６０秒～１２０秒とすればよい。
　加圧は、図４に示すような下部プレート２０及び加圧プレート２１を用いて行われる。
　このとき、熱応力緩和部材４の凸部７が設けられた基部６の面上に金属ワイヤ８が接続されているため、下部プレート２０及び加圧プレート２１を用いて半導体素子３の表面電極２上に熱応力緩和部材４を接合する際に金属ワイヤ８が邪魔にならない。したがって、半導体素子３の表面電極２上に熱応力緩和部材４を上方から均一に加圧して接合させることができるため、接合部５を介した半導体素子３の表面電極２と熱応力緩和部材４との間の接合強度を向上させることができる。
　下部プレート２０及び加圧プレート２１としては、特に限定されず、当該技術分野において公知のものを用いることができる。下部プレート２０及び加圧プレート２１は、ポリテトラフルオロエチレンなどの化学的に安定且つ耐熱性に優れた材料から形成されていることが好ましい。
　変形例
　図６は、半導体装置１のＳＴ工程における加圧状態の例を示す断面模式図であり、図４と比較すると、加圧プレート２１と熱応力緩和部材４との間にクッション材２３を挿入している点が異なる。クッション材２３を介して加圧することにより、加圧面内の圧力を均一化させることができる。クッション材２３の他に、下部プレート２０と半導体素子３の間に別のクッション材を併用しても良い。クッション材２３の好ましい材質としては、ポリテトラフルオロエチレン（ＰＴＦＥ）、シリコーンゴム、ポリイミド、軟質金属箔、ガラス繊維、炭素繊維が挙げられる。これらの中でも、耐熱性及び緩衝性に優れるという観点から、ポリテトラフルオロエチレンが特に好ましい。
　本実施の形態の半導体装置１は、駆動させると、半導体素子３などの各部材に電流が流れ、その際に電気抵抗分の電力ロスが熱へと変換され、発熱が生じる。しかしながら、本実施の形態の半導体装置１は、半導体素子３と金属ワイヤ８との間に熱応力緩和部材４を設けることにより、半導体素子３と金属ワイヤ８との間の熱膨張係数差を小さくして熱応力を緩和させているため、半導体素子３と金属ワイヤ８と間の接続信頼性を向上させることができる。
　以上のように、本実施の形態の半導体装置１によれば、半導体素子３の表面電極２又は半導体素子３の表面電極２と熱応力緩和部材４との間の接合部５の破損を防止すると共に、半導体素子３の表面電極２と熱応力緩和部材４との接合力を低下させることなく、半導体素子３と金属ワイヤ８との間の接続信頼性を向上させることができる。
　実施の形態２．
　図８は、本実施の形態の半導体装置のＳＴ工程時の状態を示す断面模式図である。
　図８において、本実施の形態の半導体装置は、半導体素子３の下側に基板ＳＲと接合部５ａを備えている点において実施の形態１の半導体装置１と異なる。それ以外の部分は、実施の形態１と同一であるため、説明を省略する。
　半導体素子３と図２又は図３に示す熱応力緩和部材４とを接合させるときには、生産性の観点から、図８のように半導体素子３は基板ＳＲ又は放熱板などに接合された構造体になっていることが好ましい。予め、半導体素子３と基板が接合されていることにより、半導体素子３が安定した状態でＳＴ工程を実施することができる。
　半導体素子３と金属ワイヤ８との間の接続信頼性を向上させることができることに関しては、実施の形態１と同様である。
　実施の形態３．
　図５は、本実施の形態の半導体装置の断面図である。
　図５において、本実施の形態の半導体装置３０は、熱応力緩和部材４の形状、及び熱応力緩和部材４における金属ワイヤ８の接続領域が実施の形態１の半導体装置１と異なる。
　それ以外の部分は、実施の形態１と同一であるため、説明を省略する。
　本実施の形態の半導体装置３０に用いられる熱応力緩和部材４は、凸部７が設けられた基部６の面と反対の面にも別の凸部３１が設けられている。
　このような構成とすることにより、凸部７が形成された基部６の面上だけでなく、凸部３１が設けられた基部６の面上にも金属ワイヤ８を接続することが可能になる。したがって、凸部７及び凸部３１が形成された基部６の２つの面に金属ワイヤ８を接続することにより、より大きな電流容量を確保することが可能となる。
　なお、このような構造を有する熱応力緩和部材４は、ＢＦ工程においてエッチング加工、機械加工などの公知の方法を用いて作製することができる。熱応力緩和部材４の素材としてＣＩＣクラッド材を用いる場合の材料構成は、基部６及び凸部３１がＣｕであり、凸部７がインバー合金とＣｕの二層から構成されてＣｕ部が接合部５との接合面になる。言い換えると、図２、図３のＣｕ部１０ａの外周部に段差形状を設けた構造である。
　以上のように、本実施の形態の半導体装置３０によれば、本実施の形態の半導体装置１の効果に加え、より大きな電流容量を確保することが可能となる。また、図５に示すように、凸部３１が設けられた基部６の外周部の面上にのみ、金属ワイヤ８を接続する場合は、熱応力緩和部材４を反転することなく半導体装置３０の組立を行うことが可能であるため、生産性の点で有利である。
　変形例
　図７は、ＣＩＣクラッド材を用いた熱応力緩和部材４の他の構造例を示す断面模式図である。この構造は、基部６は周囲が薄いＣｕ層で覆われたＣＩＣクラッドであり、凸部７及び凸部３１は、中央部の厚いＣｕ部からなる。このような熱応力緩和部材４を用いることにより、薄いＣｕ部表面からなるワイヤボンド領域１２に対して、Ｃｕワイヤなどの金属ワイヤ８を接合すれば、接合部に金属間化合物が形成されることもない。また、熱応力緩和部材４の構成を表裏対称な形態とすることによって、熱応力による反りを無くすことができる。このような構造を用いることによって、温度サイクルに対する信頼性の高いワイヤ接合部を得ることができる。
　実施の形態４．
　図９は、本実施の形態のＳＴ工程における加圧状態の例を示す断面模式図であり、実施の形態３と比較すると、半導体素子３の下側に基板ＳＲと接合部５ａを備えている点が異なる。また、図９には金属ワイヤ８が無いことから理解できるように、金属ワイヤ８を接合する前にＳＴ工程を実施しているところに特徴がある。すなわち、本実施の形態では、ＳＴ工程の後にＷＢ工程を行う。その他については、実施の形態３と同様である。
　ＳＴ工程でクッション材２３を使用した際、熱応力緩和部材４のクッション材２３と接触した面に、クッション材２３の残渣が付着する場合がある。クッション材２３の残渣が付着した状態では、ＷＢ工程で金属ワイヤ８を基部６に接合する際に、安定して強固な接合を得ることが出来ず、金属ワイヤ８の接合不良の割合が高くなる。
　これに対して、図９に示すように、基部６の上下に凸部を備えた熱応力緩和部材４を用いることにより、金属ワイヤ８の接合される基部６の外周部にクッション材２３が接触することがない。このため、ＳＴ工程の後に、残渣に起因する接合不良を起こすことなくＷＢ工程を行うことが可能となる。そのほか、ＳＴ工程において金属ワイヤ８が破損しないように加圧プレート２１の配置を考慮する必要がなく、半導体装置１の生産性を高めることができる。
　また、ワイヤ接続部が半導体素子３の直上でない基部６の外周部に接続すれば、ワイヤ接続時の熱及び物理エネルギーが半導体素子３に直接加わらない利点がある。
　１、３０　半導体装置、２　表面電極、３　半導体素子、４　熱応力緩和部材、５、５ａ　接合部、６　基部、７、３１　凸部、８　金属ワイヤ、９　ゲート電極、１０ａ、１０ｂ　Ｃｕ部、１１　インバー部、２０　下部プレート、２１　加圧プレート、２３クッション材。

Claims (13)

  1. 　半導体素子の表面電極に接合された熱応力緩和部材に金属ワイヤが接続された半導体装置であって、
    　前記熱応力緩和部材が、基部と前記基部上に設けられた凸部とを備えており、前記凸部の先端面が、前記半導体素子の表面電極に接合され、且つ前記凸部が設けられた前記基部の面上に前記金属ワイヤが接続されていることを特徴とする半導体装置。
  2. 　前記金属ワイヤの径に対する前記熱応力緩和部材の前記凸部の高さの比が１以上であることを特徴とする請求項１に記載の半導体装置。
  3. 　前記熱応力緩和部材の前記凸部が設けられた前記基部の面と反対の面の面積が、前記熱応力緩和部材の前記凸部の先端面の面積よりも大きいことを特徴とする請求項１又は２に記載の半導体装置。
  4. 　前記熱応力緩和部材が、ＣＩＣクラッド材を用いて形成されていることを特徴とする請求項１～３のいずれか一項に記載の半導体装置。
  5. 　前記金属ワイヤが、Ａｇと、Ａｕ、Ｃｕ、Ｚｎ、Ｂｉ、Ｓｎ及びＩｎからなる群から選択される少なくとも１種の金属元素とを含む接合部を介して前記基部の面上に接続されていることを特徴とする請求項１～４のいずれか一項に記載の半導体装置。
  6. 　前記金属ワイヤが、Ａｌ、Ｂｅ、Ｃｕ、Ａｕ、Ｆｅ、Ｍｇ、Ｍｏ、Ｎｉ、Ｐｄ、Ｐｔ、Ｓｉ、Ａｇ、Ｔａ、Ｓｎ、Ｔｉ、Ｕ及びＺｒからなる群から選択される少なくとも１種の金属元素を含むことを特徴とする請求項１～５のいずれか一項に記載の半導体装置。
  7. 　前記熱応力緩和部材の前記凸部が設けられた前記基部の面と反対の面に、別の凸部が設けられていることを特徴とする請求項１～６のいずれか一項に記載の半導体装置。
  8. 　基部と前記基部上に設けられた凸部とを備える熱応力緩和部材を作製する工程と、
    　前記凸部が設けられた前記基部の面上に金属ワイヤを接続するＷＢ工程と、
    　前記凸部の先端面を半導体素子の表面電極に接合するＳＴ工程と
    を含むことを特徴とする半導体装置の製造方法。
  9. 　前記ＳＴ工程における半導体素子の表面電極に対する前記凸部の先端面の接合が、クッション材を介した加圧によって行われることを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 　前記ＷＢ工程の前に前記ＳＴ工程を行うことを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 　前記金属ワイヤの径に対する前記熱応力緩和部材の前記凸部の高さの比が１以上であることを特徴とする請求項８～１０のいずれか一項に記載の半導体装置の製造方法。
  12. 　前記熱応力緩和部材の前記凸部が設けられた前記基部の面と反対の面の面積が、前記熱応力緩和部材の前記凸部の先端面の面積よりも大きいことを特徴とする請求項８～１１のいずれか一項に記載の半導体装置の製造方法。
  13. 　前記熱応力緩和部材が、ＣＩＣクラッド材を用いて形成されていることを特徴とする請求項８～１２のいずれか一項に記載の半導体装置の製造方法。
PCT/JP2016/062354 2015-04-21 2016-04-19 半導体装置及びその製造方法 WO2016171122A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016558151A JPWO2016171122A1 (ja) 2015-04-21 2016-04-19 半導体装置及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015086630 2015-04-21
JP2015-086630 2015-04-21

Publications (1)

Publication Number Publication Date
WO2016171122A1 true WO2016171122A1 (ja) 2016-10-27

Family

ID=57143130

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/062354 WO2016171122A1 (ja) 2015-04-21 2016-04-19 半導体装置及びその製造方法

Country Status (2)

Country Link
JP (1) JPWO2016171122A1 (ja)
WO (1) WO2016171122A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019159189A (ja) * 2018-03-15 2019-09-19 住友大阪セメント株式会社 光変調器、及び光伝送装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63102326A (ja) * 1986-10-20 1988-05-07 Hitachi Cable Ltd クラツド材
JP2007173504A (ja) * 2005-12-22 2007-07-05 Toyota Central Res & Dev Lab Inc 半導体素子を実装するためのモジュールと、半導体素子が実装されている半導体装置
JP2012204600A (ja) * 2011-03-25 2012-10-22 Toyota Motor Corp 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4019993B2 (ja) * 2003-03-31 2007-12-12 株式会社デンソー 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63102326A (ja) * 1986-10-20 1988-05-07 Hitachi Cable Ltd クラツド材
JP2007173504A (ja) * 2005-12-22 2007-07-05 Toyota Central Res & Dev Lab Inc 半導体素子を実装するためのモジュールと、半導体素子が実装されている半導体装置
JP2012204600A (ja) * 2011-03-25 2012-10-22 Toyota Motor Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019159189A (ja) * 2018-03-15 2019-09-19 住友大阪セメント株式会社 光変調器、及び光伝送装置
JP7052444B2 (ja) 2018-03-15 2022-04-12 住友大阪セメント株式会社 光変調器、及び光伝送装置

Also Published As

Publication number Publication date
JPWO2016171122A1 (ja) 2017-05-18

Similar Documents

Publication Publication Date Title
JP6632686B2 (ja) 半導体装置および半導体装置の製造方法
JP6319643B2 (ja) セラミックス−銅接合体およびその製造方法
JP2014097529A (ja) 発泡金属による接合方法、半導体装置の製造方法、半導体装置
JP3988735B2 (ja) 半導体装置及びその製造方法
CN107615464A (zh) 电力用半导体装置的制造方法以及电力用半导体装置
JP2011238779A (ja) 導電性接合構造体、これを用いた半導体装置および半導体装置の製造方法
JP6854810B2 (ja) 半導体装置
US20190006265A1 (en) Power semiconductor device and method for manufacturing power semiconductor device
KR20180097703A (ko) 열-확전 판 제조 방법, 열-확전 판, 반도체 모듈 제조 방법 및 반도체 모듈
JP2018110149A (ja) 半導体装置の製造方法
JP6399906B2 (ja) パワーモジュール
JP6440903B2 (ja) 半導体装置およびその製造方法
JP6129090B2 (ja) パワーモジュール及びパワーモジュールの製造方法
US10290602B2 (en) Semiconductor device and method of making semiconductor device
WO2016171122A1 (ja) 半導体装置及びその製造方法
KR20180103097A (ko) 회로 캐리어를 제조하는 방법, 회로 캐리어, 반도체 모듈을 제조하는 방법, 및 반도체 모듈
JP4917375B2 (ja) パワー半導体モジュールの製造方法
JP2007150342A (ja) 半導体装置およびその製造方法
JP2014143342A (ja) 半導体モジュール及びその製造方法
JP2019512867A (ja) 回路基板プレートを製造するための方法、回路基板プレート、半導体モジュールを製造するための方法、及び、半導体モジュール
JP6819385B2 (ja) 半導体装置の製造方法
JP2021022712A (ja) 熱電モジュール及び熱電モジュールの製造方法
WO2013021983A1 (ja) 半導体装置及びその製造方法
JP2003203932A (ja) 半導体装置及びその製造方法
WO2011102547A1 (ja) 電力用半導体素子

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2016558151

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16783143

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16783143

Country of ref document: EP

Kind code of ref document: A1