DE102008047159A1 - Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung Download PDF

Info

Publication number
DE102008047159A1
DE102008047159A1 DE102008047159A DE102008047159A DE102008047159A1 DE 102008047159 A1 DE102008047159 A1 DE 102008047159A1 DE 102008047159 A DE102008047159 A DE 102008047159A DE 102008047159 A DE102008047159 A DE 102008047159A DE 102008047159 A1 DE102008047159 A1 DE 102008047159A1
Authority
DE
Germany
Prior art keywords
silicon carbide
metal layer
semiconductor device
manufacturing
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102008047159A
Other languages
English (en)
Other versions
DE102008047159B4 (de
Inventor
Yoshinori Matsuno
Kenichi Ohtsuka
Kenichi Kuroda
Shozo Shikama
Naoki Yutani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102008047159A1 publication Critical patent/DE102008047159A1/de
Application granted granted Critical
Publication of DE102008047159B4 publication Critical patent/DE102008047159B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048Making electrodes
    • H01L21/0495Schottky electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Es ist eine Aufgabe von der Erfindung, ein Verfahren zum Herstellen von einer Siliziumkarbid-Halbleitervorrichtung bereitzustellen, welche konstante Eigenschaften mit reduzierten Schwankungen in Durchlasskennlinien hat. Das Verfahren zum Herstellen von der Siliziumkarbid-Halbleitervorrichtung gemäß der Erfindung enthält die Schritte: (a) Vorbereiten eines Siliziumkarbid-Substrats; (b) Ausbilden von einer Epitaxieschicht auf einer ersten Hauptoberfläche von dem Siliziumkarbid-Substrat; (c) Ausbilden von einem Schutzfilm auf der Epitaxieschicht; (d) Ausbilden von einer ersten Metallschicht auf einer zweiten Hauptoberfläche von dem Siliziumkarbid-Substrat; (e) Anwenden von einer Wärmebehandlung auf das Siliziumkarbid-Substrat bei einer vorbestimmten Temperatur, um eine Ohmsche Verbindung zwischen der ersten Metallschicht und der zweiten Hauptoberfläche von dem Siliziumkarbid-Substrat auszubilden; (f) Entfernen des Schutzfilms; (g) Ausbilden von einer zweiten Metallschicht auf der Epitaxieschicht; und (h) Anwenden von einer Wärmebehandlung auf das Siliziumkarbid-Substrat bei einer Temperatur von 400°C bis 600°C, um eine Schottky-Verbindung von gewünschten Eigenschaften zwischen der zweiten Metallschicht und der Epitaxieschicht auszubilden.

Description

  • HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung, und bezieht sich genauer gesagt auf ein Verfahren zur Herstellung einer Siliziumkarbid-Schottky-Barriere-Diode.
  • Beschreibung zum Stand der Technik
  • Bei der Herstellung einer Siliziumkarbid-Schottky-Barriere-Diode (im Folgenden als SiC-SBD beschrieben), sind die Auswahl von einem Schottky-Metallmaterial und die Stabilisierung von Durchlasskennlinien davon wichtig. Allgemeine Beispiele des Schottky-Metallmaterials enthalten Ti, Ni, Mo, W und dergleichen. Im Falle einer Herstellung von einer Ti-Schottky-Diode, welche an einer Rückseite davon mit einer Ni-Ohmschen Verbindung bereitgestellt ist, treten die folgenden Prozessmerkmale und Probleme auf.
  • Bei einer SiC-Schottky-Diode in einer kV-Klasse mit hoher Spannungsfestigkeit ist ein p-Typ-Abschlussaufbau zur Entspannung von einer Spitze von einem Elektrofeld (Elektrofeldkonzentration) unbedingt erforderlich, da die Elektrofeldkonzentration normalerweise in der Nähe von einem Außenrand von einer Schottky-Elektrode bewirkt wird. Im Allgemeinen ist ein solcher Abschlussaufbau ausgebildet, indem Ionen von p-Typ-Störstellen, wie beispielsweise Al (Aluminium) und B (Bor) in einer n-Typ-Epitaxieschicht implantiert werden und eine Aktivierungstemperung bei einer hohen Temperatur von zumindest etwa 1.500°C durchgeführt wird.
  • Um eine Ti-Schottky-Verbindung mit guten Eigenschaften auszubilden, wird die Schottky-Verbindung in einem frühen Stadium eines Waver-Prozesses vorzugsweise an einer Vorderseite ausgebildet. Jedoch sollte die Ni-Ohmsche Verbindung, welche an der Rückseite auszubilden ist, ausgebildet werden, indem bei einer hohen Temperatur von ungefähr 1.000°C getempert wird, obwohl die Ti-Schottky Verbindung nicht stark genug ist, bei einer solch hohen Temperatur in einem geeigneten Zustand beibehalten zu werden. Daher ist es derzeit üblich, die Ni-Ohmsche Verbindung an der Rückseite auszubilden und dann die Ti-Schottky-Verbindung an der Vorderseite auszubilden.
  • Die japanische Patent-Offenlegungsschrift No. 3890311 offenbart ein Verfahren zum Herstellen einer Halbleitervorrichtung, indem gleichzeitig eine Schottky-Verbindung an einer Vorderseite und eine Ohmsche Verbindung an einer Rückseite ausgebildet werden. Techniken, welche zu der vorliegenden Erfindung relevant sind, sind ebenfalls in der japanischen Patent-Offenlegungsschrift No. 3884070 , japanischen Patentanmeldung-Offenlegungsschrift No. 2004-172400 und japanischen Patentanmeldung-Offenlegungsschrift No. 2000-164528 offenbart.
  • Bei der Herstellung und Bewertung von einer SiC-SBD sind Eigenschaften von einem rückwärts gerichteten Kriechstrom und einer rückwärts gerichteten Spannungsfestigkeit von den Vorrichtungseigenschaften davon größtenteils durch einen Defekt in einem Waver oder einer Epitaxieschicht als auch einen Defekt beim Prozess beeinflusst. Durchlasskennlinien, insbesondere Barrierenhöhen ΦB und ein n-Wert, werden größtenteils durch Vorverarbeitungsbedingungen bei der Ausbildung von einer Schottky-Verbindung, Bedingungen beim Ausbilden eines Schottky-Metallfilms, ein Verfahren zum Mustern des Schottky-Metalls und Bedingungen beim Brennen und Erwärmen nach dem Anlegen von einer Abdichtung, wie beispielsweise ein Polyimid, beeinflusst. Bei der Ti-Schottky-Diode ist es ebenfalls erforderlich, dass sie derart hergestellt wird, dass die oben beschriebenen Prozesse die Durchlasskennlinien nicht beeinflussen. Jedoch besteht bei einer SiC-SBD, welche gemäß einem herkömmlichen Verfahren hergestellt wird, ein Problem darin, dass Durchlasskennlinien derer nicht stabilisiert sind, und insbesondere Barrierehöhen ΦB in einem Bereich von etwa 1,05 bis 1,25 eV variieren.
  • Das in der japanischen Patent-Offenlegungsschrift No. 3890311 beschriebene Herstellungsverfahren wäre ideal, wenn Metalle von einem gleichen Typ als ein Schottky-Material für eine Vorderseite und ein Ohmsches Material für eine Rückseite verwendet werden, und gute Verbindungen durch ein gleichzeitiges Tempern erlangt werden. Jedoch verengt dieses Verfahren in der Praxis bemerkbar die Prozessmargen und ist daher für einen Massenproduktionsprozess hinsichtlich der Ziele, wie die Erhöhung einer Rate von guten Qualitäten in einem gesamten Waver und der stabilen und reproduzierbaren Herstellung von Vorrichtungen, nicht geeignet.
  • UMRISS DER ERFINDUNG
  • Es ist eine Aufgabe von der vorliegenden Erfindung, ein Verfahren zum Herstellen von einer Siliziumkarbid-Halbleitervorrichtung bereitzustellen, welche konstante Eigenschaften mit geringen Schwankungen in Durchlasskennlinien hat.
  • Gemäß der vorliegenden Erfindung enthält das Verfahren zur Herstellung von einer Siliziumkarbid-Halbleitervorrichtung die folgenden Schritte (a) bis (h).
  • Der Schritt (a) dient zum Vorbereiten von einem Siliziumkarbid-Substrat.
  • Der Schritt (b) dient zum Ausbilden von einer Epitaxieschicht auf einer ersten Hauptoberfläche von dem Siliziumkarbid-Substrat.
  • Der Schritt (c) dient zum Ausbilden von einem Schutzfilm auf der Epitaxieschicht.
  • Der Schritt (d) dient zum Ausbilden von einer ersten Metallschicht auf einer zweiten Hauptoberfläche von dem Siliziumkarbid-Substrat.
  • Der Schritt (e) dient, nach dem Schritt (d), zum Anlegen von einer Wärmebehandlung auf das Siliziumkarbid-Substrat bei einer vorbestimmten Temperatur, um somit eine Ohmsche Verbindung zwischen der ersten Metallschicht und der zweiten Hauptoberfläche von dem Siliziumkarbid-Substrat auszubilden.
  • Der Schritt (f) dient, nach dem Schritt (e), zum Entfernen des Schutzfilms.
  • Der Schritt (g) dient, nach dem Schritt (f), zur Ausbildung von einer zweiten Metallschicht auf der Epitaxieschicht.
  • Der Schritt (h) dient, nach dem Schritt (g), zum Anlegen von einer Wärmebehandlung auf das Siliziumkarbid-Substrat bei einer Temperatur von 400°C bis 600°C, um somit eine Schottky-Verbindung von gewünschten Eigenschaften zwischen der zweiten Metallschicht und der Epitaxieschicht auszubilden.
  • Es ist möglich, die Schwankungen in den Durchlasskennlinien, und insbesondere eine Schwankung in Barrierenhöhen ΦB, zu reduzieren, indem das Siliziumkarbid-Substrat mit dem Schutzfilm bedeckt beibehalten wird, bis ein Schottky-Metall ausgebildet ist, und indem eine Wärmesinterung durch ein Tempern bei einer Temperatur von 400°C bis 600°C, nachdem ein Schottky-Metallfilm ausgebildet ist, angelegt wird. Demgemäß ist es möglich, einen Vorrichtungs-Chip herzustellen und bereitzustellen, welcher konstante Durchlasskennlinien hat.
  • Diese und weitere Aufgaben, Merkmale, Aspekte und Vorteile von der vorliegenden Erfindung werden anhand der folgenden detaillierten Beschreibung von der vorliegenden Erfindung deutlicher, wenn sie in Verbindung mit den begleitenden Zeichnungen genommen werden.
  • KURZE BESCHREIBUNG VON DEN ZEICHNUNGEN
  • 1A, 1B, 1C und 1G sind Schnittansichten, welche einen Prozess zum Herstellen von einer Siliziumkarbid-Halbleitervorrichtung gemäß einer ersten Ausführungsform von der vorliegenden Erfindung zeigen;
  • 2 ist eine Schnittansicht, welche eine herkömmliche Siliziumkarbid-Halbleitervorrichtung anzeigt; und
  • 3 ist ein Kurwenverlauf welcher Eigenschaften von Barrierenhöhen ΦB von der Siliziumkarbid-Halbleitervorrichtung gemäß einer ersten Ausführungsform von der vorliegenden Erfindung anzeigt.
  • BESCHREIBUNG VON DEN BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • 1. Ausführungsform
  • 1A bis 1G sind Schnittansichten, welche einen Prozess zum Herstellen von einer Siliziumkarbid-Halbleitervorrichtung (Siliziumkarbid-Schottky-Diode, im Folgenden als SiC-SBD bezeichnet) gemäß einer ersten Ausführungsform von der vorliegenden Erfindung anzeigen. Der Herstellungsprozess enthält den ersten bis vierten Schritt wie folgt.
  • 1. Schritt: Zu Beginn wird eine Beschreibung über den Prozess, bis eine Ohmsche Verbindung ausgebildet ist, mit Bezug auf 1A gegeben. Es wird ein n-Typ-Siliziumkarbid-Substrat vorbereitet. Die vorliegende Ausführungsform wird in einem Fall der Verwendung eines n+ Substrat 1 beschrieben, welches mit einer 4H-SiC-(0001)-Siliziumoberfläche bereitgestellt ist. Das n+ Substrat 1 hat einen spezifischen Widerstand von etwa 0,02 Ω·cm.
  • Nachfolgend wild auf einer Vorderseite von dem n+ Substrat 1 eine n-Typ-Epitaxieschicht 2 ausgebildet, welche Störstellen bei einer Konzentration von nur etwa 5·1015/cm3 enthält. Eine Vorderseite von der n-Typ-Epitaxieschicht 2 wird opferförmig (engl. sacrificially) oxidiert, um einen Schutzfilm, wie beispielsweise einen SiO2-Wärmeoxidationsfilm 10 an einer Rückseite von dem n+ Substrat 1 auszubilden. Der Wärmeoxidationsfilm 10, welcher an der Vorderseite von der n-Typ-Epitaxieschicht 2 ausgebildet ist, wirkt als ein Prozessschutzfilm. Wie später beschrieben, wird der Wärmeoxidationsfilm 10 entfernt, unmittelbar bevor eine Metallschicht 5 (s. 1B) ausgebildet wird, so dass die Vorderseite von der n-Typ-Epitaxieschicht 2 reproduzierbar stabilisiert ist, und zwar ebenfalls von einem chemischen Gesichtspunkt aus betrachtet, nachdem der Wärmeoxidationsfilm 10 entfernt ist, wodurch die Ausbildung von einer guten Schottky-Verbindung ermöglicht wird. Es ist zu erwähnen, dass der Wärmeoxidationsfilm 10 ein SiO2-Wärmeoxidationsfilm ist, welcher eine Dicke von 10 nm bis 50 nm hat.
  • Als Nächstes wird ein Abschlussaufbau in der n-Typ-Epitaxieschicht 2 ausgebildet. Da die Elektrofeldkonzentration dazu neigt, an einem Ende von einer Schottky-Elektrode aufzutreten, wird der Abschlussaufbau ausgebildet, um die Elektrofeldkonzentration zu entspannen, und eine Über-kV-Klasse-Spannungsfestigkeit stabil sicherzustellen. Um einen solchen Abschlussaufbau zu erlangen, werden Al-Ionen implantiert, um eine GR-(Schutzring)-Implantationsschicht 3 auszubilden, welche als ein Aufbau dient, um die Elektrofeldkonzentration an dem Ende von der Schottky-Elektrode zu entspannen. Ferner werden zu einer unmittelbaren Außenseite von der GR-Implantationsschicht 3 die Al-Ionen implantiert, welche eine Konzentration haben, welche etwas geringer als jene von der GR-Implantationsschicht 3 ist, um eine JTE-(Verbindungsabschlusserweiterung)-Implantationsschicht 4 auszubilden, um ein Oberflächen-Elektrofeld zu reduzieren.
  • Dann wird ein Tempern (Wärmebehandlung) durchgeführt, um die Al-Ionen zu aktivieren, welche sowohl in der GR-Implantationsschicht 3 als auch in der JTE-Implantationsschicht 4 enthalten sind. Ein solches Tempern kann durchgeführt werden, indem eine SiC-CVD-Vorrichtung von einem Furness-Typ in einer Atmosphäre von im Druck herabgesetzten H2 und C3H8 bei 1.350°C bei ungefähr 15 Minuten verwendet wird. Indem ein solches Tempern durchgeführt wird, unterdrückt das C3H8 die Sublimierung von Kohlenstoffatomen vom Siliziumkarbid, wodurch Höhendifferenzen in Oberflächenunregelmäßigkeiten, wie beispielsweise Bündelschritte, welche erzeugt werden, nachdem das Tempern durchgeführt ist, auf weniger als 1 nm unterdrückt werden. Da die Höhendifferenzen in der Oberflächenunregelmäßigkeit auf weniger als 1 nm unterdrückt werden, kann ein Verbleiben von oxidierten Abschnitten vermieden werden, nachdem der SiO2-Wärmeoxidationsfilm entfernt ist.
  • Dieses Tempern kann durchgeführt werden, indem ein Temperofen von einem RTA-Typ in einer Atmosphäre von Ar unter einem üblichen Druck verwendet wird, anstelle der Verwendung von einem Gas bei hohem Vakuum oder einer bestimmten Art von einem Gas, wie beispielsweise H2, C3H8 oder dergleichen.
  • In einem Fall, bei welchem das Tempern durchgeführt wird, indem der Temperofen vom RTA-Typ in der Atmosphäre von Ar unter dem üblichen Druck verwendet wird, besteht eine wirksame Technik zum Unterdrücken der Erzeugung von Bündelschritten in der Befestigung von einer Grafitkappe (G-Kappe), um das Tempern durchzuführen. Wenn das Tempern bei einem Waver-Aufbau angewendet wird, welcher mit einer Grafit-Kappe bereitgestellt ist, indem ein einzelner Waver-Ofen von einem RTA-Typ bei einer Temperatur verwendet wird, welche von zumindest 1.500°C bis 1.700°C für 10 Minuten reicht, wirkt eine p-Typ-Implantationsschicht ausreichend als ein Abschlussaufbau mit einer Aktivierungsrate von zumindest 50 Prozent und wird kein Bündelschritt erzeugt, welcher eine Höhe von 1 nm oder mehr hat.
  • Andererseits, in einem Fall, bei welchem keine G-Kappe bereitgestellt ist, werden Bündelschritte erzeugt, welche Höhen von ungefähr 20 nm haben, und wird ein Kriechstrom aufgrund einer solchen unregelmäßigen Form erhöht. An einer SiC-Oberfläche, welche mit den Bündelschritten bereitgestellt ist, welche Höhen von ungefähr 20 nm haben, tritt eine weitere Oberflächenrichtung zusätzlich zu der (0001)-Siliziumoberfläche auf. Wie anhand der Tatsache offensichtlich, dass eine wärmeoxidierte (000-1)-Kohlenstoffoberfläche mit einem SiO2-Wärmeoxidationsfilm 10 ausgebildet ist, welcher eine Dicke von zumindest etwa dem 10-fachen von jener von der (0001)-Siliziumoberfläche hat, wird die Schwankung in der Dicke von dem SiO2 Wärmeoxidationsfilm 10 in der Waver-Oberfläche bemerkbar erhöht, so dass der Warmeoxidationsfilm 10 lokal unkorrekt verbleiben kann, und zwar sogar nachdem ein Fluorätzen durchgeführt wird, um den Oxidfilm zu entfernen, und dass der Kriechstrome erhöht wird.
  • In der SiC-SBD wird Ti als ein Material für die Schottky-Verbindung auf der (0001)-Siliziumoberfläche an der Vorderseite adaptiert, und wird Ni als ein Material für die Ohmsche Verbindung an der (000-1)-Kohlenstoffoberfläche an der Rückseite adaptiert. Einer der Hauptgründe dafür, warum die (0001)-Siliziumoberfläche mit der Schottky-Verbindung ausgebildet ist, liegt darin, dass es im Falle eines Epitaxiewachstums von einer n-Typ-Driftschicht von einer guten Qualität auf einem n-Typ-4H-SiC-Substrat im Allgemeinen bekannt ist, dass es technisch schwierig ist, ein Epitaxiewachstum von einer guten Qualität auf der (000-1)-Kohlenstoffoberfläche zu erlangen. Zusätzlich ist es, da der opfermäßige Oxidationsfilm auf der (0001)-Siliziumoberfläche relativ dünn beschränkt werden kann, daraus folgend möglich, zu verhindern, dass der Oxidationsfilm verbleibt.
  • In der SiC-SBD enthält eine Schnittstelle zwischen Ti und SiC jene Verbindung, welche die Vorrichtungseigenschaften am meisten beeinflusst. Demgemäß ist es wünschenswert, eine Ti-Metallschicht 5 auszubilden, welche mit einer Schottky-Verbindung an der Vorderseite bereitgestellt ist, und dann eine Ni-Metallschicht 6 auszubilden, welche mit einer Ohmschen Verbindung an der Rückseite bereitgestellt ist. Jedoch erfordert die Ausbildung von einer guten Ni-Ohmschen Verbindung ein Tempern bei ungefähr 100°C, obwohl eine Ti-Schottky-Verbindung bei einem solchen Prozess bei einer hohen Temperatur zerstört wird. Daher wird bei der vorliegenden Ausführungsform zunächst die Ni-Ohmsche Verbindung an der Rückseite ausgebildet, und wird die Ti-Schottky-Verbindung zweitens an der Vorderseite ausgebildet.
  • Idealerweise werden, wie in der japanischen Patent-Offenlegungsschrift No. 3890311 beschriebenen Erfindung und in 2 dargestellt, zum Tempern und Brennen, um gleichzeitig gute Verbindungen zu erlangen, Metalle eines gleichen Typs verwendet, wie beispielsweise ein Schottky-Material für eine Vorderseite und ein Ohmsches Material für eine Rückseite. Jedoch engt diese Technik sehr stark die Prozessmargen ein, und ist sie nicht bevorzugt, da eine Vorrichtung nicht stabil und reproduzierbar hergestellt werden kann.
  • Im Folgenden wird ein Prozess zur Ausbildung der Ohmschen Verbindung auf der Rückseite (jene Seite an der gegenüberliegenden Seite von der n-Typ-Epitaxieschicht 2) von dem Substrat 1 beschrieben. Die Ni-Metallschicht 6, welche als eine erste Metallschicht wirkt, wird auf der Rückseite von dem SiC-Substrat 1 aufgedampft, und dann wird eine Wärmebehandlung (Tempern) durchgeführt, um die Ohmsche Verbindung auszubilden. Zu diesem Stadium sind ein geebneter Zustand und dergleichen von der SiC-Kohlenstoffoberfläche an der Rückseite, eine Ausbildung von der Ni-Metallschicht 6 für die Ohmsche Verbindung und Bedingungen beim Ohmschen Tempern derart eingestellt, so dass ein Ni-Silizit geeigneterweise an einer Schnittstelle zwischen SiC und Ni ausgebildet ist, um zu verhindern, dass redundante Kohlenstoffe nachteilhafterweise wirken, um eine Entmischung und dergleichen zu bewirken.
  • Wenn das Tempern bei ungefähr 1.000°C durchgeführt wird, nachdem ein Ni-Film, welcher eine Dicke von 100 nm hat, ausgebildet ist, um die Ni-Ohmsche Verbindung an der Rückseite auszubilden, wird die Vorderseite, bei welcher es erforderlich ist, sauber zu verbleiben, mit dem opferförmigen Oxidfilm 10 ausgebildet, welcher als der Prozessschutzfilm wirkt. Während durch das Sintern das Ni an die Rückseite angelegt wird, verhindert der opferförmige Oxidfilm 10, dass die Vorderseite von der n-Typ-Epitaxieschicht 2 von einem SiC-Waver, welcher mit einer Ti-Schottky-Verbindung auszubilden ist, dem Ni an der Rückseite von denn Waver oder Metall-Störstellen, welche von einer Sintervorrichtung erzeugt werden, ausgesetzt wird.
  • Wie oben beschrieben, kann in einem Fall, bei welchem die Ni-Ohmsche Verbindung an der Rückseite ausgebildet wird, bevor die Ti-Schottky-Verbindung an der Vorderseite ausgebildet ist, der Schutz durch den Wärmeoxidationsfilm 10 von der Seite, welche mit der Ti-Schottky- Verbindung auszubilden ist, eine Reduktion von Schwankungen in den Eigenschaften durch die Ti-Sinterung 12, welche später beschrieben wird, realisieren.
  • Zweiter Schritt: Dann wird mit Bezug auf 1B eine Beschreibung auf den Prozess gegeben, bis die Schottky-Verbindung an der Vorderseite ausgebildet ist. Die n-Typ-Driftschicht (n-Typ-Epitaxieschicht 2) wird durch Epitaxie auf der (0001)-Siliziumoberfläche von denn n-Typ 4H-SiC-Substrat 1 gezüchtet. Auf der n-Typ-Epitaxieschicht 2 ist die Metallschicht 5 durch Bedampfen eines Ti-Films bereitgestellt, welcher als eine zweite Metallschicht wirkt. Es wird eine Musterung auf der Metallschicht 5 durchgeführt, und dann wird eine Wärmbehandlung (Ti-Sinterung 12) bei einer Temperatur von 400°C bis 600°C angelegt, so dass eine Schottky-Verbindung von gewünschten Eigenschaften ausgebildet wird. Die Verwendung von Ti als das Material für die Schottky-Verbindung erlaubt gewünschte Durchlasskennlinien und vereinfacht die Herstellungsprozesse, wie beispielsweise ein Nassätzen, wie später beschrieben.
  • Die Ausbildung von einer Ti-Schottky-Verbindung von stabilen Eigenschaften erfordert die behutsame Steuerung eines Zustandes von einer Schnittstelle davon. Genauer gesagt, um einen Abschlussaufbau von der GR-Implantationsschicht 3 und der JTE-Implantationsschicht 4 auszubilden, ist es wichtig, eine Wärmebehandlung bei dem Temper-Prozess zu steuern, um Al-Ionen, welche auf die n-Typ-Epitaxieschicht 2 implantiert sind, zu aktivieren als auch die weiterhin folgenden Wärmebehandlungen zu steuern.
  • Bei einer Ti/n-Typ-SiC-Schottky-Verbindung erhöht das Anlegen von der Ti-Sinterung 12 die Barrierenhöhen ΦB um etwa 1,25 eV und reduziert ebenfalls die Schwankung davon. Die Ti-Sinterung 12 wird vorzugsweise durchgeführt, nachdem die Musterung auf die Metallschicht 5 angelegt ist, da die Ti-Sinterung 12 an der Schnittstelle zwischen Ti und n-Typ-SiC eine Übergangsschicht ausbildet, wie beispielsweise eine Silizidschicht, welche die Musterung von der Ti-Metallschicht 5 durch ein Nassätzen oder dergleichen beeinflusst. Die Ti-Sinterung 12 wird durchgeführt, indem die höchste Temperatur zwischen 10 Sekunden bis 30 Minuten mit einer Rate der Temperaturzunahme von 5°C/Sekunden bis 25°C/Sekunden beibehalten wird. Solche Bedingungen bei der Ti-Sinterung 12 verhindern Beschädigungen auf dem Waver aufgrund von einer schnellen Wärmeverteilung und ermöglichen ebenfalls eine geeignete Erwärmung innerhalb einer kurzen Zeitperiode.
  • Dritter Schicht: Mit Bezug auf 1C wird eine Beschreibung auf den Prozess gegeben, bis eine Vorderseiten-Elektrode 7 auf der Metallschicht 5 ausgebildet ist. Nachdem die Musterung und die Ti-Sinterung 12 auf die Metallschicht 5 angewendet sind, wird Al oder dergleichen mit einer Dicke von 3 μm bedampft. Bei einem Lichtdruckprozess wird eine Musterung auf eine Fotolacköffnung durch ein Nassätzen mit der Verwendung von erwärmter Phosphorsäure oder dergleichen angelegt.
  • Die Ti-Sinterung 12 wird vorzugsweise dann angelegt, nachdem die Ti-Metallschicht 5 darauf mit einem Al-Elektrodenfeld (Vorderseite-Elektrode 7) ausgebildet ist, welches eine Dicke von ungefähr 3 μm hat. Das Anlegen von der Musterung und der Ti-Sinterung 12, nachdem das Elektrodenfeld ausgebildet ist, dient zu einer wirksamen Erhöhung der Anhaftung an einer Schnittstelle zwischen Al und Ti. Ferner kann die Musterung durch Nassätzen zur gleichen Zeit an dem Schottky-Metall (Ti-Metallschicht 5) und dem Elektrodenfeld (Vorderseite-Elektrode 7) angewendet werden, welches zu einer einmaligen Verringerung der Anzahl von Lichtdruckprozessen führt.
  • Vierter Schritt: Zuletzt wird mit Bezug auf 1D eine Beschreibung auf den Prozess gegeben, bis Polyimid 8 und eine Rückseiten-Elektrode 9 ausgebildet sind. Nach einer Metallisierung von der Vorderseite mit Al wird ein Oberflächen-Dichtungsmittel, wie beispielsweise das Polyimid 8, angelegt, und auf die n-Typ-Epitaxieschicht 2 und die Vorderseite-Elektrode 7 gebrannt. Die Temperatur zum Härten (Brennen) wird auf zumindest 50°C niedriger als die Temperatur zum Erwärmen bei der Ti-Sinterung 12 zur Ausbildung von der Schottky-Verbindung eingestellt, um somit nicht abermals den Zustand von der Schnittstelle von der Schottky-Verbindung unstabil zu gestalten, welche bereits durch die Ti-Sinterung 12 stabilisiert ist.
  • Dann wird, nachdem das Polyimid ausgehärtet ist, die Rückseiten-Elektrode 9 an der Rückseite von dem n+ Substrat 1 bei dem letzten Zustand von dem Waverprozess ausgebildet. Die Metallisierung mit Ni und Au kann die Lötgutbenetzung für einen Fall verbessern, bei welchem ein Chip an einer Rückseite davon durch ein Die-Bonding angebracht wird. Es ist zu erwähnen, dass die Rückseiten-Elektrode 9 ausgebildet wird, nachdem das Polyimid ausgehärtet ist. Wenn das Polyimid 8 schließlich ausgebildet und ausgehärtet ist, nachdem die Rückseite mit Ni und Au metallisiert ist, wird Ni, welches in einer unteren Schicht enthalten ist, in einer Au-Oberfläche diffundiert, um Ni-Oxid bei dem Schritt des Aushärtens des Polyimids bei 350°C auszubilden, wobei ein Problem einer starken Verschlechterung bei der Lötgut-Benetzung auftritt.
  • 3 ist ein Kurvenverlauf, welcher Eigenschaftsmessungen von den Barrierenhöhen ΦB in der SiC-SBD anzeigt, welche gemäß dem oben beschriebenen Verfahren hergestellt ist. Wie in 3 gezeigt, bewegen sich die Barrierenhöhen ΦB in einem Bereich von ungefähr 1,24 bis 1,27 eV. Im Vergleich zu den Barrierehöhen ΦB bei einer herkömmlichen SiC-SBD, welche sich in einem Bereich von 1,05 bis 1,25 eV bewegen, hat sich herausgestellt, dass die Schwankung bei der vorliegenden Ausführungsform reduziert ist.
  • Wie oben beschrieben, wird bei dem Verfahren zum Herstellen der SiC-SBD gemäß der vorliegenden Ausführungsform das Siliziumkarbid-Substrat mit dem Schutzfilm bedeckt, bis das Schottky-Metall ausgebildet ist, und wird das Substrat durch Anlegen von der Ti-Sinterung 12 bei einer Temperatur von 400°C bis 600°C, nachdem der Schottky-Metallfilm ausgebildet ist, erwärmt und gesintert. Daraus folgend können die Schwankungen in den Durchlasskennlinien, und insbesondere die Schwankung in den Barrierehöhen ΦB reduziert werden. Daher ist es möglich, einen Vorrichtungs-Chip herzustellen und bereitzustellen, welcher konstante Durchlasskennlinien hat.
  • Zweite Ausführungsform
  • Ein Verfahren zum Herstellen von einer SiC-SBD gemäß der vorliegenden Erfindung ist dadurch gekennzeichnet, dass eine opferförmige Oxidation mehrfach durchgeführt wird. Im Folgenden wird das Verfahren zum Herstellen der SiC-SBD gemäß der vorliegenden Ausführungsform beschrieben. Ein Wärmeoxidationsfilm 10, welcher ausgebildet ist, um eine Vorderseite von einer n-Typ-Epitaxieschicht 2 zu schützen, wird entfernt, nachdem Al-Ionen implantiert sind, um einen Abschlussaufbau auszubilden, und bevor die Aktivierung einer Temperung durchgeführt wird. Da der Wärmeoxidationsfilm 10 bei einer Temperatur zur Aktivierung der Temperung bei zumindest 1.400°C unregelmäßig verschwindet, wird der Wärmeoxidationsfilm 10 vorher gänzlich entfernt, um somit ein nachteilhaftes Verbleiben dessen zu verhindern. Ebenfalls, angesichts der Vermeidung und Unterdrückung der Erzeugung von einer Oberflächenunregelmäßigkeit, wie beispielsweise Bündelschritte, ist, wie in der ersten Ausführungsform angegeben, ein Entfernen des gesamten SiO2-Wärmeoxidationsfilms 10 wirksam, um Schwankungen in Durchlasskennlinien von einem Vorrichtungs-Chip unter einer Bedingung von einer Temperatur zu reduzieren, welche ein Widerstandslimit übersteigt, um den SiO2-Wärmeoxidationsfilm 10 zu erwärmen.
  • Die oberste Vorderseite von der n-Typ-Epitaxieschicht 2 ist, nachdem die Aktivierungs-Temperung auf sie angelegt ist, um den Abschlussaufbau auszubilden, im Allgemeinen als unstabil mit einem darin enthaltenen hohen Anteil von Kohlenstoff zu betrachten. Daher kann die oberste Vorderseite davon bei ungefähr 0,1 μm entfernt werden, indem ein Trockenätzen durchgeführt wird, wie beispielsweise RIE. Danach wird eine weitere opferförmige Oxidation durchgeführt, um abermals einen Wärmeoxidationsfilm 10 auszubilden, ebenfalls zu dem Zwecke, um weiterhin ein Trockenätzen durchzuführen, um Oberflächenbeschädigungen zu entfernen. Die zweifache Durchführung der opferförmigen Oxidation ist ebenfalls wirksam bei der Reduktion von Defekten bei dem Prozess.
  • Wie oben beschrieben, ist die opferförmige Oxidation, welche zumindest zweifach gemäß den detaillierten Situationen in dem Prozess durchgeführt wird, wirksam zur Reduktion von Defekten in denn Prozess aufgrund von Partikeln und zum Ausschalten von Kristalldefekten.
  • Dritte Ausführungsform
  • In der ersten Ausführungsform ist eine Beschreibung auf einen Fall gegeben, bei welchem Ti als die Schottky-Elektrode verwendet wird. Jedoch ist es möglich, ein Metall zu verwenden, welches sich von Ti unterscheidet, wie beispielsweise Ni, Mo und W. Differenzen in den Arbeitsfunktionen und in Wirkungen von Bindungen mit SiC gemäß von Metallmaterialien differieren definitiv Barrierenhöhen ΦB in einer Durchlassrichtung, welche als Dioden-Eigenschaften erlangt werden.
  • Vierte Ausführungsform
  • In der ersten Ausführungsform ist eine Beschreibung auf einen Fall gegeben, bei welchem der SiO2-Wärmeoxidationsfilm 10 als der Schutzfilm verwendet wird. Jedoch ist es möglich, anstelle des SiO2-Wärmeoxidationsfilms 10 einen CVD-Oxidfilm, einen SiN-Nitritfilm oder einen SiON-Oxynitritfilm oder dergleichen zu verwenden.
  • Obwohl die Erfindung detailliert angezeigt und beschrieben wurde, ist die vorhergehende Beschreibung in allen Aspekten darstellhaft und nicht beschränkend. Es ist daher verständlich, dass zahlreiche Modifikationen und Variationen vorgenommen werden können, ohne vom Umfang von der Erfindung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - JP 3890311 [0005, 0007, 0033]
    • - JP 3884070 [0005]
    • - JP 2004-172400 [0005]
    • - JP 2000-164528 [0005]

Claims (10)

  1. Verfahren zum Herstellen von einer Siliziumkarbid-Halbleitervorrichtung, welches die Schritte enthält: (a) Vorbereiten eines Siliziumkarbid-Substrats (1); (b) Ausbilden von einer Epitaxieschicht (2) auf einer ersten Hauptoberfläche von dem Siliziumkarbid-Substrat (1); (c) Ausbilden von einem Schutzfilm (10) auf der Epitaxieschicht (2); (d) Ausbilden von einer ersten Metallschicht (6) auf einer zweiten Hauptoberfläche von dem Siliziumkarbid-Substrat (1); (e) Anwenden, nach dem Schritt (d), von einer Wärmebehandlung auf das Siliziumkarbid-Substrat (1) bei einer vorbestimmten Temperatur, um eine Ohmsche Verbindung zwischen der ersten Metallschicht (6) und der zweiten Hauptoberfläche von dem Siliziumkarbid-Substrat (1) auszubilden; (f) Entfernen des Schutzfilms (10) nach dem Schritt (e); (g) Ausbilden, nach dem Schritt (f), von einer zweiten Metallschicht (5) auf der Epitaxieschicht (2); und (h) Anwenden, nach dem Schritt (g), von einer Wärmebehandlung auf das Siliziumkarbid-Substrat (1) bei einer Temperatur von 400°C bis 600°C, um eine Schottky-Verbindung von gewünschten Eigenschaften zwischen der zweiten Metallschicht (5) und der Epitaxieschicht (2) auszubilden.
  2. Verfahren zum Herstellen von einer Siliziumkarbid-Halbleitervorrichrung nach Anspruch 1, bei welchem in dem Schritt (c) ein SiO2-Film, welcher als der Schutzfilm (10) wirkt, auf der Epitaxieschicht (2) ausgebildet wird.
  3. Verfahren zum Herstellen von einer Siliziumkarbid-Halbleitervorrichtung nach Anspruch 1, bei welchem in dem Schritt (c) ein SiO2-Wärmeoxidationsfilm, welcher eine Dicke von 10 nm bis 50 nm hat und als der Schutzfilm (10) wirkt, auf der Epitaxieschicht (2) ausgebildet wird.
  4. Verfahren zum Herstellen von einer Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, bei welchem in dem Schritt (g) ein Ti, welches als die zweite Metallschicht (5) wirkt, auf der Epitaxieschicht (2) ausgebildet wird.
  5. Verfahren zum Herstellen von einer Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, welches ferner den Schritt zwischen dem Schritt (g) und dem Schritt (a) enthält: (i) Anlegen von einer Musterung auf die zweite Metallschicht (5).
  6. Verfahren zum Herstellen von einer Siliziumkarbid-Halbleitervorrichtung nach Anspruch 5, welches ferner nach dem Schritt (h) den Schritt enthält: (j) Anlegen eines Oberflächen-Dichtungsmittels (8) auf die Epitaxieschicht (2) und auf die zweite Metallschicht (5), und Anwenden von einer Wärmebehandlung auf das Oberflächen-Dichtungsmittel (8) bei einer Temperatur, welche um zumindest 50°C geringer als die Temperatur von der Wärmebehandlung in dem Schritt (h) ist.
  7. Verfahren zum Herstellen von einer Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, bei welchem in denn Schritt (h), als eine von den Bedingungen bei der Wärmebehandlung, die Temperatur für 10 Sekunden bis 30 Minuten auf dem Maximalwert beibehalten wird.
  8. Verfahren zum Herstellen von einer Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, bei welchem in dem Schritt (h), als eine von den Bedingungen bei der Wärmebehandlung, die Temperatur bei einer Rate von 5°C/Sekunde bis 25°C/Sekunde erhöht wird.
  9. Verfahren zum Herstellen von einer Siliziumkarbid-Halbleitervorrichtung nach Anspruch 5, welches ferner zwischen dem Schritt (g) und dem Schritt (i) den Schritt enthält: (k) Ausbilden von einer Elektrodenfeld-Metallschicht (7) auf der zweiten Metallschicht (5), wobei in dem Schritt (i) die Musterung gleichzeitig auf die zweite Metallschicht (5) und die Elektrodenfeld-Metallschicht (7) angewendet wird.
  10. Verfahren zum Herstellen von einer Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, bei welchem in dem Schritt (b) die Epitaxieschicht (2) auf einer (0001)-Siliziumoberfläche ausgebildet wird, welche die erste Hauptoberfläche von dem Siliziumkarbid-Substrat (1) ist.
DE102008047159A 2007-10-11 2008-09-15 Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung Active DE102008047159B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007-265393 2007-10-11
JP2007265393A JP2009094392A (ja) 2007-10-11 2007-10-11 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE102008047159A1 true DE102008047159A1 (de) 2009-04-16
DE102008047159B4 DE102008047159B4 (de) 2013-12-19

Family

ID=40435672

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008047159A Active DE102008047159B4 (de) 2007-10-11 2008-09-15 Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US8377811B2 (de)
JP (1) JP2009094392A (de)
DE (1) DE102008047159B4 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012146832A (ja) * 2011-01-13 2012-08-02 Mitsubishi Electric Corp 半導体装置
JP2012175021A (ja) * 2011-02-24 2012-09-10 Mitsubishi Electric Corp 電力用半導体装置
DE112012001587B4 (de) * 2011-04-05 2017-04-06 Mitsubishi Electric Corporation Halbleitereinrichtung und Verfahren zur Herstellung derselben
JP5455973B2 (ja) 2011-05-27 2014-03-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5669712B2 (ja) * 2011-11-11 2015-02-12 三菱電機株式会社 半導体装置の製造方法
JP6112699B2 (ja) * 2012-03-30 2017-04-12 富士電機株式会社 炭化珪素半導体装置の製造方法及び該方法により製造された炭化珪素半導体装置
JP5966556B2 (ja) 2012-04-18 2016-08-10 富士電機株式会社 半導体デバイスの製造方法
JP5692947B1 (ja) * 2013-03-25 2015-04-01 新電元工業株式会社 半導体素子
JP6271356B2 (ja) 2014-07-07 2018-01-31 株式会社東芝 半導体装置の製造方法
US9947806B2 (en) * 2014-11-05 2018-04-17 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
CN113299539B (zh) * 2021-05-24 2022-10-11 深圳市联冀电子有限公司 一种sbd低正向饱和专用材料及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164528A (ja) 1998-11-25 2000-06-16 Sanyo Electric Co Ltd ショットキ接合を有する炭化珪素半導体装置
JP2004172400A (ja) 2002-11-20 2004-06-17 Fujitsu Ltd ショットキーダイオード及びその製造方法
JP3884070B2 (ja) 1995-04-13 2007-02-21 インフィニオン テクノロジーズ アクチエンゲゼルシャフト 炭化ケイ素表面に電気接触部を形成する方法
JP3890311B2 (ja) 2002-03-28 2007-03-07 ローム株式会社 半導体装置およびその製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1000000A (en) * 1910-04-25 1911-08-08 Francis H Holton Vehicle-tire.
JPS59103375A (ja) 1982-12-03 1984-06-14 Nec Corp シヨツトキ−接合を有する半導体装置の製造方法
US4742377A (en) * 1985-02-21 1988-05-03 General Instrument Corporation Schottky barrier device with doped composite guard ring
JPH01295427A (ja) * 1988-05-24 1989-11-29 Hitachi Ltd 半導体装置の製造方法
JPH0823083A (ja) * 1994-07-08 1996-01-23 Matsushita Electron Corp 固体撮像装置の製造方法
JPH0897441A (ja) * 1994-09-26 1996-04-12 Fuji Electric Co Ltd 炭化けい素ショットキーダイオードの製造方法
JP3817915B2 (ja) 1998-07-31 2006-09-06 株式会社デンソー ショットキーダイオード及びその製造方法
JP3924628B2 (ja) 1999-02-17 2007-06-06 富士電機ホールディングス株式会社 SiCショットキーダイオードの製造方法
JP2000277739A (ja) * 1999-03-23 2000-10-06 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
JP4872158B2 (ja) 2001-03-05 2012-02-08 住友電気工業株式会社 ショットキーダイオード、pn接合ダイオード、pin接合ダイオード、および製造方法
JP3856729B2 (ja) 2001-06-04 2006-12-13 松下電器産業株式会社 半導体装置およびその製造方法
US7262434B2 (en) * 2002-03-28 2007-08-28 Rohm Co., Ltd. Semiconductor device with a silicon carbide substrate and ohmic metal layer
JP2004063672A (ja) * 2002-07-26 2004-02-26 Oki Electric Ind Co Ltd 有機絶縁膜の形成方法、及び半導体装置の製造方法
JP4281378B2 (ja) 2003-03-03 2009-06-17 三菱電機株式会社 炭化珪素ショットキー障壁ダイオード
JP3963154B2 (ja) 2003-06-04 2007-08-22 富士電機ホールディングス株式会社 炭化珪素ショットキーバリアダイオードの製造方法
CN100463216C (zh) 2004-03-26 2009-02-18 财团法人电力中央研究所 肖特基结合型半导体装置的制造方法
JP2007235162A (ja) * 2004-03-26 2007-09-13 Central Res Inst Of Electric Power Ind ショットキー接合型半導体装置
JP2005286197A (ja) * 2004-03-30 2005-10-13 Shindengen Electric Mfg Co Ltd 半導体装置およびその製造方法
JP4091931B2 (ja) * 2004-07-13 2008-05-28 新電元工業株式会社 SiC半導体装置およびSiC半導体装置の製造方法
EP1641029A1 (de) * 2004-09-27 2006-03-29 STMicroelectronics S.r.l. Verfahren zur Herstellung eines Schottky-Kontakts auf einem Halbleitersubstrat
JP2006120761A (ja) 2004-10-20 2006-05-11 Kansai Tlo Kk 半導体装置製造方法
JP2006210569A (ja) * 2005-01-27 2006-08-10 Shindengen Electric Mfg Co Ltd 半導体装置および半導体装置の製造方法
JP4814533B2 (ja) * 2005-02-25 2011-11-16 ローム株式会社 半導体装置およびその製造方法
JP4613682B2 (ja) 2005-05-09 2011-01-19 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2007115875A (ja) 2005-10-20 2007-05-10 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
KR101193453B1 (ko) * 2006-07-31 2012-10-24 비쉐이-실리코닉스 실리콘 카바이드 쇼트키 다이오드를 위한 몰리브덴 장벽 금속 및 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3884070B2 (ja) 1995-04-13 2007-02-21 インフィニオン テクノロジーズ アクチエンゲゼルシャフト 炭化ケイ素表面に電気接触部を形成する方法
JP2000164528A (ja) 1998-11-25 2000-06-16 Sanyo Electric Co Ltd ショットキ接合を有する炭化珪素半導体装置
JP3890311B2 (ja) 2002-03-28 2007-03-07 ローム株式会社 半導体装置およびその製造方法
JP2004172400A (ja) 2002-11-20 2004-06-17 Fujitsu Ltd ショットキーダイオード及びその製造方法

Also Published As

Publication number Publication date
JP2009094392A (ja) 2009-04-30
US8377811B2 (en) 2013-02-19
DE102008047159B4 (de) 2013-12-19
US20090098719A1 (en) 2009-04-16

Similar Documents

Publication Publication Date Title
DE102008047159B4 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE10257902B4 (de) Siliziumkarbid-Halbleiterbauteil und sein Herstellverfahren
DE102007047231B4 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE69616043T2 (de) Verfahren mit einem maskierungsschritt zur herstellung eines halbleiterbauelements mit einer sic halbleiterschicht
DE102009056453B4 (de) Siliciumcarbidhalbleitervorrichtung und Herstellungsverfahren dafür
DE102010042136B4 (de) Verfahren zur herstellung einer siliciumcarbidhalbleitervorrichtung und eine nach dem verfahren hergestellte halbleitervorrichtung
DE4226888C2 (de) Diamant-Feldeffekt-Transistor und Verfahren zu dessen Herstellung
DE112009004667B4 (de) Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
DE102011004408A1 (de) Halbleitervorrichtungsherstellungsverfahren
DE112013001821T5 (de) Siliciumcarbid-Halbleiterbauelement
DE69613674T2 (de) Verfahren zur herstellung eines ohmschen kontakts für eine halbleitervorrichtung
DE102013225320B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2808257B2 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE102010063806B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung
DE112013001927T5 (de) Herstellungsverfahren für eine Siliziumcarbid-Halbleitervorrichtung
DE102014205350B4 (de) Photoaktives Halbleiterbauelement sowie Verfahren zum Herstellen eines photoaktiven Halbleiterbauelementes
DE102011002398A1 (de) Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE112013001036T5 (de) SiC-Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE69028397T2 (de) Verfahren zur herstellung einer halbleitervorrichtung
EP2823505B1 (de) Verfahren zum erzeugen eines dotierbereiches in einer halbleiterschicht
DE102006025342B4 (de) Halbleitervorrichtung mit isoliertem Gate und Herstellungsverfahren dafür
DE112014004395T5 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE102005036551A1 (de) Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren davon
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE102017201550B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20140320

R084 Declaration of willingness to licence