DE112013001821T5 - Siliciumcarbid-Halbleiterbauelement - Google Patents

Siliciumcarbid-Halbleiterbauelement Download PDF

Info

Publication number
DE112013001821T5
DE112013001821T5 DE112013001821.7T DE112013001821T DE112013001821T5 DE 112013001821 T5 DE112013001821 T5 DE 112013001821T5 DE 112013001821 T DE112013001821 T DE 112013001821T DE 112013001821 T5 DE112013001821 T5 DE 112013001821T5
Authority
DE
Germany
Prior art keywords
region
metal layer
front surface
silicon carbide
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE112013001821.7T
Other languages
English (en)
Inventor
c/o Fuji Electric Co. Ltd. Imai Fumikazu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112013001821T5 publication Critical patent/DE112013001821T5/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine niedrigkonzentrierte n-Typ-Driftschicht (2) wird auf einem Siliciumcarbidsubstrat (1) abgelagert, um ein Halbleitersubstrat auszubilden, und eine erste Vorderflächen-Metallschicht (11), die einen Schottky-Kontakt mit dem Halbleitersubstrat ausbildet, wird auf einer Vorderfläche des Halbleitersubstrats ausgebildet. Ein äußeres umgebendes Ende der ersten Vorderflächen-Metallschicht (11) erstreckt sich auf eine isolierende Zwischendünnschicht (6), die einen Kantenteil abdeckt. Eine zweite Vorderflächen-Metallschicht (12), die eine Vorderflächenelektrode bildet, wird auf der ersten Vorderflächen-Metallschicht (11) ausgebildet. Wenn ein Teil der zweiten Vorderflächen-Metallschicht (12) durch Trockenätzen ausgebildet wird, wird die gesamte Vorderflächen-Metallschicht (11), die Schottky-Kontaktmetall sein wird, mit der zweiten Vorderflächen-Metallschicht (12) abgedeckt. Daher ist es möglich, das Erzeugen eines Ätzrückstands in einem Gestaltungsvorgang zum Bilden der zweiten Vorderflächen-Metallschicht (12) zu verhindern und eine Vorderflächen-Elektrodenstruktur mit hoher Zuverlässigkeit und ein Verfahren zur Fertigung eines Halbleiterbauelements bereitzustellen.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft ein Halbleiterbauelement, in dem Siliciumcarbid verwendet wird, und insbesondere ein Siliciumcarbid-Halbleiterbauelement mit einer hochzuverlässigen Vorderflächenelektrodenstruktur, die das gesamte Schottky-Kontaktmetall eines Kantenteils mit Vorderflächenelektrodenmetall abdeckt, um das Erzeugen eines Ätzrückstands zu verhindern.
  • STAND DER TECHNIK
  • In der einschlägigen Technik wurden Halbleiterbauelemente, die Silicium (Si) als Halbleitermaterial verwenden, hauptsächlich als Leistungsbauelemente verwendet. Jedoch hat Siliciumcarbid (SiC), das ein Halbleiter mit großer Bandlücke ist, physikalische Eigenschaften mit folgenden Werten:
    Wärmeleitfähigkeit, die dreimal höher als die von Silicium ist; höchste elektrische Feldstärke, die zehnmal höher als die von Silicium ist, und eine
    Elektronendriftgeschwindigkeit, die doppelt so hoch wie die von Silicium ist. Daher hat in den letzten Jahren jedes Institut Forschungen zur Anwendung von Leistungsbauelementen mit einer hohen Durchschlagspannung und geringem Verlust und Funktionsfähigkeit bei hohen Temperaturen durchgeführt.
  • In einer Struktur eines solchen Leistungsbauelements wurde hauptsächlich ein senkrechtes Halbleiterbauelement verwendet, in dem eine Rückflächenelektrode mit einer ohmschen Elektrode mit niedrigem Widerstand auf der Rückflächenseite eines Substrats vorgesehen ist. Die Rückflächenelektrode ist aus verschiedenen Materialien gefertigt und weist verschiedene Strukturen auf. Beispiele für die Strukturen sind z. B. ein Laminat aus einer Titan-(Ti-)Schicht, einer Nickel-(Ni-)Schicht und einer Silber-(Ag-)Schicht (siehe z. B. die folgende Patentschrift 1), oder es wurde ein Laminat aus einer Titanschicht, einer Nickelschicht und einer Gold-(Au-)Schicht vorgeschlagen (siehe z. B. die folgende Patentschrift 2).
  • In einem senkrechten Halbleiterbauelement unter Verwendung von SiC, das durch eine Schottky-Barrierendiode verkörpert ist, wurde das folgende Bauelement vorgeschlagen. Beispielsweise wird eine n-Typ-Driftschicht mit geringer Fremdatomkonzentration auf einer Hauptfläche eines SiC-Substrats abgelagert, das eine (0001)-Ebene als Hauptfläche aufweist. Die n-Typ-Driftschicht enthält einen Bereich A mit einer Struktur, in der nur ein erster Leitfähigkeitstyp vorgesehen ist, oder einer Struktur, in der der erste Leitfähigkeitstyp und ein zweiter Leitfähigkeitstyp periodisch vorgesehen sind, einen Bereich B des zweiten Leitfähigkeitstyps, der den Bereich A umgibt, und einen Bereich C des zweiten Leitfähigkeitstyps, der den Bereich B umgibt und eine vom Bereich B unterschiedliche Fremdatomkonzentration aufweist. In der Vorderflächenelektrode ist eine Metallschicht, die aus Aluminium (Al) oder Aluminiumlegierung gefertigt ist, an einem Schottky-Kontakt ausgebildet, um eine Elektrodenstruktur zu bilden.
  • Außerdem wurde ein Verfahren verwendet, in dem eine Nickelschicht auf der anderen Hauptfläche eines SiC-Substrats gebildet wird, die Nickelschicht erhitzt wird, um eine Nickelsilicidschicht zu bilden, und ein ohmscher Kontakt zwischen dem SiC-Substrat und der Nickelsilicidschicht gebildet wird (siehe z. B, die folgenden Patentschriften 1 und 2). Weiterhin wurde als Verfahren zum Ausbilden einer ohmschen Elektrode ein Verfahren vorgeschlagen, in dem eine Vielzahl von Metalldünnschichten auf einem SiC-Substrat ausbildet und dann ein Erhitzungsvorgang bei einer Temperatur von 700°C bis 1100°C, vorzugsweise ungefähr 800°C vorgenommen wird, um gute ohmsche Eigenschaften zu erzielen (siehe z. B. die folgende Patentschrift 3). Ferner offenbart die folgende Patentschrift 4 ein Verfahren, das einen Laserstrahl ausstrahlt, um eine ohmsche Elektrode auszubilden.
  • LISTE DER BEZUGSVERWEISE
  • PATENTSCHRIFT
    • Patentschrift 1: JP 2007-184571 A
    • Patentschrift 2: JP 2010-86999 A
    • Patentschrift 3: JP 2005-277240 A
    • Patentschrift 4: JP 2008-135611 A
    • Patentschrift 5: JP 2010-165838 A
  • OFFENBARUNG DER ERFINDUNG
  • DURCH DIE ERFINDUNG ZU LÖSENDES PROBLEM
  • In einem Verfahren zur Fertigung einer Schottky-Barrierendiode nach der einschlägigen Technik wird die Vorderflächenelektrode in einem sogenannten Lift-Off-Verfahren gebildet, das eine Metalldünnschicht auf einem Resist ausbildet, in dem ein Fensterteil ausgebildet ist, und dann den Resist entfernt (siehe z. B Patentschrift 5). Im Lift-Off-Verfahren ist es jedoch wahrscheinlich, dass ein Grat in einem Musterkantenteil erzeugt wird, der einen Elementdefekt verursacht. Daher ist das Lift-Off-Verfahren nicht vorzuziehen. Es ist vorzuziehen, die Metallschicht unter Verwendung eines Trockenätzverfahrens anstelle des Lift-Off-Verfahrens zu gestalten.
  • Wird die Metallschicht anhand des Trockenätzverfahrens gestaltet, wird ein während des Trockenätzens erzeugter Rückstand an einem Teil der Metallschicht angebracht und der Schottky-Kontakt, der nicht mit der Metallschicht bedeckt ist, liegt gegenüber Plasma frei und wird beschädigt, was wahrscheinlich einen Elementdefekt verursacht.
  • Die Erfindung wurde gemacht, um die Probleme der einschlägigen Technik zu lösen, und ein Ziel der Erfindung ist das Bereitstellen eines Siliciumcarbid-Halbleiterbauelements, das keinen Elementdefekt verursacht und von hoher Qualität ist.
  • MITTEL ZUR PROBLEMLÖSUNG
  • Die Erfinder haben intensive Forschungen angestellt, um das Ziel zu erreichen und entdeckten, das ein qualitativ hochwertiges Siliciumcarbid-Halbleiterbauelement erzielt wurde, indem der gesamte Schottky-Kontakt mit einer Metallschicht aus einem Aluminium oder einer Aluminiumlegierung abgedeckt wurde.
  • Die Erfindung wurde auf Grundlage der Ergebnisse gemacht und sieht Folgendes vor.
  • Um die oben erwähnten Probleme zu lösen und das Ziel der Erfindung zu erreichen, weist ein Siliciumcarbid-Halbleiterbauelement nach einem Aspekt der Erfindung die folgenden Eigenschaften auf. Ein Siliciumcarbid-Halbleitersubstrat enthält einen ersten Bereich mit einer Struktur, in der ein Bereich des ersten Leitfähigkeitstyp vorgesehen ist, oder einer Struktur, in der der Bereich des ersten Leitfähigkeitstyps und ein Bereich des zweiten Leitfähigkeitstyps periodisch vorgesehen sind, einen zweiten Bereich, der den ersten Bereich umgibt, und in dem ein Bereich des zweiten Leitfähigkeitstyps vorgesehen ist, einen dritten Bereich, der den zweiten Bereich umgibt und in dem ein Bereich des zweiten Leitfähigkeitstyps mit einer vom Bereich des zweiten Leitfähigkeitstyps des zweiten Bereichs unterschiedlichen Fremdatomkonzentration vorgesehen ist, und eine isolierende Zwischendünnschicht, die auf dem zweiten Bereich und dem dritten Bereich ausgebildet ist. Eine erste Metallschicht, die mindestens den ersten Bereich und eine zweite Metallschicht abdeckt, die auf der ersten Metallschicht ausgebildet ist, wird auf dem Siliciumcarbid-Halbleitersubstrat ausgebildet. Trockenätzen wird an einem Teil der zweiten Metallschicht durchgeführt und die zweite Metallschicht deckt die gesamte erste Metallschicht ab.
  • Im Siliciumcarbid-Halbleiterbauelement nach dem oben genannten Aspekt der Erfindung kann die erste Metallschicht eine Dünnschicht sein, die mindestens eine aus einer Titandünnschicht, einer Titanlegierungsdünnschicht, einer Nickeldünnschicht, einer Nickellegierungsdünnschicht oder einer Nickel-Titan-Legierungsdünnschicht enthält. Die zweite Metallschicht kann eine Aluminiumdünnschicht oder eine Aluminiumlegierungsdünnschicht sein.
  • Im Siliciumcarbid-Halbleiterbauelement nach dem oben genannten Aspekt der Erfindung kann die erste Metallschicht eine Dicke von 20 nm bis 200 nm betragen.
  • Im Siliciumcarbid-Halbleiterbauelement nach dem oben genannten Aspekt der Erfindung können ein äußeres umlaufendes Ende der ersten Metallschicht und ein äußeres umlaufendes Ende der zweiten Metallschicht im zweiten Bereich vorgesehen sein.
  • Im Siliciumcarbid-Halbleiterbauelement nach dem oben genannten Aspekt der Erfindung kann eine Schnittstelle zwischen dem ersten Bereich und der ersten Metallschicht einen Schottky-Kontakt ausbilden.
  • WIRKUNG DER ERFINDUNG
  • Gemäß der Erfindung ist es möglich, ein Verfahren zum Fertigen einer Vorderflächenelektrode für ein qualitativ hochwertiges Halbleiterbauelement, bei dem beim Ausbilden der Vorderflächenelektrode kein Ätzrückstand erzeugt wird, und ein Verfahren zum Fertigen eines Halbleiterbauelements bereitzustellen, das die Vorderflächenelektrode für ein Halbleiterbauelement enthält und hervorragende Eigenschaften aufweist.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Es zeigen:
  • 1 ein Diagramm, das Beispiele der Bereiche A bis C gemäß der Erfindung darstellt;
  • 2-1 eine Schnittzeichnung, die einen Vorgang zur Fertigung einer Schottky-Barrierendiode darstellt;
  • 2-2 eine Schnittzeichnung, die den Vorgang zur Fertigung der Schottky-Barrierendiode darstellt;
  • 2-3 eine Schnittzeichnung, die den Vorgang zur Fertigung der Schottky-Barrierendiode darstellt;
  • 2-4 eine Schnittzeichnung, die den Vorgang zur Fertigung der Schottky-Barrierendiode darstellt;
  • 2-5 eine Schnittzeichnung, die den Vorgang zur Fertigung der Schottky-Barrierendiode darstellt;
  • 2-6 eine Schnittzeichnung, die den Vorgang zur Fertigung der Schottky-Barrierendiode darstellt;
  • 2-7 eine Schnittzeichnung, die den Vorgang zur Fertigung der Schottky-Barrierendiode darstellt;
  • 3 eine Schnittzeichnung, die die Struktur eines Kantenteils in einem Vorgang zur Fertigung einer Schottky-Barrierendiode nach der einschlägigen Technik darstellt, und
  • 4 eine Schnittzeichnung, die die Struktur eines Kantenteils in einem Vorgang zur Fertigung einer erfindungsgemäßen Schottky-Barrierendiode darstellt.
  • VERFAHREN ZUR AUSFÜHRUNG DER ERFINDUNG
  • Ein erfindungsgemäßes Halbleiterbauelement enthält ein Halbleitersubstrat mit einem ersten Bereich A, einem zweiten Bereich B, der den ersten Bereich A umgibt, und einem dritten Bereich C, der den zweiten Bereich B umgibt. Der erste Bereich A hat eine Struktur, in der nur ein Bereich des ersten Leitfähigkeitstyps vorgesehen ist, oder eine Struktur, in der der Bereich des ersten Leitfähigkeitstyps und ein Bereich des zweiten Leitfähigkeitstyps periodisch vorgesehen sind. Der erste Bereich A wird vom zweiten Bereich B und dem dritten Bereich C umgeben. Ein Bereich des zweiten Leitfähigkeitstyps ist im zweiten Bereich B vorgesehen. Ein Bereich des zweiten Leitfähigkeitstyps mit einer vom Bereich des zweiten Leitfähigkeitstyps des zweiten Bereichs B unterschiedlicher Fremdatomkonzentration ist im dritten Bereich C vorgesehen. Eine isolierende Zwischendünnschicht ist auf dem zweiten Bereich B und dem dritten Bereich C in einer Vorderfläche des Halbleitersubstrats vorgesehen. Zusätzlich ist eine erste Metallablagerungs-Dünnschicht, die mindestens den ersten Bereich A abdeckt, und eine zweite Metallablagerungs-Dünnschicht, die auf der ersten Metallablagerungs-Dünnschicht ausgebildet ist, auf der Vorderfläche des Halbleitersubstrats vorgesehen. Im Halbleiterbauelement wird Trockenätzen an einem Teil der zweiten Metallablagerungs-Dünnschicht durchgeführt und die zweite Metallablagerungs-Dünnschicht deckt die gesamte erste Metallablagerungs-Dünnschicht ab.
  • Nachstehend werden bevorzugte Ausführungsformen der Erfindung unter Bezugnahme auf die beigefügten Zeichnungen ausführlich beschrieben. In der Beschreibung der folgenden Ausführungsformen und der begleitenden Zeichnungen werden die gleichen Komponenten durch gleiche Bezugszahlen gekennzeichnet, und deren Beschreibung wird nicht wiederholt. In der Beschreibung bedeutet bei der Bezeichnung eines Millerschen Index „–” einen Balken, der unmittelbar nach dem Symbol an einem Index angebracht ist, und ein vor dem Index angebrachter „–” bezeichnet einen negativen Index. 1 ist ein Diagramm, das Beispiele der ersten bis dritten Bereiche A bis C gemäß der Erfindung darstellt. Wie in 1 dargestellt, enthält das Halbleitersubstrat im erfindungsgemäßen Halbleiterbauelement den ersten Bereich A, den zweiten Bereich B, der den ersten Bereich A umgibt, und den dritten Bereich C, der den zweiten Bereich B umgibt. Der erste Bereich A hat die Struktur, in der nur der Bereich des ersten Leitfähigkeitstyps vorgesehen ist, oder die Struktur, in der der Bereich des ersten Leitfähigkeitstyps und der Bereich des zweiten Leitfähigkeitstyps periodisch vorgesehen sind. Der erste Bereich A wird vom zweiten Bereich B, der den Bereich des zweiten Leitfähigkeitstyps enthält, und vom dritten Bereich C umgeben, der den Bereich des zweiten Leitfähigkeitstyps mit einer vom Bereich des zweiten Leitfähigkeitstyps des zweiten Bereichs B verschiedenen Fremdatomkonzentration enthält. 1(a) stellt ein Beispiel dar, in dem nur der Bereich des ersten Leitfähigkeitstyps im ersten Bereich A vorgesehen ist, und 1(b) und 1(c) stellen ein Beispiel dar, in dem der Bereich des ersten Leitfähigkeitstyps und der Bereich des zweiten Leitfähigkeitstyps periodisch im ersten Bereich A vorgesehen sind. In der Erfindung können im ersten Bereich A der Bereich des ersten Leitfähigkeitstyps und der Bereich des zweiten Leitfähigkeitstyps periodisch angeordnet sein. Beispielsweise können der Bereich des ersten Leitfähigkeitstyps und der Bereich des zweiten Leitfähigkeitstyp in einer Streifenform angeordnet sein, die sich in einer senkrechten Richtung zu der Richtung erstreckt, in der der Bereich des ersten Leitfähigkeitstyps und der Bereich des zweiten Leitfähigkeitstyps auf einer Linie angeordnet sind, wie in 1(b) dargestellt. Alternativ kann der Bereich des ersten Leitfähigkeitstyps (oder der Bereich des zweiten Leitfähigkeitstyps) in einem Gitter angeordnet sein, und der Bereich des zweiten Leitfähigkeitstyps (oder der Bereich des ersten Leitfähigkeitstyps) kann vom gitterförmigen Bereich des ersten Leitfähigkeitstyps in einer Matrix angeordnet sein, wie in 1(b) dargestellt. Im Folgenden wird das erfindungsgemäße Halbleiterbauelement auf Grundlage eines Vorgangs zur Fertigung des Halbleiterbauelements beschrieben.
  • (Erste Ausführungsform)
  • 2-1 bis 2-7 sind Schnittzeichnungen, die einen Vorgang zur Fertigung einer Schottky-Barrierendiode darstellen. 2-1 bis 2-7 stellen einen Vorgang zur Fertigung eines Siliciumcarbid-Halbleiterbauelements nach einer ersten Ausführungsform der Erfindung dar. Ein Verfahren zur Fertigung des Siliciumcarbid-Halbleiterbauelements nach der ersten Ausführungsform wird folgendermaßen ausgeführt.
  • Zuerst wird, wie in (a) von 2-1 gezeigt, ein hochkonzentriertes n-Typ-Substrat (Siliciumcarbidsubstrat 1) vorbereitet, das mit Stickstoff bei beispielsweise 5 × 1018 cm–3 dotiert wird, eine Dicke von 350 μm aufweist und eine (0001)-Ebene als Hauptfläche hat. Dann wird, wie in (b) von 2-1 gezeigt, eine niedrigkonzentrierte n-Typ-Driftschicht 2, die mit Stickstoff bei beispielsweise 1,0 × 1016 cm–3 dotiert wird und eine Dicke von 10 μm aufweist, auf einer Hauptfläche des Siliciumcarbidsubstrats 1 aufgelagert. Somit wird ein Halbleitersubstrat mit der niedrigkonzentrierten n-Typ-Driftschicht 2 auf dem Siliciumcarbidsubstrat 1 ausgebildet. Nachstehend wird eine Oberfläche des Halbleitersubstrats nahe an der niedrigkonzentrierten n-Typ-Driftschicht 2 als Vorderfläche bezeichnet, und eine Oberfläche des Halbleitersubstrats nahe am Siliciumcarbidsubstrat 1 (der anderen Hauptfläche des Siliciumcarbidsubstrats 1) wird als Rückfläche bezeichnet.
  • Dann werden, wie in 2-2 beschrieben, Aluminiumionen in die Vorderfläche des Substrats von beispielsweise einer Ionenimplantationsvorrichtung implantiert, um selektiv einen p-Typ-Bereich 3 für eine Abschlussstruktur, einen p-Typ-Bereich 4 für eine Junction-Barrier-Schottky-(JBS-)Struktur und einen p-Typ-Bereich 5 für eine Junction-Termination-Extension-(JTE-)Struktur in einer Oberflächenschicht der niedrigkonzentrierten n-Typ-Driftschicht 2 (einer Oberflächenschicht, die dem Siliciumcarbidsubstrat 1 entgegengesetzt ist) auszubilden. Dann wird ein thermisches Aktivierungsverfahren in beispielsweise einer Argon-(Ar-)Atmosphäre bei einer Temperatur von 1650°C über 240 Sekunden durchgeführt, um die Aluminiumionen zu aktivieren, die implantiert wurden, um den P-Typ-Bereich 3 für eine Abschlussstruktur, den p-Typ-Bereich 4 für eine JBS-Struktur und den p-Typ-Bereich 5 für eine JTE-Struktur auszubilden. In der ersten in 2-2 dargestellten Ausführungsform, haben die ersten bis dritten Bereiche A bis C die in 1(b) dargestellte Struktur. Insbesondere enthält der erste Bereich A die niedrigkonzentrierte n-Typ-Driftschicht 2 und den p-Typ-Bereich 4 für eine JBS-Struktur, die durch Ionenimplantation ausgebildet wird und die Struktur hat, in der die niedrigkonzentrierte n-Typ-Driftschicht 2 und der p-Typ-Bereich 4 für eine JBS-Struktur periodisch angeordnet sind. Der zweite Bereich B enthält den p-Typ-Bereich 3 für eine Abschlussstruktur. Der dritte Bereich C enthält den p-Typ-Bereich 5 für eine JTE-Struktur.
  • Dann wird eine thermisch oxidierte Schicht mit einer Dicke von beispielsweise 50 nm auf der Vorderfläche des Halbleitersubstrats ausgebildet (auf der niedrigkonzentrierten n-Typ-Driftschicht 2), um eine Kontaminationsschicht zu entfernen, die auf der Vorderfläche des Substrats durch Aktivierung gebildet wird. Dann wird beispielsweise eine isolierende Zwischendünnschicht 6 mit einer Dicke von 0,5 μm auf der Oberfläche der niedrigkonzentrierten n-Typ-Driftschicht 2 ausgebildet.
  • Wie beispielsweise in 2-2 gezeigt, werden eine Nickel-(Ni-)Schicht mit einer Dicke von 50 nm und eine Titan-(Ti-)Schicht mit einer Dicke von 10 nm als eine erste Rückflächen-Metallschicht 7 auf der anderen Hauptfläche (Rückfläche) des Siliciumcarbidsubstrats 1 ausgebildet. Dann wird eine Hitzebehandlung vorgenommen, wobei beispielsweise eine Rapid-Thermal-Annealing-(RTR-)Vorrichtung verwendet wird. Insbesondere kann die Hitzebehandlung unter den Bedingungen von beispielsweise einer Temperaturanstiegsgeschwindigkeit von 1°C/Sekunde und einer Dauer von zwei Minuten bei einer Temperatur von 1050°C oder darüber, beispielsweise 1100°C, durchgeführt werden. Daher wird die in 2-2 dargestellte Rückflächen-Metallschicht 7 silicidiert und wie in 2-3 gezeigt in eine erste Rückflächen-Metallschicht 8 umgewandelt, und ein ohmscher Kontakt 9 mit geringem Widerstand wird zwischen der anderen Hauptfläche des Siliciumcarbidsubstrats 1 und der ersten Rückflächen-Metallschicht 8 ausgebildet.
  • Außerdem reagieren Ti in der Ti-Schicht, Ni in der Ni-Schicht und Silicium (Si) und Kohlenstoff (C) im Siliciumcarbidsubstrat 1 durch die Hitzebehandlung miteinander und bilden eine Schicht 10, die aus einem Material wie Ti-Silicid (TiSi), Ni-Silicid (NiSi), Ti-Carbid (TiC), einer Verbindung aus 3 Elementen Ti, Si und Kohlenstoff (TixSiyCz) oder Kombinationen daraus mit hoher Adhäsion an andere Materialien gefertigt ist, auf der Oberfläche der ersten Rückflächen-Metallschicht 8. Zusätzlich verbleibt in manchen Fällen, abhängig von den Bedingungen wie niedriger Behandlungstemperatur, nicht reagierender Kohlenstoff auf der Oberfläche der ersten Rückflächen-Metallschicht 8, die der Hitzebehandlung ausgesetzt wird (das heißt der Oberfläche von Schicht 10 mit hoher Adhäsion an andere Metallmaterialien), was nicht dargestellt ist.
  • Die folgenden Vorgänge werden in den Zeichnungen nicht dargestellt. Wird jedoch beispielsweise eine senkrechte Schottky-Barrierendiode (SBD) gefertigt, wird eine hohe Anzahl von Vorgängen ausgeführt, um eine Struktur wie einen Schottky-Kontakt auf einer Oberfläche (der Vorderfläche des Substrats) entgegengesetzt der Oberfläche zu fertigen, die dem erfindungsgemäßen Vorgang unterzogen wird. Dann wird beispielsweise, wie in 2-4 dargestellt, eine Ti-Dünnschicht als erste Vorderflächen-Metallschicht 11 mit einem Schottky-Übergang mit der niedrigkonzentrierten n-Typ-Driftschicht 2 ausgebildet, und die Temperatur steigt mit einer Temperaturanstiegsgeschwindigkeit von 8°C/Sekunde an und wird bei 500°C 5 Minuten lang aufrechterhalten, um den Schottky-Übergang auszubilden. Dann wird eine Al-Si-Dünnschicht mit einer Dicke von beispielsweise 5 μm als zweite Vorderflächen-Metallschicht 12 ausgebildet, die ein Bonding-Elektrodenpad sein wird, und Polyimid 13 wird auf der isolierenden Zwischendünnschicht 6 ausgebildet.
  • In dem in 2-4 schematisch dargestellten Diagramm ist das äußere umgebende Ende der ersten Vorderflächen-Metallschicht 11 auf dem p-Typ-Bereich 3 für eine Abschlussstruktur in einem Kantenteil angeordnet. In der Erfindung kann die erste Vorderflächen-Metallschicht 11 so ausgebildet sein, dass sie zumindest den ersten Bereich A (siehe 3, die unten beschrieben wird) abdeckt, und eine Schnittstelle zwischen dem ersten Bereich A und der ersten Vorderflächen-Metallschicht 11 kann den Schottky-Kontakt bilden. Außerdem ist es vorzuziehen, dass die Dicke der ersten Vorderflächen-Metallschicht 11 im Bereich von beispielsweise ca. 20 nm bis 200 nm liegt. Die erste Vorderflächen-Metallschicht 11 kann zusätzlich zur Titandünnschicht, eine Titanlegierungsdünnschicht, eine Nickeldünnschicht, eine Nickellegierungsdünnschicht oder eine Nickel-Titan-Legierungsdünnschicht sein. Die zweite Vorderflächen-Metallschicht 12 kann zusätzlich zur Al-Si-Dünnschicht eine Aluminiumdünnschicht oder eine Aluminiumlegierungsdünnschicht sein.
  • Dann wird beispielsweise die Rückfläche des Substrats anhand eines Umkehrsputterverfahrens bearbeitet, das ionisiertes Argon (Ar) kollidiert, um Fremdatome zu entfernen, und somit die Oberfläche reinigt. Daher wird Kohlenstoff, der ohne Reaktion verbleibt, oder ein Rückstand entfernt und die Schicht 10, die aus dem Material mit hoher Adhäsion an andere Metallmaterialien gefertigt ist, erscheint auf der Rückfläche der Rückfläche des Substrats, wie in 2-5 gezeigt. Unmittelbar nach der Bearbeitung der Rückfläche des Substrats wird eine zweite Rückflächen-Metallschicht 14 mit der Schicht 10 ausgebildet, die aus dem Material mit hoher Adhäsion an andere Metallmaterialen gefertigt ist, das von der Rückseite des Substrats frei liegt, wie in 2-6 gezeigt.
  • Beispielsweise wird die zweite Rückflächen-Metallschicht 14, sie sich nicht ablöst und einen geringen Widerstand hat, durch Ausbilden einer Ti-Dünnschicht 15 mit einer Dicke von beispielsweise 100 nm, einer Ni-Dünnschicht 16 mit einer Dicke von beispielsweise 500 nm und einer Au-Dünnschicht 17 mit einer Dicke von beispielsweise 200 nm auf der Oberfläche der Schicht 10 ausgebildet, die aus dem Material mit hoher Adhäsion an andere Metallmaterialen in einem Vakuum unter Verwendung einer Aufdampfungsvorrichtung gefertigt ist, wie in 2-7 gezeigt. Die zweite Rückflächen-Metallschicht 14 ist beispielsweise mit einem externen Bauelement verbunden.
  • 3 ist eine Schnittzeichnung, die die Struktur eines Kantenteils in einem Vorgang zur Fertigung einer Schottky-Barrierendiode nach der einschlägigen Technik darstellt. Die erste Vorderflächen-Metallschicht 11 wird in einem Fensterteil der isolierenden Zwischendünnschicht 6 ausgebildet, in der der Fensterteil ausgebildet ist. Es ist jedoch sehr schwierig, das äußere umgebende Ende der ersten Vorderflächen-Metallschicht 11 vollständig mit dem inneren Ende (dem Ende näher am ersten Bereich A) der isolierenden Zwischendünnschicht 6 so auszurichten, dass kein Siliciumteil zwischen der ersten Vorderflächen-Metallschicht 11 und der isolierenden Zwischendünnschicht 6 frei liegt. Daher erstreckt sich allgemein, wie in 3 dargestellt, das äußere umgebende Ende der ersten Vorderflächen-Metallschicht 11 auf die isolierende Zwischendünnschicht 6, die auf dem p-Typ-Bereich 3 für eine Abschlussstruktur ausgebildet ist. Die zweite Vorderflächen-Metallschicht 12 wird auf der ersten Vorderflächen-Metallschicht 11 ausgebildet. Das äußere umgebende Ende der zweiten Vorderflächen-Metallschicht 12 ist innerhalb des äußeren umgebenden Endes der ersten Vorderflächen-Metallschicht 11 angeordnet.
  • Wenn die zweite Vorderflächen-Metallschicht 12 ausgebildet wird, wird ein Schottky-Kontakt (erste Vorderflächen-Metallschicht 11) gestaltet und die zweite Vorderflächen-Metallschicht 12, die eine Vorderflächenelektrode sein wird, wird auf der gesamten Vorderfläche des Substrats ausgebildet, wie in 3 gezeigt. Dann wird eine Resistschicht auf der zweiten Vorderflächen-Metallschicht 12 ausgebildet und in einer vorgegeben Form gestaltet. Dann wird die zweite Vorderflächen-Metallschicht 12 unter Verwendung der Resistschicht als Maske gestaltet. Insbesondere wird die zweite Vorderflächen-Metallschicht 12 folgendermaßen gestaltet. Zuerst wird die zweite Vorderflächen-Metallschicht 12 5 Minuten lang in eine Phosphor-/Essig-/Salpetersäurelösung getaucht, die eine Fremdatomkonzentration von 50 und eine Lösungstemperatur von 60°C aufweist. Dann wird ein Trockenätzvorgang in einer Trockenätzvorrichtung unter den Bedingungen von beispielsweise 45 sccm CF4, 5 sccm O2, einem Druck von 33 Pa, einer Vorspannungsleistung von 150 W und einer Vorgangszeit von 30 Sekunden durchgeführt. Zu diesem Zeitpunkt wird ein Ätzrückstand erzeugt, und der Schottky-Kontakt liegt gegenüber Ätzplasma frei und wird beschädigt.
  • 4 ist eine Schnittzeichnung, die die Struktur eines Kantenteils in einem Vorgang zur Fertigung einer erfindungsgemäßen Schottky-Barrierendiode darstellt. In 4 erstreckt sich ähnlich wie in 3 das äußere umgebende Ende der ersten Vorderflächen-Metallschicht 11 auf die isolierende Zwischendünnschicht 6, die auf dem p-Typ-Bereich 3 für eine Abschlussstruktur im Kantenteil ausgebildet ist. Die zweite Vorderflächen-Metallschicht 12 wird auf der ersten Vorderflächen-Metallschicht 11 ausgebildet. Die erste Vorderflächen-Metallschicht 11 wird von der zweiten Vorderflächen-Metallschicht 12 abgedeckt. Das heißt, dass in der in 4 gezeigten erfindungsgemäßen Struktur der gesamte Schottky-Kontakt (erste Vorderflächen-Metallschicht 11) von der zweiten Vorderflächen-Metallschicht 12, die die Vorderflächenelektrode sein wird, abgedeckt wird. Daher ist es beim Gestalten der zweiten Vorderflächen-Metallschicht 12 möglich, das Erzeugen eines Ätzrückstands zu verhindern und ein Element mit hervorragenden Eigenschaften zu erzielen, während die Beschädigung der ersten Vorderflächen-Metallschicht 11 durch Plasma verhindert wird. Wie in 4 dargestellt, ist es in der Erfindung vorzuziehen, dass die äußeren umgebenden Enden von sowohl der ersten Vorderflächen-Metallschicht 11 als auch der zweiten Vorderflächen-Metallschicht 12 im zweiten Bereich B mit dem darin vorgesehenen Bereich des zweiten Leitfähigkeitstyps (dem p-Typ-Bereich 3 für eine Abschlussstruktur) angeordnet sind.
  • (Zweite Ausführungsform)
  • In der ersten Ausführungsform wurde der Fall beschrieben, in dem die SBD-Vorrichtung gefertigt wird. Es können jedoch auch andere Vorrichtungen, beispielsweise Vorderflächenstrukturen, wie MOS-Gates (Metall-Oxid-Halbleiter isolierte Gates) auf der Vorderflächenseite des Substrats gefertigt werden. Ein Siliciumcarbid-Halbleiterbauelement nach einer zweiten Ausführungsform weist mit Ausnahme der Vorderflächenstruktur des Siliciumcarbid-Halbleiterbauelements die gleiche Struktur wie das Siliciumcarbid-Halbleiterbauelement nach der ersten Ausführungsform auf. Daher kann in einem Vorgang zur Fertigung des Siliciumcarbid-Halbleiterbauelements nach der zweiten Ausführungsform das MOS-Gate beispielsweise ausgebildet werden, wenn die Vorderflächenstruktur im Vorgang zur Fertigung des Siliciumcarbid-Halbleiterbauelements nach der ersten Ausführungsform ausgebildet wird.
  • (Dritte Ausführungsform)
  • In der ersten Ausführungsform wird die (0001)-Ebene als Beispiel für die Hauptfläche des Siliciumcarbidsubstrats 1 vorgegeben. Es kann jedoch eine (000-1)-Ebene als Hauptfläche des Siliciumcarbidsubstrats 1 verwendet werden. Ein Siliciumcarbid-Halbleiterbauelement nach der dritten Ausführungsform weist mit Ausnahme des Siliciumcarbidsubstrats 1 die gleiche Struktur wie das Siliciumcarbid-Halbleiterbauelement nach der ersten Ausführungsform auf. Daher kann in einem Vorgang zur Fertigung des Siliciumcarbid-Halbleiterbauelements nach der zweiten Ausführungsform das Siliciumcarbidsubstrat 1 mit der (000-1)-Ebene als Hauptfläche im Vorgang zur Fertigung des Siliciumcarbid-Halbleiterbauelement nach der ersten Ausführungsform verwendet werden.
  • Die Ausführungsformen der Erfindung wurden oben ausführlich beschrieben. Die Erfindung ist jedoch nicht auf die oben beschriebenen Ausführungsformen beschränkt. Verschiedene Designs können geändert werden, solange sie nicht vom Rahmen und Geist der Erfindung abweichen. Außerdem wurden die Ausführungsformen der Erfindung mit Bezug auf die Schnittzeichnung beschrieben, in der eine gleichförmige Elektrode auf der gesamten Oberfläche des Substrats ausgebildet wird. Die Erfindung kann jedoch auch auf ein Siliciumcarbid-Halbleiterbauelement angewendet werden, in dem die Elektrode teilweise auf der Hauptfläche des Substrats ausgebildet ist, beispielsweise einen Kontakt für eine Merged-Pin-Schottky-(MPS-)Barrierendiode. In jeder der Ausführungsformen ist der erste Leitfähigkeitstyp ein n-Typ und der zweite Leitfähigkeitstyp ein p-Typ. In der Erfindung kann jedoch der erste Leitfähigkeitstyp ein p-Typ sein, und der zweite Leitfähigkeitstyp kann ein n-Typ sein. In diesem Fall kann die gleiche Wirkung erzielt werden wie oben beschrieben.
  • Bezugszeichenliste
    • 1
    SILICIUMCARBIDSUBSTRAT DES ERSTEN LEITFÄHIGKEITSTYPS
    2
    SILICIUMCARBID-EPITAXIAL-SCHICHT DES ERSTEN LEITFÄHIGKEITSTYP
    3
    FREMDATOMIMPLANTATIONSBEREICH DES ZWEITEN LEITFÄHIGKEITSTYPS (JBS)
    4
    FREMDATOMIMPLANTATIONSBEREICH DES ZWEITEN LEITFÄHIGKEITSTYPS (ABSCHLUSS)
    5
    FREMDATOMIMPLANTATIONSBEREICH DES ZWEITEN LEITFÄHIGKEITSTYPS (JTE)
    6
    ISOLIERENDE ZWISCHENDÜNNSCHICHT
    7
    ERSTE AUF DER ANDEREN HAUPTFLÄCHE AUSGEBILDETE METALLSCHICHT
    8
    ERSTE METALLSCHICHT NACH HITZEBEHANDLUNG
    9
    OHMSCHER ÜBERGANG
    10
    AUS MATERIAL MIT HOHER ADHÄSION AN ANDERES METALL GEFERTIGTE SCHICHT
    11
    ERSTE METALLSCHICHT (METALL FÜR SCHOTTKY-ÜBERGANG)
    12
    ZWEITE METALLSCHICHT (ELEKTRODENPAD)
    13
    POLYIMID
    14
    ZWEITE AUF DER ANDEREN HAUPTFLÄCHE AUSGEBILDETE METALLSCHICHT
    15
    Ti-SCHICHT
    16
    Ni-SCHICHT
    17
    Au-SCHICHT

Claims (5)

  1. Siliciumcarbid-Halbleiterbauelement, das Folgendes umfasst: ein Siliciumcarbid-Halbleitersubstrat, das einen ersten Bereich mit einer Struktur enthält, in der ein Bereich des ersten Leitfähigkeitstyp vorgesehen ist, oder einer Struktur, in der der Bereich des ersten Leitfähigkeitstyps und ein Bereich des zweiten Leitfähigkeitstyps periodisch vorgesehen sind, einen zweiten Bereich, der den ersten Bereich umgibt, und in dem ein Bereich des zweiten Leitfähigkeitstyps vorgesehen ist, einen dritten Bereich, der den zweiten Bereich umgibt und in dem ein Bereich des zweiten Leitfähigkeitstyps mit einer vom Bereich des zweiten Leitfähigkeitstyps des zweiten Bereichs unterschiedlichen Fremdatomkonzentration vorgesehen ist, und eine isolierende Zwischendünnschicht, die auf dem zweiten Bereich und dem dritten Bereich ausgebildet ist; eine erste Metallschicht, die mindestens den ersten Bereich abdeckt, und eine zweite Metallschicht, die auf der ersten Metallschicht ausgebildet ist, wobei die erste und die zweite Metallschicht auf dem Siliciumcarbid-Halbleitersubstrat ausgebildet sind, und wobei Trockenätzen an einem Teil der zweiten Metallschicht durchgeführt wird und die zweite Metallschicht die gesamte erste Metallschicht abdeckt.
  2. Siliciumcarbid-Halbleiterbauelement nach Anspruch 1, wobei die erste Metallschicht eine Dünnschicht ist, die mindestens eine aus einer Titandünnschicht, einer Titanlegierungsdünnschicht, einer Nickeldünnschicht, einer Nickellegierungsdünnschicht oder einer Nickel-Titan-Legierungsdünnschicht enthält, und die zweite Metallschicht eine Aluminiumdünnschicht oder eine Aluminiumlegierungsdünnschicht ist.
  3. Siliciumcarbid-Halbleiterbauelement nach Anspruch 1, wobei die erste Metallschicht eine Dicke von 20 nm bis 200 nm hat.
  4. Siliciumcarbid-Halbleiterbauelement nach Anspruch 1, wobei ein äußeres umlaufendes Ende der ersten Metallschicht und ein äußeres umlaufendes Ende der zweiten Metallschicht im zweiten Bereich vorgesehen sind.
  5. Siliciumcarbid-Halbleiterbauelement nach einem der Ansprüche 1 bis 4, wobei eine Schnittstelle zwischen dem ersten Bereich und der ersten Metallschicht einen Schottky-Kontakt ausbildet.
DE112013001821.7T 2012-03-30 2013-03-14 Siliciumcarbid-Halbleiterbauelement Ceased DE112013001821T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012082444A JP5928101B2 (ja) 2012-03-30 2012-03-30 ＳｉＣ半導体デバイスの製造方法
JP2012-082444 2012-03-30
PCT/JP2013/057311 WO2013146326A1 (ja) 2012-03-30 2013-03-14 炭化珪素半導体デバイス

Publications (1)

Publication Number Publication Date
DE112013001821T5 true DE112013001821T5 (de) 2015-03-12

Family

ID=49259590

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112013001821.7T Ceased DE112013001821T5 (de) 2012-03-30 2013-03-14 Siliciumcarbid-Halbleiterbauelement

Country Status (5)

Country Link
US (1) US9240451B2 (de)
JP (1) JP5928101B2 (de)
CN (1) CN104247024B (de)
DE (1) DE112013001821T5 (de)
WO (1) WO2013146326A1 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6202944B2 (ja) 2013-08-28 2017-09-27 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP6296445B2 (ja) * 2014-02-10 2018-03-20 ローム株式会社 ショットキーバリアダイオード
US9842738B2 (en) * 2014-04-09 2017-12-12 Mitsubishi Electric Corporation Method for manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device
JP6065154B2 (ja) * 2014-04-30 2017-01-25 三菱電機株式会社 炭化珪素半導体装置
JP6513339B2 (ja) * 2014-04-30 2019-05-15 三菱電機株式会社 炭化珪素半導体装置
JP6241572B2 (ja) 2015-04-14 2017-12-06 三菱電機株式会社 半導体装置
KR102382635B1 (ko) * 2016-06-09 2022-04-05 매그나칩 반도체 유한회사 전력 반도체의 웨이퍼 레벨 칩 스케일 패키지 및 제조 방법
JP6640131B2 (ja) * 2017-01-31 2020-02-05 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
CN110582853B (zh) 2017-05-12 2022-11-11 三菱电机株式会社 半导体装置和电力变换装置
DE112018006450T5 (de) * 2017-12-19 2020-09-03 Mitsubishi Electric Corporation Siliciumcarbid-halbleiteranordnung und leistungswandler
CN108682695B (zh) * 2018-08-07 2023-12-22 济南晶恒电子有限责任公司 一种大电流低正向压降碳化硅肖特基二极管芯片及其制备方法
CN109004023A (zh) * 2018-08-13 2018-12-14 济南晶恒电子有限责任公司 一种低成本碳化硅肖特基二极管芯片及其制备方法
CN112534584B (zh) 2018-08-17 2024-06-11 三菱电机株式会社 半导体装置以及电力变换装置
JP7283053B2 (ja) * 2018-11-09 2023-05-30 富士電機株式会社 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法
DE112019006756T5 (de) 2019-01-29 2021-10-14 Mitsubishi Electric Corporation Halbleiterelement und leistungswandlereinheit
JP6870119B2 (ja) * 2019-04-11 2021-05-12 三菱電機株式会社 半導体装置および電力変換装置
JP7258668B2 (ja) 2019-06-13 2023-04-17 三菱電機株式会社 半導体装置、及び、半導体装置の製造方法
CN110349839B (zh) * 2019-06-21 2021-03-12 全球能源互联网研究院有限公司 一种p/n型碳化硅欧姆接触的制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3127494B2 (ja) * 1991-07-17 2001-01-22 株式会社デンソー 半導体装置の電極形成方法
JP3588257B2 (ja) * 1998-07-21 2004-11-10 三洋電機株式会社 ショットキーバリアダイオード
JP3981028B2 (ja) * 2002-09-11 2007-09-26 株式会社東芝 半導体装置
JP4501488B2 (ja) 2004-03-26 2010-07-14 豊田合成株式会社 炭化珪素半導体のオーミック電極及びその製造方法
JP4186919B2 (ja) 2004-12-07 2008-11-26 三菱電機株式会社 半導体装置
JP2007184571A (ja) 2005-12-08 2007-07-19 Nissan Motor Co Ltd 炭化珪素半導体装置、炭化珪素半導体装置の製造方法、炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体及び炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法
US20070138482A1 (en) 2005-12-08 2007-06-21 Nissan Motor Co., Ltd. Silicon carbide semiconductor device and method for producing the same
JP4189415B2 (ja) * 2006-06-30 2008-12-03 株式会社東芝 半導体装置
JP2008135611A (ja) 2006-11-29 2008-06-12 Denso Corp 半導体装置の製造方法
JP2009094433A (ja) * 2007-10-12 2009-04-30 National Institute Of Advanced Industrial & Technology 炭化珪素装置
JP2009130266A (ja) 2007-11-27 2009-06-11 Toshiba Corp 半導体基板および半導体装置、半導体装置の製造方法
JP5369581B2 (ja) 2008-09-29 2013-12-18 住友電気工業株式会社 半導体デバイス用裏面電極、半導体デバイスおよび半導体デバイス用裏面電極の製造方法
JP5449786B2 (ja) 2009-01-15 2014-03-19 昭和電工株式会社 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP5525940B2 (ja) * 2009-07-21 2014-06-18 ローム株式会社 半導体装置および半導体装置の製造方法
JP2011176183A (ja) * 2010-02-25 2011-09-08 Toyota Motor Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US20150001554A1 (en) 2015-01-01
JP2013211503A (ja) 2013-10-10
CN104247024B (zh) 2017-08-22
CN104247024A (zh) 2014-12-24
JP5928101B2 (ja) 2016-06-01
US9240451B2 (en) 2016-01-19
WO2013146326A1 (ja) 2013-10-03

Similar Documents

Publication Publication Date Title
DE112013001821T5 (de) Siliciumcarbid-Halbleiterbauelement
DE102006050360B4 (de) Verfahren zum Erzeugen eines elektrischen Kontakts auf SiC
DE112015004093B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE102010042136B4 (de) Verfahren zur herstellung einer siliciumcarbidhalbleitervorrichtung und eine nach dem verfahren hergestellte halbleitervorrichtung
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE2925791C2 (de)
DE102009056453B4 (de) Siliciumcarbidhalbleitervorrichtung und Herstellungsverfahren dafür
DE102011086500B4 (de) Siliziumcarbid-Halbleitervorrichtung und deren Herstellungsverfahren
DE4226888C2 (de) Diamant-Feldeffekt-Transistor und Verfahren zu dessen Herstellung
DE102010063806B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung
DE112013006715T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE7233274U (de) Polykristalline siliciumelektrode fuer halbleiteranordnungen
DE102006028342A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE112014004717T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE10393777T5 (de) Halbleitervorrichtung und elektrischer Leistungswandler, Ansteuerungsinverter, Mehrzweckinverter und Höchstleistungs-Hochfrequenz-Kommunikationsgerät unter Verwendung der Halbleitervorrichtung
DE2436449C3 (de) Schottky-Diode sowie Verfahren zu ihrer Herstellung
DE102013225320A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112012002603T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102008047159A1 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE102013201076A1 (de) Gestalten einer grenzfläche zum optimieren von metall-iii-v-kontakten
DE112015005901B4 (de) Siliciumcarbid-Halbleiteranordnung und Verfahren zur Herstellung derselben
DE112006001280B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112015006381T5 (de) Halbleitereinheit und verfahren zur herstellung derselben
DE102014206572A1 (de) Siliziumcarbidhalbleitervorrichtung und herstellungsverfahren für dieselbe
DE102013107531A1 (de) Optoelektronischer Halbleiterchip

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final