DE102014206572A1 - Siliziumcarbidhalbleitervorrichtung und herstellungsverfahren für dieselbe - Google Patents

Siliziumcarbidhalbleitervorrichtung und herstellungsverfahren für dieselbe Download PDF

Info

Publication number
DE102014206572A1
DE102014206572A1 DE102014206572.0A DE102014206572A DE102014206572A1 DE 102014206572 A1 DE102014206572 A1 DE 102014206572A1 DE 102014206572 A DE102014206572 A DE 102014206572A DE 102014206572 A1 DE102014206572 A1 DE 102014206572A1
Authority
DE
Germany
Prior art keywords
substrate
silicon
semiconductor substrate
atom
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014206572.0A
Other languages
English (en)
Other versions
DE102014206572B4 (de
Inventor
Jun Kawai
Kazuhiko Sugiura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102014206572A1 publication Critical patent/DE102014206572A1/de
Application granted granted Critical
Publication of DE102014206572B4 publication Critical patent/DE102014206572B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02529Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048Making electrodes
    • H01L21/0485Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827Vertical transistors
    • H01L29/7828Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Siliziumcarbidhalbleitervorrichtung beinhaltet: ein Halbleitersubstrat (1, 2, 3a, 3b, 4a, 4b), das aus Siliziumcarbideinkristall gefertigt ist und eine Hauptoberfläche und eine Rückseite aufweist; und eine ohmsche Elektrode (11), die eine der Hauptoberfläche und der Rückseite des Halbleitersubstrats ohmsch kontaktiert. Eine Grenze zwischen der ohmschen Elektrode und der einen der Hauptoberfläche und der Rückseite des Halbleitersubstrats ist mit einem Element abgeschlossen, das eine größere Elektronegativität nach Pauling als Silizium und eine Bindungsenergie mit Silizium aufweist, die größer als eine Bindungsenergie von Si-H ist.

Description

  • Die vorliegende Offenbarung betrifft eine Siliziumcarbidhalbleitervorrichtung mit einer ohmschen Elektrode und ein Herstellungsverfahren für die Siliziumcarbidhalbleitervorrichtung.
  • Herkömmlicherweise ist es erforderlich, eine ohmsche Elektrode beispielsweise als eine Drainelektrode in einer vertikalen Leistungsvorrichtung (vertical power device) auszubilden, die ein Siliziumcarbidsubstrat (d. h. SiC-Substrat) aufweist. Die ohmsche Elektrode verbindet die Leistungsvorrichtung und eine elektrische Schaltung derart, dass ein Kontaktwiderstand zwischen dem SiC-Substrat und der ohmschen Elektrode wie beispielsweise der Drainelektrode reduziert ist.
  • Ein Verfahren zum Ausbilden der ohmschen Elektrode besteht darin, dass eine störstellendotierte (mit Verunreinigung dotierte) Schicht durch eine Ionenimplantationsverarbeitung ausgebildet wird und die Verunreinigung aktiviert wird. In diesem Fall wird eine Rückseitenelektrode durch eine nachfolgende Verarbeitung ausgebildet. Als Erstes wird eine Elektrode auf einer Vorderseite des SiC-Substrats ausgebildet, das eine vertikale Halbleitervorrichtung aufweist. Dann wird ein Harzfilm ausgebildet, um die Oberfläche des SiC-Substrats abzudecken, und ein Dünnfilm wird auf der Rückseite des SiC-Substrats ausgebildet. Eine Verunreinigung wird auf der Rückseite des SiC-Substrats implantiert. Dann wird ein Laserstrahl auf die Rückseite des SiC-Substrats abgestrahlt. Danach wird ein Metallfilm auf der Rückseite des SiC-Substrats ausgebildet, so dass die Elektrode auf der Rückseite ausgebildet ist.
  • Jedoch ist es nötig, das Substrat in der Ionenimplantationsverarbeitung über eine lange Zeit zu tempern. Ferner ist das Ionenimplantationsgerät teuer, und ferner sind die Kosten für eine Ionenimplantationsverarbeitung sehr hoch. Demzufolge ist es erforderlich, die ohmsche Elektrode ohne Ausführen der Ionenimplantationsverarbeitung auszubilden.
  • Als ein Verfahren zum Ausbilden der ohmschen Elektrode ohne Ausführen der Ionenimplantationsverarbeitung wird ein Verfahren in Erwägung gezogen, in dem ein Metallfilm auf dem SiC-Substrat ausgebildet und ein Laserstrahl auf das SiC-Substrat abgestrahlt wird. In diesem Fall wird die Rückseitenelektrode durch eine nachfolgende Verarbeitung ausgebildet. Als Erstes wird die Rückseite des SiC-Substrats geschliffen, so dass eine Konvexität und Konkavität auf der Rückseite mit einer Oberflächenrauigkeit (d. h. Ra) gleich oder größer als 10 Nanometer und gleich oder kleiner als 500 Nanometer ausgebildet wird. Dann wird der Metallfilm auf der Rückseite des Substrats ausgebildet. Danach wird der Laserstrahl auf die Rückseite des SiC-Substrats abgestrahlt.
  • Jedoch ist es in dem vorstehenden Verfahren notwendig, eine Schleifverarbeitung zum Aufrauen der Rückseite des SiC-Substrats auszuführen, so dass die Rückseite des Substrats aufgeraut ist. Somit kann die Rückseite beschädigt und demnach ein Bruch oder Riss in dem Substrat entstehen. Eine elektrische Eigenschaft und eine mechanische Eigenschaft des Substrats werden möglicherweise verschlechtert. Demzufolge ist es erforderlich, die ohmsche Elektrode ohne Schleifen der Rückseite zum Ausbilden der Konvexität und Konkavität auszubilden.
  • Im Hinblick auf die vorstehenden Punkte lehrt JP-A-2007-96263 (entspricht US 2007/0045631-A1 ) ein Verfahren zum Abschließen der Rückseite des SiC-Substrats mit einem Wasserstoffatom oder einer Hydroxylgruppe, um ein Elektron einfach zu versetzen. Die Rückseite des Substrats stellt eine Kontaktgrenze zur ohmschen Elektrode her.
  • Jedoch werden, wenn die Rückseite des Substrats mit dem Wasserstoffatom oder der Hydroxylgruppe wie in JP-A-2007-96263 beschrieben abgeschlossen wird und eine Sintertemperatur der ohmschen Elektrode gleich oder höher als 800°C ist, das Wasserstoffatom und die Hydroxylgruppe vom Substrat entfernt. Somit verschwindet der Abschlusseffekt, so dass die ohmsche Eigenschaft nicht erlangt wird.
  • Es ist eine Aufgabe der vorliegenden Offenbarung, ein Herstellungsverfahren einer SiC-Halbleitervorrichtung ohne Ausführen einer Störstellenionenimplantationsverarbeitung und Ausbilden einer Konvexität und Konkavität auf einer Basisoberfläche eines Substrats bereitzustellen, auf der eine ohmsche Elektrode ausgebildet wird. Die SiC-Halbleitervorrichtung zeigt einen exzellenten Abschlusseffekt, der bei einer Sinterverarbeitung nicht verschwindet. Ferner ist es eine weitere Aufgabe der vorliegenden Offenbarung, eine SiC-Halbleitervorrichtung mit einer ohmschen Elektrode bereitzustellen, die eine exzellente ohmsche Eigenschaft aufweist.
  • Gemäß einem ersten Aspekt der vorliegenden Offenbarung beinhaltet eine Siliziumcarbidhalbleitervorrichtung: ein Halbleitersubstrat, das aus Siliziumcarbideinkristall gefertigt ist und eine Hauptoberfläche und eine Rückseite aufweist; und eine ohmsche Elektrode, die eine der Hauptoberfläche und der Rückseite des Halbleitersubstrats ohmsch kontaktiert. Eine Grenze zwischen der ohmschen Elektrode und der einen der Hauptoberfläche und der Rückseite des Halbleitersubstrats ist mit einem Element abgeschlossen, das eine Elektronegativität nach Pauling aufweist, die größer als die von Silizium ist, und eine Bindungsenergie mit Silizium aufweist, die größer als eine Bindungsenergie von Si-H ist.
  • In der vorstehenden Vorrichtung werden das Element und die eine der Hauptoberfläche und der Rückseite des Halbleitersubstrats durch Ionenbonden verbunden, so dass ein Elektron auf der einen der Hauptoberfläche und der Rückseite des Halbleitersubstrats angeordnet wird. Somit steigt die Anzahl von Elektronen, die eine elektrische Ladung tragen, und demnach wird ein Versatz der elektrischen Ladung einfach ausgeführt. Somit wird ein Kontaktwiderstand reduziert.
  • Die Bindungsenergie zwischen dem Element und der einen der Hauptoberfläche und der Rückseite des Halbleitersubstrats ist ähnlich zu einer SiOx-Verbindung groß. Somit ist, sogar wenn das Substrat getempert wird, die Bindung zwischen dem Element und der einen der Hauptoberfläche und der Rückseite des Halbleitersubstrats stabil. Demzufolge wird, sogar wenn eine Tempertemperatur in einem Ausbildungsschritt der ohmschen Elektrode hoch ist, ein Abschlusseffekt aufrechterhalten, so dass die Reduzierung des Kontaktwiderstands erlangt wird.
  • Gemäß einem zweiten Aspekt der vorliegenden Offenbarung umfasst ein Herstellungsverfahren für eine Siliziumcarbidhalbleitervorrichtung, die ein Halbleitersubstrat, das aus Siliziumcarbideinkristall gefertigt ist und eine Hauptoberfläche und eine Rückseite aufweist; und eine ohmsche Elektrode beinhaltet, die eine der Hauptoberfläche und der Rückseite des Halbleitersubstrats ohmsch kontaktiert: Vorbereiten des Halbleitersubstrats; Abschließen der einen der Hauptoberfläche und der Rückseite des Halbleitersubstrats mit einem Element, das eine Elektronegativität nach Pauling, die größer als die von Silizium ist, und eine Bindungsenergie mit Silizium aufweist, die größer als eine Bindungsenergie von Si-H ist; Ausbilden eines Metallfilms auf der Rückseite des Halbleitersubstrats nach dem Abschließen; und Tempern des Metallfilms, um die ohmsche Elektrode nach dem Ausbilden des Metallfilms bereitzustellen.
  • In dem vorstehenden Verfahren stellt die ohmsche Elektrode, die auf einer der Hauptoberfläche und der Rückseite des Halbleitersubstrats ausgebildet ist, eine exzellente ohmsche Eigenschaft bereit. Somit ist es nicht notwendig, eine Störstellenionenimplantationsverarbeitung und eine Ausbildungsverarbeitung für eine Konvexität und Konkavität auf der einen der Hauptoberfläche und der Rückseite des Halbleitersubstrats auszuführen. Ferner verschwindet der Abschlusseffekt in einer Sinterverarbeitung nicht.
  • Die vorstehenden und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Offenbarung werden aus der nachfolgenden detaillierten Beschreibung in Zusammenschau mit den Zeichnungen ersichtlicher.
  • Es zeigen:
  • 1 ein Diagramm, das eine Querschnittsansicht eines vertikalen Leistungs-MOSFET gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung darstellt;
  • 2A bis 2D Diagramme, die eine Ausbildungsverarbeitung für eine Drainelektrode in der Halbleitervorrichtung darstellen;
  • 3A bis 3B Diagramme, die eine Änderung einer molekularen Struktur darstellt, wenn ein Fluoratom eine Rückseite eines N+-Substrats (Substrat eines N+-Leitfähigkeitstyps) abschließt;
  • 4 ein Diagramm, das ein XPS-Analyseergebnis der Rückseite des Substrats darstellt, wenn eine Oberflächenverarbeitungsschicht ausgebildet wird;
  • 5A ein Diagramm, das eine Fluorkonzentration in einer Tiefenrichtung ausgehend von der Rückseite des Substrats darstellt, die durch eine SIMS-Analyse vor Schleifen und Polieren erlangt wird;
  • 5B ein Diagramm, das eine Fluorkonzentration in einer Tiefenrichtung ausgehend von der Rückseite des Substrats nach Ausbilden einer Drainelektrode in einem Fall darstellt, in dem ein Ätzbetrag null Mikrometer ist;
  • 5C ein Diagramm, das eine Fluorkonzentration in einer Tiefenrichtung ausgehend von der Rückseite des Substrats nach Ausbilden einer Drainelektrode in einem Fall darstellt, in dem ein Ätzbetrag 0,3 Mikrometer ist;
  • 5D ein Diagramm, das eine Fluorkonzentration in einer Tiefenrichtung ausgehend von der Rückseite des Substrats nach Ausbilden einer Drainelektrode in einem Fall darstellt, in dem ein Ätzbetrag 0,5 Mikrometer ist;
  • 5E ein Diagramm, das eine Fluorkonzentration in einer Tiefenrichtung ausgehend von der Rückseite des Substrats nach Ausbilden einer Drainelektrode in einem Fall darstellt, in dem ein Ätzbetrag 0,7 Mikrometer ist; und
  • 6 ein Diagramm, das eine Änderung eines Kontaktwiderstands zwischen der Rückseite des Substrats und der Drainelektrode bezüglich einer Änderung einer Fluorkonzentration auf der Rückseite des Substrats darstellt.
  • (Erste Ausführungsform)
  • Eine Ausführungsform der vorliegenden Offenbarung wird mit Bezug auf die Zeichnungen erläutert. 1 zeigt eine Querschnittsansicht eines MOSFET eines planaren Typs als einen vertikalen Leistungs-MOSFET, der durch ein Herstellungsverfahren einer SiC-Halbleitervorrichtung gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung hergestellt wird. Der MOSFET wird angemessen für einen Inverter verwendet. Eine Struktur des vertikalen Leistungs-MOSFET wird mit Bezug auf 1 erläutert.
  • Ein N+-SiC-Substrat (SiC-Substrat eines N+-Leitfähigkeitstyps) als ein N+-Substrat 1 (Substrat 1 eines N+-Leitfähigkeitstyps) hat eine Hauptoberfläche 1a als eine Vorderseite und eine Rückseite 1b als eine Hinterseite, die der Hauptoberfläche 1a gegenüberliegt. Das Substrat 1 aus SiC gefertigt. Ferner beträgt eine Dicke des Substrats 1 350 Mikrometer. Eine N-Epitaxialschicht 2 als eine Epi-Schicht, die aus SiC gefertigt ist, ist auf der Hauptoberfläche 1a des Substrats 1 gestapelt. Die Epitaxialschicht 2 hat eine Dotierstoffkonzentration, die niedriger als die des Substrats 1 ist.
  • Zwei P-Basisregionen (Basisregionen des P-Leitfähigkeitstyps) 3a, 3b sind in einem vorbestimmten Bereich eines Oberflächenabschnitts der Epitaxialschicht 2 derart ausgebildet, dass die Basisregionen 3a, 3b voneinander beabstandet sind, und jede Basisregion 3a, 3b hat eine vorbestimmte Tiefe. Ferner sind zwei N+-Sourceregionen (Sourceregionen des N+-Leitfähigkeitstyps) 4a, 4b in einem Oberflächenabschnitt der Basisregionen 3a beziehungsweise 3b ausgebildet. Jede Basisregion 3a, 3b beinhaltet eine tiefe Basisschicht 30a, 30b mit einer Dicke, die größer als andere Abschnitte der Basisregion 3a, 3b ist. Die tiefe Basisschicht 30a, 30b überlappt auf der Sourceregion 4a, 4b nicht, so dass die tiefe Basisschicht 30a, 30b sich nicht unter der Sourceregion 4a, 4b befindet. Die tiefe Basisschicht 30a, 30b, die die große Dicke in der Basisregion 3a, 3b aufweist, hat eine Störstellenkonzentration, die größer als die Störstellenkonzentration anderer Abschnitte der Basisregion 3a, 3b ist, die die kleine Dicke aufweisen. Die tiefe Basisschicht 30a, 30b ist nicht in den anderen Abschnitten der Basisregion 3a, 3b ausgebildet. Somit tritt ein Lawinendurchbruch-Phänomen einfach auf.
  • Eine N-SiC-Schicht (SiC-Schicht eines N-Leitfähigkeitstyps) als eine Oberflächenkanalschicht 5 ist in einem Oberflächenabschnitt der Epitaxialschicht 2 und den Basisregionen 3a, 3b zwischen den Sourceregionen 4a ausgebildet. Die SiC-Schicht beinhaltet eine N-SiC-Schicht (SiC-Schicht eines N-Leitfähigkeitstyps) 5a und eine N+-SiC-Schicht (SiC-Schicht eines N+-Leitfähigkeitstyps) 5b. Insbesondere ist die SiC-Schicht in dem Oberflächenabschnitt der Epitaxialschicht 2 und der Basisregionen 3a, 3b angeordnet, um die Sourceregion 4a, 4b und die Epitaxialschicht 2 zu verbinden. Die SiC-Schicht funktioniert als eine Kanalausbildungsschicht in einem Vorrichtungsoberflächenabschnitt, wenn die Vorrichtung arbeitet. Die SiC-Schicht stellt eine Oberflächenkanalschicht 5 bereit.
  • Eine Dotierstoffkonzentration der N-SiC-Schicht 5a in der Oberflächenkanalschicht 5, die über der Basisregion 3a, 3b angeordnet ist, ist niedrig, beispielsweise in einem Bereich zwischen 1 × 1015 cm–3 und 1 × 1017 cm–3. Ferner ist die Dotierstoffkonzentration der N-SiC-Schicht 5a gleich oder kleiner als die Dotierstoffkonzentration der Epitaxialschicht 2 und der Basisregionen 3a, 3b. Somit wird der Ein-Widerstand reduziert.
  • Eine Konkavität 6a, 6b ist in einem Oberflächenabschnitt der P-Basisregion 3a, 3b an einer Position entsprechend der tiefen Basisschicht 30a, 30b ausgebildet. Die Basisregion 3a, 3b ist auf einem Boden der Konkavität 6a, 6b freigelegt. Somit beinhaltet ein Halbleitersubstrat das N+-Substrat 1, die N-Epitaxialschicht 2, die P-Basisregion 3a, 3b, die N+-Sourceregion 4a, 4b und dergleichen.
  • Ein aus Siliziumoxid gefertigter Gateisolierfilm ist auf der Oberflächenkanalschicht 5 und der Sourceregion 4a, 4b ausgebildet. Ferner ist eine Gateelektrode 8 auf dem Gateisolierfilm 7 ausgebildet. Die Gateelektrode 8 ist mit einem aus Siliciumoxid gefertigten Isolierfilm 9 bedeckt. Die Sourceelektrode 10 ist auf dem Isolierfilm 9 ausgebildet. Die Souceelektrode 10 kontaktiert die Sourceregion 4a, 4b und die Basisregion 3a, 3b. Eine Drainelektrode 11 ist auf einer Rückseite 1b des Substrats 1 ausgebildet. Die Drainelektrode 11 stellt eine ohmsche Elektrode bereit, die die Rückseite 1b des Substrats 1 ohmsch kontaktiert.
  • In der vorliegenden Ausführungsform entspricht die Drainelektrode 11 der ohmschen Elektrode. Alternativ kann die Sourceelektrode die ohmsche Elektrode gemäß der später beschriebenen Weise bereitstellen.
  • Als Nächstes wird ein Herstellungsverfahren des vertikalen Leistungs-MOSFET mit Bezug auf 2 erläutert. Eine grundlegende Verarbeitung des Herstellungsverfahrens des vertikalen Leistungs-MOSFET ist fast gleich einem herkömmlichen Verfahren. Eine Ausbildungsverarbeitung der Drainelektrode 11 in der vorliegenden Ausführungsform unterscheidet sich von dem herkömmlichen Verfahren, und deshalb wird die Ausbildungsverarbeitung der Drainelektrode 11 erläutert. 2 zeigt die Ausbildungsverarbeitung der Drainelektrode 11 in dem in 1 dargestellten vertikalen Leistungs-MOSFET. In 2 ist der Einfachheit halber eine Vorrichtungsstruktur des vertikalen Leistungs-MOSFET nicht dargestellt.
  • Als Erstes wird das N+-Substrat 1 derart vorbereitet, dass eine Vorrichtung in einer Hauptoberflächenseite des Substrats 1 ausgebildet wird, so dass die Sourceelektrode 10 und dergleichen in der Hauptoberflächenseite ausgebildet wird, wobei jedoch die Drainelektrode 11 nicht auf der Rückseite des Substrats 1 ausgebildet wird.
  • Danach wird die Rückseite 1b geschliffen und poliert, so dass das Substrat 1 ausgedünnt ist. Somit beträgt die Dicke des Substrats 1 350 Mikrometer. In diesem Fall wird ein Schritt zum Ausbilden der Konvexität und Konkavität auf der Rückseite 1b nicht ausgeführt. Demnach ist die Oberflächenrauigkeit (Ra) gleich oder kleiner als 10 Nanometer. Dann wird ein Schutzfilm zum Abdecken der Sourceelektrode 10 auf der Hauptoberfläche 1a des Substrats 1 ausgebildet. Der Schutzfilm deckt die Sourceelektrode 10 und dergleichen, die eine Oberflächenelektrode des Substrats 1 darstellt, ab. Der Schutzfilm ist aus einem Harzmaterial wie beispielsweise Polyimid gefertigt. Die Hauptoberfläche 1a des Substrats 1 wird durch den Schutzfilm geschützt. Dann werden die folgenden Schritte ausgeführt, so dass die Drainelektrode 11 auf der Rückseite 1b des Substrats 1 ausgebildet wird.
  • Insbesondere wird bei dem Schritt in 2A ein Oberflächenverarbeitungsschritt auf der Rückseite 1b des Substrats 1 ausgeführt, um die Rückseite 1b mit einem Atom abzuschließen, das eine Elektronegativität nach Pauling aufweist, die größer als die von Silizium ist, und eine Bindungsenergie mit Silizium aufweist, die größer als eine Bindungsenergie von Si-H ist. Das Abschlussatom ist beispielsweise Fluor (F), Chlor (Cl), Sauerstoff (O) und Stickstoff (N). Das Atom ist ionisiert, so dass ein Ionenplasma des Atoms erzeugt wird. Dann wird das Ionenplasma auf die Rückseite 1b des Substrats 1 abgestrahlt, so dass der Oberflächenverarbeitungsschritt ausgeführt wird. Somit wird eine Oberflächenverarbeitungsschicht 12 auf der Rückseite 1b des Substrats ausgebildet, und das Atom wie beispielsweise Halogen schließt die Oberflächenverarbeitungsschicht 12 ab.
  • Wenn beispielsweise die Oberflächenverarbeitungsschicht 12 mit dem Fluor abgeschlossen ist, wird ein Gas aus SF6 oder CF4 zusammen mit einem Gas aus Sauerstoff O2 in eine Kammer eines Plasmaätzgeräts eingeführt. Wie in 3A dargestellt ist, wird das Ionenplasma eines Fluoratoms und eines Sauerstoffatoms in der Kammer erzeugt, und das erzeugte Ionenplasma wird auf die Rückseite 1b abgestrahlt. Ferner wird der atmosphärische Druck in der Kammer eingestellt und, falls notwendig, ein Inertgas wie beispielsweise Argon in die Kammer eingeführt. Somit sind ein Siliziumatom und/oder ein Kohlenstoffatom auf der Rückseite 1b des Substrats 1 mit einem Fluoratom und/oder einem Sauerstoffatom verbunden, das von dem Ionenplasma bereitgestellt wird, so dass das Siliziumatom und das Kohlenstoffatom als SiFx und COx von der Rückseite 1b entfernt werden. Somit wird, wie in 3B dargestellt ist, eine freie Verbindung eines Siliziumatoms und eines Kohlenstoffatoms auf einem Abschnitt der Rückseite 1b erzeugt, von dem das Siliziumatom und das Kohlenstoffatom entfernt werden. Ferner wird das Fluoratom in dem Ionenplasma bei der freien Verbindung des Siliziumatoms und des Kohlenstoffatoms gefangen, so dass eine Verbindung (d. h. Si-F) zwischen Silizium und Fluor und eine Verbindung (d. h. C-F) zwischen Kohlenstoff und Fluor ausgebildet werden. Somit werden das Siliziumatom und das Kohlenstoffatom auf der Rückseite 1b des Substrats 1 mit dem Fluoratom abgeschlossen, so dass die Oberflächenverarbeitungsschicht 12 ausgebildet wird.
  • Die Rückseite 1b des Substrats 1 wird durch das XPS-Analyseverfahren analysiert, nachdem die Oberflächenverarbeitungsschicht 12 ausgebildet ist. Das XPS-Analyseergebnis wird wie in 4 dargestellt erlangt. In 4 werden Peaks, die von der Si-F-Verbindung und der C-F-Verbindung abgeleitet werden, beobachtet. Die Plasmaionenätzverarbeitung wird gemäß einer Abstrahlzeit des Plasmaions ausgeführt. Ungeachtet eines Vorliegens einer Ätzverarbeitung und eines Ätzbetrags werden die Peaks, die der Si-F-Verbindung und der C-F-Verbindung geschuldet sind, beobachtet. Somit werden das Siliziumatom und das Kohlenstoffatom auf der Rückseite 1b des Substrats 1 mit dem Fluoratom abgeschlossen.
  • Bei dem in 2B dargestellten Schritt wird eine Metalldünnfilmausbildungsverarbeitung derart ausgeführt, dass ein Metalldünnfilm 110 auf der Rückseite 1b des Substrats 1 ausgebildet wird, deren Oberfläche bei dem Schritt in 2A verarbeitet wird. Beispielsweise werden ein Molybdän(Mo)-Element und ein Nickel(Ni)-Element abwechselnd auf der Rückseite 1b des Substrats 1 evaporiert, so dass der Metalldünnfilm 110 auf der Rückseite 1b ausgebildet wird. Beispielsweise ist die Dicke des Metalldünnfilms 110 gleich oder größer als 10 Nanometer.
  • Bei dem Schritt in 2C wird der Laserstrahl auf den Metalldünnfilm 110 abgestrahlt, so dass die Elektrodenausbildungsverarbeitung ausgeführt wird. Insbesondere wird ein LD-Anregungslaser (LD excitation laser) mit einer wesentlichen Wellenlänge von 1064 Nanometer verwendet, und die Wellenlänge des Laserstrahls wird durch einen Wellenlängenwandlungsadapter gewandelt, so dass eine Triple-Welle mit einer Wellenlänge von 355 Nanometer erzeugt wird. Der Laserstrahl 50 mit der Wellenlänge von 355 Nanometer tastet die Rückseite 1b des Substrats 1 so ab, dass der Laserstrahl 50 auf die Rückseite 1b abgestrahlt wird. In diesem Fall kann der Laserstrahl 50 nur auf einen Teil der Rückseite 1b, auf dem der Metalldünnfilm 110 ausgebildet ist, durch ein Abtastverfahren oder ein Maskierverfahren abgestrahlt werden. Gemäß dem Lasertemperverfahren reagiert das Metallatom wie beispielsweise Molybdän und Nickel zum Bereitstellen des Metalldünnfilms 110 mit Silizium und Kohlenstoff in dem Substrat 1, so dass Metallsilicid wie beispielsweise Nickelsilicid und Metallkarbid wie beispielsweise Molybdänkarbid erzeugt werden. Wie in 2D dargestellt ist, wird eine Metallschicht 111 mit niedrigem Widerstand einschließlich der Metallsilicidschicht und einer Metallkarbidschicht ausgebildet.
  • Somit ist der vertikale Leistungs-MOSFET in 1 vervollständigt. Gemäß der vorstehenden Verarbeitung wird die Drainelektrode 11 einschließlich des Metalldünnfilms 110 und der Metallschicht 11 mit niedrigem Widerstand ausgebildet. Somit wird die Drainelektrode 11 als die ohmsche Elektrode, die die exzellente ohmsche Eigenschaft aufweist, in einer Niedrigtemperaturverarbeitung ohne Verwendung einer Störstellendotierschicht ausgebildet. Obwohl die Temperatur der Oberflächenvorrichtung in einem herkömmlichen Temperverfahren mehr als 1000°C ansteigt, ist die Temperatur der Oberflächenvorrichtung in dem vorstehenden Verfahren gemäß der vorliegenden Ausführungsform gleich oder niedriger als 100°C in dem vorstehenden Verfahren gemäß der vorliegenden Ausführungsform.
  • Es wird ein Kontaktwiderstand zwischen der Rückseite 1b und der Drainelektrode 11 in dem vertikalen Leistungs-MOSFET, der in dem vorstehenden Verfahren hergestellt wird, gemessen. Insbesondere wird eine Beziehung des Kontaktwiderstands zwischen der Rückseite 1b und der Drainelektrode 11 mit der Fluorkonzentration auf der Rückseite 1b in einem Fall, in dem das Siliziumatom und das Kohlenstoffatom auf der Rückseite 1b des Substrats 1 mit dem Fluoratom abgeschlossen sind, und in einem Fall untersucht, in dem das Siliziumatom und das Kohlenstoffatom auf der Rückseite 1b des Substrats 1 nicht mit dem Fluoratom abgeschlossen sind. Ferner wird die Rückseite 1b des Substrats 1 durch das SIMS-Analyseverfahren vor dem Schleifen und Polieren analysiert, und die Rückseite 1b wird durch das SIMS-Analyseverfahren, nachdem die Drainelektrode 11 ausgebildet ist, analysiert. Die Fluorkonzentration in dem Substrat 1 vor dem Schleifen und Polieren und eine Änderung der Fluorkonzentration bezüglich des Ätzbetrags des Ionenplasmas, d. h. die Fluorkonzentration in einer Tiefenrichtung ausgehend von der Rückseite 1b, werden gemessen. Ferner wird der Kontaktwiderstand zwischen der Rückseite 1b und der Drainelektrode 11, nachdem die Drainelektrode 11 ausgebildet ist, bezüglich der Fluorkonzentration gemessen.
  • Das Plasmaion wird unter einer Erzeugungsbedingung, dass das CF6-Gas in die Kammer des Plasmaätzgeräts mit 20 sccm eingeführt wird, das O2-Gas mit 20 sccm eingeführt wird und das Ar-Gas mit 50 sccm eingeführt wird, erzeugt, so dass der atmosphärische Druck auf 1,5 Pa festgelegt wird. Die Leistung der Energiequelle beträgt 800 W, und die Leistung einer Vorspannungsenergiequelle beträgt 50 W. Tritt das Ätzphänomen auf, wird das Ätzen unter der Ätzbedingung, dass die Ätzrate 200 Nanometer pro Minute ist, ausgeführt, und die Ätzverarbeitungszeit wird auf 1,5 Minuten, 2,5 Minuten oder 3,5 Minuten festgelegt. 5A bis 5E zeigen die Ergebnisse. Je tiefer die Tiefe ausgehend von einer obersten Oberfläche der Rückseite 1b ist, umso niedriger ist die Fluorkonzentration, so dass die Fluorkonzentration umgekehrt proportional zur Tiefe ist. Hier ist die Fluorkonzentration auf der obersten Oberfläche als die Fluorkonzentration auf der Rückseite 1b definiert. Gemäß dem Analyseergebnis ist die Fluorkonzentration in einem Fall, in dem die Ionenplasmaverarbeitung ausgeführt wird, höher als in einem Fall, in dem die Ionenplasmaätzverarbeitung nicht ausgeführt wird. Ferner ist die Fluorkonzentration in einem Fall, in die Ionenplasmaätzverarbeitung ausgeführt wird, viel höher als in einem Fall, in die die Ionenplasmaätzverarbeitung nicht ausgeführt wird. Der Kontaktwiderstand zwischen der Rückseite 1b und der Drainelektrode 11 in einem Muster, das durch das SIMS-Analyseverfahren analysiert wird, wird gemessen.
  • Als ein Ergebnis ist, wie in 6 dargestellt ist, der Kontaktwiderstand klein, wenn das Siliziumatom und das Kohlenstoffatom auf der Rückseite 1b mit dem Fluoratom abgeschlossen sind. Je höher die Fluorkonzentration ist, umso kleiner ist der Kontaktwiderstand, so dass der Kontaktwiderstand umgekehrt proportional zur Fluorkonzentration ist. Insbesondere wenn die Fluorkonzentration gleich oder höher als 1 × 1019 Atom/cm3 ist, ist der Kontaktwiderstand gleich oder kleiner als 1 × 10–4 Ohm·cm2, so dass der Kontaktwiderstand ausreichend klein ist. In diesem Fall zeigt die Vorrichtung die exzellente ohmsche Eigenschaft.
  • Die Elektronegativität des Fluors ist 4,0, und demnach ist die Elektronegativität des Fluors größer als die von Silizium, das die Elektronegativität von 1,9 aufweist. Somit ist das Fluoratom mit dem Siliziumatom oder dem Kohlenstoffatom auf der Rückseite 1b durch Ionenbonden verbunden. Wenn das Fluoratom die Rückseite 1b abschließt, wird ein Elektron auf der Rückseite 1b angeordnet. Somit wird die Anzahl von Elektronen, die eine elektrische Ladung tragen, größer, so dass der Versatz der Ladung einfach ausgeführt wird. In diesem Fall wird der Kontaktwiderstand niedriger. Ferner ist die Bindungsenergie zwischen Silizium und Fluor (d. h. Si-F) groß, ähnlich wie die Bindungsenergie zwischen Silizium und Sauerstoff (d. h. SiOx). Somit ist, sogar, wenn das Substrat 1 getempert wird, die Bindung zwischen Silizium und Fluor stabil. Demzufolge ist die Bindungsenergie von Silizium und Fluor in einem Fall, in dem die Rückseite 1b mit Fluor abgeschlossen wird, größer als die Bindungsenergie von Silizium und Wasserstoff (d. h. Si-H) in einem Fall, in dem die Rückseite 1b mit dem Wasserstoff oder der Hydroxylgruppe gemäß einem herkömmlichen Verfahren abgeschlossen wird. Somit wird, sogar wenn die Tempertemperatur, bei der die Drainelektrode 11 die ohmsche Elektrode wird, hoch ist, der Abschlusseffekt aufrechterhalten. Somit wird, sogar wenn die Tempertemperatur hoch ist, der Reduzierungseffekt des Kontaktwiderstands, der dem Abschluss mit dem Fluoratom geschuldet ist, erlangt.
  • Hier wird die Rückseite 1b wird mit dem Fluoratom als ein Beispiel von Halogen in der vorliegenden Ausführungsform abgeschlossen. Alternativ kann die Rückseite 1b mit einem anderen Halogenatom wie beispielsweise einem Chloratom abgeschlossen werden. In diesem Fall werden die gleichen Wirkungen erlangt. Wenn die Fluorkonzentration gleich oder größer als 1 × 1019 Atom/cm3 in einem Fall ist, in dem das Siliziumatom und das Kohlenstoffatom auf der Rückseite 1b mit dem Fluoratom abgeschlossen sind, wird der Kontaktwiderstand stark reduziert. Hierbei ist die Fluorkonzentration zum Abschließen der Rückseite 1b physikalisch begrenzt. Die obere Grenze der Fluorkonzentration liegt bei ungefähr 1 × 1022 Atom/cm3. Demzufolge hat, wenn die Fluorkonzentration in einem Bereich zwischen 1 × 1019 Atom/cm3 und 1 × 1022 Atom/cm3 ist, die Vorrichtung die sehr exzellente ohmsche Eigenschaft.
  • Das Herstellungsverfahren für die Halbleitervorrichtung beinhaltet einen Oberflächenverarbeitungsschritt zum Abschließen der Rückseite 1b des Substrats 1 mit einem Element, das eine Elektronegativität nach Pauling aufweist, die größer als die von Silizium ist, und eine Bindungsenergie mit Silizium aufweist, die größer als eine Bindungsenergie von Si-H ist. Nachdem der Oberflächenverarbeitungsschritt ausgeführt ist, wird die Drainelektrode 11 ausgebildet. Somit stellt die Drainelektrode 11 auf der Rückseite 1b die ohmsche Elektrode mit der exzellenten ohmschen Eigenschaft bereit.
  • Demzufolge verschwindet ohne Verwenden der Störstellendotierschicht und ferner ohne Ausbilden der Konvexität und Konkavität mit der Oberflächenrauigkeit Ra, die gleich oder größer als 10 Nanometer ist, in der Schleifverarbeitung in dem Herstellungsverfahren der SiC-Halbleitervorrichtung der Abschlusseffekt nicht in der Sinterverarbeitung.
  • In der SiC-Halbleitervorrichtung, die in dem vorstehenden Verfahren hergestellt wird, schließt das Element, das eine Elektronegativität nach Pauling aufweist, die größer als die von Silizium ist, und eine Bindungsenergie mit Silizium aufweist, die größer als eine Bindungsenergie von Si-H ist, die Rückseite 1b an der Grenze zwischen der Rückseite 1b und der Drainelektrode 11 ab. Demzufolge wird die Drainelektrode 11, die auf der Rückseite 1b ausgebildet ist, die ohmsche Elektrode, die die exzellente ohmsche Eigenschaft aufweist.
  • (Weitere Ausführungsformen)
  • In der vorstehenden Ausführungsform wird der Leistungs-MOSFET hergestellt. Jedoch ist dies lediglich ein Beispiel. Somit kann die SiC-Halbleitervorrichtung andere Vorrichtungsstrukturen wie die einer Diode und eines IGBT aufweisen.
  • In der vorstehenden Ausführungsform wird ein Verfahren zum Abschließen der Rückseite 1b mit einem Halogenelement unter Verwendung eines Ionenplasmas ausgeführt. Alternativ kann das Verfahren auf andere Arten ausgeführt werden. Beispielsweise kann das Abschlussverfahren durch ein Laserablationsverfahren in einer Halogenatmosphäre, ein ICP(ion cluster plasma)-Verfahren, ein Ätzverfahren oder dergleichen ausgeführt werden.
  • Bei dem Schritt in 2B wird der Metalldünnfilm 110 durch ein Evaporationsverfahren abgeschieden. Alternativ kann der Metalldünnfilm 110 durch ein CVD-Verfahren, ein Beschichtungs- oder Anbringungsverfahren, ein Elektroplattierverfahren oder dergleichen ausgebildet werden.
  • Bei dem Schritt in 2C wird der Laserstrahl durch eine LD-Anregungslaservorrichtung erzeugt. Alternativ kann der Laser durch eine KrF-Excimerlaservorrichtung, eine Halbleiterlaservorrichtung, eine YAG-Laservorrichtung, eine Gaslaservorrichtung oder dergleichen erzeugt werden.
  • Der Metalldünnfilm 110 kann aus Titan (Ti), Molybdän (Mo), Wolfram (W), Tantal (Ta) oder dergleichen gefertigt sein, die ein Silicid und/oder ein Karbid zusätzlich zu Molybdän und Nickel erzeugen. Wenn beispielsweise der Metalldünnfilm 110 aus Ti gefertigt ist und die Drainelektrode 11 bei den Schritten in 2A bis 2D ausgebildet wird, wird die Rückseite 1b durch ein Auger-Analyseverfahren analysiert. Gemäß dem Auger-Analyseergebnis wird bestätigt, dass ein Titansilicid erzeugt wird. Somit wird, sogar wenn der Metalldünnfilm 110 aus einem metallischen Material wie beispielsweise Titan außer Mo und Ni gefertigt ist, das die Metallschicht 111 mit einem niedrigen Widerstand bereitstellt, die eine Metallsilicidschicht und/oder eine Metallcarbidschicht aufweist, der Widerstand der Drainelektrode 11 reduziert.
  • In der vorstehenden Ausführungsform ist die Drainelektrode 11 auf der Rückseite 1b als die ohmsche Elektrode ausgebildet. Alternativ können andere ohmsche Elektroden, die auf einer Hauptoberfläche oder einer Rückseite eines Halbleitersubstrats, die aus SiC-Einkristall gefertigt ist, durch das vorstehende Verfahren gemäß der vorliegenden Ausführungsform hergestellt werden.
  • Während die vorliegende Offenbarung mit Bezug auf ihre Ausführungsformen erläutert wurde, ist es ersichtlich, dass die Offenbarung nicht auf die Ausführungsformen und Konstruktionen beschränkt ist. Die vorliegende Offenbarung soll unterschiedliche Modifikationen und äquivalente Anordnungen abdecken. Darüber hinaus sind neben den unterschiedlichen Kombinationen und Konfigurationen weitere Kombinationen und Konfigurationen, die mehr, weniger oder nur ein einzelnes Element beinhalten, ebenso innerhalb des Geists der Lehre und des Umfangs der vorliegenden Offenbarung.
  • Die Erfindung lässt sich folgendermaßen zusammenfassen. Eine Siliziumcarbidhalbleitervorrichtung beinhaltet: ein Halbleitersubstrat, das aus Siliziumcarbideinkristall gefertigt ist und eine Hauptoberfläche und eine Rückseite aufweist; und eine ohmsche Elektrode, die eine der Hauptoberfläche und der Rückseite des Halbleitersubstrats ohmsch kontaktiert. Eine Grenze zwischen der ohmschen Elektrode und der einen der Hauptoberfläche und der Rückseite des Halbleitersubstrats ist mit einem Element abgeschlossen, das eine größere Elektronegativität nach Pauling als Silizium und eine Bindungsenergie mit Silizium aufweist, die größer als eine Bindungsenergie von Si-H ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2007-96263 A [0007, 0008]
    • US 2007/0045631- A1 [0007]

Claims (7)

  1. Siliziumcarbidhalbleitervorrichtung, aufweisend: ein Halbleitersubstrat (1, 2, 3a, 3b, 4a, 4b), das aus Siliziumcarbideinkristall gefertigt ist und eine Hauptoberfläche und eine Rückseite aufweist; und eine ohmsche Elektrode (11), die eine der Hauptoberfläche und der Rückseite des Halbleitersubstrats (1, 2, 3a, 3b, 4a, 4b) ohmsch kontaktiert, wobei eine Grenze zwischen der ohmschen Elektrode (11) und der einen der Hauptoberfläche und der Rückseite des Halbleitersubstrats (1, 2, 3a, 3b, 4a, 4b) mit einem Element abgeschlossen ist, das eine Elektronegativität nach Pauling aufweist, die größer als die von Silizium ist, und eine Bindungsenergie mit Silizium aufweist, die größer als eine Bindungsenergie von Si-H ist.
  2. Siliziumcarbidhalbleitervorrichtung gemäß Anspruch 1, dadurch gekennzeichnet, dass das Element ein Halogenelement ist.
  3. Siliziumcarbidhalbleitervorrichtung gemäß Anspruch 2, dadurch gekennzeichnet, dass eine Konzentration des Halogenelements in einem Bereich zwischen 1 × 1019 Atom/cm3 und 1 × 1022 Atom/cm3 ist.
  4. Herstellungsverfahren für eine Siliziumcarbidhalbleitervorrichtung, die ein Halbleitersubstrat (1, 2, 3a, 3b, 4a, 4b), das aus Siliziumcarbideinkristall gefertigt ist und eine Hauptoberfläche und eine Rückseite aufweist; und eine ohmsche Elektrode (11) beinhaltet, die eine der Hauptoberfläche und der Rückseite des Halbleitersubstrats (1, 2, 3a, 3b, 4a, 4b) ohmsch kontaktiert, wobei das Herstellungsverfahren umfasst: Vorbereiten des Halbleitersubstrats (1, 2, 3a, 3b, 4a, 4b); Abschließen der einen der Hauptoberfläche und der Rückseite des Halbleitersubstrats (1, 2, 3a, 3b, 4a, 4b) mit einem Element, das eine Elektronegativität nach Pauling, die größer als die von Silizium ist, und eine Bindungsenergie mit Silizium aufweist, die größer als eine Bindungsenergie von Si-H ist; Ausbilden eines Metallfilms auf der Rückseite des Halbleitersubstrats (1, 2, 3a, 3b, 4a, 4b) nach dem Abschließen; und Tempern des Metallfilms, um die ohmsche Elektrode (11) nach dem Ausbilden des Metallfilms bereitzustellen.
  5. Herstellungsverfahren gemäß Anspruch 4, dadurch gekennzeichnet, dass das Element ein Halogenelement ist.
  6. Herstellungsverfahren gemäß Anspruch 5, dadurch gekennzeichnet, dass beim Abschließen eine Konzentration des Halogenelements in einem Bereich zwischen 1 × 1019 Atom/cm3 und 1 × 1022 Atom/cm3 ist.
  7. Herstellungsverfahren gemäß einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, dass beim Tempern des Metallfilms der Metallfilm durch einen Laserstrahl getempert wird.
DE102014206572.0A 2013-04-08 2014-04-04 Siliziumcarbidhalbleitervorrichtung und herstellungsverfahren für dieselbe Active DE102014206572B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013080433A JP5920275B2 (ja) 2013-04-08 2013-04-08 炭化珪素半導体装置およびその製造方法
JP2013-80433 2013-04-08

Publications (2)

Publication Number Publication Date
DE102014206572A1 true DE102014206572A1 (de) 2014-10-09
DE102014206572B4 DE102014206572B4 (de) 2022-01-13

Family

ID=51567748

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014206572.0A Active DE102014206572B4 (de) 2013-04-08 2014-04-04 Siliziumcarbidhalbleitervorrichtung und herstellungsverfahren für dieselbe

Country Status (3)

Country Link
US (1) US9105558B2 (de)
JP (1) JP5920275B2 (de)
DE (1) DE102014206572B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160103786A (ko) * 2015-02-25 2016-09-02 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
JP6737987B2 (ja) * 2016-11-28 2020-08-12 株式会社デンソー 半導体装置の製造方法
US10811494B2 (en) 2017-11-07 2020-10-20 Microsemi Corporation Method and assembly for mitigating short channel effects in silicon carbide MOSFET devices
US10665680B2 (en) 2017-11-21 2020-05-26 Microsemi Corporation Method and assembly for ohmic contact in thinned silicon carbide devices
JP2019140234A (ja) * 2018-02-09 2019-08-22 トヨタ自動車株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070045631A1 (en) 2005-08-31 2007-03-01 Denso Corporation Silicon carbide semiconductor device having high channel mobility and method for manufacturing the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0828379B2 (ja) 1990-05-28 1996-03-21 株式会社東芝 半導体装置の製造方法
DE69316677T2 (de) 1992-07-24 1998-07-30 Koninkl Philips Electronics Nv Verfahren zur Herstellung einer Halbleiteranordnung mit durch Implantation mit einer Kohlenstoff-Halogenverbindung erhaltenem Heteroübergang
JP3820424B2 (ja) 2001-03-27 2006-09-13 独立行政法人産業技術総合研究所 不純物イオン注入層の活性化法
JP4525958B2 (ja) * 2001-08-27 2010-08-18 独立行政法人産業技術総合研究所 半導体装置の製造方法
JP2004022878A (ja) * 2002-06-18 2004-01-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR20080046658A (ko) 2005-09-16 2008-05-27 크리 인코포레이티드 실리콘 카바이드 전력 소자들을 그 상에 가지는 반도체웨이퍼들의 가공방법들
JP2008135611A (ja) 2006-11-29 2008-06-12 Denso Corp 半導体装置の製造方法
US8174047B2 (en) * 2008-07-10 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4924690B2 (ja) * 2009-10-20 2012-04-25 株式会社デンソー 炭化珪素半導体装置の製造方法
CN103500709B (zh) * 2010-04-23 2015-09-23 株式会社半导体能源研究所 半导体装置的制造方法
US8642380B2 (en) 2010-07-02 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5786323B2 (ja) 2010-12-03 2015-09-30 富士通株式会社 化合物半導体装置の製造方法
JP5724347B2 (ja) 2010-12-10 2015-05-27 富士通株式会社 化合物半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070045631A1 (en) 2005-08-31 2007-03-01 Denso Corporation Silicon carbide semiconductor device having high channel mobility and method for manufacturing the same
JP2007096263A (ja) 2005-08-31 2007-04-12 Denso Corp 炭化珪素半導体装置およびその製造方法。

Also Published As

Publication number Publication date
US9105558B2 (en) 2015-08-11
DE102014206572B4 (de) 2022-01-13
JP5920275B2 (ja) 2016-05-18
US20140299886A1 (en) 2014-10-09
JP2014204026A (ja) 2014-10-27

Similar Documents

Publication Publication Date Title
DE102010042136B4 (de) Verfahren zur herstellung einer siliciumcarbidhalbleitervorrichtung und eine nach dem verfahren hergestellte halbleitervorrichtung
DE112014002647B4 (de) Siliziumkarbid-Substrat und Verfahren zur Herstellung desselben, Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung und Verwendung des Siliziumkarbid-Substrats für die Siliziumkarbid-Halbleitervorrichtung
DE102014206572B4 (de) Siliziumcarbidhalbleitervorrichtung und herstellungsverfahren für dieselbe
DE4226888C2 (de) Diamant-Feldeffekt-Transistor und Verfahren zu dessen Herstellung
DE102015112649A1 (de) Verfahren zum bilden eines halbleiterbauelements und halbleiterbauelement
DE102013225320A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112013001821T5 (de) Siliciumcarbid-Halbleiterbauelement
DE102010063806B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung
DE10393777T5 (de) Halbleitervorrichtung und elektrischer Leistungswandler, Ansteuerungsinverter, Mehrzweckinverter und Höchstleistungs-Hochfrequenz-Kommunikationsgerät unter Verwendung der Halbleitervorrichtung
DE112014005614T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102010037889B4 (de) LDMOS-Vorrichtungen und Verfahren zum Ausbilden eines Grabenisolationsbereichs in einer LDMOS-Vorrichtung
DE102013010187A1 (de) Schottky-Barriere-Vorrichtung mit lokal planarisierter Oberfläche und zugehöriges Halbleitererzeugnis
DE112017000949T5 (de) Verfahren zum herstellen einer verbundhalbleitervorrichtung undverbundhalbleitervorrichtung
DE112017002530T5 (de) Halbleitereinheit und verfahren zur herstellung derselben
DE112017005693T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE102018200237A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE102015213318A1 (de) Verfahren zur Herstellung einer Siliziumkarbidhalbleitervorrichtung
DE102013224361A1 (de) Feldeffekttransistor und Verfahren zu seiner Herstellung
DE112013001297T5 (de) Leistungshalbleiterbauelement und Verfahren, dieses herzustellen
DE112014004395T5 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE112014005116T5 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE102015206113A1 (de) Verfahren zum bilden einer elektronischen vorrichtung, die ein abschlussgebiet mit einem isolatiionsgebiet aufweist
DE3230569A1 (de) Verfahren zur herstellung eines vertikalkanaltransistors
DE112016004331T5 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112014004465T5 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R012 Request for examination validly filed

Effective date: 20141009

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final