DE10257902B4 - Siliziumkarbid-Halbleiterbauteil und sein Herstellverfahren - Google Patents

Siliziumkarbid-Halbleiterbauteil und sein Herstellverfahren Download PDF

Info

Publication number
DE10257902B4
DE10257902B4 DE10257902.4A DE10257902A DE10257902B4 DE 10257902 B4 DE10257902 B4 DE 10257902B4 DE 10257902 A DE10257902 A DE 10257902A DE 10257902 B4 DE10257902 B4 DE 10257902B4
Authority
DE
Germany
Prior art keywords
insulating film
gate electrode
silicon carbide
substrate
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10257902.4A
Other languages
English (en)
Other versions
DE10257902A1 (de
Inventor
Satoshi Tanimoto
Hideyo Okushi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Publication of DE10257902A1 publication Critical patent/DE10257902A1/de
Application granted granted Critical
Publication of DE10257902B4 publication Critical patent/DE10257902B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Siliziumkarbid-Halbleiterbauteil, das folgendes umfasst: einen Gateisolierfilm (203, 230), eine Gateelektrode (204, 231), die nicht zu dem Gateisolierfilm diffundiert und mit ihm reagiert, einen Gateelektroden-Seitenwandisolierfilm (205, 265), und einen Gateelektroden-Oberflächenisolierfilm (206, 266) gebildet durch thermisches Oxidieren eines Teiles der Gateelektrode, ein Einkristall-Siliziumkarbidsubstrat (201, 221, 241) und einen Isolierfilm, gebildet durch thermisches Oxidieren des Einkristall-Siliziumkarbidsubstrats, wobei der Gateisolilerfilm (203, 230) von einem Teil des Isolierfilms gebildet wird.

Description

  • Die vorliegende Erfindung betrifft ein Halbleiterbauteil, das ein Siliziumkarbid-(SiC)-Substrat verwendet, und sein Herstellverfahren.
  • Ein Siliziumkarbid-Halbleiter (nachfolgend abgekürzt: SiC) ist imstande, einen pn-Übergang zu bilden, und seine verbotene Bandbreite ist breit im Vergleich zu anderen Halbleitern wie beispielsweise einem Silizium (Si) oder einem Galliumarsenid (GaAs). Es wird berichtet, dass die verbotene Bandbreite von 3C-SiC (C bezeichnet ein kubisches System, wie unten beschrieben wird) 2,23 eV (Elektronenvolt), die von 6H-SiC (H bezeichnet ein hexagonales System, wie unten beschrieben wird) 2,93 eV und die von 4H-SiC 3,26 eV beträgt. Wie allgemein bekannt ist, gibt es Kompromissbeziehungen, die im Prinzip vorgeschrieben werden durch die verbotene Bandbreite zwischen einem Einschaltwiderstand eines Leistungsbauteils und seiner Sperrrichtungs-Sperrspannung sowie zwischen seinem Einschaltwiderstand und seiner Schaltfrequenz (Schaltgeschwindigkeit). Daher ist es schwierig, ein hohes Leistungsverhalten zu erzielen, das eine Grenze übersteigt, welche bestimmt wird durch das verbotene Band von Si, von derzeit erhältlichen Si-Leistungs-bauteilen. Da jedoch, wenn das Leistungsbauteil durch SiC mit der breiten verbotenen Bandbreite gebildet wird, die oben beschriebenen Kompromissbeziehungen weitgehend erleichtert werden, kann solch ein Leistungsbauteil realisiert werden, bei welchem der Einschaltwiderstand, die Sperrrichtungs-Sperrspannung und die Schaltgeschwindigkeit beträchtlich oder gleichzeitig verbessert worden sind. Da ferner SiC thermisch, chemisch und mechanisch stabil ist und in einer Strahlungs-Strahlstandhaltecharakteristik überlegen ist, wird erwartet, dass SiC nicht nur als ein Hochfrequenzbauteil und als das Leistungsbauteil realisiert werden kann, sondern auch als ein Halbleiter mit einer umweltbeständigen Charakteristik, welcher unter einer strikten Bedingung arbeitet wie beispielsweise einer hohen Umgebungstemperatur, einer Erosion und Strahlungsstrahlbestrahlung.
  • In einem MOS-(Metalloxidhalbleiter)-Kondensator, einem SiC-Leistungs-MOSFET (Metalloxidhalbleiter-Feldeffekttransistor) zum Steuern eines großen Stromes und einem IGBT (Bipolartransistor mit isolierter Gateelektrode) zum Steuern des großen Stromes besonders von SiC-Bauteilen aus ist ein wichtiges Problem, das für SiC-Bauteile zur praktischen Anwendung zu lösen ist, dass ein Kontaktwiderstand an einer Source und einer Drain (n-Polaritat), welcher Gründe liefert für eine Zunahme des Wärmeverlustes und für eine Verminderung der Arbeitsgeschwindigkeit, auf ein vernachlässigbares Niveau reduziert wird und ein höchst zuverlässiger und hochleistungsfähiger Gateisolierfilm und MOS-Grenzflächenmerkmale realisiert werden.
  • Es ist eine Technik zum Erhalten eines niedrigen Kontaktwiderstandes in einem SiC-Einkristall vorgeschlagen worden. Das heißt, das folgende Verfahren ist vorgeschlagen worden. Nachdem ein Kontaktmetallfilm auf SiC durch Vakuumabscheidung gebildet ist, wird ein rasches thermisches Glühen (RTA) einige Minuten lang bei einem Hochtemperatur-Wärmeprozess durchgeführt, (ein sogenanntes Kontaktglühen wird einige Minuten lang bei einer hohen Temperatur durchgeführt) bei 950°C oder höher unter einem Vakuum oder einer inaktiven Gasatmosphäre, um eine Reaktionsschicht zu bilden zwischen dem SiC und dem Kontaktmetall, welches eine Kontaktelektrode liefert. Gemäß einem Artikel von J. Crofton et al. in Journal of Applied Physics, 77, Seite 1317 (1995), zeigt ein n-Bereich eines SiC-Substrats, das einen Ni-Film (Nickel) verwendet, den Kontaktwiderstand eines extrem niedrigen praktischen Niveaus in einer Größenordnung von 10–7 Ωcm2 an. Gemäß einem Buch des Autors J. Crofton mit dem Titel Solid-State Electronics, 41, Seite 1725 (1997), zeigt der p-Bereich eines SiC-Substrats, das einen Al-Ti-Legierungsfilm (Aluminium-Titan) verwendet, den Kontaktwiderstand des extrem niedrigen praktischen Niveaus in einer Größenordnung von 10–6 Ωcm2 an. Zusätzlich wird in letzter Zeit der niedrige Kontaktwiderstand in einer Größenordnung von 10–7 Ωcm2 auch erhalten sowohl in einem n-Bereich als auch in einem p-Bereich eines 4H-SiC-Substrats unter Verwendung einer dünnen Ni- und einer Ti-Al-laminierten Schicht.
  • Es ist jedoch festgestellt worden, dass der allgemein bekannte, oben beschriebene RTA-Prozess (Kontaktglühen) eine schädliche Wirkung ausübt auf die Zuverlässigkeit des Gateisolierfilmes und der MOS-Grenzflächen(Grenzschicht)-Kennwerte, wenn der RTA-Prozess einfach auf das tatsächliche Bauteil angewendet wird. Zum Beispiel hat ein Artikel, angekündigt in 1999 von T. Takami et al. Extended Abstract of Symposium an Future Electron Devices 2000 (Tokyo), FED-169, Seite 127 (1999), ein Herstellverfahren für den MOS-Kondensator beschrieben, in welchem eine Al-Elektrode (Aluminium) gebildet wurde, nachdem der RTA-Prozess eine Minute lang bei 1000°C unter der Vakuum-Atmosphäre durchgeführt worden war an einem thermischen Oxidfilm von etwa 48 nm Dicke, der auf einem n-4H-SiC-Substrat mit einer n-Epitaxialwachstumsschicht gebildet wurde. Dann hat der Artikel eine Strom-Spannungs-Kennlinie (I-V-Charakteristik) des hergestellten MOS-Kondensators (siehe 1A und 1B) ausgewertet sowie eine Hochfrequenz-Kapazitäts-Vorspannungskennlinie (C-V-Charakteristik desselben (siehe 2). Dabei wurden die folgenden Ergebnisse angezeigt im Vergleich zu einem Muster, bei welchem kein RTA-Prozess (ohne RTA) angewendet wurde. Das heißt, der Artikel hat solche spezifischen Daten angezeigt, wie nachfolgend beschrieben, und eine Reihe ernsthafter Probleme aufgezeigt: (1) Eine Sperrspannung (Durchbruchspannung) des Gateisolierfilmes, die ursprünglich etwa 40 Volt betrug, fiel rasch ab auf 40 × 1/8, nämlich 5 Volt oder weniger (siehe 1A): (2) Ein Kriechstrom des Gateisolierfilmes wurde beträchtlich erhöht (siehe 1A); und (3) Eine Flachbandspannung wird verschoben von einem gewöhnlichen Wert in der Nähe von 0 Volt in einer positiven Richtung um 15 Volt oder mehr (siehe 2). Es gibt viele Berichte, die auf die gleiche Art hinwiesen. Es versteht sich, dass dieses Problem die gleiche Bedeutung auch dem Leistungs-MOSFET und dem IGBT beimisst, welche den gleichen Aufbau wie der MOS-Kondensator aufweisen.
  • Als eine Lösung für die oben beschriebenen Probleme kann leicht daran gedacht werden, die Temperatur des RTA-Prozesses (Kontaktglühen) auf zum Beispiel 850°C oder niedriger zu reduzieren. Jedoch führt dieses Verfahren zu einer anderen schädlichen Wirkung wie beispielsweise einen speziellen Abneigungseffekt (dislike) auf das Leistungsbauteil, welcher den Kontaktwiderstand an einer Source und einer Drain rasch erhöht. Folglich kann dieses Verfahren nicht mehr als fundamentale Gegenmaßnahme des oben beschriebenen Problems angesehen werden.
  • Daher ist ein Ziel der vorliegenden Erfindung die Schaffung eines Siliziumkarbid-Halbleiterbauteiles und seines Herstellverfahrens, welche die Probleme der Verschlechterung des Gateisolierfilmes und der MOS-Grenzflächen-Kennwerte lösen, die verursacht werden durch den RTA-Prozess während der Bildung des Kontaktes auf dem SiC-Substrat ohne Einleitung der Zunahme eines Kontaktwiderstandes in einem ohmschen Kontakt.
  • Die obige Aufgabe wird durch ein Siliziumkarbid-Halbleiterbauteil gemäß Anspruch 1 gelöst. Das erfindungsgemäße Siliziumkarbid-Halbleiterbauteil umfasst: einen Gateisolierfilm (203, 230), eine Gateelektrode (204, 231), die nicht zu dem Gateisolierfilm diffundiert und mit ihm reagiert, einen Gateelektroden-Seitenwandisolierfilm (205, 265), und einen Gateelektroden-Oberflächenisolierfilm (206, 266) gebildet durch thermisches Oxidieren eines Teiles der Gateelektrode, ein Einkristall-Siliziumkarbidsubstrat (201, 221, 241) und einen Isolierfilm, gebildet durch thermisches Oxidieren des Einkristall-Siliziumkarbidsubstrats, wobei der Gateisolilerfilm (203, 230) von einem Teil des Isolierfilms gebildet wird.
  • Das vorliegende Siliziumkarbid-Halbleiterbauteil umfasst in einer Weiterbildung ferner einen Feldisolierfilm (211), der gebildet ist durch ein Verfahren umfassend eine thermische Oxidation auf einer Fläche des Einkristall-Siliziumkarbidsubstrats, den Isolierfilm (203), der gebildet ist auf der Fläche des Einkristall-Siliziumkarbidsubstrats eines Fensters, das zu dem Feldisolierfilm geöffnet wird und thermisch verarbeitet wird während seiner Bildung oder nach seiner Bildung, den Gateelektroden-Seitenwandisolierfilm (205), der gebildet ist durch thermisches Oxidieren eines Teiles der Gateelektrode, und eine Metallelektrode (208, 234a, 234b, 237), die von der Gateelektrode verschieden ist und, in Kontakt mit dem Einkristall-Siliziumkarbidsubstrat steht.
  • Verfahren zur Herstellung eines Siliziumkarbid-Halbleiterbauteils gemäß der Weiterbildung, bei dem die Metallelektrode (208, 234a, 234b, 237) mit einem vorbestimmten thermischen Prozess bei einer Temperatur behandelt wird, die niedriger ist als eine Temperatur der thermischen Oxidation des Isolierfilms und die ausreicht, um ein Kontaktglühen zwischen dem Einkristall-Siliziumkarbidsubstrat und einem Metall durchzuführen, nachdem eine ganze Umgebung des Gateisolierfilms mit dem Einkristall-Siliziumkarbidsubstrat, dem Feldisolierfilom, dem thermisch verarbeiteten Isolierfilm, der Gateelektrode und dem Gateelektroden-Seitenwandisolierfilm umschlossen worden ist.
  • Diese Zusammenfassung der Erfindung beschreibt nicht notwendigerweise alle notwendigen Merkmale, so dass die Erfindung auch eine Unterkombination dieser beschriebenen Merkmale sein kann.
  • Im Folgenden wird die Erfindung anhand von in der Zeichnung gezeigten Ausführungsbeispielen näher beschrieben. In der Zeichnung zeigen:
  • 1A eine Strom-Spannungs-Kennlinie eines herkömmlichen, mit RTA (raschem thermischen Glühen) behandelten MOS-Kondensators;
  • 1B die Strom-Spannungs-Kennlinie eines herkömmlichen, ohne RTA (raschem thermischen Glühen) behandelten MOS-Kondensators;
  • 2 eine Hochfrequenzkapazitäts-Gleichstromvorspannungs-Kennlinie des herkömmlichen MOS-Kondensators;
  • 3 eine Schnittansicht eines herkömmlichen MOSFET (Metalloxid-Halbleiter-Feldeffekttransisor), beschrieben in einer japanischen PA, erste Veröffentlichung No. JP H10 308510 A , veröffentlicht am 17. Nov. 1998;
  • 4 eine Schnittansicht eines wesentlichen Abschnitts eines MOS-Kondensators eines Siliziumkarbid-Halbleiterbauteils als erste beispielhafte Erläuterung;
  • 5A, 5B, 5C und 5D Schnittansichten, die Teile eines Herstellprozesses des MOS-Kondensators des Siliziumkarbid-Halbleiterbauteils der 4 wiedergeben;
  • 6E, 6F, 6G und 6H Schnittansichten anderer Teile des Herstellprozesses des MOS-Kondensators des Siliziumkarbid-Halbleiterbauteils der 4;
  • 7 eine Strom-Spannungs-Kennlinie des MOS-Kondensators des Siliziumkarbid-Halbleiterbauteils der 4;
  • 8 eine Hochfrequenzkapazitäts-Gleichstromvorspannungs-Kennlinie des MOS-Kondensators des Siliziumkarbid-Halbleiterbauteils der 4;
  • 9 eine Schnittansicht eines wesentlichen Abschnitts eines MOSFET (Metalloxid-Halbleiter-Feldeffekttransisor) eines Siliziumkarbid-Halbleiterbauteils als zweite beispielhafte Erläuterung;
  • 10A, 10B und 10C Schnittansichten, die Teile des Herstellprozesses des MOSFET des Siliziumkarbid-Halbleiterbauteils der 9 wiedergeben;
  • 11D, 11E und 11F Schnittansichten anderer Teile des Herstellprozesses des MOSFET der 9;
  • 12G, 12H und 12I Schnittansichten, die noch andere Teile des Herstellprozesses des MOSFET des Siliziumkarbid-Halbleiterbauteils der 9 wiedergeben;
  • 13J eine Schnittansicht, die noch einen weiteren Teil des Herstellprozesses des MOSFET der 9 wiedergibt;
  • 14 eine Schnittansicht eines wesentlichen Abschnitts eines IGBT (Bipolartransistor mit isolierter Gateelektrode) des Siliziumkarbid-Halbleiterbauteils als dritte beispielhafte Erläuterung;
  • 15A, 15G und 15H Schnittansichten, die Teile des Herstellprozesses des IGBT wiedergeben;
  • 16I und 16J Schnittansichten, die andere Teile des Herstellprozesses des IGBT der 14 wiedergeben;
  • 17 eine Schnittansicht eines wesentlichen Abschnitts des MOS-Kondensators des Siliziumkarbid-Halbleiterbauteils in einer ersten bevorzugten Ausführungsform gemäß der vorliegenden Erfindung;
  • 18A, 18B, 18C und 18D Schnittansichten, die Teile eines Herstellprozesses des MOS-Kondensators des Siliziumkarbid-Halbleiterbauteils in der in 17 gezeigten ersten Ausführungsform wiedergeben;
  • 19E, 19F und 19G Schnittansichten anderer Teile des Herstellprozesses des MOS-Kondensators des Siliziumkarbid-Halbleiterbauteils in der in 17 gezeigten ersten Ausführungsform wiedergeben;
  • 20 eine Strom-Spannungs-Kennlinie des MOS-Kondensators in der in 17 gezeigten ersten Ausführungsform;
  • 21 eine Hochfrequenzkapazitats-Gleichstromvorspannungs-Kennlinie des MOS-Kondensators in der in 17 gezeigten ersten Ausführungsform;
  • 22 eine Schnittansicht eines wesentlichen Abschnitts des MOS-Kondensators in einer zweiten bevorzugten Ausführungsform gemäß der vorliegenden Erfindung;
  • 23A, 23B und 23C Schnittansichten, die Teile des Herstellprozesses des MOS-Kondensators in der in 22 gezeigten zweiten Ausführungsform wiedergeben;
  • 24D, 24E und 24F Schnittansichten, die andere Teile des Herstellprozesses des MOS-Kondensators in der in 22 gezeigten zweiten Ausführungsform wiedergeben;
  • 25G, 26H und 25I Schnittansichten, die andere Teile des Herstellprozesses des MOS-Kondensators in der in 22 gezeigten zweiten Ausführungsform wiedergeben;
  • 26 eine Strom-Spannungs-Kennlinie des MOS-Kondensators in der in 22 gezeigten zweiten Ausführungsform;
  • 27 eine Hochfrequenzkapazitäts-Gleichstromvorspannungs-Kennlinie des MOS-Kondensators in der in 22 gezeigten zweiten Ausführungsform;
  • 28 eine Draufsicht eines wesentlichen Abschnitts eines Leistungs-MOSFET des Siliziumkarbid-Halbleiterbauteils in einer dritten bevorzugten Ausführungsform gemäß der vorliegenden Erfindung;
  • 29A und 29B Schnittansichten wesentlicher Teile des Leistungs-MOS des Siliziumkarbid-Halbleiterbauteils in einer dritten bevorzugten Ausführungsform gemäß der vorliegenden Erfindung;
  • 30A1, 30A2, 30A3 Schnittansichten, die Teile des Herstellprozesses des Leistungs-MOSFET in der in den 29A und 29B gezeigten dritten Ausführungsform wiedergeben;
  • 31A4, 31A5 und 31A6 Schnittansichten, die andere Teile des Herstellprozesses des Leistungs-MOSFET in der dritten Ausführungsform gemäß der vorliegenden Erfindung wiedergeben;
  • 32A7 und 32A8 Schnittansichten, die noch andere Teile des Herstellprozesses des Leistungs-MOSFET in der dritten Ausführungsform gemäß der vorliegenden Erfindung wiedergeben;
  • 33A9 und 33A10 Schnittansichten noch weiterer Teile des Herstellprozesses des Leistungs-MOSFET in der dritten Ausführungsform gemäß der vorliegenden Erfindung;
  • 34B1, 34B2, 34B3 Schnittansichten noch weiterer anderer Teile des Herstellprozesses des Leistungs-MOSFET in der dritten Ausführungsform gemäß der vorliegenden Erfindung;
  • 35B4, 35B5, 35B6 Schnittansichten noch weiterer anderer Teile des Herstellprozesses des Leistungs-MOSFET in der dritten Ausführungsform gemäß der vorliegenden Erfindung;
  • 36B7 und 36B8 Schnittansichten noch weiterer anderer Teile des Herstellprozesses des Leistungs-MOSFET in der dritten Ausführungsform gemäß der vorliegenden Erfindung;
  • 37B9 und 37B10 Schnittansichten noch weiterer anderer Teile des Herstellprozesses des Leistungs-MOSFET in der dritten Ausführungsform gemäß der vorliegenden Erfindung;
  • 38A und 38B Schnittansichten eines Planar-Leistungs-IGBTs des sk-Halbleiterbauteils in einer vierten bevorzugten Ausführungsform gemäß der vorliegenden Erfindung;
  • 39A1, 39A7 und 39A8 Schnittansichten, die Teile des Herstellprozesses des Planar-Leistungs-IGBTs in der in den 38A und 38B gezeigten vierten Ausführungsform wiedergeben;
  • 40A9 und 40A10 Schnittansichten, die andere Teile des Herstellprozesses des Planar-Leistungs-IGBTs in der in den 38A und 38B gezeigten vierten Ausführungsform wiedergeben;
  • 41B1, 41B7 und 41B8 Schnittansichten, die noch andere Teile des Herstellprozesses des Planar-Leistungs-IGBTs in der in den 38A und 38B gezeigten vierten Ausführungsform wiedergeben;
  • 42B9 und 42B10 Schnittansichten, die noch weitere andere Teile des Herstellprozesses des Planar-Leistungs-IGBTs in der in den 38A und 38B gezeigten vierten Ausführungsform wiedergeben;
  • 43D, 43E1 und 43E2 Schnittansichten, die Teile eines MOS-Kondensators des Siliziumkarbid-Halbleiterbauteils in einer in den 38A und 38B gezeigten fünften bevorzugten Ausführungsform wiedergeben; und
  • 44E3 eine Schnittansicht, die einen anderen Teil des MOS-Kondensators in der fünftenbevorzugten Ausführungsform wiedergibt.
  • Nun werden eine erste beispielhafte Erläuterung eines Siliziumkarbid-Halbleiterbauteils und sein Herstellverfahren beschrieben, indem als Beispiel ein Fall erwähnt wird, der anwendbar ist auf einen MOS-Kondensator, der das einfachste MOS-Element darstellt. Der MOS-Kondensator wird verwendet als ein variables Kapazitätselement oder dergleichen in einer Integrierten Schaltung mit SiC.
  • 4 ist eine Schnittansicht wesentlicher Abschnitte des MOS-Kondensators, der anwendbar ist auf eine Metall-Oxid-Einkristall-Siliziumkarbid(MOSiC)-Struktur. In 4 bezeichnet das Bezugszeichen 1 ein Einkristall-Siliziumkarbid-Substrat (nachfolgend abgekürzt als SiC-Substrat) mit n-Leitfähigkeit, mit einer hohen Störstellenkonzentration (Stickstoff > 1019/cm3), und eine n–-Epitaxialschicht 2, die eine Dicke von 10 μm aufweist und dotiert ist mit Stickstoff mit 1015/cm3, lässt man homo-epitaxial aufwachsen auf eine Vorderfläche des SiC-Substrats 1. Ein Substrat irgendeines aller Kristallsysteme wie 4H, 6H, 3C und 15R (der Buchstabe H bezeichnet ein hexagonales System, der Buchstabe C ein kubisches System und der Buchstabe R ein rhomboedriges System) kann als das SiC-Substrat 1 angewendet werden. Hierin sollen die Zeichen n– und n+ verwendet werden, um Dotierungen mit einem n-Störatom mit niedriger Konzentration bzw. hoher Konzentration zu bezeichnen. Im Fall von Dotierungen mit einem p-Störatom sollen p– und p+ ähnlich verwendet werden.
  • Die homo-epitaxial aufgewachsene Epitaxialschicht 2 ist mit einem Feldisolierfilm 3 überdeckt, dessen Dicke einige hundert nm oder mehr beträgt. Der Feldisolierfilm 3 weist eine Struktur auf, bei der ein dicker oberer Isolierfilm 5, welcher durch ein Hilfsmittel (zum Beispiel CVD mit reduziertem Druck) gebildet wird, das von der thermischen Oxidation von SiC unterscheidet, auf einen dünnen unteren Isolierfilm 4 gestapelt wird, welcher gebildet wird durch die thermische Oxidation von wenigstens dem SiC-Substrat 1 (genau, der Epitaxialschicht 2). Das Bezugszeichen 6 bezeichnet ein Gatefenster, welches in dem Feldisolierfilm 3 vorgesehen ist, und das Bezugszeichen 7 bezeichnet einen Gateisolierfilm 7 am Boden des Gatefensters 6. Der Gateisolierfilm 7 muss ein Film sein, welcher in der Weise geglüht wird, dass er direkt einem Sauerstoffatome enthaltenden Gas exponiert wird, während oder nach seiner Bildung. Dem Gateisolierfilm 7 ist eine Gateelektrode 8 aus polykristallinem Silizium überlagert, welche so angeordnet ist, dass sie das Gatefenster 6 vollständig überdeckt und sich teilweise über den Feldisolierfilm 3 erstreckt. Ein Zwischenschicht-Isolierfilm 9 ist auf der Gateelektrode 8 und dem Zwischenschicht-Isolierfilm 3 ausgebildet. Übrigens kann außer der polykristallinen Siliziumelektrode eine Silizidelek-trode als die Gateelektrode 8 angewendet werden, in welcher ein Metall (wie beispielsweise Ni, Ti oder Co) mit dem polykristallinen Silizium silizifiziert ist.
  • Bei Bezugszeichen 10 ist eine Rückflächenelektrode gezeigt, welche im Wesentlichen auf dem gesamten Bereich der Rückfläche des SiC-Substrats 1 angeordnet ist, abgesehen von ihrem Umfangsrand, und welche ohmisch mit dem SiC-Substrat 1 verbunden ist. Die Rückflächenelektrode 10 ist so gebildet, dass, nachdem ein Kontaktmetall wie Ni auf die Rückfläche des SiC-Substrats 1 aufgedampft worden ist, dieses legiert wird mit dem SiC-Substrat 1 durch schnelles thermisches Glühen (RTA) bei einer Temperatur, die niedriger ist als eine zur Bildung des Gateisolierfilmes 7. Übrigens kann das Kontaktmetall in einem Fall, in dem nicht befürchtet wird, dass es an den Seitenwänden des SiC-Substrats 1 haftet, gut auf der gesamten Rückfläche des Substats angeordnet sein.
  • Das Bezugszeichen 11 bezeichnet eine Gateelektroden-Verbindungsöffnung, welche in dem Zwischenschicht-Isolierfilm 9 vorgesehen ist, und das Bezugszeichen 12 bezeichnet eine Metall-Zwischenverbindung, welche dazu dient, die Gateelektrode 8 zu verbinden mit einem anderen Schaltkreiselement auf dem identischen Substrat oder mit einem äußeren Schaltkreis. Die Gateelektroden-Verbindungsöffnung 11 kann gut so vorgesehen sein, dass sie die Gateelektrode 8 auf dem Gatefenster 6 überlappt. Die Metall-Zwischenverbindung 12 ist verbunden mit der Gateelektrode 8 in der Gateelektroden-Verbindungsöffnung 11, die durch Entfernen des Zwischenschicht-Isolierfilmes 9 gebildet wird.
  • Als Nächstes wird ein Verfahren zur Herstellung des in 4 gezeigten MOS-Kondensators beschrieben. Die 5A, 5B, 5C und 5D sowie die 6E, 6F, 6G und 6H sind Schnittansichten, die das Verfahren zur Herstellung des in 4 gezeigten MOS-Kondensators zeigen.
  • Zuerst lässt man unter Bezugnahme auf 5A auf der Vorderfläche (hier der mit Si abgeschlossenen Fläche) eines (0001)-Fläche-8°off-hochkonzentrierten n-leitenden 4H-SiC-Substrats 1, welches mit Donatoratome bildendem Stickstoff dotiert ist, mit oder über 1 × 1019/cm3, eine erstklassige Homo-Epitaxialschicht 2 in einer Größenordnung von 1015/cm3 aufwachsen bis zu einer vorbestimmten Dicke (hier zum Beispiel 10 μm) durch CVD (chemisches Aufdampfen), das Silan und Propan als Rohmaterialien anwendet. Nach dem Wachstum wird ein Homo-Epitaxialfilm minderer Qualität, der an der Rückfläche (hierin, der C-Abschlussfläche) des SiC-Substrats 1 haftete, durch mechanisches Polieren entfernt. Bei dem Polieren ist es wichtig, die Vorderfläche der Epitaxialschicht 2 zu schützen, beispielsweise mit einem CVD-SiO2-Film, der dick ist (mit einer Dicke von wenigstens 1 μm), damit nicht Kratzer, die einen Faktor bilden für die Verschlechterung eines Gateisolierfilmes, in der Epitaxialschicht 2 erscheinen sollten. Nach dem Polieren der Rückfläche wird der vordere Schutzfilm entfernt mit einer für sein Material geeigneten Beseitigungslösung wie zum Beispiel einer Pufferlösung aus Flusssäure. Übrigens soll in der nachfolgenden Beschreibung das ”Substrat” das SiC-Substrat 1 bezeichnen, auf dem die Epitaxialschicht 2 oder ein anderer Film oder eine Elektrode ausgebildet ist, wenn nicht anders angegeben.
  • Sodann wird das Substrat ausreichend gewaschen durch RCA-Reinigung (ein traditionelles Reinigungsverfahren für ein Halbleitersubstrat, welches implementiert wird durch Kombinieren einer Mischlösung SC-1 von H2O2 + NH4OH und einer Mischlösung SC-2 von H2O2 + HCl. Danach wird das Substrat thermisch oxidiert in einer trockenen Sauerstoffatmosphäre, um thermische Oxidfilme auf der Vorderfläche der Epitaxialschicht 2 und der Rückfläche des Substrats 1 wachsen zu lassen, und es wird unmittelbar eingetaucht in eine Flusssäure-Pufferlösung, um so die thermischen Oxidfilme zu entfernen. Bei dieser Gelegenheit werden die Oxidationsbedingungen so eingestellt, dass man den dünnen Oxidfilm auf der Vorderfläche der Epitaxialschicht 2 wachsen lässt. Die Dicke des thermischen Oxidfilmes sollte wünschenswert weniger als 50 nm betragen, vorzugsweise 5 bis 20 nm. In einem Fall, in dem der thermische Oxidfilm dünner ist als 5 nm, besteht das Problem, dass ein Vorteil zur Eliminierung der Kontaminations-(Verschmutzungs)-Schicht oder Beschädigungsschicht der Vorderfläche des Substrats gering ist, und in einem Fall, in dem sie dicker als 50 nm ist, besteht das Problem, dass die Vorderfläche graduell aufgerauht wird durch übermäßige Oxidation. Dementsprechend ist es ungünstig, dass der Film zu dick oder zu dünn ist.
  • Wie oben beschrieben, werden die Kontaminationsschicht und die Defektschicht der Vorderschicht des Einkristall-Siliziumkarbid-Halbleitersubstrats eliminiert in einem Stadium vor der Bildung des Gateisolierfilmes, wodurch die Wahrscheinlichkeit sinkt, bei welcher latente Defekte aufgenommen werden in den Gateisolierfilm, der später durch thermische Oxidation zu bilden ist. Es ist daher möglich, die Verschlechterung des Gateisolierfilmes beträchtlich zu entlasten, wie sie eingeleitet wird durch einen Mechanismus, in welchem die latenten Defekte aktiviert werden durch thermische Verarbeitung, das heißt, Probleme, welche in einem tatsächlichen Bauteilherstellprozess auftreten umfassend Kontaktglühen: (1) dass die Durchbruchspannung des Gateisolierfilmes sinkt, und (2) dass sein Kriechstrom zunimmt.
  • Sodann wird, wie in 5B gezeigt, das der obigen Opferoxidation unterworfene Substrat wieder durch RCA-Reinigung oder dergleichen ausreichend gewaschen. Danach wird ein Feldisolierfilm 3, welcher aus einem dünnen unteren Isolierfilm 4 und einem dicken oberen Isolierfilm 5 besteht, auf der Vorderfläche der Epitaxialschicht 2 gebildet. Es ist möglich, als unteren Isolierfilm 4 einen thermischen Oxidfilm von etwa 10 nm zu verwenden, der durch thermisches Oxidieren der Vorderfläche der Epitaxialschicht 2 in einer trockenen Sauerstoffatmosphäre gebildet wird, und als oberen Isolierfilm 5 einen Isolierfilm gewünschter Dicke, der durch ein von der thermischen Oxidation verschiedenes Verfahren gebildet wird, zum Beispiel einen SiO2-Film von 400 nm Dicke, wie er gebildet wird durch Atmosphärendruck-CVD unter Anwendung von Sauerstoff und Silan. Die thermische Oxidation des unteren Isolierfilmes 4 ist nicht beschräkt auf die trockene Sauerstoffoxidation, sondern kann gut eine nasse Oxidation sein oder eine, die ein anderes oxidierendes Gas anwendet. Aus dem gleichen Grund wie in der obigen Opferoxidation sollte die Dicke des unteren Isolierfilmes 4 wünschenswert geringer sein als 50 nm, vorzugsweise 5–20 nm. Übrigens kann der obere Isolierfilm 5 gebildet werden, nachdem man den unteren Isolierfilm 4, der der thermische Oxidfilm ist, auf der Vorderfläche der Epitaxialschicht 2 hat wachsen lassen. Im Gegensatz dazu kann der untere Isolierfilm 4 (thermischer Oxidfilm) gut gebildet werden zwischen der Epitaxialschicht 2 und dem oberen Isolierfilm 5, indem der obere Isolierfilm 5 gebildet wird und dann thermisch oxidiert wird. Die letztere Prozessreihenfolge kann nur in einem Fall angenommen werden, in dem der obere Isolierfilm 5 ein sauerstoffdurchlässiger Film ist.
  • Nebenbei bezeichnet das Bezugszeichen 101 in 5B einen ersten vorübergehenden thermischen Oxidfilm, der automatisch auf der Rückfläche des SiC-Substrats 1 gebildet wird während der Bildung des unteren Isolierfilmes 4. Dieser thermische Oxidfilm 101 ist nicht unbedeutend, sondern hat die Funktion, eine beträchtlich tiefe Polierbeschädigungsschicht an der Rückfläche des Substrats effektiv zu eliminieren, die bei dem Schritt von 5A erschienen ist. Die Literatur berichtet, dass die Oxidation an der C-Abschluss-fläche (Rückfläche) eines 6H-SiC-Substrats fortschreitet mit einer Geschwindigkeit, die etwa 10 mal höher ist als an seiner Si-Abschlussfläche.
  • Wenn die Vorderfläche des Substrats übermäßig oxidiert wird, konkret, wenn sie so oxidiert wird, dass sie kontinuierlich einige zehn nm oder mehr beträgt, raut sich übrigens die vordere Substratfläche auf, und der auf der rauen Oberfläche gebildete Gateisolierfilm verschlechtert sich, In einem extremen Fall werden die Durchbruchsspannung und der Kriechstrom sogar schlechter als in einem Fall, in dem die Opferoxidation nicht durchgeführt wird. Im Gegensatz dazu wird, wenn der Feldisolierfilm 3 zusammengesetzt ist aus einem durch thermische Oxidation gebildeten dünnen unteren Isolierfilm 4 und einem durch irgendein anderes Verfahren gebildeten Isolierfilm 5, wie oben erläutert, eine Kristallfläche in dem Gatefenster des Feldisolierfilmes 3 gebildet, welche sehr flach ist ohne raue Teile und welche wenig Kontamination oder wenige Defekte aufweist. Daher ist es möglich, die Probleme zu lösen, dass (1) die Durchbruchspannung des Gateisolierflmes absinkt, und dass (2) der Kriechstrom zunimmt.
  • Dann wird, wie in 5C gezeigt, die Vorderfläche des Substrats überzogen mit einem Fotolack, belichtet und entwickelt, und das resultierende Substrat wird eingetaucht in eine gepufferte Flusssäurelösung (Mischlösung NH4F + HF) zur Nassätzung, wodurch ein Gatefenster 6 gebildet wird bei der vorbestimmten Position des Feldisolierfilmes 3. Bei dem Bilden der winzigen Öffnung 6 ist es möglich, trockenes Ätzen zu verwenden wie beispielsweise reaktives Ionenätzen, welches CF4-Gasplasma oder dergleichen anwendet. In diesem Fall ist es jedoch notwendig, zuerst das trockene Ätzen durchzuführen und es auf das nasse Ätzen umzuschalten, welches die gepufferte Flusssäurelösung anwendet, ganz bestimmt, wenn der Feldisolierfilm 3 einige Hundert nm geblieben ist. Genauer gesagt raut sich, wenn das Gatefenster 6 eindringend gebildet wird durch die trockene Ätzung bis zum Letzten, die SiC-Vorderfläche aufgrund von Plasma-Beschädigungen auf, oder durch die Trockenätzreaktion erzeugter Kohlenwasserstoff haftet an dem Boden des Gatefensters 6. Dies bildet einen Faktor für die Verschlechterung der Merkmale des Feldisolierfilmes, welcher bei dem nächsten Schritt gebildet wird.
  • Wenn die Ätzung für die Öffnung eines Gatebereichs durchgeführt worden ist, wie oben angegeben, wird der Fotolack abgelöst. Ein erster vorübergehender thermischer Oxidfilm 101, welcher die Beschädigungsschicht der Substratrückfläche bei dem Schritt von 5B verkörpert hat, verschwindet hier.
  • Dann wird, wie in 5D gezeigt, das mit dem Fotolackrückstand kontaminierte Substrat wieder ausreichend gewaschen durch die RCA-Reinigung, welche keine Flusssäurebehandlung auf halbem Wege einschließt. Bei dem Endstadium des Waschens wird das Substrat fünf Sekunden bis zehn Sekunden lang eingetaucht in eine gepufferte Flusssäurelösung, um einen chemischen Oxidfilm zu entfernen, der an der Oberfläche des Gatefensters erzeugt worden ist durch die RCA-Reinigung, und die gepufferte Flusssäurelösung wird vollständig abgewaschen durch ultra-entionisiertes Wasser, woraufhin das Substrat getrocknet wird. Da der chemische Oxidfilm sehr mäßig ist in der Qualität und auch inhomogen ist, übt er einen üblen Einfluss aus auf das homogene Wachstum des anschließenden thermischen Oxidfilmes. Daher ist die Beseitigung des chemischen Oxidfilmes unverzichtbar.
  • Dann wird das Substrat unmittelbar thermischer Oxidation unterzogen, wodurch man einen Gateisolierfilm 7 gewünschter Dicke (hier zum Beispiel 40 nm) auf der Vorderfläche der Epitaxialschicht 2 entsprechend dem Gatefenster 6 aufwachsen lässt. Betreffend die Bedingungen der Gateoxidation wird eine trockene Oxidation bei einer Temperatur von 1100°C empfohlen, obwohl nicht restriktiv. Hier ist ein wichtiger zu beachtender Punkt für das Realisieren des Gateisolierfilmes 7, der zufriedenstellend ein rasches thermisches Glühen wie beispielsweise Kontaktglühen aushält, der, dass die Temperatur der thermischen Oxidation höher eingestellt wird als die Glühtemperatur bei allen anschließenden Schritten. Die Oxidationstemperatur von 1100°C ist gewählt worden, weil das rasche thermische Glühen später durchgeführt wird, um den ohmischen Kontakt niedrigen Widerstands einer Rückflächenelektrode zu realisieren. In einigen Elementen ist es erwünscht, einen Gateisolierfilm von 50 nm oder darüber zu bilden, dessen Oberfläche sich auffallend aufraut. In solch einem Fall wird die gewünschte Dicke erhalten durch Überlagern eines thermischen Oxidfilmes von SiC mit einem Isolierfilm, der gebildet wird durch ein anderes Hilfsmittel zur Filmbildung (zum Beispiel CVD-SiO2-Film).
  • Übrigens bezeichnet das Bezugszeichen 102 in 5D einen zweiten vorübergehenden thermischen Oxidfilm, der vergleichsweise dick ist, welcher automatisch gebildet wird auf der hinteren Substratfläche, wenn der Gateisolierfilm durch die thermische Oxidation gebildet wird. Der zweite vorübergehende thermische Oxidfilm 102 hat die Wirkung, eine Polierbeschädigungsschicht zu eliminieren ähnlich dem oben angegebenen ersten vorübergehenden thermischen Oxidfilm 101, und weist auch die bedeutende Funktion auf, die hintere Substratfläche gegen Beschädigung zu schützen, die der Trockenätzung für die Entfernung von polykristallinem Silizium auf der hinteren Fläche zuzuschreiben ist, wie bei dem anschließenden Schritt in 6E erläutert wird. Ohne den Schutz durch diesen Oxidfilm tritt das Problem auf, dass die Kristallform der hinteren Substratfläche durcheinander gebracht wird und damit die ohmschen Merkmale der Rückflächenelektrode 10 zu verschlechtert, die bei einem späteren Schritt in 6F gebildet wird.
  • Als Nächstes wird, wie in 6E gezeigt, unmittelbar nach dem Schritt von 5D ein polykristalliner Siliziumfilm mit einer Dicke von 300–400 nm auf der ganzen Substratfläche gebildet durch CVD mit reduziertem Druck (Niederschlagstemperatur: 600°C–780°C), die ein Rohmaterial von Silan anwendet. Danach wird der polykristalline Siliziumfilm mit P dotiert durch allgemein bekannte thermische Diffusion (Behandlungstemperatur: 900°C–950°C), die Phosphorchlorat (POCl3) und Sauerstoff anwendet, um so einen Leitfähigkeitstyp zu bilden.
  • Dann wird die vordere Substratfläche mit einem Fotolack überzogen, und der überflüssige Teil des polykristallinen Siliziumfilmes auf der vorderen Substratseite wird entfernt durch Anwenden von Fotolithografie und reaktive Ionenätzung (RIE), deren Ätzmittel C2F6 und Sauerstoff sind. So wird eine Gateelektrode 8 aus polykristallinem Silizium gebildet.
  • Sodann wird der für die RIE-Ätzung verwendete Lack vollständig entfernt. Danach wird die gesamte Vorderfläche des Substrats wieder mit einem Resistmaterial überzogen (das gut ein Fotoresist sein kann) mit einer Dicke von wenigstens 1 μm, um so die Vorderfläche zu schützen, woraufhin Trockenätzung, deren Ätzmittel CF4 und O2 sind, ausgeführt wird, um das auf der hinteren Substratseite abgeschiedene polykristalline Silizium vollständig zu eliminieren. In der Trockenätzung ist das Substrat in einer Umgebung gelegen, in der beschleunigte Ionen herumfliegen, so dass wahrscheinlich Beschädigungen und Aufladen auftreten, die einem Ionenbeschuss zuzuschreiben sind. In dieser Hinsicht ist ein wichtiger zu beachtender Punkt, dass der Oberflächenschutz durch das Resistmaterial unverzichtbar ist zum Verhindern der Verschlechterung des Gateisolierfilmes 7, die den Beschädigungen und dem Aufladen zugeschrieben werden.
  • Das Resistmaterial für den Oberflächenschutz wird gestrippt, und das Substrat wird wieder der RCA-Reinigung unterzogen. Wenn das Substrat gereinigt worden ist, wird ein Zwischenschicht-Isolierfilm 9 aufgetragen auf der polykristallinen Silizium-Gateelektrode 8 auf der vorderen Substratfläche und dem Feldisolierfilm 3. Als Material für den Zwischenschicht-Isolierfilm 9 geeignet ist ein SiO2-Film mit einer Dicke von etwa 1 μm, der gebildet wird durch Atmosphärendruck-CVD, die Silan und Sauerstoff als Rohmaterialien anwendet, ein Phosphorsilikatglas(PSG)-Film, der ferner mit Phosphor dotiert ist, oder dergleichen. Jedoch ist das Material nicht einschränkend, sondern ein anderes Material wie beispielsweise SiN kann gut angewendet werden, solange es verschiedene nachfolgende Glühschritte aushalten kann. Danach wird das Substrat in einen gewöhnlichen Diffusionsofen gelegt und wird einige zehn Minuten lang mäßigem Glühen in einer N2-Atmosphäre unterworfen, um so den Zwischenschicht-Isolierfilm 9 zu verdichten. Eine Glühtemperatur bei dieser Gelegenheit wird geeignet gewählt in einem Bereich von beispielsweise 900°C–1000°C, um so niedriger zu sein als die Gateoxidationstemperatur von 1100°C.
  • Sodann wird, wie in 6F gezeigt, die vordere Substratfläche wieder mit einem Fotolack überzogen, um die Gateelektrode 8 und den Feldisolierfilm 3 auf der Vorderseite zu schützen, und das Substrat wird ausreichend nachgetrocknet, um auf diese Weise die flüchtigen Komponenten des Resist vollständig zu verdampfen. Das Substrat wird eingetaucht in eine gepufferte Flusssäurelösung, um so den zweiten vorübergehenden thermischen Oxidfilm 102, der auf der Rückfläche bleibt, vollständig zu entfernen, und die gepufferte Flusssäurelösung wird durch ultra-deionisiertes Wasser abgewaschen. Diese C-abgeschlossene Oberfläche der Rückfläche des SiC-Substrats 1, die auf diese Weise störungsfrei gemacht worden ist, ist eine saubere Fläche von wenigen Beschädigungen und geringer Kontamination.
  • Sobald das mit dem ultra-deionisierten Wasser nasse Substrat getrocknet worden ist, wird das getrocknete Substrat kurzzeitig in ein Verdampfungsgerät eingesetzt, dessen Inneres auf einem hochgradigen Vakuum gehalten wird, und ein gewünschtes Rückflächen-Elektrodenmaterial wird auf die hintere Substratfläche aufgedampft. Dieses Rückflächen-Elektrodenmaterial ist zum Beispiel ein Ni-Film von 50 nm Dicke. Übrigens wird in einem Fall, in dem das Haften des Elektrodenmaterials an den Seitenwänden des Substrats befürchtet wird, die Verdampfung in einem Zustand ausgeführt, in dem der äußere Umfangsrand des Substrats verdeckt wird unter Verwendung einer Abschirmmaske. 6F zeigt ein Beispiel, in dem die Rückflächenelektrode 10 unter Verwendung einer Abschirmmaske bedampft worden ist.
  • Als Nächste wird das für den Oberflächenschutz verwendete Resist vollständig gestrippt mit dem zugeordneten Lösungsmittel des Resist, und das Substrat wird ausreichend gewaschen und dann getrocknet. Das getrocknete Substrat wird unmittelbar in ein thermisches Schnellglühgerät eingesetzt und wird dem Glühen des hinteren Kontaktes bei 1000°C zwei Minuten lang in einer Atmosphäre von 100% höchstreinem Ar unterworfen. Auf Grund des Glühens wird der Ni-Film legiert mit dem SiC-Substrat 1 von niedrigem Widerstand, und die Rückflächenelektrode 10 in dem ohmschen Kontakt von sehr niedrigem Widerstand, die einen Kontaktwiderstand in der Größenordnung von wenigstens 10–6 Ωcm2 zeigt, kann gebildet werden. Übrigens wird die Temperatur des Glühens des hinteren Kontaktes eingestellt auf eine Temperatur (von wenigstens 900°C), welche niedriger ist als die der thermischen Oxidation, die den Gateisolierfilm 7 gebildet hat, und welche ausreicht für das Kontaktglühen zwischen dem Einkristall-Siliziumkarbid und einem Metall (zum Beispiel Ni).
  • In dem oben angegebenen thermischen Schnellglühen wird das ganze Substrat, und zwar die ganze MOS-Struktur des ”Gateelektrode – Gateisolierfilm – SiC” mit der Struktur, in welcher der Gateisolierfilm 7 vollständig überdeckt ist mit der Gateelektrode 8 aus polykristallinem Silizium, zur gleichen Zeit erhitzt.
  • Sodann wird, wie in 6G gezeigt, nach der Bildung der Rückflächenelektrode 10 die vordere Substratfläche überzogen mit einem Fotolack und wird belichtet und entwickelt durch ein Belichtungsgerät, um dadurch eine Resistmaske zu bilden zum Vorsehen einer Öffnung in dem Zwischenschicht-Isolierfilm 9 durch Ätzen. Ferner wird die hintere Substratfläche mit dem Fotolack überzogen, der dann ausreichend getrocknet wird. Danach wird eine Gateelektroden-Verbindungsöffnung 11 vorgesehen in dem Zwischenschicht-Isolierfilm 9 durch Ätzen der Vorderfläche mit einer gepufferten Flusssäurelösung. Das Resist auf der Rückfläche erfüllt die Funktion, dass die Rückflächenelektrode 10 daran gehindert wird, sich in der Flusssäurelösung aufzulösen und in der Qualität zu verändern, oder dass das Elektrodenmaterial, das sich aufgelöst hat oder abgeblättert ist von der Rückfläche, daran gehindert wird, an der Vorderfläche zu haften.
  • Als Nächstes wird, wie in 6H gezeigt, wenn das Ätzen für die Öffnung beendet ist, das für die Resistmaske und den Schutz der Rückflächeelektrode verwendete Resist vollständig gestrippt mit dem zugeordneten Losungsmittel des Resist, und das Substrat wird ausreichend gewaschen und dann getrocknet. Das getrocknete Substrat wird unmittelbar eingesetzt in ein Magnetron-Zerstäubungsgerät, dessen Inneres auf einem hochgradigen Vakuum gehalten wird, und ein gewünschtes Metall-Zwischenverbindungsmaterial, zum Beispiel ein Al-Film von 1 μm Dicke, wird aufgedampft auf die ganze obere Fläche des Substrats, das mit dem Zwischenschicht-Isolierfilm 9 versehen ist.
  • Danach wird die Vorderfläche des mit dem Al-Film überdeckten Substrats überzogen mit einem Fotolack und belichtet und entwickelt, um so eine Resistmaterial zum Ätzen zu bilden. Ferner wird die hintere Substratfläche wieder mit dem Fotolack überzogen zum Schutz der Rückflächenelektrode, und das Resist wird ausreichend getrocknet. Dann wird der Al-Film auf der Vorderfläche mit einer Ätzlösung vom Phosphorsäuretyp strukturiert, um dadurch eine Metallzwischenverbindung 12 zu bilden.
  • Übrigens wird das Resist auf der Rückfläche gebildet, um zu verhindern, dass sich die Rückflächenelektrode 10 auflöst in der Phosphorsäure-Ätzlösung und verschwindet oder sich in der Qualität verändert. Das Resist kann jedoch weggelassen werden in einem Fall, in dem nicht befürchtet wird, dass sich die Rückflächenelektrode 10 auflöst, oder der Al-Film durch RIE (trocken) geätzt wird.
  • Außerdem wird, wie oben angegeben, die Metall-Zwischenverbindung 12 aus Al oder dergleichen gebildet nach einem thermischen Glühen des Kontaktglühens. Dies ermöglicht es, die Probleme zu vermeiden, die der Wärme und dem thermischen Einfluss während des thermischen Glühens zuzuschreiben sind: (1) dass die Metall-Zwischenverbindung sich abschält von dem Zwischenschicht-Isolierfilm, (2) dass die Metall-Zwischenverbindung 12 den Zwischenschicht-Isolierfilm 9 und den darunterliegenden Gateisolierfilm 7 (aufgrund von Reduktion, der Diffusion von Metallelementen und des Auftretens von Beanspruchung) verschlechtert, und (3) dass die Metall-Zwischenverbindung 2 schmilzt und sich über die Kurzschluss-Schaltkreise in dem Chip ergießt.
  • In einem Endstadium wird das für die Resistmaske und den Schutz der Rückflächenelektrode verwendete Resist vollständig entfernt durch sein zugeordnetes Lösungsmittel, und das Substrat wird ausreichend gewaschen und getrocknet. Auf diese Weise wird der MOS-Kondensator fertiggestellt, der die ”Gateelektrode – Gateisolierfilm – Halbleiter-SiC(MOS)-Struktur” der 4 aufweist.
  • Wie oben beschrieben, wird als eine Metallelektrode, welche in Kontakt gebracht wird mit einem Einkristall-Siliziumkarbidsubstrat, außer einer Gateelek-trode, eine Metallelektrode angewendet, die thermischem Glühen unterworfen wird bei einer Temperatur (wenigstens 900°C), die niedriger ist als die Temperatur der thermischen Oxidation, die einen Gateisolierfilm 7 gebildet hat, und die ausreicht für das Kontaktglühen zwischen dem Einkristall-Siliziumkarbid und einem Metall (Ni), nachdem der Gateisolierfilm 7 vollständig umschlossen worden ist mit dem Einkristall-Siliziumkarbidsubstrat (einer Epitaxialschicht 2), einem Feldisolierfilm 3 und der Gateelektrode 8. Auf Grund solch einer Konstruktion wird während des thermischen Glühens der Gateisolierfilm vollständig umgeben in vertikaler und horizontaler Richtung mit der Gateelektrode (polykristallinem Silizium), SiO2 und SiC, welche thermisch stabil sind (welche weder reagieren noch diffundieren). Es ist daher möglich, sehr effektiv den Nachteil zu vermeiden, dass eine Metallsubstanz, die geflogen gekommen ist von der Innenwand eines thermischen Schnellglühgerätes oder der Kontakt mit dem SiC-Substrat selbst und an dem Gateisolierfilm 7 gehaftet hat, in den Gateisolierfilm 7 eintritt aufgrund der Hochtemperaturbehandlung, und den Nachteil, dass in einem Fall, in dem das rasche thermische Glühen ausgeführt wird in einem hochgradigen Vakuum bei oder über 800°C, der SiO2-Gateisolierfilm inhomogen zersetzt wird und damit seine Qualität verändert. Da außerdem die Temperatur in dem Fall der Bildung des Gateisolierfilmes durch die thermische Oxidation, höher eingestellt wird als die Temperatur des Kontaktglühens, kann die thermische Beanspruchung, verbunden mit einer Kontraktion, die in dem Gateisolierfilm durch das rasche thermische Glühen entwickelt wird, im Voraus entspannt werden durch den gemäßigten Glühzustand. Wie anhand der 7 und 8 ausgeführt wird, wird daher der Vorteil hervorgebracht, dass die Verschlechterung des Gateisolierfilmes, die verursacht wird durch die dem raschen thermischen Glühen zuzuschreibende thermische Beanspruchung, gelöst werden kann.
  • Da außerdem das Glühen ausgeführt wird bei der Temperatur, die ausreicht für das Kontaktglühen zwischen dem Einkristall-Siliziumkarbid und dem Metall, wird dieser ohmsche Kontakt von sehr niedrigem Widerstand, dessen Kontaktwiderstand die Größenordnung von 10–6 Ωcm2 zeigt, erhalten als der Kontakt zwischen dem Einkristall-Siliziumkarbid und der Metallelektrode.
  • 7 ist ein Diagramm von Strom-Spannungs-Kennlinien, gemessen an 11 willkürlichen Mustern von auf diese Weise gefertigten MOS-Kondensatoren. Übrigens war jeder der Muster-MOS-Kondensatoren derart, dass der Bereich (Fenster) der Gateelektrode 3,14 × 10–4 cm2 betrug, und dass die Dicke des Gateisolierfilmes 45 nm betrug.
  • Wie aus 7 hervorgeht, zeigen alle geprüften MOS-Kondensatoren im Wesentlichen die gleiche Strom-Spannungs-Kennlinie. Die Strom-Spannungs-Kennlinie ist eine einem dünnen Oxidfilm innewohnende Kennlinie, die bekannt ist als ”Fowler-Nordheim-Leitung”, und ein Kriechstrom, der für eine Verschlechterung spricht, wird nicht beobachtet. Außerdem ist ein ausgezeichneter Wert von 45 V oder mehr (10 MV/cm hinsichtlich eines elektrischen Feldes) als Durchbruchspannung in jeder der Proben angegeben.
  • Wie aus einem Vergleich der Kennlinien in 7 und den 1A und 1B zu erkennen, sind der Kriechstrom und die Durchbruchspannung des Gateisolierfilmes des MOS-Kondensators beachtlich verbessert gegenüber denen des Gateisolierfilmes (mit RTA), die dem herkömmlichen raschen thermischen Glühen unterworfen waren, wie in 1A gezeigt.
  • Außerdem zeigt 8 eine Hochfrequenz-C-V-Kennlinie des MOS-Kondensators. Betreffend den in 2 gezeigten Stand der Technik wird darauf hingewiesen, dass als Ergebnis des raschen thermischen Glühens eine Flachbandspannung sich stark in einer positiven Richtung verschiebt und wenigstens 15 V wird. Im Gegensatz dazu ist zu erkennen, dass in dem dem ähnlichen schnellen thermischen Glühen unterzogenen MOS-Kondensator eine Flachbandspannung einen Wert von gut 2 V aufweist, was auch sehr vermindert ist. Das Absenken (die Verbesserung) der Flachbandspannung ist eine beachtliche Verbesserung, welche der Abnahme einer Größenordnung hinsichtlich der effektiven Ladungsdichte Qeff (C/cm2) einer Oxidfilm-Grenz-fläche entspricht.
  • Wie aus der obigen Beschreibung ersichtlich, ergeben sich, wenn das rasche thermische Glühen wie beispielsweise Kontaktglühen (zum Beispiel eine Minute lang bei 1000°C) in dem Stand der Technik durchgeführt wird, die Probleme: (1) dass eine Stehspannung (= Durchbruchspannung) des Gateisolierfilmes, die etwa 40 V betragen sollte, abrupt abfällt auf höchstens 5 V, was 1/8 ist (Diagramm in 1A), (2) dass der Kriechstrom des Gateisolierfilmes auffallend zunimmt (Diagramm von 1A), und (3) dass die Flachbandspannung sich in der positiven Richtung 15 V oder mehr verschiebt aus der Nachbarschaft eines gewöhnlichen Wertes von Null V (siehe 2), wogegen all diese Probleme gelöst worden sind in der obigen ”Gateelektrode – Gateisolierfilm – Halbleiter-SiC(MOS)-Struktur und das Herstellverfahren.
  • Außerdem ist das Kontaktglühen bei 1000°C in der Ar-Atmosphäre über 2 Minuten hinzugefügt. Diese thermischen Glühbedingungen und das Verfahren zur Bildung des Kontaktes bieten das optimale Herstellverfahren zum Realisieren eines ohmschen Kontaktes mit niedrigem Widerstand in einem n+-SiC. wird dementsprechend Der ohmsche Kontakt von sehr niedrigem Widerstand wird an der Rückfläche des SiC-Substrats erhalten. Anders ausgedrückt wurden die obigen Probleme (1), (2) und (3) gelöst, ohne eine Erhöhung in dem Kontaktwiderstand zu erleiden.
  • Zusätzlich ist ein wichtiger zu bemerkender Punkt der, dass die Probleme (1), (2) und (3) nicht nur für das Kontaktglühen gelöst wurden, sondern für alle anderen vorgenannten thermischen Schritte, welche der Gateisolierfilm oft erfährt in einem tatsächlichen Bauteil, zum Beispiel die Bildung des polykristallinen Siliziumfilmes, Einbau zum Dotieren des polykristallinen Siliziumfilmes mit dem Phosphorfremdatom, die Abscheidung des Zwischenschicht-Isolierfilmes und das verdichtende thermische Glühen des Zwischenschicht-Isolierfilmes.
  • Ferner versteht es sich in Anbetracht der in 1B gezeigten I-V-Kennlinien, dass bei dem Stand der Technik die Gateisolierfilme, die nicht dem raschen thermischen Glühen unterworfen werden, Durchbruchspannungen in der Größenordnung von höchstens 40 V aufweisen, und dass fehlerhafte Einheiten, die bei niedrigen Spannungen durchbrechen oder die hohe Kriechströme zeigen, in beachtlicher Anzahl enthalten sind. Im Gegensatz dazu liegen die Durchbruchspannungen der Gateisolierfilme alle bei 40 V oder höher, und der beste Gateisolierfilm, der erhalten wurde, überstieg sogar 54 V. Außerdem sind alle Kriechströme klein und sind innewohnende Ströme. Auf diese Art und Weise weisen das Siliziumkarbid-Halbleiterbauteil (Gateelektrode – Gateisolierfilm – Halbleiter-SiC-Struktur) und sein Herstellverfahren die ausgezeichneten Vorteile auf, dass sich Merkmale zeigen, die günstig sind im Vergleich zu denen der Gateisolierfilme in dem Stand der Technik, und dass die günstigen Merkmale bis zum Letzten aufrechterhalten werden können, selbst wenn die Bauteilfertigungsschritte, die das Glühen und Trockenätzen nach der Bildung des Gateisolierfilmes einschließen, durchgeführt worden sind.
  • Eine zweite beispielhafte Erläuterung des Siliziumkarbid-Halbleiterbauteiles und sein Herstellverfahren ist ein Beispiel, um günstige Gateisolierfilm-Merkmale und MOS-Grenzflächenmerkmale zu realisieren in einem Planar-Leistungs-MOSFET des n-Kanal-Typs, wie zum Beispiel offenbart in der japanischen PA, erste Veröffentlichung No. Heisei 10-308510 .
  • 9 ist eine Schnittansicht eines wesentlichen Abschnitts eines Leistungs-MOSFET.
  • Unter Bezugnahme auf 9 bezeichnet das Bezugszeichen 21 ein n+-SiC bei einer hohen Störstellenkonzentration, und man lässt eine erste n–-Epitaxialschicht 22 mit einer Dicke von 10 μm und dotiert mit Stickstoff bei 4 × 1015/cm3 homo-epitaxial aufwachsen auf die Vorderfläche (obere Hauptfläche in der Figur) eines SiC-Substrats 21. Ein Substrat irgendeines aller Kristallsysteme wie 4H, 6H, 3C und 15R (der Buchstabe H bezeichnet ein hexagonales System, der Buchstabe C ein kubisches System und der Buchstabe R ein rhomboedriges System) kann als das SiC-Substrat 21 angewendet werden.
  • p–-Basisbereiche 23a und 23b, jeder von denen eine vorbestimmte Tiefe aufweist und leicht dotiert ist mit einem p-Fremdatom, sind räumlich geformt in vorbestimmten Bereichen in dem Vorderflächenschichtabschnitt der ersten Epitaxialschicht 22. Außerdem sind n+-Sourcebereiche 24a, 24b, flacher als die p–-Basisbereiche 23a, 23b, jeweils ausgebildet in vorbestimmten Bereichen in den Vorderflächenschichtabschnitten der p–-Basisbereiche 23a, 23b. Ferner erstreckt sich ein zweites n–-Epitaxialschichtstück 25 in den Vorderflächenschichten der ersten n Epitaxialschicht 22 und den p–-Basisbereichen 23a, 23b so, dass sie in Kontakt liegen mit den n+-Sourcebereichen 24a und 24b. Die zweite n–-Epi-taxialschichtstück 25 fungiert als eine kanalbildende Schicht in der Vorderfläche eines Bauteiles während der Operation des Bauteiles. Die Störstellenkonzentration des n–-Epi-taxialschichtstückes 25 soll eine niedrige Konzentration sein zwischen 1 × 1015/cm3 und 1 × 1017/cm3 und soll nicht höher sein als die Störstellenkonzentration der p–-Basisbereiche 23a; 23b. Außerdem sind Aussparungen 36a, 36b jeweils ausgebildet in den oberen Teilen der p–-Basisbereiche 23a, 23b und n+-Sourcebereiche 24a, 24b.
  • Ein Feldisolierfilm 26, dessen Dicke einige Hundert nm oder mehr beträgt, ist auf den p–-Basisbereichen 23a, 23b und den n+-Sourcebereichen 24a, 24b angeordnet außer dem zweiten n–-Epitaxialschichtstück 25 und seinem äußeren Umfangsrand. Der Feldisolierfilm 26 weist einen solchen Aufbau auf, dass ein dicker oberer Isolierfilm 28, der durch ein Hilfsmittel gebildet wird (zum Beispiel CVD bei vermindertem Druck), das sich von der thermischen Oxidation von SiC unterscheidet, aufgestapelt wird auf einen dünnen unteren Isolierfilm 27, der gebildet wird durch die thermische Oxidation der Vorderfläche des SiC-Substrats 21. Außerdem bezeichnet das Bezugszeichen 29 ein Gatefenster, das in dem Feldisolierfilm 26 vorgesehen ist, und das Bezugszeichen 30 einen Gateisolierfilm, der an dem Boden des Gatefensters 29 ausgebildet ist. Der Gateisolierfilm 30 muss ein Film sein, der in der Weise geglüht wird, dass er direkt einem oxidierenden Gas ausgesetzt wird, das Sauerstoffatome enthält, während oder nach seiner Bildung.
  • Der Gateisolierfilm 30 ist überlagert mit einer Gateelektrode 31 aus polykristallinem Silizium, welche so angeordnet ist, dass sie das Gatefenster 29 vollständig überdeckt und sich teilweise auf dem Feldisolierfilm 26 erstreckt. Ein Zwischenschicht-Isolierfilm 32 ist auf der Gateelektrode 31 und dem Feldisolierfilm 26 ausgebildet.
  • Die Bezugszeichen 33a, 33b bezeichnen Kontaktöffnungen 33, die in dem Feldisolierfilm 26 und dem Zwischenschicht-Isolierfilm 32 vorgesehen sind, und die in die Source/Basisbereiche eindringen. Sourceelektroden 34a, 34b sind vorhanden an dem Boden der Kontaktöffnungen 33a, 33b. Die Sourceelektroden 34a, 34b sind in der Weise ausgebildet, dass, nachdem ein Kontaktmetall wie beispielsweise Ni abgeschieden ist, es legiert wird mit dem SiC (den Sourceschichten und den Basisschichten) durch rasches thermisches Glühen (zum Beispiel zwei Minuten bei 1000°C). Außerdem bezeichnet das Bezugszeichen 35 eine Metallzwischenverbindung, welche die Sourceelektroden 34a, 34b verbindet mit einem anderen Schaltkreiselement auf dem identischen Substrat oder mit einem externen Schaltkreis, durch die Source-Kontaktöffnungen 33a, 33b.
  • Obwohl in der Figur nicht dargestellt, sind übrigens die Gateelektroden-Kontaktöffnungen in denjenigen Teilen des Zwischenschicht-Isolierfilmes 32 vorgesehen, welche die ausstreckenden Teile der Gateelektrode 31 aus polykristallinem Silizium überlagern, und Kontaktelektroden, welche gebildet sind aus Ni, legiert mit dem polykristallinen Silizium, sind auch auf diesen Teilen der Gateelektrode 31 abgeschieden, die dem Boden der Gateelek-troden-Kontaktöffnungen entsprechen. Eine zweite Metallzwischenverbindung (nicht gezeigt), die dazu dient, die Gateelektrode 31 zu verbinden mit einem anderen Schaltkreiselement auf dem identischen Substrat oder mit einem externen Schaltkreis durch die Kontaktelektroden und die Gateelektroden-Kontaktöffnungen, ist auf dem Zwischenschicht-Isolierfilm 32 platziert.
  • Währenddessen ist ein Abschnitt 37 auf der Rückfläche des SiC-Substrats 21 eine Drainelektrode, die im Wesentlichen auf dem gesamten Bereich der Rückfläche angeordnet ist außer dem peripheren Rand des Substrats. Die Drainelektrode 37 ist derart gebildet, dass, nachdem ein Kontaktmetall wie beispielsweise Ni auf die hintere Substratfläche aufgedampft ist, sie legiert wird mit dem SiC-Substrat 21 durch rasches thermisches Glühen. Übrigens kann es in einem Fall, in dem nicht befürchtet wird, dass das Kontaktmetall an den Seitenwänden des SiC-Substrats 21 haftet, gut auf der gesamten Rückfläche des Substrats abgeschieden werden.
  • Als Nächstes wird ein Verfahren zur Herstellung eines Planar-Leistungs-MOSFET beschrieben. Die 10A, 10B, 10C, 11D, 11E, 11F, 12G, 12H, 12I und 13J sind Schnittansichten, welche Schritte des Herstellverfahrens zeigen.
  • Zuerst wird, wie in 10A gezeigt, ein n+-SiC-Substrat 21 gebildet mit einer ersten n–-Epitaxialschicht 22, p–-Basisbereichen 23a, 23b, n+-Sourcebereichen 24a, 24b, einem zweiten n–-Epitaxialschichtstück 25 und Substrataussparungen 36a und 36b. Übrigens sollen die Epitaxialschichten minderer Qualität auf den Rückflächen des SiC-Substrats 21, die jeweils gleichzeitig mit dem Wachstum der ersten und der zweiten n–-Epitaxialschichten gebildet werden, eliminiert werden durch die zuvor in der ersten beispielhaften Erläuterung erläuterten Schritte. Es wird angemerkt, dass in der folgenden Beschreibung ”Substrat” das SiC-Substrat 21 bezeichnen soll, das gebildet ist mit der Epitaxialschicht 22 oder irgendeinem anderen Film oder einer Elektrode, wenn nicht anders spezifiziert.
  • Als Nächstes wird, wie in 10B gezeigt, das durch RCA-Reinigung oder dergleichen ausreichend gewaschene Substrat thermisch oxidiert in einer trockenen Sauerstoffatmosphäre, um thermische Oxidfilme auf den Vorderflächen und Rückflächen des Substrats wachsen zulassen, und die thermischen Oxidfilme werden unmittelbar entfernt unter Verwendung einer gepufferten Flusssäurelösung. Bei dieser Gelegenheit sollte die Dicke jedes der thermischen Oxidfilm wünschenswert weniger als 50 nm betragen, vorzugsweise 5 bis 20 nm, aus den bereits angegebenen Gründen. Nachdem das der obigen Opferoxidation unterzogene Substrat wieder durch RCA-Reinigung oder dergleichen gewaschen worden ist, wird ein Feldisolierfilm 26, der aus einem dünnen unteren Isolierfilm 27 und einem dicken oberen Isolierfilm 28 besteht, auf der vorderen Substratfläche gebildet. Es ist möglich, als unteren Isolierfilm 27 einen thermischen Oxidfilm von etwa 10 nm zu verwenden, welcher gebildet wird durch thermisches Oxidieren der vorderen Substratfläche in einer trockenen Sauerstoffatmosphäre, und als oberen Isolierfilm 28 einen Isolierfilm gewünschter Dicke, der gebildet wird durch ein von thermischer Oxidation verschiedenes Verfahren, zum Beispiel einen SiO2-Film von 400 nm Dicke, der gebildet wird durch CVD bei Atmosphärendruck, welches Sauerstoff und Silan anwendet. Die Dicke des unteren Isolierfilmes 27 sollte wünschenswert geringer sein als 50 nm, vorzugsweise 5–20 nm. Die thermische Oxidation des unteren Isolierfilmes 27 ist nicht beschränkt auf die trockenen Oxidation, sondern kann gut auch eine nasse Oxidation sein oder eine, die ein anderes Oxidiergas anwendet. Außerdem kann der obere Isolierfilm 28 gebildet werden, nachdem man den unteren Isolierfilm 27 auf der vorderen Substratfläche hat aufwachsen lassen. Im Gegensatz dazu kann der untere Isolierfilm 27 (thermischer Oxidfilm) gut gebildet werden zwischen dem Substrat und dem oberen Isolierfilm 28, indem der obere Isolierfilm 28 gebildet wird und dann thermisch oxidiert wird. Übrigens bezeichnet das Bezugszeichen 101 in 10B einen ersten vorübergehenden thermischen Oxidfilm, der automatisch an der hinteren Substratfläche gebildet wird während der Bildung des unteren Isolierfilmes 27. Der vorübergehende thermische Oxidfilm 101 hat die Aufgabe, effektiv jede beträchtlich tiefe Polierschadenschicht an der hinteren Substratfläche zu eliminieren, die bei den Schritten von 10A erschienen ist.
  • Als Nächstes wird, wie in 10C gezeigt, die vordere Substratfläche überzogen mit einem Fotolack, belichtet und entwickelt, und das resultierende Substrat wird eingetaucht in eine gepufferte Flusssäurelösung zur Nassätzung, wodurch das Gatefenster 29 an der vorbestimmten Position des Feldisolierfilmes 26 gebildet wird. Der erste vorübergehende thermische Oxidfilm 101 verschwindet hier. Außerdem ist es bei der Bildung des winzigen Gatefensters 29 möglich, trockenes Ätzen zu verwenden wie beispielsweise reaktive Ionen-ätzung, welche CF4-Gasplasma oder dergleichen anwendet. In diesem Fall ist es jedoch notwendig, erst Trockenätzung durchzuführen und auf die Nassätzung umzuschalten unter Anwendung der gepufferten Flusssäurelösung, ganz bestimmt, wenn der Feldisolierfilm einige Hundert nm geblieben ist. Wenn das Ätzen beendet ist, wird das Fotoresist gestrippt.
  • Als Nächstes wird, wie in 11D gezeigt, das mit Resistrückstand kontaminierte Substrat wieder ausreichend durch die RCA-Reinigung oder dergleichen gewaschen. In dem Endstadium des Waschens wird das Substrat 5 Sekunden bis 10 Sekunden lang in eine gepufferte Flusssäurelösung eingetaucht, um einen chemischen Oxidfilm zu entfernen, der an der Oberfläche des Gatefensters 29 durch die RCA-Reinigung erzeugt worden ist, und die gepufferte Flusssäurelösung wird vollständig abgewaschen durch ultradeionisiertes Wasser, woraufhin das Substrat getrocknet wird.
  • Das getrocknete Substrat wird unmittelbar einer thermischen Oxidation unterworfen, wodurch man einen Gateisolierfilm 30 gewünschter Dicke (hierin zum Beispiel 40 nm) auf der vorderen Substratfläche aufwachsen lässt entsprechend dem Gatefenster 29. Betreffend die Bedingungen der Gateoxidation wird zum Beispiel trockene Oxidation bei einer Temperatur von 1100°C empfohlen, obwohl nicht restriktiv. Hier ist ein wichtiger Punkt zum Realisieren des Gateisolierfilmes 30, der rasches thermisches Glühen wie beispielsweise Kontaktglühen aushält, dass die Temperatur der thermischen Oxidation höher eingestellt wird als irgendeine Glühtemperatur bei allen anschließenden Stufen. Hier ist die Oxidationstemperatur von 1100°C gewählt worden, weil rasches thermisches Glühen bei 1000°C später durchgeführt wird, um den ohmschen Kontakt einer Drainelektrode 37 und der Sourceelektroden 34a, 34b zu realisieren. In einigen Elementen ist es erwünscht, einen Gateisolierfilm 30 von 50 nm oder darüber zu bilden, dessen Oberfläche sich auffällig aufraut. In solch einem Fall wird die gewünschte Dicke erhalten durch Überlagern eines thermischen Oxidfilmes von SiC mit einem Isolierfilm, der durch ein anderes Hilfsmittel gebildet ist (zum Beispiel, ein CVD-SiO2-Film). Übrigens bezeichnet das Bezugszeichen 102 einen zweiten vorübergehenden thermischen Oxidfilm, der vergleichsweise dick ist, welcher automatisch auf der hinteren Substratfläche gebildet wird, wenn der Gateisolierfilm gebildet wird durch die thermische Oxidation.
  • Als Nächstes werden, wie in 11E gezeigt, sobald der Gateisolierfilm 30 gebildet worden ist, polykristalline Siliziumfilme 103 von jeweils 300 bis 400 nm Dicke auf der gesamten Vorderfläche und Rückfläche des Substrats gebildet durch CVD bei reduziertem Druck (Aufwachstemperatur: 600°C–700°C), die ein Rohmaterial von Silan anwenden. Danach werden die polykristallinen Siliziumfilme mit P (Phosphor) dotiert durch allgemein bekannte thermische Diffusion (Behandlungstemperatur 900°C–950°C), wobei Phosphorchlorat (POCl3) und Sauerstoff angewendet werden, um so einen Leitfähigkeitstyp zu bieten.
  • Die vordere Substratfläche wird überzogen mit einem Fotolack, und der überflüssige Teil des polykristallinen Siliziumfilmes auf der vorderen Substratseite wird eliminiert durch Anwenden von Fotolithografie, und reaktive Ionenätzung (RIE), deren Ätzmittel C2F6 und Sauerstoff sind. So wird eine Gateelektrode 31 gebildet.
  • Als Nächstes wird, wie in 11F gezeigt, das für die RIE verwendete Resist vollständig entfernt, und das Substrat wird der RCA-Reinigung unterworfen. Wenn das Substrat gereinigt worden ist, wird ein Zwischenschicht-Isolierfilm 32 auf der Gateelektrode 31 und dem Feldisolierfilm 26 auf der vorderen Substratfläche abgeschieden. Geeignet als Material für den Zwischenschicht-Isolierfilm 32 ist ein SiO2-Film von etwa 1 μm Dicke, welcher gebildet wird durch Atmosphärendruck-CVD unter Anwendung von Silan und Sauerstoff als Rohmaterialien, Phosphosilikatglas (PSG), das ferner mit Phosphor dotiert wird, oder dergleichen. Das Material ist jedoch nicht einschränkend. Danach wird das Substrat in einen gewöhnlichen Diffusionsofen gelegt und in einer N2-Atmosphäre einige zehn Minuten lang mäßigem Glühen unterworfen, um so den Zwischenschicht-Isolierfilm 32 zu verdichten. Eine Glühtemperatur wird bei dieser Gelegenheit in einem Bereich von 900°C–1000°C gewählt.
  • Als Nächstes wird, wie in 12G gezeigt, die Vorderfläche de Substrats mit einem Fotolack überzogen, belichtet und entwickelt, und das resultierende Substrat wird eingetaucht in eine gepufferte Flusssäurelösung (Mischlösung NH4F + HF) zum Nassätzen, wodurch Source-Kontaktöffnungen 33a, 33b und Gateelektroden-Kontaktöffnungen (nicht gezeigt) an den vorbestimmten Positionen des Zwischenschicht-Isolierfilmes 32 und des Feldisolierfilmes 26 gebildet werden. Da die Gateelektroden-Kontaktöffnungen nur mit dem Zwischenschicht-Isolierfilm 32 überlagert sind, dringen sie etwas früher ein als die Source-Kontaktöffnungen 33a, 33b, die auch mit dem Feldisolierfilm 26 überlagert sind. Da jedoch die Gateelektroden-Kontaktöffnungen mit der Gateelektrode 31 aus polykristallinem Silizium unterlegt sind, nicht in der gepufferten Flusssäurelösung geätzt, hört ihre Ätzung automatisch auf, wenn sie das polykristalline Silizium erreicht haben. Bei dem Bilden der winzigen Öffnungen ist es möglich, Trockenätzung anzuwenden wie beispielsweise reaktive Ionenätzung, welche CF4-Gasplasma oder dergleichen anwendet. In diesem Fall ist es jedoch erforderlich, ganz bestimmt zuerst die Trockenätzung durchzuführen und sie auf die Nassätzung umzuschalten unter Anwendung der gepufferten Flusssäurelösung, wenn der Isolierfilm auf den Source- und Gate-Kontaktöffnungen 33a, 33b einige Hundert nm geblieben ist.
  • Wenn das Ätzen beendet ist, wird das Substrat ausreichend gewaschen und getrocknet. Das getrocknete Substrat, wobei der Fotolack als Ätzmaske verbleibt, wird unmittelbar in ein Verdampfungsgerät eingesetzt, dessen Inneres auf einem hochgradigen Vakuum gehalten wird, und ein Kontaktmetall 104, zum Beispiel Ni mit einer Dicke von 50 nm wird auf die gesamte vordere Substratfläche aufgedampft. Eine Zeitspanne, während der das Substrat stehen gelassen wird zwischen dem Ätzen der Kontaktöffnungen und der Aufdampfung des Kontaktmetalls, ist ein ehr wichtiger Faktor, welcher die Größen der Kontaktwiderstände der Source-Elektroden regelt. Genauer gesagt werden, wenn die Zeitspanne lang ist, natürliche Oxide gebildet auf den Teilen der vorderen SiC-Fläche, die den Kontaktöffnungen entsprechen, oder Kohlenwasserstoff haftet wieder an den obigen Teilen. Dies bildet einen Grund zum Behindern der homogenen Bildung von Legierungsschichten, die später anzugeben sind, was zu einem steilen Anstieg oder Streuen in dem Kontaktwiderstand führt. Dementsprechend muss das Kontaktmetall 104 so früh wie möglich nach dem Ätzen der Öffnungen abgeschieden werden.
  • Wenn die Aufdampfung beendet ist, wird das Substrat eingetaucht in ein zugeordnetes Lösungsmittel, um so den Fotolack vollständig zu entfernen, der auf der vorderen Substratfläche zurückbleibt. Auf diese Weise wird gleichzeitig das auf dem Fotolack abgeschiedene Kontaktmetall 104 entfernt, um dadurch einen Substrataufbau zu bilden, in dem das Kontaktmetall 104 nur auf dem Boden der Source-Kontaktöffnungen 33a, 33b und der Gate-elektroden-Kontaktöffnungen zurückgelassen wird.
  • Als Nächstes wird, wie in 12H gezeigt, das Substrat ausreichend gewaschen und getrocknet. Danach wird die gesamte Vorderfläche überzogen mit einem Schutzresistmaterial (das ein Fotoresist sein kann) mit einer Dicke von wenigstens 1 μm, und das Substrat wird einmal eingetaucht in eine gepufferte Flusssäurelösung, um dadurch einen auf dem polykristallinen Siliziumfilm 103 auf der hinteren Substratseite gebildeten SiO2-Film zu beseitigen. Sodann wird der polykristallinen Siliziumfilm 103 auf der Rückflächenseite vollständig eliminiert durch trockenes Ätzen, das CF4 und O2 anwendet. Der Oberflächenschutz-Schritt, der das Resist anwendet, ist unverzichtbar, um zu verhindern, dass sich das Kontaktmetall 104 und der Gateisolierfilm 30 verschlechtern auf Grund von Plasmabeschädigungen und Aufladen, welche während der Trockenätzung auftreten könnten.
  • Als Nächstes wird das Substrat eingetaucht in eine gepufferte Flusssäurelösung, um dadurch den zweiten vorübergehenden Oxidfilm 102 zu entfernen, der in dem polykristallinen Siliziumfilm 103 gebildet worden ist, und um eine saubere Kristallfläche auf der hinteren Substratseite störungsfrei zu machen. Außerdem wird die gepufferte Flusssäurelösung vollständig abgewaschen mit ultra-deionisiertem Wasser, und das Substrat wird getrocknet. Dann wird das getrocknete Substrat prompt eingesetzt in ein Aufdampfgerät, dessen Inneres auf einem hochgradigen Vakuum gehalten wird, und ein gewünschtes hinteres Kontaktmetall 105 wird auf die hintere Substratfläche aufgedampft. Das Material des hinteren Kontaktmetalls 105 (Rückflächenelektrode) ist zum Beispiel ein Ni-Film von 50 nm Dicke. Übrigens wird in einem Fall, in dem befürchtet wird, dass das Elektrodenmaterial an den Seitenflächen (Wänden) des Substrats haftet, die Aufdampfung in einem Zustand durchgeführt, in dem der äußere Umfangsrand des Substrats unter Verwendung einer Abschirmmaske verborgen wird. 12H zeigt ein Beispiel, in dem die Rückflächenelek-trode unter Verwendung einer Abschirmmaske aufgedampft worden ist.
  • Als Nächstes wird, wie in 12I gezeigt, das für den Oberflächenschutz verwendete Resist vollständig gestrippt (abgelöst) mit dem zugeordneten Lösungsmittel für das Resist, und das Substrat wird ausreichend gewaschen und dann getrocknet. Das getrocknete Substrat wird unmittelbar eingesetzt in ein thermisches Schnellglühgerät und wird 2 Minuten lang raschem thermischen Glühen (Kontaktglühen) bei 1000°C in einer Atmosphäre von hochreinem Ar unterworfen. Aufgrund des Glühens werden die Kontaktmetallabschnitte 104 und 105 (Ni-Filme) am Boden der Source-Kontaktöffnungen 33a, 33b sowie die Gateelektroden-Kontaktöffnungen (nicht gezeigt) und auf der Rückfläche gleichzeitig legiert mit dem SiC der n+-Source-Bereiche sowie dem n+-polykristallinen Silizium und dem n+-SiC der Rückfläche, um dadurch Sourceelektroden 34a, 34b, Gateelektrodenkontakte (nicht gezeigt) und eine Drainelektrode 37 zu bilden, die jeweils sehr niedrige Widerstände zeigen. Bei dieser Gelegenheit wird der gesamte Aufbau der Gateelektrode – Gate-isolierfilm – Halbleiter-SiC (MOS), in welchem der Gateisolierfilm 30 völlig überdeckt ist mit der Gateelektrode 31 aus polykristallinem Silizium, gleichzeitig erhitzt.
  • Als Nächstes wird, wie in 13J gezeigt, das dem Kontaktglühen unterworfene Substrat unmittelbar eingesetzt in ein Magnetron-Zerstäubungsgerät, dessen Inneres auf einem hochgradigen Vakuum gehalten wird, und ein gewünschtes Metall-Zwischenverbindungs-material, zum Beispiel Al, wird bis zu einer Dicke von 1 μm aufgedampft auf die ganze obere Fläche des Substrats, die mit dem Zwischenschicht-Isolierfilm 32 und den Source-Öffnungen 33a, 33b versehen ist.
  • Danach wird die Vorderfläche des Substrats, auf der der Al-Film gebildet ist, mit einem Fotolack überzogen und belichtet und entwickelt, um so eine Resistmaske zum Ätzen zu bilden. Ferner wird die hintere Substratfläche wieder mit dem Fotolack überzogen zum Schutz der Rückflächenelektrode, und das Resist wird ausreichend getrocknet. Sodann wird der Al-Film strukturiert mit einer Ätzlösung des Phosphorsäuretyps, um dadurch eine Metallzwischenverbindung 35 zu bilden. Das Resist auf der Rückfläche wird gebildet, um zu verhindern, dass die Drainelektrode 37 sich auflöst in der Phosphorsäure-Ätzlösung und dass sie verschwindet oder sich in der Qualität verändert. Auf dieses Resist kann jedoch verzichtet werden in einem Fall, in dem nicht befürchtet wird, dass die Drainelektrode 37 sich auflöst, oder in dem Fall, in dem der Al-Film durch RIE (trocken) geätzt wird.
  • In einem Endstadium werden die Resistmaske und das für den Drainelektrodenschutz verwendete Schutzresist vollständig entfernt durch sein zugeordnetes Lösungsmittel, und das Substrat wird ausreichend gewaschen und dann getrocknet. Auf diese Weise wird der Planar-Leistungs-MOSFET, wie in 9 gezeigt, fertiggestellt.
  • Als die I-V-Kennlinie und die Hochfrequenz-C-V-Kennlinie des Gateisolierfilmes des auf diese Weise hergestellten Planar-Leistungs-MOSFET geschätzt wurden, wurden Kennlinien erhalten, die jeweils denen in den 7 und 8 (in der ersten beispielhaften Erläuterung beschrieben) äquivalent waren. Übrigens wurden in dieser Messung Proben verwendet, in jeder von denen der Abstand zwischen der p–-Basis 23a und der p–-Basis 23b speziell vergrößert war, um so die Messung zu erleichtern.
  • Wie oben beschrieben, werden selbst in dem Fall der Anwendung auf den Planar-Leistungs-MOSFET Vorteile äquivalent denen des in der ersten beispielhaften Erläuterung beschriebenen MOS-Kondensators erhalten. Es ist zu verstehen, dass das Ergebnis zu erwarten ist, wenn die Aufbauten und Prozesse in der Nähe der Gatefenster beider Bauteile verglichen werden. Genauer gesagt sind die n+-Sourcebereiche 24a, 24b und die p–-Basisbereiche 23a, 23b in 9 Bereiche, die dotiert sind mit einem n-Fremd-atom bzw. einem p-Fremdatom, aber ihr Mutterbereich ist die n-Epitaxialschicht (22 oder 25), wie anhand von 9 beschrieben. Dementsprechend unterscheidet sich der Schnittaufbau des Gatefensters (einschließlich seinem Außenrand) des Planar-Leistungs-MOSFET, wie in 9 gezeigt, nicht von dem des Gatefensters (einschließlich seinem Außenrand) des MOS-Kondensators gemäß der ersten beispielhaften Erläuterung.
  • Übrigens sind, wenn der Herstellprozess des Planar-Leistungs-MOSFET und der des MOS-Kondensators verglichen werden, die Schritte, welche implementiert werden seit der Bildung des Gateisolierfilmes bis zur Bildung des Zwischenschicht-Isolierfilmes ganz die gleichen. Betreffend die anschließenden Schritte ist, obwohl der Schritt des gleichzeitigen Bildens des Source-Kontaktmetalls (Ni) 104 und des Kontaktmetalls (nicht gezeigt) der Gateelektrode an den Böden der Source-Kontaktöffnungen 33a, 33b und den Böden der Gateelektrodenöffnungen in dem MOSFET eingefügt ist, dieser Schritt ein Prozess bei Zimmertemperatur, und daher sind die Herstellprozesse des MOSFET und des MOS-Kondensators beide gleich unter dem Gesichtspunkt des thermischen Budgets bei hohen Temperaturen.
  • Ferner weist die zweite beispielhaften Erläuterung nicht nur die mit der ersten beispielhaften Erläuterung gemeinsamen Vorteile auf, sondern kann auch Probleme lösen, die typisch sind für SiC-Vertikal-MOSFETS nach dem Stand der Technik einschließlich dem Planar-MOSFET, wie nachfolgend erläutert.
  • 3 ist eine schematische Schnittansicht eines wesentlichen Abschnitts eines herkömmlichen Leistungs-MOSFET, der SiC anwendet, wie offenbart in der japanischen PA, erste Veröffentlichung No. JP H10 308510 A (veröffentlicht am 17. Nov. 1998). Der Aufbau dieses herkömmlichen MOSFET wird kurz beschrieben. Das Bezugszeichen 1' bezeichnet ein n+-Siliziumkarbid-Halbleitersubstrat des Hexagonalsystems, dessen obere Fläche eine Hauptfläche 1a' ist, und dessen untere Fläche gegenüber der Hauptfläche eine Rückfläche 1b ist. Eine n–-Siliziumkarbid-Epitaxialschicht 2', die eine niedrigere Dotandkonzentration aufweist als das n+-Siliziumkarbid-Halbleitersubstrat 1', ist auf die Hauptfläche 1a' des Substrats 1' gestapelt. Ein p–-Siliziumkarbid-Basisbereich 3a' und ein p–-Siliziumkarbid-Basisbereich 3b', die jeweils eine vorbestimmte Tiefe aufweisen, sind räumlich ausgebildet in vorbestimmten Bereichen in dem Vorderflächenschichtabschnitt der n–-Siliziumkarbid-Epitaxialschicht 2' Außerdem ist ein n+-Sourcebereich 4a', der flacher ist als der p–-Sili-ziumkarbid-Basisbereich 3a', in dem Vorderflächenschichtabschnitt des Basisbereichs 3a' gebildet, während ein n+-Sourcebereich 4b', der flacher ist als der p–-Siliziumkarbid-Basisbereich 3b', ausgebildet ist in einem vorbestimmten Bereich in dem Vorderflächenschichtabschnitt des Basisbereichs 3b'. Ferner erstreckt sich eine n–-Siliziumkarbidschicht 5' in den Vorderflächenabschnitten der n–-Siliziumkarbid-Epitaxialschicht 2' und den p–-Siliziumkarbid-Basisbereichen 3a', 3b' zwischen den n+-Sourcebereichen 4a', 4b'. Das heißt, die n–-Siliziumkarbidschicht 5' ist so angeordnet, dass sie die n+-Sourcebereiche 4a', 4b' und die n–-Siliziumkarbid-Epitaxialschicht 2' in den Vorderflächenabschnitten der p–-Siliziumkarbid-Basisbereichen 3a', 3b' verbindet. Außerdem sind Aussparungen 6a', 6b' ausgebildet in den p–-Siliziumkarbid-Basisbereichen 3a', 3b' und den n+-Sourcebereichen 4a', 4b'. Ein Gateisolierfilm (Siliziumoxidfilm) ist auf der oberen Fläche der n+-Source-bereiche 4a', 4b' ausgebildet. Ferner ist eine Gateelektrode 8' aus Polysilizium auf dem Gateisolierfilm 7' gebildet. Die Gateelektrode 8' ist mit einem Isolierfilm 9' überdeckt. Ein Niedrigtemperatur(LTO)-Oxidfilm wird als der Isolierfilm 9' angewendet. Dieser Isolierfilm 9' ist überlagert mit einer Sourceelektrode 10', welche als eine innere Metallzwischenverbindung dient. Die Sourceelektrode 10' liegt in Kontakt mit den n+-Sourcebereichen 4a', 4b' und den p–-Siliziumkarbid-Basisbereichen 3a', 3b'. Außerdem ist eine Drainelektrodenschicht 11' auf der Rückfläche 1b' des n+-Siliziumkarbid-Halbleitersubstrats 1' ausgebildet.
  • Wie allgemein bekannt ist, sollte in einem Bauteil, welches einen großen Strom steuert, wie bei dem Leistungs-MOSFET, ein Kontaktwiderstand wünschenswert so weit wie möglich abgesenkt werden, um den thermischen Verlust zu vermindern. Zum Beispiel in einem Bauteil in einer Klasse einer Sperrrichtungs-Sperrspannung von 1 kV muss der Kontaktwiderstand einer Source/Drain abgesenkt werden auf höchstens 10–5 Ohm. Ein Kontaktmetall mit der Source/Drain, welche diesen Zweck erfüllt, ist derzeit nur Ni, wie Crofton et al. untersuchten und diskutiert haben in einem allgemeinen Report (Phys. Stat. Sol., 202, p. 581 (1997)). Wenn jedoch das als das Kontaktmetall hoffnungsvolle Ni als Sourceelektrode 10' verwendet wird, die auch als die innere Metallzwischenverbindung dient, besteht das Problem, dass, da die Haftfestigkeit des Ni an dem darunterliegenden LTO-Film (Siliziumkarbidfilm) 9' mäßig ist, das Ni auf dem LTO-Film sich ablöst und so sich auch das Ni auf dem SiC ablöst. Ein weiteres Problem besteht darin, dass, wen das Ni Kontaktglühen unterworfen wird, der darunterliegende LTO-Film (Siliziumkarbidfilm) 9' reduziert und korrodiert wird.
  • Im Gegensatz dazu wird in der zweiten beispielhaften Erläuterung, wie aus den 9 und 12G ersichtlich, die doppelte Schutzmaßnahme getroffen, dass strukturell das Kontaktmetall (Ni) 104 der Source nicht auf dem Silizium-Oxidfilm gebildet wird, nämlich dem Zwischenschicht-Isolierfilm 32, und dass Hochtemperatur oder rasches thermisches Glühen ausgeführt wird, bevor die Metallzwischenverbindung 35 gestapelt wird. Das heißt, die zweite beispielhaften Erläuterung zeigt (1) den Aufbau, in welchem irgendeine Metallzwischenverbindung aus Ni oder dergleichen, die den Grund zur Verschlechterung bilden, nicht auf dem Gateisolierfilm angeordnet ist, und (2) das Hilfsmittel, in welchem das rasche thermische Glühen ausgeführt wird vor dem Bilden der obigen Metallzwischenverbindung . Daher treten die Probleme, wie oben erwähnt, überhaupt nicht auf. Anders ausgedrückt weist der MOSFET gemäß der zweiten beispielhaften Erläuterung den speziellen Vorteil auf, dass die Probleme des MOSFET des Standes der Technikgelöst werden können.
  • Außerdem hat die japanische Patent-Erstanmeldung JP 2000 200907 A (veröffentlicht am 18. Juli 2000) darauf hingewiesen, dass, wenn der in 3 gezeigte MOSFET (offenbart in der japanischen PA, erste Veröffentlichung JP H10 308510 A ) mit Licht beleuchtet wird, seine Flachbandspannung sich stark in einer positiven Richtung verschiebet, und sie hat die Lösung vorgeschlagen, dass zur Vermeidung des Nachteils die Dotierkonzentration der Oberflächenkanalschicht mit Stickstoff auf 1 × 1015/cm3 oder darunter eingestellt wird. Mit diesem Verfahren wird jedoch die Verwendung des Stickstoff N als Ionenimplanta-tionsspezies (ein n-Dotand) äquivalent verboten bei dem Ionenimplantationsschritt der Steuerung der Schwellenwertspannung des MOSFET oder Bildung einer vergrabenen Kanals, und eine ernsthafte Beschränkung wird der Herstelltechnik des MOSFET auferlegt.
  • Im Gegensatz dazu wird in dem Leistungs-MOSFET gemäß der zweiten beispielhaften Erläuterung das Phänomen der großen Verschiebung der Flachbandspannung, zugeschrieben der Lichtbestrahlung, nicht beobachtet, selbst wenn der MOSFET konstruiert wird unter Anwendung der Epitaxialschicht von 1015/cm3 oder darüber. Anders ausgedrückt weisen der Aufbau und das Herstellverfahren des Leistungs-MOSFET gemäß der zweiten beispielhaften Erläuterung den Vorteil auf, imstande zu sein, das Problem des MOSFET der Konstruktion in 3 zu lösen, dass die Flachbandspannung sich stark verschiebt in der positiven Richtung, wenn der MOSFET mit Licht bestrahlt wird. Gleichzeitig weisen der Aufbau und das Herstellverfahren des Leistungs-MOSFET gemäß der zweiten beispielhaften Erläuterung den ausgezeichneten Vorteil auf, die Beschränkung der Verwendung des Dotanden Stickstoff N zu beseitigen, wie auferlegt zum Lösen des Problems durch die japanische PA, erste Veröffentlichung JP 2000 200907 A , und die Verwendung des Stickstoff N als die Ionenimplantationsspezies zuzulassen.
  • Die dritte beispielhaften Erläuterung des Siliziumkarbid-Halbleiterbauteils und sein Herstellverfahren ist ein Beispiel, um günstige Gateisolierfilm-Kennwerte und MOS-Grenzflächen-Kennwerte in einem Planar-Leistungs-IGBT (Bipolartransistor mit isolierter Gateelektrode) des n-Kanal-typs zu realisieren.
  • 14 ist eine Schnittansicht der wesentlichen Abschnitte eines Planar-Leistungs-IGBT. Der Aufbau des IGBT ähnelt stark dem des zuvor beschriebenen Planar-Leistungs-MOSFET (9), aber diese starke Ähnlichkeit ist nicht zufällig. Der Grund dafür ist der, dass der IGBT ein Verbundbauteil ist, welches aus einem MOSFET und einem Bipolartransistor besteht, und welches unter dem Gesichtspunkt der technologischen Geschichte erfunden worden ist, eine abrupte Abnahme in der Widerstandskomponente der ersten n–-Epitaxialschicht 22 zu erzielen in der Weise, dass ein Leitfähigkeits-Modulationseffekt eingeführt wird, indem das Drainseiten-n+-Substrat 21 des n-Kanal-MOSFET ersetzt wird durch ein p+-Substrat 41.
  • Wie in 14 gezeigt, bezeichnet das Bezugszeichen 41 das p+-SiC-Substrat von niedrigem Widerstand, und eine erste n–-Epitaxialschicht 22 mit einer Dicke von 10 μm und dotiert mit Stickstoff mit 4 × 1015/cm3, lässt man homo-epitaxial aufwachsen auf die Vorderfläche (obere Hauptfläche in der Figur) des p+-SiC-Substrats 41. Das p+-SiC-Substrat wird dotiert mit Al als einem p-Fremdatom bei einer Konzentration von 1 × 1019/cm3 oder mehr, und es kann ein Substrat irgendeines aller Kristallsysteme wie 4H, 6H, 3C und 15R sein (der Buchstabe H bezeichnet ein hexagonales System, der Buchstabe C ein kubisches System und der Buchstabe R ein rhomboedriges System). Außerdem sind p–-Basisbereiche 23a und 23b, jeder von denen eine vorbestimmte Tiefe aufweist und leicht dotiert ist mit einem p-Fremdatom, räumlich geformt in vorbestimmten Bereichen in dem Vorderflächenschichtabschnitt der n–-Epitaxialschicht 22. Ferner sind Emitterschichten 44a, 44b, flacher als die p–-Basisbereiche 23a, 23b, gebildet in vorbestimmten Bereichen in den Vorderflächenschichtabschnitten der jeweiligen p–-Basisbereiche 23a, 23b. Ferner erstreckt sich ein zweites Epitaxialschichtstück 25 in den Vorderflächenschichten der ersten n–-Epitaxialschicht 22 und den p–-Basisbereiche 23a, 23b, so dass sie in Kontakt liegen mit beiden n+-Emitterschichten 44a, 44b. Das zweite n–-Epitaxialschichtstück 25 fungiert als eine kanalbildende Schicht in der Vorderfläche eines Bauteiles während der Operation des Bauteiles. Die Störstellenkonzentration des n–-Epitaxialschichtstückes 25 soll eine niedrige Konzentration sein zwischen 1 × 1015/cm3 und 1 × 1017/cm3 und soll nicht höher sein als die Störstellenkonzentration der p–-Basisbereiche 23a, 23b. Außerdem sind Aussparungen 36a, 36b jeweils ausgebildet in den oberen Teilen der p–-Basisbereiche 23a, 23b und der n+-Emitterschichten 44a, 44b.
  • Ein Feldisolierfilm 26, dessen Dicke einige Hundert nm oder mehr beträgt, wird gebildet auf den p–-Basisbereichen 23a, 23b und den n+-Emitterschichten 44a, 44b, ausgenommen das zweite n+-Epitaxialschichtstück 25 und sein Umfangsrand. Der Feldisolierfilm 26 weist einen solchen Aufbau auf, das ein dicker oberer Isolierfilm 28, der durch ein anderes Hilfsmittel geformt wird (zum Beispiel CVD bei vermindertem Druck) als die thermische Oxidation von SiC, gestapelt wird auf einem dünnen unteren Isolierfilm 27, der gebildet wird durch die thermische Oxidation der Vorderfläche des p+-SiC-Substrats 41 (genau, n–-Epitaxialschicht 22).
  • Außerdem bezeichnet das Bezugszeichen 29 ein Gatefenster, welches in dem Feldisolierfilm 26 vorgesehen ist, und das Bezugszeichen 30 einen Gateisolierfilm, der an dem Boden des Gatefensters 29 ausgebildet ist. Der Gateisolierfilm 30 muss ein Film sein, der in der Weise geglüht wird, dass er direkt einem oxidierenden Gas ausgesetzt wird, das Sauerstoffatome enthält, während oder nach seiner Bildung. Der Gateisolierfilm 30 ist überlagert mit einer Gateelektrode 31 aus polykristallinem Silizium, welche so angeordnet ist, dass sie das Gatefenster 29 vollständig überdeckt und sich teilweise auf dem Feldisolierfilm 26 erstreckt. Ein Zwischenschicht-Isolierfilm 32 ist auf der Gateelektrode 31 und dem Feldisolierfilm 26 ausgebildet. Die Bezugszeichen 43a, 43b bezeichnen Emitterkotaktfenster, die in dem Feldisolierfilm 26 und dem Zwischenschicht-Isolierfilm 32 vorgesehen sind, und die in die Emitter/Basisbereiche eindringen. Emitterelektroden 54a, 54b sind vorhanden auf den Böden der Emitterkotaktfenster 43a, 43b. Emitterelektroden 54a, 54b sind in der Weise gebildet, dass, nachdem ein Kontaktmetall wie beispielsweise Ni abgeschieden ist, es legiert wird mit dem SIC durch rasches thermisches Glühen.
  • Außerdem bezeichnet das Bezugszeichen 35 eine Metallzwischenverbindung, welche die Emitterelektroden 54a, 54b verbindet mit einem anderen Schaltkreiselement oder mit einem externen Schaltkreis durch die Emitterkotaktfenster 43a, 43b.
  • Übrigens sind, obwohl in der Figur nicht dargestellt, Gateelektroden-Kontaktöffnungen in denjenigen Teilen des Zwischenschicht-Isolierfilmes 32 vorgesehen, welche die ausstreckenden Teile der Gateelektrode 31 überlagern, und Kontaktelektroden, die aus Ni, legiert mit dem polykristallinen Gateelektrode gebildet sind, sind auch auf den Teilen der Gate-elektrode 31 vorgesehen, welche den Böden der Gateelektroden-Kontaktöffnungen entsprechen. Außerdem ist eine zweite Metallzwischenverbindung (nicht gezeigt), die dazu dient, die Gateelektrode 31 zu verbinden mit einem anderen Schaltkreiselement auf dem identischen Substrat oder mit einem externen Schaltkreis durch die Kontaktelektroden und die Gateelektroden-Kontaktöffnungen, auf dem Zwischenschicht-Isolierfilm 32 platziert.
  • Indessen ist ein Abschnitt 47 auf der Rückfläche des p+-SiC-Substrats 41 eine Kollektorelektrode, die auf im Wesentlichen dem gesamten Bereich der Rückfläche außer dem peripheren Umfang des Substrats angeordnet ist. Die Kollektorelektrode 47 ist in der Weise gebildet, dass, nachdem eine Metallschicht beispielsweise aus Ti/Al, in der Ti und Al jeweils bis zu Dicken von 90 nm bzw. 380 nm in der erwähnten Reihenfolge gestapelt sind, auf die hintere Substratfläche aufgedampft. ist, legiert wird mit dem p+-SiC-Substrat 41 durch rasches thermisches Glühen.
  • Der Aufbau des IGBT scheint sich etwas von dem des MOSFET in 9 zu unterscheiden. Wesentlich unterschiedlich sind jedoch nur die zwei Punkte, dass das p+-SiC-Substrat 41 das p+-Substrat ist, und dass das Material der Kollektorelektrode 47 auf der hinteren Substratfläche die Ti/Al-Schicht ist, die leicht ist zum Erhalten von ohmschen Kontakt mit dem p+-Substrat. Übrigens sind die Emitterkotaktfenster 43a, 43b, die Emitterschichten 44a, 44b und die Emitterelektroden 54a, 54b hier lediglich der Bequemlichkeit halber benannt, da der IGBT ein bipolares Bauteil ist, und sie die gleichen Bauglieder sind wie die Source-Kontaktöffnungen 33a, 33b, die Sourceschichten 24a, 24b bzw. die Sourceelektroden 34a, 34b.
  • Als Nächstes wird ein Verfahren zur Herstellung des in 14 gezeigten Planar-Leistungs-IGBT beschrieben anhand der 15A, 15G und 15H sowie der Figuren 16I und 16J.
  • Zuerst wird, wie in 15A gezeigt, ein p+-SiC-Substrat 41 gebildet mit einer ersten n–-Epitaxialschicht 22, p–-Basisbereichen 23a und 23b, n+-Emitterschichten 44a und 44b, einem zweiten n–-Epitaxialschichtstück 25 und Substrat-Aussparungen 36a und 36b. Hier ist anzumerken, dass der Leitfähigkeitstyp des p+-SiC-Substrats p+ ist. Außerdem werden Epitaxialschichten minderer Qualität auf der Rückfläche des p+-SiC-Substrats 41, die jeweils gleichzeitig mit dem Wachstum der ersten und der zweiten n–-Epitaxialschichten gebildet sind, eliminiert durch die in der ersten beispielhaften Erläuterung erläuterten Schritte. Übrigens soll in der folgenden Beschreibung das ”Substrat” das p+-SiC-Substrat 41 bezeichnen, an dem die Epitaxialschicht 22 oder irgendein anderer Film oder eine Elektrode ausgebildet ist, wenn nicht anders spezifiziert.
  • Als Nächstes werden ganz die gleichen Fertigungsschritte, wie anhand der 10B bis zu 12G in der zweiten beispielhaften Erläuterung beschrieben, ausgeführt, um dadurch einen Substrataufbau fertigzustellen, in welchem das Kontaktmetall (Ni) 104 nur an den Böden der Emitteröffnungen 43a, 43b und der Elekrodenkontaktöffnungen (nicht gezeigt) verbleibt. Dieser Zustand ist in 15G gezeigt.
  • Als Nächstes wird, wie in 15H gezeigt, das Substrat ausreichend gewaschen und getrocknet. Danach wird die gesamte Vorderfläche überzogen mit einem Schutzresistmaterial (welches ein Fotolack sein kann), um dadurch einen SiO2-Film zu eliminieren, der auf dem vorübergehenden polykristallinen Siliziumfilm 103 auf dem hinteren Substratseitenteil gebildet wird. Dann wird der vorübergehende polykristalline Siliziumfilm auf der hinteren Substratseite vollständig eliminiert durch trockenes Ätzen, das CF4 und O2 anwendet. Übrigens ist der Oberflächenschutzschritt, der das Resist anwendet, unverzichtbar, um zu verhindern, dass sich das Kontaktmetall 104 und der Gateisolierfilm 3a verschlechtern aufgrund von Plasmabeschädigungen und Aufladung, die während des Trockenätzens auftreten könnten.
  • Als Nächstes wird das Substrat eingetaucht in eine gepufferte Flusssäurelösung, um dadurch den zweiten vorübergehenden thermischen Oxidfilm 102 zu entfernen, der innerhalb des vorübergehenden polykristallinen Siliziumfilmes 103 gebildet worden ist, und um eine reine Kristallfläche auf der Rückfläche des p+-SiC-Substrats störungsfrei zu machen. Außerdem wird die gepufferte Flusssäurelösung vollständig abgewaschen mit ultradeioni-siertem Wasser, und das Substrat wird getrocknet. Dann wird das getrocknete Substrat prompt eingesetzt in ein Aufdampfgerät, dessen Inneres auf einem hochgradigen Vakuum gehalten wird, und ein gewünschtes Rückkontaktmetall wird auf die hintere Substratfläche aufgedampft. Das Material des Rückkontaktmetalls (Rückflächenelektrode) ist zum Beispiel ein Ti/Al-Film, in dem Ti und Al jeweils bis zu Dicken von 90 nm bzw. 380 nm in der erwähnten Reihenfolge gestapelt sind. Übrigens wird in einem Fall, in dem befürchtet wird, dass das Elektrodenmaterial an den Seitenflächen des Substrats haftet, die Aufdampfung in einem Zustand durchgeführt, in dem der äußere Umfangsrand des Substrats unter Verwendung einer Abschirmmaske verborgen wird. 15H zeigt ein Beispiel, in dem die Rückflächenelektrode unter Verwendung einer Abschirmmaske aufgedampft worden ist. Wenn nicht befürchtet wird, dass das Kontaktmetall 106 an den Seitenwänden des Substrats haftet, kann es gut auf der gesamten Rückfläche angeordnet sein.
  • Als Nächstes wird, wie in 16I gezeigt, das für den Oberflächenschutz verwendete Resist vollständig gestrippt mit dem zugeordneten Lösungsmittel des Resist, und das Substrat wird ausreichend gewaschen und getrocknet. Das getrocknete Substrat wird unmittelbar eingesetzt in ein thermisches Schnellglühgerät und wird 2 Minuten lang raschem thermischen Glühen (Kontaktglühen) bei 1000°C in einer Atmosphäre von hochreinem Ar unterworfen. Aufgrund des Glühens werden die Kontaktmetallabschnitte 104 (Ni-Filme) auf den Böden der Emitteröffnungen 43a, 43b sowie der Gateelektrodenöffnungen (nicht gezeigt) jeweils mit dem SiC der n+-Emitterschichten bzw. des n+-polykristallinen Siliziums legiert, um dadurch Emitterlektroden 54a, 54b und Gateelektrodenkontakte (nicht gezeigt) zu bilden, die sehr niedrige Widerstände aufweisen. Gleichzeitig wird das Kontaktmetall (Ti/Al-Film) 106 auf der Rückfläche des Substrats legiert mit der Rückfläche des p+-SiC-Substrats 41, um dadurch eine Kollektorelektrode 47 zu bilden, die einen sehr niedrigen Widerstand zeigt. Bei dieser Gelegenheit wird der gesamte Aufbau von Gateelektrode – Gateisolierfilm – Halbleiter-SiC (MOS), in dem der Gateisolierfilm 30 vollständig mit der Gateelektrode 31 aus polykristallinem Silizium überdeckt ist, zur gleichen Zeit erhitzt.
  • Als Nächstes wird, wie in 16J gezeigt, das dem Kontaktglühen unterworfene Substrat prompt eingesetzt in ein Magnetron-Zerstäubungsgerät, dessen Inneres auf einem hochgradigen Vakuum gehalten wird, und ein gewünschtes Metall-Zwischenverbindungsmaterial, zum Beispiel Al, wird bis zu einer Dicke von 1 μm aufgedampft auf die ganze obere Fläche des Substrats, das mit dem Zwischenschicht-Isolierfilm 32 und den Emitterkotaktfenstern 43a, 43b versehen ist.
  • Danach wird die Vorderfläche des mit dem Al-Film überdeckten Substrats überzogen mit einem Fotolack und belichtet und entwickelt, um so eine Resistmaske zum Ätzen zu bilden. Ferner wird die hintere Substratfläche mit dem Fotolack überzogen zum Schutz der Rückflächenelektrode, und das Resist wird ausreichend getrocknet. Dann wird der Al-Film mit einer Ätzlösung vom Phosphorsäuretyp strukturiert, um dadurch eine Metallzwischenverbindung 35 zu bilden. Das Resist auf der Rückfläche wird gebildet, um zu verhindern, dass sich die Kollektorelektrode 47 in der Phosphorsäure-Ätzlösung auflöst und verschwindet oder sich in der Qualität ändert. Dieses Resist kann jedoch weggelassen werden in einem Fall, in dem nicht befürchtet wird, dass sich die Kollektorelektrode 47 auflöst, oder der Al-Film mit RIE (trocken) geätzt wird.
  • In dem letzten Stadium werden die Resistmaske und das für den Kollektorelektrodenschutz verwendete Schutzresist vollständig entfernt durch sein zugeordnetes Lösungsmittel, und das Substrat ausreichend gewaschen und getrocknet. Auf diese Weise wird der Planar-Leistungs-IGBT des Siliziumkarbid-Halbleiterbauteils, wie in 14 gezeigt, fertiggestellt.
  • Auch in dieser beispielhaften Erläuterung werden die gleichen Vorteile wie in der ersten und der zweiten beispielhaften Erläuterung hervorgebracht, wie angenommen wird aufgrund der gleichen Aufbauten.
  • Nun wird die erste Ausführungsform des Siliziumkarbid-Halbleiterbauteiles und sein Herstellverfahren gemäß der vorliegenden Erfindung beschrieben, indem als Beispiel ein Fall erwähnt wird, in dem die vorliegende Erfindung anwendbar ist auf einen MOS-Kondensator, welcher das einfachste MOS-Element ist. Der MOS-Kondensator wird verwendet als variables Kapazitätselement oder dergleichen in einem integrieren Schaltkreis mit SiC.
  • 17 ist eine Schnittansicht eines wesentlichen Abschnitts des MOS-Kondensators, auf den die Erfindung anwendbar ist. In 17 bezeichnet das Bezugszeichen 201 ein Einkristall-Siliziumkarbidsubstrat (nachfolgend abgekürzt zu ”SiC-Substrat”) von n-Leitfähigkeit mit hoher Störstellenkonzentration (Stickstoff > 1 × 1019/cm3), und eine n–-Epitaxialschicht 202, die ein Dicke von 10 μm aufweist und mit Stickstoff dotiert ist mit 4 × 1015/cm3, lässt man homo-epitaxial aufwachsen auf die Vorderfläche des SiC-Substrats 201. Ein Substrat irgendeines aller Kristallsysteme wie 4H, 6H, 3C und 15R (der Buchstabe H bezeichnet ein hexagonales System, der Buchstabe C ein kubisches System und der Buchstabe R ein rhomboedriges System) kann als das SiC-Substrat 201 angewendet werden. Hier werden die Zeichen n– und n+ dazu verwendet, Dotierungen mit einem n-Fremd-atom bei niedriger bzw. hoher Konzentration zu bezeichnen. Im Fall von Dotierungen mit einem p-Fremdatom sollen die Zeichen p– und p+ ähnlich verwendet werden.
  • Die Epitaxialschicht 202 ist überlagert mit einem Gateisolierfilm 203 gewünschter Dicke (zum Beispiel 40 nm). Der Gateisolierfilm 203 muss ein Film sein, der geglüht wird, indem er direkt einem Sauerstoffatome enthaltenden Gas ausgesetzt wird, während oder nach der Bildung des Filmes. Eine Gateelektrode 204 aus polykristallinem Silizium von gewünschter Gestalt und Fläche ist auf dem Gateisolierfilm 203 angeordnet.
  • An den Seitenflächen und der oberen Fläche der Gateelektrode 204 sind ein Gateelektroden-Seitenwandisolierfilm 205 bzw. eine Gateelektroden-Oberflächenisolierfilm 206 ausgebildet, welche gebildet werden durch thermisches Oxidieren der polykristallinen Silizium-Gateelektrode 204. Ein Zwischenschichtisolierfilm 207 ist auf dem Gateisolierfilm 203 und dem Seitenwandisolierfilm 205 sowie dem Oberflächenisolierfilm 206 ausgebildet. Übrigens ist, obwohl der gesamte auf der Epitaxialschicht 202 gebildete Isolierfilm oben der ”Gateisolierfilm 203” genannt wird, nur ein Teil des Gateisolierfilmes, der tatsächlich als Gateisolierfilm arbeitet, nur der Teil des Gateisolierfilmes 203, der in einem Gatebereich unter der Gateelektrode 204 liegt. Bei Bezugszeichen 208 ist eine Rückflächenelektrode gezeigt, welche eine ohmsche Elek-trode ist, die auf dem gesamten Bereich der Rückfläche des SiC-Substrats angeordnet ist. Die Rückflächenelektrode 208 wird in der Weise gebildet, dass, nachdem ein Kontaktmetall wie beispielsweise Ni oder Co auf die Rückfläche des SiC-Substrats 201 aufgedampft worden ist, dieses legiert wird mit dem SiC-Substrat 201 durch rasches thermisches Glühen bei einer Temperatur, die niedriger ist als eine Temperatur zum Bilden des Gateisolierfilmes 203.
  • Das Bezugszeichen 209 bezeichnet eine Gateelektroden-Kontaktöffnung, die in dem Zwischenschichtisolierfilm 207 vorgesehen ist. Das Bezugszeichen 210 bezeichnet eine Metallzwischenverbindung, die dazu dient, die Gateelektrode 204 mit einem anderen Schaltkreiselement auf dem identischen Substrat oder mit einem externen Schaltkreis zu verbinden, und die bestehen kann aus Material wie beispielsweise Al oder einem Al-Si-Eutektikum.
  • Als Nächstes wird ein Verfahren zur Herstellung des in 17 gezeigten MOS-Kondensators beschrieben. Die 18A, 18B, 18C und 18D sowie die 19E, 19F, 19G sind Schnittansichten, welche das Verfahren zur Herstellung des in 17 gezeigten MOS-Kondensators zeigen.
  • Zuerst lässt man, wie in 18A gezeigt, auf die Vorderfläche (hierin die Si-Abschlussfläche) eines (0001)-Fläche-8°off-hochkonzentrierten n-leitenden 4H-SiC-Substrats 201, welches mit Donatoratome bildendem Stickstoff dotiert ist, mit oder über 1 × 1019/cm3, eine erstklassige Homo-Epitaxialschicht 202 in der Größenordnung von 1015/cm3 aufwachsen bis zu einer vorbestimmten Dicke (hier zum Beispiel 10 μm) durch CVD (chemisches Aufdampfen), das Silan und Propan als Rohmaterialien anwendet. Nach dem Wachstum wird ein Homo-Epitaxialfilm minderer Qualität, der an der Rückfläche (hierin, der C-Abschlussfläche) des SiC-Substrats 201 haftete, durch mechanisches Polieren entfernt. Bei dem Polieren ist es wichtig, die Vorderfläche der Epitaxialschicht 202 zu schützen, beispielsweise mit einem CVD-SiO2-Film, der dick ist (mit einer Dicke von wenigstens 1 μm), damit nicht Kratzer, die einen Faktor bilden für die Verschlechterung der elektrischen Kennwerte eines Gateisolierfilmes 203, in der Epitaxialschicht 202 erscheinen sollten. Nach dem Polieren der Rückfläche wird der vordere Schutzfilm entfernt mit einer für sein Material geeigneten Beseitigungslösung wie zum Beispiel einer gepufferten Flusssäurelösung. Es wird angemerkt, dass in der nachfolgenden Beschreibung das ”Substrat” das SiC-Substrat 201 bezeichnen soll, auf dem die Epitaxialschicht 202 oder ein anderer Film oder eine Elektrode ausgebildet ist, wenn nicht anders angegeben.
  • Sodann wird das Substrat ausreichend gewaschen durch RCA-Reinigung (ein traditionelles Reinigungsverfahren für ein Halbleitersubstrat, welches implementiert wird durch Kombinieren einer Mischlösung SC-1 von H2O2 + NH4OH und einer Mischlösung SC-2 von H2O2 + HCl oder dergleichen. Danach wird das Substrat thermisch oxidiert in einer trockenen Sauerstoffatmosphäre, um thermische Oxidfilme auf der Vorderfläche der Epitaxialschicht 202 und der Rückfläche des Substrats wachsen zu lassen, und es wird unmittelbar eingetaucht in eine gepufferte Flusssäurelösung, um so die aufgewachsenen thermischen Oxidfilme zu entfernen, und es wird getrocknet, nachdem die gepufferte Flusssäurelösung ausreichend mit ultra-deionisiertem Wasser gewaschen worden ist. Bei dieser Gelegenheit werden die Oxidationsbedingungen so eingestellt, dass man den dünnen Oxidfilm auf der Vorderfläche der Epitaxialschicht 202 wachsen lässt. Die Dicke des thermischen Oxidfilmes sollte wünschenswert weniger als 50 nm betragen, vorzugsweise 5 bis 20 nm. In einem Fall, in dem der thermische Oxidfilm dünner ist als 5 nm, besteht das Problem, dass ein Vorteil zur Eliminierung der Kontaminations-(Verschmutzungs)-Schicht oder Beschädigungsschicht der Vorderfläche des Substrats gering ist, und in einem Fall, in dem sie dicker als 50 nm ist, besteht das Problem, dass die Vorderfläche graduell aufgeraut wird durch übermäßige Oxidation. Dementsprechend ist es ungünstig, dass der Film zu dick oder zu dünn ist.
  • Wie oben angegeben, werden die Kontaminationsschicht und die kristalline Defektschicht der Vorderschicht des Einkristall-Siliziumkarbid-Halbleitersubstrats eliminiert in einem Stadium vor der Bildung des Gateisolierfilmes, wodurch die Wahrscheinlichkeit sinkt, bei welcher latente Defekte eingebaut werden in den Gateisolierfilm, der später durch thermische Oxidation zu bilden ist. Es ist daher möglich, die Verschlechterung des Gateisolierfilmes beträchtlich zu entlasten, wie sie eingeleitet wird durch einen Mechanismus, in welchem die latenten Defekte aktualisiert werden durch Hochtemperaturglühen einschließlich raschem thermischen Glühen, das heißt, die Probleme (1) dass die Durchbruchspannung des Gateisolierfilmes sinkt, und (2) dass sein Kriechstrom zunimmt.
  • Außerdem ist der thermische Oxidfilm auf der Rückfläche, der bei der oben beschriebenen thermischen Oxidation gebildet wird, nicht unbedeutend, sondern hat die Funktion, jegliche beträchtlich tiefe Beschädigungsschicht an der hinteren Substratfläche zu eliminieren, die einbezogen worden ist durch das Polieren der internen Substratfläche in dem in 18A gezeigten Schritt. Die Literatur berichtet, dass die Oxidation an der C-abgeschlos-senen Oberfläche (Figur) eines 6H-SiC-Substrats fortschreitet mit einer Geschwindigkeit, die etwa 10 mal höher ist als an ihrer Si-abgeschlossenen Oberfläche.
  • Als Nächstes wird, unter Bezugnahme auf 18B, das getrocknete Substrat unmittelbar thermischer Oxidation unterworfen, um dadurch einen Gateisolierfilm 203 gewünschter Dicke (hier zum Beispiel 40 nm) auf der Vorderfläche des Epitaxialschicht 202 aufwachsen zu lassen. Betreffend die Bedingungen für die Gateoxidation wird trockene Oxidation bei einer Temperatur zum Beispiel von 1100°C empfohlen, obwohl nicht einschränkend. Der wichtige Punkt dieses Schrittes, der zu beachten ist zum Realisieren des Seitenwandisolierfilmes, welcher rasches thermisches Glühen wie Kontaktglühen aushalten kann, ist der, dass die Temperatur der thermischen Oxidation höher eingestellt wird als irgendeine Glühtemperatur in allen folgenden Schritten. In dieser Ausführungsform ist die Oxidationstemperatur von 1000°C gewählt worden, da rasches thermisches Glühen bei 1000°C durchgeführt wird, um den ohmschen Kontakt niedrigen Widerstands einer Rückflächenelektrode zu realisieren. Übrigens wird, wenn es erwünscht ist, einen Gateisolierfilm von 50 nm oder darüber zu bilden, bei welchem die Vorderfläche des Substrats auffällig aufraut, die gewünschte Dicke erhalten durch Überlagern eines thermischen Oxidfilmes von SiC mit einem Isolierfilm, der gebildet wird durch eine anderes Hilfsmittel zur Filmbildung (zum Beispiel ein CVD-SiO2-Film).
  • Übrigens bezeichnet das Bezugszeichen 301 in 18B einen vorübergehenden, relativ dicken, thermischen Oxidfilm, der automatisch gebildet wird auf der hinteren Substratfläche während der Bildung des Gateisolierfilmes auf der Grundlage der thermischen Oxidation. Der vorübergehende thermische Oxidfilm 301 hat die Wirkung, eine Polierbeschädigungsschicht ähnlich dem vorher angegebenen thermischen Oxidfilm zu eliminieren, und weist ferner die wichtige Funktion auf, die hintere Substratfläche zu schützen gegen Beschädigungen, die trockenem Ätzen für die Beseitigung von polykristallinem Silizium auf der Rückfläche zuzuschreiben sind, wie bei dem nachfolgenden Schritt in 18C erläutert wird. Ohne den Schutz durch den Oxidfilm treten die Probleme auf, dass die Kristallform der hinteren Substratfläche durcheinander gebracht wird und damit den Kontaktwiderstand erhöht oder die Oberflächenflachheit der Rückflächenelektrode 208 verschlechtert, welche bei einem Schritt in 18E gebildet wird.
  • Danach werden, wie in 18C gezeigt, unmittelbar nach dem Schritt von 18B polykristalline Siliziumfilme von je 300–400 nm Dicke auf der gesamten vorderen und hinteren Substratfläche gebildet durch CVD bei vermindertem Druck (Aufwachstemperatur 600 bis 700°C), wobei ein Rohmaterial von Silan angewendet wird. Danach werden die polykristallinen Filme dotiert mit einem Fremdatom P bis zur Entartung durch allgemein bekannte thermische Diffusion (Behandlungstemperatur 900 bis 950°C) unter Anwendung von Phosphorchlorat (POCl3) und Sauerstoff, um so einen Leitfähigkeitstyp zu erhalten. Dann wird die vordere Substratfläche überzogen mit einem Fotolack, und der überflüssige Teil des polykristallinen Siliziumfilmes auf der vorderen Substratseite wird entfernt durch Anwenden von Fotolitografie und reaktives Ionenätzen (RIE), dessen Ätzmittel C2F6 und Sauerstoff sind. So wird eine Gateelektrode 204 gebildet. Übrigens ist ein auf der hinteren Substratseite gebildeter polykristalliner Siliziumfilm 302 ein vorübergehender Leiterfilm, der bei einem späteren Schritt beseitigt wird.
  • Als Nächstes wird eine von dem RIE verwendete Resistmaske vollständig entfernt. Danach wird das Substrat ausreichend gewaschen durch die oben angegebene RCA-Reinigung, und es wird ausreichend gewaschen mit ultra-deionisiertem Wasser und dann getrocknet. Ferner wird das Substrat thermisch oxidiert in einer trockenen Sauerstoff-Atmosphäre bei 900°C, wodurch man einen Gateelektroden-Seitenwandisolierfilm 205 von 50 nm bis 100 nm Dicke auf den Seitenwänden der Gateelektrode aus polykristallinem Silizium aufwachsen lässt. Bei dieser Gelegenheit wird gleichzeitig ein Gateelektroden-Oberflächenisolierfilm 206 auf der oberen Fläche der Gateelektrode gebildet und ein vorübergehender thermischer Oxidfilm 303 aus polykristallinem Silizium auf der Außenseite des vorübergehenden polykristallinen Siliziumfilmes 302 auf der Rückfläche des Substrats. Übrigens wird die Gateelektrode 204 gleichzeitig von ihrer oberen Fläche und von ihren Seitenwänden oxidiert, und die Seitenwände werden mit einer höheren Geschwindigkeit oxidiert. Folglich wird der Gateelektroden-Seitenwandisolierfilm 205 ein Aufbau, in welchem er etwas nach oben vorragt über die obere Fläche der Gateelektrode hinaus, wie in 18C gezeigt.
  • Wenn die Gateelektrode 204 durch trockenes Ätzen wie beispielsweise RIE gebildet wird, wird der Gateisolierfilm 203 in der Nachbarschaft des Außenrandes der Gateelektrode (in einem gürtelförmigen winzigen Bereich überlagert mit der Gateelektrode und nahe dem Außenrand der Gateelektrode befindlich) verschlechtert aufgrund von Ionenbeschuss oder metallischer Kontamination, und die Verschlechterung bildet einen Faktor zum Zunehmen des Kriechstromes des Gateisolierfilmes 203 oder abrupte Absenkung seiner Durchbruchspannung. In dem Fall der vorliegenden Erfindung ist solch ein Problem gelöst worden durch den oben beschriebenen thermischen Oxidationsschritt des polykristallinen Siliziums. Genauer gesagt wird das polykristalline Silizium, welches direkt über dem gürtelförmigen Bereich des Gateisolierfilmes liegt, der durch den Ionenbeschuss oder metallische Kontamination verschlechtert worden ist, vollständig gewandelt in den Gateelektroden-Seitenwandisolierfilm 205, welcher ein nichtleitende(SiO2)-Oxidfilm ist, und die Gateelektrode 203 ist nicht auf dem verschlechterten Bereich angeordnet. Anders ausgedrückt wird ein Aufbau hergestellt, in welchem, selbst wenn eine Gatespannung angelegt wird, sich kein netto elektrisches Feld entwickelt in dem verschlechterten gürtelförmigen Bereich des Gateisolierfilmes, wodurch verhindert wird, dass der Gateisolierfilm 203 Anlass gibt für Kriechstrom oder Durchbruch mit dem verschlechterten Bereich als Startpunkt. Auf diese Weise löst die thermische Oxidation des polykristallinen Silizium die Probleme des Gateisolierfilmes 203, die der Gateoxidfilmverschlechterung zu geschrieben werden, die man eingegangen ist durch das trockene Ätzen der Gateelektrode 204, dass (1) die Durchbruchspannung absinkt und dass (2) der Kriechstrom zunimmt.
  • Als nächstes wird, wie in 18D gezeigt, ein Zwischenschichtisolierfilm 207 abgeschieden auf dem Gateisolierfilm 203 und der Gateelektrode 204 aus polykristallinem Silizium, die thermische Oxidfilme aufweist. Geeignet als Material für den Zwischenschichtisolierfilm 207 ist ein SiO2-Film von etwa 1 μm Dicke, welcher gebildet wird durch CVD bei Atmosphärendruck unter Anwendung von Silan und Sauerstoff als Rohmaterialien, Phosphosilikatglas (PSG), das ferner mit Phosphor dotiert ist, oder dergleichen. Jedoch ist das Material nicht einschränkend, sondern es kann gut ein anderes Material wie beispielsweise SiN angewendet werden, solange es verschiedene nachfolgende Glühschritte aushalten kann. Danach wird das Substrat in einen gewöhnlichen Diffusionsofen gelegt und wird einige zehn Minuten lang mäßigem Glühen in einer N2-Atmosphäre unterzogen, um so den Zwischenschichtisolierfilm 207 zu verdichten. Eine Glühtemperatur bei dieser Gelegenheit wird geeignet gewählt in einem Bereich von zum Beispiel 900°C bis 1000°C, damit sie niedriger ist als die Temperatur von 1100°C zur Gateoxidation.
  • Als nächstes wird, wie in 19E gezeigt, die gesamte Vorderfläche des SiC-Substrats überzogen mit einem Resistmaterial (welches gut ein Fotolack sein kann) mit einer Dicke von wenigstens 1 μm, um so die Vorderfläche zu schützen, woraufhin trockenes Ätzen, dessen Ätzmittel CF4 und O2 oder dergleichen sind, durchgeführt, um den vorübergehenden Oxidfilm 303 aus polykristallinem Silizium und den vorübergehenden polykristallinen Siliziumfilm 302 zu eliminieren, die auf die Rückfläche des Substrats gestapelt sind. Wenn das Ätzen bis zu dem vorübergehenden thermischen Oxidfilm 301 fortgeschritten ist, wird die Behandlung beendet. In dem Trockenätzen ist das Substrat in einer Umgebung gelegen, in der beschleunigte Ionen herumfliegen, so dass wahrscheinlich Beschädigungen und Aufladen auftreten, die einem Ionenbeschuss zuzuschreiben sind. Diese bilden Gründe für die Verschlechterung des Gateisolierfilmes, das heißt, die Probleme, (1) dass die Durchbruchspannung des Gateisolierfilmes abrupt absinkt, und (2) dass sein Kriechstrom zunimmt. Um solch eine Verschlechterung zu vermeiden, wird der Vorderflächenschutz durch das Resistmaterial hier gemacht. Mit anderen Worten löst die Resistschutzbehandlung der Vorderfläche die obigen Probleme (1) und (2), die dem trockenen Ätzender Rückfläche zuzuschreiben sind. Übrigens kann der Oxidfilm 303 aus polykristallinem Silizium gut eliminiert werden durch Nassätzen, welches eine gepufferte Flusssäurelösung anwendet, nicht durch das trockene Ätzen.
  • Sodann wird das dem Trockenätzen unterworfene Substrat eingetaucht in eine. gepufferte Flusssäurelösung, um den vorübergehenden thermischen Oxidfilm 301 vollständig zu entfernen von der Rückfläche des Substrats, und die gepufferte Flusssäurelösung wird abgewaschen durch ultra-deionisiertes Wasser. Die C-abgeschlossene Fläche der Rückfläche des SiC-Substrats ist auf diese Weise störungsfrei gemacht worden, ist eine saubere Oberfläche mit wenigen Beschädigungen und geringer Kontamination.
  • Sobald das mit dem ultra-deionisierten Wasser nasse SiC-Substrat getrocknet worden ist, wird das getrocknete Substrat in einer kurzen Zeit eingesetzt in ein Aufdampfgerät, dessen Inneres auf einem hochgradigen Vakuum gehalten wird, und ein gewünschtes Rückflächen-elektrodenmaterial wird auf die hintere Substratfläche aufgedampft. Als Material für die Rückflächenelektrode wird zum Beispiel ein Ni-Film von 50 nm Dicke empfohlen. In einem Fall, in dem befürchtet wird, dass das Elektrodenmaterial an den Seitenwänden des SiC-Substrats haftet, wird die Aufdampfung in einem Zustand durchgeführt, in dem der äußere Umfangsrand des Substrats unter Verwendung einer Abschirmmaske verborgen wird.
  • Als Nächste wird das für den Oberflächenschutz verwendete Resist vollständig gestrippt mit dem zugeordneten Lösungsmittel des Resist, und das Substrat wird ausreichend gewaschen und dann getrocknet. Das getrocknete Substrat wird unmittelbar in ein thermisches Schnellglühgerät eingesetzt und wird dem Glühen des hinteren Kontaktes bei 1000°C zwei Minuten lang in einer Atmosphäre von 100%-hochreinem Ar unterworfen. Auf Grund des Glühens wird der Ni-Film legiert mit der hinteren Substratfläche von niedrigem Widerstand, und die Rückflächenelektrode 208 von sehr niedrigem Widerstand, die einen Kontaktwiderstand in der Größenordnung von höchstens 10–8 Ωcm2 zeigt, kann gebildet werden. Übrigens wird die Temperatur des Glühens des hinteren Kontaktes eingestellt auf eine Temperatur (wenigstens 900°C im Fall von Ni), welche niedriger ist als die der thermischen Oxidation, die den Gateisolierfilm 203 gebildet hat, und welche ausreicht für die Bildung des ohmschen Kontaktes zwischen dem Einkristall-Siliziumkarbid und einem Kontaktmetall (hierin: Ni).
  • Ein sehr wichtiger Punkt in dem oben beschriebenen Kontaktglühen ist der, dass das rasche thermische Glühen implementiert worden ist mit dem Aufbau, in welchem der bei dieser Gelegenheit bereits gebildete Gateisolierfilm 203 (der Gatebereichsteil unterhalb der Gateelektrode) vollständig umschlossen wird mit der Gateelektrode 204 des polykristallinen Siliziums, der Epitaxialschicht 202 des Einkristall-SiC-Substrats, dem thermischen Oxidfilm der Epitaxialschicht 202 (dem Teil des Gateisolierfilmes 203 außerhalb des Gatebereichs, das heißt, der periphere Teil des Filmes 203, der an den wirklichen Gateisolierfilm angrenzt), und dem Gateelektroden-Seitenwandisolierfilm 205, der aus dem thermischen Oxidfilm des polykristallinen Siliziums gebildet wird.
  • Als Nächstes wird, wie in 19F gezeigt, die obere Substratfläche überzogen mit einem Fotolack und wird belichtet und entwickelt durch ein Belichtungsgerät, um dadurch eine Resistmaske zu bilden auf der oberen Fläche des Zwischenschichtisolierfilmes 207. Ferner wird die hintere Substratfläche zum Schutz mit dem Resist überzogen, welches dann ausreichend getrocknet wird. Danach wird eine Gateelektroden-Kontaktöffnung 209 vorgesehen in dem Zwischenschichtisolierfilm 207 durch Ätzen mit einer gepufferten Flusssäurelösung. Das Resist auf der Rückfläche erfüllt die Funktion, zu verhindern, dass die ohmsche Elektrode sich in der gepufferten Flusssäurelösung auflöst und verschwindet oder sich in der Qualität ändert, oder dass das Elektrodenmaterial, das sich aufgelöst oder abgelöst hat von der hinteren Substratfläche, daran gehindert wird, an der Vorderfläche zu haften.
  • Wenn das Ätzen beendet ist, wird das für die Resistmaske und den Schutz der Rückflächenelektrode verwendete Resist abgelöst mit dem zugeordneten Lösungsmittel des Resist, und das Substrat wird ausreichend gewaschen und dann getrocknet.
  • Als Nächstes wird, wie in 19G gezeigt, das getrocknete Substrat unmittelbar eingesetzt in ein Magnetron-Zerstäubungsgerät, dessen Inneres auf einem hochgradigen Vakuum gehalten wird, und ein gewünschtes Metall-Zwischenverbindungsmaterial, zum Beispiel ein Al-Film von 1 μm Dicke, wird aufgedampft auf die ganze obere Fläche des Zwischenschicht-Isolierfilmes 207 des Substrats. Danach wird die Vorderfläche des Substrats, auf welcher der Al-Film gebildet ist, überzogen mit einem Fotolack und wird belichtet und entwickelt, um so ein Resistmaterial zum Ätzen zu bilden. Ferner wird die hintere Substratfläche wieder mit dem Fotolack überzogen zum Schutz der Rückflächenelektrode, und das Resist wird ausreichend getrocknet. Dann wird der Al-Film mit einer Ätzlösung vom Phosphorsäuretyp strukturiert, um dadurch eine Metallzwischenverbindung 210 zu bilden.
  • Zusätzlich wird das Resist auf der Rückfläche gebildet, um zu verhindern, dass die Rückflächenelektrode 208 sich auflöst in der Phosphorsäure-Ätzlösung und verschwindet oder sich in der Qualität ändert. Auf das Resist kann jedoch verzichtet werden in einem Fall, in dem nicht befürchtet wird, dass sich die Rückflächenelektrode 208 auflöst, oder in dem der Al-Film durch RIE (trocken) geätzt wird.
  • In dem letzten Stadium wird das für die Resistmaske und den Schutz der Rückflächenelek-trode verwendete Resist vollständig entfernt durch sein zugeordnetes Lösungsmittel, und das Substrat wird ausreichend gewaschen und dann getrocknet. Auf diese Weise wird der MOS-Kondensator auf der Basis der vorliegenden Erfindung, wie in 17 gezeigt, fertiggestellt.
  • Wie oben beschrieben, wird in dieser Ausführungsform als Metallelektrode (und zwar als Metallelektrode (und zwar als die Rückflächenelektrode 208), welche in Kontakt gebracht wird mit einem Einkristall-Siliziumkarbidsubstrat, außer einer Gateelektrode, eine Metallelektrode angewendet, welche einem thermischen Glühen bei einer Temperatur (wenigstens 900°C) ausgesetzt wird, die niedriger ist als die Temperatur der thermischen Oxidation, die einen Gateisolierfilm 203 gebildet hat, und die ausreicht für das Kontaktglühen zwischen dem Einkristall-Siliziumkarbid und einem Metall (Ni), nachdem der Gateisolierfilm 203 (der Teil unterhalb der Gateelektrode 204) vollständig umschlossen worden ist mit der Gateelektrode 204, dem Einkristall-SiC-Substrat (einer Epitaxialschicht 202), dem thermischen Oxidfilm des Einkristall-SiC-Substrats (dem Teil des Gateisolierfilmes 203 außerhalb eines Gatebereichs, das heißt, der periphere Teil des Filmes 203, der an den wirklichen Gateisolierfilm angrenzt), und einem Gateelektroden-Seitenwandisolierfilm 205. Auf Grund einer solchen Konstruktion ist während des thermischen Glühens der Gateisolierfilm 203 vollständig umgeben in der vertikalen und horizontalen Richtung mit polykristallinen Silizium, SiO2 und SiC, welche thermisch stabil sind (welche weder reagieren noch diffundieren). Es ist daher möglich, sehr effizient den Nachteil zu vermeiden, dass eine Kontaminiersubstanz oder Metallsubstanz, die geflogen gekommen ist von der Innenwand eines thermischen Schnellglühgerätes oder der Kontakt mit dem SiC-Substrat in den Gateisolierfilm 203 Gatebereich) eintritt aufgrund der Hochtemperaturbehandlung, und den Nachteil, dass in einem Fall, in dem das rasche thermische Glühen ausgeführt wird in einem hochgradigen Vakuum bei oder über 800°C, der SiO2-Gateisolierfilm 203 inhomogen zersetzt wird und damit seine Qualität verändert.
  • Da außerdem die Temperatur in dem Fall der Bildung des Gateisolierfilmes 203 durch thermische Oxidation höher eingestellt wird als die Temperatur des Kontaktglühens, kann die thermische Beanspruchung, verbunden mit einer Expansion/Kontraktion, die in dem Gateisolierfilm 203 durch das rasche thermische Glühen entwickelt wird, effektiv entspannt werden. Wie anhand der 20 und 21 ausgeführt wird, wird daher der Vorteil hervorgebracht, dass die Verschlechterung der Kennwerte des Gateisolierfilmes 203, die dem raschen thermischen Glühen zuzuschreiben ist, gelöst werden kann.
  • Da außerdem das Glühen ausgeführt wird bei der Temperatur, die ausreicht für das Kontaktglühen zwischen dem Einkristall-Siliziumkarbid und dem Metall, wird der sehr günstige ohmsche Kontakt, dessen Kontaktwiderstand die Größenordnung von 10–6 Ωcm2 zeigt, erhalten als der Kontakt zwischen dem Einkrstall-Siliziumkarbid und dem Metall.
  • 20 ist ein Diagramm von Strom-Spannungs-Kennlinien, gemessen an 8 willkürlichen Mustern von auf diese Weise gefertigten MOS-Kondensatoren. Jeder der Muster-MOS-Kondensatoren war derart, dass der Bereich (Fenster) der Gateelektrode 3,14 × 10–4 cm2 betrug, und dass die Dicke des Gateisolierfilmes 45 nm betrug.
  • Wie aus 20 hervorgeht, zeigen die geprüften MOS-Kondensatoren im Wesentlichen die gleiche Strom-Spannungs-Kennlinie. Die Strom-Spannungs-Kennlinie ist eine einem dünnen Oxidfilm innewohnende Kennlinie, die bekannt ist als ”Fowler-Nordheim-Leitung”, und Kriechstromleitung, die für eine Verschlechterung spricht, wird nicht beobachtet. Außerdem ist ein ausgezeichneter Wert von 45 V oder mehr (10 MV/cm hinsichtlich einer Feldstärke) als Durchbruchspannung in jeder der Proben angegeben.
  • Wie aus einem Vergleich der Kennlinien in 20 und 2 zu erkennen, sind der Kriechstrom und die Durchbruchspannung des Gateisolierfilmes des MOS-Kondensators auf der Grundlage der vorliegenden Erfindung beachtlich verbessert gegenüber denen des Gateisolierfilmes (mit RTA), die dem herkömmlichen raschen thermischen Glühen unterworfen waren, wie in 1A gezeigt.
  • Außerdem zeigt 21 eine Hochfrequenz-C-V-Kennlinie des MOS-Kondensators gemäß der vorliegenden Erfindung. Betreffend den in 2 gezeigten Stand der Technik wird darauf hingewiesen, dass als Ergebnis des raschen thermischen Glühens eine Flachbandspannung sich stark in einer positiven Richtung verschiebt und wenigstens 15 V wird. Im Gegensatz dazu ist zu erkennen, dass in dem dem ähnlichen schnellen thermischen Glühen unterzogenen MOS-Kondensator eine Flachbandspannung einen Wert von höchstens IV aufweist, was auch sehr vermindert ist. Das Absenken (die Verbesserung) der Flachbandspannung ist eine beachtliche Verbesserung, welche der Abnahme einer Größenordnung hinsichtlich der effektiven Ladungsdichte Qeff (/cm2 ) einer Oxidfilm-Grenzfläche entspricht. Wie aus der obigen Beschreibung ersichtlich, ergeben sich, wenn das rasche thermische Glühen wie beispielsweise Kontaktglühen (zum Beispiel eine Minute lang im Vakuum bei 1000°C) in dem Stand der Technik durchgeführt wird, die Probleme: (1) dass die Durchbruchspannung des Gateisolierfilmes, die etwa 40 V betragen sollte, abrupt abfällt auf höchstens 5 V, was 1/8 ist (Diagramm in 1A), (2) dass der Kriechstrom des Gate-isolierfilmes auffallend zunimmt (Diagramm von 1A), und (3) dass die Flachbandspannung sich in der positiven Richtung 15 V oder mehr verschiebt aus der Nachbarschaft eines gewöhnlichen Wertes von Null V (siehe 21), wogegen all diese Probleme gelöst worden sind durch die vorliegende Erfindung.
  • Außerdem ist in dieser Ausführungsform das Kontaktglühen bei 1000°C in der Ar-Atmosphäre über 2 Minuten hinzugefügt. Diese thermischen Glühbedingungen und das Verfahren zur Bildung des Kontaktes bieten das optimale Herstellverfahren zum Realisieren eines ohmschen Kontaktes mit niedrigem Widerstand in einem n+-SiC. In dieser Ausführungsform wird dementsprechend der ohmsche Kontakt von sehr niedrigem Widerstand erhalten an der Rückfläche des SiC-Substrats. Anders ausgedrückt hat die vorliegende Erfindung die obigen Probleme (1), (2) und (3) gelöst, ohne eine Erhöhung in dem Kontaktwiderstand zu erleiden.
  • Zusätzlich ist ein wichtiger zu bemerkender Punkt der, dass diese Ausführungsform ein Verfahren geschaffen hat zum Lösen der Probleme (1) bis (3) nicht nur für das Kontaktglühen, sondern in allen anderen vorherigen thermischen Schritten, welche der Gateisolierfilm oft erfährt in einem tatsächlichen Bauteil, zum Beispiel die Bildung des polykristallinen Siliziumfilmes, Einbau zum Dotieren des polykristallinen Siliziumfilmes mit dem Phosphorfremdatom, die Abscheidung des Zwischenschicht-Isolierfilmes und das verdichtende thermische Glühen des Zwischenschicht-Isolierfilmes.
  • Ferner versteht es sich in Anbetracht der in 1B gezeigten I-V-Kennlinien, dass bei dem Stand der Technik die Gateisolierfilme, die nicht dem raschen thermischen Glühen unterworfen werden, Durchbruchspannungen in der Größenordnung von höchstens 40 V aufweisen, und dass fehlerhafte Einheiten, die bei niedrigen Spannungen durchbrechen oder die hohe Kriechströme zeigen, in beachtlicher Anzahl enthalten sind. Im Gegensatz dazu liegen die Durchbruchspannungen der Gateisolierfilme in dieser Ausführungsform alle bei 40 V oder höher, und der beste Gateisolierfilm, der erhalten wurde, überstieg sogar 54 V. Außerdem sind alle Kriechströme klein und Ströme zeigen innewohnende Leitung bis zu einer Zeit unmittelbar vor dem Durchbruch. Auf diese Weise weisen das Siliziumkarbid-Halbleiterbauteil und sein Herstellverfahren gemäß der vorliegenden Erfindung die ausgezeichneten Vorteile auf, dass sich Merkmale zeigen, die günstig sind im Vergleich zu denen der Gateisolierfilme in dem Stand der Technik, und dass die günstigen Merkmale bis zum Letzten aufrechterhalten werden können, selbst wenn die Bauteilfertigungsschritte, die das Glühen und Trockenätzen nach der Bildung des Gateisolierfilmes einschließen, durchgeführt worden sind.
  • Eine zweite Ausführungsform des Siliziumkarbid-Halbleiterbauteils und sein Herstellverfahren gemäß der vorliegenden Erfindung findet sich in einem Fall, in dem die vorliegende Erfindung anwendbar ist auf einen MOS-Kondensator, der mit einem Feldisolierfilm konstruiert ist. Diese zweite Ausführungsform stimmt mit der ersten Ausführungsform in vielen Punkten überein und wird kurz beschrieben, ohne die gleiche Beschreibung solcher gemeinsamer Punkte redundant zu wiederholen. Die zweite Ausführungsform wird nun beschrieben unter Bezug auf die 22, 23A, 23B, 23C, 24D, 24E, 24F, 25G, 25H und 25I, in welchen Komponenten, denen die gleichen Bezugszeichen zugeteilt sind wie in der ersten Ausführungsform, die gleichen Teile bezeichnen wie in der ersten Ausführungsform, wenn nicht anders spezifiziert.
  • 22 ist eine Schnittansicht eines wesentlichen Abschnitts des MOS-Kondensators mit dem Feldisolierfilm, auf den die Erfindung anwendbar ist. In 2 bezeichnet das Bezugszeichen 201 ein Einkristall-Siliziumkarbidsubstrat (SiC-Substrat) von n-Leitfähigkeit mit hoher Störstellenkonzentration (Stickstoff > 1 × 1019/cm3), und eine n–-Epitaxialschicht 202, die ein Dicke von 10 μm aufweist und mit Stickstoff dotiert ist mit 4 × 1015/cm3, lässt man homo-epitaxial aufwachsen auf die Vorderfläche des SiC-Substrats 201. Die Epitaxialschicht 202 ist überlagert mit dem Feldisolierfilm 211, dessen Dicke einige Hundert nm oder mehr beträgt. Der Feldisolierfilm 211 weist einen Aufbau auf, bei dem ein dicker oberer Isolierfilm 213, der durch irgendein Hilfsmittel gebildet wird (zum Beispiel CVD bei vermindertem Druck), das sich von der thermischen Oxidation von SiC unterscheidet, gestapelt ist auf einen dünneren unteren Isolierfilm 212, der gebildet wird durch die thermische Oxidation von wenigstens dem SiC-Substrat (genau, der Epitaxialschicht). Das Bezugszeichen 214 bezeichnet ein Fenster, welches in dem Feldisolierfilm 211 vorgesehen ist, und das Bezugszeichen 203 bezeichnet einen Gateisolierfilm, der an dem Boden des Fensters ausgebildet ist. Der Gateisolierfilm 203 muss ein Film sein, der derart geglüht wird, dass er direkt einem Sauerstoffatome enthaltenden Gas ausgesetzt wird, während oder nach seiner Bildung. Der Gateisolierfilm 203 und der Feldisolierfilm 211 sind überlagert mit einer Gateelektrode 204 aus polykristallinem Silizium, die eine vorbestimmte Gestalt und Fläche aufweist. An den Seitenflächen und der oberen Fläche der Gateelektrode 204 sind ein Gateelektroden-Seitenwandisolierfilm 205 bzw. eine Gateelek-troden-Oberflächenisolierfilm 206 ausgebildet, welche gebildet werden durch thermisches Oxidieren der polykristallinen Silizium-Gateelektrode 204. Ein Zwischenschichtisolierfilm 207 ist ausgebildet auf dem Gateisolierfilm 203, dem Seitenwandisolierfilm 205 sowie dem Oberflächenisolierfilm 206 und dem Feldisolierfilm 211.
  • Bei Bezugszeichen 208 ist eine Rückflächenelektrode gezeigt, welche eine ohmsche Elek-trode ist, die auf im Wesentlichen dem gesamten Bereich der Rückfläche des SiC-Substrats 201 angeordnet ist. Die Rückflächenelektrode 208 wird in der Weise gebildet, dass, nachdem ein Kontaktmetall wie beispielsweise Ni oder Co auf die Rückfläche des SiC-Substrats 201 aufgedampft worden ist, dieses legiert wird mit dem SiC-Substrat 201 durch rasches thermisches Glühen bei einer Temperatur, die niedriger ist als eine Temperatur zum Bilden des Gateisolierfilmes 203.
  • Das Bezugszeichen 209 bezeichnet eine Gateelektroden-Kontaktöffnung, die in dem Zwischenschichtisolierfilm 207 vorgesehen ist, und das Bezugszeichen 210 bezeichnet eine Metallzwischenverbindung, die dazu dient, die Gateelektrode 204 mit einem anderen Schaltkreiselement auf dem identischen Substrat oder mit einem externen Schaltkreis zu verbinden, und die bestehen kann aus Material wie beispielsweise Al oder einem Al-Si-Eutektikum.
  • Als Nächstes wird ein Verfahren zur Herstellung des MOS-Kondensators beschrieben anhand der 23A, 23B, 23C, 24D, 24E, 24F, 25G, 25H und 25I. Die 23A bis 25I sind Schnittansichten, welche das Verfahren zur Herstellung des in 22 gezeigten MOS-Kondensators zeigen.
  • Zuerst wird, wie in 23A gezeigt, eine n-Homo-Epitaxialschicht 202 (hier zum Beispiel 10 μm dick) mit einer Störstellenkonzentration in der Größenordnung von 1015/cm3 auf der oberen Fläche des SiC-Substrats 201 gebildet, dotiert mit einem n-Fremdatom bei hoher Konzentration, durch das anhand von 18A beschriebene Verfahren. Danach wird die Opferoxidation ähnlich durchgeführt.
  • Als Nächstes wird, wie in 23B gezeigt, das der Opferoxidation unterworfene Substrat wieder ausreichend gewaschen durch RCA-Reinigung oder dergleichen. Danach wird ein Feldisolierfilm 211, der aus einem dünnen unteren Isolierfilm 212 und einem dicken oberen Isolierfilm 13 besteht, auf der Vorderfläche der Epitaxialschicht 202 gebildet. Es ist möglich, als unteren Isolierfilm 212 einen thermischen Oxidfilm von etwa 10 nm zu verwenden, der gebildet wird durch Trockenoxidieren der Vorderfläche der Epitaxialschicht 202 in einer Sauerstoffatmosphäre, und als oberen Isolierfilm 213 einen Isolierfilm gewünschter Dicke, der gebildet wird durch ein von thermischer Oxidation verschiedenes Verfahren, zum Beispiel einen SiO2-Film von 400 nm Dicke, der gebildet wird durch CVD bei Atmosphärendruck unter Anwendung von Sauerstoff und Silan. Übrigens ist die thermische Oxidation des unteren Isolierfilmes 212 nicht auf die trockene Oxidation beschränkt, sondern kann gut eine nasse Oxidation sein oder eine thermische Oxidation, die ein anderes oxidatives Gas anwendet. Aus den gleichen Gründen wie in der Opferoxidation des Schrittes in 18B sollte die Dicke des unteren Isolierfilmes 212 wünschenswert weniger als 50 nm betragen, vorzugsweise 5–20 nm. Übrigens kann der obere Isolierfilm 213 gebildet werden, nachdem man den unteren Isolierfilm 212, welcher der thermische Oxidfilm ist, auf der Vorderfläche der Epitaxialschicht 202 hat aufwachsen lassen. Im Gegensatz dazu kann der untere Isolierfilm (thermischer Oxidfilm) 212 gut gebildet werden zwischen der Epitaxialschicht 202 und dem oberen Isolierfilm 213, indem der obere Isolierfilm 213 gebildet und dann thermisch oxidiert wird. Die letztere Prozessreihenfolge kann jedoch nur vorgenommen werden in einem Fall, in dem der obere Isolierfilm 213 ein sauerstoffdurchlässiger Film ist.
  • Übrigens bezeichnet das Bezugszeichen 304 in 23B einen zweiten vorübergehenden thermischen Oxidfilm, welcher automatische gebildet wird auf der Rückfläche des Substrats während der Bildung des unteren Isolierfilmes 212. Der thermische Oxidfilm 304 hat die Aufgabe, eine Polierbeschädigungsschicht an der hinteren Substratfläche effektiv zu eliminieren, ähnlich einem ersten vorübergehenden thermischen Oxidfilm 301 in 24D.
  • Als Nächstes wird, wie in 23C gezeigt, die Vorderfläche des Substrats überzogen mit einem Fotolack, belichtet und entwickelt, und das resultierende Substrat wird eingetaucht in eine gepufferte Flusssäurelösung (Mischlösung NH4F + HF) zur Nassätzung, wodurch ein Feldfenster 214 gebildet wird bei der vorbestimmten Position des Feldisolierfilmes 211. Der zweite vorübergehende thermische Oxidfilm 304, welcher die Beschädigungsschicht der hinteren Substratfläche bei dem Schritt von 23B inkorporiert hat, verschwindet hier. Bei dem Bilden des winzigen Feldfensters 214 ist es möglich, trockenes Ätzen zu verwenden wie beispielsweise reaktives Ionenätzen (RIE), welches CF4-Gasplasma oder dergleichen anwendet. In diesem Fall ist es jedoch notwendig, zuerst das trockene Ätzen durchzuführen und es auf das nasse Ätzen umzuschalten unter Anwendung der gepufferte Flusssäurelösung, ganz bestimmt, wenn der Feldisolierfilm 207 einige Hundert nm geblieben ist. Genauer gesagt raut sich, wenn das Feldfenster 214 eindringend gebildet wird durch die trockene Ätzung bis hinunter zu der n-Epitaxialschicht 202, die SiC-Vorder-fläche aufgrund von Plasma-Beschädigungen auf, oder durch die Trockenätzreaktion erzeugter Kohlenwasserstoff haftet an dem Boden des Feldfensters 214. Dies bildet einen Faktor für die Verschlechterung der Merkmale des Feldisolierfilmes, welcher bei dem nächsten Schritt gebildet wird (die Probleme (1), (2) und (3), die der herkömmliche Siliziumkarbid-Halbleiter aufweist.
  • Wenn die Ätzung für das Feldfenster durchgeführt worden ist, wie oben angegeben, wird der Fotolack entfernt.
  • Dann wird, wie in 24D gezeigt, das mit dem Resistrückstand kontaminierte Substrat wieder ausreichend gewaschen durch die RCA-Reinigung oder dergleichen. Bei dem Endstadium des Waschens wird das Substrat fünf Sekunden bis zehn Sekunden lang eingetaucht in eine gepufferte Flusssäurelösung, um einen chemischen Oxidfilm zu entfernen, der an der vorderen Substratfläche entsprechend dem Feldfenster 214 erzeugt worden ist durch die RCA-Reinigung, und die gepufferte Flusssäurelösung wird vollständig abgewaschen durch ultra-entionisiertes Wasser, woraufhin das Substrat getrocknet wird. Da der chemische Oxidfilm sehr mäßig ist in der Qualität und auch inhomogen ist, übt er einen üblen Einfluss aus auf das homogene Wachstum des nächsten thermischen Oxidfilmes. Daher ist der Schritt zur Beseitigung des chemischen Oxidfilmes unverzichtbar.
  • Dann wird das Substrat unmittelbar thermischer Oxidation unterzogen, wodurch man einen Gateisolierfilm 203 gewünschter Dicke (hier zum Beispiel 40 nm) auf der Vorderfläche der Epitaxialschicht 202 entsprechend dem Feldfenster 214 aufwachsen lässt. Da bei dieser Gelegenheit das gesamte Substrat einer Oxidations-Atmosphäre unterworfen wird, wird die Epitaxialschicht 202 unterhalb des Feldisolierfilmes 211 etwas oxidiert. Dementsprechend nimmt die Dicke des unteren Isolierfilmes (thermischen Oxidfilmes) 212 zu, und ein vorübergehender thermischer Oxidfilm 301 wird auf der hinteren Substratfläche gebildet. Betreffend die Bedingungen der thermischen Oxidation für den Gateisolierfilm 203 wird zum Beispiel trockene Oxidation bei einer Temperatur von 1100°C empfohlen. Wie betreffend den Schritt von 18B beschrieben, ist es wichtig, dass die Temperatur der thermischen Oxidation höher eingestellt wird als irgendeine Glühtemperatur bei allen anschließenden Schritten. Wenn es erwünscht ist, einen dicken Gateisolierfilm von 50 nm oder darüber zu bilden, dessen Oberfläche sich auffallend aufraut mit der thermischen Oxidation, wird die gewünschte Dicke erhalten durch Überlagern eines thermischen Oxidfilmes von SiC, der dünner ist als 50 nm, mit einem Isolierfilm, der gebildet wird durch ein anderes Hilfsmittel zur Filmbildung) zum Beispiel ein CVD-SiO2-Film).
  • Der vorübergehende thermische Oxidfilm 301 auf der hinteren Substratfläche hat die Funktion, die Polierbeschädigungsschicht zu eliminieren, und die wichtige Funktion, die hintere Substratfläche gegen Beschädigungen zu schützen in dem Fall, in dem der polykristalline Siliziumfilm 203 durch trockenes Ätzen bei einem späteren Schritt beseitigt wird.
  • Danach werden, wie in 24E gezeigt, unmittelbar nach dem Schritt von 24D polykristalline Siliziumfilme von je 300–400 nm Dicke auf der gesamten vorderen und hinteren Substratfläche gebildet durch CVD bei vermindertem Druck (Aufwachstemperatur 600 bis 700°C), wobei ein Rohmaterial von Silan angewendet wird. Danach werden die polykristallinen Filme dotiert mit einem Fremdatom P bis zur Entartung durch allgemein bekannte thermische Diffusion (Behandlungstemperatur 900–950°C) unter Anwendung von Phosphorchlorat (POCl3) und Sauerstoff, um so einen Leitfähigkeitstyp zu erhalten.
  • Dann wird, wie betreffend den Schritt von 18C beschrieben, eine Gateelektrode 204 aus polykristallinem Silizium gebildet durch Fotolitografie und RIE. Übrigens ist ein polykristalliner Siliziumfilm 302, der auf der hinteren Substratfläche zurückbleibt, ein vorübergehender Leiterfilm.
  • Ferner wird eine von dem RIE verwendete Resistmaske vollständig von dem Substrat entfernt, und das Substrat wird ausreichend gewaschen und dann getrocknet. Danach wird das Substrat thermisch oxidiert in einer trockenen Atmosphäre bei 900°C, wodurch man einen Gateelektroden-Seitenwandisolierfilm 205 von 50 nm bis 100 nm Dicke auf den Seitenwänden der Gateelektrode aus polykristallinem Silizium aufwachsen lässt. Bei dieser Gelegenheit wird gleichzeitig ein Gateelektroden-Oberflächenisolierfilm 206 auf der oberen Fläche der Gateelektrode 204 gebildet und ein vorübergehender thermischer Oxidfilm 303 aus polykristallinem Silizium unter dem vorübergehenden polykristallinen Siliziumfilmes 302 auf der Rückflächenseite des Substrats.
  • Übrigens wird die Gateelektrode 204 gleichzeitig von ihrer oberen Fläche und von ihren Seitenwänden oxidiert, und die Seitenwände werden mit einer höheren Geschwindigkeit oxidiert. Folglich wird der Gateelektroden-Seitenwandisolierfilm 205 ein Aufbau, in welchem er etwas nach oben vorragt über die obere Fläche der Gateelektrode hinaus, wie in 18C gezeigt.
  • Wie in der ersten Ausführungsform beschrieben, ist der Zweck für die Bildung des Gateelektroden-Seitenwandisolierfilmes 205 der, dass das polykristalline Silizium, welches direkt über einem gürtelförmigen Bereich des Gateisolierfilmes liegt, der durch Ionenbeschuss oder metallische Kontamination verschlechtert worden ist bei der Bildung der Gateelektrode durch trockenes Ätzen, vollständig gewandelt wird in einen nichtleitenden Oxidfilm (SiO2), und zwar den Gateelektroden-Seitenwandisolierfilm 205, um dadurch den Außenrandaufbau der Gateelektrode 204 herzustellen, in dem eine netto Gatespannung nicht an den verschlechterten Bereich angelegt wird.
  • Als nächstes wird, wie in 24F gezeigt, ein Zwischenschichtisolierfilm 207 abgeschieden auf der gesamten oberen Fläche des Substrats. Geeignet als Material für den Zwischenschichtisolierfilm 207 ist ein SiO2-Film von etwa 1 μm Dicke, welcher gebildet wird durch CVD bei Atmosphärendruck unter Anwendung, Phosphosilikatglas (PSG), das ferner mit Phosphor dotiert ist, oder dergleichen. Danach wird das Substrat in einen gewöhnlichen Diffusionsofen gelegt und wird einige zehn Minuten lang mäßigem Glühen in einer N2-Atmosphäre unterzogen, um so den Zwischenschichtisolierfilm 207 zu verdichten. Eine Glühtemperatur bei dieser Gelegenheit wird geeignet gewählt bei einer niedrigeren Temperatur als der Temperatur zur Gateoxidation (1100°C), zum Beispiel 950°C.
  • Als nächstes wird unter Bezug auf 25G, wie betreffend den Schritt von 19E beschrieben, die gesamte Vorderfläche des SiC-Substrats überzogen mit einem Resistmaterial (welches gut ein Fotolack sein kann) mit einer Dicke von wenigstens 1 μm, um so die Vorderfläche zu schützen, woraufhin trockenes Ätzen, dessen Ätzmittel CF4 und O2 oder dergleichen sind, oder Ätzen, in welchem nasses Ätzen mit einer gepufferten Flusssäurelösung und trockenes Ätzen nacheinander kombiniert werden, durchgeführt wird, um den vorübergehenden Oxidfilm 303 aus polykristallinem Silizium und den vorübergehenden polykristallinen Siliziumfilm 302, der auf der Rückfläche des Substrats gestapelt ist, vollständig zu eliminieren. Wenn das Ätzen bis zu dem vorgesehenen thermischen Oxidfilm 301 fortgeschritten ist, wird die Behandlung beendet.
  • Sodann wird das Substrat eingetaucht in eine gepufferte Flusssäurelösung, um den vorübergehenden thermischen Oxidfilm 301 vollständig zu entfernen von der Rückfläche des Substrats, und die gepufferte Flusssäurelösung wird prompt abgewaschen durch ultradeionisiertes Wasser. Sobald das nasse SiC-Substrat getrocknet worden ist, wird das getrocknete Substrat in einer kurzen Zeit eingesetzt in ein Aufdampfgerät, dessen Inneres auf einem hochgradigen Vakuum gehalten wird, und ein gewünschtes Rückflächenelektrodenmaterial wird auf die hintere Substratfläche aufgedampft. Als Material für die Rückflächenelektrode wird zum Beispiel ein Ni-Film von 50 nm Dicke empfohlen. In einem Fall, in dem befürchtet wird, dass das Elektrodenmaterial an den Seitenwänden des SiC-Substrats haftet, wird die Aufdampfung in einem Zustand durchgeführt, in dem der äußere Umfangsrand des Substrats unter Verwendung einer Abschirmmaske verborgen wird.
  • Als Nächste wird das für den Vorderflächenschutz verwendete Resist vollständig entfernt mit dem zugeordneten Lösungsmittel des Resist, und das Substrat wird ausreichend mit ultra-deionisiertem Wasser gewaschen und dann getrocknet. Das getrocknete Substrat wird unmittelbar in ein thermisches Schnellglühgerät eingesetzt und wird dem Glühen des hinteren Kontaktes bei 1000°C zwei Minuten lang in einer Atmosphäre von 100%-hochreinem Ar unterworfen. Auf Grund des raschen thermischen Glühens wird der Ni-Film legiert mit der hinteren Substratfläche von niedrigem Widerstand, und eine Rückflächenelektrode 208 von sehr niedrigem Widerstand, die einen Kontaktwiderstand in der Größenordnung von höchstens 10–6 Ωcm2 zeigt, kann gebildet werden. Wie vorher angegeben, wird die Temperatur des Glühens des hinteren Kontaktes eingestellt auf eine Temperatur (wenigstens 900°C im Fall von Ni), welche niedriger ist als die der thermischen Oxidation, die den Gateisolierfilm 203 gebildet hat, und welche ausreicht für die Bildung des ohmschen Kontaktes zwischen dem Einkristall-Siliziumkarbid und einem Kontaktmetall (hierin: Ni).
  • Ein sehr wichtiger Punkt in dem oben beschriebenen Kontaktglühen ist der, dass das rasche thermische Glühen implementiert worden ist mit dem Aufbau, in welchem der bei dieser Gelegenheit bereits gebildete Gateisolierfilm 203 (der Teil unterhalb der Gateelektrode 204) vollständig umschlossen wird mit der Gateelektrode 204 des polykristallinen Siliziums, der Epitaxialschicht 202 des Einkristall-SiC-Substrats, dem thermischen Oxidfilm der Epitaxialschicht 202 (dem Teil des Gateisolierfilmes 203 außerhalb des Gatebereichs, das heißt, der periphere Teil des Filmes 203, der an den wirklichen Gateisolierfilm angrenzt, und der untere Isolierfilm 212 des Isolierfilmes), und dem Gateelektroden-Seitenwand-isolierfilm 205, der aus dem thermischen Oxidfilm des polykristallinen Siliziums gebildet wird.
  • Als Nächstes wird, wie in 25H gezeigt, die vordere Substratfläche überzogen mit einem Fotolack und wird belichtet und entwickelt durch ein Belichtungsgerät, um dadurch eine Resistmaske zu bilden zum Vorsehen einer Gateelektroden-Kontaktöffnung 209 durch Ätzen auf dem Zwischenschichtisolierfilm 207. Ferner wird die hintere Substratfläche zum Schutz mit dem Resist überzogen, welches dann ausreichend getrocknet wird. Danach wird eine Gateelektroden-Kontaktöffnung 209 vorgesehen in dem Zwischenschichtisolierfilm 207 durch das Ätzen mit einer gepufferten Flusssäurelösung. Das Resist auf der Rückfläche erfüllt die Funktion, zu verhindern, dass die Rückflächenelektrode 208 sich in der gepufferten Flusssäurelösung auflöst und verschwindet oder sich in der Qualität ändert, oder dass das Elektrodenmaterial, das sich aufgelöst oder abgelöst hat von der hinteren Substratfläche, daran gehindert wird, an der Vorderfläche zu haften.
  • Wenn das Ätzen beendet ist, wird das für die Resistmaske und den Schutz der Rückflächenelektrode verwendete Resist vollständig abgelöst mit dem zugeordneten Losungsmittel des Resist, und das Substrat wird ausreichend gewaschen und dann getrocknet.
  • Als Nächstes wird, wie in 25I gezeigt, das getrocknete Substrat unmittelbar eingesetzt in ein Magnetron-Zerstäubungsgerät, dessen Inneres auf einem hochgradigen Vakuum gehalten wird, und ein gewünschtes Metall-Zwischenverbindungsmaterial, zum Beispiel ein Al-Film von 1 μm Dicke, wird aufgedampft auf die ganze obere Fläche des Zwischenschicht-Isolierfilmes 207 des Substrats.
  • Danach wird die Vorderfläche des Substrats, auf welcher der Al-Film überlagert ist, überzogen mit einem Fotolack und wird belichtet und entwickelt, um so eine Resistmaske zum Ätzen zu bilden. Ferner wird die hintere Substratfläche wieder mit dem Fotolack überzogen zum Schutz der Rückflächenelektrode, und das Resist wird ausreichend getrocknet. Dann wird der Al-Film mit einer Ätzlösung vom Phosphorsäuretyp strukturiert, um dadurch eine Metallzwischenverbindung 210 zu bilden.
  • Übrigens wird das Resist auf der Rückfläche gebildet, um zu verhindern, dass die Rückflächenelektrode 208 sich auflöst in der Phosphorsäure-Ätzlösung und verschwindet oder sich in der Qualität ändert. Auf das Resist kann jedoch verzichtet werden in einem Fall, in dem nicht befürchtet wird, dass sich die Rückflächenelektrode 208 auflöst, oder in dem die Metallzwischenverbindung 210 durch RIE (trocken) geätzt wird. In dem letzten Stadium wird das für die Resistmaske und den Schutz der Rückflächenelektrode verwendete Resist vollständig entfernt durch sein zugeordnetes Lösungsmittel, und das Substrat wird ausreichend gewaschen und dann getrocknet. Auf diese Weise wird der MOS-Kondensator auf der Basis der vorliegenden Erfindung, wie in 22 gezeigt, fertiggestellt.
  • Wie oben beschrieben, wird in dieser Ausführungsform als Metallelektrode (und zwar als Metallelektrode (und zwar als die Rückflächenelektrode 208), welche in Kontakt gebracht wird mit einem Einkristall-Siliziumkarbidsubstrat, außer einer Gateelektrode, eine Metallelektrode angewendet, welche einem thermischen Glühen bei einer Temperatur (wenigstens 900°C) ausgesetzt wird, die niedriger ist als die Temperatur der thermischen Oxidation, die einen Gateisolierfilm 203 gebildet hat, und die ausreicht für das Kontaktglühen zwischen dem Einkristall-Siliziumkarbid und einem Metall (Ni), nachdem der Gateisolierfilm 203 vollständig umschlossen worden ist mit der Gateelektrode 204, dem Einkristall-Siliziumkarbidsubstrat (einer Epitaxialschicht 202), dem thermischen Oxidfilm des Einkristall-SiC-Substrats (dem Teil des Gateisolierfilmes 203 außerhalb eines Gatebereichs, das heißt, der periphere Teil des Filmes 203, der an den wirklichen Gateisolierfilm angrenzt und der untere Isolierfilm 212 des Feldisolierfilmes), und einem Gateelektroden-Seitenwandisolierfilm 205. Auf Grund einer solchen Konstruktion, wie oben beschrieben, ist während des thermischen Glühens der Gateisolierfilm 203 vollständig umgeben in der vertikalen und horizontalen Richtung mit thermisch stabilen Materialien (spezifisch, welche weder reagieren noch diffundieren), und zwar polykristallinem Silizium, SiO2 und SiC. Es ist daher möglich, sehr effizient den Nachteil zu vermeiden, dass eine Kontaminiersubstanz oder Metallsubstanz, die geflogen gekommen ist von der Innenwand eines thermischen Schnellglühgerätes oder dem Kontakt mit dem SiC-Substrat in den Gateisolierfilm 203 Gatebereich) eintritt aufgrund der Hochtemperaturbehandlung, und den Nachteil, dass in einem Fall, in dem das rasche thermische Glühen ausgeführt wird in einem hochgradigen Vakuum bei oder über 800°C, der SiO2-Gateisolierfilm 203 inhomogen zersetzt wird und damit seine Qualität verändert.
  • Da außerdem die Temperatur in dem Fall der Bildung des Gateisolierfilmes 203 durch thermische Oxidation höher eingestellt wird als die Temperatur des Kontaktglühens, kann die thermische Beanspruchung, verbunden mit einer Expansion/Kontraktion, die in dem Gateisolierfilm 203 durch das rasche thermische Glühen entwickelt wird, effektiv entspannt werden. Wie anhand der 26 und 27 ausgeführt wird, wird daher der Vorteil hervorgebracht, dass die Verschlechterung der Kennwerte des Gateisolierfilmes 203 (die Probleme (1), (2) und (3)), die dem raschen thermischen Glühen zuzuschreiben ist, gelöst werden kann.
  • Da außerdem das Glühen ausgeführt wird bei der Temperatur, die ausreicht für das Kontaktglühen zwischen dem Einkristall-Siliziumkarbid und dem Metall, wird der sehr günstige ohmsche Kontakt, dessen Kontaktwiderstand die Größenordnung von 10–6 Ωcm2 zeigt, erhalten als der Kontakt zwischen dem Einkristall-Siliziumkarbid und dem Metall.
  • 26 ist ein Diagramm von Strom-Spannungs-Kennlinien, gemessen an 11 willkürlichen Mustern von auf diese Weise gefertigten MOS-Kondensatoren. Die Fläche (das Fenster) der Gateelektrode betrug 3,14 × 10–4 cm2, und dass die Dicke des Gateisolierfilmes betrug 45 nm.
  • Wie aus 26 hervorgeht, zeigen die geprüften Kondensatoren im Wesentlichen die gleiche Strom(I)-Spannungs(V)-Kennlinien. Die Strom-Spannungs-Kennlinie ist eine einem dünnen Oxidfilm innewohnende Kennlinie, die bekannt ist als ”Fowler-Nordheim-Leitung”, und Kriechstromleitung, die für eine Verschlechterung spricht, wird nicht beobachtet. Außerdem ist ein ausgezeichneter Wert von 45 V oder mehr (10 MV/cm hinsichtlich einer Feldstärke) als Durchbruchspannung in jeder der Proben angegeben.
  • Wie aus einem Vergleich der Kennlinien in 26 und 1A und 1B zu erkennen, sind der Kriechstrom und die Durchbruchspannung des Gateisolierfilmes des MOS-Kondensators auf der Grundlage der vorliegenden Erfindung beachtlich verbessert gegenüber denen des Gateisolierfilmes (mit RTA), die dem herkömmlichen raschen thermischen Glühen unterworfen waren, wie in 1A gezeigt.
  • Außerdem zeigt 27 eine Hochfrequenz-C-V-Kennlinie des MOS-Kondensators gemäß der vorliegenden Erfindung. Betreffend die in 2 gezeigten herkömmlichen Kennlinien wird darauf hingewiesen, dass als Ergebnis des raschen thermischen Glühens eine Flachbandspannung sich stark in einer positiven Richtung verschiebt und wenigstens 15 V wird. Im Gegensatz dazu ist zu erkennen, dass in dem dem ähnlichen schnellen thermischen Glühen unterzogenen MOS-Kondensator eine Flachbandspannung einen Wert von höchstens 1 V aufweist, was auch sehr vermindert ist. Das Absenken (die Verbesserung) der Flachbandspannung ist eine beachtliche Verbesserung, welche der Abnahme einer Größenordnung hinsichtlich der effektiven Ladungsdichte Qeff (/cm2) einer Oxidfilm-Grenzfläche entspricht.
  • Wie aus der obigen Beschreibung ersichtlich, ergeben sich, wenn das rasche thermische Glühen wie beispielsweise Kontaktglühen (zum Beispiel eine Minute lang im Vakuum bei 1000°C) in dem Stand der Technik durchgeführt wird, die Probleme: (1) dass die Durchbruchspannung des Gateisolierfilmes, die etwa 40 V betragen sollte, abrupt abfällt auf höchstens 5 V, was 1/8 ist (Diagramm in 1A), (2) dass der Kriechstrom des Gateisolierfilmes auffallend zunimmt (Diagramm von 1A), und (3) dass die Flachbandspannung sich in der positiven Richtung 15 V oder mehr verschiebt aus der Nachbarschaft eines gewöhnlichen Wertes von Null V (siehe 2), wogegen all diese Probleme gelöst worden sind durch die vorliegende Erfindung.
  • Außerdem ist in dieser Ausführungsform das Kontaktglühen bei 1000°C in der Ar-Atmosphäre über 2 Minuten hinzugefügt. Diese thermischen Glühbedingungen und das Verfahren zur Bildung des Kontaktes bieten das optimale Herstellverfahren zum Realisieren eines ohmschen Kontaktes mit niedrigem Widerstand in einem n+-SiC. In dieser Ausführungsform wird dementsprechend der ohmsche Kontakt von sehr niedrigem Widerstand erhalten an der Rückfläche des SiC-Substrats. Anders ausgedrückt hat die vorliegende Erfindung die obigen Probleme (1), (2) und (3) gelöst, ohne eine Erhöhung in dem Kontaktwiderstand zu erleiden.
  • Zusätzlich ist ein wichtiger zu bemerkender Punkt, der, dass diese Ausführungsform ein Verfahren geschaffen hat zum Lösen der Probleme (1) bis (3) nicht nur für das Kontaktglühen, sondern in allen anderen vorherigen thermischen Schritten, welche der Gateisolierfilm oft erfährt in einem tatsächlichen Bauteil, zum Beispiel die Bildung des polykristallinen Siliziumfilmes, Einbau zum Dotieren des polykristallinen Siliziumfilmes mit dem Phosphorfremdatom, die Abscheidung des Zwischenschicht-Isolierfilmes und das verdichtende thermische Glühen des Zwischenschicht-Isolierfilmes.
  • Ferner versteht es sich in Anbetracht der in 1A gezeigten I-V-Kennlinien, dass bei dem Stand der Technik selbst die Gateisolierfilme, die nicht dem raschen thermischen Glühen unterworfen werden, Durchbruchspannungen in der Größenordnung von höchstens 40 V aufweisen, und dass fehlerhafte Einheiten, die bei niedrigen Spannungen durchbrechen oder die hohe Kriechströme zeigen, in beachtlicher Anzahl enthalten sind. Im Gegensatz dazu liegen die Durchbruchspannungen der Gateisolierfilme in dieser Ausführungsform alle bei 40 V oder höher, und der beste Gateisolierfilm, der erhalten wurde, überstieg sogar 54 V. Außerdem sind alle Kriechströme klein und Ströme zeigen innewohnende Leitung bis zu einer Zeit unmittelbar vor dem Durchbruch. Auf diese Weise weisen das Siliziumkarbid-Halbleiterbauteil und sein Herstellverfahren gemäß der vorliegenden Erfindung die ausgezeichneten Vorteile auf, dass sich Merkmale zeigen, die günstig sind im Vergleich zu denen der Gateisolierfilme in dem Stand der Technik, und dass die günstigen Merkmale bis zum Letzten aufrechterhalten werden können, selbst wenn die Bauteilfertigungsschritte, die das Glühen und Trockenätzen nach der Bildung des Gateisolierfilmes einschließen, durchgeführt worden sind.
  • Eine dritte Ausführungsform des Siliziumkarbid-Halbleiterbauteils und sein Herstellverfahren gemäß der vorliegenden Erfindung ist ein Beispiel, auf das die Erfindung anwendbar ist, um günstige Gateisolierfilm-Merkmale und MOS-Grenzflächen-Merkmale in einem Planar-Leistungs-MOSFET des n-Kanal-Typs zu realisieren, wie offenbart in der japanischen PA, Erste Veröffentlichung JP H10 308510 A .
  • 28 ist eine Ansicht, welche in Draufsicht die Konstruktion des Siliziumkarbid-Halbleiterbauteils gemäß der Erfindung zeigt. 29A ist eine Schnittansicht eines wesentlichen Abschnitts in dem Fall, in dem der Leistungs-MOSFET geschnitten ist entlang der Linie (a) in 28, und sie zeigt den Aufbau einer Zelle in dem Leistungs-MOSFET. Der Leistungs-MOSFET ist konstruiert, indem eine große Anzahl solcher Zellen lateral verbunden werden (indem sie schaltkreisartig parallel verbunden werden).
  • Außerdem zeigt 29B den Schnittaufbau des Außenanschluss-(Erweiterungs-)-teiles einer Gateelektrode, welche einem Ende der oben beschriebenen Leistungs-MOSFET-Zelle benachbart ist, und es ist eine Schnittansicht eines wesentlichen Abschnitts in dem Fall, in dem der Leistungs-MOSFET entlang der Linie (b) in 28 geschnitten ist.
  • Obwohl jede in 28 gezeigte Leistungs-MOSFET-Zelle eine sogenannte quadratische Zelle ist, ist die vorliegende Erfindung nicht auf solch eine quadratische Zelle beschränkt, sondern ist ähnlich anwendbar auf eine hexagonale Zelle oder eine wabenförmige Zelle, die allgemein bekannt ist.
  • Übrigens soll die Beschreibung, wenn der Schnitt (b) nicht besonders spezifiziert ist, eine Erläuterung sein für den Schnitt (a) oder eine den Schnitten (a) und (b) gemeinsame Erläuterung.
  • Unter Bezugnahme auf 28 und die 29A und 29B bezeichnet das Bezugszeichen 221 ein n+-Einkristall-SiC-Substrat, und eine erste n+-Epitaxialschicht 222, die eine Dicke von 10 μm aufweist und dotiert ist mit Stickstoff mit 4 × 1015/cm3, lässt man homo-epitaxial aufwachsen auf eine Vorderfläche (die obere Hauptfläche in 29A) des SiC-Substrats 221. Ein Substrat irgendeines aller Kristallsysteme wie 4H, 6H, 3C und 15R (der Buchstabe H bezeichnet ein hexagonales System, der Buchstabe C ein kubisches System und der Buchstabe R ein rhomboedriges System) kann als das SiC-Substrat 221 angewendet werden. Es wird angemerkt, dass die p–-Basisschichten 223a und 223b, jede von denen eine vorbestimmte Tiefe aufweist und leicht dotiert ist mit einem p-Fremdatom, räumlich ausgebildet sind in vorbestimmten Bereichen in dem Vorderflächenschichtabschnitt der n–-Epitaxialschicht 222. Außerdem ist eine p–-Basisschicht 223c in Schnitt (b) ausgebildet. Es wird angemerkt, dass die p–-Basisschicht 223c kontinuierlich ist mit einer p–-Basisschicht 223a oder 223b der nahen MOSFET-Zelle Es wird angemerkt, dass n+-Sourceschichten 224a, 224b, die flacher sind als die p–-Basis-schichten 223a, 223b, gebildet sind in vorbestimmten Bereichen in dem Vorderflächenschichtabschnitt dieser jeweiligen p–-Basisschichten 223a, 223b. Ferner erstreckt sich ein zweites n–-Epitaxialschichtstück 225 in den Vorderflächenschichten der ersten n–-Epi-taxialschicht 222 und den p–-Basisschichten 223a, 223b, 223c, so dass sie in Kontakt liegt mit beiden n+-Sourceschichten 224a und 224b. Das zweite n–-Epitaxialschichtstück 225 fungiert als eine kanalbildende Schicht in der Vorderfläche eines Bauteiles während der Operation des Bauteiles. Die Störstellenkonzentration des n–-Epitaxialschichtstückes 225 soll eine niedrige Konzentration sein zwischen 1 × 1015/cm3 und 1 × 1017/cm3 und soll nicht höher sein als die Störstellenkonzentration der ersten n–-Epitaxialschicht 222 oder der p–-Basisschichten 223a, 223b. Außerdem sind Substrat-Aussparungen 236a, 236b, 236c jeweils in den oberen Teilen der p–-Basisschichten 223a, 223b, 223c und der n+-Source-schichten 224a und 224b ausgebildet. In dem Schnitt (b) ist ein Feldisolierfilm 226, dessen Dicke einige Hundert nm oder mehr beträgt, auf der p–-Basisschicht 223c angeordnet. Der Feldisolierfilm 226 weist eine Struktur auf, bei der ein dicker oberer Isolierfilm 228, welcher durch ein Hilfsmittel (zum Beispiel CVD mit reduziertem Druck) gebildet wird, das von der thermischen Oxidation von SiC unterscheidet, auf einen dünnen unteren Isolierfilm 227 gestapelt wird, welcher gebildet wird durch thermisches Oxidieren der Vorderfläche des SiC-Substrats 221.
  • In beiden Schnitten (a) und (b) bezeichnet das Bezugszeichen 229 ein Feldfenster, welches in dem Feldisolierfilm 226 vorgesehen ist, und das Bezugszeichen 230 einen Gateisolierfilm, welcher an dem Boden des Feldfensters 229 ausgebildet ist. Der Gateisolierfilm 230 muss ein Film sein, der in der Weise geglüht wird, dass er direkt einem Sauerstoffatome enthaltenden oxidativen Gas ausgesetzt wird, während oder nach seiner Bildung. Eine Gateelektrode 231 aus polykristallinem Silizium, die mit Leitfähigkeit ausgestattet ist, ist auf den vorbestimmten Bereichen des Gateisolierfilmes 230 und des Feldisolierfilmes 226 angeordnet. An den Seitenwänden und der oberen Fläche der Gateelektrode 231 sind ein Gateelektroden-Seitenwandisolierfilm 265 bzw. eine Gateelektroden-Ober-flächenisolierfilm 266 ausgebildet, welche dünn sind und gebildet werden durch thermisches Oxidieren des polykristallinen Siliziums. Ein Zwischenschichtisolierfilm 232 ist auf dem Gateelektroden-Seitenwandisolierfilm 265 sowie dem Gateelektroden-Oberflächen-isolierfilm 266, dem Teil des Gateisolierfilmes 230, der nicht mit der Gateelektrode überlagert ist, und dem Feldisolierfilm 226 ausgebildet.
  • Unterdessen ist ein Abschnitt 237, der auf dem gesamten Bereich der Rückfläche des n+-Einkristall-SiC-Substrats 221 angeordnet ist, eine Drainelektrode. Die Drainelektrode 237 wird so gebildet, dass, nachdem der dünne Film eines Kontaktmetalls wie beispielsweise Ni auf die hintere Substratfläche aufgedampft worden ist, dieser mit dem SiC durch schnelles thermisches Glühen legiert wird.
  • Als Nächstes wird ein Verfahren zur Herstellung des Planar-Leistungs-MOSFET (die Zelle und der Gateelektroden-Außenanschluss-(Externverbindungs)-Abschnitt) beschrieben, auf welches die Erfindung anwendbar ist. Die 30A1, 30A2, 30A3, 31A4, 31A5, 31A6, 32A7, 32A8, 33A9 und 33A10 sind Schnittansichten, welche die Schritte des Herstellverfahrens des in 29A gezeigten Elementes zeigen. Die 34B1, 34B2, 35B4, 35B5, 35B6, 36B7, 36B8, 37B9, 37B10 sind Schnittansichten, welche die Schritte des Herstellverfahrens des in 29B gezeigten Elementes zeigen. Die Herstellschritte der jeweiligen Elemente werden nachfolgend kollektiv beschrieben.
  • Zunächst wird, unter Bezugnahme auf 34A1 und 34B1, wie in der japanischen PA, erste Veröffentlichung JP H10 308510 A beschrieben, ein n+-SiC-Substrat 221 gebildet mit einer ersten n–-Epitaxialschicht 222, p–-Basisschichten 223a und 223b, 223c, n+-Sourceschichten 224a und 224b, einem zweiten n Epitaxialschichtstück 225 und Substrat-Aussparungen 236a und 236b, 236c. Epitaxialschichten niedriger Qualität auf der Rückfläche des SiC-Substrats 221, die gleichzeitig gebildet werden mit dem Wachsen der ersten und zweiten n–-Epitaxialschicht, sollen eliminiert werden durch die in der ersten und zweiten Ausführungsform erläuterten Schritte. Übrigens soll in der nachfolgenden Beschreibung das ”Substrat” das SiC-Substrat 221 bezeichnen, auf dem die Epitaxialschicht 222 oder irgendein anderer Film oder eine Elektrode gebildet sind, wenn nicht anders spezifiziert.
  • Als Nächstes wird, wie in den 30A2 und 34B2 gezeigt, das durch RCA-Reinigung oder dergleichen ausreichend gewaschene Substrat thermisch oxidiert in einer trockenen Sauerstoff-Atmosphäre, um thermische Oxidfilme auf der Vorderfläche und der Rückfläche des Substrats wachsen zu lassen, und die thermischen Oxidfilme werden unmittelbar entfernt unter Verwendung einer gepufferten Flusssäurelösung. Bei dieser Gelegenheit sollte die Dicke jedes der Oxidfilme wünschenswert weniger als 50 nm betragen, vorzugsweise 5–20 nm, aus den bereits angegebenen Gründen. Nachdem das der oben beschriebenen Opferoxidation unterworfene Substrat wieder ausreichend gewaschen worden ist durch RCA-Reinigung oder dergleichen, wird ein Feldisolierfilm 226, der aus einem dicken oberen Isolierfilm 228 und einem dünnen unteren Isolierfilm 227 besteht, auf der vorderen Substratfläche gebildet. Es ist möglich, als unteren Isolierfilm 227 einen thermischen Oxidfilm von etwa 10 nm zu verwenden, der durch Oxidieren der vorderen Substratfläche in einer trockenen Sauerstoffatmosphäre gebildet wird, und als oberen Isolierfilm 228 einen Isolierfilm gewünschter Dicke, der durch ein von der thermischen Oxidation verschiedenes Verfahren gebildet wird, zum Beispiel einen SiO2-Film von 400 nm Dicke, wie er gebildet wird durch Atmosphärendruck-CVD unter Anwendung von Sauerstoff und Silan. Die Dicke des unteren Isolierfilmes 227 sollte wünschenswert geringer sein als 50 nm, vorzugsweise 5 bis 20 nm. Die thermische Oxidation des unteren Isolierfilmes 227 ist nicht beschräkt auf die trockene Oxidation, sondern kann gut eine nasse Oxidation sein oder eine, die ein anderes oxidierendes Gas anwendet. Der obere Isolierfilm 228 kann gebildet werden, nachdem man den unteren Isolierfilm 227 auf der Vorderfläche der vorderen Substratfläche hat wachsen lassen. Im Gegensatz dazu kann der untere Isolierfilm (thermischer Oxidfilm) 227 gut gebildet werden zwischen dem Substrat und dem oberen Isolierfilm 228, indem der obere Isolierfilm 228 gebildet wird und dann thermisch oxidiert wird. Übrigens bezeichnet das Bezugszeichen 401 in 34B2 einen ersten vorübergehenden thermischen Oxidfilm, der automatisch gebildet wird auf der hinteren Substratfläche während der Bildung des unteren Isolierfilmes 227. Der erste vorübergehende thermische Oxidfilm 401 hat die Funktion, eine beträchtlich tiefe Polierbeschädigungsschicht an der hinteren Substratfläche effektiv zu eliminieren, die bei dem Schritt von 30A1 und 34B1 erschienen ist, indem die Beschädigungsschicht akzeptiert wird und bei dem anschließenden Schritt entfernt wird. Sodann wird, wie in den 30A3 und 34B3 gezeigt, die Vorderfläche des Substrats überzogen mit einem Fotolack, belichtet und entwickelt, und das resultierende Substrat wird eingetaucht in eine gepufferte Flusssäurelösung zur Nassätzung, wodurch ein Gatefenster 229 gebildet wird bei der vorbestimmten Position des Feldisolierfilmes 226. Der erste vorübergehende thermische Oxidfilm 401 wird zusammen geätzt und verschwindet hier. Bei dem Bilden des winzigen Feldfensters 229 ist es möglich, trockenes Ätzen zu verwenden wie beispielsweise reaktives Ionenätzen, welches CF4-Gasplasma oder dergleichen anwendet. In diesem Fall ist es jedoch notwendig, zuerst das trockene Ätzen durchzuführen und es auf das nasse Ätzen umzuschalten, welches die gepufferte Flusssäurelösung anwendet, definitiv, wenn der Feldisolierfilm einige Hundert nm geblieben ist. Wenn das Ätzen beendet ist, wird der Fotolack entfernt.
  • Als Nächstes wird, wie in den 31A4 und 35B4 gezeigt, das mit Resistrückstand kontaminierte Substrat wieder ausreichend durch die RCA-Reinigung oder dergleichen gewaschen. In dem Endstadium des Waschens wird das Substrat 5 Sekunden bis 10 Sekunden lang in eine gepufferte Flusssäurelösung eingetaucht, um einen chemischen Oxidfilm (SiO2) zu entfernen, der an der Oberfläche des Gatefensters 229 durch die RCA-Reinigung erzeugt worden ist, und die gepufferte Flusssäurelösung wird vollständig abgewaschen durch ultra-deionisiertes Wasser, woraufhin das Substrat getrocknet wird.
  • Das getrocknete Substrat wird unmittelbar einer thermischen Oxidation unterworfen, wodurch man einen Gateisolierfilm 230 gewünschter Dicke (hierin zum Beispiel 40 nm) auf der vorderen Substratfläche aufwachsen lässt entsprechend dem Gatefenster 229. Betreffend die Bedingungen der Gateoxidation wird zum Beispiel trockene Oxidation bei einer Temperatur von 1100°C empfohlen, obwohl nicht restriktiv.
  • Hier ist ein wichtiger Punkt zum Realisieren des Gateisolierfilmes 230, der rasches thermisches Glühen wie beispielsweise Kontaktglühen aushält, dass die Temperatur der thermischen Oxidation höher eingestellt wird als irgendeine Glühtemperatur bei allen anschließenden Schritten. In dieser Ausführungsform ist die Oxidationstemperatur von 1100°C gewählt worden, weil rasches thermisches Glühen bei 1000°C später durchgeführt wird, um die ohmschen Kontakte von Sourceelektroden 234a, 234b an der vorderen Substratseite und einer Drainelektrode 237 an der hinteren Substratfläche zu realisieren. Wenn es erwünscht ist, einen dicken Gateisolierfilm von 50 nm oder darüber zu bilden, dessen Oberfläche sich auffällig aufraut, wird die gewünschte Dicke erhalten durch Überlagern eines thermischen Oxidfilmes von SiC mit einem Isolierfilm, der durch ein anderes Hilfsmittel gebildet ist (zum Beispiel, ein CVD-SiO2-Film).
  • In der Gateoxidation wird das SiC-Substrat, das unter dem Feldisolierfilm 226 liegt (Teile des zweiten n–-Epitaxialschichtstückes 225 und der p–-Basisschicht 223c) auch in einem gewissen Ausmaß oxidiert, so dass die Dicke des unteren Isolierfilmes 227 des Feldisolierfilmes 226 zunimmt. Außerdem bezeichnet das Bezugszeichen 402 einen zweiten vorübergehenden thermischen Oxidfilm, der vergleichsweise dick ist, welcher automatisch gebildet wird auf der hinteren Substratfläche während der Gateoxidation. Auch der thermische Oxidfilm 402 hat die Aufgabe, eine Polierbeschädigungsschicht in der hinteren Substratfläche effektiv zu eliminieren, ähnlich dem ersten vorübergehenden thermischen Oxidfilm 401.
  • Als Nächstes wird, wie in den 31A5 und 35B5 gezeigt, sobald der Gateisolierfilm 230 gebildet worden ist, polykristalline Siliziumfilme von jeweils 300 bis 400 nm Dicke auf der gesamten Vorderfläche und Rückfläche des Substrats gebildet durch CVD bei reduziertem Druck (Aufwachstemperatur: 600°C–700°C), die ein Rohmaterial von Silan anwenden. Danach werden die polykristallinen Siliziumfilme mit P (Phosphor) dotiert durch allgemein bekannte thermische Diffusion (Behandlungstemperatur 900°C–950°C), wobei Phosphorchlorat (POCl3) und Sauerstoff angewendet werden, um so einen Leitfähigkeitstyp zu bieten.
  • Dann wird die vordere Substratfläche überzogen mit einem Fotolack, und der überflüssige Teil des polykristallinen Siliziumfilmes auf der vorderen Substratseite wird eliminiert durch Anwenden von Fotolithografie und reaktive Ionenätzung (RIE), deren Ätzmittel C2F6 und Sauerstoff sind. So wird eine Gateelektrode 231 gebildet. Übrigens bezeichnet das Bezugszeichen 403 einen vorübergehenden Film aus polykristallinem Silizium, der auf der hinteren Substratfläche abgeschieden wird durch die Bildung des polykristallinen Siliziumfilmes.
  • Ferner wird, nachdem das für die RIE verwendete Resist vollständig entfernt worden ist, das Substrat der RCA-Reinigung unterworfen. Wenn das Substrat ausreichend gereinigt worden ist, wird das Substrat thermisch oxidiert in einer trockenen Sauerstoff-Atmosphäre bei 900°C, wodurch die Vorderfläche aus polykristallinem Silizium mit dem thermischen Oxidfilm aus polykristallinem Silizium versehen wird. Bezugszeichen 265 und 266 bezeichnen die Seitenwandisolierfilme, welche auf diese Weise gebildet werden auf der Seitenwand und der oberen Fläche der Gateelektrode 231 aus polykristallinem Silizium. Außerdem bezeichnet das BZ 404 einen vorübergehenden thermischen Oxidfilm, welcher bei dieser Gelegenheit auf der Vorderfläche des vorübergehenden Filmes 403 aus polykristallinem Silizium gebildet wird.
  • Als Nächstes wird, wie in den 31A6 und 35B6 gezeigt, ein Zwischenschicht-Isolierfilm 232 auf dem gesamten Bereich der vorderen Substratfläche abgeschieden. Geeignet als Material für den Zwischenschicht-Isolierfilm 232 ist ein SiO2-Film von etwa 1 μm Dicke, welcher gebildet wird durch Atmosphärendruck-CVD unter Anwendung von Silan und Sauerstoff als Rohmaterialien, Phosphosilikatglas (PSG), das ferner mit Bor dotiert wird, oder dergleichen. Das Material ist jedoch nicht einschränkend. Danach wird das Substrat in einen gewöhnlichen Diffusionsofen gelegt und einige zehn Minuten lang mäßigem Glühen in einer N2-Atmosphäre unterworfen, um so den Zwischenschicht-Isolierfilm 232 zu verdichten. Eine Glühtemperatur wird bei dieser Gelegenheit geeignet niedriger gewählt als die Temperatur für die Bildung (thermische Oxidation) des Gateisolierfilmes, zum Beispiel in einem Bereich von 900°C–1000°C.
  • Als Nächstes wird, wie in den 32A7 und 36B7 gezeigt, die Vorderfläche des Substrats mit einem Fotolack überzogen, belichtet und entwickelt, und das resultierende Substrat wird eingetaucht in eine gepufferte Flusssäurelösung (Mischlösung NH4F + HF) zum Nassätzen, wodurch Source-Kontaktöffnungen 233a, 233b und eine Gateelektroden-Kontaktöffnung 261 an den vorbestimmten Positionen des Zwischenschicht-Isolierfilmes 232 gebildet werden. Bei dem Bilden der winzigen Öffnungen ist es möglich, Trockenätzung anzuwenden wie beispielsweise reaktive Ionenätzung (RIE), welche CF4-Gasplasma oder dergleichen anwendet. Wenn es erwünscht ist, Sourcekontakte von besonders niedrigem Widerstand zu bilden, wird jedoch die Trockenätzung zuerst durchgeführt und wird auf die Nassätzung umgeschaltet unter Anwendung der gepufferten Flusssäurelösung, wenn der Zwischenschichtisolierfilm 232 einige Hundert nm geblieben ist, ohne penetriert zu werden. Übrigens wird während des Nassätzens mit der gepufferten Flusssäurelösung auch der thermische Oxidfilm 404 aus polykristallinem Silizium auf der hinteren Substratseite mit entfernt.
  • Wenn das Ätzen beendet ist, wird das Substrat ausreichend gewaschen und getrocknet. Das getrocknete Substrat, das den Fotolack als Ätzmaske trägt, wird unmittelbar in ein Verdampfungsgerät eingesetzt, dessen Inneres auf einem hochgradigen Vakuum gehalten wird, und ein Kontaktmetall 405 wird auf die gesamte vordere Substratfläche aufgedampft. Zum Beispiel wird Ni mit einer Dicke von 50 nm als Kontaktmetall empfohlen.
  • In diesem Fall ist eine Zeitspanne, während der das Substrat stehen gelassen wird zwischen dem Ätzen der Öffnungen und dem Aufdampfen des Kontaktmetalls, einer der sehr wichtigen Faktoren, welche die Größen der Kontaktwiderstände von Source-Elektroden und einer Gateelektrode bestimmt, die später angegeben werden. Genauer gesagt werden, wenn die Zeitspanne lang ist, natürliche Oxide gebildet auf den SiC-Flächen, die den Kontaktöffnungen entsprechen, und auf der Fläche von polykristallinem Silizium, oder Kohlenwasserstoff haftet wieder an den obigen Flächenteilen. Dies bildet einen Grund zum Behindern der homogenen Bildung von Legierungsschichten, die später anzugeben sind, was zu einer drastischen Zunahme oder Diskrepanz in den Kontaktwiderständen führt. Dementsprechend muss das Kontaktmetall 405 so früh wie möglich nach dem Ätzen der Kontaktöffnungen abgeschieden werden.
  • Wenn die Aufdampfung beendet ist, wird das Substrat eingetaucht in ein zugeordnetes Lösungsmittel, um so den Fotolack vollständig zu entfernen, der auf der vorderen Substratfläche zurückbleibt. Auf diese Weise wird gleichzeitig das auf dem Fotolack abgeschiedene Kontaktmetall 405 entfernt, um dadurch einen Substrataufbau zu bilden, in dem das Kontaktmetall 405 nur auf dem Boden der Source-Kontaktöffnungen 233a, 233b und den Gate-elektroden-Kontaktöffnungen 261 zurückgelassen wird.
  • Als Nächstes wird, wie in den 32A8 und 36B8 gezeigt, das Substrat ausreichend gewaschen und getrocknet. Danach wird die gesamte Vorderfläche überzogen mit einem Schutzresistmaterial (das ein Fotoresist sein kann) mit einer Dicke von wenigstens 1 μm, und das Substrat wird trockenem Ätzen unterworfen, das CF4 und O2 anwendet, um dadurch den polykristallinen Siliziumfilm 403 auf der Rückseite vollständig zu eliminieren. Der Oberflächenschutz-Schritt, der das Resist anwendet, ist unverzichtbar, um zu verhindern, dass sich das Kontaktmetall 405 und der Gateisolierfilm 230 verschlechtern auf Grund von Plasmabeschädigungen, Aufladen und Kontamination, welche während der Trockenätzung auftreten könnten.
  • Als Nächstes wird das Substrat eingetaucht in eine gepufferte Flusssäurelösung, um dadurch den zweiten vorübergehenden Oxidfilm 402 zu entfernen und um eine saubere Kristallfläche auf der hinteren Fläche des Substrats störungsfrei zu machen. Außerdem wird die gepufferte Flusssäurelösung vollständig abgewaschen mit ultra-deionisiertem Wasser, und das Substrat wird getrocknet. Dann wird das getrocknete Substrat prompt eingesetzt in ein Aufdampfgerät, dessen Inneres auf einem hochgradigen Vakuum gehalten wird, und ein gewünschtes Rückflächen-Kontaktmetall 406 wird auf die hintere Substratfläche aufgedampft. Zum Beispiel kann ein Ni-Film von 50 nm Dicke als Material des Rückflächen-Kontaktmetalls 406 angewendet werden.
  • Als Nächstes wird, wie in den 33A9 und 37B9 gezeigt, das für den Oberflächenschutz verwendete Resist vollständig entfernt mit dem zugeordneten Lösungsmittel für das Resist, und das Substrat wird ausreichend gewaschen und dann getrocknet. Das getrocknete Substrat wird unmittelbar eingesetzt in ein thermisches Schnellglühgerät und wird 2 Minuten lang raschem thermischen Glühen (Kontaktglühen) bei 1000°C in einer Atmosphäre von hochreinem Ar unterworfen. Aufgrund des Glühens werden die Kontaktmetallabschnitte (Ni-Filme) 405 und 406 in den Source-Kontaktöffnungen 233a, 233b sowie die Gateelektroden-Kontaktöffnung 261 und auf der hinteren Substratfläche gleichzeitig legiert mit dem SiC und dem n+-polykristallinen Silizium der n+-Sourceschichten und p–-Basis-schichten, und dem n+-SiC der hinteren Substratfläche, um dadurch Sourceelektroden 234a, 234b, den Gateelektrodenkontakt 234c und eine Drainelektrode 237 zu bilden, die jeweils einen sehr niedrigen Widerstand zeigen. Es muss hier angemerkt werden, dass bei dieser Gelegenheit ein wärmebeständiger und gegen thermischen Einfluss sicherer Aufbau hergestellt wird, in welchem der Gateisolierfilm 230 (der Gatebereichsteil unterhalb der Gateelektrode 231), der das Glühen zur gleichen Zeit erfährt, vollständig umschlossen ist mit der Gateelektrode 231 aus polykristallinem Silizium, dem zweiten Epitaxialschicht-stück 225, dem thermischen Oxidfilm des zweiten Epitaxialschichtstückes 225 (dem Teil des Gateisolierfilmes 230 außerhalb des Gatebereichs, das heißt, dem peripheren Teil des Filmes 230, der an den wirklichen Gateisolierfilm 230 angrenzt, und der untere Isolierfilm 227 des Feldisolierfilmes), und dem Gateelektroden-Seitenwandisolierfilm 265, welcher der thermische Oxidfilm des polykristallinen Siliziums ist.
  • Als Nächstes wird, wie in den 33A10 und 37B10 gezeigt, das dem Kontaktglühen unterworfene Substrat unmittelbar eingesetzt in ein Magnetroh-Zerstäubungsgerät, dessen Inneres auf einem hochgradigen Vakuum gehalten wird, und ein gewünschtes Metall-Zwischenverbindungsmaterial, zum Beispiel Al, wird bis zu einer Dicke von 1 μm aufgedampft auf die ganze obere Fläche des Substrats.
  • Danach wird die obere Fläche des Substrats, auf der der Al-Film gebildet ist, mit einem Fotolack überzogen und belichtet und entwickelt, um so eine Resistmaske zum Ätzen zu bilden. Ferner wird die hintere Substratfläche wieder mit dem Fotolack überzogen zum Schutz der Rückflächenelektrode, und das Resist wird ausreichend getrocknet. Sodann wird der Al-Film strukturiert mit einer Ätzlösung des Phosphorsäuretyps, um dadurch eine Metallzwischenverbindung 235 zu bilden, die mit den Sourceelektroden verbunden ist, und eine Metallzwischenverbindung 210, die mit der Gateelektrode verbunden ist. Das Resist auf der Rückfläche wird gebildet, um zu verhindern, dass die Drainelektrode 237 sich auflöst in der Phosphorsäure-Ätzlösung und dass sie verschwindet oder sich in der Qualität verändert. Auf dieses Resist kann jedoch verzichtet werden in einem Fall, in dem nicht befürchtet wird, dass die Drainelektrode 237 sich auflöst, oder in dem Fall, in dem der Al-Film durch RIE (trocken) geätzt wird.
  • In dem Endstadium werden die Resistmaske und das für den Drainelektrodenschutz verwendete Schutzresist vollständig entfernt durch sein zugeordnetes Lösungsmittel, und das Substrat wird ausreichend gewaschen und dann getrocknet. Auf diese Weise wird der Planar-Leistungs-MOSFET gemäß der vorliegenden Erfindung, wie in den 28, 29A und 29B gezeigt, fertiggestellt. Als die I-V-Kennlinie und die Hochfrequenz-C-V-Kennlinie des Gateisolierfilmes des auf diese Weise hergestellten Planar-Leistungs-MOSFET geschätzt wurden, wurden Kennlinien erhalten, die jeweils denen in den 20 und 21 äquivalent waren. Übrigens wurden in dieser Messung Proben verwendet, in jeder von denen der Abstand zwischen der p–-Basis 223a und der p–-Basis 223b speziell vergrößert war auf 200 μm, um so die Messung zu erleichtern.
  • Wie oben beschrieben, werden selbst in dem Fall der Anwendung der vorliegenden Erfindung auf den Planar-Leistungs-MOSFET Vorteile äquivalent denen der in der ersten und zweiten Ausführungsform beschriebenen MOS-Kondensatoren erhalten. Es ist zu verstehen, dass das Ergebnis eines ist, das natürlich zu erwarten ist, wenn die Aufbauten in der Nähe der Gateelektrode des MOS-Kondensators und die der Planar-Leistungs-MOSFET-Zelle und die Prozesse zur Herstellung der Strukturen verglichen werden.
  • Genauer gesagt sind die n+-Sourcebereiche 224a, 224b und die p–-Basisbereiche 223a, 223b, 223c in 29A Bereiche, die dotiert sind mit einem n-Fremdatom bzw. einem p-Fremdatom, aber ihr Mutterbereich ist die n-Epitaxialschicht (225 oder 237), wie anhand von 30A1 beschrieben. Das heißt, der Schnittaufbau in der Nachbarschaft der Gateelektrode des Planar-Leistungs-MOSFET gemäß der Erfindung, wie in 29A gezeigt, ist die Kombination zwischen den Schnittaufbauten in der ersten und der zweiten Ausführungsform, und unterscheidet sich nicht wesentlich.
  • Außerdem sind, wenn der Herstellprozess des Planar-Leistungs-MOSFET und der des MOS-Kondensators in der zweiten Ausführungsform verglichen werden, die Schritte, welche implementiert werden seit der Bildung des Gateisolierfilmes bis zur Bildung des Zwischenschicht-Isolierfilmes, ganz die gleichen. Betreffend die anschließenden Schritte ist, obwohl der Schritt des gleichzeitigen Bildens des Source-(Gateelektroden)-Kontaktmetalls 104 und des Kontaktmetalls Ni der Gateelektrode an den Böden der Source-Kontakt-öffnungen 233a, 233b und dem Boden der Gateelektrodenöffnung 261 in dem MOSFET eingefügt ist, dieser Schritt ein Prozess bei Zimmertemperatur, und daher kann man sagen, dass die Herstellprozesse des MOSFET und des MOS-Kondensators beide gleich sind unter dem Gesichtspunkt der Glühhysterese bei hohen Temperaturen, welche die Kennwerte der Gateisolierfilme beeinflussen.
  • Ferner weist die dritte Ausführungsform der vorliegenden Erfindung nicht nur die mit der ersten und zweiten Ausführungsform gemeinsamen Vorteile auf, sondern kann auch Probleme lösen, die typisch sind für SiC-Vertikal-MOSFETs nach dem Stand der Technik einschließlich dem Planar-MOSFET, wie nachfolgend erläutert.
  • Wie anhand der beispielhaften Erläuterung beschrieben, zeigt 3 eine schematische Schnittansicht der wesentlichen Abschnitte des herkömmlichen Leistungs-MOSFET, der SiC anwendet, wie offenbart in der japanischen PA, erste Veröffentlichung JP H10 308510 A . Wie allgemein bekannt ist, sollte in einem Bauteil, welches einen großen Strom steuert, wie bei dem Leistungs-MOSFET, ein Kontaktwiderstand wünschenswert so weit wie möglich abgesenkt werden, um den thermischen Verlust zu vermindern. Zum Beispiel in einem Bauteil in der Klasse einer Sperrrichtungs-Sperrspannung von 1 kV muss der Kontaktwiderstand einer Source/Drain abgesenkt werden auf höchstens 10–5 Ohm. Das am besten geeignete Kontaktmetall mit der Source/Drain, welches diesen Zweck erfüllt, ist derzeit Ni, wie Crofton et al. diskutiert haben in einem allgemeinen Report (Phys. Stat. So., 202, p. 581 (1997)). Wenn jedoch das als das Kontaktmetall hoffnungsvolle Ni als Sourceelektrode 10' verwendet wird, die auch als die innere Metallzwischenverbindung dient, besteht das Problem, dass, da die Haftfestigkeit des Ni an dem darunterliegenden LTO-Film (Siliziumkarbidfilm) 9' mäßig ist, das Ni auf dem LTO-Film sich ablöst und so sich auch das Ni auf dem SiC ablöst. Ein weiteres Problem besteht darin, dass, wen das Ni Kontaktglühen unterworfen wird, der darunterliegende LTO-Film (abgeschiedener Siliziumkarbidfilm) reduziert und korrodiert wird.
  • Im Gegensatz dazu treten gemäß der dritten Ausführungsform der vorliegenden Erfindung, wie aus 32A7 ersichtlich, solche Probleme überhaupt nicht auf wegen der getroffenen Schutzmaßnahme, dass strukturell das Kontaktmetall (Ni) 405 der Source nicht auf dem Silizium-Oxidfilm gebildet wird, nämlich dem Zwischenschicht-Isolierfilm 232, und dass Hochtemperatur oder abruptes Glühen wie beispielsweise Kontaktglühen ausgeführt wird, bevor die Metallzwischenverbindung 235 gestapelt wird. Das heißt, der MOSFET gemäß der dritten Ausführungsform gemäß der Erfindung weist den besonderen Vorteil auf, dass die Probleme des MOSFET nach dem Stand der Technik gelöst werden können.
  • Außerdem hat die japanische Patent-Erstanmeldung JP 2000 200907 A , veröffentlicht am 18. Juli 2000, auf den Nachteil hingewiesen, dass, wenn der in 3 gezeigte MOSFET (offenbart in der japanischen PA, erste Veröffentlichung JP H10 308510 A ) mit Licht bestrahlt wird, seine Flachbandspannung sich stark in einer positiven Richtung verschiebt, und sie hat die Lösung vorgeschlagen, dass zur Vermeidung des Nachteils die Dotierkonzentration der Oberflächenkanalschicht mit Stickstoff auf 1 × 1015/cm3 oder darunter eingestellt wird. Mit diesem Verfahren wird jedoch die Verwendung des Stickstoff N als Ionen-implantationsspezies (ein n-Dotand) äquivalent verboten bei dem Ionenimplantations-schritt der Steuerung der Schwellenwertspannung des MOSFET oder Bildung einer vergrabenen Kanals, und eine ernsthafte Beschränkung wird der Herstelltechnik des MOSFET auferlegt.
  • Im Gegensatz dazu wird in dem Leistungs-MOSFET gemäß der dritten Ausführungsform der vorliegenden Erfindung das Phänomen der großen Verschiebung der Flachbandspannung, zugeschrieben der Lichtbestrahlung, nicht beobachtet, selbst wenn der MOSFET konstruiert wird unter Anwendung der Epitaxialschicht von 1015/cm3 oder darüber. Anders ausgedrückt weisen der Aufbau und das Herstellverfahren des Leistungs-MOSFET gemäß der dritten Ausführungsform gemäß der Erfindung den Vorteil auf, imstande zu sein, das Problem des MOSFET der Konstruktion in 3 zu lösen, dass die Flachbandspannung sich stark verschiebt in der positiven Richtung, wenn der MOSFET mit Licht bestrahlt wird. Gleichzeitig weisen der Aufbau und das Herstellverfahren des Leistungs-MOSFET gemäß der dritten Ausführungsform gemäß der vorliegenden Erfindung den ausgezeichneten Vorteil auf, die Beschränkung der Verwendung des Dotanden Stickstoff N zu beseitigen, wie auferlegt zum Lösen des Problems durch die japanische PA, erste Veröffentlichung JP 2000 200907 A , und die Verwendung des Stickstoff N als die Ionenimplantationsspezies zuzulassen.
  • Eine vierte Ausführungsform des Siliziumkarbid-Halbleiterbauteils und sein Herstellverfahren ist ein Beispiel, auf welches die Erfindung anwendbar ist, um günstige Gateisolierfilm-Kennwerte und MOS-Grenzflächen-Kennwerte in einem Planar-Leistungs-IGBT (Bipolartransistor mit isolierter Gateelektrode) des n-Kanaltyps zu realisieren.
  • 38A und 38B sind Schnittansichten der wesentlichen Abschnitte eines Planar-Leistungs-IGBT. Der Aufbau des IGBT ähnelt stark dem des zuvor beschriebenen Planar-Leistungs-MOSFET (29A und 29B), aber diese starke Ähnlichkeit ist nicht zufällig. Der Grund dafür ist der, dass der IGBT ein Verbundbauteil ist, welches aus einem MOSFET und einem Bipolartransistor besteht, und welches unter dem Gesichtspunkt der Geschichte erfunden worden ist, eine abrupte Abnahme in der Widerstandskomponente der ersten n–-Epitaxialschicht 222 zu erzielen in der Weise, dass ein Leitfähigkeits-Modulationseffekt eingeführt wird, indem das Drainseiten-n+-Substrat 221 des n-Kanal-MOSFET ersetzt wird durch ein p+-Substrat 241.
  • 38A zeigt eine Schnittansicht wesentlicher Abschnitte einer Leistungs-IGBT-Zelle. Die Zelle kann eine quadratische Zelle, eine hexagonale Zelle oder eine wabenförmige Zelle sein, die allgemein bekannt ist. Der Leistungs-IGBT ist konstruiert, indem eine große Anzahl solcher Zellen vertikal und horizontal verbunden werden (indem sie schaltkreisweise parallelgeschaltet werden). Andererseits zeigt 38B Außenanschlussteiles einer Gateelektrode, welche einem Ende des oben beschriebenen, aus den Teilen zusammengesetzten Leistungs-IGBT benachbart ist. Ein Schnitt, der entlang der in 38B angedeuteten Achse R-R' geschnitten ist, weist den Aufbau von 38A auf.
  • Übrigens soll, wenn nicht der Schnitt (b) von 38B besonders spezifiziert ist, die folgende. Beschreibung eine Erläuterung zu dem Schnitt (a) von 38A oder eine für die Schnitte (a) und (b) gemeinsame Erläuterung sein.
  • Unter Bezugnahme auf die 38A und 38B bezeichnet das Bezugszeichen 241 ein Einkristall-p+-SiC-Substrat von niedrigem Widerstand, und eine erste n–-Epitaxialschicht 222, die eine Dicke von 10 μm aufweist und dotiert ist mit Stickstoff mit 4 × 1015/cm3, lässt man homo-epitaxial aufwachsen auf eine Vorderfläche (die obere Hauptfläche in den Figuren) des SiC-Substrats 241. Es wird angemerkt, dass das p+-SiC-Substrat 241 dotiert ist mit Al als einem p-Fremdatom mit einer Konzentration von 1 × 1019/cm3 oder höher, und es kann ein Substrat irgendeines aller Kristallsysteme wie 4H, 6H, 3C und 15R (der Buchstabe H bezeichnet ein hexagonales System, der Buchstabe C ein kubisches System und der Buchstabe R ein rhomboedriges System) sein. Es wird angemerkt, dass p–-Basisbereiche 223a und 223b, jede von denen eine vorbestimmte Tiefe aufweist und leicht dotiert ist mit einem p-Fremdatom, räumlich ausgebildet sind in vorbestimmten Bereichen in dem Vorderflächenschichtabschnitt der n+-Epitaxialschicht 222. Außerdem ist eine p–-Basis-schicht 223c in Schnitt (b) ausgebildet. Es wird angemerkt, dass die p–-Basisschicht 223c kontinuierlich ist mit der p–-Basisschicht 223a oder 223b der nahen IGBT-Zelle. ferner sind n+-Emitterschichten 244a, 244b, die flacher sind als die p–-Basisschichten 223a und 223b, ausgebildet sind in vorbestimmten Breichen in den Vorderflächenschichtabschnitten dieser jeweiligen p–-Basisschichten 223a und 223b. Ferner erstreckt sich ein zweites n–-Epitaxialschichtstück 225 in den Vorderflächenschichten der ersten n–-Epitaxialschicht 222 und den p–-Basisschichten 223a, 223b, 223c, so dass sie in Kontakt liegt mit beiden n+-Emitterschichten 244a, 244b. Das zweite n–-Epitaxialschichtstück 225 fungiert als eine kanalbildende Schicht in der Vorderfläche eines Bauteiles während der Operation des Bauteiles. Die Störstellenkonzentration des n–-Epitaxialschichtstückes 225 soll eine niedrige Konzentration sein zwischen 1 × 1015/cm3 und 1 × 1017/cm3 und soll nicht höher sein als die Störstellenkonzentration der ersten n–-Epitaxialschicht 222 oder der p–-Basisschichten 223a, 223b. Außerdem sind Aussparungen 236a, 236b, 236c jeweils in den oberen Teilen der p–-Basisschichten 223a, 223b, 223c und der n+-Emitterschichten 244a, 244b ausgebildet.
  • In dem Schnitt (b) ist ein Feldisolierfilm 226, dessen Dicke einige Hundert nm oder mehr beträgt, auf der p–-Basisschicht 223c angeordnet. Der Feldisolierfilm 226 weist eine Struktur auf, bei der ein dicker oberer Isolierfilm 228, welcher durch ein Hilfsmittel (zum Beispiel CVD mit reduziertem Druck) gebildet wird, das von der thermischen Oxidation von SiC unterscheidet, auf einen dünnen unteren Isolierfilm 227 gestapelt wird, welcher gebildet wird durch thermisches Oxidieren der Vorderfläche des SiC-Substrats 241.
  • In beiden Schnitten (a) und (b) bezeichnet das Bezugszeichen 229 ein Feldfenster, welches in dem Feldisolierfilm 226 vorgesehen ist, und das Bezugszeichen 230 einen Gateisolierfilm, welcher an dem Boden des Feldfensters 229 ausgebildet ist. Der Gateisolierfilm 230 muss ein Film sein, der in der Weise geglüht wird, dass er direkt einem Sauerstoffatome enthaltenden oxidativen Gas ausgesetzt wird, während oder nach seiner Bildung. Eine Gateelektrode 231 aus polykristallinem Silizium, die mit Leitfähigkeit ausgestattet ist, ist auf dem Gateisolierfilm 230 und dem Feldisolierfilm 1 226 angeordnet. An den Seitenwänden und der oberen Fläche der Gateelektrode 231 sind ein Gateelektroden-Seitenwand-isolierfilm 265 bzw. eine Gateelektroden-Oberflächenisolierfilm 266 ausgebildet, welche dünn sind und gebildet werden durch thermisches Oxidieren des polykristallinen Siliziums. Ein Zwischenschichtisolierfilm 232 ist auf dem Gateelektroden-Seitenwandisolierfilm 265 sowie dem Gateelektroden-Oberflächenisolierfilm 266, dem Teil des Gateisolierfilmes 230, der nicht mit der Gateelektrode 231 rlagert ist, und dem Feldisolierfilm 226 ausgebildet.
  • Die Bezugszeichen 243a, 243b bezeichnen Emitterkotaktfenster, die in dem Feldisolierfilm 26 und dem Zwischenschicht-Isolierfilm 232 vorgesehen sind, und die eindringen in die n+-Emitterschichten 244a, 244b, die p–-Basisschichten 223a und 223b. Emitterelektroden 254a, 254b sind vorhanden auf den Böden der Emitterkotaktfenster 243a, 243b. Es wird angemerkt, dass Emitterelektroden 254a, 254b sind in der Weise gebildet sind, dass, nachdem ein Kontaktmetall wie beispielsweise Ni angeordnet ist, es legiert wird mit dem SIC durch rasches thermisches Glühen. Das Bezugszeichen 235 bezeichnet eine Metallzwischenverbindung, welche dazu dient, die Emitterelektroden 254a, 254b zu verbinden mit einem anderen Schaltkreiselement auf dem identischen Substrat oder mit einem externen Schaltkreis durch die Emitterkotaktfenster 243a, 243b.
  • In dem Schnitt (b) ist eine Gateelektroden-Kontaktöffnung 261 in dem Teil des Zwischenschicht-Isolierfilmes 232 vorgesehen, welcher die auf dem Feldisolierfilm 226 gebildete Gateelektrode 231 aus polykristallinem Silizium überlagert, und ein Gateelektrodenkontakt 254c, der aus Ni, legiert mit dem polykristallinen Gateelektrode gebildet ist, ist an dem Boden der Öffnung 231 vorgesehen. Auf dem Zwischenschichtisolierfilm 232 ist eine zweite Metallzwischenverbindung 210 platziert, welche dazu dient, die Gateelektrode 231 zu verbinden mit einem anderen Schaltkreiselement auf dem identischen Substrat oder mit einem externen Schaltkreis durch den Emitterelektrodenkontakt 254c sowie die Gateelek-troden-Kontaktöffnung 261.
  • Indessen ist ein Abschnitt 247 auf der auf der gesamten Rückfläche des p+-SiC-Substrats 241 angeordnet ist, eine Kollektorelektrode. Die Kollektorelektrode 247 ist in der Weise gebildet, dass, nachdem eine Kontaktmetallschicht beispielsweise aus Ti/Al, in der Ti und Al jeweils bis zu Dicken von 90 nm bzw. 380 nm in der erwähnten Reihenfolge gestapelt sind, auf die hintere Substratfläche aufgedampft ist, legiert wird mit dem p+-SiC durch rasches thermisches Glühen.
  • Der Aufbau des IGBT unterscheidet sich von dem des MOSFET in den 29A und 29B wesentlich nur in den zwei Punkten, dass das SiC-Substrat 241 das p+-Substrat ist, und dass das Material der Kollektorelektrode 247 auf der hinteren Substratfläche die Ti/Al-Schicht ist, die leicht ist zum Erhalten von ohmschen Kontakt mit dem p+-Substrat.
  • Übrigens sind die Emitteröffnungen 243a, 243b, die Emitterschichten 244a, 244b und die Emitterelektroden 254a, 254b hier lediglich der Bequemlichkeit halber benannt, da der IGBT ein bipolares Bauteil ist, und sie die gleichen Bauglieder sind wie die Source-Kontaktöffnungen 233a, 233b und die Sourceschichten 224a, 324b bzw. die Sourceelektroden 234a, 234b in 29A bzw. 29B.
  • Als Nächstes wird ein Verfahren zur Herstellung des Planar-Leistungs-IGBT beschrieben, auf welchen die Erfindung anwendbar ist.
  • Die 39A1, 39A7, 39A8, 40A9, 40A10, 41B1, 41B7, 41B8 und 42B10 sind Schnittansichten, welche die Schritte des Herstellverfahrens des in den 38A und 38B gezeigten IGBTs zeigen. Die 39A1 bis 40A10 sind Schnittansichten, welche die Schritte des Herstellverfahrens des in 38B gezeigten IGBTs zeigen. Die gemeinsamen Teile der Herstellschritte werden nachfolgend kollektiv beschrieben.
  • Zunächst wird, unter Bezugnahme auf 39A1 und 41B1, ein p+-SiC-Substrat 241 gebildet mit einer ersten n–-Epitaxialschicht 222, p+-Basisschichten 223a und 223b, 223c, n+-Sourceschichten 224a und 224b, p–-Basisschichten 223a und 223b, 223c, n+-Emitterschichten 244a und 244b, einem zweiten n–-Epitaxialschichtstück 225 und Substrat-Aussparungen 236a und 236b, 236c. Hier ist zu bemerken, dass der Leitfähigkeitstyp des SiC-Substrat 241 p+ ist. Außerdem werden Epitaxialschichten niedriger Qualität auf der Rückfläche des p+-SiC-Substrats 241, die jeweils mit dem Wachsen der ersten und zweiten n–-Epitaxialschicht gebildet werden, eliminiert durch die in der ersten und zweiten Ausführungsform erläuterten Schritte. Übrigens soll in der nachfolgenden Beschreibung das ”Substrat” das p+-SiC-Substrat 241 bezeichnen, auf dem die Epitaxialschicht 222 oder irgendein anderer Film oder eine Elektrode gebildet sind, wenn nicht anders spezifiziert.
  • Sodann werden die gleichen Fertigungsschritte, wie anhand der 30A2 bis 32A7 oder der 34B2 bis 36B7 in der dritten Ausführungsform, ausgeführt, um dadurch einen Substrataufbau fertigzustellen, in welchem das Kontaktmetall (Ni) 405 nur an den Böden der Emitteröffnungen 243a, 243b und der Gateelektroden-Kontaktöffnung zurückgelassen wird. Dieser Zustand ist in 39A7 und 41B7 gezeigt.
  • Als Nächstes wird, wie in 3A8 und 41B8 gezeigt, das Substrat ausreichend gewaschen und getrocknet. Danach wird die gesamte Vorderfläche überzogen mit einem Schutzresistmaterial (welches ein Fotolack sein kann) von wenigstens 1 μm Dicke, und das Substrat wird trockenem Ätzen unter Anwendung von CF4 und 02 unterworfen, um dadurch einen SiO2-Film 403 auf dem hinteren Substratseitenteil vollständig zu eliminieren. Der Oberflächenschutzschritt, der das Resist anwendet, ist unverzichtbar, um zu verhindern, dass sich das Kontaktmetall 405 und der Gateisolierfilm 230 verschlechtern aufgrund von Plasmabeschädigungen, Aufladung und Kontamination, die während des Trockenätzens auftreten könnten.
  • Als Nächstes wird das Substrat eingetaucht in eine gepufferte Flusssäurelösung, um dadurch den zweiten vorübergehenden thermischen Oxidfilm 402 zu entfernen, der zwischen dem p+-SiC-Substrat 241 und dem vorübergehenden polykristallinen Siliziumfilmes 403 gebildet worden ist, und um eine reine SiC-Kristallfläche auf der hinteren Substratfläche störungsfrei zu machen. Außerdem wird die gepufferte Flusssäurelösung vollständig abgewaschen mit ultra-deionisiertem Wasser, und das Substrat wird getrocknet. Dann wird das getrocknete Substrat prompt eingesetzt in ein Aufdampfgerät, dessen Inneres auf einem hochgradigen Vakuum gehalten wird, und ein gewünschtes Rückkontaktmetall 407 wird auf die gesamte hintere Substratfläche aufgedampft. Das Material des Rückkontaktmetalls 407 ist zum Beispiel ein Ti/Al-Film, in dem Ti und Al jeweils bis zu Dicken von 90 nm bzw. 380 nm in der erwähnten Reihenfolge gestapelt sind. In einem Fall, in dem befürchtet wird, dass das Elektrodenmaterial an den Seitenflächen des Substrats haftet, wird die Aufdampfung in einem Zustand durchgeführt, in dem der äußere Umfangsrand des Substrats unter Verwendung einer Abschirmmaske verborgen wird.
  • Als Nächstes wird, wie in 40A9 und 42B9 gezeigt, das für den Oberflächenschutz verwendete Resist vollständig gestrippt mit dem zugeordneten Lösungsmittel des Resist, und das Substrat wird ausreichend gewaschen und dann getrocknet. Das getrocknete Substrat wird unmittelbar eingesetzt in ein thermisches Schnellglühgerät und wird, 2 Minuten lang raschem thermischen Glühen (Kontaktglühen) bei 1000°C in einer Atmosphäre von hochreinem Ar unterworfen. Aufgrund des Glühens werden die Kontaktmetallabschnitte 405 (Ni-Film) auf den Böden der Emitteröffnungen 243a, 243b sowie der Gateelektroden-Kontaktöffnung 261 jeweils mit dem SiC der p–-Basisschichten bzw. des n+-polykristallinen Siliziums der p–-Basisschichten legiert, um dadurch Emitterlektroden 254a, 254b und einen Gateelektrodenkontakt 254c zu bilden, die sehr niedrige Widerstände aufweisen. Gleichzeitig wird das Kontaktmetall (Ti/Al-Film) 407 auf der Rückfläche des Substrats legiert mit der Rückfläche des p+-SiC-Substrats 241, um dadurch eine Kollektorelektrode 247 zu bilden, die einen sehr niedrigen Widerstand zeigt. Es muss bemerkt werden, dass bei dieser Gelegenheit ein wärmebeständiger und gegen thermische Beeinflussung sicherer Aufbau hergestellt wird, in welchem der Gateisolierfilm 230, der das Glühen zur gleichen Zeit erfährt, vollständig umschlossen ist mit der Gateelektrode 231 aus dem polykristallinen Silizium, dem zweiten Epitaxialschichtstück 225, dem thermischen Oxidfilm des zweiten Epitaxialschichtstückes 225 (dem Teil des Gateisolierfilmes 230 außerhalb des Gatebereichs, das heißt, der periphere Teil des Filmes 230, der an den wirklichen Gateisolierfilm angrenzt, und dem unteren Isolierfilm 227 des Feldisolierfilmes), und dem Gateelektroden-Seitenwandisolierfilm 265, der aus dem thermischen Oxidfilm des polykristallinen Siliziums gebildet wird.
  • Als Nächstes wird, wie in 40A10 und 42B10 gezeigt, das dem Kontaktglühen unterworfene Substrat prompt eingesetzt in ein Magnetron-Zerstäubungsgerät, dessen Inneres auf einem hochgradigen Vakuum gehalten wird, und ein gewünschtes Metall-Zwischen-verbindungsmaterial, zum Beispiel Al, wird bis zu einer Dicke von 1 μm aufgedampft auf die ganze obere Fläche des Substrats.
  • Danach wird die obere Fläche des mit dem Al-Film überdeckten Substrats überzogen mit einem Fotolack und belichtet und entwickelt, um so eine Resistmaske zum Ätzen zu bilden. Ferner wird die hintere Substratfläche mit dem Fotolack überzogen zum Schutz der Rückflächenelektrode, und das Resist wird ausreichend getrocknet. Dann wird der Al-Film mit einer Ätzlösung vom Phosphorsäuretyp strukturiert, um dadurch Metallzwischenverbindungen 235 und 210 zu bilden. Das Resist auf der Rückfläche wird gebildet, um zu verhindern, dass sich die Kollektorelektrode 247 in der Phosphorsäure-Ätzlösung auflöst und verschwindet oder sich in der Qualität ändert. Dieses Resist kann jedoch weggelassen werden in einem Fall, in dem nicht befürchtet wird, dass sich die Kollektorelektrode 47 auflöst, oder der Al-Film mit RIE (trocken) geätzt wird.
  • In dem letzten Stadium werden die Resistmaske und das für den Kollektorelektrodenschutz verwendete Schutzresist vollständig entfernt durch sein zugeordnetes Lösungsmittel, und das Substrat ausreichend gewaschen und dann getrocknet. Auf diese Weise wird der Planar-Leistungs-IGBT gemäß der vorliegenden Erfindung, wie in 38A und 38B gezeigt, fertiggestellt.
  • Auch in der vierten Ausführungsform werden die gleichen Vorteile wie in jeder der ersten, zweiten und dritten Ausführungsform hervorgebracht, wie angenommen wird aufgrund der gleichen Grundstrukturen.
  • Wie in der ersten bis vierten Ausführungsform beschrieben, spielen die Gateelektroden-Seitenwandisolierfilme 205 und 265 eine der sehr wichtigen Rollen in der vorliegenden Erfindung. In jeder dieser Ausführungsformen wird das Verfahren, in welchem die Gateelektrode aus polykristallinem Silizium einfach thermisch oxidiert wird, angenommen zur Bildung des Gateelektroden-Seitenwandisolierfilmes. Mit diesem Verfahren wird jedoch nicht nur die Seitenwand der Gateelektrode, sondern gleichzeitig auch ihre obere Fläche oxidiert. Folglich nimmt die Dicke der Gateelektrode ab und bringt die Beschränkung, dass der Gateelektroden-Seitenwandisolierfilm 205 oder 265 nicht wie gewünscht verdickt werden kann. Die Beschränkung wird zu einer Angelegenheit als Problem, wenn die Trockenätzung der Gateelektrode unvermeidlich zu einem Ätzgerät greift, mit welchem Beschädigungen und Kontamination wahrscheinlich sogar in dem Inneren des Gateisolierfilmes auftreten.
  • Die fünfte Ausführungsform soll einen Gateelektroden-Seitenwandisolierfilm schaffen, welcher frei ist von einer solchen Beschränkung, wie oben beschrieben. Hier soll als Beispiel diese Ausführungsform beschrieben werden in Verbindung mit dem Schritt der Bildung des Gateelektroden-Seitenwandisolierfilmes 205 des MOS-Kondensators der in 22 gezeigten zweiten Ausführungsform. Es wird jedoch vorab angemerkt, dass die fünfte Ausführungsform nicht beschränkt ist auf den Gateelektroden-Seitenwandisolierfilm 205 in der zweiten Ausführungsform, sondern dass sie ähnlich anwendbar ist auf die Gateelektroden-Seitenwandisolierfilme 205 und 265 der Elemente in 17, 29A und 29B sowie 38A und 38B.
  • Übrigens wird, da der Aufbau des in der fünften Ausführungsform gefertigten MOS-Kondensators genau der gleiche ist, wie in 22 gezeigt, die Beschreibung des Aufbaus selbst hier weggelassen.
  • Dann wird ein Verfahren zur Herstellung des MOS-Kondensators beschrieben, auf welches die Erfindung anwendbar ist. Die 43D, 43E1, 43E2 und die 44E3 sind Schnittansichten, welche die Schritte des Herstellverfahrens der in 22 gezeigten Zelle zeigen. Übrigens treffen die jeweiligen Schritte der 23A, 23B, 23C und 24D in der zweiten Ausführungsform ebenso gut auf die fünfte Ausführungsform zu. Die obigen Fertigungsschritte werden ausgeführt, um dadurch einen Substrataufbau fertigzustellen, in welchem der Gateisolierfilm 203 und ein zweiter vorübergehender thermischer Oxidfilm 301 jeweils gebildet werden an dem Boden der Feldöffnung 214 und auf der Rückfläche des Substrats. Dieser Zustand ist in 43D gezeigt.
  • Als Nächstes werden, wie in 43E1 gezeigt, unmittelbar nach dem Schritte von 43D polykristalline Siliziumfilme mit einer Dicke von jeweils 300–400 nm auf der ganzen vorderen und hinteren Substratfläche gebildet durch CVD mit reduziertem Druck (Aufwachstemperatur: 600°C–780°C), die ein Rohmaterial von Silan anwendet. Danach werden die polykristallinen Siliziumfilme mit einem Fremdatom P dotiert bis zur Entartung durch allgemein bekannte thermische Diffusion (Behandlungstemperatur: 900°C–950°C), die Phosphorchlorat (POCl3) und Sauerstoff anwendet, um so einen Leitfähigkeitstyp zu bieten.
  • Sodann wird das Substrat thermisch oxidiert in einer trockenen Sauerstoff-Atmosphäre bei 900°C, wodurch man dünne thermische Oxidfilme aus polykristallinem Silizium aufwachsen lässt an den Flächen der polykristallinen Siliziumfilme auf der vorderen und hinteren Oberfläche des resultierenden Substrats. Danach werden Siliziumnitridfilme (Si3N4) von je 150 nm Dicke auf der gesamten vorderen und hinteren Oberfläche des resultierenden Substrats gebildet durch CVD bei reduziertem Druck unter Anwendung von Dichlorosilan und Ammoniak als Rohmaterialien. Eine Temperatur zur Bildung des Siliziumnitridfilmes beträgt 750°C bis 800°C. Im Allgemeinen weist das durch CVD bei vermindertem Druck erzeugte Siliziumnitrid eine sehr hohe Zugfestigkeit auf, so dass es, wenn es direkt auf dem polykristallinen Siliziumfilm gebildet wird, den polykristallinen Siliziumfilm und den darunterliegenden Gateisolierfilm abträglich beeinflussen könnte. Daher wird der thermische Oxidfilm aus polykristallinem Silizium zwischengelegt zwischen den polykristallinen Siliziumfilm und den Siliziumnitridfilm als eine Spannungsentlastungsschicht, wie oben angegeben. Danach wird die obere Fläche des Substrats mit einem Fotolack überzogen und belichtet und entwickelt. Unter Verwendung einer so gebildeten Maske wird reaktive Ionen-ätzung (RIE) unter Anwendung von C2F8 und Sauerstoff ausgeführt, wodurch die überflüssigen Teile des Siliziumnitridfilmes, des thermischen Oxidfilmes aus polykristallinem Silizium und des polykristallinen Siliziumfilmes auf der oberen Substratseite entfernt werden, um eine Gateelektrode 204 aus dem polykristallinen Silizium zu bilden. Ferner wird die für die RIE verwendete Resistmaske vollständig von dem Substrat entfernt.
  • Übrigens ist ein Abschnitt 206 auf der oberen Substratseite en Gateelektroden-Oberflächenisolierfilm (der thermische Oxidfilm des polykristallinen Siliziums), während ein Abschnitt 406A der durch die CVD bei reduziertem Druck gebildete vorübergehende Siliziumnitridfilm ist. Außerdem bezeichnet auf der Rückfläche des Substrats das Bezugszeichen 302 den vorübergehenden polykristallinen Siliziumfilm, das Bezugszeichen 408 den vorübergehenden thermischen Oxidfilm aus polykristallinem Silizium, der durch die thermische Oxidation gleichzeitig mit dem Gateelektroden-Oberflächenisolierfilm 206 gebildet wird, und das Bezugszeichen 407A den vorübergehenden Siliziumnitridfilm, der gleichzeitig mit dem polykristallinen Siliziumnitridfilm 406A gebildet wird.
  • Als Nächstes wird, wie in 43E2 gezeigt, das Substrat ausreichend gewaschen und dann getrocknet. Danach wird das Substrat thermisch oxidiert in einer trockenen Sauerstoff-Atmosphäre bei 900°C, wodurch man einen Gateelektroden-Seitenwandisolierfilm 205 gewünschter Dicke (zum Beispiel 200 nm) aufwachsen lässt auf die Seitenwände der Gateelektrode 204 aus polykristallinem Silizium. Es wird angemerkt, dass der Gateelektroden-Seitenwandisolierfilm 205, in welchem sich das polykristalline Silizium mit Sauerstoff kombiniert hat zu einem Oxid (SiO2), sich erweitert zu einem Aufbau, in dem der Film 205 etwas vorragt über die obere Fläche der ursprünglichen Gateelektrode 204, wie in dieser Figur gezeigt.
  • Wie in der ersten Ausführungsform beschrieben, ist einer der wichtigen Zwecke für die Bildung des Gateelektroden-Seitenwandisolierfilmes 205 der, dass das polykristalline Silizium, das direkt über dem gürtelförmigen Bereich des Gateisolierfilmes liegt, der verschlechtert worden ist durch den Ionenbeschuss oder metallische Kontamination bei der Bildung der Gateelektrode durch die Trockenätzung, vollständig gewandelt wird zu dem nichtleitenden Oxid (SiO2), nämlich dem Gateelektroden-Seitenwandisolierfilm 205, um dadurch den äußeren Randaufbau der Gateelektrode herzustellen, in welchem eine netto Gatespannung nicht an den verschlechterten Bereich angelegt wird. Zur Erzielung des Zweckes muss der gürtelförmige Bereich des Gateisolierfilmes vollständig verändert werden zu dem Seitenwandisolierfilm. Mit dem Verfahren, in welchem die Gateelektrode aus polykristallinem Silizium einfach der thermischen Oxidation unterworfen wird, wie beschrieben bei den Fertigungsschritten jeder der ersten, zweiten, dritten und vierten Ausführungsformen, schreitet dennoch die thermische Oxidation der Gateelektrode an der oberen Fläche und an den Seitenwänden zur gleichen Zeit fort, und folglich ist die Dicke des Seitenwandisolierfilmes auf höchstens 100 nm beschränkt. Dementsprechend kann in einem Fall, in dem der verschlechterte gürtelförmige Bereich des Gateisolierfilmes noch dicker ist (aufgrund der Eigenschaft eines Trockenätzgerätes), der Gateelektroden-Seiten-wandisolierfilm 2ß5 in einigen Fällen nicht zufriedenstellend gebildet werden.
  • In dieser Hinsicht wird gemäß der fünften Ausführungsform die obere Fläche der Gateelek-trode 204 des polykristallinen Siliziums überdeckt mit dem vorübergehenden Siliziumni-tridfilm 406A von hohem Oxidationswiderstand, so dass die thermische Oxidation nur stattfindet an den Seitenwänden der Gateelektrode 204, störungsfrei gemacht in der Dampfphase, und die obere Fläche der Gateelektrode 204 wird nicht thermisch oxidiert. Das heißt, die fünfte Ausführungsform zeigt das Merkmal, dass die Dicke des Gateelektroden-Seitenwandisolierfilmes 205 nach Wunsch eingestellt werden kann, ohne die thermische Oxidation der oberen Fläche der Gateelektrode 204 zu berücksichtigen. Dementsprechend ist es auch möglich, den Gateelektroden-Seitenwandisolierfilm 2ß5 zu einer Dicke wachsen zu lassen, welche die Dicke der Gateelektrode 204 übersteigt.
  • Übrigens wird auch der vorübergehende polykristalline Siliziumfilm 302 auf der hinteren Substratseite von der thermischen Oxidation freigegeben, ähnlich der oberen Fläche der Gateelektrode 204, wie zu verstehen aus der Tatsache, dass er überdeckt ist mit dem vorübergehenden Siliziumnitridfilm 407A.
  • Als Nächstes wird, wie in 44E3 gezeigt, das Substrat einige Sekunden lang eingetaucht in eine gepufferte Flusssäurelösung, um dadurch die thermischen Oxidfilme (die in 43E2 nicht gezeigt sind, da sie sehr dünn sind) der vorübergehenden Siliziumnitridfilme 406A und 407A zu eliminieren, die leicht gebildet worden sind auf den Oberflächen dieser Siliziumnitridfilme durch die thermische Oxidation der Seitenwand der Gateelektrode bei dem vorhergehenden Schritt. Nachdem das Substrat ausreichend gewaschen worden ist mit ultra-deionisiertem Wasser, wird es dieses Mal eingetaucht in heiße unverdünnte Phosphorsäure, um dadurch die vorübergehenden Siliziumnitridfilme 406A und 407A zu entfernen. Danach wird das Substrat ausreichend gewaschen mit ultra-deionisiertem Wasser und dann getrocknet.
  • Von da an werden Schritte auf genau die gleiche Art ausgeführt, wie beschrieben anhand der 24F, 25G, 25H und 25I. So wird der MOS-Kondensator fertiggestellt.
  • Auch in der fünften Ausführungsform werden die gleichen Vorteile wie in der ersten, zweiten, dritten und vierten Ausführungsform hervorgebracht, wie aus den gleichen Grundstrukturen anzunehmen ist. Es ist klar, dass die Schritte der 43E1 bis 44E3 zur Bildung des Gateelektroden-Seitenwandisolierfilmes, wie in der fünften Ausführungsform beschrieben, auch anwendbar sind als Verfahren zur Bildung des Gateelektroden-Seitenwandisolierfilmes des in 17 gezeigten MOS-Kondensator-Aufbaus, des Gateelektroden-Seitenwandisolierfilmes des in 29A gezeigten Leistungs-MOSFET-Zellen-Aufbaus und des Gateelektroden-Seitenwandisolierfilmes des in 38A gezeigten Leistungs-IGBT-Zellenaufbaus.
  • Der Rahmen der Erfindung wird definiert durch Bezugnahme auf die folgenden Ansprüche.
  • Bezugszeichenliste
  • Fig. 1A, Fig. 1BSTAND DER TECHNIK
    • 1
    GATESPANNUNG (V)
    2
    STROM (A)
    3
    MIT SCHNELLER AUSHEIZBEHANDLUNG (RTA)
    4
    OHNE SCHNELLE AUSHEIZBEHANDLUNG (RTA)
    Fig. 2STAND DER TECHNIK
    1
    GATESPANNUNG (V)
    3
    MIT RTA
    4
    OHNE RTA
    Fig. 3STAND DER TECHNIK
    7'
    GATEISOLATIONSSCHICHT
    8'
    POLYSILICIUMGATEELEKTRODE
    9'
    ISOLATIONSSCHICHT
    10'
    SOURCE-ELEKTRODE
    100
    <0001> ODER <1120>
    6'a, 6'b
    VERTIEFUNG
    CHANNEL REGION =
    KANALGEBIET
    4'a
    n+-SOURCE-GEBIET
    11'
    DRAINELEKTRODE
    5'
    OBERFLÄCHENKANAL-EPITAXIESCHICHT
    3'b
    p-SILICIUMCARBIDBASISGEBIET
    2'
    n–-SILICIUMCARBID-EPITAXIESCHICHT
    1'
    n+-SILICIUMCARBIDHALBLEITERSUBSTRAT
    Fig. 4
    12
    METALLVERBINDUNG
    11
    KONTAKTLOCH FÜR GATE ELEKTRODE
    6
    GATE-FENSTER
    8
    GATEELEKTRODE
    5
    OBERE ISOLIERSCHICHT
    4
    UNTERE ISOLIERSCHICHT
    7
    GATEISOLATIONSSCHICHT
    10
    RÜCKSEITENELEKTRODE
    1
    SiC-SUBSTRAT
    2
    EPITAXIESCHICHT
    3
    FELDISOLATIONSSCHICH
    9
    ISOLATIONSZWISCHENSCHICHT
    Fig. 5A bis Fig. 5D
    2
    EPITAXIESCHICHT
    1
    SiC-SUBSTRAT
    3
    FELDISOLATIONSSCHICHT
    5
    OBERE ISOLATIONSSCHICHT
    4
    UNTERE ISOLATIONSSCHICHT
    101
    ERSTE THERMISCHE ÜBERGANGSOXIDSCHICHT
    6
    FENSTER
    7
    GATEISOLATIONSSCHICHT
    102
    ZWEITE THERMISCHE ÜBERGANGSOXIDSCHICHT
    Fig. 6E bis Fig. 6H
    9
    ISOLATIONSZWISCHENSCHICHT
    8
    GATEELEKTRODE
    10
    RÜCKSEITENELEKTRODE
    11
    KONTAKTLOCH FÜR GATEELEKTRODE
    12
    METALLVERBINDUNG
    Fig. 7
    1
    ANGELEGTE SPANNUNG (V)
    2
    STROM (A)
    3
    DURCHSCHLAGSTEST I-U-VERHALTEN (11 PUNKTE)
    Fig. 8
    1
    DC-VORSPANNUNG (V)
    2
    Cox = KAPAZITÄT DER GATEISOLATIONSSCHICHT
    Fig. 9
    33a
    SOURCE-KONTAKTLOCH
    29
    GATEFENSTER
    33B
    SOURCE-KONTAKTFENSTER
    32
    ISOLATIONSZWISCHENSCHICHT
    31
    GATEELEKTRODE
    28
    OBERE ISOLATIONSSCHICHT
    27
    UNTERE ISOLATIONSSCHICHT
    26
    FELDISOLATIONSSCHICHT
    36B
    SUBSTRATVERTIEFUNG
    34B
    SOURCE-ELEKTRODE
    24b
    n+-SOURCE-SCHICHT
    23B
    p–-BASISSCHICHT
    37
    DRAINELEKTRODE
    25
    ZWEITER n–-EPITAXIESCHICHTBEREICH
    30
    GATEISOLATIONSSCHICHT
    22
    ERSTE n–-EPITAXIESCHICHT
    21
    SiC-SUBSTRAT
    23a
    p–-BASISSCHICHT
    24a
    n+-SOURCE-SCHICHT
    34a
    SOURCE-ELEKTRODE
    35
    METALLVERBINDUNG
    36A
    SUBSTRATVERTIEFUNG
    Fig. 10A bis Fig. 10C
    36a, 36b
    SUBSTRATVERTIEFUNG
    24a, 24b
    n+-SOURCE-SCHICHT
    23a, 23b
    p–-BASISSCHICHT
    25
    ZWEITER n–-EPITAXIESCHICHTBEREICH
    22
    ERSTE n–-EPITAXIESCHICHT
    21
    SiC-SUBSTRAT
    28
    OBERE ISOLATIONSSCHICHT
    27
    UNTERE ISOLATIONSSCHICHT
    26
    FELDISOLATIONSSCHICHT
    101
    ERSTE ÜBERGANGSOXIDSCHICHT
    29
    GATE-FENSTER
    Fig. 11D bis Fig. 11F
    30
    GATEISOLATIONSSCHICHT
    102
    ZWEITE ÜBERGANGSOXIDSCHICHT
    31
    GATEELEKTRODE
    103
    POLYKRISTALLINE ÜBERGANGSSILICIUMSCHICHT
    32
    ISOLATIONSZWISCHENSCHICHT
    Fig. 12G bis Fig. 12I
    33a, 33b
    SOURCE-KONTAKTLOCH
    104
    KONTAKTMETALL
    105
    KONTAKTMETALL
    34a, 34b
    SOURCE-ELEKTRODE
    37
    DRAINELEKTRODE
    Fig. 13J
    35
    METALLVERBINDUNG
    37
    DRAINELEKTRODE
    Fig. 14
    43a
    EMITTERKONTAKTLOCH
    29
    GATE-FENSTER
    43B
    EMITTERKONTAKTLOCH
    32
    ISOLATIONSZWISCHENSCHICHT
    31
    GATEELEKTRODE
    28
    OBERE ISOLATONSSCHICHT
    27
    UNTERE ISOLATIONSSCHICHT
    26
    FELDISOLATIONSSCHICHT
    36A, 36B
    SUBSTRATVERTIEFUNG
    54A, 54B
    EMITTERELEKTRODE
    44a, 44b
    n+-EMITTERSCHICHT
    23a, 23b
    p–-BASISSCHICHT
    35
    METALLVERBINDUNG
    47
    KOLLEKTORELEKTRODE
    25
    ZWEITER n–-EPITAXISCHICHTBEREICH
    30
    GATEISOLATIONSSCHICHT
    22
    ERSTE n–-EPITAXIESCHICHT
    41
    p+-SiC-SUBSTRAT
    Fig. 15A bis Fig. 15H
    36a, 36b
    SUBSTRATVERTIEFUNG
    44a, 44b
    n+-EMITTERSCHICHT
    23a, 23b
    p–-BASISSCHICHT
    25
    ZWEITER n–-EPITAXIESCHICHTBEREICH
    22
    ERSTE n–-EPITAXIESCHICHT
    41
    p+-SiC-SUBSTRAT
    43a, 43b
    EMITTERKONTAKTLOCH
    104
    KONTAKTMETALL
    102
    ZWEITE ÜBERGANGSOXIDSCHICHT
    103
    POLYKRISTALLINE ÜBERGANGSSILICIUMSCHICHT
    106
    KONTAKTMETALL
    Fig. 16I, Fig. 16J
    54a, 54b
    EMITTERELEKTRODE
    47
    KOLLEKTORELEKTRODE
    35
    METALLVERBINDUNG
    Fig. 17
    209
    KONTAKTLOCH FÜR GATEELEKTRODE
    GATE REGION =
    GATEGEBIET
    210
    METALLVERBINDUNG
    205
    ISOLATIONSSCHICHT AN DER GATEELEKTRODENSEITENWAND
    206
    ISOLATIONSSCHICHT AN DER OBEREN FLACHE DER GATEELEKTRODE
    204
    GATEELEKTRODE
    203
    GATEISOLATIONSSCHICHT
    201
    SiC-SUBSTRAT
    208
    RÜCKSEITENELEKTRODE
    202
    EPITAXIESCHICHT
    207
    ISOLATIONSZWISCHENSCHICHT
    Fig. 18A bis Fig. 18D
    202
    EPITAXIESCHICHT
    201
    SiC-SUBSTRAT
    203
    GATEISOLATIONSSCHICHT
    301
    ZWEITE THERMISCHE ÜBERGANGSOXIDSCHICHT
    206
    ISOLATIONSSCHICHT DER OBEREN FLÄCHE DER GATEELEKTRODE
    204
    GATEELEKTRODE
    205
    ISOLATIONSSCHICHT DER GATEELEKTRODENSEITENWAND
    302
    POLYKRISTALLINE ÜBERGANGSSILICIUMSCHICHT
    303
    THERMISCHE ÜBERGANGSOXIDSCHICHT AUS POLYKRISTALLINEM SILICIUM
    207
    ISOLATIONSZWISCHENSCHICHT
    Fig. 19E bis Fig. 19G
    208
    RÜCKSEITENELEKTRODE
    207
    ISOLATIONSZWISCHENSCHICHT
    209
    KONTAKTLOCH FÜR GATEELEKTRODE
    210
    METALLVERBINDUNG
    Fig. 20
    1
    ANGELEGTE SPANNUNG (V)
    2
    STROM (A)
    8
    DATEN
    Fig. 21
    1
    DC-VORSPANNUNG (V)
    2
    Cox: KAPAZITÄT DER GATEISOLATIONSSCHICHT
    Fig. 22
    209
    KONTAKTLOCH FÜR GATEELEKTRODE
    214
    FELDFENSTER
    206
    ISOLATIONSSCHICHT DER OBEREN FLÄCHE DER GATEELEKTRODE
    204
    GATEELEKTRODE
    205
    ISOLATIONSSCHICHT DER GATEELEKTRODENSEITENWAND
    203
    GATEISOLATIONSSCHICHT
    208
    RÜCKSEITENELEKTRODE
    209
    EPITAXIESCHICHT
    201
    SiC-SUBSTRAT
    210
    METALLVERBINDUNG
    207
    ISOLATIONSZWISCHENSCHICHT
    213
    OBERE ISOLATIONSSCHICHT
    212
    UNTERE ISOLATIONSSCHICHT
    211
    FELDISOLATIONSSCHICHT
    Fig. 23A bis Fig. 23C
    202
    EPITAXIESCHICHT
    201
    SiC-SUBSTRAT
    211
    FELDISOLATIONSSCHICHT
    213
    OBERE ISOLATIONSSCHICHT
    212
    UNTERE ISOLATIONSSCHICHT
    304
    ERSTE THERMISCHE ÜBERGANGSOXIDSCHICHT
    214
    FELDFENSTER
    Fig. 24D bis Fig. 24F
    203
    GATEISOLATIONSSCHICHT
    301
    ZWEITE THERMISCHE ÜBERGANGSOXIDSCHICHT
    204
    GATEELEKTRODE
    206
    ISOLATIONSSCHICHT AN DER OBEREN FLÄCHE DER GATEELEKTRODE
    205
    ISOLATIONSSCHICHT AN DER GATEELEKTRODENSEITENWAND
    302
    POLYKRISTALLINE ÜBERGANGSSILICIUMSCHICHT
    303
    THERMISCHE ÜBERGANGSOXIDSCHICHT AUS POLYKRISTALLINEM POLYSILICIUM
    207
    ISOLATIONSZWISCHENSCHICHT
    Fig. 25G bis Fig. 25I
    208
    RÜCKSEITENELEKTRODE
    209
    KONTAKTLOCH FÜR GATEELEKTRODE
    207
    ISOLATIONSZWISCHENSCHICHT
    210
    METALLVERBINDUNG
    Fig. 26
    1
    ANGELEGTE SPANNUNG (V)
    2
    STROM
    11
    DATEN
    Fig. 27
    1
    DC-VORSPANNUNG (V)
    2
    Cox: KAPAZITÄT DER GATEISOLATIONSSCHICHT
    Fig. 28
    231
    GATEELEKTRODE
    234a, 234b
    SOURCE-KONTAKTLOCH
    (a)
    SCHNITTLINIE
    236a, 236b
    SUBSTRATVERTIEFUNG
    221
    SiC-SUBSTRAT
    235
    METALLVERBINDUNG
    232
    ISOLATIONSZWISCHENSCHICHT
    231
    GATEELEKTRODE
    226
    FELDISOLATIONSSCHICHT
    236c
    SUBSTRATVERTIEFUNG
    261
    KONTAKTLOCH FÜR GATEELEKTRODE
    231
    GATEELEKTRODE
    232
    ISOLATIONSZWISCHENSCHICHT
    210
    METALLVERBINDUNG
    (b)
    SCHNITTLINIE
    Fig. 29A, Fig. 29B
    232
    ISOLATIONSZWISCHENSCHICHT
    233a, 233b
    SOURCE-KONTAKTLOCH
    229
    FELDFENSTER
    235
    METALLVERBINDUNG
    266
    ISOLATIONSSCHICHT AN DER OBEREN FLÄCHE DER GATEELEKTRODE
    265
    ISOLATIONSSCHICHT AN DER GATEELEKTRODENSEITENWAND
    236a, 236b
    SUBSTRATVERTIEFUNG
    234a, 234b
    SOURCE-ELEKTRODE
    224a, 224b
    n+-SOURCE-SCHICHT
    223a, 223b
    p–-BASISSCHICHT
    222
    ERSTE n+-EPITAXIESCHICHT
    237
    DRAINELEKTRODE
    225
    ZWEITER n–-EPITAXIESCHICHTBEREICH
    230
    GATEISOLATIONSSCHICHT
    231
    GATEELEKTRODE
    221
    SiC-SUBSTRAT
    234c
    GATEELEKTRODENKONTAKT
    228
    OBERE ISOLATIONSSCHICHT
    227
    UNTERE ISOLATIONSSCHICHT
    226
    FELDISOLATIONSSCHICHT
    223c
    p–-BASISSCHICHT
    Fig. 30A1 bis Fig. 30A3
    236a, 236b
    SUBSTRATVERTIEFUNG
    224a, 224b
    n+-SOURCE-SCHICHT
    221
    SiC-SUBSTRAT
    223a, 223b
    p–-BASISSCHICHT
    225
    ZWEITER n–-EPITAXIESCHICHTBEREICH
    222
    ERSTE n–-EPITAXIESCHICHT
    228
    OBERE ISOLATIONSSCHICHT
    227
    UNTERE ISOLATIONSSCHICHT
    226
    FELDISOLATIONSSCHICHT
    401
    ERSTE ÜBERGANGSOXIDSCHICHT
    229
    FELDFENSTER
    Fig. 31A4 bis Fig. 31A6
    230
    GATEISOLATIONSSCHICHT
    402
    ZWEITE ÜBERGANGSOXIDSCHICHT
    266
    ISOLATIONSSCHICHT AN OBERER FLÄCHE DER GATEELEKTRODE
    231
    GATEELEKTRODE
    265
    ISOLATIONSSCHICHT AN GATEELEKTRODENSEITENWAND
    403
    POLYKRISTALLINE SILICIUMSCHICHT
    404
    SCHICHT AUS THERMISCH OXIDIERTEM POLYKRISTALLINEN SILICIUM
    232
    ISOLATIONSZWISCHENSCHICHT
    Fig. 32A7, A8
    233a, 233b
    SOURCE-KONTAKTLOCH
    232
    ISOLATIONSZWISCHENSCHICHT
    405
    KONTAKTMETALL
    606
    RÜCKSEITENKONTAKTMETALL
    Fig. 33A9, A10
    234a, 234b
    SOURCE-ELEKTRODE
    230
    GATEISOLATIONSSCHICHT
    237
    DRAINELEKTRODE
    235
    METALLVERBINDUNG
    Fig. 34B1 bis Fig. 34B3
    225
    ZWEITER n–-EPITAXIESCHICHTBEREICH
    236c
    SUBSTRATVERTIEFUNG
    223c
    p–-BASISSCHICHT
    222
    ERSTE n–-EPITAXIESCHICHT
    221
    SiC-SUBSTRAT
    228
    OBERE ISOLATIONSSCHICHT
    227
    UNTERE ISOLATIONSSCHICHT
    226
    FELDISOLATIONSSCHICHT
    401
    ERSTE ÜBERGANGSOXIDSCHICHT
    229
    FELDFENSTER
    Fig. 35B4 bis Fig. 35B6
    230
    GATEISOLATIONSSCHICHT
    228
    OBERE ISOLATIONSSCHICHT
    227
    UNTERE ISOLATIONSSCHICHT
    402
    ZWEITE ÜBERGANGSOXIDSCHICHT
    266
    ISOLATIONSSCHICHT AN OBERER FLÄCHE DER GATEELEKTRODE
    231
    GATEELEKTRODE
    265
    ISOLATIONSSCHICHT AN GATEELEKTRODENSEITENWAND
    403
    POLYKRISTALLINE SILICIUMSCHICHT
    404
    THERMISCH OXIDIERTE POLYKRISTALLINE SILICIUMSCHICHT
    232
    ISOLATIONSZWISCHENSCHICHT
    Fig. 36B7, B8
    405
    KONTAKTMETALL
    261
    KONTAKTLOCH FÜR GATEELEKTRODE
    406
    RÜCKSEITENKONTAKTMETALL
    Fig. 37B9, B10
    234c
    GATEELEKTRODENKONTAKT
    237
    DRAINELEKTRODE
    235
    METALLVERBINDUNG
    210
    METALLVERBINDUNG
    Fig. 38A
    243a, 243b
    EMITTERKONTAKTLOCH
    229
    FELDFENSTER
    235
    METALLVERBINDUNG
    232
    ISOLATIONSZWISCHENSCHICHT
    266
    OBERE GATEISOLATIONSSCHICHT
    265
    ISOLATIONSSCHICHT AN GATEELEKTRODENSEITENWAND
    236a, 236b
    SUBSTRATVERTIEFUNG
    254a, 254b
    EMITTERELEKTRODE
    244a, 244b
    n+-EMITTERSCHICHT
    223a, 223b
    p–-BASISSCHICHT
    222
    ERSTE n–-EPITAXIESCHICHT
    241
    p+-SiC-SUBSTRAT
    247
    KOLLEKTORELEKTRODE
    225
    ZWEITER n–-EPITAXIESCHICHTBEREICH
    230
    GATEISOLATIONSSCHICHT
    231
    GATEELEKTRODE
    Fig. 38B
    235
    METALLVERBINDUNG
    229
    FELDFENSTER
    236c
    SUBSTRATVERTIEFUNG
    261
    GATEELEKTRODENKONTAKTFENSTER
    210
    METALLVERBINDUNG
    254c
    GATEELEKTRODENKONTAKT
    232
    ISOLATIONSZWISCHENSCHICHT
    265
    ISOLATIONSSCHICHT AN GATEELEKTRODENSEITENWAND
    228
    OBERE ISOLATIONSSCHICHT
    227
    UNTERE ISOLATIONSSCHICHT
    226
    FELDISOLATIONSSCHICHT
    223c
    p–-BASISSCHICHT
    222
    ERSTE n–-EPITAXIESCHICHT
    241
    p+-SiC-SUBSTRAT
    254b
    EMITTERELEKTRODE
    225
    ZWEITER n–-EPITAXIESCHICHTBEREICH
    230
    GATEISOLATIONSSCHICHT
    231
    GATEELEKTRODE
    266
    ISOLATIONSSCHICHT AN OBERER FLÄCHE DER GATEELEKTRODE
    Fig. 39A1 BIS Fig. 39A8
    236a, 236b
    SUBSTRATVERTIEFUNG
    244a, 244b
    n+-EMITTERSCHICHT
    223a, 223b
    p-BASISSCHICHT
    225
    ZWEITER n–-EPITAXIESCHICHTBEREICH
    222
    ERSTE n–-EPITAXIESCHICHT
    241
    p-SiC-SUBSTRAT
    243a, 243b
    EMITTERKONTAKTLOCH
    405
    KONTAKTMETALL
    407
    RÜCKSEITENKONTAKTMETALL
    Fig. 40A9, A10
    254a, 254b
    EMITTERELEKTRODE
    230
    GATEISOLATIONSSCHICHT
    247
    KOLLEKTORELEKTRODE
    235
    METALLVERBINDUNG
    Fig. 41B1, B7, B8
    225
    ZWEITER n–-EPITAXIESCHICHTBEREICH
    236c
    SUBSTRATVERTIEFUNG
    223c
    p–-BASISSCHICHT
    241
    p+-SiC-SUBSTRAT
    222
    ERSTE n–-EPITAXIESCHICHT
    405
    KONTAKTMETALL
    261
    KONTAKTLOCH FÜR GATEELEKTRODE
    402
    ZWEITE ÜBERGANGSOXIDSCHICHT
    403
    POLYKRISTALLINE SILICIUMSCHICHT
    407
    RÜCKSEITENKONTAKTMETALL
    Fig. 42B9, B10
    254c
    GATEELEKTRODENKONTAKT
    247
    KOLLEKTORELEKTRODE
    235
    METALLVERBINDUNG
    210
    METALLVERBINDUNG
    Fig. 43D, E1, E2
    207
    GATEISOLATIONSSCHICHT
    301
    ZWEITE THERMISCHE ÜBERGANGSOXIDSCHICHT
    406A
    SILICIUMNITRIDÜBERGANGSSCHICHT
    206
    ISOLATIONSSCHICHT AN OBERER FLÄCHE DER GATEELEKTRODE
    204
    GATEELEKTRODE
    302
    POLYKRISTALLINE-ÜBERGANGSSILICIUMSCHICHT
    407A
    SILICIUMNITRIDÜBERGANGSSCHICHT
    408
    THERMISCHE SILICIUMOXIDÜBERGANGSSCHICHT
    204
    GATEELEKTRODE
    206
    ISOLATIONSSCHICHT DER OBEREN FLÄCHE DER GATEELEKTRODE
    406A
    SILICIUMNITRIDÜBERGANGSSCHICHT
    205
    ISOLATIONSSCHICHT AN GATEELEKTRODENSEITENWAND
    Fig. 44E3
    204
    GATEELEKTRODE
    206
    ISOLATIONSSCHICHT AN OBERER FLÄCHE DER GATEELEKTRODE
    205
    ISOLATIONSSCHICHT AN GATEELEKTRODENSEITENWAND
    408
    ÜBERGANGSSCHICHT AUS THERMISCHEM OXID AUS POLYKRISTALLINEM SILICIUM

Claims (10)

  1. Siliziumkarbid-Halbleiterbauteil, das folgendes umfasst: einen Gateisolierfilm (203, 230), eine Gateelektrode (204, 231), die nicht zu dem Gateisolierfilm diffundiert und mit ihm reagiert, einen Gateelektroden-Seitenwandisolierfilm (205, 265), und einen Gateelektroden-Oberflächenisolierfilm (206, 266) gebildet durch thermisches Oxidieren eines Teiles der Gateelektrode, ein Einkristall-Siliziumkarbidsubstrat (201, 221, 241) und einen Isolierfilm, gebildet durch thermisches Oxidieren des Einkristall-Siliziumkarbidsubstrats, wobei der Gateisolilerfilm (203, 230) von einem Teil des Isolierfilms gebildet wird.
  2. Siliziumkarbid-Halbleiterbauteil nach Anspruch 1, worin der Isolierfilm auf einer Fläche des Einkristall-Siliziumkarbidsubstrats durch ein Verfahren, das eine thermische Oxidation umfasst, gebildet wird, und worin die Gateelektrode (204, 231) auf dem Teil des Isolierfilmes gebildet ist, der den Gateisolierfilm bildet, wobei das Siliziumkarbid-Halbleiterbauteil weiterhin eine Metallelektrode (208, 237, 254a, 254b), die von der Gateelektrode verschieden ist, und die in Kontakt mit dem Einkristall-Siliziumkarbidsubstrat steht, umfasst.
  3. Siliziumkarbid-Halbleiterbauteil nach Anspruch 2, in welchem das Siliziumkarbid-Halbleiterbauteil einen MOS-Kondensator einer Gateelektrode-Gateisolierfilm-Einkristall-Siliziumkarbidsubstrat-Struktur umfasst, gekennzeichnet durch eine Epitaxialschicht (202) des Einkristall-Siliziumkarbids, die auf einer Hauptfläche des Einkristall-Siliziumkarbidsubstrats ausgebildet ist, den Isolierfilm, der auf einem oberen Teil der Epitaxialschicht des Einkristall-Siliziumkarbidsubstrats ausgebildet ist, die Gateelektrode (204), die auf einem Teil des Isolierfilmes ausgebildet ist, der den Gateisolierfilm bildet, den Gateelektroden-Seitenwandisolierfilm, der gebildet wird durch thermisches Oxidieren eines Teiles der Gateelektrode, einen Zwischenschichtisolierfilm (207), der auf der Gateelektrode und dem Zwischenschichtisolierfilm ausgebildet ist, eine Metallzwischenverbindung (210), die mit der Gateelektrode verbunden ist über eine Kontaktöffnung, die zu dem Zwischenschichtisolierfilm geöffnet ist, und eine Rückflächenelektrode (208), die auf einer Rückfläche des Einkristall-Siliziumkarbidsubstrats angeordnet ist.
  4. Siliziumkarbid-Halbleiterbauteil nach Anspruch 2, in welchem das Siliziumkarbid-Halbleiterbauteil einen MOSFET einer Gateelektrode-Gateisolierfilm-Einkristall-Siliziumkarbid-Struktur umfasst, gekennzeichnet durch eine erste Epitaxialschicht (222) des Einkristall-Siliziumkarbids, gebildet auf einer Hauptfläche des Einkristall-Siliziumkarbidsubstrats (221), zwei voneinander beabstandete Basisbereiche (223a, 223b) über einem vorbestimmten Bereich eines Oberflächenschichtabschnitts der ersten Epitaxialschicht, zwei Sourcebereiche (224a, 224b), die auf einem vorbestimmten Oberflächenschichtabschnitt der zwei Basisbereiche angeordnet sind, wenigstens eine Sourceelektrode, die mit jedem der zwei Sourcebereiche verbunden ist, eine zweite Epitaxialschicht, die auf den zwei Basisbereichen und der ersten Epitaxialschicht zwischen den zwei Sourcebereichen angeordnet ist, den Gateisolierfilm, der auf einem vorbestimmten Bereich der zwei Sourcebereiche und der zweiten Epitaxialschicht angeordnet ist, den Feldisolierfilm, der auf der Umgebung des Gateisolierfilmes angeordnet ist, einen Zwischenschicht-Isolierfilm, der auf der Gateelektrode und dem Feldisolierfilm angeordnet ist, eine Metall-Zwischenverbindung, die verbunden ist mit der Sourceelektrode, die den Zwischenschicht-Isolierfilm überdeckt, und eine Drainelektrode, die auf einer Rückfläche des Einkristall-Siliziumkarbidsubstrats angeordnet ist, und wobei die Metallelektrode, die von der Gateelektrode verschieden ist, entweder der Sourceelektrode oder der Drainelektrode entspricht.
  5. Siliziumkarbid-Halbleiterbauteil nach Anspruch 2, in welchem das Siliziumkarbid-Halbleiterbauteil einen IGBT einer Gateelektrode-Gateisolierfilm-Einkristall-Siliziumkarbid-Struktur umfasst, gekennzeichnet durch eine erste Epitaxialschicht (222) des Einkristall-Siliziumkarbids, gebildet auf einer Hauptfläche des Einkristall-Silliziumkarbidsubstrats (241), zwei voneinander beabstandete Basisbereiche (223a, 223b), die über einem vorbestimmten Bereich einer Oberflächenschicht der ersten Epitaxialschicht angeordnet sind, zwei Emitterbereiche (254a, 244b), die über einer vorbestimmten Oberflächenschicht der zwei Basisbereiche angeordnet sind, wobei jeder Emitterbereich auf einem vorbestimmten Bereich eines entsprechenden der zwei Basisbereiche angeordnet ist, wenigstens eine Emitterelektrode (254a, 254b), die mit jedem der Emitterbereiche verbunden ist, eine zweite Epitaxialschicht (225), die über den zwei Basisbereichen und der ersten Epitaxialschicht zwischen den Emitterbereichen angeordnet ist, den Gateisolierfilm (230), der auf einem vorbestimmten Bereich der zwei Emitterbereiche und der zweiten Epitaxialschicht angeordnet ist, die Gateelektrode (231), die auf dem Gateisolierfilm angeordnet ist, den Gateelektroden-Seitenwandisolierfilm (265), der gebildet ist durch thermisches Oxidieren eines Teiles der Gateelektrode, einen Zwischenschicht-Isolierfilm (232), der auf der Gateelektrode und dem Gateelektroden-Seitenwandisolierfilm angeordnet ist, eine Metall-Zwischenverbindung (235), verbunden mit der Emitterelektrode, die den Zwischenschicht-Isolierfilm überdeckt, und eine Kollektorelektrode (254a, 254b), die auf einer Rückfläche des Einkristall-Siliziumkarbidsubstrats gegenüber der Metall-Zwischenverbindung angeordnet ist, und wobei die Metallelektrode, die von der Gateelektrode verschieden ist, entweder der Emitterelektrode oder der Kollektorelektrode entspricht.
  6. Siliziumkarbid-Halbleiterbauteil nach Anspruch 1, das weiterhin folgendes umfasst: einen Feldisolierfilm (211), der gebildet ist durch ein Verfahren umfassend eine thermische Oxidation auf einer Fläche des Einkristall-Siliziumkarbidsubstrats, den Isolierfilm (203), der gebildet ist auf der Fläche des Einkristall-Siliziumkarbidsubstrats eines Fensters, das zu dem Feldisolierfilm geöffnet wird und thermisch verarbeitet wird während seiner Bildung oder nach seiner Bildung, den Gateelektroden-Seitenwandisolierfilm (205), der gebildet ist durch thermisches Oxidieren eines Teiles der Gateelektrode, und eine Metallelektrode (208, 234a, 234b, 237), die von der Gateelektrode verschieden ist und, in Kontakt mit dem Einkristall-Siliziumkarbidsubstrat steht.
  7. Siliziumkarbid-Halbleiterbauteil nach Anspruch 6, in welchem das Siliziumkarbid-Halbleiterbauteil einen MOS-Kondensator einer Gateelektrode-Gateisolierfilm-Einkristall-Struktur umfasst, gekennzeichnet durch eine Epitaxialschicht (202), die auf einer Hauptfläche des Einkristall-Siliziumkarbidsubstrats (201) ausgebildet ist, den Feldisolierfilm (211), der auf einem oberen Teil der Epitaxialschicht ausgebildet ist, den Isolierfilm (203), der auf der Fläche des Einkristall-Siliziumkarbidsubstrats ausgebildet ist in dem Fenster, das geöffnet ist zu dem Feldisolierfilm und thermisch verarbeitet worden ist während seiner Bildung oder nach seiner Bildung des Gateisolierfilmes, die Gateelektrode (204), die auf einem Teil des Isolierfilmes ausgebildet ist, der den Gateisolierfilm bildet, den Gateelektroden-Seitenwandisolierfilm (205), der gebildet wird durch thermisches Oxidieren des Teiles der Gateelektrode, einen Zwischenschichtisolierfilm (207), der auf der Gateelektrode und dem Gateelektroden-Seitenwandisolierfilm ausgebildet ist, eine Metallzwischenverbindung (210), die mit der Gateelektrode verbunden ist über eine Kontaktöffnung, die zu dem Zwischenschichtisolierfilm geöffnet ist, und eine Rückflächenelektrode (208), die auf einer Rückfläche des Einkristall-Siliziumkarbidsubstrats angeordnet ist.
  8. Siliziumkarbid-Halbleiterbauteil nach Anspruch 6, in welchem das Siliziumkarbid-Halbleiterbauteil einen MOSFET einer Gateelektrode-Gateisolierfilm-Einkristall-Siliziumkarbid-Struktur umfasst, gekennzeichnet durch eine erste Epitaxialschicht (222) des Einkristall-Siliziumkarbids, gebildet auf einer Hauptfläche des Einkristall-Siliziumkarbidsubstrats (221), zwei voneinander beabstandete Basisbereiche (223a, 223b), gebildet auf einem vorbestimmten Bereich einer Oberflächenschicht der ersten Epitaxialschicht, zwei Sourcebereiche (224a, 224b), die auf einem vorbestimmten Bereich einer Oberflächenschicht der zwei Basisbereiche angeordnet sind, wenigstens eine Sourceelektrode (224a, 224b), die mit jedem der zwei Sourcebereiche verbunden ist, eine zweite Epitaxialschicht (226), die auf den zwei Basisbereichen und der ersten Epitaxialschicht zwischen den zwei Sourcebereichen angeordnet ist, den Gateisolierfilm (226), der auf einem vorbestimmten Bereich der zwei Sourcebereiche und der zweiten Epitaxialschicht angeordnet ist, die Gateelektrode, die auf dem Gateisolierfilm angeordnet ist, den Gateelektroden-Seitenwandisolierfilm (265), der gebildet ist durch thermisches Oxidieren des Teiles der Gateelektrode, einen Zwischenschicht-Isolierfilm (232), der auf der Gateelektrode und dem Gateelektroden-Seitenwandisolierfilm angeordnet ist, eine Metall-Zwischenverbindung (235), die verbunden ist mit der Sourceelektrode, die den Zwischenschicht-Isolierfilm überdeckt, eine Drainelektrode, die auf einer Rückfläche des Einkristall-Siliziumkarbidsubstrats angeordnet ist, welche der Metall-Zwischenverbindung gegenüberliegt, einen anderen Basisbereich (223c), der auf der Oberflächenschicht der ersten Epitaxialschicht ausgebildet ist, den Feldisolierfilm (226), der auf dem Basisbereich ausgebildet ist, und eine Gateelektroden-Kontaktöffnung (261) mit einem Gateelektrodenkontakt (234c), der verbunden ist mit dem Erweiterungsteil der Gateelektrode für eine externe Verbindung.
  9. Siliziumkarbid-Halbleiterbauteil nach Anspruch 6, in welchem das Siliziumkarbid-Halbleiterbauteil einen IGBT einer Gateelektrode-Gateisolierfilm-Einkristall-Silizium-karbid-Struktur umfasst, gekennzeichnet durch eine erste Epitaxialschicht (222) des Einkristall-Siliziumkarbids, gebildet auf einer Hauptfläche des Einkristall-Siliziumkarbidsubstrats (241), zwei voneinander beabstandete Basisbereiche (223a, 223b), die auf einem vorbestimmten Bereich einer Oberflächenschicht der ersten Epitaxialschicht angeordnet sind, zwei Emitterbereiche (244a, 244b), die über einer vorbestimmten Oberflächenschicht der zwei Basisbereiche angeordnet sind, eine zweite Epitaxialschicht (225), die über den zwei Basisbereichen und der ersten Epitaxialschicht zwischen den zwei Emitterbereichen angeordnet ist, den Gateisolierfilm (230), der auf einem vorbestimmten Bereich der zwei Emitterbereiche und der zweiten Epitaxialschicht angeordnet ist, die Gateelektrode, die auf dem Gateisolierfilm angeordnet ist, den Gateelektroden-Seitenwandisolierfilm (265), der gebildet ist durch thermisches Oxidieren des Teiles der Gateelektrode, einen Zwischenschicht-Isolierfilm (232), der auf der Gateelektrode und dem Gateelektroden-Seitenwandisolierfilm angeordnet ist, eine Metall-Zwischenverbindung (235), verbunden mit der Emitterelektrode, die den Zwischenschicht-Isolierfilm überdeckt, eine Kollektorelektrode (247), die auf einer Rückfläche des Einkristall-Siliziumkarbidsubstrats gegenüber der Metall-Zwischenverbindung angeordnet ist, einen anderen Basisbereich (223a, 223b), der auf der Oberflächenschicht der ersten Epitaxialschicht angeordnet ist, den Feldisolierfilm, der auf dem Basisbereich angeordnet ist, ein Erweiterungsteil (231) der Gateelektrode, das auf dem Feldisolierfilm ausgebildet ist, und eine Gateelektroden-Kontaktöffnung mit einem Gateelektroden-Kontakt, der mit dem Erweiterungsteil der Gateelektrode verbunden ist für eine externe Verbindung.
  10. Verfahren zur Herstellung eines Siliziumkarbid-Halbleiterbauteils gemäß Anspruch 6, bei dem die Metallelektrode (208, 234a, 234b, 237) mit einem vorbestimmten thermischen Prozess bei einer Temperatur behandelt wird, die niedriger ist als eine Temperatur der thermischen Oxidation des Isolierfilms und die ausreicht, um ein Kontaktglühen zwischen dem Einkristall-Siliziumkarbidsubstrat und einem Metall durchzuführen, nachdem eine ganze Umgebung des Gateisolierfilms mit dem Einkristall-Siliziumkarbidsubstrat, dem Feldisolierfilm, dem thermisch verarbeiteten Isolierfilm, der Gateelektrode und dem Gateelektroden-Seitenwandisolierfilm umschlossen worden ist.
DE10257902.4A 2001-12-11 2002-12-11 Siliziumkarbid-Halbleiterbauteil und sein Herstellverfahren Expired - Fee Related DE10257902B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001-377397 2001-12-11
JP2001377397 2001-12-11
JP2002122215A JP3559971B2 (ja) 2001-12-11 2002-04-24 炭化珪素半導体装置およびその製造方法
JP2002-122215 2002-04-24

Publications (2)

Publication Number Publication Date
DE10257902A1 DE10257902A1 (de) 2003-07-10
DE10257902B4 true DE10257902B4 (de) 2016-06-23

Family

ID=26624993

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10257902.4A Expired - Fee Related DE10257902B4 (de) 2001-12-11 2002-12-11 Siliziumkarbid-Halbleiterbauteil und sein Herstellverfahren

Country Status (3)

Country Link
US (2) US6833562B2 (de)
JP (1) JP3559971B2 (de)
DE (1) DE10257902B4 (de)

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1553636B1 (de) * 2003-03-03 2013-05-01 Fujitsu Semiconductor Limited Variables mos-kapazitätsbauelement
JP3888330B2 (ja) * 2003-04-23 2007-02-28 株式会社デンソー 炭化珪素半導体装置の製造方法
KR100566300B1 (ko) * 2003-06-25 2006-03-30 주식회사 하이닉스반도체 반도체소자의 캐패시터 하부전극 형성 방법
DE10342295B4 (de) * 2003-09-12 2012-02-02 Infineon Technologies Ag Anordnung eines elektrischen Bauelements mit einer elektrischen Isolationsfolie auf einem Substrat und Verfahren zum Herstellen der Anordnung
JP4237086B2 (ja) * 2004-03-22 2009-03-11 関西電力株式会社 電圧制御型半導体装置
DE102005040624A1 (de) 2004-09-02 2006-03-09 Fuji Electric Holdings Co., Ltd., Kawasaki Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102005039564B4 (de) * 2004-09-02 2011-03-31 Fuji Electric Systems Co., Ltd. Verfahren zum Herstellen eines Halbleiterbauteils
US7569900B2 (en) * 2004-11-16 2009-08-04 Kabushiki Kaisha Toshiba Silicon carbide high breakdown voltage semiconductor device
JP2006253311A (ja) * 2005-03-09 2006-09-21 Toshiba Corp 半導体装置及びその製造方法
JP2007027630A (ja) * 2005-07-21 2007-02-01 Kansai Electric Power Co Inc:The バイポーラ型半導体装置およびその製造方法
JP2007066944A (ja) 2005-08-29 2007-03-15 Nissan Motor Co Ltd 炭化珪素半導体装置及びその製造方法
JPWO2007049413A1 (ja) * 2005-10-28 2009-04-30 独立行政法人産業技術総合研究所 半導体製造装置及び半導体装置
JP4835117B2 (ja) * 2005-11-15 2011-12-14 日産自動車株式会社 炭化珪素半導体装置の製造方法
JP4956783B2 (ja) * 2006-01-26 2012-06-20 日産自動車株式会社 炭化珪素半導体装置の製造方法
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US7728402B2 (en) * 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
EP2631951B1 (de) * 2006-08-17 2017-10-11 Cree, Inc. Bipolare Hochleistungstransistoren mit isoliertem Gatter
JP5029042B2 (ja) * 2007-02-01 2012-09-19 株式会社デンソー 炭化珪素半導体装置
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
JP4793293B2 (ja) * 2007-03-16 2011-10-12 日産自動車株式会社 炭化珪素半導体装置及びその製造方法
JP4539684B2 (ja) * 2007-06-21 2010-09-08 株式会社デンソー 炭化珪素半導体装置およびその製造方法
DE102007046846A1 (de) * 2007-09-29 2009-04-09 Advanced Micro Devices, Inc., Sunnyvale Seitenwandschutzschicht
US8237172B2 (en) 2007-10-24 2012-08-07 Panasonic Corporation Semiconductor device having a silicon carbide substrate with an ohmic electrode layer in which a reaction layer is arranged in contact with the silicon carbide substrate
JP5171363B2 (ja) * 2008-04-08 2013-03-27 三菱電機株式会社 半導体装置の製造方法
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US8796809B2 (en) * 2008-09-08 2014-08-05 Cree, Inc. Varactor diode with doped voltage blocking layer
JP5528424B2 (ja) 2009-02-24 2014-06-25 三菱電機株式会社 炭化珪素半導体装置
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8168515B2 (en) * 2009-05-11 2012-05-01 Sumitomo Electric Industries, Ltd. Method for manufacturing semiconductor substrate
US8629509B2 (en) 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US9908817B2 (en) * 2009-06-02 2018-03-06 Uchicago Argonne, Llc Multilayer capacitors, method for making multilayer capacitors
US8541787B2 (en) 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US8513090B2 (en) 2009-07-16 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate, and semiconductor device
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
US8471267B2 (en) * 2009-09-03 2013-06-25 Panasonic Corporation Semiconductor device and method for producing same
JP5581642B2 (ja) * 2009-10-05 2014-09-03 住友電気工業株式会社 半導体装置の製造方法
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
JP5616665B2 (ja) * 2010-03-30 2014-10-29 ローム株式会社 半導体装置
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
CN101882575B (zh) * 2010-06-24 2011-11-16 中国电子科技集团公司第十三研究所 防止金属横向扩展的SiC基体上制备欧姆接触的方法
JP5360011B2 (ja) * 2010-07-30 2013-12-04 日産自動車株式会社 炭化珪素半導体装置の製造方法
US8674439B2 (en) 2010-08-02 2014-03-18 Microsemi Corporation Low loss SiC MOSFET
US8436367B1 (en) 2010-08-02 2013-05-07 Microsemi Corporation SiC power vertical DMOS with increased safe operating area
JP2012064873A (ja) 2010-09-17 2012-03-29 Rohm Co Ltd 半導体装置およびその製造方法
JP5728954B2 (ja) * 2011-01-13 2015-06-03 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US10367089B2 (en) * 2011-03-28 2019-07-30 General Electric Company Semiconductor device and method for reduced bias threshold instability
US8803288B1 (en) * 2011-05-05 2014-08-12 Eta Semiconductor Inc. Analog transcap device
US8498094B2 (en) * 2011-05-05 2013-07-30 Eta Semiconductor Inc. Semiconductor variable capacitor
US9401436B2 (en) 2011-05-05 2016-07-26 Qualcomm Incorporated Multiple control transcap variable capacitor
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
JP5704003B2 (ja) * 2011-07-15 2015-04-22 住友電気工業株式会社 半導体装置の製造方法
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
WO2013036370A1 (en) 2011-09-11 2013-03-14 Cree, Inc. High current density power module comprising transistors with improved layout
JP2013122982A (ja) 2011-12-12 2013-06-20 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP5811829B2 (ja) * 2011-12-22 2015-11-11 住友電気工業株式会社 半導体装置の製造方法
JP6032831B2 (ja) * 2012-03-07 2016-11-30 国立研究開発法人産業技術総合研究所 ＳｉＣ半導体装置及びその製造方法
JP5460768B2 (ja) * 2012-03-21 2014-04-02 日産自動車株式会社 炭化珪素半導体装置の製造方法
WO2013140473A1 (ja) * 2012-03-23 2013-09-26 パナソニック株式会社 半導体素子
JP5809596B2 (ja) 2012-05-07 2015-11-11 住友電気工業株式会社 半導体装置およびその製造方法
JP6065303B2 (ja) 2012-06-15 2017-01-25 ローム株式会社 スイッチングデバイス
CN103578980A (zh) * 2012-07-19 2014-02-12 无锡华润上华半导体有限公司 场终止绝缘栅双极型晶体管的制备方法
CN103578972B (zh) * 2012-07-26 2016-06-29 无锡华润上华半导体有限公司 具有场终止结构的igbt背面多晶硅保护层的去除方法
US9257283B2 (en) * 2012-08-06 2016-02-09 General Electric Company Device having reduced bias temperature instability (BTI)
JP6068918B2 (ja) 2012-10-15 2017-01-25 住友電気工業株式会社 半導体装置およびその製造方法
JP6297783B2 (ja) * 2013-03-08 2018-03-20 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6218462B2 (ja) * 2013-07-04 2017-10-25 三菱電機株式会社 ワイドギャップ半導体装置
JP2015041638A (ja) * 2013-08-20 2015-03-02 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6237046B2 (ja) * 2013-09-25 2017-11-29 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6123617B2 (ja) * 2013-09-27 2017-05-10 富士電機株式会社 炭化珪素半導体装置の製造方法
US9269765B2 (en) * 2013-10-21 2016-02-23 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device having gate wire disposed on roughened field insulating film
JP6183200B2 (ja) * 2013-12-16 2017-08-23 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
DE112015000137T5 (de) * 2014-04-18 2016-04-28 Fuji Electric Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
JP6284840B2 (ja) * 2014-06-26 2018-02-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
CN104319292A (zh) * 2014-11-06 2015-01-28 株洲南车时代电气股份有限公司 一种新型碳化硅mosfet及其制造方法
US9818837B2 (en) * 2014-12-10 2017-11-14 Semiconductor Components Industries, Llc Process of forming an electronic device having an electronic component
JP6686581B2 (ja) 2016-03-16 2020-04-22 富士電機株式会社 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
CN110199396B (zh) * 2017-01-26 2022-06-24 三菱电机株式会社 半导体装置的制造方法
JP7087280B2 (ja) 2017-05-31 2022-06-21 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US10916690B2 (en) 2018-11-28 2021-02-09 International Business Machines Corporation Electrical leads for trenched qubits
JP2023114215A (ja) * 2022-02-04 2023-08-17 株式会社プロテリアル ＳｉＣエピタキシャル基板およびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10308510A (ja) * 1997-03-05 1998-11-17 Denso Corp 炭化珪素半導体装置及びその製造方法
JP2001094095A (ja) * 1999-09-21 2001-04-06 Denso Corp 炭化珪素半導体装置及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56160050A (en) * 1980-05-14 1981-12-09 Fujitsu Ltd Semiconductor device and manufacture thereof
US4896108A (en) * 1988-07-25 1990-01-23 American Telephone And Telegraph Company, At&T Bell Laboratories Test circuit for measuring specific contact resistivity of self-aligned contacts in integrated circuits
US6573534B1 (en) * 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
US5877515A (en) * 1995-10-10 1999-03-02 International Rectifier Corporation SiC semiconductor device
JP3206727B2 (ja) * 1997-02-20 2001-09-10 富士電機株式会社 炭化けい素縦型ｍｏｓｆｅｔおよびその製造方法
JP4192281B2 (ja) * 1997-11-28 2008-12-10 株式会社デンソー 炭化珪素半導体装置
JP4296633B2 (ja) 1998-05-20 2009-07-15 株式会社デンソー 炭化珪素半導体装置の製造方法
JP4192353B2 (ja) * 1999-09-21 2008-12-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP3551909B2 (ja) 1999-11-18 2004-08-11 株式会社デンソー 炭化珪素半導体装置の製造方法
JP3534056B2 (ja) * 2000-08-31 2004-06-07 日産自動車株式会社 炭化珪素半導体装置の製造方法
US6495419B1 (en) * 2000-09-27 2002-12-17 Lsi Logic Corporation Nonvolatile memory in CMOS process flow
US6753534B2 (en) * 2000-12-08 2004-06-22 Nikon Corporation Positioning stage with stationary and movable magnet tracks

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10308510A (ja) * 1997-03-05 1998-11-17 Denso Corp 炭化珪素半導体装置及びその製造方法
JP2001094095A (ja) * 1999-09-21 2001-04-06 Denso Corp 炭化珪素半導体装置及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Crofton et al: The physics of ohmic contacts to SiC.. In: Physica Status Solidi, 1997, 581 - 603. *

Also Published As

Publication number Publication date
US7535025B2 (en) 2009-05-19
JP3559971B2 (ja) 2004-09-02
JP2003243654A (ja) 2003-08-29
US20050093000A1 (en) 2005-05-05
US20030107041A1 (en) 2003-06-12
DE10257902A1 (de) 2003-07-10
US6833562B2 (en) 2004-12-21

Similar Documents

Publication Publication Date Title
DE10257902B4 (de) Siliziumkarbid-Halbleiterbauteil und sein Herstellverfahren
DE112013006715B4 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112015004093B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE102016105610B4 (de) Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung
DE112005000775B4 (de) Halbleiter-auf-Isolator-Substrat und daraus hergestellte Bauelemente
DE112015003970B4 (de) Halbleitervorrichtung und Herstellungsverfahren
EP0809860B1 (de) Verfahren zur Herstellung einer SCHICHTSTRUKTUR MIT EINER SILICID-SCHICHT
DE112012002603B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102007063270B4 (de) Verfahren zur Verringerung zur Erzeugung von Ladungseinfangstellen in Gatedielektrika in MOS-Transistoren durch Ausführen einer Wasserstoffbehandlung
DE102008054075B4 (de) Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
DE102013007685A1 (de) Siliziumkarbid-halbleiterbauelement und verfahren zu dessen herstellung
DE102013101113A1 (de) Vorrichtung und Verfahren für einen Leistungs-MOS-Transistor
DE2754229A1 (de) Leistungsbauelement vom mosfet-typ und zugehoeriges herstellungsverfahren
DE2734694A1 (de) Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung
DE10393777T5 (de) Halbleitervorrichtung und elektrischer Leistungswandler, Ansteuerungsinverter, Mehrzweckinverter und Höchstleistungs-Hochfrequenz-Kommunikationsgerät unter Verwendung der Halbleitervorrichtung
DE102009015715A1 (de) Bewahren der Integrität eines Gatestapels mit großem ε durch einen Versatzabstandshalter, der zum Bestimmen eines Abstandes einer verformungsinduzierenden Halbleiterlegierung verwendet wird
DE102008016426B4 (de) Verfahren zum Erzeugen einer Zugverformung durch Anwenden von Verspannungsgedächtnistechniken in unmittelbarer Nähe zu der Gateelektrode
DE102010064291B4 (de) Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen mit großem ε mit einem polykristallinen Halbleitermaterial und eingebetteten verformungsinduzierenden Halbleiterlegierungen
DE102011080438B3 (de) Herstellverfahren für einen N-Kanaltransistor mit einer Metallgateelektrodenstruktur mit großem ε und einem reduzierten Reihenwiderstand durch epitaktisch hergestelltes Halbleitermaterial in den Drain- und Sourcebereichen und N-Kanaltransistor
DE102005036551A1 (de) Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren davon
DE19900610A1 (de) Leistungshalbleiterbauelement mit halbisolierendem polykristallinem Silicium und Herstellungsverfahren hierfür
DE19507816C2 (de) Halbleitervorrichtungen mit einem Elementisolationsoxidfilm und einer Stickstoffatome beinhaltenden Grenzschicht und ein Verfahren zur Herstellung einer solchen Halbleitervorrichtung
EP1139432A2 (de) Schottky-Diode
WO2011051500A1 (de) Verfahren zur herstellung von halbleiterscheiben für die integration von silizium-bauelementen mit hemts sowie eine entsprechende halbleiterschichtanordnung
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: NISSAN MOTOR CO., LTD., YOKOHAMA-SHI, JP

Free format text: FORMER OWNER: NISSAN MOTOR CO., LTD., NATIONAL INSTITUTE OF ADVANCED, , JP

Owner name: NISSAN MOTOR CO., LTD., YOKOHAMA-SHI, JP

Free format text: FORMER OWNERS: NISSAN MOTOR CO., LTD., YOKOHAMA-SHI, KANAGAWA-KEN, JP; NATIONAL INSTITUTE OF ADVANCED INDUSTRIAL SCIENCE AND TECHNOLOGY, TOKIO/TOKYO, JP

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee