JP2003243654A - 炭化珪素半導体装置およびその製造方法 - Google Patents
炭化珪素半導体装置およびその製造方法Info
- Publication number
- JP2003243654A JP2003243654A JP2002122215A JP2002122215A JP2003243654A JP 2003243654 A JP2003243654 A JP 2003243654A JP 2002122215 A JP2002122215 A JP 2002122215A JP 2002122215 A JP2002122215 A JP 2002122215A JP 2003243654 A JP2003243654 A JP 2003243654A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- silicon carbide
- gate electrode
- gate
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 345
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 207
- 238000000034 method Methods 0.000 title claims abstract description 103
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 94
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 470
- 238000010438 heat treatment Methods 0.000 claims abstract description 163
- 229910052751 metal Inorganic materials 0.000 claims abstract description 154
- 239000002184 metal Substances 0.000 claims abstract description 153
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 144
- 230000003647 oxidation Effects 0.000 claims abstract description 121
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 121
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 27
- 239000010410 layer Substances 0.000 claims description 242
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 122
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 119
- 239000011229 interlayer Substances 0.000 claims description 95
- 239000003990 capacitor Substances 0.000 claims description 74
- 238000000137 annealing Methods 0.000 claims description 67
- 238000005530 etching Methods 0.000 claims description 54
- 229920002120 photoresistant polymer Polymers 0.000 claims description 50
- 230000001052 transient effect Effects 0.000 claims description 48
- 230000001590 oxidative effect Effects 0.000 claims description 43
- 239000013078 crystal Substances 0.000 claims description 37
- 239000012535 impurity Substances 0.000 claims description 33
- 238000004140 cleaning Methods 0.000 claims description 32
- 239000002344 surface layer Substances 0.000 claims description 31
- 230000007547 defect Effects 0.000 claims description 21
- 239000007772 electrode material Substances 0.000 claims description 21
- 229910021642 ultra pure water Inorganic materials 0.000 claims description 20
- 239000012498 ultrapure water Substances 0.000 claims description 20
- 238000011282 treatment Methods 0.000 claims description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 238000010306 acid treatment Methods 0.000 claims description 11
- 238000000206 photolithography Methods 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 2
- 238000000605 extraction Methods 0.000 claims 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims 1
- 238000003763 carbonization Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 29
- 230000008569 process Effects 0.000 abstract description 26
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 239000000243 solution Substances 0.000 description 87
- 238000001312 dry etching Methods 0.000 description 45
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 42
- 230000000694 effects Effects 0.000 description 41
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 34
- 239000000463 material Substances 0.000 description 34
- 239000001301 oxygen Substances 0.000 description 34
- 229910052760 oxygen Inorganic materials 0.000 description 34
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 30
- 238000001020 plasma etching Methods 0.000 description 29
- 229910004298 SiO 2 Inorganic materials 0.000 description 26
- 239000012298 atmosphere Substances 0.000 description 26
- 230000006866 deterioration Effects 0.000 description 25
- 230000006378 damage Effects 0.000 description 23
- 210000004027 cell Anatomy 0.000 description 22
- 229910052757 nitrogen Inorganic materials 0.000 description 21
- 238000007740 vapor deposition Methods 0.000 description 20
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 17
- 239000007789 gas Substances 0.000 description 17
- 230000002829 reductive effect Effects 0.000 description 17
- 229910000077 silane Inorganic materials 0.000 description 17
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 15
- 230000001965 increasing effect Effects 0.000 description 15
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 14
- 238000000227 grinding Methods 0.000 description 13
- 230000002093 peripheral effect Effects 0.000 description 13
- 239000000126 substance Substances 0.000 description 13
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 12
- 229910052698 phosphorus Inorganic materials 0.000 description 12
- 239000011574 phosphorus Substances 0.000 description 12
- 239000002994 raw material Substances 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000005275 alloying Methods 0.000 description 10
- 238000011109 contamination Methods 0.000 description 10
- 230000002411 adverse Effects 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 9
- 238000001039 wet etching Methods 0.000 description 9
- 238000009413 insulation Methods 0.000 description 8
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 7
- 238000001755 magnetron sputter deposition Methods 0.000 description 7
- 125000004430 oxygen atom Chemical group O* 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 230000006872 improvement Effects 0.000 description 6
- 238000010849 ion bombardment Methods 0.000 description 6
- 239000012528 membrane Substances 0.000 description 6
- 230000035939 shock Effects 0.000 description 6
- 230000008646 thermal stress Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- UMJCQALJEQDLSB-UHFFFAOYSA-N chloric acid phosphane Chemical compound O[Cl](=O)=O.O[Cl](=O)=O.O[Cl](=O)=O.P UMJCQALJEQDLSB-UHFFFAOYSA-N 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 4
- 239000002253 acid Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000000407 epitaxy Methods 0.000 description 4
- 229930195733 hydrocarbon Natural products 0.000 description 4
- 150000002430 hydrocarbons Chemical class 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- 241000894007 species Species 0.000 description 4
- 230000035882 stress Effects 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- 238000009279 wet oxidation reaction Methods 0.000 description 4
- 229910017855 NH 4 F Inorganic materials 0.000 description 3
- 229910018540 Si C Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 3
- 238000007598 dipping method Methods 0.000 description 3
- 230000001747 exhibiting effect Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 239000011259 mixed solution Substances 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000005368 silicate glass Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 239000004215 Carbon black (E152) Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000001294 propane Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 241000233855 Orchidaceae Species 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 210000004899 c-terminal region Anatomy 0.000 description 1
- XTEGARKTQYYJKE-UHFFFAOYSA-N chloric acid Chemical compound OCl(=O)=O XTEGARKTQYYJKE-UHFFFAOYSA-N 0.000 description 1
- 229940005991 chloric acid Drugs 0.000 description 1
- 239000003245 coal Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors with potential-jump barrier or surface barrier
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
Abstract
(57)【要約】
【課題】単結晶炭化珪素に対する金属コンタクト形成時
の急速高温加熱処理に起因するゲート絶縁膜ならびにＭ
ＯＳ界面特性の劣化を、オーミック接触の接触抵抗の増
大を招くことなく解決する。 【解決手段】ゲート電極８以外の電極で、単結晶炭化珪
素基板１とコンタクトされ、ゲート絶縁膜７が単結晶炭
化珪素基板（エピタキシャル層２）とフィールド絶縁膜
３（図１７ではゲート電極２０４を熱酸化して形成した
絶縁膜２０５、２０６およびゲート絶縁膜２０３の周辺
部分）とゲート電極８とによって全周囲を囲まれた後
に、ゲート絶縁膜７を形成した熱酸化温度よりも低い温
度であって、かつ、単結晶炭化珪素と金属とのコンタク
ト・アニールに十分な温度（例えば９００℃以上）で加
熱処理を施された金属電極（裏面電極１０）を備えた炭
化珪素半導体装置。
の急速高温加熱処理に起因するゲート絶縁膜ならびにＭ
ＯＳ界面特性の劣化を、オーミック接触の接触抵抗の増
大を招くことなく解決する。 【解決手段】ゲート電極８以外の電極で、単結晶炭化珪
素基板１とコンタクトされ、ゲート絶縁膜７が単結晶炭
化珪素基板（エピタキシャル層２）とフィールド絶縁膜
３（図１７ではゲート電極２０４を熱酸化して形成した
絶縁膜２０５、２０６およびゲート絶縁膜２０３の周辺
部分）とゲート電極８とによって全周囲を囲まれた後
に、ゲート絶縁膜７を形成した熱酸化温度よりも低い温
度であって、かつ、単結晶炭化珪素と金属とのコンタク
ト・アニールに十分な温度（例えば９００℃以上）で加
熱処理を施された金属電極（裏面電極１０）を備えた炭
化珪素半導体装置。
Description
【０００１】
【発明の属する技術分野】本発明は、炭化珪素（Ｓｉ
Ｃ）基板を使用した半導体装置およびその製造方法に関
するものである。
Ｃ）基板を使用した半導体装置およびその製造方法に関
するものである。
【０００２】
【従来の技術】炭化珪素半導体（以下ＳｉＣと略記）
は、ｐｎ接合の形成が可能で、珪素（Ｓｉ）や砒化ガリ
ウム（ＧａＡｓ）等の他の半導体に比べて禁制帯幅が広
く、３Ｃ−ＳｉＣで２.２３ｅＶ、６Ｈ−ＳｉＣで２.９
３ｅＶ、４Ｈ−ＳｉＣで３.２６ｅＶの値が報告されて
いる。よく知られているように、パワーデバイスのオン
抵抗と逆方向耐電圧、およびオン抵抗とスイッチング周
波数との間には、原理的に禁制帯幅で規定されるトレー
ドオフ関係があるから、現行Ｓｉパワーデバイスで、Ｓ
ｉの禁制帯で決まる限界を超えて高性能を得ることは困
難である。しかし、禁制帯幅の広いＳｉＣでパワーデバ
イスを構成すれば、従来のトレードオフ関係が大きく緩
和されるので、オン抵抗、逆方向耐電圧、スイッチング
速度を著しく、あるいは、同時に向上させたデバイスが
達成できる。さらにＳｉＣは熱的、化学的、機械的に安
定で、しかも、放射線耐性にも優れているので、高周波
デバイスやパワーデバイスはもちろんのこと、高温、腐
食、放射線照射等の過酷な条件でも動作する耐環境性半
導体装置としても実現が期待されている。ＳｉＣデバイ
スの中でも特に、ＭＯＳキャパシタや大電流を制御する
ＳｉＣパワーＭＯＳＦＥＴ（金属−酸化物−半導体構造
電界効果トランジスタ）やＩＧＢＴ（Insulated Gate B
ipolar Transister：絶縁ゲートバイポーラトランジス
タ）においては、熱損失増大や動作速度低下の原因とな
るソース／ドレイン（ｎ型極性）の接触抵抗を無視でき
るレベルまで低減するとともに高信頼・高性能のゲート
絶縁膜ならびにＭＯＳ界面特性を実現することが実用化
に向けた重要な課題である。ＳｉＣ単結晶に低接触抵抗
を得る公知技術は、接触金属膜を蒸着などでＳｉＣ上に
形成した後、真空または不活性ガス雰囲気で９５０℃以
上の高温で数分間の急速高温加熱処理（いわゆるコンタ
クト・アニール）を行い、ＳｉＣと接触金属との間に反
応層を形成して、接触電極とする方法である。６Ｈ−Ｓ
ｉＣ基板では、ｎ型領域にＮｉ膜を、ｐ型領域にＡｌ−
Ｔｉ合金膜を用いて、それぞれ１０− ７Ωcm２台(J. Cr
ofton et al., Journal of Applied Physics, 77, p. 1
317 (1995))、１０−６Ωcm２台(J. Crofton et al., S
olid-State Electronics, 41,p. 1725 (1997))の極めて
低い実用レベルの接触抵抗が得られている。また、最近
になって４Ｈ−ＳｉＣ基板でも薄いＮｉとＴｉ／Ａｌ積
層膜を用いて、それぞれｎ型、ｐ型領域に１０−７Ωcm
２台の低い接触抵抗が得られている。
は、ｐｎ接合の形成が可能で、珪素（Ｓｉ）や砒化ガリ
ウム（ＧａＡｓ）等の他の半導体に比べて禁制帯幅が広
く、３Ｃ−ＳｉＣで２.２３ｅＶ、６Ｈ−ＳｉＣで２.９
３ｅＶ、４Ｈ−ＳｉＣで３.２６ｅＶの値が報告されて
いる。よく知られているように、パワーデバイスのオン
抵抗と逆方向耐電圧、およびオン抵抗とスイッチング周
波数との間には、原理的に禁制帯幅で規定されるトレー
ドオフ関係があるから、現行Ｓｉパワーデバイスで、Ｓ
ｉの禁制帯で決まる限界を超えて高性能を得ることは困
難である。しかし、禁制帯幅の広いＳｉＣでパワーデバ
イスを構成すれば、従来のトレードオフ関係が大きく緩
和されるので、オン抵抗、逆方向耐電圧、スイッチング
速度を著しく、あるいは、同時に向上させたデバイスが
達成できる。さらにＳｉＣは熱的、化学的、機械的に安
定で、しかも、放射線耐性にも優れているので、高周波
デバイスやパワーデバイスはもちろんのこと、高温、腐
食、放射線照射等の過酷な条件でも動作する耐環境性半
導体装置としても実現が期待されている。ＳｉＣデバイ
スの中でも特に、ＭＯＳキャパシタや大電流を制御する
ＳｉＣパワーＭＯＳＦＥＴ（金属−酸化物−半導体構造
電界効果トランジスタ）やＩＧＢＴ（Insulated Gate B
ipolar Transister：絶縁ゲートバイポーラトランジス
タ）においては、熱損失増大や動作速度低下の原因とな
るソース／ドレイン（ｎ型極性）の接触抵抗を無視でき
るレベルまで低減するとともに高信頼・高性能のゲート
絶縁膜ならびにＭＯＳ界面特性を実現することが実用化
に向けた重要な課題である。ＳｉＣ単結晶に低接触抵抗
を得る公知技術は、接触金属膜を蒸着などでＳｉＣ上に
形成した後、真空または不活性ガス雰囲気で９５０℃以
上の高温で数分間の急速高温加熱処理（いわゆるコンタ
クト・アニール）を行い、ＳｉＣと接触金属との間に反
応層を形成して、接触電極とする方法である。６Ｈ−Ｓ
ｉＣ基板では、ｎ型領域にＮｉ膜を、ｐ型領域にＡｌ−
Ｔｉ合金膜を用いて、それぞれ１０− ７Ωcm２台(J. Cr
ofton et al., Journal of Applied Physics, 77, p. 1
317 (1995))、１０−６Ωcm２台(J. Crofton et al., S
olid-State Electronics, 41,p. 1725 (1997))の極めて
低い実用レベルの接触抵抗が得られている。また、最近
になって４Ｈ−ＳｉＣ基板でも薄いＮｉとＴｉ／Ａｌ積
層膜を用いて、それぞれｎ型、ｐ型領域に１０−７Ωcm
２台の低い接触抵抗が得られている。
【０００３】
【発明が解決しようとする課題】上記のような公知の急
速高温加熱処理（コンタクト・アニール）を実際のデバ
イスに単純に適用すると、ゲート絶縁膜の信頼性やＭＯ
Ｓ界面特性に致命的な影響を与えることが分ってきた。
例えば１９９９年発表の論文〔T. Takami et al.,Exten
ded Abstracts of Symposium on Future Electron Devi
ces 2000 (Tokyo),FED-169, p.127, (1999).〕では、ｎ
型エピタキシャル成長層を有するｎ型４Ｈ−ＳｉＣ基板
に形成した約４８ｎｍ厚の熱酸化膜に、真空中で１００
０℃、１分間の急速高温加熱処理（with ＲＴＡ）を施
した後、Ａｌ電極を形成してＭＯＳキャパシタを作成し
た。そして、電流−電圧（Ｉ−Ｖ）特性（図１４）と高
周波容量−バイアス電圧（Ｃ−Ｖ）特性（図１５）を評
価したところ、急速高温加熱処理（without ＲＴＡ）を
加えない試料に比べて、本来４０Ｖ程度あるべきゲー
ト絶縁膜の耐圧（＝絶縁破壊電圧）が１／８の５Ｖ以下
に急落する（図１４上グラフ）、ゲート絶縁膜のリー
ク電流が著しく増大する（同グラフ）、フラットバン
ド電圧が通常の０Ｖ付近から１５Ｖ以上正方向にシフト
する（図１５）、と具体的なデータを示し問題の深刻さ
を指摘している。このほかにも同様な指摘が多数報告さ
れている。同じ構造を有するパワーＭＯＳＦＥＴやＩＧ
ＢＴでもこの問題は同様に重大であることは言うまでも
ない。このような問題の解決策として容易に思いつくの
は、加熱処理（コンタクト・アニール）温度を下げる、
たとえば８５０℃あるいはこれ以下に下げる方法であ
る。しかし、この方法ではソース／ドレインなどの接触
抵抗を急増させるという、パワーデバイスでは特に嫌う
別の弊害を招来させるので、根本的な対策とは到底言え
るものではない。
速高温加熱処理（コンタクト・アニール）を実際のデバ
イスに単純に適用すると、ゲート絶縁膜の信頼性やＭＯ
Ｓ界面特性に致命的な影響を与えることが分ってきた。
例えば１９９９年発表の論文〔T. Takami et al.,Exten
ded Abstracts of Symposium on Future Electron Devi
ces 2000 (Tokyo),FED-169, p.127, (1999).〕では、ｎ
型エピタキシャル成長層を有するｎ型４Ｈ−ＳｉＣ基板
に形成した約４８ｎｍ厚の熱酸化膜に、真空中で１００
０℃、１分間の急速高温加熱処理（with ＲＴＡ）を施
した後、Ａｌ電極を形成してＭＯＳキャパシタを作成し
た。そして、電流−電圧（Ｉ−Ｖ）特性（図１４）と高
周波容量−バイアス電圧（Ｃ−Ｖ）特性（図１５）を評
価したところ、急速高温加熱処理（without ＲＴＡ）を
加えない試料に比べて、本来４０Ｖ程度あるべきゲー
ト絶縁膜の耐圧（＝絶縁破壊電圧）が１／８の５Ｖ以下
に急落する（図１４上グラフ）、ゲート絶縁膜のリー
ク電流が著しく増大する（同グラフ）、フラットバン
ド電圧が通常の０Ｖ付近から１５Ｖ以上正方向にシフト
する（図１５）、と具体的なデータを示し問題の深刻さ
を指摘している。このほかにも同様な指摘が多数報告さ
れている。同じ構造を有するパワーＭＯＳＦＥＴやＩＧ
ＢＴでもこの問題は同様に重大であることは言うまでも
ない。このような問題の解決策として容易に思いつくの
は、加熱処理（コンタクト・アニール）温度を下げる、
たとえば８５０℃あるいはこれ以下に下げる方法であ
る。しかし、この方法ではソース／ドレインなどの接触
抵抗を急増させるという、パワーデバイスでは特に嫌う
別の弊害を招来させるので、根本的な対策とは到底言え
るものではない。
【０００４】本発明は、上記のごとき従来技術の問題を
解決するためになされたものであり、単結晶炭化珪素に
対するコンタクト形成時の急速高温加熱処理に起因する
ゲート絶縁膜ならびにＭＯＳ界面特性の劣化を、オーミ
ック接触の接触抵抗の増大を招くことなく解決すること
を目的とする。
解決するためになされたものであり、単結晶炭化珪素に
対するコンタクト形成時の急速高温加熱処理に起因する
ゲート絶縁膜ならびにＭＯＳ界面特性の劣化を、オーミ
ック接触の接触抵抗の増大を招くことなく解決すること
を目的とする。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
め、本発明においては特許請求の範囲に記載するように
構成している。すなわち、請求項１は、本発明の基本的
な構成を示したものであり、ゲート絶縁膜を、前記ゲー
ト絶縁膜と反応しない電極部材と、前記ゲート絶縁膜と
反応しない絶縁膜と、単結晶炭化珪素基板とで被った後
に、加熱処理を行って形成した炭化珪素半導体装置であ
る。
め、本発明においては特許請求の範囲に記載するように
構成している。すなわち、請求項１は、本発明の基本的
な構成を示したものであり、ゲート絶縁膜を、前記ゲー
ト絶縁膜と反応しない電極部材と、前記ゲート絶縁膜と
反応しない絶縁膜と、単結晶炭化珪素基板とで被った後
に、加熱処理を行って形成した炭化珪素半導体装置であ
る。
【０００６】請求項２は、請求項１におけるゲート絶縁
膜と反応しない絶縁膜としてフィールド絶縁膜を用いた
ものであり、ゲート絶縁膜を、前記ゲート絶縁膜と反応
しない電極部材と、前記ゲート絶縁膜と反応しないフィ
ールド絶縁膜と、単結晶炭化珪素基板とで被った後に、
加熱処理を行って形成した炭化珪素半導体装置である。
膜と反応しない絶縁膜としてフィールド絶縁膜を用いた
ものであり、ゲート絶縁膜を、前記ゲート絶縁膜と反応
しない電極部材と、前記ゲート絶縁膜と反応しないフィ
ールド絶縁膜と、単結晶炭化珪素基板とで被った後に、
加熱処理を行って形成した炭化珪素半導体装置である。
【０００７】また、請求項３は、本発明の基本となる
「ゲート電極−ゲート絶縁膜−単結晶炭化珪素」構造の
構成を示すものであり、ゲート電極以外の電極で、単結
晶炭化珪素基板とコンタクトされ、ゲート絶縁膜が単結
晶炭化珪素基板とフィールド絶縁膜とゲート電極とによ
って全周囲を囲まれた後に、ゲート絶縁膜を形成した熱
酸化温度よりも低い温度であって、かつ、単結晶炭化珪
素と金属とのコンタクト・アニールに十分な温度で、加
熱処理を施された金属電極を備えたことを特徴とするも
のである。なお、「単結晶炭化珪素基板」とは、その表
面に形成されたエピタキシャル層等も含む表現である。
「ゲート電極−ゲート絶縁膜−単結晶炭化珪素」構造の
構成を示すものであり、ゲート電極以外の電極で、単結
晶炭化珪素基板とコンタクトされ、ゲート絶縁膜が単結
晶炭化珪素基板とフィールド絶縁膜とゲート電極とによ
って全周囲を囲まれた後に、ゲート絶縁膜を形成した熱
酸化温度よりも低い温度であって、かつ、単結晶炭化珪
素と金属とのコンタクト・アニールに十分な温度で、加
熱処理を施された金属電極を備えたことを特徴とするも
のである。なお、「単結晶炭化珪素基板」とは、その表
面に形成されたエピタキシャル層等も含む表現である。
【０００８】また、請求項４は、請求項３の構成をＭＯ
Ｓキャパシタに適用した構成を示すものである。また、
請求項５は、請求項３の構成をＭＯＳＦＥＴに適用した
構成を示すものである。また、請求項６は、請求項３の
構成をＩＧＢＴに適用した構成を示すものである。ま
た、請求項７においては、ゲート電極を、多結晶シリコ
ンまたは多結晶シリコンをシリサイド化させたシリサイ
ドを用いて形成している。
Ｓキャパシタに適用した構成を示すものである。また、
請求項５は、請求項３の構成をＭＯＳＦＥＴに適用した
構成を示すものである。また、請求項６は、請求項３の
構成をＩＧＢＴに適用した構成を示すものである。ま
た、請求項７においては、ゲート電極を、多結晶シリコ
ンまたは多結晶シリコンをシリサイド化させたシリサイ
ドを用いて形成している。
【０００９】また、請求項８においては、フィールド絶
縁膜は、単結晶炭化珪素基板の熱酸化膜として形成した
下部絶縁膜と、熱酸化以外の方法で形成した、下部絶縁
膜よりも厚い上部絶縁膜との積層で構成している。
縁膜は、単結晶炭化珪素基板の熱酸化膜として形成した
下部絶縁膜と、熱酸化以外の方法で形成した、下部絶縁
膜よりも厚い上部絶縁膜との積層で構成している。
【００１０】また、請求項９においては、金属配線を、
加熱処理が行われた後に形成するように構成している。
また、請求項１０に記載のように、加熱処理は、数分以
内に９００℃以上に加熱する急速高温加熱処理である。
また、請求項１１に記載のように、加熱処理は、金属電
極を単結晶炭化珪素へ接続するためのコンタクト・アニ
ール処理である。
加熱処理が行われた後に形成するように構成している。
また、請求項１０に記載のように、加熱処理は、数分以
内に９００℃以上に加熱する急速高温加熱処理である。
また、請求項１１に記載のように、加熱処理は、金属電
極を単結晶炭化珪素へ接続するためのコンタクト・アニ
ール処理である。
【００１１】また、請求項１２は、炭化珪素半導体装置
の製造方法を示し、前記請求項３に記載の炭化珪素半導
体装置を製造する方法に相当する。この製造方法におい
ては、フィールド絶縁膜、ゲート絶縁膜およびゲート電
極を形成する工程の後に、ゲート絶縁膜を形成した熱酸
化温度よりも低い温度であって、かつ、単結晶炭化珪素
と金属とのコンタクト・アニールに十分な温度で、加熱
処理を行う工程を有することを特徴としている。
の製造方法を示し、前記請求項３に記載の炭化珪素半導
体装置を製造する方法に相当する。この製造方法におい
ては、フィールド絶縁膜、ゲート絶縁膜およびゲート電
極を形成する工程の後に、ゲート絶縁膜を形成した熱酸
化温度よりも低い温度であって、かつ、単結晶炭化珪素
と金属とのコンタクト・アニールに十分な温度で、加熱
処理を行う工程を有することを特徴としている。
【００１２】また、請求項１３においては、ゲート絶縁
膜が形成される以前の段階において、単結晶炭化珪素基
板表層の汚染層および結晶欠陥層を除去する工程を有す
るように構成している。また、請求項１４においては、
ゲート絶縁膜を形成する工程の直前に、フッ酸処理を含
まない酸処理洗浄と、これに連続して緩衝フッ酸溶液ま
たは希フッ酸に５〜１０秒間浸漬する酸処理を行う前処
理工程を備えるように構成している。また、請求項１５
に記載のように、加熱処理は、数分以内に９００℃以上
に加熱する急速高温加熱処理であり、かつ、前記ゲート
絶縁膜を形成した熱酸化温度を越えない温度で行うよう
に構成している。
膜が形成される以前の段階において、単結晶炭化珪素基
板表層の汚染層および結晶欠陥層を除去する工程を有す
るように構成している。また、請求項１４においては、
ゲート絶縁膜を形成する工程の直前に、フッ酸処理を含
まない酸処理洗浄と、これに連続して緩衝フッ酸溶液ま
たは希フッ酸に５〜１０秒間浸漬する酸処理を行う前処
理工程を備えるように構成している。また、請求項１５
に記載のように、加熱処理は、数分以内に９００℃以上
に加熱する急速高温加熱処理であり、かつ、前記ゲート
絶縁膜を形成した熱酸化温度を越えない温度で行うよう
に構成している。
【００１３】また、請求項１６に記載のように、加熱処
理は、金属電極を前記単結晶炭化珪素基板へ接続するた
めのコンタクト・アニール処理である。また、請求項１
７においては、加熱処理は、フィールド絶縁膜、ゲート
絶縁膜およびゲート電極の形成後であって、かつ、ゲー
ト電極およびその他の電極を外部へ接続するための金属
配線を形成する前に、行われるように構成している。ま
た、請求項１８は、本発明の製造方法の具体的な例を示
し、請求項４に記載する炭化珪素半導体装置の製造方法
に相当する。
理は、金属電極を前記単結晶炭化珪素基板へ接続するた
めのコンタクト・アニール処理である。また、請求項１
７においては、加熱処理は、フィールド絶縁膜、ゲート
絶縁膜およびゲート電極の形成後であって、かつ、ゲー
ト電極およびその他の電極を外部へ接続するための金属
配線を形成する前に、行われるように構成している。ま
た、請求項１８は、本発明の製造方法の具体的な例を示
し、請求項４に記載する炭化珪素半導体装置の製造方法
に相当する。
【００１４】さらに、請求項１９は、請求項１における
ゲート絶縁膜と反応しない絶縁膜として、ゲート電極の
一部を熱酸化して形成した絶縁膜および単結晶炭化珪素
基板を熱酸化して形成した絶縁膜（ゲート絶縁膜の外縁
部分）を用いたものであり、ゲート絶縁膜を、ゲート絶
縁膜と反応しないゲート電極と、前記ゲート電極の一部
を熱酸化して形成した絶縁膜と、単結晶炭化珪素基板
と、単結晶炭化珪素基板を熱酸化して形成した絶縁膜と
で被った後に、加熱処理を行ったことを特徴とする炭化
珪素半導体装置である。
ゲート絶縁膜と反応しない絶縁膜として、ゲート電極の
一部を熱酸化して形成した絶縁膜および単結晶炭化珪素
基板を熱酸化して形成した絶縁膜（ゲート絶縁膜の外縁
部分）を用いたものであり、ゲート絶縁膜を、ゲート絶
縁膜と反応しないゲート電極と、前記ゲート電極の一部
を熱酸化して形成した絶縁膜と、単結晶炭化珪素基板
と、単結晶炭化珪素基板を熱酸化して形成した絶縁膜と
で被った後に、加熱処理を行ったことを特徴とする炭化
珪素半導体装置である。
【００１５】また、請求項２０は、請求項１９のより具
体的な構成を示すものであり、ゲート絶縁膜が、単結晶
炭化珪素基板と単結晶炭化珪素基板上に形成した絶縁膜
とゲート電極とゲート電極側面絶縁膜とによって全周囲
を囲まれた後に、ゲート絶縁膜を形成した熱酸化温度よ
りも低い温度であって、かつ、単結晶炭化珪素と金属と
のコンタクト・アニールに十分な温度で加熱処理を行う
構成を示している。
体的な構成を示すものであり、ゲート絶縁膜が、単結晶
炭化珪素基板と単結晶炭化珪素基板上に形成した絶縁膜
とゲート電極とゲート電極側面絶縁膜とによって全周囲
を囲まれた後に、ゲート絶縁膜を形成した熱酸化温度よ
りも低い温度であって、かつ、単結晶炭化珪素と金属と
のコンタクト・アニールに十分な温度で加熱処理を行う
構成を示している。
【００１６】また、請求項２１は、請求項２０の構成を
ＭＯＳキャパシタに適用した構成を示すものである。ま
た、請求項２２は、請求項２０の構成をＭＯＳＦＥＴに
適用した構成を示すものである。また、請求項２３は、
請求項２０の構成をＩＧＢＴに適用した構成を示すもの
である。また、請求項２４は、請求項２０〜請求項２３
の構造の製造方法を示すものであり、ゲート電極部材を
熱酸化することによって、その側面にゲート電極側面絶
縁膜を形成する工程を有している。
ＭＯＳキャパシタに適用した構成を示すものである。ま
た、請求項２２は、請求項２０の構成をＭＯＳＦＥＴに
適用した構成を示すものである。また、請求項２３は、
請求項２０の構成をＩＧＢＴに適用した構成を示すもの
である。また、請求項２４は、請求項２０〜請求項２３
の構造の製造方法を示すものであり、ゲート電極部材を
熱酸化することによって、その側面にゲート電極側面絶
縁膜を形成する工程を有している。
【００１７】さらに、請求項２５は、請求項２０〜請求
項２３の構造の他の製造方法を示すものであり、ゲート
電極部材を熱酸化する前に、ゲート電極上面に一過性の
窒化シリコン膜を形成する工程を備えている。
項２３の構造の他の製造方法を示すものであり、ゲート
電極部材を熱酸化する前に、ゲート電極上面に一過性の
窒化シリコン膜を形成する工程を備えている。
【００１８】請求項２６は、請求項１９の他の具体的な
構成を示すものであり、ゲート絶縁膜が、単結晶炭化珪
素基板とフィールド絶縁膜と熱処理された絶縁膜とゲー
ト電極とゲート電極側面絶縁膜とによって全周囲を囲ま
れた後に、絶縁膜の熱処理温度よりも低い温度であっ
て、かつ、単結晶炭化珪素と金属とのコンタクト・アニ
ールに十分な温度で加熱処理を行う構成を示している。
構成を示すものであり、ゲート絶縁膜が、単結晶炭化珪
素基板とフィールド絶縁膜と熱処理された絶縁膜とゲー
ト電極とゲート電極側面絶縁膜とによって全周囲を囲ま
れた後に、絶縁膜の熱処理温度よりも低い温度であっ
て、かつ、単結晶炭化珪素と金属とのコンタクト・アニ
ールに十分な温度で加熱処理を行う構成を示している。
【００１９】また、請求項２７は、請求項２６の構成を
ＭＯＳキャパシタに適用した構成を示すものである。ま
た、請求項２８は、請求項２６の構成をＭＯＳＦＥＴに
適用した構成を示すものである。また、請求項２９は、
請求項２６の構成をＩＧＢＴに適用した構成を示すもの
である。また、請求項３０は、請求項２６〜請求項２９
の構造の製造方法を示すものである。
ＭＯＳキャパシタに適用した構成を示すものである。ま
た、請求項２８は、請求項２６の構成をＭＯＳＦＥＴに
適用した構成を示すものである。また、請求項２９は、
請求項２６の構成をＩＧＢＴに適用した構成を示すもの
である。また、請求項３０は、請求項２６〜請求項２９
の構造の製造方法を示すものである。
【００２０】さらに、請求項３１は、請求項２６〜請求
項２９の構造の他の製造方法を示すものであり、ゲート
電極部材を熱酸化する前に、ゲート電極上面に一過性の
窒化シリコン膜を形成する工程を備えている。
項２９の構造の他の製造方法を示すものであり、ゲート
電極部材を熱酸化する前に、ゲート電極上面に一過性の
窒化シリコン膜を形成する工程を備えている。
【００２１】
【発明の効果】請求項１乃至請求項３に記載の発明によ
れば、ゲート電極以外の電極で、単結晶炭化珪素基板と
コンタクトされる金属電極（ソース電極、エミッタ電極
或いは裏面に設けるドレイン電極やコレクタ電極）とし
て、ゲート絶縁膜が単結晶炭化珪素基板と、ゲート絶縁
膜と反応しない絶縁膜（請求項２、３ではフィールド絶
縁膜）と、ゲート電極とによって全周囲を囲まれた後
に、ゲート絶縁膜を形成した熱酸化温度よりも低い温度
であって、かつ、単結晶炭化珪素と金属とのコンタクト
・アニールに十分な温度で加熱処理を施された金属電極
を用いる構成としたことにより、高温の加熱処理時に
は、ゲート絶縁膜が熱的に安定な（反応しない）ゲート
電極（多結晶シリコン）、ＳｉＯ２、ＳｉＣに上下左右
から完全に取り囲まれるため、急速加熱処理装置の内壁
やＳｉＣ基板自身のコンタクトから飛来してゲート絶縁
膜に付着した金属物質が高温処理でゲート絶縁膜に侵入
するという弊害と、急速加熱処理が８００℃以上の高真
空中で行われる場合にＳｉＯ２ゲート絶縁膜が不均一に
分解して変質するという弊害と、を極めて効果的に防止
することができる。また、ゲート絶縁膜を熱酸化で形成
する際の温度をコンタクト・アニールの温度よりも高く
していることにより、急速加熱処理でゲート絶縁膜に生
じる収縮に伴う熱ストレスを穏やかな熱処理条件で事前
に開放することができる。そのため、後記図４、図５で
詳述するように、急速高温加熱処理による熱ストレス起
因で生じるゲート絶縁膜の劣化、すなわち、絶縁破壊
電圧が急落する、リーク電流が増大する、フラット
バンド電圧が正方向に増大する、という従来技術の問題
を解決することができる、という効果が得られる。ま
た、単結晶炭化珪素と金属とのコンタクト・アニールに
十分な温度で加熱処理を施しているので、単結晶炭化珪
素と金属電極との接触は、例えば接触抵抗が１０−６Ω
ｃｍ２台を示す極めて低抵抗のオーミック接触が得られ
ている。なお、本発明は、ゲート絶縁膜形成後に行われ
るコンタクト・アニール以外の熱処理についても同様に
効果がある。
れば、ゲート電極以外の電極で、単結晶炭化珪素基板と
コンタクトされる金属電極（ソース電極、エミッタ電極
或いは裏面に設けるドレイン電極やコレクタ電極）とし
て、ゲート絶縁膜が単結晶炭化珪素基板と、ゲート絶縁
膜と反応しない絶縁膜（請求項２、３ではフィールド絶
縁膜）と、ゲート電極とによって全周囲を囲まれた後
に、ゲート絶縁膜を形成した熱酸化温度よりも低い温度
であって、かつ、単結晶炭化珪素と金属とのコンタクト
・アニールに十分な温度で加熱処理を施された金属電極
を用いる構成としたことにより、高温の加熱処理時に
は、ゲート絶縁膜が熱的に安定な（反応しない）ゲート
電極（多結晶シリコン）、ＳｉＯ２、ＳｉＣに上下左右
から完全に取り囲まれるため、急速加熱処理装置の内壁
やＳｉＣ基板自身のコンタクトから飛来してゲート絶縁
膜に付着した金属物質が高温処理でゲート絶縁膜に侵入
するという弊害と、急速加熱処理が８００℃以上の高真
空中で行われる場合にＳｉＯ２ゲート絶縁膜が不均一に
分解して変質するという弊害と、を極めて効果的に防止
することができる。また、ゲート絶縁膜を熱酸化で形成
する際の温度をコンタクト・アニールの温度よりも高く
していることにより、急速加熱処理でゲート絶縁膜に生
じる収縮に伴う熱ストレスを穏やかな熱処理条件で事前
に開放することができる。そのため、後記図４、図５で
詳述するように、急速高温加熱処理による熱ストレス起
因で生じるゲート絶縁膜の劣化、すなわち、絶縁破壊
電圧が急落する、リーク電流が増大する、フラット
バンド電圧が正方向に増大する、という従来技術の問題
を解決することができる、という効果が得られる。ま
た、単結晶炭化珪素と金属とのコンタクト・アニールに
十分な温度で加熱処理を施しているので、単結晶炭化珪
素と金属電極との接触は、例えば接触抵抗が１０−６Ω
ｃｍ２台を示す極めて低抵抗のオーミック接触が得られ
ている。なお、本発明は、ゲート絶縁膜形成後に行われ
るコンタクト・アニール以外の熱処理についても同様に
効果がある。
【００２２】また、請求項４においては、本発明を適用
したＭＯＳキャパシタを実現することが出来る。また、
請求項５においては、本発明を適用したＭＯＳＦＥＴを
実現することが出来る。また、請求項６においては、本
発明を適用したＩＧＢＴを実現することが出来る。ま
た、請求項７においては、本発明に好適なゲート電極を
実現することが出来る。
したＭＯＳキャパシタを実現することが出来る。また、
請求項５においては、本発明を適用したＭＯＳＦＥＴを
実現することが出来る。また、請求項６においては、本
発明を適用したＩＧＢＴを実現することが出来る。ま
た、請求項７においては、本発明に好適なゲート電極を
実現することが出来る。
【００２３】また、請求項８においては、本発明に好適
なフィールド絶縁膜を実現することが出来る。すなわ
ち、過度に基板表面を酸化すると、具体的には数１０ｎ
ｍ以上連続酸化すると、基板表面が荒れて、荒れた表面
に形成したゲート絶縁膜が劣化し、甚だしい場合は、犠
牲酸化しない場合より絶縁破壊電圧やリーク電流特性が
悪化することさえある。しかし、請求項８に記載のよう
に、フィールド絶縁膜を熱酸化で形成した薄い下部酸化
膜とその他の方法で形成した厚い上部酸化膜とで構成す
ることにより、フィールド絶縁膜のゲート開口部には荒
れのない極めて平坦でかつ汚染や欠陥の少ない結晶表面
が形成されるので、ゲート絶縁膜の絶縁破壊電圧が低
下する、リーク電流が増大する、という問題を解決す
ることができるという効果が得られる。
なフィールド絶縁膜を実現することが出来る。すなわ
ち、過度に基板表面を酸化すると、具体的には数１０ｎ
ｍ以上連続酸化すると、基板表面が荒れて、荒れた表面
に形成したゲート絶縁膜が劣化し、甚だしい場合は、犠
牲酸化しない場合より絶縁破壊電圧やリーク電流特性が
悪化することさえある。しかし、請求項８に記載のよう
に、フィールド絶縁膜を熱酸化で形成した薄い下部酸化
膜とその他の方法で形成した厚い上部酸化膜とで構成す
ることにより、フィールド絶縁膜のゲート開口部には荒
れのない極めて平坦でかつ汚染や欠陥の少ない結晶表面
が形成されるので、ゲート絶縁膜の絶縁破壊電圧が低
下する、リーク電流が増大する、という問題を解決す
ることができるという効果が得られる。
【００２４】また、請求項９においては、金属配線を、
加熱処理が行われた後に形成することにより、加熱処理
時の熱や熱衝撃によって、金属配線が層間絶縁膜から
剥離する、金属配線が層間絶縁膜やその下のゲート絶
縁膜を劣化（つまり、還元、金属元素の拡散、応力の発
生）させる、配線が溶融して溢れ出しチップ内の回路
を短絡させる、等の問題を回避することが出来る、とい
う効果が得られる。
加熱処理が行われた後に形成することにより、加熱処理
時の熱や熱衝撃によって、金属配線が層間絶縁膜から
剥離する、金属配線が層間絶縁膜やその下のゲート絶
縁膜を劣化（つまり、還元、金属元素の拡散、応力の発
生）させる、配線が溶融して溢れ出しチップ内の回路
を短絡させる、等の問題を回避することが出来る、とい
う効果が得られる。
【００２５】また、請求項１０〜請求項１８に記載の製
造方法においては、請求項１〜請求項１１に記載の装置
と同様の効果が得られるが、特に、請求項１３において
は、次のような効果が得られる。すなわち、ゲート絶縁
膜が形成される以前の段階において、単結晶炭化珪素基
板表層の汚染層および結晶欠陥層を除去する工程を設け
たことにより、すくなくとも一部が熱酸化で形成される
ゲート絶縁膜に潜在欠陥が取りこまれる確率が低減する
ので、この潜在欠陥が急速加熱処理で顕在化する機構で
誘発されるゲート絶縁膜の劣化、すなわち、ゲート絶
縁膜の絶縁破壊電圧が低下する、リーク電流が増大す
る、というコンタクト・アニールを含む実デバイス製造
工程で起こる問題を著しく低減できるという効果が得ら
れる。
造方法においては、請求項１〜請求項１１に記載の装置
と同様の効果が得られるが、特に、請求項１３において
は、次のような効果が得られる。すなわち、ゲート絶縁
膜が形成される以前の段階において、単結晶炭化珪素基
板表層の汚染層および結晶欠陥層を除去する工程を設け
たことにより、すくなくとも一部が熱酸化で形成される
ゲート絶縁膜に潜在欠陥が取りこまれる確率が低減する
ので、この潜在欠陥が急速加熱処理で顕在化する機構で
誘発されるゲート絶縁膜の劣化、すなわち、ゲート絶
縁膜の絶縁破壊電圧が低下する、リーク電流が増大す
る、というコンタクト・アニールを含む実デバイス製造
工程で起こる問題を著しく低減できるという効果が得ら
れる。
【００２６】また、請求項１９、請求項２０、請求項２
６においては、請求項２、３の効果に加えて、ゲート絶
縁膜のうちゲート電極外縁近傍部分の劣化しやすい部分
の上に存在するゲート電極部分を熱酸化で絶縁物とし、
実質的にこの部分がゲート電極として動作しないように
している。そのためゲート絶縁膜周辺部分の劣化領域に
は正味、電界が発生しないので、ここを起点にゲート絶
縁膜がリークしたり破壊したりするおそれがなくなり、
ゲート電極のドライエッチングで誘起したゲート絶縁膜
劣化が原因となって起きるゲート絶縁膜の、絶縁破壊
電圧が低下する、リーク電流が増大する、という問題
を解決することができる。
６においては、請求項２、３の効果に加えて、ゲート絶
縁膜のうちゲート電極外縁近傍部分の劣化しやすい部分
の上に存在するゲート電極部分を熱酸化で絶縁物とし、
実質的にこの部分がゲート電極として動作しないように
している。そのためゲート絶縁膜周辺部分の劣化領域に
は正味、電界が発生しないので、ここを起点にゲート絶
縁膜がリークしたり破壊したりするおそれがなくなり、
ゲート電極のドライエッチングで誘起したゲート絶縁膜
劣化が原因となって起きるゲート絶縁膜の、絶縁破壊
電圧が低下する、リーク電流が増大する、という問題
を解決することができる。
【００２７】また、請求項２５、請求項３１において
は、ゲート電極の上面は耐酸化性の高い一過性の窒化シ
リコン膜で被覆されているので、熱酸化は気相に露出し
ているゲート電極の側面だけで起き、ゲート電極の上面
が熱酸化されることはない。したがってゲート電極の上
面が熱酸化されることを考慮することなく、ゲート電極
側面絶縁膜の厚みを任意に設定できるという利点があ
る。
は、ゲート電極の上面は耐酸化性の高い一過性の窒化シ
リコン膜で被覆されているので、熱酸化は気相に露出し
ているゲート電極の側面だけで起き、ゲート電極の上面
が熱酸化されることはない。したがってゲート電極の上
面が熱酸化されることを考慮することなく、ゲート電極
側面絶縁膜の厚みを任意に設定できるという利点があ
る。
【００２８】
【発明の実施の形態】（第１の実施の形態）以下、本発
明の第１の実施の形態を、最も簡単なＭＯＳ素子である
ＭＯＳキャパシタに適用した場合を例に挙げて説明す
る。ＭＯＳキャパシタはＳｉＣ集積回路において、可変
容量素子などとして使用される。図１は、本発明を金属
−酸化物−単結晶炭化珪素（ＭＯＳｉＣ）構造体に適用
したＭＯＳキャパシタの要部断面図である。図１におい
て、１は高不純物濃度（窒素＞１×１０−１９／ｃ
ｍ３）のｎ−型の単結晶炭化珪素基板（以下、ＳｉＣ基
板と略記する）であり、表面に厚み１０μｍで、窒素を
４×１０−１５／ｃｍ ３添加したｎ−エピタキシャル層
２をホモエピタキシャル成長させている。このＳｉＣ基
板１としては、４Ｈ、６Ｈ、３Ｃ、１５Ｒなど全ての晶
系（Ｈは六方晶、Ｃは立方晶、Ｒは菱面体晶を意味す
る）の基板を用いることができる。ここでｎ−、ｎ＋は
ｎ型不純物をそれぞれ低濃度に、高濃度に添加したとい
う意味に用いている。ｐ型不純物添加の場合は同様にｐ
−、ｐ＋の記号を用いる。
明の第１の実施の形態を、最も簡単なＭＯＳ素子である
ＭＯＳキャパシタに適用した場合を例に挙げて説明す
る。ＭＯＳキャパシタはＳｉＣ集積回路において、可変
容量素子などとして使用される。図１は、本発明を金属
−酸化物−単結晶炭化珪素（ＭＯＳｉＣ）構造体に適用
したＭＯＳキャパシタの要部断面図である。図１におい
て、１は高不純物濃度（窒素＞１×１０−１９／ｃ
ｍ３）のｎ−型の単結晶炭化珪素基板（以下、ＳｉＣ基
板と略記する）であり、表面に厚み１０μｍで、窒素を
４×１０−１５／ｃｍ ３添加したｎ−エピタキシャル層
２をホモエピタキシャル成長させている。このＳｉＣ基
板１としては、４Ｈ、６Ｈ、３Ｃ、１５Ｒなど全ての晶
系（Ｈは六方晶、Ｃは立方晶、Ｒは菱面体晶を意味す
る）の基板を用いることができる。ここでｎ−、ｎ＋は
ｎ型不純物をそれぞれ低濃度に、高濃度に添加したとい
う意味に用いている。ｐ型不純物添加の場合は同様にｐ
−、ｐ＋の記号を用いる。
【００２９】エピタキシャル層２の上には厚み数１００
ｎｍ以上のフィールド絶縁膜３が配設されている。この
フィールド絶縁膜３は少なくともＳｉＣ基板１（正確に
はエピタキシャル層２）の熱酸化で形成した薄い下部絶
縁膜４の上に、ＳｉＣの熱酸化以外の手段（たとえば減
圧ＣＶＤ法など）で形成した厚い上部絶縁膜５が積層さ
れた構造になっている。６はフィールド絶縁膜３に開け
られたゲート開口部、７はゲート開口部６の底面に形成
されたゲート絶縁膜である。このゲート絶縁膜７は成膜
中あるいは成膜後に酸素原子を含むガス中に直接さらし
て、熱処理された膜であることを要する。ゲート絶縁膜
７の上には、ゲート開口部６を完全に被覆し、かつ、一
部がフィールド絶縁膜３上に延伸するように配置された
多結晶シリコンのゲート電極８が設けられている。ゲー
ト電極８およびフィールド絶縁膜３の上には層間絶縁膜
９が成膜されている。なお、ゲート電極８としては、多
結晶シリコン以外にも多結晶シリコンを金属（Ｎｉ、Ｔ
ｉ、Ｃｏ等）とシリサイド化させたシリサイド電極を用
いることも出来る。
ｎｍ以上のフィールド絶縁膜３が配設されている。この
フィールド絶縁膜３は少なくともＳｉＣ基板１（正確に
はエピタキシャル層２）の熱酸化で形成した薄い下部絶
縁膜４の上に、ＳｉＣの熱酸化以外の手段（たとえば減
圧ＣＶＤ法など）で形成した厚い上部絶縁膜５が積層さ
れた構造になっている。６はフィールド絶縁膜３に開け
られたゲート開口部、７はゲート開口部６の底面に形成
されたゲート絶縁膜である。このゲート絶縁膜７は成膜
中あるいは成膜後に酸素原子を含むガス中に直接さらし
て、熱処理された膜であることを要する。ゲート絶縁膜
７の上には、ゲート開口部６を完全に被覆し、かつ、一
部がフィールド絶縁膜３上に延伸するように配置された
多結晶シリコンのゲート電極８が設けられている。ゲー
ト電極８およびフィールド絶縁膜３の上には層間絶縁膜
９が成膜されている。なお、ゲート電極８としては、多
結晶シリコン以外にも多結晶シリコンを金属（Ｎｉ、Ｔ
ｉ、Ｃｏ等）とシリサイド化させたシリサイド電極を用
いることも出来る。
【００３０】１０は裏面電極であり、ＳｉＣ基板１の裏
面の周辺を残してほぼ全域に配置されＳｉＣ基板１とオ
ーミック接続している。この裏面電極１０は、Ｎｉなど
の接触金属をＳｉＣ基板１の裏に蒸着した後、ゲート絶
縁膜５の形成温度よりも低い温度の急速加熱処理でＳｉ
Ｃ基板１と合金化させることによって形成する。なお、
ＳｉＣ基板１側面に接触金属が付着するおそれがない場
合には、接触金属を基板の裏面全面に配設するようにし
てもよい。１１は層間絶縁膜９に開口したゲート電極結
線開口部、１２はゲート電極８を同一基板上の他の回路
要素や外部回路に接続するための配線である。ゲート電
極結線開口部１１はゲート開口部６上のゲート電極８に
重なるように設けてもよい。配線１２は層間絶縁膜９を
除去して形成したゲート電極結線開口部１１でゲート電
極８と接続されている。
面の周辺を残してほぼ全域に配置されＳｉＣ基板１とオ
ーミック接続している。この裏面電極１０は、Ｎｉなど
の接触金属をＳｉＣ基板１の裏に蒸着した後、ゲート絶
縁膜５の形成温度よりも低い温度の急速加熱処理でＳｉ
Ｃ基板１と合金化させることによって形成する。なお、
ＳｉＣ基板１側面に接触金属が付着するおそれがない場
合には、接触金属を基板の裏面全面に配設するようにし
てもよい。１１は層間絶縁膜９に開口したゲート電極結
線開口部、１２はゲート電極８を同一基板上の他の回路
要素や外部回路に接続するための配線である。ゲート電
極結線開口部１１はゲート開口部６上のゲート電極８に
重なるように設けてもよい。配線１２は層間絶縁膜９を
除去して形成したゲート電極結線開口部１１でゲート電
極８と接続されている。
【００３１】次に、図１に示したＭＯＳキャパシタの製
造方法を説明する。図２および図３は、図１に示したＭ
ＯＳキャパシタの製造方法を示す断面図である。まず、
図２（ａ）では、ドナー原子である窒素を１×１０１９
／ｃｍ３以上添加した（０００１）８°ＯＦＦ高濃度ｎ
型４Ｈ−ＳｉＣ基板１の表面（ここではＳｉ終端面）に
シランとプロパンを原料に用いたＣＶＤ法（化学的気相
成長法）で、１０１５／ｃｍ３台の高品質ホモ・エピタ
キシャル層２を所定の膜厚（例えばここでは１０μｍ）
だけ成長させ、成長後、ＳｉＣ基板１の裏面（ここでは
Ｃ終端面）に付着した低品質のホモエピタキシャル膜を
機械研削で取り除く。研磨にあたっては、ゲート絶縁膜
劣化の一要因となる傷がエピタキシャル層２につかない
ように、表面を厚い（少なくとも１μｍ以上の）ＣＶＤ
−ＳｉＯ２膜などで保護することが重要である。裏面研
削後、この表面保護膜を緩衝フッ酸溶液など、その材質
に適した除去液で取り除く。なお、以下の説明におい
て、特に断らない場合は、ＳｉＣ基板１にエピタキシャ
ル層２やその他の膜や電極が形成されたものを基板と呼
んでいる。
造方法を説明する。図２および図３は、図１に示したＭ
ＯＳキャパシタの製造方法を示す断面図である。まず、
図２（ａ）では、ドナー原子である窒素を１×１０１９
／ｃｍ３以上添加した（０００１）８°ＯＦＦ高濃度ｎ
型４Ｈ−ＳｉＣ基板１の表面（ここではＳｉ終端面）に
シランとプロパンを原料に用いたＣＶＤ法（化学的気相
成長法）で、１０１５／ｃｍ３台の高品質ホモ・エピタ
キシャル層２を所定の膜厚（例えばここでは１０μｍ）
だけ成長させ、成長後、ＳｉＣ基板１の裏面（ここでは
Ｃ終端面）に付着した低品質のホモエピタキシャル膜を
機械研削で取り除く。研磨にあたっては、ゲート絶縁膜
劣化の一要因となる傷がエピタキシャル層２につかない
ように、表面を厚い（少なくとも１μｍ以上の）ＣＶＤ
−ＳｉＯ２膜などで保護することが重要である。裏面研
削後、この表面保護膜を緩衝フッ酸溶液など、その材質
に適した除去液で取り除く。なお、以下の説明におい
て、特に断らない場合は、ＳｉＣ基板１にエピタキシャ
ル層２やその他の膜や電極が形成されたものを基板と呼
んでいる。
【００３２】次に、基板をＲＣＡ洗浄（Ｈ２Ｏ２＋ＮＨ
４ＯＨ混合液ＳＣ−１とＨ２Ｏ２＋ＨＣｌ混合液ＳＣ−
２を組み合わせ行う伝統的な半導体基板の洗浄法）など
で十分洗浄した後、ドライ酸素雰囲気で熱酸化してエピ
タキシャル層２表面並びに基板裏面に熱酸化膜を成長さ
せ、緩衝フッ酸溶液に浸漬して直ちに取り除く。この
時、エピタキシャル層２表面に薄い酸化膜が成長するよ
うに酸化条件を設定する。上記熱酸化膜の厚みは５０ｎ
ｍ未満、好ましくは５〜２０ｎｍが望ましい。５ｎｍよ
り薄い場合は基板表面の汚染層や損傷層を除去する効果
が乏しく、５０ｎｍより厚い場合は過度な酸化により基
板表面が次第に荒れるという問題があり、膜厚は厚すぎ
ても、薄すぎても好ましくない。
４ＯＨ混合液ＳＣ−１とＨ２Ｏ２＋ＨＣｌ混合液ＳＣ−
２を組み合わせ行う伝統的な半導体基板の洗浄法）など
で十分洗浄した後、ドライ酸素雰囲気で熱酸化してエピ
タキシャル層２表面並びに基板裏面に熱酸化膜を成長さ
せ、緩衝フッ酸溶液に浸漬して直ちに取り除く。この
時、エピタキシャル層２表面に薄い酸化膜が成長するよ
うに酸化条件を設定する。上記熱酸化膜の厚みは５０ｎ
ｍ未満、好ましくは５〜２０ｎｍが望ましい。５ｎｍよ
り薄い場合は基板表面の汚染層や損傷層を除去する効果
が乏しく、５０ｎｍより厚い場合は過度な酸化により基
板表面が次第に荒れるという問題があり、膜厚は厚すぎ
ても、薄すぎても好ましくない。
【００３３】上記のように、ゲート絶縁膜が形成される
以前の段階において、単結晶炭化珪素基板表層の汚染層
および結晶欠陥層を除去することにより、後に熱酸化で
形成されるゲート絶縁膜に潜在欠陥が取りこまれる確率
が低減するので、この潜在欠陥が急速加熱処理で顕在化
する機構で誘発されるゲート絶縁膜の劣化、すなわち、
ゲート絶縁膜の絶縁破壊電圧が低下する、リーク電
流が増大する、というコンタクト・アニールを含む実デ
バイス製造工程で起こる問題を著しく低減することが出
来る。
以前の段階において、単結晶炭化珪素基板表層の汚染層
および結晶欠陥層を除去することにより、後に熱酸化で
形成されるゲート絶縁膜に潜在欠陥が取りこまれる確率
が低減するので、この潜在欠陥が急速加熱処理で顕在化
する機構で誘発されるゲート絶縁膜の劣化、すなわち、
ゲート絶縁膜の絶縁破壊電圧が低下する、リーク電
流が増大する、というコンタクト・アニールを含む実デ
バイス製造工程で起こる問題を著しく低減することが出
来る。
【００３４】次に、図２（ｂ）では、上記の犠牲酸化が
終了した基板を再び、ＲＣＡ洗浄などで十分洗浄した
後、エピタキシャル層２表面に薄い下部絶縁膜４と厚い
上部絶縁膜５からなるフィールド絶縁膜３を成膜する。
下部絶縁膜４は、エピタキシャル層２表面を酸素雰囲気
でドライ酸化して形成した約１０ｎｍの熱酸化膜、上部
絶縁膜５は熱酸化以外の方法で形成した所望の厚みの絶
縁膜、例えば酸素とシランを用いた常圧ＣＶＤで形成し
た４００ｎｍ厚のＳｉＯ２膜などを使用することができ
る。下部絶縁膜４の熱酸化はドライ酸化に限定されるも
のではなく、ウエット酸化や他の酸化ガスを用いた熱酸
化でもよい。下部絶縁膜４の厚みは、前述の犠牲酸化と
同様な理由で、５０ｎｍ未満、好ましくは５〜２０ｎｍ
が望ましい。なお、エピタキシャル層２表面に熱酸化膜
の下部絶縁膜４を成長させてから、上部絶縁膜５を成膜
してもよいし、逆に、上部絶縁膜５を成膜してから熱酸
化して、エピタキシャル層２と上部絶縁膜５の間に下部
絶縁膜４（熱酸化膜）を形成してもよい。ただし、後者
の工順を取ることができるのは、上部絶縁膜５が酸素透
過性の膜である場合に限られる。
終了した基板を再び、ＲＣＡ洗浄などで十分洗浄した
後、エピタキシャル層２表面に薄い下部絶縁膜４と厚い
上部絶縁膜５からなるフィールド絶縁膜３を成膜する。
下部絶縁膜４は、エピタキシャル層２表面を酸素雰囲気
でドライ酸化して形成した約１０ｎｍの熱酸化膜、上部
絶縁膜５は熱酸化以外の方法で形成した所望の厚みの絶
縁膜、例えば酸素とシランを用いた常圧ＣＶＤで形成し
た４００ｎｍ厚のＳｉＯ２膜などを使用することができ
る。下部絶縁膜４の熱酸化はドライ酸化に限定されるも
のではなく、ウエット酸化や他の酸化ガスを用いた熱酸
化でもよい。下部絶縁膜４の厚みは、前述の犠牲酸化と
同様な理由で、５０ｎｍ未満、好ましくは５〜２０ｎｍ
が望ましい。なお、エピタキシャル層２表面に熱酸化膜
の下部絶縁膜４を成長させてから、上部絶縁膜５を成膜
してもよいし、逆に、上部絶縁膜５を成膜してから熱酸
化して、エピタキシャル層２と上部絶縁膜５の間に下部
絶縁膜４（熱酸化膜）を形成してもよい。ただし、後者
の工順を取ることができるのは、上部絶縁膜５が酸素透
過性の膜である場合に限られる。
【００３５】また、図２（ｂ）中の１０１は下部絶縁膜
４を形成するときＳｉＣ基板１の裏面に自動的に形成さ
れる第１の一過性の熱酸化膜であるが、無意味なもので
はなく、工程（ａ）で生じた基板裏面の相当深い研削損
傷層を効果的に取り除く作用を有している。文献によれ
ば６Ｈ−ＳｉＣ基板のＣ終端面（裏面）にはＳｉ終端面
の約１０倍の速度で酸化が進むと報告されている。な
お、過度に基板表面を酸化すると、具体的には数１０ｎ
ｍ以上連続酸化すると、基板表面が荒れて、荒れた表面
に形成したゲート絶縁膜が劣化し、甚だしい場合は、犠
牲酸化しない場合より絶縁破壊電圧やリーク電流特性が
悪化することさえある。しかし、上記のようにフィール
ド絶縁膜３を熱酸化で形成した薄い下部酸化膜４とその
他の方法で形成した厚い上部酸化膜５とで構成すること
により、フィールド絶縁膜３のゲート開口部には荒れの
ない極めて平坦でかつ汚染や欠陥の少ない結晶表面が形
成されるので、ゲート絶縁膜の絶縁破壊電圧が低下す
る、リーク電流が増大する、という問題を解決するこ
とができる。
４を形成するときＳｉＣ基板１の裏面に自動的に形成さ
れる第１の一過性の熱酸化膜であるが、無意味なもので
はなく、工程（ａ）で生じた基板裏面の相当深い研削損
傷層を効果的に取り除く作用を有している。文献によれ
ば６Ｈ−ＳｉＣ基板のＣ終端面（裏面）にはＳｉ終端面
の約１０倍の速度で酸化が進むと報告されている。な
お、過度に基板表面を酸化すると、具体的には数１０ｎ
ｍ以上連続酸化すると、基板表面が荒れて、荒れた表面
に形成したゲート絶縁膜が劣化し、甚だしい場合は、犠
牲酸化しない場合より絶縁破壊電圧やリーク電流特性が
悪化することさえある。しかし、上記のようにフィール
ド絶縁膜３を熱酸化で形成した薄い下部酸化膜４とその
他の方法で形成した厚い上部酸化膜５とで構成すること
により、フィールド絶縁膜３のゲート開口部には荒れの
ない極めて平坦でかつ汚染や欠陥の少ない結晶表面が形
成されるので、ゲート絶縁膜の絶縁破壊電圧が低下す
る、リーク電流が増大する、という問題を解決するこ
とができる。
【００３６】次に、図２（ｃ）では、基板の表面にフォ
トレジストを塗布し、露光し、現像し、基板を緩衝フッ
酸溶液（ＮＨ４Ｆ＋ＨＦ混合液）に浸漬してウエットエ
ッチングすることで、フィールド絶縁膜３の所定の位置
にゲート開口部６を形成する。微細な開口部６を形成す
るときは、ＣＦ４ガスプラズマなどを用いた反応性イオ
ンエッチング等のドライ・エッチングを用いることがで
きるが、この場合、最初にドライ・エッチングを行い、
フィールド絶縁膜３を数１００ｎｍ残したところで、必
ず、上記緩衝フッ酸溶液を用いたウエット・エッチング
に切り換えるようにする。ゲート開口部６を最後までド
ライエッチングで貫通させると、ＳｉＣ表面がプラズマ
損傷で荒れたり、ドライ・エッチング反応で生成したハ
イドロ・カーボンが底部に付着したりして、つぎの工程
で形成するゲート絶縁膜の特性劣化の要因となるからで
ある。上記のようにゲート領域の開口エッチングが済ん
だら、フォトレジストを剥離する。前記工程（ｂ）で基
板裏面の損傷層を取り込んだ第１の一過性の熱酸化膜１
０１はここで消失する。
トレジストを塗布し、露光し、現像し、基板を緩衝フッ
酸溶液（ＮＨ４Ｆ＋ＨＦ混合液）に浸漬してウエットエ
ッチングすることで、フィールド絶縁膜３の所定の位置
にゲート開口部６を形成する。微細な開口部６を形成す
るときは、ＣＦ４ガスプラズマなどを用いた反応性イオ
ンエッチング等のドライ・エッチングを用いることがで
きるが、この場合、最初にドライ・エッチングを行い、
フィールド絶縁膜３を数１００ｎｍ残したところで、必
ず、上記緩衝フッ酸溶液を用いたウエット・エッチング
に切り換えるようにする。ゲート開口部６を最後までド
ライエッチングで貫通させると、ＳｉＣ表面がプラズマ
損傷で荒れたり、ドライ・エッチング反応で生成したハ
イドロ・カーボンが底部に付着したりして、つぎの工程
で形成するゲート絶縁膜の特性劣化の要因となるからで
ある。上記のようにゲート領域の開口エッチングが済ん
だら、フォトレジストを剥離する。前記工程（ｂ）で基
板裏面の損傷層を取り込んだ第１の一過性の熱酸化膜１
０１はここで消失する。
【００３７】次に、図２（ｄ）では、レジスト残滓で汚
れた基板を再び、途中にフッ酸処理を含まないＲＣＡ洗
浄などで十分洗浄するとともに、洗浄の最終段階におい
て、このＲＣＡ洗浄でゲート開口部表面に生成した化学
的酸化膜を除去するために緩衝フッ酸溶液に５秒〜１０
秒間浸し、超純水で緩衝フッ酸溶液を完全にすすぎ落と
した後、乾燥する。化学的酸化膜は極めて低品質である
ばかりでなく、不均一な膜でもあるので、次の熱酸化膜
の均一成長に悪影響を与えるため、化学的酸化膜の除去
は省くことができない。
れた基板を再び、途中にフッ酸処理を含まないＲＣＡ洗
浄などで十分洗浄するとともに、洗浄の最終段階におい
て、このＲＣＡ洗浄でゲート開口部表面に生成した化学
的酸化膜を除去するために緩衝フッ酸溶液に５秒〜１０
秒間浸し、超純水で緩衝フッ酸溶液を完全にすすぎ落と
した後、乾燥する。化学的酸化膜は極めて低品質である
ばかりでなく、不均一な膜でもあるので、次の熱酸化膜
の均一成長に悪影響を与えるため、化学的酸化膜の除去
は省くことができない。
【００３８】次に、乾燥した基板を直ちに熱酸化して、
ゲート開口部６のエピタキシャル層２表面に所望の厚み
（例えばここでは４０ｎｍ厚）のゲート絶縁膜７を成長
させる。ゲート酸化の条件としては、これに限定される
わけではないが、例えば、温度１１００℃でのドライ酸
化がよい。ここでコンタクト・アニール等の急速熱処理
に十分耐えられるゲート絶縁膜７を実現するための重要
な注意点は、熱酸化温度は後続の全ての工程のどの熱処
理温度よりも高く設定するということである。本実施の
形態では、後に、裏面電極の低抵抗のオーミック接触を
実現するために、１０００℃の急速加熱処理を実施する
ので、１１００℃という酸化温度が選ばれた。素子によ
っては表面荒れが著しくなる５０ｎｍ以上のゲート絶縁
膜にしたい場合がある。この場合はＳｉＣの熱酸化膜の
上に他の成膜手段で形成した絶縁膜（例えば、ＣＶＤ−
ＳｉＯ２膜）を積層し、所望の厚みにする。
ゲート開口部６のエピタキシャル層２表面に所望の厚み
（例えばここでは４０ｎｍ厚）のゲート絶縁膜７を成長
させる。ゲート酸化の条件としては、これに限定される
わけではないが、例えば、温度１１００℃でのドライ酸
化がよい。ここでコンタクト・アニール等の急速熱処理
に十分耐えられるゲート絶縁膜７を実現するための重要
な注意点は、熱酸化温度は後続の全ての工程のどの熱処
理温度よりも高く設定するということである。本実施の
形態では、後に、裏面電極の低抵抗のオーミック接触を
実現するために、１０００℃の急速加熱処理を実施する
ので、１１００℃という酸化温度が選ばれた。素子によ
っては表面荒れが著しくなる５０ｎｍ以上のゲート絶縁
膜にしたい場合がある。この場合はＳｉＣの熱酸化膜の
上に他の成膜手段で形成した絶縁膜（例えば、ＣＶＤ−
ＳｉＯ２膜）を積層し、所望の厚みにする。
【００３９】なお、図２（ｄ）において、１０２は熱酸
化でゲート絶縁膜を形成するときに基板裏面に自動的に
生成される比較的厚い第２の一過性の熱酸化膜である
が、前述の第１の一過性の熱酸化膜１０１と同様に研削
損傷層を取り除く効果のほかに、後記工程（ｅ）で説明
する裏面の多結晶シリコン除去のドライエッチングダメ
ージから基板裏面を保護する重要な機能がある。この酸
化膜保護がないと、基板裏面の結晶性が乱れて、後記の
工程（ｆ）で形成する裏面電極１０のオーミック特性が
低下するという問題が起こる。
化でゲート絶縁膜を形成するときに基板裏面に自動的に
生成される比較的厚い第２の一過性の熱酸化膜である
が、前述の第１の一過性の熱酸化膜１０１と同様に研削
損傷層を取り除く効果のほかに、後記工程（ｅ）で説明
する裏面の多結晶シリコン除去のドライエッチングダメ
ージから基板裏面を保護する重要な機能がある。この酸
化膜保護がないと、基板裏面の結晶性が乱れて、後記の
工程（ｆ）で形成する裏面電極１０のオーミック特性が
低下するという問題が起こる。
【００４０】次に、図３（ｅ）では、直ちに基板全面に
シラン原料を用いた減圧ＣＶＤ法（成長温度６００℃〜
７００℃）で、厚み３００〜４００ｎｍの多結晶シリコ
ン膜を成膜した後、塩素酸リン（ＰＯＣｌ３）と酸素を
用いた周知の熱拡散法（処理温度９００℃〜９５０℃）
で多結晶シリコン膜にＰを添加し、導電性を付与する。
つづいて、基板表面にフォトレジストを塗布して、フォ
トリソグラフィおよび、Ｃ２Ｆ６と酸素をエッチャント
とした反応性イオンエッチング（ＲＩＥ）を用いて、基
板表面側の多結晶シリコン膜の不要な部分を取り除き、
多結晶シリコンのゲート電極８を形成する。
シラン原料を用いた減圧ＣＶＤ法（成長温度６００℃〜
７００℃）で、厚み３００〜４００ｎｍの多結晶シリコ
ン膜を成膜した後、塩素酸リン（ＰＯＣｌ３）と酸素を
用いた周知の熱拡散法（処理温度９００℃〜９５０℃）
で多結晶シリコン膜にＰを添加し、導電性を付与する。
つづいて、基板表面にフォトレジストを塗布して、フォ
トリソグラフィおよび、Ｃ２Ｆ６と酸素をエッチャント
とした反応性イオンエッチング（ＲＩＥ）を用いて、基
板表面側の多結晶シリコン膜の不要な部分を取り除き、
多結晶シリコンのゲート電極８を形成する。
【００４１】次に、ＲＩＥエッチングに使用したレジス
トを完全に除去した後、再び基板表面全面に厚み１μｍ
以上のレジスト材（フォトレジストでよい）を塗布して
表面を保護しながら、ＣＦ４とＯ２をエッチャントとし
たドライエッチングを行い、裏面側に堆積した多結晶シ
リコンを完全に除去する。ドライエッチングでは基板は
加速イオンが飛び交う環境に置かれるので、イオン衝撃
によるダメージや帯電が起きやすく、これによるゲート
絶縁膜７の劣化を防止するために、レジスト材による表
面保護は欠かしてはならない重要な注意点である。
トを完全に除去した後、再び基板表面全面に厚み１μｍ
以上のレジスト材（フォトレジストでよい）を塗布して
表面を保護しながら、ＣＦ４とＯ２をエッチャントとし
たドライエッチングを行い、裏面側に堆積した多結晶シ
リコンを完全に除去する。ドライエッチングでは基板は
加速イオンが飛び交う環境に置かれるので、イオン衝撃
によるダメージや帯電が起きやすく、これによるゲート
絶縁膜７の劣化を防止するために、レジスト材による表
面保護は欠かしてはならない重要な注意点である。
【００４２】表面保護のレジスト材を剥離し、基板を再
びＲＣＡ洗浄し、清浄化したところで、基板表面の多結
晶シリコンのゲート電極８およびフィールド絶縁膜３の
上部に層間絶縁膜９を堆積する。この層間絶縁膜９とし
ては、シランと酸素を原料とした常圧ＣＶＤ法で形成し
た約１μｍ厚のＳｉＯ２膜、あるいは更にリンを添加し
たリン珪酸ガラス（ＰＳＧ）などが層間絶縁膜材として
適しているが、これに限定されるものではなく、後続の
各種熱処理工程に耐えられるものなら、ＳｉＮなど他の
材料でも構わない。その後、基板を通常の拡散炉に入
れ、Ｎ２雰囲気で数１０分間の穏やかな熱処理を行い、
層間絶縁膜９を高密度化する。この時の熱処理温度はゲ
ート酸化温度１１００℃よりも低い温度、例えば、９０
０℃〜１０００℃の範囲で適宜選ばれる。
びＲＣＡ洗浄し、清浄化したところで、基板表面の多結
晶シリコンのゲート電極８およびフィールド絶縁膜３の
上部に層間絶縁膜９を堆積する。この層間絶縁膜９とし
ては、シランと酸素を原料とした常圧ＣＶＤ法で形成し
た約１μｍ厚のＳｉＯ２膜、あるいは更にリンを添加し
たリン珪酸ガラス（ＰＳＧ）などが層間絶縁膜材として
適しているが、これに限定されるものではなく、後続の
各種熱処理工程に耐えられるものなら、ＳｉＮなど他の
材料でも構わない。その後、基板を通常の拡散炉に入
れ、Ｎ２雰囲気で数１０分間の穏やかな熱処理を行い、
層間絶縁膜９を高密度化する。この時の熱処理温度はゲ
ート酸化温度１１００℃よりも低い温度、例えば、９０
０℃〜１０００℃の範囲で適宜選ばれる。
【００４３】次に、図３（ｆ）では、再び表面のゲート
電極８やフィールド絶縁膜３を保護するために、基板表
面にフォトレジストを塗布して、十分にポストベークを
行い、レジストの揮発性成分を完全に蒸発させてから、
基板を緩衝フッ酸溶液に浸漬し、裏面に残っている第２
の一過性熱酸化膜１０２を完全に除去し、超純水で緩衝
フッ酸溶液を洗い流す。このようにして露出したＳｉＣ
基板１裏面のＣ終端面はダメージや汚染の少ないクリー
ンな面である。
電極８やフィールド絶縁膜３を保護するために、基板表
面にフォトレジストを塗布して、十分にポストベークを
行い、レジストの揮発性成分を完全に蒸発させてから、
基板を緩衝フッ酸溶液に浸漬し、裏面に残っている第２
の一過性熱酸化膜１０２を完全に除去し、超純水で緩衝
フッ酸溶液を洗い流す。このようにして露出したＳｉＣ
基板１裏面のＣ終端面はダメージや汚染の少ないクリー
ンな面である。
【００４４】超純水で濡れた基板を乾燥させるやいな
や、直ちに高真空に維持された蒸着装置の中に短時間で
据え付け、基板裏面に所望の裏面電極材料を蒸着する。
裏面電極材料としては、例えば、５０ｎｍ厚のＮｉ膜が
ある。なお、基板側面に電極材料が付着するおそれがあ
る場合には、周辺部をシャドーマスクを使用して外縁部
を隠蔽して蒸着を行う。図３（ｆ）はシャドーマスクを
使用して裏面電極を蒸着した例である。
や、直ちに高真空に維持された蒸着装置の中に短時間で
据え付け、基板裏面に所望の裏面電極材料を蒸着する。
裏面電極材料としては、例えば、５０ｎｍ厚のＮｉ膜が
ある。なお、基板側面に電極材料が付着するおそれがあ
る場合には、周辺部をシャドーマスクを使用して外縁部
を隠蔽して蒸着を行う。図３（ｆ）はシャドーマスクを
使用して裏面電極を蒸着した例である。
【００４５】次に、表面保護に使用したレジストを当該
レジストの専用ストリッパ液で完全に剥離し、基板を十
分濯いでから乾燥させ、直ちに急速加熱処理装置に設置
して、１００％高純度Ａｒ雰囲気で１０００℃、２分間
の裏面コンタクト・アニールを実施する。この熱処理に
よって、Ｎｉ膜は低抵抗のＳｉＣ基板１と合金化し、少
なくとも接触抵抗１０−６Ωｃｍ２台を示す極めて低抵
抗のオーミック接触の裏面電極１０が出来る。なお、裏
面コンタクト・アニールの温度は、ゲート絶縁膜７を形
成した熱酸化温度よりも低い温度であって、かつ、単結
晶炭化珪素と金属（例えばＮｉ）とのコンタクト・アニ
ールに十分な温度（少なくとも９００℃）に設定する。
上記の急速加熱処理に際しては、基板全体、つまり多結
晶シリコンのゲート電極８でゲート絶縁膜７を全面被覆
した構造を有する「ゲート電極−ゲート絶縁膜−Ｓｉ
Ｃ」のＭＯＳ構造体全体も同時に加熱される。
レジストの専用ストリッパ液で完全に剥離し、基板を十
分濯いでから乾燥させ、直ちに急速加熱処理装置に設置
して、１００％高純度Ａｒ雰囲気で１０００℃、２分間
の裏面コンタクト・アニールを実施する。この熱処理に
よって、Ｎｉ膜は低抵抗のＳｉＣ基板１と合金化し、少
なくとも接触抵抗１０−６Ωｃｍ２台を示す極めて低抵
抗のオーミック接触の裏面電極１０が出来る。なお、裏
面コンタクト・アニールの温度は、ゲート絶縁膜７を形
成した熱酸化温度よりも低い温度であって、かつ、単結
晶炭化珪素と金属（例えばＮｉ）とのコンタクト・アニ
ールに十分な温度（少なくとも９００℃）に設定する。
上記の急速加熱処理に際しては、基板全体、つまり多結
晶シリコンのゲート電極８でゲート絶縁膜７を全面被覆
した構造を有する「ゲート電極−ゲート絶縁膜−Ｓｉ
Ｃ」のＭＯＳ構造体全体も同時に加熱される。
【００４６】次に、図３（ｇ）では、裏面電極１０を形
成した後、基板表面にフォトレジストを塗布し、露光装
置で露光・現像して、層間絶縁膜９開口部をエッチング
で設けるためのレジストマスクを形成する。つづいて、
基板裏面にフォトレジストを塗布して、このレジストを
十分乾燥させてから、緩衝フッ酸溶液を用いてエッチン
グして層間絶縁膜９にゲート電極結線開口部１１を開け
る。裏面のレジストは裏面電極１０が緩衝フッ酸溶液に
溶出して、消失したり変質したり、あるいは、裏面から
溶出したり剥落した電極材料が表面に付着するのを防止
する役割を担っている。
成した後、基板表面にフォトレジストを塗布し、露光装
置で露光・現像して、層間絶縁膜９開口部をエッチング
で設けるためのレジストマスクを形成する。つづいて、
基板裏面にフォトレジストを塗布して、このレジストを
十分乾燥させてから、緩衝フッ酸溶液を用いてエッチン
グして層間絶縁膜９にゲート電極結線開口部１１を開け
る。裏面のレジストは裏面電極１０が緩衝フッ酸溶液に
溶出して、消失したり変質したり、あるいは、裏面から
溶出したり剥落した電極材料が表面に付着するのを防止
する役割を担っている。
【００４７】次に、図３（ｈ）では、開口エッチングが
終了したら、レジストマスクと裏面電極保護に使用した
レジストを当該レジストの専用ストリッパ液で完全に剥
離し、基板を十分濯いでから乾燥させ、直ちに、高真空
に維持されたマグネトロンスパッタリング装置の中に短
時間で据え付け、基板の層間絶縁膜９の上部全面に所望
の配線材料、例えば１μｍ厚のＡｌを蒸着する。
終了したら、レジストマスクと裏面電極保護に使用した
レジストを当該レジストの専用ストリッパ液で完全に剥
離し、基板を十分濯いでから乾燥させ、直ちに、高真空
に維持されたマグネトロンスパッタリング装置の中に短
時間で据え付け、基板の層間絶縁膜９の上部全面に所望
の配線材料、例えば１μｍ厚のＡｌを蒸着する。
【００４８】その後、Ａｌ膜を成膜した基板表面にフォ
トレジストを塗布し、露光し、現像して、エッチングの
レジストマスクを形成した後、再度、基板裏面に裏面電
極保護用のフォトレジストを塗布して、このレジストを
十分乾燥させてから、リン酸系のエッチング液を用いて
表面のＡｌ膜をパターン化し、配線１２を形成する。な
お、裏面のレジストは裏面電極１０がリン酸系のエッチ
ング液に溶出して、消失したり変質したりするのを防止
する目的で形成されるが、裏面電極１０にこのおそれが
ない場合やＡｌ膜をＲＩＥ（ドライ）でエッチングする
ときには、省略することができる。
トレジストを塗布し、露光し、現像して、エッチングの
レジストマスクを形成した後、再度、基板裏面に裏面電
極保護用のフォトレジストを塗布して、このレジストを
十分乾燥させてから、リン酸系のエッチング液を用いて
表面のＡｌ膜をパターン化し、配線１２を形成する。な
お、裏面のレジストは裏面電極１０がリン酸系のエッチ
ング液に溶出して、消失したり変質したりするのを防止
する目的で形成されるが、裏面電極１０にこのおそれが
ない場合やＡｌ膜をＲＩＥ（ドライ）でエッチングする
ときには、省略することができる。
【００４９】また、上記のようにＡｌ等の金属配線１２
を、コンタクト・アニールの加熱処理が行われた後に形
成することにより、加熱処理時の熱や熱衝撃によって、
金属配線が層間絶縁膜から剥離する、金属配線１２
が層間絶縁膜９やその下のゲート絶縁膜７を劣化（つま
り、還元、金属元素の拡散、応力の発生）させる、金
属配線１２が溶融して溢れ出しチップ内の回路を短絡さ
せる、等の問題を回避することが出来る。
を、コンタクト・アニールの加熱処理が行われた後に形
成することにより、加熱処理時の熱や熱衝撃によって、
金属配線が層間絶縁膜から剥離する、金属配線１２
が層間絶縁膜９やその下のゲート絶縁膜７を劣化（つま
り、還元、金属元素の拡散、応力の発生）させる、金
属配線１２が溶融して溢れ出しチップ内の回路を短絡さ
せる、等の問題を回避することが出来る。
【００５０】最後にレジストマスクと裏面電極保護に使
用したレジストを専用ストリッパ液で完全に除去し、基
板を十分濯いでから乾燥させることにより、図１に示し
た本発明に係る「ゲート電極−ゲート絶縁膜−半導体Ｓ
ｉＣ（ＭＯＳ）構造」を有するＭＯＳキャパシタが完成
する。
用したレジストを専用ストリッパ液で完全に除去し、基
板を十分濯いでから乾燥させることにより、図１に示し
た本発明に係る「ゲート電極−ゲート絶縁膜−半導体Ｓ
ｉＣ（ＭＯＳ）構造」を有するＭＯＳキャパシタが完成
する。
【００５１】上記のように、本実施の形態においては、
ゲート電極以外の電極で、単結晶炭化珪素基板とコンタ
クトされる金属電極（裏面電極１０）として、ゲート絶
縁膜７が単結晶炭化珪素基板（エピタキシャル層２）と
フィールド絶縁膜３とゲート電極８とによって全周囲を
囲まれた後に、ゲート絶縁膜７を形成した熱酸化温度よ
りも低い温度であって、かつ、単結晶炭化珪素と金属
（Ｎｉ）とのコンタクト・アニールに十分な温度（９０
０℃以上）で加熱処理を施された金属電極を用いる構成
としたことにより、加熱処理時には、ゲート絶縁膜が熱
的に安定な（反応しない、拡散しない）ゲート電極（多
結晶シリコン）、ＳｉＯ２、ＳｉＣに上下左右から完全
に取り囲まれるため、急速加熱処理装置の内壁やＳｉＣ
基板自身のコンタクトから飛来してゲート絶縁膜７に付
着した金属物質が高温処理でゲート絶縁膜７に侵入する
という弊害と、急速加熱処理が８００℃以上の高真空中
で行われる場合にＳｉＯ２ゲート絶縁膜が不均一に分解
して変質するという弊害と、を極めて効果的に防止する
ことができる。また、ゲート絶縁膜を熱酸化で形成する
際の温度をコンタクト・アニールの温度よりも高くして
いることにより、急速加熱処理でゲート絶縁膜に生じる
収縮に伴う熱ストレスを、穏やかな熱処理条件で事前に
開放することができる。そのため、下記図４、図５で詳
述するように、急速高温加熱処理による熱ストレス起因
で生じるゲート絶縁膜の劣化を解決することができる、
という効果が得られる。また、単結晶炭化珪素と金属と
のコンタクト・アニールに十分な温度で加熱処理を施し
ているので、単結晶炭化珪素と金属電極との接触は、接
触抵抗が１０− ６Ωｃｍ２台を示す極めて低抵抗のオー
ミック接触が得られている。
ゲート電極以外の電極で、単結晶炭化珪素基板とコンタ
クトされる金属電極（裏面電極１０）として、ゲート絶
縁膜７が単結晶炭化珪素基板（エピタキシャル層２）と
フィールド絶縁膜３とゲート電極８とによって全周囲を
囲まれた後に、ゲート絶縁膜７を形成した熱酸化温度よ
りも低い温度であって、かつ、単結晶炭化珪素と金属
（Ｎｉ）とのコンタクト・アニールに十分な温度（９０
０℃以上）で加熱処理を施された金属電極を用いる構成
としたことにより、加熱処理時には、ゲート絶縁膜が熱
的に安定な（反応しない、拡散しない）ゲート電極（多
結晶シリコン）、ＳｉＯ２、ＳｉＣに上下左右から完全
に取り囲まれるため、急速加熱処理装置の内壁やＳｉＣ
基板自身のコンタクトから飛来してゲート絶縁膜７に付
着した金属物質が高温処理でゲート絶縁膜７に侵入する
という弊害と、急速加熱処理が８００℃以上の高真空中
で行われる場合にＳｉＯ２ゲート絶縁膜が不均一に分解
して変質するという弊害と、を極めて効果的に防止する
ことができる。また、ゲート絶縁膜を熱酸化で形成する
際の温度をコンタクト・アニールの温度よりも高くして
いることにより、急速加熱処理でゲート絶縁膜に生じる
収縮に伴う熱ストレスを、穏やかな熱処理条件で事前に
開放することができる。そのため、下記図４、図５で詳
述するように、急速高温加熱処理による熱ストレス起因
で生じるゲート絶縁膜の劣化を解決することができる、
という効果が得られる。また、単結晶炭化珪素と金属と
のコンタクト・アニールに十分な温度で加熱処理を施し
ているので、単結晶炭化珪素と金属電極との接触は、接
触抵抗が１０− ６Ωｃｍ２台を示す極めて低抵抗のオー
ミック接触が得られている。
【００５２】図４は、このようにして作製したＭＯＳキ
ャパシタのうち、任意の１１個について計測した電流−
電圧特性図である。なお、試料としたＭＯＳキャパシタ
は、ゲート電極の面積（開口部）が３.１４×１０−４
ｃｍ２、ゲート絶縁膜の厚みは４５ｎｍであった。
ャパシタのうち、任意の１１個について計測した電流−
電圧特性図である。なお、試料としたＭＯＳキャパシタ
は、ゲート電極の面積（開口部）が３.１４×１０−４
ｃｍ２、ゲート絶縁膜の厚みは４５ｎｍであった。
【００５３】図４から明らかなとおり、試験したＭＯＳ
キャパシタは全個がほぼ同じ電流―電圧特性を示してい
る。この電流−電圧特性はFowler-Northeim伝導として
知られている薄い酸化膜本来の真因性の特性であり、劣
化を示唆するリーク性の伝導は観察されない。また、絶
縁破壊電圧はどれも４５Ｖ（電界強度では１０ＭＶ／ｃ
ｍ）以上と優れた値を与えている。
キャパシタは全個がほぼ同じ電流―電圧特性を示してい
る。この電流−電圧特性はFowler-Northeim伝導として
知られている薄い酸化膜本来の真因性の特性であり、劣
化を示唆するリーク性の伝導は観察されない。また、絶
縁破壊電圧はどれも４５Ｖ（電界強度では１０ＭＶ／ｃ
ｍ）以上と優れた値を与えている。
【００５４】図４と前記図１４の特性を比較すれば明ら
かなように、本発明に基づくＭＯＳキャパシタのゲート
絶縁膜のリーク電流ならびに絶縁破壊電圧は、前記図１
４に示した従来技術の急速加熱処理を施したそれら（wi
th RTA）より、格段に改善されている。
かなように、本発明に基づくＭＯＳキャパシタのゲート
絶縁膜のリーク電流ならびに絶縁破壊電圧は、前記図１
４に示した従来技術の急速加熱処理を施したそれら（wi
th RTA）より、格段に改善されている。
【００５５】また、図５は、本発明にかかる上記ＭＯＳ
キャパシタの高周波Ｃ−Ｖ特性図である。前記図１５に
示した従来技術では、急速加熱処理の結果、フラットバ
ンド電圧が正方向に大きくシフトし、少なくとも１５Ｖ
以上になることが指摘されているが、同様の急速加熱処
理を施した本ＭＯＳキャパシタにおいては２Ｖ弱の値で
あり、これもまた大きく減少していることがわかる。こ
のフラットバンド電圧の低下（改善）は、酸化膜界面の
有効電荷密度Ｑｅｆｆ［/cm２］に換算して、Ｑｅｆｆ
の一桁の減少に相当する大きな改善である。
キャパシタの高周波Ｃ−Ｖ特性図である。前記図１５に
示した従来技術では、急速加熱処理の結果、フラットバ
ンド電圧が正方向に大きくシフトし、少なくとも１５Ｖ
以上になることが指摘されているが、同様の急速加熱処
理を施した本ＭＯＳキャパシタにおいては２Ｖ弱の値で
あり、これもまた大きく減少していることがわかる。こ
のフラットバンド電圧の低下（改善）は、酸化膜界面の
有効電荷密度Ｑｅｆｆ［/cm２］に換算して、Ｑｅｆｆ
の一桁の減少に相当する大きな改善である。
【００５６】以上の説明から明らかなとおり、前記の従
来技術においてコンタクト・アニールなどの急速高温加
熱処理（例えば１分間で１０００℃）を施すと、本来
４０Ｖくらいあるべきゲート絶縁膜の耐圧（＝絶縁破壊
電圧）が１／８の５Ｖ以下に急落する（図１４上グラ
フ）、ゲート絶縁膜のリーク電流が著しく増大する
（同グラフ）、フラットバンド電圧が通常の０Ｖ付近
から１５Ｖ以上正方向にシフトする（図１５）、という
問題があったが、本発明による「ゲート電極−ゲート絶
縁膜−半導体ＳｉＣ（ＭＯＳ）構造体」およびその製造
方法では、上記の問題が全て解決されている。
来技術においてコンタクト・アニールなどの急速高温加
熱処理（例えば１分間で１０００℃）を施すと、本来
４０Ｖくらいあるべきゲート絶縁膜の耐圧（＝絶縁破壊
電圧）が１／８の５Ｖ以下に急落する（図１４上グラ
フ）、ゲート絶縁膜のリーク電流が著しく増大する
（同グラフ）、フラットバンド電圧が通常の０Ｖ付近
から１５Ｖ以上正方向にシフトする（図１５）、という
問題があったが、本発明による「ゲート電極−ゲート絶
縁膜−半導体ＳｉＣ（ＭＯＳ）構造体」およびその製造
方法では、上記の問題が全て解決されている。
【００５７】また、本実施の形態では、Ａｒ雰囲気で１
０００℃で２分間のコンタクト・アニールを加えてい
る。この熱処理条件および接触の形成方法は、ｎ＋Ｓｉ
Ｃに低抵抗オーミック接触を実現する最適な製造方法で
ある。したがって、本実施の形態においては、ＳｉＣ基
板裏面に極めて低抵抗のオーミック接触が得られる。言
いかえると、本発明は前記〜の問題を接触抵抗の増
大を招くことなく、解決しているといえる。
０００℃で２分間のコンタクト・アニールを加えてい
る。この熱処理条件および接触の形成方法は、ｎ＋Ｓｉ
Ｃに低抵抗オーミック接触を実現する最適な製造方法で
ある。したがって、本実施の形態においては、ＳｉＣ基
板裏面に極めて低抵抗のオーミック接触が得られる。言
いかえると、本発明は前記〜の問題を接触抵抗の増
大を招くことなく、解決しているといえる。
【００５８】これに加えて、着目すべき重要な点は、本
実施の形態はコンタクト・アニールのみならず、実デバ
イズにおいてゲート絶縁膜がよく経験する上述したその
他のすべての熱工程、例えば、多結晶シリコン膜の成
膜、同膜へのリン不純物添加ドライブイン、層間絶縁膜
の堆積、同膜の高密度化熱処理に対しても、問題〜
を解決している、ということである。
実施の形態はコンタクト・アニールのみならず、実デバ
イズにおいてゲート絶縁膜がよく経験する上述したその
他のすべての熱工程、例えば、多結晶シリコン膜の成
膜、同膜へのリン不純物添加ドライブイン、層間絶縁膜
の堆積、同膜の高密度化熱処理に対しても、問題〜
を解決している、ということである。
【００５９】さらに、図１４のＩ−Ｖ特性（下のグラ
フ）見ると、従来技術では、急速加熱処理をしていない
ゲート絶縁膜であっても、最大でも４０Ｖ程度であり、
また、低電圧で破壊するものや高いリーク電流を示す不
良が相当数含まれていることがわかる。これに比べて、
本実施の形態のゲート絶縁膜の絶縁破壊電圧はすべてが
４０Ｖ以上と高く、最もよいものは５４Ｖをも越えるも
のが得られている。また、リーク電流はどれも小さく、
真因性の電流である。このように、本発明による炭化珪
素半導体装置（ゲート電極−ゲート絶縁膜−半導体Ｓｉ
Ｃ構造体）およびその製造方法は、従来技術のゲート絶
縁膜に比べて良好な特性を示し、ゲート絶縁膜形成後の
熱処理やドライエッチングを含むデバイス製造工程を経
ても、その良好な特性を最後まで維持できる、という優
れた効果を有している。
フ）見ると、従来技術では、急速加熱処理をしていない
ゲート絶縁膜であっても、最大でも４０Ｖ程度であり、
また、低電圧で破壊するものや高いリーク電流を示す不
良が相当数含まれていることがわかる。これに比べて、
本実施の形態のゲート絶縁膜の絶縁破壊電圧はすべてが
４０Ｖ以上と高く、最もよいものは５４Ｖをも越えるも
のが得られている。また、リーク電流はどれも小さく、
真因性の電流である。このように、本発明による炭化珪
素半導体装置（ゲート電極−ゲート絶縁膜−半導体Ｓｉ
Ｃ構造体）およびその製造方法は、従来技術のゲート絶
縁膜に比べて良好な特性を示し、ゲート絶縁膜形成後の
熱処理やドライエッチングを含むデバイス製造工程を経
ても、その良好な特性を最後まで維持できる、という優
れた効果を有している。
【００６０】（第２の実施の形態）本発明の第２の実施
の形態は、例えば特開平１０−３０８５１０号公報に開
示されているようなｎチャネルタイプのプレーナ型パワ
ーＭＯＳＦＥＴに、良好なゲート絶縁膜特性ならびにＭ
ＯＳ界面特性を実現するために、本発明を適用した例で
ある。図６はパワーＭＯＳＦＥＴの要部断面図である。
図６において、２１は高不純物濃度（窒素＞１×１０
−１９／ｃｍ３）のｎ＋型ＳｉＣ基板であり、表面（図
中上面側主面）に厚み１０μｍで、窒素を４×１０
−１５／ｃｍ３添加した第１のｎ−エピタキシャル層２
２をホモエピタキシャル成長させている。このＳｉＣ基
板２１としては、４Ｈ、６Ｈ、３Ｃ、１５Ｒなど全ての
晶系（Ｈは六方晶、Ｃは立方晶、Ｒは菱面体晶を意味す
る）の基板を用いることができる。
の形態は、例えば特開平１０−３０８５１０号公報に開
示されているようなｎチャネルタイプのプレーナ型パワ
ーＭＯＳＦＥＴに、良好なゲート絶縁膜特性ならびにＭ
ＯＳ界面特性を実現するために、本発明を適用した例で
ある。図６はパワーＭＯＳＦＥＴの要部断面図である。
図６において、２１は高不純物濃度（窒素＞１×１０
−１９／ｃｍ３）のｎ＋型ＳｉＣ基板であり、表面（図
中上面側主面）に厚み１０μｍで、窒素を４×１０
−１５／ｃｍ３添加した第１のｎ−エピタキシャル層２
２をホモエピタキシャル成長させている。このＳｉＣ基
板２１としては、４Ｈ、６Ｈ、３Ｃ、１５Ｒなど全ての
晶系（Ｈは六方晶、Ｃは立方晶、Ｒは菱面体晶を意味す
る）の基板を用いることができる。
【００６１】第１のｎ−エピタキシャル層２２の表層部
における所定領域には、所定深さを有するｐ型不純物を
わずかに添加したｐ−ベース領域２３ａおよび２３ｂが
離間して形成されている。また、ｐ−ベース領域２３
ａ、２３ｂの表層部所定領域には、ｐ−ベース領域より
も浅いｎ＋ソース領域２４ａ、２４ｂが形成されてい
る。さらに、ｎ＋型ソース領域２４ａと２４ｂに接し、
第１のｎ−エピタキシャル層２２とｐ−ベース領域２３
ａ、２３ｂの表層には第２のｎ−エピタキシャル層素片
２５が延設されている。この第２のｎ−エピタキシャル
層素片２５は、デバイスの動作時にデバイス表面におい
てチャネル形成層として機能する。このｎ−エピタキシ
ャル層素片２５の不純物濃度は、１×１０１５／ｃｍ３
〜１×１０１ ７／ｃｍ３の間の低濃度であり、かつ、ｐ
−ベース領域２３ａ、２３ｂの不純物濃度以下であるも
のとする。また、ｐ−ベース領域２３ａ、２３ｂ、ｎ＋
ソース領域２４ａ、２４ｂの上部には凹部３６ａ、３６
ｂが形成されている。
における所定領域には、所定深さを有するｐ型不純物を
わずかに添加したｐ−ベース領域２３ａおよび２３ｂが
離間して形成されている。また、ｐ−ベース領域２３
ａ、２３ｂの表層部所定領域には、ｐ−ベース領域より
も浅いｎ＋ソース領域２４ａ、２４ｂが形成されてい
る。さらに、ｎ＋型ソース領域２４ａと２４ｂに接し、
第１のｎ−エピタキシャル層２２とｐ−ベース領域２３
ａ、２３ｂの表層には第２のｎ−エピタキシャル層素片
２５が延設されている。この第２のｎ−エピタキシャル
層素片２５は、デバイスの動作時にデバイス表面におい
てチャネル形成層として機能する。このｎ−エピタキシ
ャル層素片２５の不純物濃度は、１×１０１５／ｃｍ３
〜１×１０１ ７／ｃｍ３の間の低濃度であり、かつ、ｐ
−ベース領域２３ａ、２３ｂの不純物濃度以下であるも
のとする。また、ｐ−ベース領域２３ａ、２３ｂ、ｎ＋
ソース領域２４ａ、２４ｂの上部には凹部３６ａ、３６
ｂが形成されている。
【００６２】第２のｎ−エピタキシャル層素片２５およ
びこの外縁部を除くｐ−ベース領域２３ａ、２３ｂ、ｎ
＋ソース領域２４ａ、２４ｂの上部には厚み数１００ｎ
ｍ以上のフィールド絶縁膜２６が配設されている。この
フィールド絶縁膜２６はＳｉＣ基板２１の表面を熱酸化
して形成した薄い下部絶縁膜２７の上にＳｉＣの熱酸化
以外の手段（たとえば減圧ＣＶＤ法など）で形成した厚
い上部絶縁膜２８を積層した構造になっている。また、
２９はフィールド絶縁膜２６に開けられたゲート開口
部、３０はゲート開口部底面に形成されたゲート絶縁膜
である。このゲート絶縁膜３０は成膜中あるいは成膜後
に酸素原子を含む酸化ガス中に直接さらして、熱処理さ
れた膜であることを要する。ゲート絶縁膜３０の上に
は、ゲート開口部２９を完全に被覆し、かつ、一部がフ
ィールド絶縁膜２６上に延伸するように配置された多結
晶シリコンのゲート電極３１が設けられている。このゲ
ート電極３１およびフィールド絶縁膜２６の上には層間
絶縁膜３２が成膜されている。
びこの外縁部を除くｐ−ベース領域２３ａ、２３ｂ、ｎ
＋ソース領域２４ａ、２４ｂの上部には厚み数１００ｎ
ｍ以上のフィールド絶縁膜２６が配設されている。この
フィールド絶縁膜２６はＳｉＣ基板２１の表面を熱酸化
して形成した薄い下部絶縁膜２７の上にＳｉＣの熱酸化
以外の手段（たとえば減圧ＣＶＤ法など）で形成した厚
い上部絶縁膜２８を積層した構造になっている。また、
２９はフィールド絶縁膜２６に開けられたゲート開口
部、３０はゲート開口部底面に形成されたゲート絶縁膜
である。このゲート絶縁膜３０は成膜中あるいは成膜後
に酸素原子を含む酸化ガス中に直接さらして、熱処理さ
れた膜であることを要する。ゲート絶縁膜３０の上に
は、ゲート開口部２９を完全に被覆し、かつ、一部がフ
ィールド絶縁膜２６上に延伸するように配置された多結
晶シリコンのゲート電極３１が設けられている。このゲ
ート電極３１およびフィールド絶縁膜２６の上には層間
絶縁膜３２が成膜されている。
【００６３】３３ａ、３３ｂは、フィールド絶縁膜２６
および層間絶縁膜３２に開けられ、ソース／ベース領域
に貫通するソース開口部である。ソース開口部３３ａ、
３３ｂはの底部にはソース電極３４ａ、３４ｂがある。
このソース電極３４ａ、３４ｂはＮｉなどの接触金属を
配設した後、急速高温過熱処理（例えば２分間で１００
０℃）でＳｉＣ（ソース層およびベース層）と合金化さ
せることによって形成する。また、３５は配線であり、
ソース開口部３３ａ、３３ｂを介してソース電極３４
ａ、３４ｂを同一基板上の他の回路要素や外部回路に接
続する。
および層間絶縁膜３２に開けられ、ソース／ベース領域
に貫通するソース開口部である。ソース開口部３３ａ、
３３ｂはの底部にはソース電極３４ａ、３４ｂがある。
このソース電極３４ａ、３４ｂはＮｉなどの接触金属を
配設した後、急速高温過熱処理（例えば２分間で１００
０℃）でＳｉＣ（ソース層およびベース層）と合金化さ
せることによって形成する。また、３５は配線であり、
ソース開口部３３ａ、３３ｂを介してソース電極３４
ａ、３４ｂを同一基板上の他の回路要素や外部回路に接
続する。
【００６４】なお、この図には表示されてないが、多結
晶シリコンのゲート電極３１の延伸部分上部の層間絶縁
膜３２には、ゲート電極開口部が開けられていて、ゲー
ト電極開口部底部のゲート電極上にも多結晶シリコンと
合金化したＮｉからなる接点電極が置かれている。この
接点電極とゲート電極開口部を介してゲート電極３１と
同一基板上の他の回路要素や外部回路に接続するための
第２の配線（図示せず）が層間絶縁膜３２に載置されて
いる。
晶シリコンのゲート電極３１の延伸部分上部の層間絶縁
膜３２には、ゲート電極開口部が開けられていて、ゲー
ト電極開口部底部のゲート電極上にも多結晶シリコンと
合金化したＮｉからなる接点電極が置かれている。この
接点電極とゲート電極開口部を介してゲート電極３１と
同一基板上の他の回路要素や外部回路に接続するための
第２の配線（図示せず）が層間絶縁膜３２に載置されて
いる。
【００６５】一方、ＳｉＣ基板２１の裏面の３７は、基
板周縁を残してほぼ全域に配置したドレイン電極であ
る。このドレイン電極３７は、Ｎｉなどの接触金属を基
板裏に蒸着した後、急速過熱処理でＳｉＣ２１と合金化
させることによって形成する。なお、接触金属がＳｉＣ
基板２１側面に付着するおそれがない場合には、接触金
属を基板の裏面全面に配設するようにしてもよい。
板周縁を残してほぼ全域に配置したドレイン電極であ
る。このドレイン電極３７は、Ｎｉなどの接触金属を基
板裏に蒸着した後、急速過熱処理でＳｉＣ２１と合金化
させることによって形成する。なお、接触金属がＳｉＣ
基板２１側面に付着するおそれがない場合には、接触金
属を基板の裏面全面に配設するようにしてもよい。
【００６６】次に、本発明を適用したプレーナ型パワー
ＭＯＳＦＥＴの製造方法を説明する。図７〜図１０は上
記製造方法の工程を示す断面図である。まず、図７
（ａ）では、ｎ＋ＳｉＣ基板２１に第１のｎ−エピタキ
シャル層２２、ｐ−ベース領域２３ａおよび２３ｂ、ｎ
＋ソース領域２４ａ、２４ｂ、第２のｎ−エピタキシャ
ル層素片２５、基板凹部３６ａ、３６ｂを形成する。な
お、第１、第２のｎ−エピタキシャル層の成長に伴って
形成されるＳｉＣ基板２１裏面の低品質のエピタキシャ
ル層は前記第１の実施の形態で説明した手順で取り除か
れているものとする。なお、以下の説明において、特に
断らない場合は、ＳｉＣ基板２１にエピタキシャル層２
２やその他の膜や電極が形成されたものを基板と呼んで
いる。
ＭＯＳＦＥＴの製造方法を説明する。図７〜図１０は上
記製造方法の工程を示す断面図である。まず、図７
（ａ）では、ｎ＋ＳｉＣ基板２１に第１のｎ−エピタキ
シャル層２２、ｐ−ベース領域２３ａおよび２３ｂ、ｎ
＋ソース領域２４ａ、２４ｂ、第２のｎ−エピタキシャ
ル層素片２５、基板凹部３６ａ、３６ｂを形成する。な
お、第１、第２のｎ−エピタキシャル層の成長に伴って
形成されるＳｉＣ基板２１裏面の低品質のエピタキシャ
ル層は前記第１の実施の形態で説明した手順で取り除か
れているものとする。なお、以下の説明において、特に
断らない場合は、ＳｉＣ基板２１にエピタキシャル層２
２やその他の膜や電極が形成されたものを基板と呼んで
いる。
【００６７】次に、図７（ｂ）では、ＲＣＡ洗浄などで
十分洗浄した基板をドライ酸素雰囲気で熱酸化して基板
表面並びに裏面に熱酸化膜を成長し、緩衝フッ酸溶液を
用いて直ちに取り除く。この時、すでに述べた理由によ
り、熱酸化膜の厚みは５０ｎｍ未満、好ましくは５〜２
０ｎｍが望ましい。犠牲酸化が終了した基板を再び、Ｒ
ＣＡ洗浄などで十分洗浄した後、基板表面に薄い下部絶
縁膜２７と厚い上部絶縁膜２８からなるフィールド絶縁
膜２６を成膜する。下部絶縁膜２７は、基板表面を酸素
雰囲気でドライ酸化して形成した約１０ｎｍの熱酸化膜
であり、上部絶縁膜２８は熱酸化以外の方法で形成した
所望の厚みの絶縁膜、たとえば、酸素とシランを用いた
常圧ＣＶＤで形成した４００ｎｍ厚のＳｉＯ２膜などを
使用することができる。下部絶縁膜２７の厚みは、５０
ｎｍ未満、好ましくは５〜２０ｎｍが望ましい。下部絶
縁膜２７の熱酸化はドライ酸化に限定されるものではな
く、ウエット酸化や他の酸化ガスを用いた熱酸化でもよ
い。また、基板表面に下部絶縁膜２７を成長させてか
ら、上部絶縁膜２８を成膜してもよいし、逆に、上部絶
縁膜２８を成膜してから熱酸化して、基板と上部絶縁膜
２８との間に下部絶縁膜（熱酸化膜）２７を形成しても
よい。なお、図中１０１は下部絶縁膜２７を形成する際
に基板裏面に自動的に形成される第１の一過性熱酸化膜
である。この一過性熱酸化膜１０１は、工程（ａ）で生
じた基板裏面の相当深い研削損傷層を効果的に取り除く
効果がある。
十分洗浄した基板をドライ酸素雰囲気で熱酸化して基板
表面並びに裏面に熱酸化膜を成長し、緩衝フッ酸溶液を
用いて直ちに取り除く。この時、すでに述べた理由によ
り、熱酸化膜の厚みは５０ｎｍ未満、好ましくは５〜２
０ｎｍが望ましい。犠牲酸化が終了した基板を再び、Ｒ
ＣＡ洗浄などで十分洗浄した後、基板表面に薄い下部絶
縁膜２７と厚い上部絶縁膜２８からなるフィールド絶縁
膜２６を成膜する。下部絶縁膜２７は、基板表面を酸素
雰囲気でドライ酸化して形成した約１０ｎｍの熱酸化膜
であり、上部絶縁膜２８は熱酸化以外の方法で形成した
所望の厚みの絶縁膜、たとえば、酸素とシランを用いた
常圧ＣＶＤで形成した４００ｎｍ厚のＳｉＯ２膜などを
使用することができる。下部絶縁膜２７の厚みは、５０
ｎｍ未満、好ましくは５〜２０ｎｍが望ましい。下部絶
縁膜２７の熱酸化はドライ酸化に限定されるものではな
く、ウエット酸化や他の酸化ガスを用いた熱酸化でもよ
い。また、基板表面に下部絶縁膜２７を成長させてか
ら、上部絶縁膜２８を成膜してもよいし、逆に、上部絶
縁膜２８を成膜してから熱酸化して、基板と上部絶縁膜
２８との間に下部絶縁膜（熱酸化膜）２７を形成しても
よい。なお、図中１０１は下部絶縁膜２７を形成する際
に基板裏面に自動的に形成される第１の一過性熱酸化膜
である。この一過性熱酸化膜１０１は、工程（ａ）で生
じた基板裏面の相当深い研削損傷層を効果的に取り除く
効果がある。
【００６８】次に、図７（ｃ）では、基板表面にフォト
レジストを塗布し、露光し、現像し、基板を緩衝フッ酸
溶液に浸漬してウエットエッチングすることで、フィー
ルド絶縁膜２６の所定の位置にゲート開口部２９を形成
する。第１の一過性熱酸化膜１０１はここで消失する。
また、微細なゲート開口部２９を形成するときは、ＣＦ
４ガスプラズマなどを用いた反応性イオンエッチング等
のドライエッチングを用いることもできるが、この場合
には、最初にドライ・エッチングを行い、フィールド絶
縁膜を数１００ｎｍ残したところで、必ず、上記緩衝フ
ッ酸溶液を用いたウエット・エッチングに切り換えるよ
うにする。エッチングが終了したらフォトレジストを剥
離する。
レジストを塗布し、露光し、現像し、基板を緩衝フッ酸
溶液に浸漬してウエットエッチングすることで、フィー
ルド絶縁膜２６の所定の位置にゲート開口部２９を形成
する。第１の一過性熱酸化膜１０１はここで消失する。
また、微細なゲート開口部２９を形成するときは、ＣＦ
４ガスプラズマなどを用いた反応性イオンエッチング等
のドライエッチングを用いることもできるが、この場合
には、最初にドライ・エッチングを行い、フィールド絶
縁膜を数１００ｎｍ残したところで、必ず、上記緩衝フ
ッ酸溶液を用いたウエット・エッチングに切り換えるよ
うにする。エッチングが終了したらフォトレジストを剥
離する。
【００６９】次に、図８（ｄ）では、レジスト残滓で汚
れた基板を再びＲＣＡ洗浄などで十分洗浄するととも
に、洗浄の最終段階において、ＲＣＡ洗浄で開口部表面
に生成した化学的酸化膜を除去するために緩衝フッ酸溶
液に５秒〜１０秒間浸し、超純水で緩衝フッ酸溶液を完
全にすすぎ落とした後、乾燥する。乾燥した基板は直ち
に熱酸化して、ゲート開口部２９の基板表面に所望の厚
み（たとえばここでは４０ｎｍ厚）のゲート絶縁膜３０
を成長させる。ゲート酸化の条件としては、これに限定
されるわけではないが、たとえば、温度１１００℃での
ドライ酸化がよい。ここでコンタクト・アニールのよう
な急速高温加熱処理に耐えられるゲート絶縁膜３０を実
現するための重要なポイントは、熱酸化温度は後続の全
ての工程のどの熱処理温度よりも高く設定するというこ
とである。本実施の形態では、後に、裏面のドレイン電
極３７のオーミック接触を実現するために、１０００℃
の急速加熱処理を実施するので、１１００℃という酸化
温度が選ばれた。なお、素子によっては表面荒れが著し
くなる５０ｎｍ以上のゲート絶縁膜３０にしたい場合が
ある。この場合はＳｉＣの熱酸化膜の上に他の成膜手段
で形成した絶縁膜（たとえば、ＣＶＤ−ＳｉＯ２膜）を
積層し、所望の厚みにする。また、１０２は熱酸化でゲ
ート絶縁膜を形成するときに基板裏面に自動的に生成さ
れる比較的厚い第２の一過性熱酸化膜である。
れた基板を再びＲＣＡ洗浄などで十分洗浄するととも
に、洗浄の最終段階において、ＲＣＡ洗浄で開口部表面
に生成した化学的酸化膜を除去するために緩衝フッ酸溶
液に５秒〜１０秒間浸し、超純水で緩衝フッ酸溶液を完
全にすすぎ落とした後、乾燥する。乾燥した基板は直ち
に熱酸化して、ゲート開口部２９の基板表面に所望の厚
み（たとえばここでは４０ｎｍ厚）のゲート絶縁膜３０
を成長させる。ゲート酸化の条件としては、これに限定
されるわけではないが、たとえば、温度１１００℃での
ドライ酸化がよい。ここでコンタクト・アニールのよう
な急速高温加熱処理に耐えられるゲート絶縁膜３０を実
現するための重要なポイントは、熱酸化温度は後続の全
ての工程のどの熱処理温度よりも高く設定するというこ
とである。本実施の形態では、後に、裏面のドレイン電
極３７のオーミック接触を実現するために、１０００℃
の急速加熱処理を実施するので、１１００℃という酸化
温度が選ばれた。なお、素子によっては表面荒れが著し
くなる５０ｎｍ以上のゲート絶縁膜３０にしたい場合が
ある。この場合はＳｉＣの熱酸化膜の上に他の成膜手段
で形成した絶縁膜（たとえば、ＣＶＤ−ＳｉＯ２膜）を
積層し、所望の厚みにする。また、１０２は熱酸化でゲ
ート絶縁膜を形成するときに基板裏面に自動的に生成さ
れる比較的厚い第２の一過性熱酸化膜である。
【００７０】次に、図８（ｅ）では、ゲート絶縁膜３０
を形成し終ったら直ちに基板の表面および裏面全面にシ
ラン原料を用いた減圧ＣＶＤ法（成長温度６００℃〜７
００℃）で厚み３００〜４００ｎｍの多結晶シリコン膜
１０３を成膜し、その後、塩素酸リン（ＰＯＣｌ３）と
酸素を用いた周知の熱拡散法（処理温度９００℃〜９５
０℃）で多結晶シリコン膜にＰ（リン）を添加し、導電
性を付与する。つづいて、基板表面にフォトレジストを
塗布して、フォトリソグラフィと、Ｃ ２Ｆ６と酸素をエ
ッチャントとした反応性イオンエッチング（ＲＩＥ）を
用いて、基板表面側の多結晶シリコン膜の不要な部分を
取り除き、ゲート電極３１を形成する。
を形成し終ったら直ちに基板の表面および裏面全面にシ
ラン原料を用いた減圧ＣＶＤ法（成長温度６００℃〜７
００℃）で厚み３００〜４００ｎｍの多結晶シリコン膜
１０３を成膜し、その後、塩素酸リン（ＰＯＣｌ３）と
酸素を用いた周知の熱拡散法（処理温度９００℃〜９５
０℃）で多結晶シリコン膜にＰ（リン）を添加し、導電
性を付与する。つづいて、基板表面にフォトレジストを
塗布して、フォトリソグラフィと、Ｃ ２Ｆ６と酸素をエ
ッチャントとした反応性イオンエッチング（ＲＩＥ）を
用いて、基板表面側の多結晶シリコン膜の不要な部分を
取り除き、ゲート電極３１を形成する。
【００７１】次に、図８（ｆ）では、ＲＩＥエッチング
に使用したレジストを完全に除去した後、基板をＲＣＡ
洗浄し、清浄化したところで、基板表面のゲート電極３
１およびフィールド絶縁膜２６の上部に層間絶縁膜３２
を堆積する。この層間絶縁膜３２としては、シランと酸
素を原料とした常圧ＣＶＤ法で形成した約１μｍ厚のＳ
ｉＯ２膜あるいは更にリンを添加したリン珪酸ガラス
（ＰＳＧ）などが適しているが、これに限定されるもの
ではい。この後、基板を通常の拡散炉に入れ、Ｎ ２雰囲
気で数１０分間の穏やかな熱処理を行い、層間絶縁膜３
２を高密度化する。この時の熱処理温度は９００℃〜１
０００℃の範囲で適宜選ばれる。
に使用したレジストを完全に除去した後、基板をＲＣＡ
洗浄し、清浄化したところで、基板表面のゲート電極３
１およびフィールド絶縁膜２６の上部に層間絶縁膜３２
を堆積する。この層間絶縁膜３２としては、シランと酸
素を原料とした常圧ＣＶＤ法で形成した約１μｍ厚のＳ
ｉＯ２膜あるいは更にリンを添加したリン珪酸ガラス
（ＰＳＧ）などが適しているが、これに限定されるもの
ではい。この後、基板を通常の拡散炉に入れ、Ｎ ２雰囲
気で数１０分間の穏やかな熱処理を行い、層間絶縁膜３
２を高密度化する。この時の熱処理温度は９００℃〜１
０００℃の範囲で適宜選ばれる。
【００７２】次に、図９（ｇ）では、基板の表面にフォ
トレジストを塗布し、露光し、現像し、基板を緩衝フッ
酸溶液（ＮＨ４Ｆ＋ＨＦ混合液）に浸漬してウエットエ
ッチングすることで、層間絶縁膜３２およびフィールド
絶縁膜２６の所定の位置にソース開口部３３ａ、３３ｂ
とゲート電極開口部（図示せず）を形成する。ゲート電
極開口部の上部には層間絶縁膜３２のみしかないので、
フィールド絶縁膜２６も存在するソース開口部に比べて
早目に貫通するが、下には緩衝フッ酸溶液に侵されない
多結晶シリコンのゲート電極３１があるので、エッチン
グは多結晶シリコンに到達した時点で自動的に停止す
る。微細な開口部を形成するときは、ＣＦ ４ガスプラズ
マなどを用いた反応性イオンエッチング等のドライ・エ
ッチングを用いることができるが、この場合、最初にド
ライ・エッチングを行い、ソース開口部３３ａ、３３ｂ
上のフィールド絶縁膜を数１００ｎｍ残したところで、
必ず、上記緩衝フッ酸溶液を用いたウエット・エッチン
グに切り換えるようにする。
トレジストを塗布し、露光し、現像し、基板を緩衝フッ
酸溶液（ＮＨ４Ｆ＋ＨＦ混合液）に浸漬してウエットエ
ッチングすることで、層間絶縁膜３２およびフィールド
絶縁膜２６の所定の位置にソース開口部３３ａ、３３ｂ
とゲート電極開口部（図示せず）を形成する。ゲート電
極開口部の上部には層間絶縁膜３２のみしかないので、
フィールド絶縁膜２６も存在するソース開口部に比べて
早目に貫通するが、下には緩衝フッ酸溶液に侵されない
多結晶シリコンのゲート電極３１があるので、エッチン
グは多結晶シリコンに到達した時点で自動的に停止す
る。微細な開口部を形成するときは、ＣＦ ４ガスプラズ
マなどを用いた反応性イオンエッチング等のドライ・エ
ッチングを用いることができるが、この場合、最初にド
ライ・エッチングを行い、ソース開口部３３ａ、３３ｂ
上のフィールド絶縁膜を数１００ｎｍ残したところで、
必ず、上記緩衝フッ酸溶液を用いたウエット・エッチン
グに切り換えるようにする。
【００７３】エッチングが終了したら、基板を十分濯い
で乾燥させ、直ちに、エッチングマスクとしてのフォト
レジストが付いたままの基板を高真空に維持された蒸着
機に設置して、基板表面に接触金属１０４、たとえば、
５０ｎｍ厚のＮｉを全面蒸着する。開口エッチングと接
触金属の蒸着との間の放置時間はソース電極の接触抵抗
の大小を左右する極めて重要な因子である。この時間が
長いと、開口部のＳｉＣ表面に自然酸化膜が生成された
り、ハイドロ・カーボンが再付着したりして、これが原
因となって後述の合金層の均一形成が妨げられ、接触抵
抗を大幅に増加させたり、ばらつかせたりする。したが
って開口部エッチング後は可能な限り早く接触金属１０
４を被着させる必要がある。蒸着が終了したら、基板を
専用のフォトレジストストリッパに浸漬し、基板表面に
残されているフォトレジストを完全に除去する。それに
より、フォトレジストの上に被着した接触金属１０４も
同時に除かれ、ソース開口部３３ａ、３３ｂ上およびゲ
ート電極開口部の底面にのみ接触金属１０４を残した基
板構造ができあがる。
で乾燥させ、直ちに、エッチングマスクとしてのフォト
レジストが付いたままの基板を高真空に維持された蒸着
機に設置して、基板表面に接触金属１０４、たとえば、
５０ｎｍ厚のＮｉを全面蒸着する。開口エッチングと接
触金属の蒸着との間の放置時間はソース電極の接触抵抗
の大小を左右する極めて重要な因子である。この時間が
長いと、開口部のＳｉＣ表面に自然酸化膜が生成された
り、ハイドロ・カーボンが再付着したりして、これが原
因となって後述の合金層の均一形成が妨げられ、接触抵
抗を大幅に増加させたり、ばらつかせたりする。したが
って開口部エッチング後は可能な限り早く接触金属１０
４を被着させる必要がある。蒸着が終了したら、基板を
専用のフォトレジストストリッパに浸漬し、基板表面に
残されているフォトレジストを完全に除去する。それに
より、フォトレジストの上に被着した接触金属１０４も
同時に除かれ、ソース開口部３３ａ、３３ｂ上およびゲ
ート電極開口部の底面にのみ接触金属１０４を残した基
板構造ができあがる。
【００７４】次に、図９（ｈ）では、基板を十分濯い
で、乾燥させた後、表面全面に厚み１μｍ以上の保護用
レジスト材（フォトレジストでよい）を塗布して、一旦
緩衝フッ酸溶液に浸漬し、裏面側の多結晶シリコン膜１
０３の上に形成されたＳｉＯ２膜を除く。つづいて、裏
面側多結晶シリコン膜１０３を、ＣＦ４とＯ２を用いた
ドライエッチングで、完全に除去する。ドライエッチン
グ中に起きるおそれのあるプラズマダメージや帯電から
接触金属１０４とゲート絶縁膜の劣化を防止するため
に、レジストによる表面保護工程は必ず必要である。
で、乾燥させた後、表面全面に厚み１μｍ以上の保護用
レジスト材（フォトレジストでよい）を塗布して、一旦
緩衝フッ酸溶液に浸漬し、裏面側の多結晶シリコン膜１
０３の上に形成されたＳｉＯ２膜を除く。つづいて、裏
面側多結晶シリコン膜１０３を、ＣＦ４とＯ２を用いた
ドライエッチングで、完全に除去する。ドライエッチン
グ中に起きるおそれのあるプラズマダメージや帯電から
接触金属１０４とゲート絶縁膜の劣化を防止するため
に、レジストによる表面保護工程は必ず必要である。
【００７５】次に、基板を緩衝フッ酸に浸して多結晶シ
リコン膜１０３の内側に形成されていた第２の一過性熱
酸化膜１０２を落して、基板裏面に清浄な結晶面を露出
させる。そして緩衝フッ酸溶液を超純水で完全に濯ぎ落
して、乾燥させたところで、速やかに基板を高真空に維
持された蒸着装置の中に据え付け、裏面に所望の裏面接
触金属１０５を蒸着する。この裏面接触金属１０５（裏
面電極）の材料としては、たとえば、５０ｎｍ厚のＮｉ
膜がある。なお、基板側面に電極材料が付着するおそれ
がある場合には、周辺部をシャドーマスクを使用して外
縁部を隠蔽して蒸着を行う。図９（ｈ）はシャドーマス
クを使用して裏面電極を蒸着した例を示している。
リコン膜１０３の内側に形成されていた第２の一過性熱
酸化膜１０２を落して、基板裏面に清浄な結晶面を露出
させる。そして緩衝フッ酸溶液を超純水で完全に濯ぎ落
して、乾燥させたところで、速やかに基板を高真空に維
持された蒸着装置の中に据え付け、裏面に所望の裏面接
触金属１０５を蒸着する。この裏面接触金属１０５（裏
面電極）の材料としては、たとえば、５０ｎｍ厚のＮｉ
膜がある。なお、基板側面に電極材料が付着するおそれ
がある場合には、周辺部をシャドーマスクを使用して外
縁部を隠蔽して蒸着を行う。図９（ｈ）はシャドーマス
クを使用して裏面電極を蒸着した例を示している。
【００７６】次に、図９（ｉ）では、表面保護に使用し
たレジストを当該レジストの専用ストリッパ液で完全に
剥離し、基板を十分濯いでから乾燥させ、直ちに急速加
熱処理装置に設置して、高純度Ａｒ雰囲気で１０００
℃、２分間の急速高温加熱処理（コンタクト・アニー
ル）を実施する。この熱処理によって、ソース開口部３
３ａ、３３ｂ、ゲート電極開口部（図示せず）ならびに
裏面の接触金属１０４、１０５（Ｎｉ膜）は、それぞれ
ｎ＋ソース領域のＳｉＣ、ｎ＋多結晶シリコン、ｎ ＋Ｓ
ｉＣ裏面と同時に合金化し、極めて低抵抗を示すソース
電極３４ａ、３４ｂ、ゲート電極接触（図示せず）、ド
レイン電極３７を形成する。このとき、ゲート絶縁膜３
０を多結晶シリコンのゲート電極３１で全面被覆したゲ
ート電極−ゲート絶縁膜−半導体ＳｉＣ（ＭＯＳ）の構
造体全体も同時に加熱される。
たレジストを当該レジストの専用ストリッパ液で完全に
剥離し、基板を十分濯いでから乾燥させ、直ちに急速加
熱処理装置に設置して、高純度Ａｒ雰囲気で１０００
℃、２分間の急速高温加熱処理（コンタクト・アニー
ル）を実施する。この熱処理によって、ソース開口部３
３ａ、３３ｂ、ゲート電極開口部（図示せず）ならびに
裏面の接触金属１０４、１０５（Ｎｉ膜）は、それぞれ
ｎ＋ソース領域のＳｉＣ、ｎ＋多結晶シリコン、ｎ ＋Ｓ
ｉＣ裏面と同時に合金化し、極めて低抵抗を示すソース
電極３４ａ、３４ｂ、ゲート電極接触（図示せず）、ド
レイン電極３７を形成する。このとき、ゲート絶縁膜３
０を多結晶シリコンのゲート電極３１で全面被覆したゲ
ート電極−ゲート絶縁膜−半導体ＳｉＣ（ＭＯＳ）の構
造体全体も同時に加熱される。
【００７７】次に、図１０（ｊ）では、コンタクト・ア
ニールが済んだ基板を高真空に維持されたマグネトロン
スパッタリング装置に速やかに据え付け、基板の層間絶
縁膜３２およびソース開口部３３ａ、３３ｂの上部全面
に所望の配線材料、たとえばＡｌを１μｍ厚に蒸着す
る。この後、Ａｌ膜を成膜させた基板表面にフォトレジ
ストと塗布し、露光し、現像して、エッチングのレジス
トマスクを形成した後、基板裏面に裏面電極保護用のフ
ォトレジストを塗布して、このレジストを十分乾燥させ
てから、リン酸系のエッチング液を用いてＡｌ膜をパタ
ーン化し、配線３５を形成する。裏面のレジストはドレ
イン電極３７がリン酸系のエッチング液に溶出して、消
失したり変質したりするのを防止する目的で形成される
が、このおそれがない場合やＡｌ膜をＲＩＥ（ドライ）
でエッチングするときには、省略することができる。最
後にレジストマスクとドレイン電極保護に使用した保護
レジストを専用ストリッパ液で完全に除去し、基板を十
分濯いでから乾燥させる。こうして、前記図６に示した
本発明のプレーナ型パワーＭＯＳＦＥＴが完成する。
ニールが済んだ基板を高真空に維持されたマグネトロン
スパッタリング装置に速やかに据え付け、基板の層間絶
縁膜３２およびソース開口部３３ａ、３３ｂの上部全面
に所望の配線材料、たとえばＡｌを１μｍ厚に蒸着す
る。この後、Ａｌ膜を成膜させた基板表面にフォトレジ
ストと塗布し、露光し、現像して、エッチングのレジス
トマスクを形成した後、基板裏面に裏面電極保護用のフ
ォトレジストを塗布して、このレジストを十分乾燥させ
てから、リン酸系のエッチング液を用いてＡｌ膜をパタ
ーン化し、配線３５を形成する。裏面のレジストはドレ
イン電極３７がリン酸系のエッチング液に溶出して、消
失したり変質したりするのを防止する目的で形成される
が、このおそれがない場合やＡｌ膜をＲＩＥ（ドライ）
でエッチングするときには、省略することができる。最
後にレジストマスクとドレイン電極保護に使用した保護
レジストを専用ストリッパ液で完全に除去し、基板を十
分濯いでから乾燥させる。こうして、前記図６に示した
本発明のプレーナ型パワーＭＯＳＦＥＴが完成する。
【００７８】このようにして製作したプレーナ型パワー
ＭＯＳＦＥＴのゲート絶縁膜のＩ−Ｖ特性および高周波
Ｃ−Ｖ特性を評価したところ、それぞれ、前記図４、図
５と同等の特性が得られた。なお、この測定の際には、
測定に便利なように、ｐ−ベース２３ａとｐ−ベース２
３ｂの離間距離を２００μｍと特別に大きくした試料を
用いている。
ＭＯＳＦＥＴのゲート絶縁膜のＩ−Ｖ特性および高周波
Ｃ−Ｖ特性を評価したところ、それぞれ、前記図４、図
５と同等の特性が得られた。なお、この測定の際には、
測定に便利なように、ｐ−ベース２３ａとｐ−ベース２
３ｂの離間距離を２００μｍと特別に大きくした試料を
用いている。
【００７９】上記のように、プレーナ型パワーＭＯＳＦ
ＥＴに本発明を適用した場合においても、第１実施の形
態で説明したＭＯＳキャパシタと同等の効果が得られ
る。この結果は、両デバイスのゲート開口部周辺の構造
とプロセスを対比すると、予期される結果であることが
理解できる。すなわち、図６のｎ＋ソース領域２４ａ、
２４ｂ、ｐ−ベース領域２３ａ、２３ｂはｎ型不純物、
ｐ型不純物を添加した領域であるが、図６と図７で説明
したとおり、その母体はｎ−エピタキシャル層（２５あ
るいは３７）である。すなわち、本発明による図６のプ
レーナ型パワーＭＯＳＦＥＴのゲート開口部（外縁部を
含む）の断面構造は、前記第１実施形態にかかるＭＯＳ
キャパシタのゲート開口部（外縁部を含む）の断面構造
と異なるところがない。
ＥＴに本発明を適用した場合においても、第１実施の形
態で説明したＭＯＳキャパシタと同等の効果が得られ
る。この結果は、両デバイスのゲート開口部周辺の構造
とプロセスを対比すると、予期される結果であることが
理解できる。すなわち、図６のｎ＋ソース領域２４ａ、
２４ｂ、ｐ−ベース領域２３ａ、２３ｂはｎ型不純物、
ｐ型不純物を添加した領域であるが、図６と図７で説明
したとおり、その母体はｎ−エピタキシャル層（２５あ
るいは３７）である。すなわち、本発明による図６のプ
レーナ型パワーＭＯＳＦＥＴのゲート開口部（外縁部を
含む）の断面構造は、前記第１実施形態にかかるＭＯＳ
キャパシタのゲート開口部（外縁部を含む）の断面構造
と異なるところがない。
【００８０】また、プレーナ型パワーＭＯＳＦＥＴの製
造プロセスと前記ＭＯＳキャパシタの製造プロセスを比
較すると、ゲート絶縁膜を形成してから層間絶縁膜を形
成するまので工程は全く同じである。その後の工程もＭ
ＯＳＦＥＴではソース接触金属（Ｎｉ）１０４およびゲ
ート電極の接触金属（図示せず）をソース開口部３３
ａ、３３ｂ底とゲート電極開口部底に同時形成する工程
が挿入されてはいるが、この工程は室温でのプロセスな
ので、高温での熱処理履歴という観点から比較すると、
両者は同じである。
造プロセスと前記ＭＯＳキャパシタの製造プロセスを比
較すると、ゲート絶縁膜を形成してから層間絶縁膜を形
成するまので工程は全く同じである。その後の工程もＭ
ＯＳＦＥＴではソース接触金属（Ｎｉ）１０４およびゲ
ート電極の接触金属（図示せず）をソース開口部３３
ａ、３３ｂ底とゲート電極開口部底に同時形成する工程
が挿入されてはいるが、この工程は室温でのプロセスな
ので、高温での熱処理履歴という観点から比較すると、
両者は同じである。
【００８１】さらに、本発明第２の実施の形態は、第１
実施の形態と共通する効果を有するのに加えて、従来の
プレーナ型を含めたＳｉＣ縦型ＭＯＳＦＥＴ固有の以下
の問題点を解決できるので説明する。図１６は特開平１
０−３０８５１０号公報で開示されているＳｉＣを用い
た典型的なパワーＭＯＳＦＥＴの模式的要部断面図であ
る。構造を簡単に説明すると、１’はｎ＋型六方晶系炭
化珪素半導体基板で上面を主表面１ａ’とし、主表面の
反対面である下面を裏面１ｂ’としている。このｎ＋型
炭化珪素半導体基板１’の主表面１ａ’上に、基板１’
よりも低いドーパント濃度を有するｎ−型炭化珪素エピ
タキシャル層２’が積層されている。ｎ−型炭化珪素エ
ピタキシャル層２’の表層部における所定領域には、所
定深さを有するｐ−型炭化珪素ベース領域３ａ’および
ｐ−型炭化珪素ベース領域３ｂ’が離間して形成されて
いる。また、ｐ−型炭化珪素ベース領域３ａ’の表層部
における所定領域には、ベース領域３ａ’よりも浅いｎ
＋型ソース領域４ａ’が、また、ｐ−型炭化珪素ベース
領域３ｂ’の表層部における所定領域には、ベース領域
３ｂ’よりも浅いｎ＋型ソース領域４ｂ’が形成されて
いる。さらに、ｎ＋型ソース領域４ａ’とｎ＋型ソース
領域４ｂ’との間におけるｎ−型炭化珪素エピタキシャ
ル層２’およびｐ−型炭化珪素ベース領域３ａ’、３
ｂ’の表面部にはｎ−型ＳｉＣ層５’が延設されてい
る。つまり、ベース領域３ａ’、３ｂ’の表面部におい
てソース領域４ａ’、４ｂ’とｎ−型炭化珪素エピタキ
シャル層２’とを繋ぐようにｎ−型ＳｉＣ層５’が配置
されている。また、ｐ−型炭化珪素ベース領域３ａ’、
３ｂ’、ｎ ＋型ソース領域４ａ’、４ｂ’の表面部には
凹部６ａ’、６ｂ’が形成されている。表面チャネルエ
ピタキシャル層５’の上面およびｎ＋型ソース領域４
ａ’、４ｂ’の上面にはゲート絶縁膜（シリコン酸化
膜）７’が形成されている。さらに、ゲート絶縁膜７’
の上にはポリシリコンのゲート電極８’が形成されてい
る。ゲート電極８’は絶縁膜９’にて覆われている。絶
縁膜９’としてはＬＴＯ（Ｌow Ｔemperature Ｏxide）
膜が用いられている。その上には内部配線を兼ねるソー
ス電極１０’が形成され、ソース電極１０’はｎ＋型ソ
ース領域４ａ’、４ｂ’およびｐ−型炭化珪素ベース領
域３ａ’、３ｂ’と接している。また、ｎ＋型炭化珪素
半導体基板１’の裏面１ｂ’には、ドレイン電極層１
１’が形成されている。
実施の形態と共通する効果を有するのに加えて、従来の
プレーナ型を含めたＳｉＣ縦型ＭＯＳＦＥＴ固有の以下
の問題点を解決できるので説明する。図１６は特開平１
０−３０８５１０号公報で開示されているＳｉＣを用い
た典型的なパワーＭＯＳＦＥＴの模式的要部断面図であ
る。構造を簡単に説明すると、１’はｎ＋型六方晶系炭
化珪素半導体基板で上面を主表面１ａ’とし、主表面の
反対面である下面を裏面１ｂ’としている。このｎ＋型
炭化珪素半導体基板１’の主表面１ａ’上に、基板１’
よりも低いドーパント濃度を有するｎ−型炭化珪素エピ
タキシャル層２’が積層されている。ｎ−型炭化珪素エ
ピタキシャル層２’の表層部における所定領域には、所
定深さを有するｐ−型炭化珪素ベース領域３ａ’および
ｐ−型炭化珪素ベース領域３ｂ’が離間して形成されて
いる。また、ｐ−型炭化珪素ベース領域３ａ’の表層部
における所定領域には、ベース領域３ａ’よりも浅いｎ
＋型ソース領域４ａ’が、また、ｐ−型炭化珪素ベース
領域３ｂ’の表層部における所定領域には、ベース領域
３ｂ’よりも浅いｎ＋型ソース領域４ｂ’が形成されて
いる。さらに、ｎ＋型ソース領域４ａ’とｎ＋型ソース
領域４ｂ’との間におけるｎ−型炭化珪素エピタキシャ
ル層２’およびｐ−型炭化珪素ベース領域３ａ’、３
ｂ’の表面部にはｎ−型ＳｉＣ層５’が延設されてい
る。つまり、ベース領域３ａ’、３ｂ’の表面部におい
てソース領域４ａ’、４ｂ’とｎ−型炭化珪素エピタキ
シャル層２’とを繋ぐようにｎ−型ＳｉＣ層５’が配置
されている。また、ｐ−型炭化珪素ベース領域３ａ’、
３ｂ’、ｎ ＋型ソース領域４ａ’、４ｂ’の表面部には
凹部６ａ’、６ｂ’が形成されている。表面チャネルエ
ピタキシャル層５’の上面およびｎ＋型ソース領域４
ａ’、４ｂ’の上面にはゲート絶縁膜（シリコン酸化
膜）７’が形成されている。さらに、ゲート絶縁膜７’
の上にはポリシリコンのゲート電極８’が形成されてい
る。ゲート電極８’は絶縁膜９’にて覆われている。絶
縁膜９’としてはＬＴＯ（Ｌow Ｔemperature Ｏxide）
膜が用いられている。その上には内部配線を兼ねるソー
ス電極１０’が形成され、ソース電極１０’はｎ＋型ソ
ース領域４ａ’、４ｂ’およびｐ−型炭化珪素ベース領
域３ａ’、３ｂ’と接している。また、ｎ＋型炭化珪素
半導体基板１’の裏面１ｂ’には、ドレイン電極層１
１’が形成されている。
【００８２】周知のとおり、パワーＭＯＳＦＥＴのよう
に大電流を制御する素子では、熱損失を小さくするため
に、できるだけ接触抵抗を低減することが望ましい。た
とえば逆方向耐電圧１ｋＶ級素子では、ソース／ドレイ
ンの接触抵抗を少なくとも１０−５Ωｃｍ以下に低減す
る必要がある。この目的に適うソース／ドレインへの接
触金属としては、Crofton等が調査して総合報告(Phys.
Stat. Sol.、 202、 p.581 (1997))で論じているよう
に、現在のところＮｉしかない。ところが、接触金属と
して有望なＮｉを、内部配線を兼ねるソース電極１０と
して使用すると、Ｎｉが下部のＬＴＯ膜（シリコン酸化
膜）９との密着強度が弱いため、ＬＴＯ膜上のＮｉがは
がれ、その結果、ＳｉＣ上のＮｉもはがれるという問題
が有り、また、コンタクト・アニールを行うと、下部の
ＬＴＯ膜（シリコン酸化膜）が還元され侵食される、と
いう問題もある。
に大電流を制御する素子では、熱損失を小さくするため
に、できるだけ接触抵抗を低減することが望ましい。た
とえば逆方向耐電圧１ｋＶ級素子では、ソース／ドレイ
ンの接触抵抗を少なくとも１０−５Ωｃｍ以下に低減す
る必要がある。この目的に適うソース／ドレインへの接
触金属としては、Crofton等が調査して総合報告(Phys.
Stat. Sol.、 202、 p.581 (1997))で論じているよう
に、現在のところＮｉしかない。ところが、接触金属と
して有望なＮｉを、内部配線を兼ねるソース電極１０と
して使用すると、Ｎｉが下部のＬＴＯ膜（シリコン酸化
膜）９との密着強度が弱いため、ＬＴＯ膜上のＮｉがは
がれ、その結果、ＳｉＣ上のＮｉもはがれるという問題
が有り、また、コンタクト・アニールを行うと、下部の
ＬＴＯ膜（シリコン酸化膜）が還元され侵食される、と
いう問題もある。
【００８３】これに対して、本発明第２実施の形態にお
いては、図６および図９（ｇ）から明らかなように、ソ
ースの接触金属（Ｎｉ）１０４は、シリコン酸化膜＝層
間絶縁膜３２の上には形成されない構造をしている上
に、コンタクト・アニール等の高温あるいは急激な熱処
理は配線３５を積層する前に行う、という２重の予防措
置、つまりゲート絶縁膜上に劣化の原因となるＮｉな
どの配線を置かない構造、急速高温加熱処理をするの
は上部に配線を形成する前に行う、という構成を用いて
いるので、上記のような問題は全く起きない。すなわ
ち、本発明第２の実施の形態にかかるＭＯＳＦＥＴは、
これら従来のＭＯＳＦＥＴの問題点を解決できるという
特別な効果も有している。
いては、図６および図９（ｇ）から明らかなように、ソ
ースの接触金属（Ｎｉ）１０４は、シリコン酸化膜＝層
間絶縁膜３２の上には形成されない構造をしている上
に、コンタクト・アニール等の高温あるいは急激な熱処
理は配線３５を積層する前に行う、という２重の予防措
置、つまりゲート絶縁膜上に劣化の原因となるＮｉな
どの配線を置かない構造、急速高温加熱処理をするの
は上部に配線を形成する前に行う、という構成を用いて
いるので、上記のような問題は全く起きない。すなわ
ち、本発明第２の実施の形態にかかるＭＯＳＦＥＴは、
これら従来のＭＯＳＦＥＴの問題点を解決できるという
特別な効果も有している。
【００８４】また、特開２０００−２００９０７号公報
では、図１６（特開平１０−３０８５１０号公報）のＭ
ＯＳＦＥＴに光を照射すると、フラットバンド電圧が正
方向に大きくシフトする不良があることを指摘するとと
もに、これを解決するために表面チャネル層窒素のドー
ピング濃度を１×１０−１５［/cm３］以下にする解決
策を提案している。しかし、この方法では、ＭＯＳＦＥ
Ｔの閾値電圧制御や埋めこみチャネルの形成するイオン
注入工程において、イオン注入種（ｎ型ドーパント）と
しての窒素Ｎを使用することを禁じた等しい措置であ
り、ＭＯＳＦＥＴの製造技術上重大な制約を科すことに
なっている。
では、図１６（特開平１０−３０８５１０号公報）のＭ
ＯＳＦＥＴに光を照射すると、フラットバンド電圧が正
方向に大きくシフトする不良があることを指摘するとと
もに、これを解決するために表面チャネル層窒素のドー
ピング濃度を１×１０−１５［/cm３］以下にする解決
策を提案している。しかし、この方法では、ＭＯＳＦＥ
Ｔの閾値電圧制御や埋めこみチャネルの形成するイオン
注入工程において、イオン注入種（ｎ型ドーパント）と
しての窒素Ｎを使用することを禁じた等しい措置であ
り、ＭＯＳＦＥＴの製造技術上重大な制約を科すことに
なっている。
【００８５】しかしながら、本発明第２の実施の形態に
かかるパワーＭＯＳＦＥＴにおいては、１０−１５［/c
m３］あるいはこれ以上のエピタキシャル層を用いてＭ
ＯＳＦＥＴを構成しても、光照射でフラントバンド電圧
が大きくシフトする現象は観察されない。すなわち、本
発明第２の実施の形態にかかるパワーＭＯＳＦＥＴの構
造およびその製造方法は、図１６の構成のＭＯＳＦＥＴ
が陥っていた光を照射するとフラットバンド電圧が正方
向に大きくシフトするという問題を解決することができ
るという効果を有するものである。と同時に、本発明第
２の実施の形態にかかるパワーＭＯＳＦＥＴの構造およ
びその製造方法は、特開２０００−２００９０７号公報
において、この問題の解決のために科せられたドーパン
ト窒素Ｎ使用の制約をも解き放ち、イオン注入種として
の窒素Ｎの使用も可能にするという優れた効果も具有し
ている。
かかるパワーＭＯＳＦＥＴにおいては、１０−１５［/c
m３］あるいはこれ以上のエピタキシャル層を用いてＭ
ＯＳＦＥＴを構成しても、光照射でフラントバンド電圧
が大きくシフトする現象は観察されない。すなわち、本
発明第２の実施の形態にかかるパワーＭＯＳＦＥＴの構
造およびその製造方法は、図１６の構成のＭＯＳＦＥＴ
が陥っていた光を照射するとフラットバンド電圧が正方
向に大きくシフトするという問題を解決することができ
るという効果を有するものである。と同時に、本発明第
２の実施の形態にかかるパワーＭＯＳＦＥＴの構造およ
びその製造方法は、特開２０００−２００９０７号公報
において、この問題の解決のために科せられたドーパン
ト窒素Ｎ使用の制約をも解き放ち、イオン注入種として
の窒素Ｎの使用も可能にするという優れた効果も具有し
ている。
【００８６】（第３の実施の形態）本発明の第３の実施
の形態は、ｎチャネルタイプのプレーナ型パワーＩＧＢ
Ｔ（Insulated Gate Bipolar Transister）に、良好な
ゲート絶縁膜特性ならびにＭＯＳ界面特性を実現するた
めに、本発明を適用した例である。図１１はプレーナ型
パワーＩＧＢＴの要部断面図である。この構造は前に説
明したプレーナ型パワーＭＯＳＦＥＴの構造（図６）と
酷似しているが、これは偶然ではない。というのもＩＧ
ＢＴは、ＭＯＳＦＥＴとバイポーラトランジスタとの複
合テバイスであり、技術史的には、ｎチャネルＭＯＳＦ
ＥＴのドレイン側ｎ ＋基板２１をｐ＋基板４１に換える
ことで伝導度変調効果を誘起して、第１のｎ −エピ層２
２の抵抗成分を激減させることを狙って発明されたデバ
イスであるからである。
の形態は、ｎチャネルタイプのプレーナ型パワーＩＧＢ
Ｔ（Insulated Gate Bipolar Transister）に、良好な
ゲート絶縁膜特性ならびにＭＯＳ界面特性を実現するた
めに、本発明を適用した例である。図１１はプレーナ型
パワーＩＧＢＴの要部断面図である。この構造は前に説
明したプレーナ型パワーＭＯＳＦＥＴの構造（図６）と
酷似しているが、これは偶然ではない。というのもＩＧ
ＢＴは、ＭＯＳＦＥＴとバイポーラトランジスタとの複
合テバイスであり、技術史的には、ｎチャネルＭＯＳＦ
ＥＴのドレイン側ｎ ＋基板２１をｐ＋基板４１に換える
ことで伝導度変調効果を誘起して、第１のｎ −エピ層２
２の抵抗成分を激減させることを狙って発明されたデバ
イスであるからである。
【００８７】図１１において、４１は低抵抗のｐ＋Ｓｉ
Ｃ基板であり、表面（図中上面側主面）に厚み１０μｍ
で、窒素を４×１０−１５／ｃｍ３添加した第１のｎ−
エピタキシャル層２２をホモエピタキシャル成長させて
いる。このｐ＋ＳｉＣ基板４１はｐ型不純物としてＡｌ
が濃度１×１０−１９／ｃｍ３以上添加されており、４
Ｈ、６Ｈ、３Ｃ、１５Ｒなど全ての晶系（Ｈは六方晶、
Ｃは立方晶、Ｒは菱面体晶を意味する）の基板を用いる
ことができる。また、ｎ−エピタキシャル層２２の表層
部における所定領域には、所定深さを有するｐ型不純物
をわずかに添加したｐ−ベース領域２３ａおよび２３ｂ
が離間して形成されている。また、ｐ−ベース領域２３
ａ、２３ｂの表層部所定領域には、ｐ−ベース領域より
も浅いｎ ＋エミッタ層４４ａ、４４ｂが形成されてい
る。さらに、ｎ＋型エミッタ層４４ａと４４ｂに接し、
第１のｎ−エピタキシャル層２２とｐ−ベース領域２３
ａ、２３ｂの表層には第２のｎ−エピタキシャル層素片
２５が延設されている。この第２のｎ−エピタキシャル
層素片２５は、デバイスの動作時にデバイス表面におい
てチャネル形成層として機能する。このｎ−エピタキシ
ャル層素片２５の不純物濃度は、１×１０１５／ｃｍ３
〜１×１０１７／ｃｍ３の間の低濃度であり、かつ、ｐ
−ベース領域２３ａ、２３ｂの不純物濃度以下であるも
のとする。ｐ−ベース領域２３ａ、２３ｂ、ｎ＋エミッ
タ層４４ａ、４４ｂの上部には基板凹部３６ａ、３６ｂ
が形成されている。
Ｃ基板であり、表面（図中上面側主面）に厚み１０μｍ
で、窒素を４×１０−１５／ｃｍ３添加した第１のｎ−
エピタキシャル層２２をホモエピタキシャル成長させて
いる。このｐ＋ＳｉＣ基板４１はｐ型不純物としてＡｌ
が濃度１×１０−１９／ｃｍ３以上添加されており、４
Ｈ、６Ｈ、３Ｃ、１５Ｒなど全ての晶系（Ｈは六方晶、
Ｃは立方晶、Ｒは菱面体晶を意味する）の基板を用いる
ことができる。また、ｎ−エピタキシャル層２２の表層
部における所定領域には、所定深さを有するｐ型不純物
をわずかに添加したｐ−ベース領域２３ａおよび２３ｂ
が離間して形成されている。また、ｐ−ベース領域２３
ａ、２３ｂの表層部所定領域には、ｐ−ベース領域より
も浅いｎ ＋エミッタ層４４ａ、４４ｂが形成されてい
る。さらに、ｎ＋型エミッタ層４４ａと４４ｂに接し、
第１のｎ−エピタキシャル層２２とｐ−ベース領域２３
ａ、２３ｂの表層には第２のｎ−エピタキシャル層素片
２５が延設されている。この第２のｎ−エピタキシャル
層素片２５は、デバイスの動作時にデバイス表面におい
てチャネル形成層として機能する。このｎ−エピタキシ
ャル層素片２５の不純物濃度は、１×１０１５／ｃｍ３
〜１×１０１７／ｃｍ３の間の低濃度であり、かつ、ｐ
−ベース領域２３ａ、２３ｂの不純物濃度以下であるも
のとする。ｐ−ベース領域２３ａ、２３ｂ、ｎ＋エミッ
タ層４４ａ、４４ｂの上部には基板凹部３６ａ、３６ｂ
が形成されている。
【００８８】第２のｎ−エピタキシャル層素片２５およ
びこの外縁部を除くｐ−ベース領域２３ａ、２３ｂ、ｎ
＋エミッタ層４４ａ、４４ｂの上部には厚み数１００ｎ
ｍ以上のフィールド絶縁膜２６が配設されている。この
フィールド絶縁膜２６はｐ＋ＳｉＣ基板４１（正確には
ｎ−エピタキシャル層２２）の表面を熱酸化して形成し
た薄い下部絶縁膜２７の上にＳｉＣの熱酸化以外の手段
（たとえば減圧ＣＶＤ法など）で形成した厚い上部絶縁
膜２８が積層した構造になっている。
びこの外縁部を除くｐ−ベース領域２３ａ、２３ｂ、ｎ
＋エミッタ層４４ａ、４４ｂの上部には厚み数１００ｎ
ｍ以上のフィールド絶縁膜２６が配設されている。この
フィールド絶縁膜２６はｐ＋ＳｉＣ基板４１（正確には
ｎ−エピタキシャル層２２）の表面を熱酸化して形成し
た薄い下部絶縁膜２７の上にＳｉＣの熱酸化以外の手段
（たとえば減圧ＣＶＤ法など）で形成した厚い上部絶縁
膜２８が積層した構造になっている。
【００８９】また、２９はフィールド絶縁膜２６に開け
られたゲート開口部、３０はゲート開口部底面に形成さ
れたゲート絶縁膜である。このゲート絶縁膜３０は成膜
中あるいは成膜後に酸素原子を含む酸化ガス中に直接さ
らして、熱処理された膜であることを要する。ゲート絶
縁膜３０の上には、ゲート開口部２９を完全に被覆し、
かつ、一部がフィールド絶縁膜２６上に延伸するように
配置された多結晶シリコンのゲート電極３１が設けられ
ている。ゲート電極３１およびフィールド絶縁膜２６の
上には層間絶縁膜３２が成膜されている。
られたゲート開口部、３０はゲート開口部底面に形成さ
れたゲート絶縁膜である。このゲート絶縁膜３０は成膜
中あるいは成膜後に酸素原子を含む酸化ガス中に直接さ
らして、熱処理された膜であることを要する。ゲート絶
縁膜３０の上には、ゲート開口部２９を完全に被覆し、
かつ、一部がフィールド絶縁膜２６上に延伸するように
配置された多結晶シリコンのゲート電極３１が設けられ
ている。ゲート電極３１およびフィールド絶縁膜２６の
上には層間絶縁膜３２が成膜されている。
【００９０】また、４３ａ、４３ｂは、フィールド絶縁
膜２６および層間絶縁膜３２に開けられ、エミッタ／ベ
ース領域に貫通するエミッタ開口部である。エミッタ開
口部４３ａ、４３ｂの底部にはエミッタ電極４４ａ、４
４ｂがある。このエミッタ電極４４ａ、４４ｂはＮｉな
どの接触金属を配設した後、急速高温過熱処理でＳｉＣ
と合金化させることによって形成する。また、３５は配
線であり、エミッタ開口部４３ａ、４３ｂを介してエミ
ッタ電極４４ａ、４４ｂを同一基板上の他の回路要素や
外部回路に接続する。
膜２６および層間絶縁膜３２に開けられ、エミッタ／ベ
ース領域に貫通するエミッタ開口部である。エミッタ開
口部４３ａ、４３ｂの底部にはエミッタ電極４４ａ、４
４ｂがある。このエミッタ電極４４ａ、４４ｂはＮｉな
どの接触金属を配設した後、急速高温過熱処理でＳｉＣ
と合金化させることによって形成する。また、３５は配
線であり、エミッタ開口部４３ａ、４３ｂを介してエミ
ッタ電極４４ａ、４４ｂを同一基板上の他の回路要素や
外部回路に接続する。
【００９１】なお、この図には表示されてないが、ゲー
ト電極３１の延伸部分上部の層間絶縁膜３２にはゲート
電極開口部が開けられていて、ゲート電極開口部底部の
ゲート電極上にも多結晶シリコンと合金化したＮｉから
なる接点電極が置かれている。そして、この接点電極と
ゲート電極開口部を介してゲート電極３１と同一基板上
の他の回路要素や外部回路に接続するための第２の配線
（図示せず）が層間絶縁膜３２に載置されている。
ト電極３１の延伸部分上部の層間絶縁膜３２にはゲート
電極開口部が開けられていて、ゲート電極開口部底部の
ゲート電極上にも多結晶シリコンと合金化したＮｉから
なる接点電極が置かれている。そして、この接点電極と
ゲート電極開口部を介してゲート電極３１と同一基板上
の他の回路要素や外部回路に接続するための第２の配線
（図示せず）が層間絶縁膜３２に載置されている。
【００９２】一方、ｐ＋ＳＩＣ基板４１の裏面の４７
は、基板周縁を残してほぼ全域に配置したコレクタ電極
である。このコレクタ電極４７はＴｉとＡｌを、この順
に、それぞれ８０ｎｍ厚、３８０ｎｍ厚だけ積層したＴ
ｉ／Ａｌなどの接触金属を基板裏に蒸着した後、急速高
温過熱処理でｐ＋ＳｉＣ基板４１と合金化させることに
よって形成する。
は、基板周縁を残してほぼ全域に配置したコレクタ電極
である。このコレクタ電極４７はＴｉとＡｌを、この順
に、それぞれ８０ｎｍ厚、３８０ｎｍ厚だけ積層したＴ
ｉ／Ａｌなどの接触金属を基板裏に蒸着した後、急速高
温過熱処理でｐ＋ＳｉＣ基板４１と合金化させることに
よって形成する。
【００９３】このＩＧＢＴの構造は、図６のＭＯＳＦＥ
Ｔの構造と若干違っているように思われるが、本質的に
違っているのは、ＳｉＣ基板４１がｐ＋基板であること
と、基板裏面のコレクタ電極４７の材料がｐ型基板にオ
ーミック接触が得やすいＴｉ／Ａｌになっていることの
２点だけである。なお、エミッタ開口部４３ａ、４３
ｂ、エミッタ層４４ａ、４４ｂ、エミッタ電極５４ａ、
５４ｂなどはＩＧＢＴがバイポーラ・デバイスであるこ
とからここでは便宜的に命名しただけで、これらは図６
のソース開口部３３ａ、３３ｂ、ソース領域２４ａ、２
４ｂ、ソース電極３４ａ、３４ｂと同じ物である。
Ｔの構造と若干違っているように思われるが、本質的に
違っているのは、ＳｉＣ基板４１がｐ＋基板であること
と、基板裏面のコレクタ電極４７の材料がｐ型基板にオ
ーミック接触が得やすいＴｉ／Ａｌになっていることの
２点だけである。なお、エミッタ開口部４３ａ、４３
ｂ、エミッタ層４４ａ、４４ｂ、エミッタ電極５４ａ、
５４ｂなどはＩＧＢＴがバイポーラ・デバイスであるこ
とからここでは便宜的に命名しただけで、これらは図６
のソース開口部３３ａ、３３ｂ、ソース領域２４ａ、２
４ｂ、ソース電極３４ａ、３４ｂと同じ物である。
【００９４】次に、図１１に示したプレーナ型パワーＩ
ＧＢＴの製造方法を、図１２と図１３を用いて説明す
る。まず、図１２（ａ）では、ｐ＋ＳｉＣ基板４１に第
１のｎ−エピタキシャル層２２、ｐ−ベース領域２３ａ
および２３ｂ、ｎ＋エミッタ層４４ａ、４４ｂ、第２の
ｎ−エピタキシャル層素片２５、基板凹部３６ａ、３６
ｂを形成する。ここではＳｉＣ基板４１の伝導型がｐ＋
であることに注意を要する。そして第１、第２のｎ−エ
ピタキシャル層の成長で形成されたｐ＋ＳｉＣ基板４１
裏面の低品質のエピタキシャル層は前記第１実施の形態
で説明した手順で取り除く。なお、以下の説明におい
て、特に断らない場合は、ｐ＋ＳｉＣ基板４１にエピタ
キシャル層２２やその他の膜や電極が形成されたものを
基板と呼んでいる。
ＧＢＴの製造方法を、図１２と図１３を用いて説明す
る。まず、図１２（ａ）では、ｐ＋ＳｉＣ基板４１に第
１のｎ−エピタキシャル層２２、ｐ−ベース領域２３ａ
および２３ｂ、ｎ＋エミッタ層４４ａ、４４ｂ、第２の
ｎ−エピタキシャル層素片２５、基板凹部３６ａ、３６
ｂを形成する。ここではＳｉＣ基板４１の伝導型がｐ＋
であることに注意を要する。そして第１、第２のｎ−エ
ピタキシャル層の成長で形成されたｐ＋ＳｉＣ基板４１
裏面の低品質のエピタキシャル層は前記第１実施の形態
で説明した手順で取り除く。なお、以下の説明におい
て、特に断らない場合は、ｐ＋ＳｉＣ基板４１にエピタ
キシャル層２２やその他の膜や電極が形成されたものを
基板と呼んでいる。
【００９５】次に、前記第２実施の形態の図７（ｂ）〜
図９（ｇ）で説明した工程と全く同じ製造工程を実施す
ることにより、エミッタ開口部４３ａ、４３ｂ上および
ゲート電極開口部（図中表示せず）の底面にのみ接触金
属（Ｎｉ）１０４を残した基板構造が出来上がる。この
状態を図１２（ｇ）に示す。
図９（ｇ）で説明した工程と全く同じ製造工程を実施す
ることにより、エミッタ開口部４３ａ、４３ｂ上および
ゲート電極開口部（図中表示せず）の底面にのみ接触金
属（Ｎｉ）１０４を残した基板構造が出来上がる。この
状態を図１２（ｇ）に示す。
【００９６】次に、図１２（ｈ）では、基板を十分濯い
で、乾燥させた後、表面全面に厚み１μｍ以上の保護用
レジスト材（フォトレジストでよい）を塗布して、一旦
緩衝フッ酸溶液に浸漬し、裏面側の一過性多結晶シリコ
ン膜１０３の上に形成されたＳｉＯ２膜を除く。つづい
て、裏面側の一過性多結晶シリコン膜１０３を、ＣＦ ４
とＯ２を用いたドライ・エッチングで、完全に除去す
る。なお、ドライ・エッチング中に起きるおそれのある
プラズマダメージや帯電から接触金属１０４とゲート絶
縁膜の劣化を防止するために、レジストによる表面保護
工程は必ず必要である。
で、乾燥させた後、表面全面に厚み１μｍ以上の保護用
レジスト材（フォトレジストでよい）を塗布して、一旦
緩衝フッ酸溶液に浸漬し、裏面側の一過性多結晶シリコ
ン膜１０３の上に形成されたＳｉＯ２膜を除く。つづい
て、裏面側の一過性多結晶シリコン膜１０３を、ＣＦ ４
とＯ２を用いたドライ・エッチングで、完全に除去す
る。なお、ドライ・エッチング中に起きるおそれのある
プラズマダメージや帯電から接触金属１０４とゲート絶
縁膜の劣化を防止するために、レジストによる表面保護
工程は必ず必要である。
【００９７】次に、基板を緩衝フッ酸に浸して一過性多
結晶シリコン膜１０３の下部に形成されていた第２の一
過性熱酸化膜１０２を落して、ｐ＋ＳｉＣ基板４１裏面
に清浄な結晶面を露出させる。そして緩衝フッ酸溶液を
超純水で完全に濯ぎ落して、乾燥させたところで、速や
かに基板を高真空に維持された蒸着装置の中に据え付
け、裏面に所望の裏面接触金属１０６を蒸着する。裏面
電極材料としては、たとえば、ＴｉとＡｌをこの順に、
それぞれ８０ｎｍ厚、３８０ｎｍ厚だけ積層したＴｉ／
Ａｌ膜などを用いることが出来る。なお、基板側面に電
極材料が付着するおそれがある場合には、シャドーマス
クを使用して外縁部を隠蔽して蒸着を行う。なお、図１
２（ｈ）はシャドーマスクを使用して裏面電極を蒸着し
た例を示している。基板側面に接触金属１０６が付着す
るおそれがないときは、接触金属１０６を裏面全面に配
設するようにしてもよい。
結晶シリコン膜１０３の下部に形成されていた第２の一
過性熱酸化膜１０２を落して、ｐ＋ＳｉＣ基板４１裏面
に清浄な結晶面を露出させる。そして緩衝フッ酸溶液を
超純水で完全に濯ぎ落して、乾燥させたところで、速や
かに基板を高真空に維持された蒸着装置の中に据え付
け、裏面に所望の裏面接触金属１０６を蒸着する。裏面
電極材料としては、たとえば、ＴｉとＡｌをこの順に、
それぞれ８０ｎｍ厚、３８０ｎｍ厚だけ積層したＴｉ／
Ａｌ膜などを用いることが出来る。なお、基板側面に電
極材料が付着するおそれがある場合には、シャドーマス
クを使用して外縁部を隠蔽して蒸着を行う。なお、図１
２（ｈ）はシャドーマスクを使用して裏面電極を蒸着し
た例を示している。基板側面に接触金属１０６が付着す
るおそれがないときは、接触金属１０６を裏面全面に配
設するようにしてもよい。
【００９８】次に、図１３（ｉ）では、表面保護に使用
したレジストを当該レジストの専用ストリッパ液で完全
に剥離し、基板を十分濯いでから乾燥させ、直ちに急速
加熱処理装置に設置して、高純度Ａｒ雰囲気で１０００
℃、２分間の急速高温加熱処理（コンタクト・アニー
ル）を実施する。この熱処理によって、エミッタ開口部
４３ａ、４３ｂ、ゲート電極開口部（図示せず）の接触
金属（Ｎｉ膜）１０４はそれぞれｎ＋エミッタ層のＳｉ
Ｃ、ｎ＋多結晶シリコンと合金化し、極めて低抵抗を示
すエミッタ電極５４ａ、５４ｂ、ゲート電極接触（図示
せず）を形成する。同時に、裏面の接触金属（Ｔｉ／Ａ
ｌ膜）１０６はｐ＋ＳｉＣ基板４１裏面と合金化し、極
めて低抵抗を示すコレクタ電極４７が形成される。この
とき、ゲート絶縁膜３０を多結晶シリコンのゲート電極
３１で全面被覆したゲート電極−ゲート絶縁膜−半導体
ＳｉＣ（ＭＯＳ）構造体全体も同時に加熱される。
したレジストを当該レジストの専用ストリッパ液で完全
に剥離し、基板を十分濯いでから乾燥させ、直ちに急速
加熱処理装置に設置して、高純度Ａｒ雰囲気で１０００
℃、２分間の急速高温加熱処理（コンタクト・アニー
ル）を実施する。この熱処理によって、エミッタ開口部
４３ａ、４３ｂ、ゲート電極開口部（図示せず）の接触
金属（Ｎｉ膜）１０４はそれぞれｎ＋エミッタ層のＳｉ
Ｃ、ｎ＋多結晶シリコンと合金化し、極めて低抵抗を示
すエミッタ電極５４ａ、５４ｂ、ゲート電極接触（図示
せず）を形成する。同時に、裏面の接触金属（Ｔｉ／Ａ
ｌ膜）１０６はｐ＋ＳｉＣ基板４１裏面と合金化し、極
めて低抵抗を示すコレクタ電極４７が形成される。この
とき、ゲート絶縁膜３０を多結晶シリコンのゲート電極
３１で全面被覆したゲート電極−ゲート絶縁膜−半導体
ＳｉＣ（ＭＯＳ）構造体全体も同時に加熱される。
【００９９】次に、図１３（ｊ）では、コンタクト・ア
ニールが済んだ基板を高真空に維持されたマグネトロン
スパッタリング装置に速やかに据え付け、基板の層間絶
縁膜３２およびエミッタ開口部４３ａ、４３ｂの上部全
面に所望の配線材料、たとえばＡｌを１μｍ厚に蒸着す
る。
ニールが済んだ基板を高真空に維持されたマグネトロン
スパッタリング装置に速やかに据え付け、基板の層間絶
縁膜３２およびエミッタ開口部４３ａ、４３ｂの上部全
面に所望の配線材料、たとえばＡｌを１μｍ厚に蒸着す
る。
【０１００】この後、Ａｌ膜を成膜した基板表面にフォ
トレジストを塗布し、露光し、現像して、エッチングの
レジストマスクを形成した後、基板裏面に裏面電極保護
用のフォトレジストを塗布して、このレジストを十分乾
燥させてから、リン酸系のエッチング液を用いてＡｌ膜
をパターン化し、配線３５を形成する。裏面のレジスト
はコレクタ電極４７がリン酸系のエッチング液に溶出し
て、消失したり変質したりするのを防止する目的で形成
されるが、このおそれがない場合やＡｌ膜をＲＩＥ（ド
ライ）でエッチングするときには、省略することができ
る。最後にレジストマスクとドレイン電極保護に使用し
た保護レジストを専用ストリッパ液で完全に除去し、基
板を十分濯いでから乾燥させる。こうして、図１１に示
した本発明に係るプレーナ型パワーＩＧＢＴが完成す
る。本実施の形態においても、その基本構造が同じこと
から予想されるように、前記第１、第２の実施の形態と
同様の効果が得られる。
トレジストを塗布し、露光し、現像して、エッチングの
レジストマスクを形成した後、基板裏面に裏面電極保護
用のフォトレジストを塗布して、このレジストを十分乾
燥させてから、リン酸系のエッチング液を用いてＡｌ膜
をパターン化し、配線３５を形成する。裏面のレジスト
はコレクタ電極４７がリン酸系のエッチング液に溶出し
て、消失したり変質したりするのを防止する目的で形成
されるが、このおそれがない場合やＡｌ膜をＲＩＥ（ド
ライ）でエッチングするときには、省略することができ
る。最後にレジストマスクとドレイン電極保護に使用し
た保護レジストを専用ストリッパ液で完全に除去し、基
板を十分濯いでから乾燥させる。こうして、図１１に示
した本発明に係るプレーナ型パワーＩＧＢＴが完成す
る。本実施の形態においても、その基本構造が同じこと
から予想されるように、前記第１、第２の実施の形態と
同様の効果が得られる。
【０１０１】（第４の実施の形態）以下、本発明の第４
の実施の形態を、最も簡単なＭＯＳ素子であるＭＯＳキ
ャパシタに適用した場合を例に挙げて説明する。ＭＯＳ
キャパシタはＳｉＣ集積回路において、可変容量素子な
どとして使用される。図１７は本発明を適用したＭＯＳ
キャパシタの要部断面図である。図１７において、２０
１は高不純物濃度（窒素＞１×１０−１９／ｃｍ３）の
ｎ型の単結晶炭化珪素基板（以下、ＳｉＣ基板と略記す
る）であり、表面に厚み１０μｍで、窒素を４×１０
−１５／ｃｍ３添加したｎ−エピタキシャル層２０２を
ホモエピタキシャル成長させている。このＳｉＣ基板２
０１としては、４Ｈ、６Ｈ、３Ｃ、１５Ｒなど全ての晶
系（Ｈは六方晶、Ｃは立方晶、Ｒは菱面体晶を意味す
る）の基板を用いることができる。ここでｎ−、ｎ＋は
ｎ型不純物をそれぞれ低濃度に、高濃度に添加したとい
う意味に用いている。ｐ型不純物添加の場合は同様にｐ
−、ｐ＋の記号を用いる。
の実施の形態を、最も簡単なＭＯＳ素子であるＭＯＳキ
ャパシタに適用した場合を例に挙げて説明する。ＭＯＳ
キャパシタはＳｉＣ集積回路において、可変容量素子な
どとして使用される。図１７は本発明を適用したＭＯＳ
キャパシタの要部断面図である。図１７において、２０
１は高不純物濃度（窒素＞１×１０−１９／ｃｍ３）の
ｎ型の単結晶炭化珪素基板（以下、ＳｉＣ基板と略記す
る）であり、表面に厚み１０μｍで、窒素を４×１０
−１５／ｃｍ３添加したｎ−エピタキシャル層２０２を
ホモエピタキシャル成長させている。このＳｉＣ基板２
０１としては、４Ｈ、６Ｈ、３Ｃ、１５Ｒなど全ての晶
系（Ｈは六方晶、Ｃは立方晶、Ｒは菱面体晶を意味す
る）の基板を用いることができる。ここでｎ−、ｎ＋は
ｎ型不純物をそれぞれ低濃度に、高濃度に添加したとい
う意味に用いている。ｐ型不純物添加の場合は同様にｐ
−、ｐ＋の記号を用いる。
【０１０２】エピタキシャル層２０２の上には所望の厚
み（たとえば４０ｎｍ）のゲート絶縁膜２０３が配設さ
れている。このゲート絶縁膜２０３は成膜中あるいは成
膜後に酸素原子を含むガス中に直接さらして、熱処理さ
れた膜であることを要する。ゲート絶縁膜２０３の上に
は、所望の形状・面積の多結晶シリコンのゲート電極２
０４が設けられている。ゲート電極２０４の側面及び上
面には多結晶シリコンのゲート電極を熱酸化して形成し
たゲート電極側面絶縁膜２０５及びゲート電極上面絶縁
膜２０６がある。ゲート絶縁膜２０３及びゲート電極側
面絶縁膜２０５、ゲート電極上面絶縁膜２０６の上には
層間絶縁膜２０７が成膜されている。なお、上記の説明
ではエピタキシャル層２０２の上に形成した絶縁膜全体
をゲート絶縁膜２０３としているが、実際にゲート絶縁
膜として動作する部分はゲート電極２０４下のゲート領
域に位置する部分のみである。
み（たとえば４０ｎｍ）のゲート絶縁膜２０３が配設さ
れている。このゲート絶縁膜２０３は成膜中あるいは成
膜後に酸素原子を含むガス中に直接さらして、熱処理さ
れた膜であることを要する。ゲート絶縁膜２０３の上に
は、所望の形状・面積の多結晶シリコンのゲート電極２
０４が設けられている。ゲート電極２０４の側面及び上
面には多結晶シリコンのゲート電極を熱酸化して形成し
たゲート電極側面絶縁膜２０５及びゲート電極上面絶縁
膜２０６がある。ゲート絶縁膜２０３及びゲート電極側
面絶縁膜２０５、ゲート電極上面絶縁膜２０６の上には
層間絶縁膜２０７が成膜されている。なお、上記の説明
ではエピタキシャル層２０２の上に形成した絶縁膜全体
をゲート絶縁膜２０３としているが、実際にゲート絶縁
膜として動作する部分はゲート電極２０４下のゲート領
域に位置する部分のみである。
【０１０３】また、２０８は裏面電極であり、ＳｉＣ基
板２０１の裏面全面に配置されたオーミック電極であ
る。この裏面電極２０８は、ＮｉやＣｏなどの接触金属
をＳｉＣ基板２０１の裏に蒸着した後、ゲート絶縁膜２
０３の形成温度よりも低い温度の急速過熱処理でＳｉＣ
基板２０１と合金化させることによって形成する。２０
９は層間絶縁膜２０７に開口したゲート電極結線開口
部、２１０はゲート電極２０４を同一基板上の他の回路
要素や外部回路に接続するための配線で、ＡｌやＡｌ−
Ｓi共晶体などの材料を用いることができる。
板２０１の裏面全面に配置されたオーミック電極であ
る。この裏面電極２０８は、ＮｉやＣｏなどの接触金属
をＳｉＣ基板２０１の裏に蒸着した後、ゲート絶縁膜２
０３の形成温度よりも低い温度の急速過熱処理でＳｉＣ
基板２０１と合金化させることによって形成する。２０
９は層間絶縁膜２０７に開口したゲート電極結線開口
部、２１０はゲート電極２０４を同一基板上の他の回路
要素や外部回路に接続するための配線で、ＡｌやＡｌ−
Ｓi共晶体などの材料を用いることができる。
【０１０４】次に、図１７に示したＭＯＳキャパシタの
製造方法を説明する。図１８及び図１９は、図１７に示
したＭＯＳキャパシタの製造方法を示す断面図である。
まず、図１８（ａ）では、ドナー原子である窒素を１×
１０１９／ｃｍ３以上添加した（０００１）面８°ＯＦ
Ｆ高濃度ｎ型４Ｈ−ＳｉＣ基板２０１の表面（ここでは
Ｓｉ終端面）にシランとプロパンを原料に用いたＣＶＤ
法（化学的気相成長法）で、１０１５／ｃｍ３台の高品
質ホモ・エピタキシャル層２０２を所定の膜厚（たとえ
ばここでは１０μｍ）だけ成長させ、成長後、ＳｉＣ基
板２０１の裏面（ここではＣ終端面）に付着した低品質
のホモエピタキシャル膜を機械研削で取り除く。研磨に
あたっては、ゲート絶縁膜２０３の電気特性の劣化の一
要因となる傷がエピタキシャル層２０２につかないよう
に、表面を厚い（少なくとも１μｍ以上の）ＣＶＤ−Ｓ
ｉＯ２膜などで保護することが重要である。裏面研削
後、この表面保護膜を緩衝フッ酸溶液など、その材質に
適した除去液で取り除く。なお、以下の説明において、
特に断らない場合は、ＳｉＣ基板２０１にエピタキシャ
ル層２０２やその他の膜や電極が形成されたものを基板
と呼んでいる。
製造方法を説明する。図１８及び図１９は、図１７に示
したＭＯＳキャパシタの製造方法を示す断面図である。
まず、図１８（ａ）では、ドナー原子である窒素を１×
１０１９／ｃｍ３以上添加した（０００１）面８°ＯＦ
Ｆ高濃度ｎ型４Ｈ−ＳｉＣ基板２０１の表面（ここでは
Ｓｉ終端面）にシランとプロパンを原料に用いたＣＶＤ
法（化学的気相成長法）で、１０１５／ｃｍ３台の高品
質ホモ・エピタキシャル層２０２を所定の膜厚（たとえ
ばここでは１０μｍ）だけ成長させ、成長後、ＳｉＣ基
板２０１の裏面（ここではＣ終端面）に付着した低品質
のホモエピタキシャル膜を機械研削で取り除く。研磨に
あたっては、ゲート絶縁膜２０３の電気特性の劣化の一
要因となる傷がエピタキシャル層２０２につかないよう
に、表面を厚い（少なくとも１μｍ以上の）ＣＶＤ−Ｓ
ｉＯ２膜などで保護することが重要である。裏面研削
後、この表面保護膜を緩衝フッ酸溶液など、その材質に
適した除去液で取り除く。なお、以下の説明において、
特に断らない場合は、ＳｉＣ基板２０１にエピタキシャ
ル層２０２やその他の膜や電極が形成されたものを基板
と呼んでいる。
【０１０５】次に、基板をＲＣＡ洗浄（Ｈ２Ｏ２＋ＮＨ
４ＯＨ混合液ＳＣ−１とＨ２Ｏ２＋ＨＣｌ混合液ＳＣ−
２を組み合わせ行う伝統的な半導体基板の洗浄法）など
で十分洗浄した後、ドライ酸素雰囲気で熱酸化してエピ
タキシャル層２０２の表面並びに基板裏面に熱酸化膜を
成長させ、緩衝フッ酸溶液に浸漬して成長させ、熱酸化
膜を完全に取り除き、緩衝フッ酸溶液を超純水で十分す
すぎ落としてから、乾燥させる。この時、エピタキシャ
ル層２０２の表面に薄い酸化膜が成長するように酸化条
件を設定する。上記熱酸化膜の厚みは５０ｎｍ未満、好
ましくは５〜２０ｎｍが望ましい。５ｎｍより薄い場合
は基板表面の汚染層や損傷層を除去する効果が乏しく、
５０ｎｍより厚い場合は過度な酸化により基板表面が次
第に荒れるという問題があり、膜厚は厚すぎても、薄す
ぎても好ましくない。
４ＯＨ混合液ＳＣ−１とＨ２Ｏ２＋ＨＣｌ混合液ＳＣ−
２を組み合わせ行う伝統的な半導体基板の洗浄法）など
で十分洗浄した後、ドライ酸素雰囲気で熱酸化してエピ
タキシャル層２０２の表面並びに基板裏面に熱酸化膜を
成長させ、緩衝フッ酸溶液に浸漬して成長させ、熱酸化
膜を完全に取り除き、緩衝フッ酸溶液を超純水で十分す
すぎ落としてから、乾燥させる。この時、エピタキシャ
ル層２０２の表面に薄い酸化膜が成長するように酸化条
件を設定する。上記熱酸化膜の厚みは５０ｎｍ未満、好
ましくは５〜２０ｎｍが望ましい。５ｎｍより薄い場合
は基板表面の汚染層や損傷層を除去する効果が乏しく、
５０ｎｍより厚い場合は過度な酸化により基板表面が次
第に荒れるという問題があり、膜厚は厚すぎても、薄す
ぎても好ましくない。
【０１０６】上記のように、ゲート酸化膜が形成される
以前の段階において、単結晶ＳｉＣ基板表層の汚染層お
よび結晶欠陥層を除去することにより、後に熱酸化で形
成されるゲート絶縁膜に潜在欠陥が取りこまれる確率は
低減するので、この潜在欠陥が急速加熱を含む高温加熱
処理で顕在化する機構で誘発されるゲート絶縁膜の劣
化、すなわち、ゲート絶縁膜の絶縁破壊電圧が低下す
る、リーク電流が増大する、という問題を効果的に低
減することができる。また、上記熱酸化の際に生じる裏
面の熱酸化膜は無意味なものではなく、図１８（ａ）に
示した工程における基板裏面研削で誘起した基板裏面の
相当深い損傷層を効果的に取り除く作用を有している。
文献によれば６Ｈ−ＳｉＣ基板のＣ終端面（裏面）には
Ｓｉ終端面の約１０倍の速度で酸化が進むと報告されて
いる。
以前の段階において、単結晶ＳｉＣ基板表層の汚染層お
よび結晶欠陥層を除去することにより、後に熱酸化で形
成されるゲート絶縁膜に潜在欠陥が取りこまれる確率は
低減するので、この潜在欠陥が急速加熱を含む高温加熱
処理で顕在化する機構で誘発されるゲート絶縁膜の劣
化、すなわち、ゲート絶縁膜の絶縁破壊電圧が低下す
る、リーク電流が増大する、という問題を効果的に低
減することができる。また、上記熱酸化の際に生じる裏
面の熱酸化膜は無意味なものではなく、図１８（ａ）に
示した工程における基板裏面研削で誘起した基板裏面の
相当深い損傷層を効果的に取り除く作用を有している。
文献によれば６Ｈ−ＳｉＣ基板のＣ終端面（裏面）には
Ｓｉ終端面の約１０倍の速度で酸化が進むと報告されて
いる。
【０１０７】次に、図１８（ｂ）では、乾燥した基板を
直ちに熱酸化して、エピタキシャル層２０２表面に所望
の厚み（たとえばここでは４０ｎｍ厚）のゲート絶縁膜
２０３を成長させる。ゲート酸化の条件としては、これ
に限定されるわけではないが、温度１１００℃でのドラ
イ酸化などがよい。コンタクト・アニール等の急速熱処
理に耐えられるゲート絶縁膜を実現するための本工程の
重要な注意点は、熱酸化温度は後続の全ての工程のどの
熱処理温度よりも高く設定するということである。本実
施の形態では、後に、裏面電極の低抵抗のオーミック接
触を実現するために、１０００℃の急速加熱処理を実施
するので、１１００℃という酸化温度が選ばれた。な
お、基板の表面荒れが著しくなる５０ｎｍ以上のゲート
絶縁膜にしたい場合には、ＳｉＣの熱酸化膜の上に他の
成膜手段で形成した絶縁膜（たとえば、ＣＶＤ−ＳｉＯ
２膜）を積層し、所望の厚みにする。
直ちに熱酸化して、エピタキシャル層２０２表面に所望
の厚み（たとえばここでは４０ｎｍ厚）のゲート絶縁膜
２０３を成長させる。ゲート酸化の条件としては、これ
に限定されるわけではないが、温度１１００℃でのドラ
イ酸化などがよい。コンタクト・アニール等の急速熱処
理に耐えられるゲート絶縁膜を実現するための本工程の
重要な注意点は、熱酸化温度は後続の全ての工程のどの
熱処理温度よりも高く設定するということである。本実
施の形態では、後に、裏面電極の低抵抗のオーミック接
触を実現するために、１０００℃の急速加熱処理を実施
するので、１１００℃という酸化温度が選ばれた。な
お、基板の表面荒れが著しくなる５０ｎｍ以上のゲート
絶縁膜にしたい場合には、ＳｉＣの熱酸化膜の上に他の
成膜手段で形成した絶縁膜（たとえば、ＣＶＤ−ＳｉＯ
２膜）を積層し、所望の厚みにする。
【０１０８】また、３０１は熱酸化でゲート絶縁膜を形
成するときに基板裏面に自動的に生成される比較的厚い
一過性の熱酸化膜であるが、前述の一過性の熱酸化膜同
様に研削損傷層を取り除く効果のほかに、後記の工程
（ｃ）で説明する裏面の多結晶シリコンを除去する時の
ドライエッチング損傷から基板裏面を保護する重要な機
能がある。この酸化膜保護が無いと、基板裏面の結晶性
が乱れて、図１９（ｅ）の工程で形成する裏面電極２０
８の接触抵抗が増大したり、表面平坦性が低下するとい
う問題が起こる。
成するときに基板裏面に自動的に生成される比較的厚い
一過性の熱酸化膜であるが、前述の一過性の熱酸化膜同
様に研削損傷層を取り除く効果のほかに、後記の工程
（ｃ）で説明する裏面の多結晶シリコンを除去する時の
ドライエッチング損傷から基板裏面を保護する重要な機
能がある。この酸化膜保護が無いと、基板裏面の結晶性
が乱れて、図１９（ｅ）の工程で形成する裏面電極２０
８の接触抵抗が増大したり、表面平坦性が低下するとい
う問題が起こる。
【０１０９】次に、図１８（ｃ）では、直ちに基板表裏
全面にシラン原料を用いた減圧ＣＶＤ法（成長温度６０
０℃〜７００℃）で、厚み３００〜４００ｎｍの多結晶
シリコン膜を成膜した後、塩素酸リン（ＰＯＣｌ３）と
酸素を用いた周知の熱拡散法（処理温度９００℃〜９５
０℃）で上記多結晶シリコン膜に不純物Ｐを縮退するま
で添加し、導電性を付与する。つづいて、基板表面にフ
ォトレジストを塗布して、フォトリソグラフィおよびＣ
２Ｆ６と酸素をエッチャントとした反応性イオンエッチ
ング（ＲＩＥ）を用いて、基板表面側の多結晶シリコン
膜の不要な部分を取り除き、ゲート電極２０４を形成す
る。なお、基板裏面に形成された多結晶シリコン膜３０
２は後の工程で除去される一過性の導電体膜である。
全面にシラン原料を用いた減圧ＣＶＤ法（成長温度６０
０℃〜７００℃）で、厚み３００〜４００ｎｍの多結晶
シリコン膜を成膜した後、塩素酸リン（ＰＯＣｌ３）と
酸素を用いた周知の熱拡散法（処理温度９００℃〜９５
０℃）で上記多結晶シリコン膜に不純物Ｐを縮退するま
で添加し、導電性を付与する。つづいて、基板表面にフ
ォトレジストを塗布して、フォトリソグラフィおよびＣ
２Ｆ６と酸素をエッチャントとした反応性イオンエッチ
ング（ＲＩＥ）を用いて、基板表面側の多結晶シリコン
膜の不要な部分を取り除き、ゲート電極２０４を形成す
る。なお、基板裏面に形成された多結晶シリコン膜３０
２は後の工程で除去される一過性の導電体膜である。
【０１１０】次に、ＲＩＥで使用したレジスト・マスク
を完全に除去した後、基板を上述のＲＣＡ洗浄で十分洗
浄し、超純水で十分にすすぎ乾燥させた後、９００℃の
ドライ酸素雰囲気で熱酸化して多結晶シリコンのゲート
電極の側面に５０ｎｍ〜１００ｎｍのゲート電極側面絶
縁膜２０５を成長させる。このとき同時に、ゲート電極
の上面にはゲート電極上面絶縁膜２０６が、裏面の一過
性の多結晶シリコン膜３０２の外側には一過性の多結晶
シリコン熱酸化３０３が生成される。なお、ゲート電極
側面絶縁膜２０５は上部及び側面から同時に酸化され、
酸化が速く進む結果、図１８（ｃ）に示すようにゲート
電極上面に比べてやや上に突起した構造になる。
を完全に除去した後、基板を上述のＲＣＡ洗浄で十分洗
浄し、超純水で十分にすすぎ乾燥させた後、９００℃の
ドライ酸素雰囲気で熱酸化して多結晶シリコンのゲート
電極の側面に５０ｎｍ〜１００ｎｍのゲート電極側面絶
縁膜２０５を成長させる。このとき同時に、ゲート電極
の上面にはゲート電極上面絶縁膜２０６が、裏面の一過
性の多結晶シリコン膜３０２の外側には一過性の多結晶
シリコン熱酸化３０３が生成される。なお、ゲート電極
側面絶縁膜２０５は上部及び側面から同時に酸化され、
酸化が速く進む結果、図１８（ｃ）に示すようにゲート
電極上面に比べてやや上に突起した構造になる。
【０１１１】ゲート電極２０４をＲＩＥなどのドライエ
ッチングで形成するときに、ゲート電極外縁近傍（上に
ゲート電極があり、ゲート電極の外縁に近い帯状の微小
領域）のゲート絶縁膜２０３はイオン衝撃や金属汚染を
受けて劣化し、これがゲート絶縁膜２０３のリーク電流
を増大させたり、絶縁破壊電圧を急落させる要因とな
る。本発明では上記多結晶シリコンの熱酸化工程でこの
問題の解決を図っている。すなわち、イオン衝撃や金属
汚染で劣化したゲート酸化膜帯状領域の直上の多結晶シ
リコンを非導電性の酸化物（ＳｉＯ２）であるゲート電
極側面絶縁膜２０５に完全に転化させ、劣化領域の上に
はゲート電極２０３が配設されないようにしている。言
い換えると、ゲート電圧を印加しても、劣化したゲート
絶縁膜帯状領域には正味、電界が発生しない構造を確立
して、ここを起点にゲート絶縁膜２０３がリークしたり
破壊したりしないようにしているのである。このように
して、上記多結晶シリコンの熱酸化は、ゲート電極２０
４のドライエッチングで誘起したゲート酸化膜劣化が原
因となって起きるゲート絶縁膜２０３の、絶縁破壊電
圧が低下する、リーク電流が増大する、という問題を
解決している。
ッチングで形成するときに、ゲート電極外縁近傍（上に
ゲート電極があり、ゲート電極の外縁に近い帯状の微小
領域）のゲート絶縁膜２０３はイオン衝撃や金属汚染を
受けて劣化し、これがゲート絶縁膜２０３のリーク電流
を増大させたり、絶縁破壊電圧を急落させる要因とな
る。本発明では上記多結晶シリコンの熱酸化工程でこの
問題の解決を図っている。すなわち、イオン衝撃や金属
汚染で劣化したゲート酸化膜帯状領域の直上の多結晶シ
リコンを非導電性の酸化物（ＳｉＯ２）であるゲート電
極側面絶縁膜２０５に完全に転化させ、劣化領域の上に
はゲート電極２０３が配設されないようにしている。言
い換えると、ゲート電圧を印加しても、劣化したゲート
絶縁膜帯状領域には正味、電界が発生しない構造を確立
して、ここを起点にゲート絶縁膜２０３がリークしたり
破壊したりしないようにしているのである。このように
して、上記多結晶シリコンの熱酸化は、ゲート電極２０
４のドライエッチングで誘起したゲート酸化膜劣化が原
因となって起きるゲート絶縁膜２０３の、絶縁破壊電
圧が低下する、リーク電流が増大する、という問題を
解決している。
【０１１２】続いて図１８（ｄ）では、熱酸化膜を有す
る多結晶シリコンのゲート電極２０４およびゲート絶縁
膜２０３の上部に層間絶縁膜２０７を堆積する。この層
間絶縁膜２０７としては、シランと酸素を原料とした常
圧ＣＶＤ法で形成した約１μｍ厚のＳｉＯ２膜、あるい
はこれにリンを添加したリン珪酸ガラス（ＰＳＧ）など
が層間絶縁膜材として適している。ただし、これに限定
されるものではなく、後続の各種熱処理工程に耐えられ
るものなら、ＳｉＮなど他の材料でも構わない。この
後、基板を通常の拡散炉に入れ、Ｎ２雰囲気で数１０分
の穏やかな熱処理を行い、層間絶縁膜２０７を高密度化
する。この時の熱処理温度はゲート酸化温度１１００℃
より低い温度、たとえば、９００℃〜１０００℃の範囲
から適宜選ばれる。
る多結晶シリコンのゲート電極２０４およびゲート絶縁
膜２０３の上部に層間絶縁膜２０７を堆積する。この層
間絶縁膜２０７としては、シランと酸素を原料とした常
圧ＣＶＤ法で形成した約１μｍ厚のＳｉＯ２膜、あるい
はこれにリンを添加したリン珪酸ガラス（ＰＳＧ）など
が層間絶縁膜材として適している。ただし、これに限定
されるものではなく、後続の各種熱処理工程に耐えられ
るものなら、ＳｉＮなど他の材料でも構わない。この
後、基板を通常の拡散炉に入れ、Ｎ２雰囲気で数１０分
の穏やかな熱処理を行い、層間絶縁膜２０７を高密度化
する。この時の熱処理温度はゲート酸化温度１１００℃
より低い温度、たとえば、９００℃〜１０００℃の範囲
から適宜選ばれる。
【０１１３】次に、図１９（ｅ）では、ＳｉＣ基板表面
全面に厚み１μｍ以上のレジスト材（フォトレジストで
よい）を塗布して表面を保護しながら、ＣＦ４とＯ２な
どをエッチャントとしたドライエッチングを行い、裏面
側に積層した一過性の多結晶シリコン酸化膜３０３と一
過性の多結晶シリコン３０２を完全に除去し、エッチン
グが一過性の熱酸化膜３０１に進んだところで、処理を
終了する。ドライエッチングでは基板は加速イオンが飛
び交う環境に置かれるので、イオン衝撃によるダメージ
や帯電が起きやすく、これが原因でゲート絶縁膜の劣
化、すなわち、絶縁破壊電圧が急落する、リーク電
流が増大する、という問題が起きる。このような劣化を
防止するために、ここではレジスト材のよる表面保護を
行っている。言い換えると、本表面レジスト保護処理は
裏面のドライエッチングが原因で起きる上記および
の問題を解決している。なお、多結晶シリコン酸化膜３
０３の除去はドライエッチングを用いずに緩衝フッ酸溶
液を用いたウェットエッチングで行ってもよい。
全面に厚み１μｍ以上のレジスト材（フォトレジストで
よい）を塗布して表面を保護しながら、ＣＦ４とＯ２な
どをエッチャントとしたドライエッチングを行い、裏面
側に積層した一過性の多結晶シリコン酸化膜３０３と一
過性の多結晶シリコン３０２を完全に除去し、エッチン
グが一過性の熱酸化膜３０１に進んだところで、処理を
終了する。ドライエッチングでは基板は加速イオンが飛
び交う環境に置かれるので、イオン衝撃によるダメージ
や帯電が起きやすく、これが原因でゲート絶縁膜の劣
化、すなわち、絶縁破壊電圧が急落する、リーク電
流が増大する、という問題が起きる。このような劣化を
防止するために、ここではレジスト材のよる表面保護を
行っている。言い換えると、本表面レジスト保護処理は
裏面のドライエッチングが原因で起きる上記および
の問題を解決している。なお、多結晶シリコン酸化膜３
０３の除去はドライエッチングを用いずに緩衝フッ酸溶
液を用いたウェットエッチングで行ってもよい。
【０１１４】続いて、ドライエッチングが済んだ基板を
緩衝フッ酸溶液に浸漬して一過性の熱酸化膜３０１を基
板の裏面から完全に除去し、超純水で緩衝フッ酸溶液を
洗い流す。このようにして露出したＳｉＣ基板裏面のＣ
終端面はダメージや汚染の少ないクリーンな面である。
超純水で濡れたＳｉＣ基板を乾燥させるやいなや、高真
空に維持された蒸着装置の中に短時間で据え付け、基板
裏面に所望の裏面電極材料を蒸着する。裏面電極材料と
しては、たとえば、５０ｎｍ厚のＮｉ膜がよい。ＳｉＣ
基板側面の電極材料が付着するおそれがある場合には、
周辺部をシャドーマスクを使用して外縁部を隠蔽して蒸
着を行う。
緩衝フッ酸溶液に浸漬して一過性の熱酸化膜３０１を基
板の裏面から完全に除去し、超純水で緩衝フッ酸溶液を
洗い流す。このようにして露出したＳｉＣ基板裏面のＣ
終端面はダメージや汚染の少ないクリーンな面である。
超純水で濡れたＳｉＣ基板を乾燥させるやいなや、高真
空に維持された蒸着装置の中に短時間で据え付け、基板
裏面に所望の裏面電極材料を蒸着する。裏面電極材料と
しては、たとえば、５０ｎｍ厚のＮｉ膜がよい。ＳｉＣ
基板側面の電極材料が付着するおそれがある場合には、
周辺部をシャドーマスクを使用して外縁部を隠蔽して蒸
着を行う。
【０１１５】次に、表面保護に使用したレジストを当該
レジストの専用ストリッパ液で完全に剥離し、基板を超
純水で十分濯いでから乾燥させ、直ちに急速加熱処理装
置に設置して、１００％高純度Ａｒ雰囲気で１０００
℃、２分間の裏面コンタクト・アニールを実施する。こ
の熱処理によって、Ｎｉ膜は低抵抗の基板裏面と合金化
し、少なくとも接触抵抗１０−６Ωｃｍ２台を示す極め
て低抵抗の裏面電極２０８が出来る。なお、裏面コンタ
クト・アニールの温度は、ゲート絶縁膜２０３を形成し
た熱酸化温度よりも低い温度であって、かつ、単結晶炭
化珪素と接触金属（ここではＮｉ）とのオーミック接触
の形成に十分な温度（Ｎｉの場合少なくとも９００℃以
上）に設定する。
レジストの専用ストリッパ液で完全に剥離し、基板を超
純水で十分濯いでから乾燥させ、直ちに急速加熱処理装
置に設置して、１００％高純度Ａｒ雰囲気で１０００
℃、２分間の裏面コンタクト・アニールを実施する。こ
の熱処理によって、Ｎｉ膜は低抵抗の基板裏面と合金化
し、少なくとも接触抵抗１０−６Ωｃｍ２台を示す極め
て低抵抗の裏面電極２０８が出来る。なお、裏面コンタ
クト・アニールの温度は、ゲート絶縁膜２０３を形成し
た熱酸化温度よりも低い温度であって、かつ、単結晶炭
化珪素と接触金属（ここではＮｉ）とのオーミック接触
の形成に十分な温度（Ｎｉの場合少なくとも９００℃以
上）に設定する。
【０１１６】上記コンタクト・アニールに際して極めて
重要な点は、このとき既に形成されているゲート絶縁膜
２０３（ゲート電極下のゲート領域部分）が、多結晶シ
リコンのゲート電極２０４と、単結晶ＳｉＣ基板のエピ
タキシャル層２０２と、エピタキシャル層２０２の熱酸
化膜（ゲート絶縁膜２０３のうちゲート領域外の部分、
つまり実際のゲート絶縁膜に隣接する周囲部分）と、多
結晶シリコンの熱酸化膜からなるゲート側面絶縁膜２０
５と、で周囲を完全に被われた構造で急速加熱処理を施
されたということである。
重要な点は、このとき既に形成されているゲート絶縁膜
２０３（ゲート電極下のゲート領域部分）が、多結晶シ
リコンのゲート電極２０４と、単結晶ＳｉＣ基板のエピ
タキシャル層２０２と、エピタキシャル層２０２の熱酸
化膜（ゲート絶縁膜２０３のうちゲート領域外の部分、
つまり実際のゲート絶縁膜に隣接する周囲部分）と、多
結晶シリコンの熱酸化膜からなるゲート側面絶縁膜２０
５と、で周囲を完全に被われた構造で急速加熱処理を施
されたということである。
【０１１７】続いて、図１９（ｆ）では、基板上面にフ
ォトレジストと塗布し、露光装置で露光・現像して、層
間絶縁膜２０７上面にレジストマスクを形成する。つづ
いて、基板裏面に保護用のレジストを塗布して、このレ
ジストを十分乾燥させてから、緩衝フッ酸溶液を用いた
エッチングで層間絶縁膜２０７にゲート電極結線開口部
２０９を開ける。裏面のレジストはオーミック電極が緩
衝フッ酸溶液に溶出して、消失したり変質したり、ある
いは、裏面から溶出したり剥落したりした電極材料が表
面に付着するのを防止する役割を担っている。エッチン
グが終了したら、レジストマスクと裏面電極保護に使用
したレジストを当該レジストの専用ストリッパ液で完全
に剥離し、基板を十分濯いでから乾燥させる。
ォトレジストと塗布し、露光装置で露光・現像して、層
間絶縁膜２０７上面にレジストマスクを形成する。つづ
いて、基板裏面に保護用のレジストを塗布して、このレ
ジストを十分乾燥させてから、緩衝フッ酸溶液を用いた
エッチングで層間絶縁膜２０７にゲート電極結線開口部
２０９を開ける。裏面のレジストはオーミック電極が緩
衝フッ酸溶液に溶出して、消失したり変質したり、ある
いは、裏面から溶出したり剥落したりした電極材料が表
面に付着するのを防止する役割を担っている。エッチン
グが終了したら、レジストマスクと裏面電極保護に使用
したレジストを当該レジストの専用ストリッパ液で完全
に剥離し、基板を十分濯いでから乾燥させる。
【０１１８】次に、図１９（ｇ）では、乾燥させた基板
を直ちに高真空に維持されたマグネトロンスパッタリン
グ装置の中に据え付け、基板の層間絶縁膜２０７の上部
全面に所望の配線材料、たとえば１μｍ厚のＡｌを蒸着
する。その後、Ａｌ膜を成膜した基板表面にフォトレジ
ストを塗布し、露光し、現像して、エッチングのレジス
トマスクを形成した後、再度、基板裏面に裏面電極保護
用のフォトレジストを塗布して、このレジストを十分乾
燥させてから、リン酸系のエッチング液を用いてＡｌ膜
をパターン化し、配線２１０を形成する。
を直ちに高真空に維持されたマグネトロンスパッタリン
グ装置の中に据え付け、基板の層間絶縁膜２０７の上部
全面に所望の配線材料、たとえば１μｍ厚のＡｌを蒸着
する。その後、Ａｌ膜を成膜した基板表面にフォトレジ
ストを塗布し、露光し、現像して、エッチングのレジス
トマスクを形成した後、再度、基板裏面に裏面電極保護
用のフォトレジストを塗布して、このレジストを十分乾
燥させてから、リン酸系のエッチング液を用いてＡｌ膜
をパターン化し、配線２１０を形成する。
【０１１９】なお、裏面のレジストは裏面電極２０８が
リン酸系のエッチング液に溶出して、消失したり変質し
たりするのを防止する目的で形成されるが、裏面電極２
０８にこのおそれがない場合や配線２１０をＲＩＥ（ド
ライ・エッチング）でエッチングするときには、省略す
ることができる。最後にレジストマスクと裏面電極保護
に使用したレジストを専用ストリッパ液で完全に除去
し、基板を十分濯いでから乾燥させることにより、図１
７に示した本発明に基くＭＯＳキャパシタが完成する。
リン酸系のエッチング液に溶出して、消失したり変質し
たりするのを防止する目的で形成されるが、裏面電極２
０８にこのおそれがない場合や配線２１０をＲＩＥ（ド
ライ・エッチング）でエッチングするときには、省略す
ることができる。最後にレジストマスクと裏面電極保護
に使用したレジストを専用ストリッパ液で完全に除去
し、基板を十分濯いでから乾燥させることにより、図１
７に示した本発明に基くＭＯＳキャパシタが完成する。
【０１２０】上記のように、本実施の形態においては、
ゲート電極以外の電極で、単結晶炭化珪素基板とコンタ
クトされる金属電極（つまり裏面電極２０８）として、
ゲート絶縁膜２０３（ゲート電極２０４の下の部分）が
ゲート電極２０４と単結晶炭化珪素基板（エピタキシャ
ル層２０２）と単結晶珪素基板の熱酸化膜（ゲート絶縁
膜２０３のうちゲート領域外の部分、つまり実際のゲー
ト絶縁膜に隣接する周囲部分）とゲート側面絶縁膜２０
５とで全周囲を囲まれた後に、ゲート絶縁膜２０３を形
成した熱酸化温度よりも低い温度であって、かつ、単結
晶炭化珪素と金属（Ｎｉ）とのコンタクト・アニールに
十分な温度（９００℃以上）で加熱処理を施された金属
電極を用いる構成としている。そのため、加熱処理時に
は、ゲート絶縁膜２０３が熱的に安定な（反応しない、
拡散しない）多結晶シリコンとＳｉＯ２とＳｉＣに上下
左右から完全に取り囲まれるため、加熱処理装置の内壁
や炭化珪素基板のコンタクトから飛来した汚染物質や金
属物質が高温処理でゲート絶縁膜２０３（ゲート領域）
に浸入するという弊害と、急速加熱処理が８００℃以上
の高真空中で行われる場合にＳｉＯ２のゲート絶縁膜２
０３が不均一に分解して変質するという弊害と、を極め
て効果的に防止することができる。
ゲート電極以外の電極で、単結晶炭化珪素基板とコンタ
クトされる金属電極（つまり裏面電極２０８）として、
ゲート絶縁膜２０３（ゲート電極２０４の下の部分）が
ゲート電極２０４と単結晶炭化珪素基板（エピタキシャ
ル層２０２）と単結晶珪素基板の熱酸化膜（ゲート絶縁
膜２０３のうちゲート領域外の部分、つまり実際のゲー
ト絶縁膜に隣接する周囲部分）とゲート側面絶縁膜２０
５とで全周囲を囲まれた後に、ゲート絶縁膜２０３を形
成した熱酸化温度よりも低い温度であって、かつ、単結
晶炭化珪素と金属（Ｎｉ）とのコンタクト・アニールに
十分な温度（９００℃以上）で加熱処理を施された金属
電極を用いる構成としている。そのため、加熱処理時に
は、ゲート絶縁膜２０３が熱的に安定な（反応しない、
拡散しない）多結晶シリコンとＳｉＯ２とＳｉＣに上下
左右から完全に取り囲まれるため、加熱処理装置の内壁
や炭化珪素基板のコンタクトから飛来した汚染物質や金
属物質が高温処理でゲート絶縁膜２０３（ゲート領域）
に浸入するという弊害と、急速加熱処理が８００℃以上
の高真空中で行われる場合にＳｉＯ２のゲート絶縁膜２
０３が不均一に分解して変質するという弊害と、を極め
て効果的に防止することができる。
【０１２１】また、ゲート絶縁膜２０３を熱酸化で形成
する際の温度をコンタクト・アニールの温度よりも高く
していることにより、急速加熱処理でゲート絶縁膜２０
３に生じる膨張／収縮に伴う熱衝撃や熱ストレスを、実
効的に小さくすることができる。そのため、下記図２
０、図２１で詳述するように、急速高温加熱処理で生じ
るゲート絶縁膜２０３の特性の劣化を解決することがで
きる、という効果が得られる。また、単結晶炭化珪素と
金属とのコンタクト・アニールに十分な温度で加熱処理
を施しているので、単結晶炭化珪素と金属との接触は、
接触抵抗が１０−６Ωｃｍ２台あるいはこれ以下を示す
極めて良好なオーミック接触が得られている。
する際の温度をコンタクト・アニールの温度よりも高く
していることにより、急速加熱処理でゲート絶縁膜２０
３に生じる膨張／収縮に伴う熱衝撃や熱ストレスを、実
効的に小さくすることができる。そのため、下記図２
０、図２１で詳述するように、急速高温加熱処理で生じ
るゲート絶縁膜２０３の特性の劣化を解決することがで
きる、という効果が得られる。また、単結晶炭化珪素と
金属とのコンタクト・アニールに十分な温度で加熱処理
を施しているので、単結晶炭化珪素と金属との接触は、
接触抵抗が１０−６Ωｃｍ２台あるいはこれ以下を示す
極めて良好なオーミック接触が得られている。
【０１２２】図２０はこのようにして作製したＭＯＳキ
ャパシタのうち、任意の８個の電流−電圧特性を示す図
である。ゲート電極の面積（開口部）は３．１４×１０
−４ｃｍ２、ゲート絶縁膜の厚みは４５ｎｍであった。
図２０から明らかなとおり、試験したキャパシタがほぼ
同じ電流―電圧特性を示している。この電流−電圧特性
はFowler-Northeim伝導として知られている薄い酸化膜
本来の真因性の特性であり、劣化を示唆するリーク性の
伝導は観察されない。絶縁破壊電圧はどれも４５Ｖ（電
界強度では１０ＭＶ／ｃｍ）以上と優れた値を得てい
る。図２０と前記図１４の特性を比較すれば明らかなと
おり、この本発明に基づくＭＯＳキャパシタのゲート絶
縁膜のリーク電流ならびに絶縁破壊電圧は、図１４に示
した従来技術の急速加熱処理を施したそれら（with RT
A）より、格段に改善されている。
ャパシタのうち、任意の８個の電流−電圧特性を示す図
である。ゲート電極の面積（開口部）は３．１４×１０
−４ｃｍ２、ゲート絶縁膜の厚みは４５ｎｍであった。
図２０から明らかなとおり、試験したキャパシタがほぼ
同じ電流―電圧特性を示している。この電流−電圧特性
はFowler-Northeim伝導として知られている薄い酸化膜
本来の真因性の特性であり、劣化を示唆するリーク性の
伝導は観察されない。絶縁破壊電圧はどれも４５Ｖ（電
界強度では１０ＭＶ／ｃｍ）以上と優れた値を得てい
る。図２０と前記図１４の特性を比較すれば明らかなと
おり、この本発明に基づくＭＯＳキャパシタのゲート絶
縁膜のリーク電流ならびに絶縁破壊電圧は、図１４に示
した従来技術の急速加熱処理を施したそれら（with RT
A）より、格段に改善されている。
【０１２３】また、図２１は、本発明にかかる上記ＭＯ
Ｓキャパシタの高周波Ｃ−Ｖ特性図である。前記図１５
に示したと従来技術では、急速加熱処理の結果、フラッ
トバンド電圧が正方向に大きくシフトし、少なくとも１
５Ｖ以上になることが指摘されているが、同様の急速加
熱処理を施した本ＭＯＳキャパシタにおいては１Ｖ以下
の値であり、これもまた大きく減少していることがわか
る。このフラットバンド電圧の低下（改善）は、酸化膜
界面の有効電荷密度Ｑｅｆｆ [/cm２] に換算して、Ｑ
ｅｆｆの一桁の減少に相当する大きな改善である。
Ｓキャパシタの高周波Ｃ−Ｖ特性図である。前記図１５
に示したと従来技術では、急速加熱処理の結果、フラッ
トバンド電圧が正方向に大きくシフトし、少なくとも１
５Ｖ以上になることが指摘されているが、同様の急速加
熱処理を施した本ＭＯＳキャパシタにおいては１Ｖ以下
の値であり、これもまた大きく減少していることがわか
る。このフラットバンド電圧の低下（改善）は、酸化膜
界面の有効電荷密度Ｑｅｆｆ [/cm２] に換算して、Ｑ
ｅｆｆの一桁の減少に相当する大きな改善である。
【０１２４】以上の説明から明らかなとおり、前記の従
来技術においてコンタクト・アニールなどの急速加熱処
理（例えば真空中、１０００℃で１分間）を施すと、
本来４０Ｖ程度あるべきゲート絶縁膜の絶縁破壊電圧が
１／８の５Ｖ以下に急落する（図１４上グラフ）、ゲ
ート絶縁膜のリーク電流が著しく増大する（同グラ
フ）、フラットバンド電圧が通常の０Ｖ付近から１５
Ｖ以上正方向にシフトする（図１５）という問題があっ
たが、本発明において、これら問題はすべて解決されて
いる。
来技術においてコンタクト・アニールなどの急速加熱処
理（例えば真空中、１０００℃で１分間）を施すと、
本来４０Ｖ程度あるべきゲート絶縁膜の絶縁破壊電圧が
１／８の５Ｖ以下に急落する（図１４上グラフ）、ゲ
ート絶縁膜のリーク電流が著しく増大する（同グラ
フ）、フラットバンド電圧が通常の０Ｖ付近から１５
Ｖ以上正方向にシフトする（図１５）という問題があっ
たが、本発明において、これら問題はすべて解決されて
いる。
【０１２５】また、本実施の形態ではＡｒ雰囲気で１０
００℃で２分間のコンタクト・アニールを加えている。
この熱処理条件及び接触の形成方法はｎ＋ＳｉＣに低抵
抗オーミック接触を行うための最適な製造方法である。
したがって、本実施の形態においては、ＳｉＣ基板裏面
には極めて低抵抗のオーミック接触が得られる。言いか
えると、本発明は前記〜の問題を接触抵抗の増大を
招くことなく、解決しているといえる。
００℃で２分間のコンタクト・アニールを加えている。
この熱処理条件及び接触の形成方法はｎ＋ＳｉＣに低抵
抗オーミック接触を行うための最適な製造方法である。
したがって、本実施の形態においては、ＳｉＣ基板裏面
には極めて低抵抗のオーミック接触が得られる。言いか
えると、本発明は前記〜の問題を接触抵抗の増大を
招くことなく、解決しているといえる。
【０１２６】これに加えて、着目すべき重要な点は、本
実施の形態はコンタクト・アニールのみならず、実デバ
イスにおいて、そのゲート絶縁膜がよく経験する上述し
たその他のすべての熱工程、例えば、多結晶シリコン膜
の成膜、同膜へのリン不純物添加ドライブイン、層間絶
縁膜の堆積、同膜の高密度化熱処理等でも同様に起る問
題〜を解決する方法を提供している、ということで
ある。
実施の形態はコンタクト・アニールのみならず、実デバ
イスにおいて、そのゲート絶縁膜がよく経験する上述し
たその他のすべての熱工程、例えば、多結晶シリコン膜
の成膜、同膜へのリン不純物添加ドライブイン、層間絶
縁膜の堆積、同膜の高密度化熱処理等でも同様に起る問
題〜を解決する方法を提供している、ということで
ある。
【０１２７】さらに、図１４のＩ−Ｖ特性（下のグラ
フ）見ると、従来技術では、急速加熱処理をしていない
ゲート絶縁膜であっても、絶縁破壊電圧は最大でも４０
Ｖ程度であり、また、低電圧で、破壊するものや高いリ
ーク電流を示す不良が相当数含まれていることがわか
る。これに比べて、本実施の形態のゲート絶縁膜の絶縁
破壊電圧はすべてが４０Ｖ以上と高く、最もよいものは
５４Ｖをも越えるものが得られている。また、リーク電
流はどれも小さく、絶縁破壊する直前まで真因性の伝導
を示す電流である。このように、本発明による炭化珪素
半導体装置およびその製造方法は、従来技術のゲート絶
縁膜に比べて良好な特性を示し、ゲート絶縁膜形成後の
熱処理やドライエッチングを含むデバイス製造工程を経
ても、その良好な特性を最後まで維持できる、という優
れた効果を有している。
フ）見ると、従来技術では、急速加熱処理をしていない
ゲート絶縁膜であっても、絶縁破壊電圧は最大でも４０
Ｖ程度であり、また、低電圧で、破壊するものや高いリ
ーク電流を示す不良が相当数含まれていることがわか
る。これに比べて、本実施の形態のゲート絶縁膜の絶縁
破壊電圧はすべてが４０Ｖ以上と高く、最もよいものは
５４Ｖをも越えるものが得られている。また、リーク電
流はどれも小さく、絶縁破壊する直前まで真因性の伝導
を示す電流である。このように、本発明による炭化珪素
半導体装置およびその製造方法は、従来技術のゲート絶
縁膜に比べて良好な特性を示し、ゲート絶縁膜形成後の
熱処理やドライエッチングを含むデバイス製造工程を経
ても、その良好な特性を最後まで維持できる、という優
れた効果を有している。
【０１２８】（第５の実施の形態）第５の実施の形態
は、フィールド絶縁膜を有する構成のＭＯＳキャパシタ
に本発明を適用した場合である。本実施の形態は前記第
４の実施の形態と共通するところが多く、このようなと
ころは同じ説明を繰り返すとむしろ冗長になるので、簡
単に説明する。以下図２２〜図２５を用いて第５の実施
の形態を説明するが、図中で第４の実施形態の説明を同
じ番号が付されている構成物は、とくに断りがなけれ
ば、第４の実施形態と同じ物である。
は、フィールド絶縁膜を有する構成のＭＯＳキャパシタ
に本発明を適用した場合である。本実施の形態は前記第
４の実施の形態と共通するところが多く、このようなと
ころは同じ説明を繰り返すとむしろ冗長になるので、簡
単に説明する。以下図２２〜図２５を用いて第５の実施
の形態を説明するが、図中で第４の実施形態の説明を同
じ番号が付されている構成物は、とくに断りがなけれ
ば、第４の実施形態と同じ物である。
【０１２９】図２２は本発明を適用したフィールド絶縁
膜を有するＭＯＳキャパシタの要部断面図である。図２
２において、２０１は高不純物濃度（窒素＞１×１０
−１９／ｃｍ３）のｎ型の単結晶炭化珪素基板（ＳｉＣ
基板）であり、表面に厚み１０μｍで、窒素を４×１０
−１５／ｃｍ３添加したｎ−エピタキシャル層２０２を
ホモエピタキシャル成長させている。エピタキシャル層
２０２の上には厚み数１００ｎｍ以上のフィールド絶縁
膜２１１が配設されている。フィールド絶縁膜２１１は
少なくともＳｉＣ基板（正確にはエピタキシャル層）の
熱酸化で形成した薄い下部絶縁膜２１２の上にＳｉＣの
熱酸化以外の手段（たとえば減圧ＣＶＤ法など）で形成
した厚い上部絶縁膜２１３が積層した構造になってい
る。２１４はフィールド絶縁膜２１１に開けられた開口
部、２０３はこの開口部底面に形成されたゲート絶縁膜
である。このゲート絶縁膜２０３は成膜中あるいは成膜
後に酸素原子を含むガス中に直接さらして、熱処理され
た膜であることを要する。ゲート絶縁膜２０３とフィー
ルド絶縁膜２１１の上には、所定の形状・面積の多結晶
シリコンのゲート電極２０４が設けられている。ゲート
電極２０４の側面及び上面には多結晶シリコンのゲート
電極２０４を熱酸化して形成したゲート電極側面絶縁膜
２０５およびゲート電極上面絶縁膜２０６がある。ゲー
ト絶縁膜２０３およびゲート電極側面絶縁膜２０５、ゲ
ート電極上面絶縁膜２０６、フィールド絶縁膜２１１の
上には層間絶縁膜２０７が成膜されている。２０８は裏
面電極であり、ＳｉＣ基板２０１の裏面全面に配置され
たオーミック電極である。この裏面電極２０８は、Ｎｉ
やＣｏなどの接触金属をＳｉＣ基板２０１の裏に蒸着し
た後、ゲート絶縁膜２０３の形成温度よりも低い温度の
急速過熱処理でＳｉＣ基板２０１と合金化させことによ
って形成する。２０９は層間絶縁膜２０７に開口したゲ
ート電極結線開口部、２１０はゲート電極２０４を同一
基板上の他の回路要素や外部回路に接続するための配線
で、ＡｌやＡｌ−Ｓｉ共晶体などの材料を用いることが
できる。
膜を有するＭＯＳキャパシタの要部断面図である。図２
２において、２０１は高不純物濃度（窒素＞１×１０
−１９／ｃｍ３）のｎ型の単結晶炭化珪素基板（ＳｉＣ
基板）であり、表面に厚み１０μｍで、窒素を４×１０
−１５／ｃｍ３添加したｎ−エピタキシャル層２０２を
ホモエピタキシャル成長させている。エピタキシャル層
２０２の上には厚み数１００ｎｍ以上のフィールド絶縁
膜２１１が配設されている。フィールド絶縁膜２１１は
少なくともＳｉＣ基板（正確にはエピタキシャル層）の
熱酸化で形成した薄い下部絶縁膜２１２の上にＳｉＣの
熱酸化以外の手段（たとえば減圧ＣＶＤ法など）で形成
した厚い上部絶縁膜２１３が積層した構造になってい
る。２１４はフィールド絶縁膜２１１に開けられた開口
部、２０３はこの開口部底面に形成されたゲート絶縁膜
である。このゲート絶縁膜２０３は成膜中あるいは成膜
後に酸素原子を含むガス中に直接さらして、熱処理され
た膜であることを要する。ゲート絶縁膜２０３とフィー
ルド絶縁膜２１１の上には、所定の形状・面積の多結晶
シリコンのゲート電極２０４が設けられている。ゲート
電極２０４の側面及び上面には多結晶シリコンのゲート
電極２０４を熱酸化して形成したゲート電極側面絶縁膜
２０５およびゲート電極上面絶縁膜２０６がある。ゲー
ト絶縁膜２０３およびゲート電極側面絶縁膜２０５、ゲ
ート電極上面絶縁膜２０６、フィールド絶縁膜２１１の
上には層間絶縁膜２０７が成膜されている。２０８は裏
面電極であり、ＳｉＣ基板２０１の裏面全面に配置され
たオーミック電極である。この裏面電極２０８は、Ｎｉ
やＣｏなどの接触金属をＳｉＣ基板２０１の裏に蒸着し
た後、ゲート絶縁膜２０３の形成温度よりも低い温度の
急速過熱処理でＳｉＣ基板２０１と合金化させことによ
って形成する。２０９は層間絶縁膜２０７に開口したゲ
ート電極結線開口部、２１０はゲート電極２０４を同一
基板上の他の回路要素や外部回路に接続するための配線
で、ＡｌやＡｌ−Ｓｉ共晶体などの材料を用いることが
できる。
【０１３０】次に、図２３〜図２５を用いて上記ＭＯＳ
キャパシタの製造方法を説明する。図２３〜図２５は、
図２２に示したＭＯＳキャパシタの製造方法を示す断面
図である。まず、図２３（ａ）では、前記図１８（ａ）
で説明した方法で、高濃度にｎ型不純物を添加したＳｉ
Ｃ基板２０１の上面に１０１５／ｃｍ３台の不純物濃度
を有するｎ型のホモ・エピタキシャル層２０２（たとえ
ばここでは１０μｍ厚）形成し、この後、犠牲酸化も同
様に行う。
キャパシタの製造方法を説明する。図２３〜図２５は、
図２２に示したＭＯＳキャパシタの製造方法を示す断面
図である。まず、図２３（ａ）では、前記図１８（ａ）
で説明した方法で、高濃度にｎ型不純物を添加したＳｉ
Ｃ基板２０１の上面に１０１５／ｃｍ３台の不純物濃度
を有するｎ型のホモ・エピタキシャル層２０２（たとえ
ばここでは１０μｍ厚）形成し、この後、犠牲酸化も同
様に行う。
【０１３１】次に、図２３（ｂ）では、上記の犠牲酸化
が終了した基板を再び、ＲＣＡ洗浄などで十分洗浄した
後、エピタキシャル層２０２表面に薄い下部絶縁膜２１
２と厚い上部絶縁膜２１３からなるフィールド絶縁膜２
１１を成膜する。下部絶縁膜２１２はエピタキシャル層
２０２表面を酸素雰囲気でドライ酸化して形成した約１
０ｎｍの熱酸化膜、上部絶縁膜２１３は熱酸化以外の方
法で形成した所望の厚みの絶縁膜、たとえば、酸素とシ
ランを用いた常圧ＣＶＤで形成した４００ｎｍ厚のＳｉ
Ｏ２膜などを使用することができる。なお、下部絶縁膜
２１２の熱酸化はドライ酸化に限定されるものではな
く、ウエット酸化や他の酸化ガスを用いた熱酸化でもよ
い。下部絶縁膜２１２の厚みは、前記図１８（ｂ）の工
程の犠牲酸化で説明した理由と同し理由で、５０ｎｍ未
満、好ましくは５〜２０ｎｍが望ましい。なお、エピタ
キシャル層２０２表面に熱酸化膜の下部絶縁膜２１２を
成長してから、上部絶縁膜２１３を成膜してもよいし、
逆に、上部絶縁膜２１３を成膜してから熱酸化して、エ
ピタキシャル層２０２と上部絶縁膜２１３の間に下部絶
縁膜（熱酸化膜）２１２を形成してもよい。ただし、後
者の工順を取ることができるのは、上部絶縁膜２１３が
酸素透過性の膜である場合に限られる。また、図２３
（ｂ）中の３０４は下部絶縁膜２１２を熱酸化で形成す
るとき基板の裏面に自動的に形成される第２の一過性の
熱酸化膜であるが、図２３（ｂ）の第１の一過性の熱酸
化膜同様、基板裏面の研削損傷層を効果的に取り除く作
用を有している。
が終了した基板を再び、ＲＣＡ洗浄などで十分洗浄した
後、エピタキシャル層２０２表面に薄い下部絶縁膜２１
２と厚い上部絶縁膜２１３からなるフィールド絶縁膜２
１１を成膜する。下部絶縁膜２１２はエピタキシャル層
２０２表面を酸素雰囲気でドライ酸化して形成した約１
０ｎｍの熱酸化膜、上部絶縁膜２１３は熱酸化以外の方
法で形成した所望の厚みの絶縁膜、たとえば、酸素とシ
ランを用いた常圧ＣＶＤで形成した４００ｎｍ厚のＳｉ
Ｏ２膜などを使用することができる。なお、下部絶縁膜
２１２の熱酸化はドライ酸化に限定されるものではな
く、ウエット酸化や他の酸化ガスを用いた熱酸化でもよ
い。下部絶縁膜２１２の厚みは、前記図１８（ｂ）の工
程の犠牲酸化で説明した理由と同し理由で、５０ｎｍ未
満、好ましくは５〜２０ｎｍが望ましい。なお、エピタ
キシャル層２０２表面に熱酸化膜の下部絶縁膜２１２を
成長してから、上部絶縁膜２１３を成膜してもよいし、
逆に、上部絶縁膜２１３を成膜してから熱酸化して、エ
ピタキシャル層２０２と上部絶縁膜２１３の間に下部絶
縁膜（熱酸化膜）２１２を形成してもよい。ただし、後
者の工順を取ることができるのは、上部絶縁膜２１３が
酸素透過性の膜である場合に限られる。また、図２３
（ｂ）中の３０４は下部絶縁膜２１２を熱酸化で形成す
るとき基板の裏面に自動的に形成される第２の一過性の
熱酸化膜であるが、図２３（ｂ）の第１の一過性の熱酸
化膜同様、基板裏面の研削損傷層を効果的に取り除く作
用を有している。
【０１３２】次に図２３（ｃ）では、基板の表面にフォ
トレジストを塗布し、露光し、現像し、ＳｉＣ基板２０
１を緩衝フッ酸溶液（ＮＨ４Ｆ＋ＨＦ混合液）に浸漬し
ウエットエッチングすることで、フィールド絶縁膜２１
１の所定の位置にフィールド開口部２１４を形成する。
前記図２３（ｂ）の工程で基板裏面の損傷層を取り込ん
で出来た第２の一過性の熱酸化膜３０４はここで消失す
る。微細なフィールド開口部２１４を形成するときは、
ＣＦ４ガスプラズマなどを用いた反応性イオンエッチン
グ（ＲＩＥ）等のドライ・エッチングを用いることがで
きるが、この場合、最初にドライ・エッチングを行い、
フィールド絶縁膜２０７を数１００ｎｍ残したところ
で、必ず、上記緩衝フッ酸溶液を用いたウエット・エッ
チングに切り換えるようにする。フィールド開口部２１
４をｎ型のエピタキシャル層２０２までドライエッチン
グで貫通させては、ＳｉＣ表面がプラズマ損傷で荒れた
り、ドライ・エッチング反応で生成したハイドロ・カー
ボン底部に付着したりして、つぎの工程で形成するゲー
ト絶縁膜の特性劣化（従来技術の問題点〜）の要因
となるからである。上記のようにフィールドの開口エッ
チングが済んだら、フォトレジストを剥離する。
トレジストを塗布し、露光し、現像し、ＳｉＣ基板２０
１を緩衝フッ酸溶液（ＮＨ４Ｆ＋ＨＦ混合液）に浸漬し
ウエットエッチングすることで、フィールド絶縁膜２１
１の所定の位置にフィールド開口部２１４を形成する。
前記図２３（ｂ）の工程で基板裏面の損傷層を取り込ん
で出来た第２の一過性の熱酸化膜３０４はここで消失す
る。微細なフィールド開口部２１４を形成するときは、
ＣＦ４ガスプラズマなどを用いた反応性イオンエッチン
グ（ＲＩＥ）等のドライ・エッチングを用いることがで
きるが、この場合、最初にドライ・エッチングを行い、
フィールド絶縁膜２０７を数１００ｎｍ残したところ
で、必ず、上記緩衝フッ酸溶液を用いたウエット・エッ
チングに切り換えるようにする。フィールド開口部２１
４をｎ型のエピタキシャル層２０２までドライエッチン
グで貫通させては、ＳｉＣ表面がプラズマ損傷で荒れた
り、ドライ・エッチング反応で生成したハイドロ・カー
ボン底部に付着したりして、つぎの工程で形成するゲー
ト絶縁膜の特性劣化（従来技術の問題点〜）の要因
となるからである。上記のようにフィールドの開口エッ
チングが済んだら、フォトレジストを剥離する。
【０１３３】続いて図２４（ｄ）では、レジスト残滓で
汚れた基板を再び、ＲＣＡ洗浄などで十分洗浄するとと
もに、洗浄の最終段階において、このＲＣＡ洗浄でフィ
ールド開口部２１４の基板表面に生成した化学的酸化膜
を除去するために緩衝フッ酸溶液に５秒〜１０秒間浸
し、超純水で緩衝フッ酸溶液を完全にすすぎ落とした
後、乾燥する。化学的酸化膜は極めて低品質であるばか
りでなく、不均一な膜でもあるので、つづく熱酸化膜の
一様な成長に悪影響を与えるため、化学的酸化膜の除去
する工程は省くことができない。
汚れた基板を再び、ＲＣＡ洗浄などで十分洗浄するとと
もに、洗浄の最終段階において、このＲＣＡ洗浄でフィ
ールド開口部２１４の基板表面に生成した化学的酸化膜
を除去するために緩衝フッ酸溶液に５秒〜１０秒間浸
し、超純水で緩衝フッ酸溶液を完全にすすぎ落とした
後、乾燥する。化学的酸化膜は極めて低品質であるばか
りでなく、不均一な膜でもあるので、つづく熱酸化膜の
一様な成長に悪影響を与えるため、化学的酸化膜の除去
する工程は省くことができない。
【０１３４】次に、乾燥した基板を直ちに熱酸化して、
フィールド開口部２１４のエピタキシャル層２０２表面
に所望の厚み（例えばここでは４０ｎｍ厚）のゲート絶
縁膜２０３を成長させる。この時、基板全体が酸化雰囲
気にさらされるので、フィールド絶縁膜２１１下のエピ
タキシャル層２０２も若干酸化され、下部絶縁膜（熱酸
化膜）２１２の厚みが増大するとともに、基板裏面には
一過性の熱酸化膜３０１が生成される。ゲート絶縁膜２
０３の熱酸化条件としては、たとえば、温度１１００℃
でのドライ酸化などがよい。前記図１８（ｂ）の工程で
説明したように、この熱酸化温度は後続の全ての工程の
どの熱処理温度よりも高く設定することが重要である。
熱酸化では表面荒れが顕著になってくる５０ｎｍ以上の
厚いゲート絶縁膜にしたい場合は、ＳｉＣの５０ｎｍ厚
未満の熱酸化膜の上に他の成膜手段で形成した絶縁膜
（たとえば、ＣＶＤ−ＳｉＯ２膜）を積層し、所望の厚
みにする。基板裏面の一過性の熱酸化膜３０１は研削損
傷層を取り除く機能と、後続の工程で多結晶シリコン膜
２０３をドライエッチングで除去する際のイオン損傷か
ら基板裏面を保護する重要な機能とを有している。
フィールド開口部２１４のエピタキシャル層２０２表面
に所望の厚み（例えばここでは４０ｎｍ厚）のゲート絶
縁膜２０３を成長させる。この時、基板全体が酸化雰囲
気にさらされるので、フィールド絶縁膜２１１下のエピ
タキシャル層２０２も若干酸化され、下部絶縁膜（熱酸
化膜）２１２の厚みが増大するとともに、基板裏面には
一過性の熱酸化膜３０１が生成される。ゲート絶縁膜２
０３の熱酸化条件としては、たとえば、温度１１００℃
でのドライ酸化などがよい。前記図１８（ｂ）の工程で
説明したように、この熱酸化温度は後続の全ての工程の
どの熱処理温度よりも高く設定することが重要である。
熱酸化では表面荒れが顕著になってくる５０ｎｍ以上の
厚いゲート絶縁膜にしたい場合は、ＳｉＣの５０ｎｍ厚
未満の熱酸化膜の上に他の成膜手段で形成した絶縁膜
（たとえば、ＣＶＤ−ＳｉＯ２膜）を積層し、所望の厚
みにする。基板裏面の一過性の熱酸化膜３０１は研削損
傷層を取り除く機能と、後続の工程で多結晶シリコン膜
２０３をドライエッチングで除去する際のイオン損傷か
ら基板裏面を保護する重要な機能とを有している。
【０１３５】次に、図２４（ｅ）では、直ちに基板表裏
全面にシラン原料を用いた減圧ＣＶＤ法（成長温度６０
０℃〜７００℃）で、厚み３００〜４００ｎｍ多結晶シ
リコン膜を成膜した後、塩素酸リン（ＰＯＣｌ３）と酸
素を用いた周知の熱拡散法（処理温度９００℃〜９５０
℃）で多結晶シリコン膜に不純物Ｐを縮退するまで添加
し、導電性を付与する。つづいて、前記図１８（ｃ）の
工程で説明したように、フォトリソグラフィーとＲＩＥ
とで、多結晶シリコンのゲート電極２０４を形成する。
なお、基板裏面に残された多結晶シリコン膜３０２は一
過性の導電体膜である。次に、ＲＩＥで使用したレジス
ト・マスクを基板から完全に除去し、基板を十分洗浄
し、乾燥させた後、９００℃のドライ酸素雰囲気で熱酸
化させて多結晶シリコンのゲート電極２０４の側面に５
０ｎｍ〜１００ｎｍのゲート電極側面絶縁膜２０５を成
長させる。このとき同時に、ゲート電極２０４の上面に
はゲート電極上面絶縁膜２０６が形成され、裏面の一過
性の多結晶シリコン膜３０２の下には一過性の多結晶シ
リコン熱酸化３０３が生成される。ゲート電極側面絶縁
膜２０５の形成の目的は、第４の実施の形態で述べたよ
うに、ゲート電極をドライエッチングで形成したときイ
オン衝撃や金属汚染で劣化したゲート絶縁膜帯状領域の
直上の多結晶シリコンを非導電性の酸化物（ＳｉＯ ２）
つまりゲート電極側面絶縁膜２０５に完全に転化させ、
劣化領域にゲート電圧が正味、印加されないゲート電極
外縁構造を確立することである。
全面にシラン原料を用いた減圧ＣＶＤ法（成長温度６０
０℃〜７００℃）で、厚み３００〜４００ｎｍ多結晶シ
リコン膜を成膜した後、塩素酸リン（ＰＯＣｌ３）と酸
素を用いた周知の熱拡散法（処理温度９００℃〜９５０
℃）で多結晶シリコン膜に不純物Ｐを縮退するまで添加
し、導電性を付与する。つづいて、前記図１８（ｃ）の
工程で説明したように、フォトリソグラフィーとＲＩＥ
とで、多結晶シリコンのゲート電極２０４を形成する。
なお、基板裏面に残された多結晶シリコン膜３０２は一
過性の導電体膜である。次に、ＲＩＥで使用したレジス
ト・マスクを基板から完全に除去し、基板を十分洗浄
し、乾燥させた後、９００℃のドライ酸素雰囲気で熱酸
化させて多結晶シリコンのゲート電極２０４の側面に５
０ｎｍ〜１００ｎｍのゲート電極側面絶縁膜２０５を成
長させる。このとき同時に、ゲート電極２０４の上面に
はゲート電極上面絶縁膜２０６が形成され、裏面の一過
性の多結晶シリコン膜３０２の下には一過性の多結晶シ
リコン熱酸化３０３が生成される。ゲート電極側面絶縁
膜２０５の形成の目的は、第４の実施の形態で述べたよ
うに、ゲート電極をドライエッチングで形成したときイ
オン衝撃や金属汚染で劣化したゲート絶縁膜帯状領域の
直上の多結晶シリコンを非導電性の酸化物（ＳｉＯ ２）
つまりゲート電極側面絶縁膜２０５に完全に転化させ、
劣化領域にゲート電圧が正味、印加されないゲート電極
外縁構造を確立することである。
【０１３６】続いて図２４（ｆ）では、基板の上部全面
に層間絶縁膜２０７を堆積する。この層間絶縁膜２０７
としては、常圧ＣＶＤ法で形成した約１μｍ厚のＳｉＯ
２膜、あるいはこれにリンを添加したリン珪酸ガラス
（ＰＳＧ）などが層間絶縁膜材として適している。その
後、基板を通常の拡散炉に入れ、Ｎ２雰囲気で数１０分
の穏やかな熱処理を行い、層間絶縁膜２０７を高密度化
する。この時の熱処理温度はゲート酸化温度（１１００
℃）より低い温度、たとえば９５０℃、が適宜選ばれ
る。
に層間絶縁膜２０７を堆積する。この層間絶縁膜２０７
としては、常圧ＣＶＤ法で形成した約１μｍ厚のＳｉＯ
２膜、あるいはこれにリンを添加したリン珪酸ガラス
（ＰＳＧ）などが層間絶縁膜材として適している。その
後、基板を通常の拡散炉に入れ、Ｎ２雰囲気で数１０分
の穏やかな熱処理を行い、層間絶縁膜２０７を高密度化
する。この時の熱処理温度はゲート酸化温度（１１００
℃）より低い温度、たとえば９５０℃、が適宜選ばれ
る。
【０１３７】次に、図２５（ｇ）では、前記図１９
（ｅ）の工程で説明したように、ＳｉＣ基板表面全面に
厚み１μｍ以上のレジスト材（フォトレジストでよい）
を塗布して表面を保護しながら、ＣＦ４とＯ２などをエ
ッチャントとしたドライエッチング、あるいは緩衝フッ
酸溶液を用いたウェットエッチングとドライエッチング
とを順に組み合わせたエッチングを用いて、裏面側に積
層した一過性の多結晶シリコン酸化膜３０３と一過性の
多結晶シリコン膜３０２を完全に除去し、エッチングが
一過性の熱酸化膜３０１に進んだところで、処理を終了
する。
（ｅ）の工程で説明したように、ＳｉＣ基板表面全面に
厚み１μｍ以上のレジスト材（フォトレジストでよい）
を塗布して表面を保護しながら、ＣＦ４とＯ２などをエ
ッチャントとしたドライエッチング、あるいは緩衝フッ
酸溶液を用いたウェットエッチングとドライエッチング
とを順に組み合わせたエッチングを用いて、裏面側に積
層した一過性の多結晶シリコン酸化膜３０３と一過性の
多結晶シリコン膜３０２を完全に除去し、エッチングが
一過性の熱酸化膜３０１に進んだところで、処理を終了
する。
【０１３８】続いて、基板を緩衝フッ酸溶液に浸漬して
一過性の熱酸化膜３０１を基板の裏面から完全に除去
し、超純水で緩衝フッ酸溶液を速やかに洗い流し、濡れ
たＳｉＣ基板を乾燥させるやいなや、高真空に維持され
た蒸着装置の中に短時間で据え付け、基板裏面に所望の
裏面電極材料を蒸着する。裏面電極材料としては、たと
えば、５０ｎｍ厚のＮｉ膜がよい。なお、ＳｉＣ基板側
面の電極材料が付着するおそれがある場合には、周辺部
をシャドーマスクを使用して外縁部を隠蔽して蒸着を行
う。
一過性の熱酸化膜３０１を基板の裏面から完全に除去
し、超純水で緩衝フッ酸溶液を速やかに洗い流し、濡れ
たＳｉＣ基板を乾燥させるやいなや、高真空に維持され
た蒸着装置の中に短時間で据え付け、基板裏面に所望の
裏面電極材料を蒸着する。裏面電極材料としては、たと
えば、５０ｎｍ厚のＮｉ膜がよい。なお、ＳｉＣ基板側
面の電極材料が付着するおそれがある場合には、周辺部
をシャドーマスクを使用して外縁部を隠蔽して蒸着を行
う。
【０１３９】次に表面保護に使用したレジストを当該レ
ジストの専用ストリッパ液で完全に剥離し、基板を超純
水で十分濯いでから乾燥させ、直ちに急速加熱処理装置
に設置して、１００％高純度Ａｒ雰囲気で１０００℃、
２分間の裏面コンタクト・アニールを実施する。この急
速加熱処理によって、Ｎｉ膜は低抵抗の基板裏面と合金
化し、少なくとも接触抵抗１０−６Ωｃｍ２台を示す極
めて低抵抗の裏面電極２０８が出来る。前述したよう
に、裏面コンタクト・アニールの温度は、ゲート絶縁膜
２０３を形成した熱酸化温度よりも低い温度であって、
かつ、単結晶炭化珪素と接触金属（ここではＮｉ）との
オーミック接触の形成に十分な温度（Ｎｉの場合少なく
とも９００℃以上）に設定する。
ジストの専用ストリッパ液で完全に剥離し、基板を超純
水で十分濯いでから乾燥させ、直ちに急速加熱処理装置
に設置して、１００％高純度Ａｒ雰囲気で１０００℃、
２分間の裏面コンタクト・アニールを実施する。この急
速加熱処理によって、Ｎｉ膜は低抵抗の基板裏面と合金
化し、少なくとも接触抵抗１０−６Ωｃｍ２台を示す極
めて低抵抗の裏面電極２０８が出来る。前述したよう
に、裏面コンタクト・アニールの温度は、ゲート絶縁膜
２０３を形成した熱酸化温度よりも低い温度であって、
かつ、単結晶炭化珪素と接触金属（ここではＮｉ）との
オーミック接触の形成に十分な温度（Ｎｉの場合少なく
とも９００℃以上）に設定する。
【０１４０】上記コンタクト・アニールに際して極めて
重要な点は、このとき既に形成されているゲート絶縁膜
２０３（ゲート電極２０４の下の部分）が、多結晶シリ
コンのゲート電極２０４と、単結晶ＳｉＣ基板のエピタ
キシャル層２０２と、エピタキシャル層２０２の熱酸化
膜（ゲート絶縁膜２０３のうちゲート領域外の部分、つ
まり実際のゲート絶縁膜に隣接する周囲部分及びフィー
ルド絶縁膜の下部絶縁膜２１２を指す）と、多結晶シリ
コンの熱酸化膜からなるゲート側面絶縁膜２０５と、で
周囲を完全に被われた構造で急速加熱処理を施されたと
いうことである。
重要な点は、このとき既に形成されているゲート絶縁膜
２０３（ゲート電極２０４の下の部分）が、多結晶シリ
コンのゲート電極２０４と、単結晶ＳｉＣ基板のエピタ
キシャル層２０２と、エピタキシャル層２０２の熱酸化
膜（ゲート絶縁膜２０３のうちゲート領域外の部分、つ
まり実際のゲート絶縁膜に隣接する周囲部分及びフィー
ルド絶縁膜の下部絶縁膜２１２を指す）と、多結晶シリ
コンの熱酸化膜からなるゲート側面絶縁膜２０５と、で
周囲を完全に被われた構造で急速加熱処理を施されたと
いうことである。
【０１４１】続いて図２５（ｈ）では、基板表面にフォ
トレジストを塗布し、露光装置で露光・現像して、フィ
ールドに位置する層間絶縁膜２０７に、ゲート電極結線
開口部２１１をエッチングで設けるためのレジストマス
クを形成する。つづいて、基板裏面に保護用レジストを
塗布して、このレジストを十分乾燥させてから、緩衝フ
ッ酸溶液を用いたエッチングで層間絶縁膜２０７にゲー
ト電極結線開口部２１１を開ける。なお、裏面のレジス
トは裏面電極２０８が緩衝フッ酸溶液に溶出して、消失
したり変質したり、あるいは、裏面から溶出したり剥落
したりした電極材料が表面に付着するのを防止する役割
を担っている。エッチングが終了したら、レジストマス
クと裏面電極保護に使用したレジストを当該レジストの
専用ストリッパ液で完全に剥離し、基板を十分濯いでか
ら乾燥させる。
トレジストを塗布し、露光装置で露光・現像して、フィ
ールドに位置する層間絶縁膜２０７に、ゲート電極結線
開口部２１１をエッチングで設けるためのレジストマス
クを形成する。つづいて、基板裏面に保護用レジストを
塗布して、このレジストを十分乾燥させてから、緩衝フ
ッ酸溶液を用いたエッチングで層間絶縁膜２０７にゲー
ト電極結線開口部２１１を開ける。なお、裏面のレジス
トは裏面電極２０８が緩衝フッ酸溶液に溶出して、消失
したり変質したり、あるいは、裏面から溶出したり剥落
したりした電極材料が表面に付着するのを防止する役割
を担っている。エッチングが終了したら、レジストマス
クと裏面電極保護に使用したレジストを当該レジストの
専用ストリッパ液で完全に剥離し、基板を十分濯いでか
ら乾燥させる。
【０１４２】次に、図２５（ｉ）では、乾燥させた基板
を直ちに高真空に維持されたマグネトロンスパッタリン
グ装置の中に据え付け、基板の層間絶縁膜２０７の上部
全面に所望の配線材料、たとえば１μｍ厚のＡｌを蒸着
する。その後、Ａｌ膜を成膜した基板表面にフォトレジ
ストと塗布し、露光し、現像して、エッチングのレジス
トマスクを形成した後、再度、基板裏面に裏面電極保護
用のレジストを塗布して、このレジストを十分乾燥させ
てから、リン酸系のエッチング液を用いてＡｌ膜をパタ
ーン化し、配線２１０を形成する。なお、裏面のレジス
トは裏面電極２０８がリン酸系のエッチング液に溶出し
て、消失したり変質したりするのを防止する目的で形成
されるが、裏面電極２０８にこのおそれがない場合や配
線２１０をＲＩＥ（ドライ・エッチング）でエッチング
するときには、省略することができる。最後にレジスト
マスクと裏面電極保護に使用したレジストを専用ストリ
ッパ液で完全に除去し、基板を十分濯いでから乾燥させ
ることにより、図２２に示した本発明に基くＭＯＳキャ
パシタが完成する。
を直ちに高真空に維持されたマグネトロンスパッタリン
グ装置の中に据え付け、基板の層間絶縁膜２０７の上部
全面に所望の配線材料、たとえば１μｍ厚のＡｌを蒸着
する。その後、Ａｌ膜を成膜した基板表面にフォトレジ
ストと塗布し、露光し、現像して、エッチングのレジス
トマスクを形成した後、再度、基板裏面に裏面電極保護
用のレジストを塗布して、このレジストを十分乾燥させ
てから、リン酸系のエッチング液を用いてＡｌ膜をパタ
ーン化し、配線２１０を形成する。なお、裏面のレジス
トは裏面電極２０８がリン酸系のエッチング液に溶出し
て、消失したり変質したりするのを防止する目的で形成
されるが、裏面電極２０８にこのおそれがない場合や配
線２１０をＲＩＥ（ドライ・エッチング）でエッチング
するときには、省略することができる。最後にレジスト
マスクと裏面電極保護に使用したレジストを専用ストリ
ッパ液で完全に除去し、基板を十分濯いでから乾燥させ
ることにより、図２２に示した本発明に基くＭＯＳキャ
パシタが完成する。
【０１４３】本実施の形態も、以下に詳述するように、
前記第４の実施の形態と同等の優れた効果が得られる。
上記のように、本実施の形態においては、ゲート電極以
外の電極で、単結晶炭化珪素基板とコンタクトされる金
属電極（つまり裏面電極２０８）として、ゲート絶縁膜
２０３がゲート電極２０４と単結晶炭化珪素基板（エピ
タキシャル層２０２）と単結晶珪素基板の熱酸化膜（ゲ
ート絶縁膜２０３のうちゲート領域外の部分、つまり実
際のゲート絶縁膜に隣接する周囲部分及びフィールド絶
縁膜の下部絶縁膜２１２を指す）とゲート側面絶縁膜２
０５とで全周囲を囲まれた後に、ゲート絶縁膜２０３を
形成した熱酸化温度よりも低い温度であって、かつ、単
結晶炭化珪素と金属（Ｎｉ）とのコンタクト・アニール
に十分な温度（９００℃以上）で加熱処理を施された金
属電極を用いる構成としている。そのため、加熱処理時
には、ゲート絶縁膜が熱的に安定な（反応しない、拡散
しない）材料、すなわち、多結晶シリコンおよびＳｉＯ
２、ＳｉＣに上下左右から完全に取り囲まれるため、加
熱処理装置の内壁や炭化珪素基板のコンタクトから飛来
した汚染物質や金属物質が高温処理でゲート絶縁膜２０
３（ゲート領域）に浸入するという弊害と、急速加熱処
理が８００℃以上の高真空中で行われる場合にＳｉＯ２
ゲート絶縁膜２０３が不均一に分解して変質するという
弊害と、を極めて効果的に防止することができる。ま
た、ゲート絶縁膜２０３を熱酸化で形成する際の温度を
コンタクト・アニールの温度よりも高くしていることに
より、急速加熱処理でゲート絶縁膜２０３に生じる膨張
／収縮に伴う熱衝撃や熱ストレスを、実効的に小さくす
ることができる。そのため、下記図２６、図２７で詳述
するように、急速高温加熱処理で生じるゲート絶縁膜２
０３の電気特性の劣化（上述〜）を解決することが
できる、という効果が得られる。また、単結晶炭化珪素
と金属とのコンタクト・アニールに十分な温度で加熱処
理を施しているので、単結晶炭化珪素と金属との接触
は、接触抵抗が１０−６Ωｃｍ２台あるいはこれ以下を
示す極めて良好なオーミック接触が得られる。
前記第４の実施の形態と同等の優れた効果が得られる。
上記のように、本実施の形態においては、ゲート電極以
外の電極で、単結晶炭化珪素基板とコンタクトされる金
属電極（つまり裏面電極２０８）として、ゲート絶縁膜
２０３がゲート電極２０４と単結晶炭化珪素基板（エピ
タキシャル層２０２）と単結晶珪素基板の熱酸化膜（ゲ
ート絶縁膜２０３のうちゲート領域外の部分、つまり実
際のゲート絶縁膜に隣接する周囲部分及びフィールド絶
縁膜の下部絶縁膜２１２を指す）とゲート側面絶縁膜２
０５とで全周囲を囲まれた後に、ゲート絶縁膜２０３を
形成した熱酸化温度よりも低い温度であって、かつ、単
結晶炭化珪素と金属（Ｎｉ）とのコンタクト・アニール
に十分な温度（９００℃以上）で加熱処理を施された金
属電極を用いる構成としている。そのため、加熱処理時
には、ゲート絶縁膜が熱的に安定な（反応しない、拡散
しない）材料、すなわち、多結晶シリコンおよびＳｉＯ
２、ＳｉＣに上下左右から完全に取り囲まれるため、加
熱処理装置の内壁や炭化珪素基板のコンタクトから飛来
した汚染物質や金属物質が高温処理でゲート絶縁膜２０
３（ゲート領域）に浸入するという弊害と、急速加熱処
理が８００℃以上の高真空中で行われる場合にＳｉＯ２
ゲート絶縁膜２０３が不均一に分解して変質するという
弊害と、を極めて効果的に防止することができる。ま
た、ゲート絶縁膜２０３を熱酸化で形成する際の温度を
コンタクト・アニールの温度よりも高くしていることに
より、急速加熱処理でゲート絶縁膜２０３に生じる膨張
／収縮に伴う熱衝撃や熱ストレスを、実効的に小さくす
ることができる。そのため、下記図２６、図２７で詳述
するように、急速高温加熱処理で生じるゲート絶縁膜２
０３の電気特性の劣化（上述〜）を解決することが
できる、という効果が得られる。また、単結晶炭化珪素
と金属とのコンタクト・アニールに十分な温度で加熱処
理を施しているので、単結晶炭化珪素と金属との接触
は、接触抵抗が１０−６Ωｃｍ２台あるいはこれ以下を
示す極めて良好なオーミック接触が得られる。
【０１４４】図２６は、このようにして作製したＭＯＳ
キャパシタの内、任意の１１個の電流−電圧特性図であ
る。ゲート電極の面積（開口部）は３.１４×１０−４
ｃｍ ２、ゲート絶縁膜の厚みは４５ｎｍであった。図２
６から明らかなとおり、試験したキャパシタがほぼ同じ
電流―電圧特性を示している。この電流−電圧特性はFo
wler-Northeim伝導として知られている薄い酸化膜本来
の真因性の特性であり、劣化を示唆するリーク性の伝導
は観察されない。絶縁破壊電圧はどれも４５Ｖ（電界強
度では１０ＭＶ／ｃｍ）以上と優れた値を与えている。
図２６と前記図１４の特性を比較すれば明らかなとお
り、この本発明に基づくＭＯＳキャパシタのゲート絶縁
膜のリーク電流ならびに絶縁破壊電圧は、図１４に示し
た従来技術の急速加熱処理を施したそれら（with RTA）
より、格段に改善されている。
キャパシタの内、任意の１１個の電流−電圧特性図であ
る。ゲート電極の面積（開口部）は３.１４×１０−４
ｃｍ ２、ゲート絶縁膜の厚みは４５ｎｍであった。図２
６から明らかなとおり、試験したキャパシタがほぼ同じ
電流―電圧特性を示している。この電流−電圧特性はFo
wler-Northeim伝導として知られている薄い酸化膜本来
の真因性の特性であり、劣化を示唆するリーク性の伝導
は観察されない。絶縁破壊電圧はどれも４５Ｖ（電界強
度では１０ＭＶ／ｃｍ）以上と優れた値を与えている。
図２６と前記図１４の特性を比較すれば明らかなとお
り、この本発明に基づくＭＯＳキャパシタのゲート絶縁
膜のリーク電流ならびに絶縁破壊電圧は、図１４に示し
た従来技術の急速加熱処理を施したそれら（with RTA）
より、格段に改善されている。
【０１４５】また、図２７は、本発明にかかる上記ＭＯ
Ｓキャパシタの高周波Ｃ−Ｖ特性である。前記図１５に
示した従来技術では、急速加熱処理の結果、フラットバ
ンド電圧が正方向に大きくシフトし、少なくとも１５Ｖ
以上になることが指摘されているが、同様の急速加熱処
理を施した本ＭＯＳキャパシタにおいては２Ｖ弱の値で
あり、これもまた大きく減少していることがわかる。こ
のフラットバンド電圧の低下（改善）は酸化膜界面の有
効電荷密度Ｑｅｆｆ [/cm２] に換算して、Ｑ ｅｆｆの
一桁の減少に相当する大きな改善である。
Ｓキャパシタの高周波Ｃ−Ｖ特性である。前記図１５に
示した従来技術では、急速加熱処理の結果、フラットバ
ンド電圧が正方向に大きくシフトし、少なくとも１５Ｖ
以上になることが指摘されているが、同様の急速加熱処
理を施した本ＭＯＳキャパシタにおいては２Ｖ弱の値で
あり、これもまた大きく減少していることがわかる。こ
のフラットバンド電圧の低下（改善）は酸化膜界面の有
効電荷密度Ｑｅｆｆ [/cm２] に換算して、Ｑ ｅｆｆの
一桁の減少に相当する大きな改善である。
【０１４６】以上の説明から明らかなとおり、前記の従
来技術においてコンタクト・アニールなどの急速加熱処
理（例えば真空中、１０００℃で１分間）を施すと、
本来４０Ｖくらいあるべきゲート絶縁膜の絶縁破壊電圧
が１／８の５Ｖ以下に急落する（図１４上グラフ）、
ゲート絶縁膜のリーク電流が著しく増大する（同グラ
フ）、フラットバンド電圧が通常の０Ｖ付近から１５
Ｖ以上正方向にシフトする（図１５）という問題があっ
たが、本発明においては、これら問題はすべて解決され
ている。
来技術においてコンタクト・アニールなどの急速加熱処
理（例えば真空中、１０００℃で１分間）を施すと、
本来４０Ｖくらいあるべきゲート絶縁膜の絶縁破壊電圧
が１／８の５Ｖ以下に急落する（図１４上グラフ）、
ゲート絶縁膜のリーク電流が著しく増大する（同グラ
フ）、フラットバンド電圧が通常の０Ｖ付近から１５
Ｖ以上正方向にシフトする（図１５）という問題があっ
たが、本発明においては、これら問題はすべて解決され
ている。
【０１４７】また、本実施の形態ではＡｒ雰囲気で１０
００℃で２分間のコンタクト・アニールを加えている。
この熱処理条件及び接触の形成方法はｎ＋ＳｉＣに低抵
抗オーミック接触を行うための最適な製造方法である。
したがって、本発明実施の形態においては、ＳｉＣ基板
裏面には極めて低抵抗のオーミック接触が得られる。言
いかえると、本発明は前記〜の問題を接触抵抗の増
大を招くことなく解決しているといえる。
００℃で２分間のコンタクト・アニールを加えている。
この熱処理条件及び接触の形成方法はｎ＋ＳｉＣに低抵
抗オーミック接触を行うための最適な製造方法である。
したがって、本発明実施の形態においては、ＳｉＣ基板
裏面には極めて低抵抗のオーミック接触が得られる。言
いかえると、本発明は前記〜の問題を接触抵抗の増
大を招くことなく解決しているといえる。
【０１４８】これに加えて、着目すべき重要な点は、本
実施の形態はコンタクト・アニールのみならず、実デバ
イスにおいてゲート絶縁膜がよく経験する上述したその
他のすべての熱工程、例えば、多結晶シリコン膜の成
膜、同膜へのリン不純物添加ドライブイン、層間絶縁膜
の堆積、同膜の高密度化熱処理等でも同様に起る問題
〜を解決する方法を提供している、ということであ
る。
実施の形態はコンタクト・アニールのみならず、実デバ
イスにおいてゲート絶縁膜がよく経験する上述したその
他のすべての熱工程、例えば、多結晶シリコン膜の成
膜、同膜へのリン不純物添加ドライブイン、層間絶縁膜
の堆積、同膜の高密度化熱処理等でも同様に起る問題
〜を解決する方法を提供している、ということであ
る。
【０１４９】さらに、図１４のＩ−Ｖ特性（下のグラ
フ）見ると、従来技術では、急速加熱処理をしていない
ゲート絶縁膜であっても、絶縁破壊電圧は最大でも４０
Ｖ程度であり、また、低電圧で破壊するものや高いリー
ク電流を示す不良が相当数含まれていることがわかる。
これに比べて、本実施の形態のゲート絶縁膜の絶縁破壊
電圧はすべてが４０Ｖ以上と高く、最もよいものは５４
Ｖをも越えるものが得られている。また、リーク電流は
どれも小さく、絶縁破壊する直前まで真因性の伝導を示
す電流である。このように、本発明による炭化珪素半導
体装置およびその製造方法は、従来技術のゲート絶縁膜
に比べて良好な特性を示し、ゲート絶縁膜形成後の熱処
理やドライ・エッチングを含むデバイス製造工程を経て
も、その良好な特性を最後まで維持できる、という優れ
た効果を有している。
フ）見ると、従来技術では、急速加熱処理をしていない
ゲート絶縁膜であっても、絶縁破壊電圧は最大でも４０
Ｖ程度であり、また、低電圧で破壊するものや高いリー
ク電流を示す不良が相当数含まれていることがわかる。
これに比べて、本実施の形態のゲート絶縁膜の絶縁破壊
電圧はすべてが４０Ｖ以上と高く、最もよいものは５４
Ｖをも越えるものが得られている。また、リーク電流は
どれも小さく、絶縁破壊する直前まで真因性の伝導を示
す電流である。このように、本発明による炭化珪素半導
体装置およびその製造方法は、従来技術のゲート絶縁膜
に比べて良好な特性を示し、ゲート絶縁膜形成後の熱処
理やドライ・エッチングを含むデバイス製造工程を経て
も、その良好な特性を最後まで維持できる、という優れ
た効果を有している。
【０１５０】（第６の実施の形態）本発明の第６の実施
の形態は、特開平１０−３０８５１０号公報に開示され
ているようなｎチャネルタイプのプレーナ型パワーＭＯ
ＳＦＥＴに、良好なゲート絶縁膜特性ならびにＭＯＳ界
面特性を実現するために、本発明を適用した例である。
図２８は本発明に基づくパワーＭＯＳＦＥＴの平面構成
を簡略的に示した図である。図２９（ａ）は、図２８上
の（ａ）断面線でパワーＭＯＳＦＥＴを切断したときの
要部断面図であり、パワーＭＯＳＦＥＴの１つのセルの
構造を示している。パワーＭＯＳＦＥＴはこのようなセ
ルを縦横に多数連結させて（回路的には並列接続させ
て）構成される。また、図２９（ｂ）は、上記パワーＭ
ＯＳＦＥＴセルの端部に隣接するゲート電極の取り出し
部分の断面構造であり、図２８上の（ｂ）断面線で切断
したときの要部断面図である。図２８に示したパワーＭ
ＯＳＦＥＴセルはいわゆる方形セルであるが、本発明は
このような方形セルにのみ限定されるものではなく、周
知の六方セルでも、あるいは、櫛歯型セルでも同様に適
用できる。なお、以下の説明において、とくに（ｂ）断
面と特に断りがない場合は、（ａ）断面の説明か、ある
いは、（ａ）断面および（ｂ）断面に共通の説明である
ものとする。
の形態は、特開平１０−３０８５１０号公報に開示され
ているようなｎチャネルタイプのプレーナ型パワーＭＯ
ＳＦＥＴに、良好なゲート絶縁膜特性ならびにＭＯＳ界
面特性を実現するために、本発明を適用した例である。
図２８は本発明に基づくパワーＭＯＳＦＥＴの平面構成
を簡略的に示した図である。図２９（ａ）は、図２８上
の（ａ）断面線でパワーＭＯＳＦＥＴを切断したときの
要部断面図であり、パワーＭＯＳＦＥＴの１つのセルの
構造を示している。パワーＭＯＳＦＥＴはこのようなセ
ルを縦横に多数連結させて（回路的には並列接続させ
て）構成される。また、図２９（ｂ）は、上記パワーＭ
ＯＳＦＥＴセルの端部に隣接するゲート電極の取り出し
部分の断面構造であり、図２８上の（ｂ）断面線で切断
したときの要部断面図である。図２８に示したパワーＭ
ＯＳＦＥＴセルはいわゆる方形セルであるが、本発明は
このような方形セルにのみ限定されるものではなく、周
知の六方セルでも、あるいは、櫛歯型セルでも同様に適
用できる。なお、以下の説明において、とくに（ｂ）断
面と特に断りがない場合は、（ａ）断面の説明か、ある
いは、（ａ）断面および（ｂ）断面に共通の説明である
ものとする。
【０１５１】図２８、図２９において、２２１はｎ＋単
結晶ＳｉＣ基板であり、表面（図中上面側主面）に厚み
１０μｍ、窒素を４×１０−１５／ｃｍ３添加した第１
のｎ −エピタキシャル層２２２をホモエピタキシャル成
長させている。４Ｈ、６Ｈ、３Ｃ、１５Ｒなど全ての晶
系（Ｈは六方晶、Ｃは立方晶、Ｒは菱面体晶を意味す
る）の基板を用いることができる。ｎ−エピタキシャル
層２２２の表層部における所定領域には、所定深さを有
するｐ型不純物をわずかに添加したｐ−ベース層２２３
ａおよび２２３ｂが離間して形成され、また、断面
（ｂ）においてはｐ−ベース層２２３ｃが形成されてい
る。このｐ−ベース層２２３ｃは近接するＭＯＳＦＥＴ
セルのｐ−ベース層２２３ａまたは２２３ｂと連続して
いる。
結晶ＳｉＣ基板であり、表面（図中上面側主面）に厚み
１０μｍ、窒素を４×１０−１５／ｃｍ３添加した第１
のｎ −エピタキシャル層２２２をホモエピタキシャル成
長させている。４Ｈ、６Ｈ、３Ｃ、１５Ｒなど全ての晶
系（Ｈは六方晶、Ｃは立方晶、Ｒは菱面体晶を意味す
る）の基板を用いることができる。ｎ−エピタキシャル
層２２２の表層部における所定領域には、所定深さを有
するｐ型不純物をわずかに添加したｐ−ベース層２２３
ａおよび２２３ｂが離間して形成され、また、断面
（ｂ）においてはｐ−ベース層２２３ｃが形成されてい
る。このｐ−ベース層２２３ｃは近接するＭＯＳＦＥＴ
セルのｐ−ベース層２２３ａまたは２２３ｂと連続して
いる。
【０１５２】ｐ−ベース層２２３ａ、２２３ｂの表層部
所定領域には、ｐ−ベース層よりも浅いｎ＋ソース層２
２４ａ、２２４ｂが形成されている。さらに、ｎ＋型ソ
ース層２２４ａと２２４ｂに接し、第１のｎ−エピタキ
シャル層２２２とｐ−ベース層２２３ａ、２２３ｂ、２
２３ｃの表層には第２のｎ−エピタキシャル層素片２２
５が延設されている。この第２のｎ−エピタキシャル層
素片２２５は、デバイスの動作時にデバイス表面におい
てチャネル形成層として機能する。このｎ-エピタキシ
ャル層素片２２５の不純物濃度は、１×１０１５／ｃｍ
３〜１×１０１ ７／ｃｍ３の間の低濃度であり、かつ、
第１のｎ−エピタキシャル層２２２及びｐ−ベース層２
２３ａ、２２３ｂの不純物濃度以下であるものとする。
ｐ−ベース層２２３ａ、２２３ｂ、２２３ｃ、ｎ＋ソー
ス層２２４ａ、２２４ｂの上部には基板凹部２３６ａ、
２３６ｂ、２３６ｃが形成されている。
所定領域には、ｐ−ベース層よりも浅いｎ＋ソース層２
２４ａ、２２４ｂが形成されている。さらに、ｎ＋型ソ
ース層２２４ａと２２４ｂに接し、第１のｎ−エピタキ
シャル層２２２とｐ−ベース層２２３ａ、２２３ｂ、２
２３ｃの表層には第２のｎ−エピタキシャル層素片２２
５が延設されている。この第２のｎ−エピタキシャル層
素片２２５は、デバイスの動作時にデバイス表面におい
てチャネル形成層として機能する。このｎ-エピタキシ
ャル層素片２２５の不純物濃度は、１×１０１５／ｃｍ
３〜１×１０１ ７／ｃｍ３の間の低濃度であり、かつ、
第１のｎ−エピタキシャル層２２２及びｐ−ベース層２
２３ａ、２２３ｂの不純物濃度以下であるものとする。
ｐ−ベース層２２３ａ、２２３ｂ、２２３ｃ、ｎ＋ソー
ス層２２４ａ、２２４ｂの上部には基板凹部２３６ａ、
２３６ｂ、２３６ｃが形成されている。
【０１５３】（ｂ）断面において、ｐ−ベース層２２３
ｃの上部には厚み数１００ｎｍ以上のフィールド絶縁膜
２２６が配設されている。フィールド絶縁膜２２６はＳ
ｉＣ基板２２１の表面を熱酸化して形成した薄い下部絶
縁膜２２７の上にＳｉＣの熱酸化以外の手段（たとえば
減圧ＣＶＤ法など）で形成した厚い上部絶縁膜２２８が
積層した構造になっている。
ｃの上部には厚み数１００ｎｍ以上のフィールド絶縁膜
２２６が配設されている。フィールド絶縁膜２２６はＳ
ｉＣ基板２２１の表面を熱酸化して形成した薄い下部絶
縁膜２２７の上にＳｉＣの熱酸化以外の手段（たとえば
減圧ＣＶＤ法など）で形成した厚い上部絶縁膜２２８が
積層した構造になっている。
【０１５４】（ａ）、（ｂ）両断面において、２２９は
フィールド絶縁膜２２６に開けられたフィールド開口
部、２３０はフィールド開口部底面に形成されたゲート
絶縁膜である。このゲート絶縁膜２３０は成膜中あるい
は成膜後に酸素原子を含む酸化ガス中に直接さらして、
熱処理された膜であることを要する。ゲート絶縁膜２０
３０とフィールド絶縁膜２２６の所定領域の上には、導
電性を付与した多結晶シリコンのゲート電極２３１が設
けられている。このゲート電極２３１の側面および上面
には、多結晶シリコンを熱酸化させて形成した薄いゲー
ト電極側面絶縁膜２６５およびゲート電極上面絶縁膜２
６６が配設されている。ゲート電極側面絶縁膜２６５お
よびゲート電極上面絶縁膜２６６、ならびに、ゲート絶
縁膜２３０で上部にゲート電極が置かれていない部分お
よびフィールド絶縁膜２２６の上には層間絶縁膜２３２
が成膜されている。
フィールド絶縁膜２２６に開けられたフィールド開口
部、２３０はフィールド開口部底面に形成されたゲート
絶縁膜である。このゲート絶縁膜２３０は成膜中あるい
は成膜後に酸素原子を含む酸化ガス中に直接さらして、
熱処理された膜であることを要する。ゲート絶縁膜２０
３０とフィールド絶縁膜２２６の所定領域の上には、導
電性を付与した多結晶シリコンのゲート電極２３１が設
けられている。このゲート電極２３１の側面および上面
には、多結晶シリコンを熱酸化させて形成した薄いゲー
ト電極側面絶縁膜２６５およびゲート電極上面絶縁膜２
６６が配設されている。ゲート電極側面絶縁膜２６５お
よびゲート電極上面絶縁膜２６６、ならびに、ゲート絶
縁膜２３０で上部にゲート電極が置かれていない部分お
よびフィールド絶縁膜２２６の上には層間絶縁膜２３２
が成膜されている。
【０１５５】２３３ａ、２３３ｂは、層間絶縁膜２３２
に開けられ、ｎ＋ソース層２２４ａ、２２４ｂおよびｐ
−ベース層２２３ａ、２２３ｂに貫通するソース開口部
である。このソース開口部２３３ａ、２３３ｂの底部に
はソース電極２３４ａ、２３４ｂがある。このソース電
極２３４ａ、２３４ｂはＮｉなどの薄い接触金属を配設
した後、急速過熱処理でＳｉＣと合金化させて形成す
る。２３５はソース開口部２３３ａ、２３３ｂを介して
ソース電極２３４ａ、２３４ｂを同一基板上の他の回路
要素や外部回路に接続するための配線である。
に開けられ、ｎ＋ソース層２２４ａ、２２４ｂおよびｐ
−ベース層２２３ａ、２２３ｂに貫通するソース開口部
である。このソース開口部２３３ａ、２３３ｂの底部に
はソース電極２３４ａ、２３４ｂがある。このソース電
極２３４ａ、２３４ｂはＮｉなどの薄い接触金属を配設
した後、急速過熱処理でＳｉＣと合金化させて形成す
る。２３５はソース開口部２３３ａ、２３３ｂを介して
ソース電極２３４ａ、２３４ｂを同一基板上の他の回路
要素や外部回路に接続するための配線である。
【０１５６】断面（ｂ）において、フィールド絶縁膜２
２６上に形成された多結晶シリコン・ゲート電極２３１
上部の層間絶縁膜２３２にはゲート電極結線開口部２６
１が開けられていて、その底部には多結晶シリコンと合
金化したＮｉからなるゲート電極接触２３４ｃが置かれ
ている。ゲート電極接触２３４ｃとゲート電極結線開口
部２６１を介してゲート電極２３１と同一基板上の他の
回路要素や外部回路に接続するための第２の配線２１０
が層間絶縁膜２３２に載置されている。一方、ｎ＋単結
晶ＳｉＣ基板２２１の裏面全面に配設された２３７は、
ドレイン電極である。このドレイン電極２３７は、Ｎｉ
などの薄い接触金属を基板裏に蒸着した後、急速過熱処
理でＳｉＣと合金化させて形成する。
２６上に形成された多結晶シリコン・ゲート電極２３１
上部の層間絶縁膜２３２にはゲート電極結線開口部２６
１が開けられていて、その底部には多結晶シリコンと合
金化したＮｉからなるゲート電極接触２３４ｃが置かれ
ている。ゲート電極接触２３４ｃとゲート電極結線開口
部２６１を介してゲート電極２３１と同一基板上の他の
回路要素や外部回路に接続するための第２の配線２１０
が層間絶縁膜２３２に載置されている。一方、ｎ＋単結
晶ＳｉＣ基板２２１の裏面全面に配設された２３７は、
ドレイン電極である。このドレイン電極２３７は、Ｎｉ
などの薄い接触金属を基板裏に蒸着した後、急速過熱処
理でＳｉＣと合金化させて形成する。
【０１５７】次に、本発明を適用したプレーナ型パワー
ＭＯＳＦＥＴ（セルとゲート電極取り出し部）の製造方
法を説明する。図３０〜図３３は図２９（ａ）に示した
素子の製造方法の工程を示す断面図、図３４〜図３７は
図２９（ｂ）に示した素子の製造方法の工程を示す断面
図である。以下、それぞれの素子の製造工程を一まとめ
にして説明する。
ＭＯＳＦＥＴ（セルとゲート電極取り出し部）の製造方
法を説明する。図３０〜図３３は図２９（ａ）に示した
素子の製造方法の工程を示す断面図、図３４〜図３７は
図２９（ｂ）に示した素子の製造方法の工程を示す断面
図である。以下、それぞれの素子の製造工程を一まとめ
にして説明する。
【０１５８】まず、図３０（ａ１）と図３４（ｂ１）で
は、特願平１０−３０８５１０号で記載されているよう
にして、ｎ＋ＳｉＣ基板２２１に第１のｎ−エピタキシ
ャル層２２２、ｐ− ベース層２２３ａおよび２２３
ｂ、２２３ｃ、ｎ＋ソース層２２４ａ、２２４ｂ、第２
のｎ−エピタキシャル層素片２２５、基板凹部２３６
ａ、２３６ｂ、２３６ｃを形成する。第１、第２のｎ−
エピタキシャル層の成長に伴って形成されるＳｉＣ基板
２２１裏面の低品質のエピタキシャル層は、前記第４、
第５の実施の形態で説明した手順で取り除かれているも
のとする。なお、以下の説明において、特に断らない場
合は、ＳｉＣ基板２２１にエピタキシャル層２２２やそ
の他の膜や電極が形成されたものを基板と呼んでいる。
は、特願平１０−３０８５１０号で記載されているよう
にして、ｎ＋ＳｉＣ基板２２１に第１のｎ−エピタキシ
ャル層２２２、ｐ− ベース層２２３ａおよび２２３
ｂ、２２３ｃ、ｎ＋ソース層２２４ａ、２２４ｂ、第２
のｎ−エピタキシャル層素片２２５、基板凹部２３６
ａ、２３６ｂ、２３６ｃを形成する。第１、第２のｎ−
エピタキシャル層の成長に伴って形成されるＳｉＣ基板
２２１裏面の低品質のエピタキシャル層は、前記第４、
第５の実施の形態で説明した手順で取り除かれているも
のとする。なお、以下の説明において、特に断らない場
合は、ＳｉＣ基板２２１にエピタキシャル層２２２やそ
の他の膜や電極が形成されたものを基板と呼んでいる。
【０１５９】次に、図３０（ａ２）および図３４（ｂ
２）では、ＲＣＡ洗浄などで十分洗浄した基板をドライ
酸素雰囲気で熱酸化して基板表面並びに裏面に熱酸化膜
を成長し、緩衝フッ酸溶液を用いて直ちに取り除く。こ
の時、すでに述べた理由により、熱酸化膜の厚みは５０
ｎｍ未満、好ましくは５〜２０ｎｍが望ましい。犠牲酸
化が終了した基板を再び、ＲＣＡ洗浄などで十分洗浄し
た後、基板表面に薄い下部絶縁膜２２７と厚い上部絶縁
膜２２８からなるフィールド絶縁膜２２６を成膜する。
下部絶縁膜２２７は、基板表面をドライ酸素雰囲気で酸
化して形成した約１０ｎｍの熱酸化膜であり、上部絶縁
膜２２８は熱酸化以外の方法で形成した所望の厚みの絶
縁膜、たとえば、酸素とシランを用いた常圧ＣＶＤで形
成した４００ｎｍ厚のＳｉＯ２膜などを使用することが
できる。下部絶縁膜２２７の厚みは、５０ｎｍ未満、好
ましくは５〜２０ｎｍが望ましい。下部絶縁膜２２７の
熱酸化はドライ酸化に限定されるものではなく、ウエッ
ト酸化や他の酸化ガスを用いた熱酸化でもよい。基板表
面に下部絶縁膜２２７を成長させてから、上部絶縁膜２
２８を成膜してもいいし、逆に、上部絶縁膜２２８を成
膜してから熱酸化して、基板と上部絶縁膜２２８の間に
下部絶縁膜（熱酸化膜）２２７を形成してもよい。な
お、図中の４０１は下部絶縁膜２２７を形成する際に基
板裏面に自動的に形成される第１の一過性の熱酸化膜で
ある。この第１の一過性の熱酸化膜４０１は工程（ａ
１）および（ｂ１）で生じた基板裏面の相当深い研削損
傷層を効果的に取りこみ、後続の工程で除去することに
よって、損傷層を取り除く効果がある。
２）では、ＲＣＡ洗浄などで十分洗浄した基板をドライ
酸素雰囲気で熱酸化して基板表面並びに裏面に熱酸化膜
を成長し、緩衝フッ酸溶液を用いて直ちに取り除く。こ
の時、すでに述べた理由により、熱酸化膜の厚みは５０
ｎｍ未満、好ましくは５〜２０ｎｍが望ましい。犠牲酸
化が終了した基板を再び、ＲＣＡ洗浄などで十分洗浄し
た後、基板表面に薄い下部絶縁膜２２７と厚い上部絶縁
膜２２８からなるフィールド絶縁膜２２６を成膜する。
下部絶縁膜２２７は、基板表面をドライ酸素雰囲気で酸
化して形成した約１０ｎｍの熱酸化膜であり、上部絶縁
膜２２８は熱酸化以外の方法で形成した所望の厚みの絶
縁膜、たとえば、酸素とシランを用いた常圧ＣＶＤで形
成した４００ｎｍ厚のＳｉＯ２膜などを使用することが
できる。下部絶縁膜２２７の厚みは、５０ｎｍ未満、好
ましくは５〜２０ｎｍが望ましい。下部絶縁膜２２７の
熱酸化はドライ酸化に限定されるものではなく、ウエッ
ト酸化や他の酸化ガスを用いた熱酸化でもよい。基板表
面に下部絶縁膜２２７を成長させてから、上部絶縁膜２
２８を成膜してもいいし、逆に、上部絶縁膜２２８を成
膜してから熱酸化して、基板と上部絶縁膜２２８の間に
下部絶縁膜（熱酸化膜）２２７を形成してもよい。な
お、図中の４０１は下部絶縁膜２２７を形成する際に基
板裏面に自動的に形成される第１の一過性の熱酸化膜で
ある。この第１の一過性の熱酸化膜４０１は工程（ａ
１）および（ｂ１）で生じた基板裏面の相当深い研削損
傷層を効果的に取りこみ、後続の工程で除去することに
よって、損傷層を取り除く効果がある。
【０１６０】次に、図３０（ａ３）および図３４（ｂ
３）では、基板の表面にフォトレジストを塗布し、露光
し、現像し、基板を緩衝フッ酸溶液に浸漬してウエット
エッチングすることで、フィールド絶縁膜２２６の所定
の位置にフィールド開口部２２９を形成する。第１の一
過性の熱酸化膜４０１は一緒にエッチングされて、ここ
で消失する。微細なフィールド開口部２２９を形成する
ときは、ＣＦ４ガスプラズマなどを用いた反応性イオン
エッチング等のドライエッチングを用いることができる
が、この場合には、最初にドライ・エッチングを行い、
フィールド絶縁膜を数１００ｎｍ残したところで、必
ず、上記緩衝フッ酸溶液を用いたウエット・エッチング
に切り換えるようにする。エッチングが終了したらフォ
トレジストを剥離する。
３）では、基板の表面にフォトレジストを塗布し、露光
し、現像し、基板を緩衝フッ酸溶液に浸漬してウエット
エッチングすることで、フィールド絶縁膜２２６の所定
の位置にフィールド開口部２２９を形成する。第１の一
過性の熱酸化膜４０１は一緒にエッチングされて、ここ
で消失する。微細なフィールド開口部２２９を形成する
ときは、ＣＦ４ガスプラズマなどを用いた反応性イオン
エッチング等のドライエッチングを用いることができる
が、この場合には、最初にドライ・エッチングを行い、
フィールド絶縁膜を数１００ｎｍ残したところで、必
ず、上記緩衝フッ酸溶液を用いたウエット・エッチング
に切り換えるようにする。エッチングが終了したらフォ
トレジストを剥離する。
【０１６１】次に、図３１（ａ４）および３５（ｂ４）
では、レジスト残滓で汚れた基板を再び、ＲＣＡ洗浄な
どで十分洗浄するとともに、洗浄の最終段階において、
ＲＣＡ洗浄でフィールド開口部２２９の表面に生成した
化学的酸化膜（ＳｉＯ２）を除去するために緩衝フッ酸
溶液に５秒〜１０秒間浸し、超純水で緩衝フッ酸溶液を
完全にすすぎ落とした後、乾燥する。
では、レジスト残滓で汚れた基板を再び、ＲＣＡ洗浄な
どで十分洗浄するとともに、洗浄の最終段階において、
ＲＣＡ洗浄でフィールド開口部２２９の表面に生成した
化学的酸化膜（ＳｉＯ２）を除去するために緩衝フッ酸
溶液に５秒〜１０秒間浸し、超純水で緩衝フッ酸溶液を
完全にすすぎ落とした後、乾燥する。
【０１６２】乾燥した基板は直ちに熱酸化して、フィー
ルド開口部２２９の基板表面に所望の厚み（たとえばこ
こでは４０ｎｍ厚）のゲート絶縁膜２３０を成長させ
る。ゲート酸化の条件としては、これに限定されるわけ
ではないが、たとえば、温度１１００℃でのドライ酸化
がよい。ここでコンタクト・アニールのような急速加熱
処理に耐えられるゲート絶縁膜２３０を実現するための
重要なポイントは、熱酸化温度は全ての後続工程のどの
熱処理温度よりも高く設定するということである。本実
施の形態では、後に、表側のソース電極および裏面ドレ
イン電極２３７のオーミック接触を実現するために、温
度１０００℃の急速加熱処理を実施するので、それより
高い１１００℃という酸化温度が選ばれた。表面荒れが
著しくなる５０ｎｍ以上のゲート絶縁膜にしたい場合に
は、ＳｉＣの熱酸化膜の上に他の成膜手段で形成した絶
縁膜（たとえば、ＣＶＤ−ＳｉＯ２膜）を積層し、所望
の厚みにする。
ルド開口部２２９の基板表面に所望の厚み（たとえばこ
こでは４０ｎｍ厚）のゲート絶縁膜２３０を成長させ
る。ゲート酸化の条件としては、これに限定されるわけ
ではないが、たとえば、温度１１００℃でのドライ酸化
がよい。ここでコンタクト・アニールのような急速加熱
処理に耐えられるゲート絶縁膜２３０を実現するための
重要なポイントは、熱酸化温度は全ての後続工程のどの
熱処理温度よりも高く設定するということである。本実
施の形態では、後に、表側のソース電極および裏面ドレ
イン電極２３７のオーミック接触を実現するために、温
度１０００℃の急速加熱処理を実施するので、それより
高い１１００℃という酸化温度が選ばれた。表面荒れが
著しくなる５０ｎｍ以上のゲート絶縁膜にしたい場合に
は、ＳｉＣの熱酸化膜の上に他の成膜手段で形成した絶
縁膜（たとえば、ＣＶＤ−ＳｉＯ２膜）を積層し、所望
の厚みにする。
【０１６３】上記ゲート酸化の際に、フィールド絶縁膜
２２６に下に位置するＳｉＣ基板（第２のｎ−エピタキ
シャル層素片２２５とｐ−ゲート層２２３ｃのそれぞれ
一部）も若干酸化されるので、フィール絶縁膜の下部絶
縁膜２２７の厚みが増大する。また、４０２はゲート酸
化のときに基板裏面に自動的に生成される比較的厚い第
２の一過性の熱酸化膜である。この熱酸化膜も第１の一
過性の熱酸化膜４０１同様に基板裏面の研削損傷層を効
果的に除去する作用を有する。
２２６に下に位置するＳｉＣ基板（第２のｎ−エピタキ
シャル層素片２２５とｐ−ゲート層２２３ｃのそれぞれ
一部）も若干酸化されるので、フィール絶縁膜の下部絶
縁膜２２７の厚みが増大する。また、４０２はゲート酸
化のときに基板裏面に自動的に生成される比較的厚い第
２の一過性の熱酸化膜である。この熱酸化膜も第１の一
過性の熱酸化膜４０１同様に基板裏面の研削損傷層を効
果的に除去する作用を有する。
【０１６４】次に、図３１（ａ５）および図３５（ｂ
５）では、ゲート絶縁膜２３０を形成し終ったら直ちに
基板の表面及び裏面全面にシラン原料を用いた減圧ＣＶ
Ｄ法（成長温度６００℃〜７００℃）で厚み３００〜４
００ｎｍ多結晶シリコン膜を成膜し、その後、塩素酸リ
ン（ＰＯＣｌ３）と酸素を用いた周知の熱拡散法（処理
温度９００℃〜９５０℃）で多結晶シリコン膜にＰ（リ
ン）を添加し、導電性を付与する。つづいて、基板表面
にフォトレジストを塗布して、フォトリソグラフィと、
Ｃ ２Ｆ６と酸素をエッチャントとした反応性イオンエッ
チング（ＲＩＥ）を用いて、基板表面側の多結晶シリコ
ン膜の不要な部分を取り除き、ゲート電極２３１を形成
する。なお、４０３は上記多結晶シリコン膜の成膜で基
板裏面に堆積した一過性の多結晶シリコン膜である。次
に、ＲＩＥに使用したフォトレジストを完全に除去した
後、基板をＲＣＡ洗浄して、十分清浄化したところで、
９００℃のドライ酸素雰囲気で熱酸化させて、多結晶シ
リコンの表面に多結晶シリコンの熱酸化膜を生成する。
２６５と２６６はこのようにして多結晶シリコンのゲー
ト電極の側面および上面に形成された絶縁膜である。ま
た、４０４は、この時、一過性の多結晶シリコン膜４０
３の表面に形成された一過性の多結晶シリコン熱酸化膜
である。
５）では、ゲート絶縁膜２３０を形成し終ったら直ちに
基板の表面及び裏面全面にシラン原料を用いた減圧ＣＶ
Ｄ法（成長温度６００℃〜７００℃）で厚み３００〜４
００ｎｍ多結晶シリコン膜を成膜し、その後、塩素酸リ
ン（ＰＯＣｌ３）と酸素を用いた周知の熱拡散法（処理
温度９００℃〜９５０℃）で多結晶シリコン膜にＰ（リ
ン）を添加し、導電性を付与する。つづいて、基板表面
にフォトレジストを塗布して、フォトリソグラフィと、
Ｃ ２Ｆ６と酸素をエッチャントとした反応性イオンエッ
チング（ＲＩＥ）を用いて、基板表面側の多結晶シリコ
ン膜の不要な部分を取り除き、ゲート電極２３１を形成
する。なお、４０３は上記多結晶シリコン膜の成膜で基
板裏面に堆積した一過性の多結晶シリコン膜である。次
に、ＲＩＥに使用したフォトレジストを完全に除去した
後、基板をＲＣＡ洗浄して、十分清浄化したところで、
９００℃のドライ酸素雰囲気で熱酸化させて、多結晶シ
リコンの表面に多結晶シリコンの熱酸化膜を生成する。
２６５と２６６はこのようにして多結晶シリコンのゲー
ト電極の側面および上面に形成された絶縁膜である。ま
た、４０４は、この時、一過性の多結晶シリコン膜４０
３の表面に形成された一過性の多結晶シリコン熱酸化膜
である。
【０１６５】次に、図３１（ａ６）および図３５（ｂ
６）では、基板の表面全面に層間絶縁膜２３２を堆積す
る。この層間絶縁膜２３２としては、シランと酸素を原
料とした常圧ＣＶＤ法で約１μｍ厚のＳｉＯ２膜あるい
は更にリンを添加したリン珪酸ガラス（ＰＳＧ）、更に
これにホウ素を添加したホウ素リン珪酸ガラス（ＢＰＳ
Ｇ）などが適しているが、これに限定されるものでは
い。この後、基板を通常の拡散炉に入れ、Ｎ２雰囲気で
数１０分の穏やかな熱処理を行い、層間絶縁膜２３２を
高密度化する。この時の熱処理温度は、ゲート絶縁膜の
形成（熱酸化）温度より低い温度、たとえば、９００℃
〜１０００℃の範囲で適宜選ばれる。
６）では、基板の表面全面に層間絶縁膜２３２を堆積す
る。この層間絶縁膜２３２としては、シランと酸素を原
料とした常圧ＣＶＤ法で約１μｍ厚のＳｉＯ２膜あるい
は更にリンを添加したリン珪酸ガラス（ＰＳＧ）、更に
これにホウ素を添加したホウ素リン珪酸ガラス（ＢＰＳ
Ｇ）などが適しているが、これに限定されるものでは
い。この後、基板を通常の拡散炉に入れ、Ｎ２雰囲気で
数１０分の穏やかな熱処理を行い、層間絶縁膜２３２を
高密度化する。この時の熱処理温度は、ゲート絶縁膜の
形成（熱酸化）温度より低い温度、たとえば、９００℃
〜１０００℃の範囲で適宜選ばれる。
【０１６６】次に、図３２（ａ７）および図３６（ｂ
７）では、基板の表面にフォトレジストを塗布し、露光
し、現像した後、基板を緩衝フッ酸溶液（ＮＨ４Ｆ＋Ｈ
Ｆ混合液）に浸漬し、ウエットエッチングすることで、
層間絶縁膜２３２の所定の位置にソース開口部２３３
ａ、２３３ｂとゲート電極結線開口部２６１を形成す
る。微細な開口部を形成するときは、ＣＦ４ガスプラズ
マなどを用いた反応性イオンエッチング（ＲＩＥ）等の
ドライエッチングを用いることができるが、とくに低抵
抗のソース・コンタクトを形成したい場合には、最初に
ドライ・エッチングを行い、層間絶縁膜２３２を貫通さ
せずに数１００ｎｍ残したところで、上記緩衝フッ酸溶
液を用いたウエット・エッチングに切り換えるようにす
る。なお、緩衝フッ酸溶液を用いたウエット・エッチン
グ時に、基板裏面の多結晶シリコン熱酸化膜４０４もい
っしょに除去される。エッチングが終了したら、基板を
十分濯いで乾燥させ、直ちに、エッチング・マスクとし
てのフォトレジストが付いたままの基板を高真空に維持
された蒸着機に設置して、基板表面に接触金属４０５を
全面蒸着する。この接触金属としては、たとえば、５０
ｎｍ厚のＮｉがよい。この際、開口エッチングと接触金
属の蒸着との間の放置時間は後述するソース電極やゲー
ト電極接触の接触抵抗の大小を左右する極めて重要な因
子のひとつである。この時間が長いと、開口部のＳｉＣ
や多結晶シリコンの表面に自然酸化膜が生成されたり、
ハイドロ・カーボンが再付着したりして、これが原因と
なって後述の合金層の均一形成が妨げられ、接触抵抗を
劇的に増加させたり、ばらつかせたりする。したがって
開口部エッチング後は可能な限り早く接触金属４０５を
被着させる必要がある。蒸着が終了したら、基板を専用
のフォトレジスト・ストリッパに浸漬させ、基板表面に
残されているフォトレジストを完全に除去する。それに
より、フォトレジストの上に被着した接触金属４０５も
同時に除かれ、ソース開口部２３３ａ、２３３ｂ上及び
ゲート電極結線開口部２６１の底面にのみ接触金属４０
５を残した基板構造ができあがる。
７）では、基板の表面にフォトレジストを塗布し、露光
し、現像した後、基板を緩衝フッ酸溶液（ＮＨ４Ｆ＋Ｈ
Ｆ混合液）に浸漬し、ウエットエッチングすることで、
層間絶縁膜２３２の所定の位置にソース開口部２３３
ａ、２３３ｂとゲート電極結線開口部２６１を形成す
る。微細な開口部を形成するときは、ＣＦ４ガスプラズ
マなどを用いた反応性イオンエッチング（ＲＩＥ）等の
ドライエッチングを用いることができるが、とくに低抵
抗のソース・コンタクトを形成したい場合には、最初に
ドライ・エッチングを行い、層間絶縁膜２３２を貫通さ
せずに数１００ｎｍ残したところで、上記緩衝フッ酸溶
液を用いたウエット・エッチングに切り換えるようにす
る。なお、緩衝フッ酸溶液を用いたウエット・エッチン
グ時に、基板裏面の多結晶シリコン熱酸化膜４０４もい
っしょに除去される。エッチングが終了したら、基板を
十分濯いで乾燥させ、直ちに、エッチング・マスクとし
てのフォトレジストが付いたままの基板を高真空に維持
された蒸着機に設置して、基板表面に接触金属４０５を
全面蒸着する。この接触金属としては、たとえば、５０
ｎｍ厚のＮｉがよい。この際、開口エッチングと接触金
属の蒸着との間の放置時間は後述するソース電極やゲー
ト電極接触の接触抵抗の大小を左右する極めて重要な因
子のひとつである。この時間が長いと、開口部のＳｉＣ
や多結晶シリコンの表面に自然酸化膜が生成されたり、
ハイドロ・カーボンが再付着したりして、これが原因と
なって後述の合金層の均一形成が妨げられ、接触抵抗を
劇的に増加させたり、ばらつかせたりする。したがって
開口部エッチング後は可能な限り早く接触金属４０５を
被着させる必要がある。蒸着が終了したら、基板を専用
のフォトレジスト・ストリッパに浸漬させ、基板表面に
残されているフォトレジストを完全に除去する。それに
より、フォトレジストの上に被着した接触金属４０５も
同時に除かれ、ソース開口部２３３ａ、２３３ｂ上及び
ゲート電極結線開口部２６１の底面にのみ接触金属４０
５を残した基板構造ができあがる。
【０１６７】次に、図３２（ａ８）および図３６（ｂ
８）では、基板を十分濯いで、乾燥させた後、表面全面
に厚み１μｍ以上の保護用レジスト材（フォトレジスト
でよい）を塗布し、ＣＦ４とＯ２を用いたドライ・エッ
チングを行い、裏面側多結晶シリコン膜４０３を完全に
除去する。ドライエッチング中に起きる恐れのあるプラ
ズマダメージや帯電ならびに汚染から接触金属４０５と
ゲート絶縁膜２３０の劣化を防止するために、上記レジ
ストによる表面保護工程は必ず必要である。次に、基板
を緩衝フッ酸に浸して第２の一過性の熱酸化膜４０２を
除去し、基板裏面に清浄な結晶面を露出させる。緩衝フ
ッ酸溶液を超純水で完全に濯ぎ落して、乾燥させたとこ
ろで、速やかに基板を高真空に維持された蒸着装置の中
に据え付け、裏面に所望の裏面接触金属４０６を蒸着す
る。この裏面接触電極４０６の材料としては、たとえ
ば、５０ｎｍ厚のＮｉ膜を用いることが出来る。
８）では、基板を十分濯いで、乾燥させた後、表面全面
に厚み１μｍ以上の保護用レジスト材（フォトレジスト
でよい）を塗布し、ＣＦ４とＯ２を用いたドライ・エッ
チングを行い、裏面側多結晶シリコン膜４０３を完全に
除去する。ドライエッチング中に起きる恐れのあるプラ
ズマダメージや帯電ならびに汚染から接触金属４０５と
ゲート絶縁膜２３０の劣化を防止するために、上記レジ
ストによる表面保護工程は必ず必要である。次に、基板
を緩衝フッ酸に浸して第２の一過性の熱酸化膜４０２を
除去し、基板裏面に清浄な結晶面を露出させる。緩衝フ
ッ酸溶液を超純水で完全に濯ぎ落して、乾燥させたとこ
ろで、速やかに基板を高真空に維持された蒸着装置の中
に据え付け、裏面に所望の裏面接触金属４０６を蒸着す
る。この裏面接触電極４０６の材料としては、たとえ
ば、５０ｎｍ厚のＮｉ膜を用いることが出来る。
【０１６８】次に、図３３（ａ９）および図３７（ｂ
９）では、表面保護に使用したレジストを当該レジスト
の専用ストリッパ液で完全に剥離し、基板を十分濯いで
から乾燥させ、直ちに急速加熱処理装置に設置して、高
純度Ａｒ雰囲気で１０００℃、２分間の急速加熱処理
（コンタクト・アニール）を実施する。この熱処理によ
って、ソース開口部２３３ａ、２３３ｂ、ゲート電極結
線開口部２６１ならびに裏面の接触金属（Ｎｉ膜）４０
５、４０６は、それぞれ、ｎ＋ソース層やｐ−ベース層
のＳｉＣ、ｎ＋多結晶シリコン、ｎ＋ＳｉＣ裏面と同時
に合金化し、極めて低抵抗を示すソース電極２３４ａ、
２３４ｂ、ゲート電極接触２３４ｃ、ドレイン電極２３
７が形成される。このとき、同時に熱処理を受けるゲー
ト絶縁膜２３０（ゲート電極下のゲート領域部分）が、
多結晶シリコンのゲート電極２３１と、第２のエピタキ
シャル層素片２２５と、第２のエピタキシャル層素片２
２５の熱酸化膜（ゲート絶縁膜２３０のうちゲート領域
外の部分、つまり実際のゲート絶縁膜に隣接する周囲部
分及びフィールド絶縁膜の下部絶縁膜２２７を指す）
と、多結晶シリコンの熱酸化膜であるゲート側面絶縁膜
２６５と、で周囲を完全に被われた耐熱・耐熱衝撃性の
構造を確立している点に注目する必要がある。
９）では、表面保護に使用したレジストを当該レジスト
の専用ストリッパ液で完全に剥離し、基板を十分濯いで
から乾燥させ、直ちに急速加熱処理装置に設置して、高
純度Ａｒ雰囲気で１０００℃、２分間の急速加熱処理
（コンタクト・アニール）を実施する。この熱処理によ
って、ソース開口部２３３ａ、２３３ｂ、ゲート電極結
線開口部２６１ならびに裏面の接触金属（Ｎｉ膜）４０
５、４０６は、それぞれ、ｎ＋ソース層やｐ−ベース層
のＳｉＣ、ｎ＋多結晶シリコン、ｎ＋ＳｉＣ裏面と同時
に合金化し、極めて低抵抗を示すソース電極２３４ａ、
２３４ｂ、ゲート電極接触２３４ｃ、ドレイン電極２３
７が形成される。このとき、同時に熱処理を受けるゲー
ト絶縁膜２３０（ゲート電極下のゲート領域部分）が、
多結晶シリコンのゲート電極２３１と、第２のエピタキ
シャル層素片２２５と、第２のエピタキシャル層素片２
２５の熱酸化膜（ゲート絶縁膜２３０のうちゲート領域
外の部分、つまり実際のゲート絶縁膜に隣接する周囲部
分及びフィールド絶縁膜の下部絶縁膜２２７を指す）
と、多結晶シリコンの熱酸化膜であるゲート側面絶縁膜
２６５と、で周囲を完全に被われた耐熱・耐熱衝撃性の
構造を確立している点に注目する必要がある。
【０１６９】最後に、図３３（ａ１０）および図３７
（ｂ１０）では、コンタクト・アニールが済んだ基板を
高真空に維持されたマグネトロンスパッタリング装置に
速やかに据え付け、基板の上部全面に所望の配線材料、
たとえばＡｌを１μｍ厚に蒸着する。この後、Ａｌ膜を
成膜した基板上面にフォトレジストと塗布し、露光し、
現像して、エッチングのレジストマスクを形成した後、
基板裏面に裏面電極保護用のフォトレジストを塗布し
て、このレジストを十分乾燥させてから、リン酸系のエ
ッチング液を用いてＡｌ膜をパターン化し、ドレイン電
極に接続する配線２３５とゲート電極に接続する配線２
１０を形成する。裏面のレジストはドレイン電極２３７
がリン酸系のエッチング液に溶出して、消失したり変質
したりするのを防止する目的で形成されるが、このおそ
れがない場合やＡｌ膜をＲＩＥ（ドライ）でエッチング
するときには、省略することができる。最後にレジスト
マスクとドレイン電極保護に使用した保護レジストを専
用ストリッパ液で完全に除去し、基板を十分濯いでから
乾燥させる。こうして、図２８、図２９に示した本発明
のプレーナ型パワーＭＯＳＦＥＴが完成する。
（ｂ１０）では、コンタクト・アニールが済んだ基板を
高真空に維持されたマグネトロンスパッタリング装置に
速やかに据え付け、基板の上部全面に所望の配線材料、
たとえばＡｌを１μｍ厚に蒸着する。この後、Ａｌ膜を
成膜した基板上面にフォトレジストと塗布し、露光し、
現像して、エッチングのレジストマスクを形成した後、
基板裏面に裏面電極保護用のフォトレジストを塗布し
て、このレジストを十分乾燥させてから、リン酸系のエ
ッチング液を用いてＡｌ膜をパターン化し、ドレイン電
極に接続する配線２３５とゲート電極に接続する配線２
１０を形成する。裏面のレジストはドレイン電極２３７
がリン酸系のエッチング液に溶出して、消失したり変質
したりするのを防止する目的で形成されるが、このおそ
れがない場合やＡｌ膜をＲＩＥ（ドライ）でエッチング
するときには、省略することができる。最後にレジスト
マスクとドレイン電極保護に使用した保護レジストを専
用ストリッパ液で完全に除去し、基板を十分濯いでから
乾燥させる。こうして、図２８、図２９に示した本発明
のプレーナ型パワーＭＯＳＦＥＴが完成する。
【０１７０】このようにして製作したプレーナ型パワー
ＭＯＳＦＥＴのゲート絶縁膜のＩ−Ｖ特性及び高周波Ｃ
−Ｖ特性を評価したところ、それぞれ、図２０、図２１
や図２６、図２７と同等の特性が得られた。なお、この
測定の際には、測定に便利なようにｐ−ベース２２３ａ
とｐ−ベース２２３ｂの離間距離を２００μｍと特別に
大きくした試料を用いている。上記のように、プレーナ
型パワーＭＯＳＦＥＴに本発明を適用した場合において
も、第４、第５の実施の形態で説明したＭＯＳキャパシ
タと同等の効果が得られる。この結果は、ＭＯＳキャパ
シタのゲート電極周辺とプレーナ型パワーＭＯＳＦＥＴ
セルのゲート電極周辺の構造およびこの構造を作るため
のプロセスを対比させると、当然予期される結果である
ことが理解できる。すなわち、図２９（ａ）のｎ＋ソー
ス層２２４ａ、２２４ｂ、ｐ−ベース層２２３ａ、２２
３ｂ、２２３ｃは、ｎ型不純物、ｐ型不純物を添加した
領域であるが、図３０で説明したとおり、その母体はｎ
−エピタキシャル層（２２５あるいは２３７）である。
つまり、本発明による図２９（ａ）のプレーナ型パワー
ＭＯＳＦＥＴのゲート電極周辺の断面構造は、前記第４
と第５の実施の形態の断面構造を組み合せたものであ
り、実質的に異なるところがない。
ＭＯＳＦＥＴのゲート絶縁膜のＩ−Ｖ特性及び高周波Ｃ
−Ｖ特性を評価したところ、それぞれ、図２０、図２１
や図２６、図２７と同等の特性が得られた。なお、この
測定の際には、測定に便利なようにｐ−ベース２２３ａ
とｐ−ベース２２３ｂの離間距離を２００μｍと特別に
大きくした試料を用いている。上記のように、プレーナ
型パワーＭＯＳＦＥＴに本発明を適用した場合において
も、第４、第５の実施の形態で説明したＭＯＳキャパシ
タと同等の効果が得られる。この結果は、ＭＯＳキャパ
シタのゲート電極周辺とプレーナ型パワーＭＯＳＦＥＴ
セルのゲート電極周辺の構造およびこの構造を作るため
のプロセスを対比させると、当然予期される結果である
ことが理解できる。すなわち、図２９（ａ）のｎ＋ソー
ス層２２４ａ、２２４ｂ、ｐ−ベース層２２３ａ、２２
３ｂ、２２３ｃは、ｎ型不純物、ｐ型不純物を添加した
領域であるが、図３０で説明したとおり、その母体はｎ
−エピタキシャル層（２２５あるいは２３７）である。
つまり、本発明による図２９（ａ）のプレーナ型パワー
ＭＯＳＦＥＴのゲート電極周辺の断面構造は、前記第４
と第５の実施の形態の断面構造を組み合せたものであ
り、実質的に異なるところがない。
【０１７１】また、プレーナ型パワーＭＯＳＦＥＴの製
造プロセスと前記第５の実施の形態のＭＯＳキャパシタ
の製造プロセスを比較すると、ゲート絶縁膜を形成して
から層間絶縁膜を形成するまので工程は全く同じであ
る。その後の工程もＭＯＳＦＥＴではソース（ゲート電
極）接触金属４０５をソース開口部２３３ａ、２３３ｂ
底とゲート電極開口部底２６１に接触金属Ｎｉを同時形
成する工程が挿入されてはいるが、この工程は室温での
プロセスなので、ゲート絶縁膜の特性に影響を与える高
温での熱処理の履歴という点で比較すると、両者はほぼ
同じと言ってもよい。
造プロセスと前記第５の実施の形態のＭＯＳキャパシタ
の製造プロセスを比較すると、ゲート絶縁膜を形成して
から層間絶縁膜を形成するまので工程は全く同じであ
る。その後の工程もＭＯＳＦＥＴではソース（ゲート電
極）接触金属４０５をソース開口部２３３ａ、２３３ｂ
底とゲート電極開口部底２６１に接触金属Ｎｉを同時形
成する工程が挿入されてはいるが、この工程は室温での
プロセスなので、ゲート絶縁膜の特性に影響を与える高
温での熱処理の履歴という点で比較すると、両者はほぼ
同じと言ってもよい。
【０１７２】さらに、本第６の実施の形態は、第４、第
５の実施の形態と共通する効果を有するのに加えて、従
来のプレーナ型を含めたＳｉＣ縦型ＭＯＳＦＥＴ固有の
以下の問題点を解決できるので説明する。前記第２の実
施の形態で説明したように、図１６は特開平１０−３０
８５１０で開示されているＳｉＣを用いた典型的なパワ
ーＭＯＳＦＥＴセルの模式図的要部断面構造である。周
知のとおり、パワーＭＯＳＦＥＴのように大電流を制御
する素子では熱損失を小さくするためにできるだけ接触
抵抗を低減することが望ましい。たとえば逆方向耐電圧
１ｋＶ級素子では少なくとも、ソース／ドレインの接触
抵抗を１０−５Ωｃｍ２以下に低減する必要がある。こ
の目的に適うソース／ドレインへの接触金属は、Crofto
n等が総合報告（Phys.Stat.Sol.,202,p.5811997)の中で
論じているように、現在のところＮｉが最も適してい
る。ところが、接触金属として有望なＮｉを、内部配線
を兼ねるソース電極１０’として使用すると、Ｎｉが下
部のＬＴＯ膜（シリコン酸化膜）９’との密着強度が弱
いため、ＬＴＯ膜上のＮｉが剥がれ、その結果、ＳｉＣ
上のＮｉもはがれるという問題があり、また、コンタク
ト・アニールすると下部のＬＴＯ膜（堆積シリコン酸化
膜）が還元され侵食される、という問題もある。
５の実施の形態と共通する効果を有するのに加えて、従
来のプレーナ型を含めたＳｉＣ縦型ＭＯＳＦＥＴ固有の
以下の問題点を解決できるので説明する。前記第２の実
施の形態で説明したように、図１６は特開平１０−３０
８５１０で開示されているＳｉＣを用いた典型的なパワ
ーＭＯＳＦＥＴセルの模式図的要部断面構造である。周
知のとおり、パワーＭＯＳＦＥＴのように大電流を制御
する素子では熱損失を小さくするためにできるだけ接触
抵抗を低減することが望ましい。たとえば逆方向耐電圧
１ｋＶ級素子では少なくとも、ソース／ドレインの接触
抵抗を１０−５Ωｃｍ２以下に低減する必要がある。こ
の目的に適うソース／ドレインへの接触金属は、Crofto
n等が総合報告（Phys.Stat.Sol.,202,p.5811997)の中で
論じているように、現在のところＮｉが最も適してい
る。ところが、接触金属として有望なＮｉを、内部配線
を兼ねるソース電極１０’として使用すると、Ｎｉが下
部のＬＴＯ膜（シリコン酸化膜）９’との密着強度が弱
いため、ＬＴＯ膜上のＮｉが剥がれ、その結果、ＳｉＣ
上のＮｉもはがれるという問題があり、また、コンタク
ト・アニールすると下部のＬＴＯ膜（堆積シリコン酸化
膜）が還元され侵食される、という問題もある。
【０１７３】これに対して、本発明第６の実施の形態に
おいては、図３２を見ればあきらかなとおり、ソースの
接触金属（Ｎｉ）４０５はシリコン酸化膜＝層間絶縁膜
２３２の上には形成されない構造をしている上に、コン
タクト・アニール等の高温熱処理あるいは急激熱処理は
配線２３５を蒸着する前に行うという予防措置もとって
いるので、このような問題は全く起きない。すなわち、
本第６の実施の形態にかかるＭＯＳＦＥＴは、これら従
来のＭＯＳＦＥＴの問題点を解決できるという特別な効
果も有している。
おいては、図３２を見ればあきらかなとおり、ソースの
接触金属（Ｎｉ）４０５はシリコン酸化膜＝層間絶縁膜
２３２の上には形成されない構造をしている上に、コン
タクト・アニール等の高温熱処理あるいは急激熱処理は
配線２３５を蒸着する前に行うという予防措置もとって
いるので、このような問題は全く起きない。すなわち、
本第６の実施の形態にかかるＭＯＳＦＥＴは、これら従
来のＭＯＳＦＥＴの問題点を解決できるという特別な効
果も有している。
【０１７４】また、特開２０００−２００９０７号公報
では、図１６（特開平１０−３０８５１０号）の構造の
ＭＯＳＦＥＴに光を照射するとフラットバンド電圧が正
方向に大きくシフトする不良があることを指摘するとと
もに、これを解決するために表面チャネル層窒素のドー
ピング濃度を１×１０−１５[/cm３]以下にする解決策
を提案している。しかし、この方法では、ＭＯＳＦＥＴ
の閾値電圧制御や埋めこみチャネル形成などで使用する
イオン注入工程において、イオン注入種（ｎ型ドーパン
ト）としての窒素Ｎを使用することを禁じたに等しい措
置であり、ＭＯＳＦＥＴの製造技術上重大な制約を科す
ことになっている。
では、図１６（特開平１０−３０８５１０号）の構造の
ＭＯＳＦＥＴに光を照射するとフラットバンド電圧が正
方向に大きくシフトする不良があることを指摘するとと
もに、これを解決するために表面チャネル層窒素のドー
ピング濃度を１×１０−１５[/cm３]以下にする解決策
を提案している。しかし、この方法では、ＭＯＳＦＥＴ
の閾値電圧制御や埋めこみチャネル形成などで使用する
イオン注入工程において、イオン注入種（ｎ型ドーパン
ト）としての窒素Ｎを使用することを禁じたに等しい措
置であり、ＭＯＳＦＥＴの製造技術上重大な制約を科す
ことになっている。
【０１７５】しかしながら、本第６の実施の形態にかか
るパワーＭＯＳＦＥＴにおいては、１０−１５[/cm３]
あるいはこれ以上のエピタキシャル層を用いてＭＯＳＦ
ＥＴを構成しても、光照射でフラントバンド電圧が大き
くシフトする現象は観察されない。すなわち、本第６の
実施の形態にかかるパワーＭＯＳＦＥＴの構造およびそ
の製造方法は、図１６の構成のＭＯＳＦＥＴが陥ってい
た光を照射するとフラットバンド電圧が正方向に大きく
シフトするという問題を解決することができるという効
果を有するものである。と同時に、本第６の実施の形態
にかかるパワーＭＯＳＦＥＴの構造及びその製造方法
は、特開２０００−２００９０７号においてこの問題の
解決のために科せられたドーパント窒素Ｎ使用の制約を
も解き放ち、イオン注入種としての窒素Ｎの使用も可能
にするという優れた効果も具有している。
るパワーＭＯＳＦＥＴにおいては、１０−１５[/cm３]
あるいはこれ以上のエピタキシャル層を用いてＭＯＳＦ
ＥＴを構成しても、光照射でフラントバンド電圧が大き
くシフトする現象は観察されない。すなわち、本第６の
実施の形態にかかるパワーＭＯＳＦＥＴの構造およびそ
の製造方法は、図１６の構成のＭＯＳＦＥＴが陥ってい
た光を照射するとフラットバンド電圧が正方向に大きく
シフトするという問題を解決することができるという効
果を有するものである。と同時に、本第６の実施の形態
にかかるパワーＭＯＳＦＥＴの構造及びその製造方法
は、特開２０００−２００９０７号においてこの問題の
解決のために科せられたドーパント窒素Ｎ使用の制約を
も解き放ち、イオン注入種としての窒素Ｎの使用も可能
にするという優れた効果も具有している。
【０１７６】（第７の実施の形態）第７の実施の形態
は、ｎチャネルタイプのプレーナ型パワーＩＧＢＴ（In
sulated Gate Bipolar Transistor）に、良好なゲート
絶縁膜特性ならびにＭＯＳ界面特性を実現するために、
本発明を適用した例である。図３８はプレーナ型パワー
ＩＧＢＴの要部断面図である。この構造は前に説明した
プレーナ型パワーＭＯＳＦＥＴの構造（図２９）と酷似
しているが、これは偶然ではない。というのもＩＧＢＴ
は、ＭＯＳＦＥＴとバイポーラトランジスタとの複合テ
バイスで、歴史的にｎチャネルＭＯＳＦＥＴのドレイン
側ｎ＋基板２２１をｐ＋基板２４１に換えることで伝導
度変調効果を誘起して、第１のｎ−エピタキシャル層２
２２の抵抗成分を激減させることを狙って、発明された
デバイスだからである。
は、ｎチャネルタイプのプレーナ型パワーＩＧＢＴ（In
sulated Gate Bipolar Transistor）に、良好なゲート
絶縁膜特性ならびにＭＯＳ界面特性を実現するために、
本発明を適用した例である。図３８はプレーナ型パワー
ＩＧＢＴの要部断面図である。この構造は前に説明した
プレーナ型パワーＭＯＳＦＥＴの構造（図２９）と酷似
しているが、これは偶然ではない。というのもＩＧＢＴ
は、ＭＯＳＦＥＴとバイポーラトランジスタとの複合テ
バイスで、歴史的にｎチャネルＭＯＳＦＥＴのドレイン
側ｎ＋基板２２１をｐ＋基板２４１に換えることで伝導
度変調効果を誘起して、第１のｎ−エピタキシャル層２
２２の抵抗成分を激減させることを狙って、発明された
デバイスだからである。
【０１７７】図３８（ａ）は、パワーＩＧＢＴセルの要
部断面図を示している。このセルは、周知の方形セルで
も、六方セルでも、あるいは、櫛歯型セルであってもよ
い。パワーＩＧＢＴはこのようなセルを縦横に多数連結
させて（回路的には並列接続させて）構成される。一
方、図３８（ｂ）は上記セル群から成るパワーＩＧＢＴ
の端部に隣接するゲート電極の取り出し部分の断面を示
している。図３８（ｂ）のＲ−Ｒ’軸切断断面は図３８
（ａ）の構造をしている。なお、以下の説明において、
とくに断りがない場合は、（ａ）断面の説明、あるい
は、（ａ）断面および（ｂ）断面に共通の説明であるも
のとする。
部断面図を示している。このセルは、周知の方形セルで
も、六方セルでも、あるいは、櫛歯型セルであってもよ
い。パワーＩＧＢＴはこのようなセルを縦横に多数連結
させて（回路的には並列接続させて）構成される。一
方、図３８（ｂ）は上記セル群から成るパワーＩＧＢＴ
の端部に隣接するゲート電極の取り出し部分の断面を示
している。図３８（ｂ）のＲ−Ｒ’軸切断断面は図３８
（ａ）の構造をしている。なお、以下の説明において、
とくに断りがない場合は、（ａ）断面の説明、あるい
は、（ａ）断面および（ｂ）断面に共通の説明であるも
のとする。
【０１７８】図３８において、２４１は低抵抗の単結晶
ｐ＋ＳｉＣ基板であり、表面（図中上面側主面）に厚み
１０μｍ、窒素を４×１０−１５／ｃｍ３添加した第１
のｎ −エピタキシャル層２２２をホモエピタキシャル成
長させている。ｐ型不純物としてＡｌが濃度１×１０
−１９／ｃｍ３以上添加されており、４Ｈ、６Ｈ、３
Ｃ、１５Ｒなど全ての晶系（Ｈは六方晶、Ｃは立方晶、
Ｒは菱面体晶を意味する）の基板を用いることができ
る。ｎ−エピタキシャル層２２２の表層部における所定
領域には、所定深さを有するｐ型不純物をわずかに添加
したｐ−ベース層２２３ａおよび２２３ｂが離間して形
成され、また、断面（ｂ）においてはｐ−ベース層２２
３ｃが形成されている。このｐ−ベース層２２３ｃは近
接するＩＧＢＴセルのｐ−ベース層２２３ａまたは２２
３ｂと連続している。
ｐ＋ＳｉＣ基板であり、表面（図中上面側主面）に厚み
１０μｍ、窒素を４×１０−１５／ｃｍ３添加した第１
のｎ −エピタキシャル層２２２をホモエピタキシャル成
長させている。ｐ型不純物としてＡｌが濃度１×１０
−１９／ｃｍ３以上添加されており、４Ｈ、６Ｈ、３
Ｃ、１５Ｒなど全ての晶系（Ｈは六方晶、Ｃは立方晶、
Ｒは菱面体晶を意味する）の基板を用いることができ
る。ｎ−エピタキシャル層２２２の表層部における所定
領域には、所定深さを有するｐ型不純物をわずかに添加
したｐ−ベース層２２３ａおよび２２３ｂが離間して形
成され、また、断面（ｂ）においてはｐ−ベース層２２
３ｃが形成されている。このｐ−ベース層２２３ｃは近
接するＩＧＢＴセルのｐ−ベース層２２３ａまたは２２
３ｂと連続している。
【０１７９】ｐ−ベース層２２３ａ、２２３ｂの表層部
所定領域には、ｐ−ベース層よりも浅いｎ＋エミッタ層
２４４ａ、２４４ｂが形成されている。さらに、ｎ＋型
エミッタ層２４４ａと２４４ｂに接し、第１のｎ−エピ
タキシャル層２２２とｐ−ベース層２２３ａ、２２３
ｂ、２２３ｃの表層には第２のｎ−エピタキシャル層素
片２２５が延設されている。この第２のｎ−エピタキシ
ャル層素片２２５は、デバイスの動作時にデバイス表面
においてチャネル形成層として機能する。このｎ −エピ
タキシャル層素片２２５の不純物濃度は、１×１０１５
／ｃｍ３〜１×１０１７／ｃｍ３の間の低濃度であり、
かつ、ｐ−ベース層２２３ａ、２２３ｂ、２２３ｃの不
純物濃度以下であるものとする。ｐ−ベース層２２３
ａ、２２３ｂ、２２３ｃ、ｎ＋エミッタ層２４４ａ、２
４４ｂの上部には、凹部２３６ａ、２３６ｂ、２３６ｃ
が形成されている。
所定領域には、ｐ−ベース層よりも浅いｎ＋エミッタ層
２４４ａ、２４４ｂが形成されている。さらに、ｎ＋型
エミッタ層２４４ａと２４４ｂに接し、第１のｎ−エピ
タキシャル層２２２とｐ−ベース層２２３ａ、２２３
ｂ、２２３ｃの表層には第２のｎ−エピタキシャル層素
片２２５が延設されている。この第２のｎ−エピタキシ
ャル層素片２２５は、デバイスの動作時にデバイス表面
においてチャネル形成層として機能する。このｎ −エピ
タキシャル層素片２２５の不純物濃度は、１×１０１５
／ｃｍ３〜１×１０１７／ｃｍ３の間の低濃度であり、
かつ、ｐ−ベース層２２３ａ、２２３ｂ、２２３ｃの不
純物濃度以下であるものとする。ｐ−ベース層２２３
ａ、２２３ｂ、２２３ｃ、ｎ＋エミッタ層２４４ａ、２
４４ｂの上部には、凹部２３６ａ、２３６ｂ、２３６ｃ
が形成されている。
【０１８０】（ｂ）断面において、ｐ−ベース層２２３
ｃの上部には厚み数１００ｎｍ以上のフィールド絶縁膜
２２６が配設されている。フィールド絶縁膜２２６はＳ
ｉＣ基板２４１の表面を熱酸化して形成した薄い下部絶
縁膜２２７の上にＳｉＣの熱酸化以外の手段（たとえば
減圧ＣＶＤ法など）で形成した厚い上部絶縁膜２２８が
積層した構造になっている。
ｃの上部には厚み数１００ｎｍ以上のフィールド絶縁膜
２２６が配設されている。フィールド絶縁膜２２６はＳ
ｉＣ基板２４１の表面を熱酸化して形成した薄い下部絶
縁膜２２７の上にＳｉＣの熱酸化以外の手段（たとえば
減圧ＣＶＤ法など）で形成した厚い上部絶縁膜２２８が
積層した構造になっている。
【０１８１】（ａ）（ｂ）断面において、２２９はフィ
ールド絶縁膜２２６に開けられたフィールド開口部、２
３０はフィールド開口部底面に形成されたゲート絶縁膜
である。このゲート絶縁膜２３０は成膜中あるいは成膜
後に酸素原子を含む酸化ガス中に直接さらして、熱処理
された膜であることを要する。ゲート絶縁膜２３０とフ
ィールド絶縁膜２２６の上には、導電性を付与した多結
晶シリコンのゲート電極２３１が設けられている。この
ゲート電極の側面および上面には、多結晶シリコンを熱
酸化させて形成した薄いゲート電極側面絶縁膜２６５お
よびゲート電極上面絶縁膜２６６が配設されている。ゲ
ート電極側面絶縁膜２６５およびゲート電極上面絶縁膜
２６６、ならびに、ゲート絶縁膜２３０で上部にゲート
電極が置かれていない部分およびフィールド絶縁膜２２
６の上には層間絶縁膜２３２が成膜されている。
ールド絶縁膜２２６に開けられたフィールド開口部、２
３０はフィールド開口部底面に形成されたゲート絶縁膜
である。このゲート絶縁膜２３０は成膜中あるいは成膜
後に酸素原子を含む酸化ガス中に直接さらして、熱処理
された膜であることを要する。ゲート絶縁膜２３０とフ
ィールド絶縁膜２２６の上には、導電性を付与した多結
晶シリコンのゲート電極２３１が設けられている。この
ゲート電極の側面および上面には、多結晶シリコンを熱
酸化させて形成した薄いゲート電極側面絶縁膜２６５お
よびゲート電極上面絶縁膜２６６が配設されている。ゲ
ート電極側面絶縁膜２６５およびゲート電極上面絶縁膜
２６６、ならびに、ゲート絶縁膜２３０で上部にゲート
電極が置かれていない部分およびフィールド絶縁膜２２
６の上には層間絶縁膜２３２が成膜されている。
【０１８２】２４３ａ、２４３ｂは、層間絶縁膜２３２
に開けられ、ｎ＋エミッタ層２４４ａ、２４４ｂ／ｐ−
ベース層２２３ａ、２２３ｂに貫通するエミッタ開口部
である。このエミッタ開口部２４３ａ、２４３ｂの底部
にはエミッタ電極２５４ａ、２５４ｂがある。エミッタ
電極２５４、２５４ｂはＮｉなどの接触金属を配設した
後、急速過熱処理でＳｉＣと合金化させて形成する。２
３５はエミッタ開口部２４３ａ、２４３ｂを介してエミ
ッタ電極２５４ａ、２５４ｂを同一基板上の他の回路要
素や外部回路に接続するための配線である。
に開けられ、ｎ＋エミッタ層２４４ａ、２４４ｂ／ｐ−
ベース層２２３ａ、２２３ｂに貫通するエミッタ開口部
である。このエミッタ開口部２４３ａ、２４３ｂの底部
にはエミッタ電極２５４ａ、２５４ｂがある。エミッタ
電極２５４、２５４ｂはＮｉなどの接触金属を配設した
後、急速過熱処理でＳｉＣと合金化させて形成する。２
３５はエミッタ開口部２４３ａ、２４３ｂを介してエミ
ッタ電極２５４ａ、２５４ｂを同一基板上の他の回路要
素や外部回路に接続するための配線である。
【０１８３】断面（ｂ）において、フィールド絶縁膜２
２６上に形成された多結晶シリコンのゲート電極２３１
上部の層間絶縁膜２３２にはゲート電極結線開口部２６
１が開けられていて、その底部には多結晶シリコンと合
金化したＮｉからなるゲート電極接触２５４ｃが置かれ
ている。ゲート電極接触２５４ｃとゲート電極結線開口
部２６１を介してゲート電極２３１と同一基板上の他の
回路要素や外部回路に接続するための第２の配線２１０
が層間絶縁膜２３２に載置されている。一方、ｐ＋単結
晶ＳｉＣ基板２４１の裏面全面に配設された２４７は、
コレクタ電極である。このコレクタ電極２４７は、Ｔｉ
とＡｌをこの順に、それぞれ８０ｎｍ厚、３８０ｎｍ厚
だけ積層したＴｉ／Ａｌなどの接触金属を基板裏に蒸着
した後、急速過熱処理でｐ＋ＳｉＣと合金化させて形成
する。
２６上に形成された多結晶シリコンのゲート電極２３１
上部の層間絶縁膜２３２にはゲート電極結線開口部２６
１が開けられていて、その底部には多結晶シリコンと合
金化したＮｉからなるゲート電極接触２５４ｃが置かれ
ている。ゲート電極接触２５４ｃとゲート電極結線開口
部２６１を介してゲート電極２３１と同一基板上の他の
回路要素や外部回路に接続するための第２の配線２１０
が層間絶縁膜２３２に載置されている。一方、ｐ＋単結
晶ＳｉＣ基板２４１の裏面全面に配設された２４７は、
コレクタ電極である。このコレクタ電極２４７は、Ｔｉ
とＡｌをこの順に、それぞれ８０ｎｍ厚、３８０ｎｍ厚
だけ積層したＴｉ／Ａｌなどの接触金属を基板裏に蒸着
した後、急速過熱処理でｐ＋ＳｉＣと合金化させて形成
する。
【０１８４】このＩＧＢＴの構造において、図２９のＭ
ＯＳＦＥＴの構造と本質的に違っているのは、ＳｉＣ基
板２４１がｐ＋基板であることと、基板裏面のコレクタ
電極２４７の材料がｐ型基板にオーミック接触が得やす
いＴｉ／Ａｌになっていること、この２点だけである。
なお、エミッタ開口部２４３ａ、２４３ｂ、エミッタ層
２４４ａ、２４４ｂ、エミッタ電極２５４ａ、２５４ｂ
などはＩＧＢＴがバイポーラ・デバイスであることから
ここでは便宜的に命名しただけで、これらは図２９のソ
ース開口部２３３ａ、２３３ｂ、ソース層２２４ａ、２
２４ｂ、ソース電極２３４ａ、２３４ｂと同じものであ
る。
ＯＳＦＥＴの構造と本質的に違っているのは、ＳｉＣ基
板２４１がｐ＋基板であることと、基板裏面のコレクタ
電極２４７の材料がｐ型基板にオーミック接触が得やす
いＴｉ／Ａｌになっていること、この２点だけである。
なお、エミッタ開口部２４３ａ、２４３ｂ、エミッタ層
２４４ａ、２４４ｂ、エミッタ電極２５４ａ、２５４ｂ
などはＩＧＢＴがバイポーラ・デバイスであることから
ここでは便宜的に命名しただけで、これらは図２９のソ
ース開口部２３３ａ、２３３ｂ、ソース層２２４ａ、２
２４ｂ、ソース電極２３４ａ、２３４ｂと同じものであ
る。
【０１８５】次に、本発明を適用したプレーナ型パワー
ＩＧＢＴの製造方法を説明する。図３９〜図４２は、上
記図３８に示したＩＧＢＴの製造方法の工程を示す断面
図であり、図３９と図４０は図３８（ａ）の構造、図４
１と図４２は図３８（ｂ）の構造の製造工程を示す断面
図である。以下、共通の部分は纏めて説明する。
ＩＧＢＴの製造方法を説明する。図３９〜図４２は、上
記図３８に示したＩＧＢＴの製造方法の工程を示す断面
図であり、図３９と図４０は図３８（ａ）の構造、図４
１と図４２は図３８（ｂ）の構造の製造工程を示す断面
図である。以下、共通の部分は纏めて説明する。
【０１８６】まず、図３９（ａ１）および図４１（ｂ
１）では、ｐ＋ＳｉＣ基板２４１に第１のｎ−エピタキ
シャル層２２２、ｐ−ベース層２２３ａおよび２２３
ｂ、２２３ｃ、ｎ＋エミッタ層２４４ａ、２４４ｂ、第
２のｎ−エピタキシャル層素片２２５、基板凹部２３６
ａ、２３６ｂ、２３６ｃを形成する。ここではＳｉＣ基
板２４１の伝導型がｐ＋であることに注意を要する。そ
して第１、第２のｎ−エピタキシャル層の成長で形成さ
れたｐ＋ＳｉＣ基板２４１裏面の低品質のエピタキシャ
ル層は前記第４の実施の形態で説明した手順で取り除
く。なお、以下の説明において、特に断らない場合は、
ｐ＋ＳｉＣ基板２４１にエピタキシャル層２２２やその
他の膜や電極が形成されたものを基板と呼んでいる。
１）では、ｐ＋ＳｉＣ基板２４１に第１のｎ−エピタキ
シャル層２２２、ｐ−ベース層２２３ａおよび２２３
ｂ、２２３ｃ、ｎ＋エミッタ層２４４ａ、２４４ｂ、第
２のｎ−エピタキシャル層素片２２５、基板凹部２３６
ａ、２３６ｂ、２３６ｃを形成する。ここではＳｉＣ基
板２４１の伝導型がｐ＋であることに注意を要する。そ
して第１、第２のｎ−エピタキシャル層の成長で形成さ
れたｐ＋ＳｉＣ基板２４１裏面の低品質のエピタキシャ
ル層は前記第４の実施の形態で説明した手順で取り除
く。なお、以下の説明において、特に断らない場合は、
ｐ＋ＳｉＣ基板２４１にエピタキシャル層２２２やその
他の膜や電極が形成されたものを基板と呼んでいる。
【０１８７】次に、前記第６の実施の形態の図３０（ａ
２）〜図３２（ａ７）、図３４（ｂ２）〜図３６（ｂ
７）で説明した工程と同じ製造工程を実施することによ
り、エミッタ開口部２４３ａ、２４３ｂ上及びゲート電
極結線開口部２６１の底面にのみ接触金属（Ｎｉ）４０
５を残した基板構造が出来上がる。この状態を図３９
（ａ７）と図４１（ｂ７）に示す。
２）〜図３２（ａ７）、図３４（ｂ２）〜図３６（ｂ
７）で説明した工程と同じ製造工程を実施することによ
り、エミッタ開口部２４３ａ、２４３ｂ上及びゲート電
極結線開口部２６１の底面にのみ接触金属（Ｎｉ）４０
５を残した基板構造が出来上がる。この状態を図３９
（ａ７）と図４１（ｂ７）に示す。
【０１８８】次に、図３９（ａ８）および図４１（ｂ
８）では、基板を十分濯いで、乾燥させた後、表面全面
に厚み１μｍ以上の保護用レジスト材（フォトレジスト
でよい）を塗布し、ＣＦ４とＯ２を用いたドライ・エッ
チングを行い、裏面側多結晶シリコン膜４０３を完全に
除去する。ドライ・エッチング中に起きるおそれのある
プラズマダメージや帯電ならびに汚染から接触金属４０
５とゲート絶縁膜２３０の劣化を防止するために、上記
レジストによる表面保護工程は必ず必要である。次に、
基板を緩衝フッ酸に浸してｐ＋ＳｉＣ基板２４１と多結
晶シリコン膜４０３の間に形成されていた第２の一過性
の熱酸化膜４０２を除去して、基板裏面に清浄なＳｉＣ
結晶面を露出させる。その後、緩衝フッ酸溶液を超純水
で完全に濯ぎ落して、乾燥させたところで、速やかに基
板を高真空に維持された蒸着装置の中に据え付け、裏面
全面に所望の裏面接触金属４０７を蒸着する。この裏面
接触金属４０７としては、たとえば、ＴｉとＡｌをこの
順に、それぞれ８０ｎｍ厚、３８０ｎｍ厚だけ積層した
Ｔｉ／Ａｌ膜などがある。基板側面に電極材料が付着す
るおそれがある場合には、周辺部をシャドーマスクを使
用して外縁部を隠蔽して蒸着を行う。
８）では、基板を十分濯いで、乾燥させた後、表面全面
に厚み１μｍ以上の保護用レジスト材（フォトレジスト
でよい）を塗布し、ＣＦ４とＯ２を用いたドライ・エッ
チングを行い、裏面側多結晶シリコン膜４０３を完全に
除去する。ドライ・エッチング中に起きるおそれのある
プラズマダメージや帯電ならびに汚染から接触金属４０
５とゲート絶縁膜２３０の劣化を防止するために、上記
レジストによる表面保護工程は必ず必要である。次に、
基板を緩衝フッ酸に浸してｐ＋ＳｉＣ基板２４１と多結
晶シリコン膜４０３の間に形成されていた第２の一過性
の熱酸化膜４０２を除去して、基板裏面に清浄なＳｉＣ
結晶面を露出させる。その後、緩衝フッ酸溶液を超純水
で完全に濯ぎ落して、乾燥させたところで、速やかに基
板を高真空に維持された蒸着装置の中に据え付け、裏面
全面に所望の裏面接触金属４０７を蒸着する。この裏面
接触金属４０７としては、たとえば、ＴｉとＡｌをこの
順に、それぞれ８０ｎｍ厚、３８０ｎｍ厚だけ積層した
Ｔｉ／Ａｌ膜などがある。基板側面に電極材料が付着す
るおそれがある場合には、周辺部をシャドーマスクを使
用して外縁部を隠蔽して蒸着を行う。
【０１８９】次に、図４０（ａ９）および図４２（ｂ
９）では、表面保護に使用したレジストを当該レジスト
の専用ストリッパ液で完全に剥離し、基板を十分濯いで
から乾燥させ、直ちに急速加熱処理装置に設置して、高
純度Ａｒ雰囲気で１０００℃、２分間の急速加熱処理
（コンタクト・アニール）を実施する。この熱処理によ
って、エミッタ開口部２４３ａ、２４３ｂ、ゲート電極
結線開口部２６１の接触金属（Ｎｉ膜）４０５はそれぞ
れｎ＋エミッタ層とｐ−ベース層のＳｉＣやｎ＋多結晶
シリコンと合金化し、極めて低抵抗を示すエミッタ電極
２５４ａ、２５４ｂ、ゲート電極接触２５４ｃを形成す
る。同時に、裏面の接触金属（Ｔｉ／Ａｌ膜）４０７は
ｐ＋ＳｉＣ基板２４１裏面と合金化し、極めて低抵抗を
示すコレクタ電極２４７が形成される。このとき、同時
に熱処理を受けるゲート絶縁膜２３０が、多結晶シリコ
ンのゲート電極２３１と、第２のエピタキシャル層素片
２２５と、第２のエピタキシャル層素片２２５の熱酸化
膜（ゲート絶縁膜２３０のうちゲート領域外の部分、つ
まり実際のゲート絶縁膜に隣接する周囲部分及び下部絶
縁膜２２７を指す）と、多結晶シリコンの熱酸化膜から
なるゲート側面絶縁膜２６５と、で周囲を完全に被われ
た、耐熱・耐熱衝撃性の構造を確立している点に注目す
る必要がある。最後に、図４０（ａ１０）および図４２
（ｂ１０）では、コンタクト・アニールが済んだ基板を
高真空に維持されたマグネトロンスパッタリング装置に
速やかに据え付け、基板の上部全面に所望の配線材料、
たとえばＡｌを１μｍ厚に蒸着する。この後、Ａｌ膜を
成膜した基板上面にフォトレジストと塗布し、露光し、
現像して、エッチングのレジストマスクを形成した後、
基板裏面に裏面電極保護用のフォトレジストを塗布し
て、このレジストを十分乾燥させてから、リン酸系のエ
ッチング液を用いてＡｌ膜をパターン化し、配線２３５
と配線２１０を形成する。裏面のレジストはコレクタ電
極２４７がリン酸系のエッチング液に溶出して、消失し
たり変質したりするのを防止する目的で形成されるが、
このおそれがない場合やＡｌ膜をＲＩＥ（ドライ）でエ
ッチングするときには、省略することができる。最後に
レジストマスクとドレイン電極保護に使用した保護レジ
ストを専用ストリッパ液で完全に除去し、基板を十分濯
いでから乾燥させる。こうして、図３８に示した本発明
に係るプレーナ型パワーＩＧＢＴが完成する。本第７の
実施の形態においても、その基本構造が同じことから予
想されるように、前記第４〜第６の実施の形態と同様の
効果が得られる。
９）では、表面保護に使用したレジストを当該レジスト
の専用ストリッパ液で完全に剥離し、基板を十分濯いで
から乾燥させ、直ちに急速加熱処理装置に設置して、高
純度Ａｒ雰囲気で１０００℃、２分間の急速加熱処理
（コンタクト・アニール）を実施する。この熱処理によ
って、エミッタ開口部２４３ａ、２４３ｂ、ゲート電極
結線開口部２６１の接触金属（Ｎｉ膜）４０５はそれぞ
れｎ＋エミッタ層とｐ−ベース層のＳｉＣやｎ＋多結晶
シリコンと合金化し、極めて低抵抗を示すエミッタ電極
２５４ａ、２５４ｂ、ゲート電極接触２５４ｃを形成す
る。同時に、裏面の接触金属（Ｔｉ／Ａｌ膜）４０７は
ｐ＋ＳｉＣ基板２４１裏面と合金化し、極めて低抵抗を
示すコレクタ電極２４７が形成される。このとき、同時
に熱処理を受けるゲート絶縁膜２３０が、多結晶シリコ
ンのゲート電極２３１と、第２のエピタキシャル層素片
２２５と、第２のエピタキシャル層素片２２５の熱酸化
膜（ゲート絶縁膜２３０のうちゲート領域外の部分、つ
まり実際のゲート絶縁膜に隣接する周囲部分及び下部絶
縁膜２２７を指す）と、多結晶シリコンの熱酸化膜から
なるゲート側面絶縁膜２６５と、で周囲を完全に被われ
た、耐熱・耐熱衝撃性の構造を確立している点に注目す
る必要がある。最後に、図４０（ａ１０）および図４２
（ｂ１０）では、コンタクト・アニールが済んだ基板を
高真空に維持されたマグネトロンスパッタリング装置に
速やかに据え付け、基板の上部全面に所望の配線材料、
たとえばＡｌを１μｍ厚に蒸着する。この後、Ａｌ膜を
成膜した基板上面にフォトレジストと塗布し、露光し、
現像して、エッチングのレジストマスクを形成した後、
基板裏面に裏面電極保護用のフォトレジストを塗布し
て、このレジストを十分乾燥させてから、リン酸系のエ
ッチング液を用いてＡｌ膜をパターン化し、配線２３５
と配線２１０を形成する。裏面のレジストはコレクタ電
極２４７がリン酸系のエッチング液に溶出して、消失し
たり変質したりするのを防止する目的で形成されるが、
このおそれがない場合やＡｌ膜をＲＩＥ（ドライ）でエ
ッチングするときには、省略することができる。最後に
レジストマスクとドレイン電極保護に使用した保護レジ
ストを専用ストリッパ液で完全に除去し、基板を十分濯
いでから乾燥させる。こうして、図３８に示した本発明
に係るプレーナ型パワーＩＧＢＴが完成する。本第７の
実施の形態においても、その基本構造が同じことから予
想されるように、前記第４〜第６の実施の形態と同様の
効果が得られる。
【０１９０】（第８の実施の形態）前記第４から第７の
実施の形態で説明したように、ゲート電極側面絶縁膜２
０５および２６５は本発明において極めて重要な役割の
ひとつを演じている。前記各実施の形態ではいずれも、
これを形成するのに、多結晶シリコンのゲート電極を単
に熱酸化する方法を取ってきた。しかし、この方法では
ゲート電極側面ばかりでなく上面も同時に酸化され、結
果として、ゲート電極の厚みが減少することになるの
で、ゲート電極側面絶縁膜２０５および２６５の厚みを
任意に厚くすることができないという制約がある。ゲー
ト電極のドライ・エッチングの際に、ゲート絶縁膜の内
部まで損傷や汚染が起きやすいエッチング装置を使わざ
るを得ない時は、この制約が問題として表面化する。第
８の実施の形態は、このような制約のないゲート電極側
面絶縁膜を提供しようとするものである。ここでは一例
として、図２２に示した第５の実施の形態のＭＯＳキャ
パシタのゲート電極側面絶縁膜２０５を形成する工程を
用いて説明することにするが、これに限ったわけではな
く、図１７、図２９、図３８の各素子のゲート電極側面
絶縁膜２０５や２６５にも同じように適用できること
を、説明を始める前に、断っておく。なお、本第８の実
施の形態で出来るＭＯＳキャパシタの構造は図２２で説
明した構造と全く同じであるから、構造の説明は省略す
る。
実施の形態で説明したように、ゲート電極側面絶縁膜２
０５および２６５は本発明において極めて重要な役割の
ひとつを演じている。前記各実施の形態ではいずれも、
これを形成するのに、多結晶シリコンのゲート電極を単
に熱酸化する方法を取ってきた。しかし、この方法では
ゲート電極側面ばかりでなく上面も同時に酸化され、結
果として、ゲート電極の厚みが減少することになるの
で、ゲート電極側面絶縁膜２０５および２６５の厚みを
任意に厚くすることができないという制約がある。ゲー
ト電極のドライ・エッチングの際に、ゲート絶縁膜の内
部まで損傷や汚染が起きやすいエッチング装置を使わざ
るを得ない時は、この制約が問題として表面化する。第
８の実施の形態は、このような制約のないゲート電極側
面絶縁膜を提供しようとするものである。ここでは一例
として、図２２に示した第５の実施の形態のＭＯＳキャ
パシタのゲート電極側面絶縁膜２０５を形成する工程を
用いて説明することにするが、これに限ったわけではな
く、図１７、図２９、図３８の各素子のゲート電極側面
絶縁膜２０５や２６５にも同じように適用できること
を、説明を始める前に、断っておく。なお、本第８の実
施の形態で出来るＭＯＳキャパシタの構造は図２２で説
明した構造と全く同じであるから、構造の説明は省略す
る。
【０１９１】次に、本発明を適用したＭＯＳキャパシタ
の製造方法を説明する。図４３と図４４は上記図２２の
セルの製造方法の工程を示す断面図である。なお、工程
（ａ）〜（ｄ）の部分は、前記第５の実施の形態の図２
３（ａ）〜図２４（ｄ）で説明した工程と同じであり、
上記の製造工程を実施することにより、フィールド開口
部２１４にゲート絶縁膜２０３と、基板裏面に第２の一
過性の熱酸化膜３０１が形成された基板構造ができあが
る。この状態を図４３（ｄ）に示す。
の製造方法を説明する。図４３と図４４は上記図２２の
セルの製造方法の工程を示す断面図である。なお、工程
（ａ）〜（ｄ）の部分は、前記第５の実施の形態の図２
３（ａ）〜図２４（ｄ）で説明した工程と同じであり、
上記の製造工程を実施することにより、フィールド開口
部２１４にゲート絶縁膜２０３と、基板裏面に第２の一
過性の熱酸化膜３０１が形成された基板構造ができあが
る。この状態を図４３（ｄ）に示す。
【０１９２】次に、図４３（ｅ−１）では、直ちに基板
表裏全面にシラン原料を用いた減圧ＣＶＤ法（成長温度
６００℃〜７００℃）で、厚み３００〜４００ｎｍ多結
晶シリコン膜を成膜した後、塩素酸リン（ＰＯＣｌ３）
と酸素を用いた周知の熱拡散法（処理温度９００℃〜９
５０℃）で多結晶シリコン膜に不純物Ｐを縮退するまで
添加し、導電性を付与する。つづいて、９００℃のドラ
イ酸素雰囲気で熱酸化させて基板の表および裏の多結晶
シリコンの表面に薄い多結晶シリコンの熱酸化膜を成長
させた後、ジクロルシランとアンモニアを原料に用いた
減圧ＣＶＤ法で基板の表裏全面に１５０ｎｍ厚の窒化シ
リコン（Ｓｉ３Ｎ４）膜を成膜する。窒化シリコン膜の
成膜温度は７５０℃〜８００℃である。減圧ＣＶＤ法に
よる窒化シリコンは一般に引っ張り応力が極めて強く、
多結晶シリコン膜に直接形成したのでは、多結晶シリコ
ン膜やその下のゲート絶縁膜に悪影響を与えるおそれれ
がある。そのため、応力緩和層として、このように多結
晶シリコンの熱酸化膜を間に挟むようにする。その後、
基板上面にフォトレジストを塗布し、露光・現像して、
これをマスクとして、Ｃ ２Ｆ６と酸素を用いた反応性イ
オンエッチング（ＲＩＥ）を行い、基板上面側の窒化シ
リコン膜と多結晶シリコン熱酸化膜、多結晶シリコン膜
の不要な部分を取り除き、多結晶シリコンのゲート電極
２０４を形成する。その後、ＲＩＥで使用したレジスト
・マスクを基板から完全に除去する。なお、基板上面の
２０６はゲート電極上面絶縁膜（上記多結晶シリコンの
熱酸化膜）、４０６は上記減圧ＣＶＤ法で形成した一過
性の窒化シリコン膜である。また、基板裏面において
は、３０２は一過性の多結晶シリコン膜、４０７はゲー
ト電極上面絶縁膜２０６と同時に熱酸化で形成された一
過性の多結晶シリコン熱酸化膜、４０８は４０６と同時
に成膜された一過性の窒化シリコン膜である。
表裏全面にシラン原料を用いた減圧ＣＶＤ法（成長温度
６００℃〜７００℃）で、厚み３００〜４００ｎｍ多結
晶シリコン膜を成膜した後、塩素酸リン（ＰＯＣｌ３）
と酸素を用いた周知の熱拡散法（処理温度９００℃〜９
５０℃）で多結晶シリコン膜に不純物Ｐを縮退するまで
添加し、導電性を付与する。つづいて、９００℃のドラ
イ酸素雰囲気で熱酸化させて基板の表および裏の多結晶
シリコンの表面に薄い多結晶シリコンの熱酸化膜を成長
させた後、ジクロルシランとアンモニアを原料に用いた
減圧ＣＶＤ法で基板の表裏全面に１５０ｎｍ厚の窒化シ
リコン（Ｓｉ３Ｎ４）膜を成膜する。窒化シリコン膜の
成膜温度は７５０℃〜８００℃である。減圧ＣＶＤ法に
よる窒化シリコンは一般に引っ張り応力が極めて強く、
多結晶シリコン膜に直接形成したのでは、多結晶シリコ
ン膜やその下のゲート絶縁膜に悪影響を与えるおそれれ
がある。そのため、応力緩和層として、このように多結
晶シリコンの熱酸化膜を間に挟むようにする。その後、
基板上面にフォトレジストを塗布し、露光・現像して、
これをマスクとして、Ｃ ２Ｆ６と酸素を用いた反応性イ
オンエッチング（ＲＩＥ）を行い、基板上面側の窒化シ
リコン膜と多結晶シリコン熱酸化膜、多結晶シリコン膜
の不要な部分を取り除き、多結晶シリコンのゲート電極
２０４を形成する。その後、ＲＩＥで使用したレジスト
・マスクを基板から完全に除去する。なお、基板上面の
２０６はゲート電極上面絶縁膜（上記多結晶シリコンの
熱酸化膜）、４０６は上記減圧ＣＶＤ法で形成した一過
性の窒化シリコン膜である。また、基板裏面において
は、３０２は一過性の多結晶シリコン膜、４０７はゲー
ト電極上面絶縁膜２０６と同時に熱酸化で形成された一
過性の多結晶シリコン熱酸化膜、４０８は４０６と同時
に成膜された一過性の窒化シリコン膜である。
【０１９３】次に、図４３（ｅ−２）では、基板を十分
洗浄し、乾燥させた後、９００℃のドライ酸素雰囲気で
熱酸化させて多結晶シリコンのゲート電極２０４の側面
に所望の厚み（たとえば２００ｎｍ厚）のゲート電極側
面絶縁膜２０５を成長させる。多結晶シリコンが酸素と
化合して酸化物（ＳｉＯ２）となったゲート電極側面絶
縁膜２０５は膨張して、図のように、元のゲート電極２
０４の上面に比べやや上に突起した構造になる。
洗浄し、乾燥させた後、９００℃のドライ酸素雰囲気で
熱酸化させて多結晶シリコンのゲート電極２０４の側面
に所望の厚み（たとえば２００ｎｍ厚）のゲート電極側
面絶縁膜２０５を成長させる。多結晶シリコンが酸素と
化合して酸化物（ＳｉＯ２）となったゲート電極側面絶
縁膜２０５は膨張して、図のように、元のゲート電極２
０４の上面に比べやや上に突起した構造になる。
【０１９４】ゲート電極側面絶縁膜２０５の形成の重要
な目的のひとつは、第４の実施の形態で述べたように、
ゲート電極をドライ・エッチングで形成したときイオン
衝撃や金属汚染で劣化したゲート絶縁膜帯状領域の直上
の多結晶シリコンを非導電性の酸化物（ＳｉＯ２）、つ
まりゲート電極側面絶縁膜２０５に完全に転化させ、劣
化領域にゲート電圧が正味、印加されないゲート電極外
縁構造を確立することである。この目的を達成するため
には、上記劣化したゲート絶縁膜帯状領域上部のゲート
電極をすべて側壁絶縁膜に変換することが必要である。
しかし、第４〜第７の実施の形態の製造工程で説明した
多結晶シリコンのゲート電極を単純に熱酸化する方法で
は、ゲート電極の熱酸化が上面と側面とで同時に進行す
るため、側面絶縁膜の厚みはせいぜい１００ｎｍと制限
があり、上記劣化したゲート絶縁膜帯状領域がこれより
厚い場合（ドライエッチング装置の性質によって決ま
る）には、ゲート電極側面絶縁膜の形成を十分行えない
ことがある。この点、本第８の実施の形態においては、
多結晶シリコンのゲート電極２０４の上面は耐酸化性の
高い一過性の窒化シリコン膜４０６で被覆されているの
で、熱酸化は気相に露出しているゲート電極２０４の側
面だけで起き、ゲート電極２０４の上面が熱酸化される
ことはない。すなわち、本第８の実施の形態では、ゲー
ト電極２０４の上面が熱酸化されることを考慮すること
なく、ゲート電極側面絶縁膜２０５の厚みを任意に設定
できるという特徴を備えている。したがってゲート電極
２０４の厚みを超えるゲート電極側面絶縁膜２０５を成
長させることも可能である。なお、裏面の一過性の多結
晶シリコン膜３０２も、一過性の窒化シリコン膜４０８
で被覆されていることから明らかなように、上記ゲート
電極２０４の上面と同様に熱酸化を免れる。
な目的のひとつは、第４の実施の形態で述べたように、
ゲート電極をドライ・エッチングで形成したときイオン
衝撃や金属汚染で劣化したゲート絶縁膜帯状領域の直上
の多結晶シリコンを非導電性の酸化物（ＳｉＯ２）、つ
まりゲート電極側面絶縁膜２０５に完全に転化させ、劣
化領域にゲート電圧が正味、印加されないゲート電極外
縁構造を確立することである。この目的を達成するため
には、上記劣化したゲート絶縁膜帯状領域上部のゲート
電極をすべて側壁絶縁膜に変換することが必要である。
しかし、第４〜第７の実施の形態の製造工程で説明した
多結晶シリコンのゲート電極を単純に熱酸化する方法で
は、ゲート電極の熱酸化が上面と側面とで同時に進行す
るため、側面絶縁膜の厚みはせいぜい１００ｎｍと制限
があり、上記劣化したゲート絶縁膜帯状領域がこれより
厚い場合（ドライエッチング装置の性質によって決ま
る）には、ゲート電極側面絶縁膜の形成を十分行えない
ことがある。この点、本第８の実施の形態においては、
多結晶シリコンのゲート電極２０４の上面は耐酸化性の
高い一過性の窒化シリコン膜４０６で被覆されているの
で、熱酸化は気相に露出しているゲート電極２０４の側
面だけで起き、ゲート電極２０４の上面が熱酸化される
ことはない。すなわち、本第８の実施の形態では、ゲー
ト電極２０４の上面が熱酸化されることを考慮すること
なく、ゲート電極側面絶縁膜２０５の厚みを任意に設定
できるという特徴を備えている。したがってゲート電極
２０４の厚みを超えるゲート電極側面絶縁膜２０５を成
長させることも可能である。なお、裏面の一過性の多結
晶シリコン膜３０２も、一過性の窒化シリコン膜４０８
で被覆されていることから明らかなように、上記ゲート
電極２０４の上面と同様に熱酸化を免れる。
【０１９５】次に、図４４（ｅ−３）では、基板を緩衝
フッ酸溶液に数秒浸漬し、一過性の窒化シリコン膜４０
６と４０７の表面に、前工程のゲート電極の側面熱酸化
で僅かに形成された窒化シリコン膜の熱酸化膜（非常に
薄いので図４３（ｅ−２）には表示せず）を取り除き、
超純水で十分濯いでから、こんどは熱濃りん酸に浸漬
し、一過性の窒化シリコン膜４０６と４０７を除去し、
その後、超純水で十分濯いでから乾燥する。この後は図
２４（ｆ）〜図２５（ｉ）を用いて説明したのと全く同
様にして工程を進め、ＭＯＳキャパシタが完成する。
フッ酸溶液に数秒浸漬し、一過性の窒化シリコン膜４０
６と４０７の表面に、前工程のゲート電極の側面熱酸化
で僅かに形成された窒化シリコン膜の熱酸化膜（非常に
薄いので図４３（ｅ−２）には表示せず）を取り除き、
超純水で十分濯いでから、こんどは熱濃りん酸に浸漬
し、一過性の窒化シリコン膜４０６と４０７を除去し、
その後、超純水で十分濯いでから乾燥する。この後は図
２４（ｆ）〜図２５（ｉ）を用いて説明したのと全く同
様にして工程を進め、ＭＯＳキャパシタが完成する。
【０１９６】本第８の実施の形態においても、その基本
構造が同じことから予想されるように、前記第４〜第７
の実施の形態と同様の効果が得られる。本第８の実施の
形態で説明したゲート電極側面絶縁膜の形成工程図４３
（ｅ−１）〜図４４（ｅ−３）は、図１７に示したＭＯ
Ｓキャパシタ構造のゲート電極側面絶縁膜や図２９に示
したパワーＭＯＳＦＥＴセル構造のゲート電極側面絶縁
膜、図３８に示したパワーＩＧＢＴセル構造のゲート電
極側面絶縁膜の形成法としても適用できることは、言う
までもない。
構造が同じことから予想されるように、前記第４〜第７
の実施の形態と同様の効果が得られる。本第８の実施の
形態で説明したゲート電極側面絶縁膜の形成工程図４３
（ｅ−１）〜図４４（ｅ−３）は、図１７に示したＭＯ
Ｓキャパシタ構造のゲート電極側面絶縁膜や図２９に示
したパワーＭＯＳＦＥＴセル構造のゲート電極側面絶縁
膜、図３８に示したパワーＩＧＢＴセル構造のゲート電
極側面絶縁膜の形成法としても適用できることは、言う
までもない。
【図１】本発明第１の実施の形態にかかるＭＯＳキャパ
シタの要部断面図。
シタの要部断面図。
【図２】本発明第１の実施の形態にかかるＭＯＳキャパ
シタの製造工程の一部を示す断面図。
シタの製造工程の一部を示す断面図。
【図３】本発明第１の実施の形態にかかるＭＯＳキャパ
シタの製造工程の他の一部を示す断面図。
シタの製造工程の他の一部を示す断面図。
【図４】本発明第１の実施の形態に基づくＭＯＳキャパ
シタの電流−電圧特性図。
シタの電流−電圧特性図。
【図５】本発明第１の実施の形態に基づくＭＯＳキャパ
シタの高周波容量−ＤＣバイアス電圧特性図。
シタの高周波容量−ＤＣバイアス電圧特性図。
【図６】本発明第２の実施の形態にかかるＭＯＳＦＥＴ
の要部断面図。
の要部断面図。
【図７】本発明第２の実施の形態にかかるＭＯＳＦＥＴ
の製造工程の一部を示す断面図。
の製造工程の一部を示す断面図。
【図８】本発明第２の実施の形態にかかるＭＯＳＦＥＴ
の製造工程の他の一部を示す断面図。
の製造工程の他の一部を示す断面図。
【図９】本発明第２の実施の形態にかかるＭＯＳＦＥＴ
の製造工程の他の一部を示す断面図。
の製造工程の他の一部を示す断面図。
【図１０】本発明第２の実施の形態にかかるＭＯＳＦＥ
Ｔの製造工程の他の一部を示す断面図。
Ｔの製造工程の他の一部を示す断面図。
【図１１】本発明第３の実施の形態にかかるＩＧＢＴの
要部断面図。
要部断面図。
【図１２】本発明第３の実施の形態にかかるＩＧＢＴの
製造工程の一部を示す断面図。
製造工程の一部を示す断面図。
【図１３】本発明第３の実施の形態にかかるＩＧＢＴの
製造工程の他の一部を示す断面図。
製造工程の他の一部を示す断面図。
【図１４】従来技術に基づくＭＯＳキャパシタの電流−
電圧特性図。
電圧特性図。
【図１５】従来技術に基づくＭＯＳキャパシタの高周波
容量−ＤＣバイアス電圧特性図。
容量−ＤＣバイアス電圧特性図。
【図１６】従来技術に基づくＭＯＳＦＥＴの要部断面
図。
図。
【図１７】本発明第４の実施の形態にかかるＭＯＳキャ
パシタの要部断面図。
パシタの要部断面図。
【図１８】本発明第４の実施の形態にかかるＭＯＳキャ
パシタの製造工程の一部を示す断面図。
パシタの製造工程の一部を示す断面図。
【図１９】本発明第４の実施の形態にかかるＭＯＳキャ
パシタの製造工程の他の一部を示す断面図。
パシタの製造工程の他の一部を示す断面図。
【図２０】本発明第４の実施の形態に基づくＭＯＳキャ
パシタの電流−電圧特性図。
パシタの電流−電圧特性図。
【図２１】本発明第４の実施の形態に基づくＭＯＳキャ
パシタの高周波容量−ＤＣバイアス電圧特性図。
パシタの高周波容量−ＤＣバイアス電圧特性図。
【図２２】本発明第５の実施の形態に基づくＭＯＳキャ
パシタの要部断面図。
パシタの要部断面図。
【図２３】本発明第５の実施の形態にかかるＭＯＳキャ
パシタの製造工程の一部を示す断面図。
パシタの製造工程の一部を示す断面図。
【図２４】本発明第５の実施の形態にかかるＭＯＳキャ
パシタの製造工程の他の一部を示す断面図。
パシタの製造工程の他の一部を示す断面図。
【図２５】本発明第５の実施の形態にかかるＭＯＳキャ
パシタの製造工程の他の一部を示す断面図。
パシタの製造工程の他の一部を示す断面図。
【図２６】本発明第５の実施の形態に基づくＭＯＳキャ
パシタの電流−電圧特性図。
パシタの電流−電圧特性図。
【図２７】本発明第５の実施の形態に基づくＭＯＳキャ
パシタの高周波容量−ＤＣバイアス電圧特性図。
パシタの高周波容量−ＤＣバイアス電圧特性図。
【図２８】本発明第６の実施の形態に基づくパワーＭＯ
ＳＦＥＴの要部平面図。
ＳＦＥＴの要部平面図。
【図２９】図２８の要部断面図。
【図３０】本発明第６の実施の形態にかかるパワーＭＯ
ＳＦＥＴの製造工程の一部を示す断面図。
ＳＦＥＴの製造工程の一部を示す断面図。
【図３１】本発明第６の実施の形態にかかるパワーＭＯ
ＳＦＥＴの製造工程の他の一部を示す断面図。
ＳＦＥＴの製造工程の他の一部を示す断面図。
【図３２】本発明第６の実施の形態にかかるパワーＭＯ
ＳＦＥＴの製造工程の他の一部を示す断面図。
ＳＦＥＴの製造工程の他の一部を示す断面図。
【図３３】本発明第６の実施の形態にかかるパワーＭＯ
ＳＦＥＴの製造工程の他の一部を示す断面図。
ＳＦＥＴの製造工程の他の一部を示す断面図。
【図３４】本発明第６の実施の形態にかかるパワーＭＯ
ＳＦＥＴの製造工程の他の一部を示す断面図。
ＳＦＥＴの製造工程の他の一部を示す断面図。
【図３５】本発明第６の実施の形態にかかるパワーＭＯ
ＳＦＥＴの製造工程の他の一部を示す断面図。
ＳＦＥＴの製造工程の他の一部を示す断面図。
【図３６】本発明第６の実施の形態にかかるパワーＭＯ
ＳＦＥＴの製造工程の他の一部を示す断面図。
ＳＦＥＴの製造工程の他の一部を示す断面図。
【図３７】本発明第６の実施の形態にかかるパワーＭＯ
ＳＦＥＴの製造工程の他の一部を示す断面図。
ＳＦＥＴの製造工程の他の一部を示す断面図。
【図３８】本発明第７の実施の形態にかかるプレーナ型
パワーＩＧＢＴの要部断面図。
パワーＩＧＢＴの要部断面図。
【図３９】本発明第７の実施の形態にかかるプレーナ型
パワーＩＧＢＴの製造工程の一部を示す断面図。
パワーＩＧＢＴの製造工程の一部を示す断面図。
【図４０】本発明第７の実施の形態にかかるプレーナ型
パワーＩＧＢＴの製造工程の他の一部を示す断面図。
パワーＩＧＢＴの製造工程の他の一部を示す断面図。
【図４１】本発明第７の実施の形態にかかるプレーナ型
パワーＩＧＢＴの製造工程の他の一部を示す断面図。
パワーＩＧＢＴの製造工程の他の一部を示す断面図。
【図４２】本発明第７の実施の形態にかかるプレーナ型
パワーＩＧＢＴの製造工程の他の一部を示す断面図。
パワーＩＧＢＴの製造工程の他の一部を示す断面図。
【図４３】本発明第８の実施の形態にかかるＭＯＳキャ
パシタの製造工程の一部を示す断面図。
パシタの製造工程の一部を示す断面図。
【図４４】本発明第８の実施の形態にかかるＭＯＳキャ
パシタの製造工程の他の一部を示す断面図。
パシタの製造工程の他の一部を示す断面図。
１…ＳｉＣ基板 ２…エピタキ
シャル層 ３…フィールド絶縁膜 ４…下部絶縁
膜 ５…上部絶縁膜 ６…ゲート開
口部 ７…ゲート絶縁膜 ８…ゲート電
極 ９…層間絶縁膜 １０…裏面電極 １１…ゲート電極結線開口部 １２…配線 ２１…ｎ＋型ＳｉＣ基板 ２２…第１
のｎ−エピタキシャル層 ２３ａ、２３ｂ…ｐ−ベース領域 ２４ａ、２
４ｂ…ｎ＋ソース領域 ２５…第２のｎ−エピタキシャル層素片 ２６…フィ
ールド絶縁膜 ２７…下部絶縁膜 ２８…上部絶
縁膜 ２９…ゲート開口部 ３０…ゲート
絶縁膜 ３１…ゲート電極 ３２…層間絶
縁膜 ３３ａ、３３ｂ…ソース開口部 ３４ａ、３４
ｂ…ソース電極 ３６ａ、３６ｂ…凹部 ３７…ドレイ
ン電極 ４１…ｐ＋ＳｉＣ基板 ４３ａ、４
３ｂ…エミッタ開口部 ４４ａ、４４ｂ…エミッタ層 ４７…コレク
タ電極 ５４ａ、５４ｂ…エミッタ電極 ２０１…単結晶炭化珪素基板 ２０２…ｎ−エ
ピタキシャル層 ２０３…ゲート絶縁膜 ２０４…ゲート
電極 ２０５…ゲート電極側面絶縁膜 ２０６…ゲート
電極上面絶縁膜 ２０７…層間絶縁膜 ２０８…裏面電
極
シャル層 ３…フィールド絶縁膜 ４…下部絶縁
膜 ５…上部絶縁膜 ６…ゲート開
口部 ７…ゲート絶縁膜 ８…ゲート電
極 ９…層間絶縁膜 １０…裏面電極 １１…ゲート電極結線開口部 １２…配線 ２１…ｎ＋型ＳｉＣ基板 ２２…第１
のｎ−エピタキシャル層 ２３ａ、２３ｂ…ｐ−ベース領域 ２４ａ、２
４ｂ…ｎ＋ソース領域 ２５…第２のｎ−エピタキシャル層素片 ２６…フィ
ールド絶縁膜 ２７…下部絶縁膜 ２８…上部絶
縁膜 ２９…ゲート開口部 ３０…ゲート
絶縁膜 ３１…ゲート電極 ３２…層間絶
縁膜 ３３ａ、３３ｂ…ソース開口部 ３４ａ、３４
ｂ…ソース電極 ３６ａ、３６ｂ…凹部 ３７…ドレイ
ン電極 ４１…ｐ＋ＳｉＣ基板 ４３ａ、４
３ｂ…エミッタ開口部 ４４ａ、４４ｂ…エミッタ層 ４７…コレク
タ電極 ５４ａ、５４ｂ…エミッタ電極 ２０１…単結晶炭化珪素基板 ２０２…ｎ−エ
ピタキシャル層 ２０３…ゲート絶縁膜 ２０４…ゲート
電極 ２０５…ゲート電極側面絶縁膜 ２０６…ゲート
電極上面絶縁膜 ２０７…層間絶縁膜 ２０８…裏面電
極
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 大串 秀世
茨城県つくば市東１−１−１ 独立行政法
人産業技術総合研究所 つくばセンター内
Claims (31)
- 【請求項１】ゲート絶縁膜を、 前記ゲート絶縁膜と反応しない電極部材と、前記ゲート
絶縁膜と反応しない絶縁膜と、単結晶炭化珪素基板とで
被った後に、加熱処理を行ったことを特徴とする炭化珪
素半導体装置。 - 【請求項２】ゲート絶縁膜を、 前記ゲート絶縁膜と反応しない電極部材と、前記ゲート
絶縁膜と反応しないフィールド絶縁膜と、単結晶炭化珪
素基板とで被った後に、加熱処理を行ったことを特徴と
する炭化珪素半導体装置。 - 【請求項３】単結晶炭化珪素基板と、 前記基板表面に形成されたフィールド絶縁膜と、 前記フィールド絶縁膜に開口したゲート開口部と、 前記ゲート開口部の単結晶炭化珪素基板表面全体に熱酸
化を含む方法で形成された、前記フィールド絶縁膜より
も薄いゲート絶縁膜と、 前記ゲート開口部全体を被覆するように前記ゲート絶縁
膜上に形成された、ゲート電極と、 前記ゲート電極以外の電極で、前記単結晶炭化珪素基板
とコンタクトされ、前記ゲート絶縁膜が前記単結晶炭化
珪素基板と前記フィールド絶縁膜と前記ゲート電極とに
よって全周囲を囲まれた後に、前記ゲート絶縁膜を形成
した熱酸化温度よりも低い温度であって、かつ、単結晶
炭化珪素と金属とのコンタクト・アニールに十分な温度
で加熱処理を施された金属電極と、 を備えたことを特徴とする炭化珪素半導体装置。 - 【請求項４】前記炭化珪素半導体装置は、単結晶炭化珪
素基板と、その一主面に形成された単結晶炭化珪素のエ
ピタキシャル層と、その上に形成されたゲート絶縁膜
と、その周囲に形成されたフィールド絶縁膜と、前記ゲ
ート絶縁膜上に形成されたゲート電極と、それらの上に
形成された層間絶縁膜と、層間絶縁膜に開けた開口部を
介して前記ゲート電極に接続された金属配線と、前記単
結晶炭化珪素基板の裏面に設けられた裏面電極と、を備
えたゲート電極−ゲート絶縁膜−単結晶炭化珪素構造を
有するＭＯＳキャパシタであって、前記ゲート電極以外
の金属電極は前記裏面電極に相当する請求項３に記載の
炭化珪素半導体装置。 - 【請求項５】前記炭化珪素半導体装置は、単結晶炭化珪
素基板と、その一主面に形成された単結晶炭化珪素の第
１のエピタキシャル層と、前記第１のエピタキシャル層
の表層部における所定領域に相互に離間して形成された
二つのベース領域と、前記二つのベース領域の表層部の
所定領域に設けられた二つのソース領域と、前記二つの
ソース領域にそれぞれ接続されたソース電極と、前記二
つのソース領域の間で前記二つのベース領域上および前
記第１のエピタキシャル層上に設けられた第２のエピタ
キシャル層と、前記第２のエピタキシャル層上および前
記二つのソース領域上の所定領域に設けられたゲート絶
縁膜と、その周囲に形成されたフィールド絶縁膜と、前
記ゲート絶縁膜上に設けられたゲート電極と、前記ゲー
ト電極上および前記フィールド絶縁膜上に形成された層
間絶縁膜と、前記層間絶縁膜上を覆い前記ソース電極に
接続された金属配線と、前記単結晶炭化珪素基板の裏面
に設けられたドレイン電極と、を備えたゲート電極−ゲ
ート絶縁膜−単結晶炭化珪素構造を有するＭＯＳＦＥＴ
であって、前記ゲート電極以外の金属電極は前記ソース
電極および前記ドレイン電極に相当する請求項３に記載
の炭化珪素半導体装置。 - 【請求項６】前記炭化珪素半導体装置は、単結晶炭化珪
素基板と、その一主面に形成された単結晶炭化珪素の第
１のエピタキシャル層と、前記第１のエピタキシャル層
の表層部における所定領域に相互に離間して形成された
二つのベース領域と、前記二つのベース領域の表層部の
所定領域に設けられた二つのエミッタ領域と、前記二つ
のエミッタ領域にそれぞれ接続されたエミッタ電極と、
前記二つのエミッタ領域の間で前記二つのベース領域上
および前記第１のエピタキシャル層上に設けられた第２
のエピタキシャル層と、前記第２のエピタキシャル層上
および前記二つのエミッタ領域上の所定領域に設けられ
たゲート絶縁膜と、その周囲に形成されたフィールド絶
縁膜と、前記ゲート絶縁膜上に設けられたゲート電極
と、前記ゲート電極上および前記フィールド絶縁膜上に
形成された層間絶縁膜と、前記層間絶縁膜上を覆い前記
エミッタ電極に接続された金属配線と、前記単結晶炭化
珪素基板の裏面に設けられたコレクタ電極と、を備えた
ゲート電極−ゲート絶縁膜−単結晶炭化珪素構造を有す
るＩＧＢＴであって、前記ゲート電極以外の金属電極は
前記エミッタ電極および前記コレクタ電極に相当する請
求項３に記載の炭化珪素半導体装置。 - 【請求項７】前記ゲート電極は、多結晶シリコンまたは
多結晶シリコンをシリサイド化させたシリサイドからな
ることを特徴とする請求項１乃至請求項６の何れかに記
載の炭化珪素半導体装置。 - 【請求項８】前記フィールド絶縁膜は、前記単結晶炭化
珪素基板の熱酸化膜として形成した下部絶縁膜と、熱酸
化以外の方法で形成した、前記下部絶縁膜よりも厚い上
部絶縁膜との積層で構成されたことを特徴とする請求項
３乃至請求項６の何れかに記載の炭化珪素半導体装置。 - 【請求項９】前記金属配線は、前記加熱処理が行われた
後に形成されたことを特徴とする請求項４乃至請求項６
の何れかに記載の炭化珪素半導体装置。 - 【請求項１０】前記加熱処理は、数分以内に９００℃以
上に加熱する急速高温加熱処理であることを特徴とする
請求項１乃至請求項３の何れかに記載の炭化珪素半導体
装置。 - 【請求項１１】前記加熱処理は、金属電極を単結晶炭化
珪素へ接続するためのコンタクト・アニール処理である
ことを特徴とする請求項１０に記載の炭化珪素半導体装
置。 - 【請求項１２】単結晶炭化珪素基板表面にフィールド絶
縁膜を形成する工程と、 前記フィールド絶縁膜にゲート開口部を形成する工程
と、 少なくとも前記単結晶炭化珪素基板の熱酸化を含む方法
で前記ゲート開口部の単結晶炭化珪素基板表面全体に、
前記フィールド絶縁膜よりも薄いゲート絶縁膜を形成す
る工程と、 前記ゲート開口部全体を被覆するように前記ゲート絶縁
膜上にゲート電極を形成する工程と、 前記ゲート電極以外の電極で、前記単結晶炭化珪素基板
とコンタクトされる金属電極を形成する工程と、 前記全工程の終了後に、前記ゲート絶縁膜を形成した熱
酸化温度よりも低い温度であって、かつ、単結晶炭化珪
素と金属とのコンタクト・アニールに十分な温度で加熱
処理を行う工程と、 を備えたことを特徴とする炭化珪素半導体装置の製造方
法。 - 【請求項１３】前記ゲート絶縁膜が形成される以前の段
階において、前記単結晶炭化珪素基板表層の汚染層およ
び結晶欠陥層を除去する工程を有することを請求項１２
に記載の炭化珪素半導体装置の製造方法。 - 【請求項１４】前記ゲート絶縁膜を形成する工程の直前
に、フッ酸処理を含まない酸処理洗浄と、これに連続し
て緩衝フッ酸溶液または希フッ酸に５〜１０秒間浸漬す
る酸処理を行う前処理工程を備えたことを特徴とする請
求項１２または請求項１３に記載の炭化珪素半導体装置
の製造方法。 - 【請求項１５】前記加熱処理は、数分以内に９００℃以
上に加熱する急速高温加熱処理であり、かつ、前記ゲー
ト絶縁膜を形成した熱酸化温度を越えない温度で行うこ
とを特徴とする請求項１２乃至請求項１４の何れかに記
載の炭化珪素半導体装置の製造方法。 - 【請求項１６】前記加熱処理は、金属電極を前記単結晶
炭化珪素基板へ接続するためのコンタクト・アニール処
理であることを特徴とする請求項１２乃至請求項１５の
何れかに記載の炭化珪素半導体装置の製造方法。 - 【請求項１７】前記加熱処理は、前記フィールド絶縁
膜、前記ゲート絶縁膜および前記ゲート電極の形成後で
あって、かつ、前記ゲート電極およびその他の電極を外
部へ接続するための金属配線を形成する前に、行われる
ことを特徴とする請求項１２乃至請求項１６の何れかに
記載の炭化珪素半導体装置の製造方法。 - 【請求項１８】ホモエピタキシャル成長層を有する単結
晶炭化珪素基板表面を酸処理で洗浄する工程と、 洗浄した前記単結晶炭化珪素基板の表面を一旦熱酸化
し、直後に、熱酸化膜をフッ酸系エッチァントで除去す
るいわゆる犠牲酸化工程と、 犠牲酸化工程で形成した清浄・低欠陥表面に熱酸化およ
びその他の方法を用いてフィールド絶縁膜を形成する工
程と、 フォトリソグラフィと弗酸系エッチァントを用いて前記
フィールド絶縁膜に所定のゲート開口部を形成する工程
と、 前工程で使用したフォトレジストの溶解液で汚染した基
板表面を酸処理で清浄化表面に回復する工程と、 前記ゲート開口部に熱酸化によってゲート絶縁膜を形成
する工程と、 前記ゲート絶縁膜を形成した基板全面に導電性不純物を
添加した多結晶シリコン膜を成膜する工程と、 フォトリソグラフィで前記多結晶シリコン膜を所定のパ
ターンにエッチングしてゲート電極とする工程と、 前工程で使用したエッチングマスクを除き、基板表面を
酸処理で清浄にする工程と、 清浄になった基板表面全面に層間絶縁膜を形成する工程
と、 酸処理および超純水洗浄によって清浄面を露出させた前
記単結晶炭化珪素基板の裏面に裏面電極材料を蒸着する
工程と、 前記ゲート絶縁膜を形成した熱酸化温度よりも低い温度
であって、かつ、単結晶炭化珪素と金属とのコンタクト
・アニールに十分な温度で加熱処理し、裏面電極のコン
タクト・アニールを行う工程と、 前記層間絶縁膜の所定の位置にゲート電極に貫通するゲ
ート電極開口部を開口する工程と、 前記ゲート電極開口部を開口した層間絶縁膜上部に、前
記ゲート電極開口部を介して前記ゲート電極と結線する
金属配線を形成する工程と、 を備え、前記裏面電極のコンタクト・アニールを行う工
程は、前記フィールド絶縁膜、前記ゲート絶縁膜および
前記ゲート電極を形成する工程の後であって、かつ、前
記金属配線を形成する工程の前に行われることを特徴と
する炭化珪素半導体装置の製造方法。 - 【請求項１９】ゲート絶縁膜を、 前記ゲート絶縁膜と反応しないゲート電極と、前記ゲー
ト電極部材の一部を熱酸化して形成した絶縁膜と、単結
晶炭化珪素基板と、前記単結晶炭化珪素基板を熱酸化し
て形成した絶縁膜とで被った後に、加熱処理を行ったこ
とを特徴とする炭化珪素半導体装置。 - 【請求項２０】単結晶炭化珪素基板と、 前記単結晶炭化珪素基板表面に熱酸化を含む方法で形成
した絶縁膜と、 前記絶縁膜のうちゲート絶縁膜となる部分の上に形成し
たゲート電極と、 前記ゲート電極部材の一部を熱酸化して形成したゲート
電極側面絶縁膜と、 前記ゲート電極以外の電極で、前記単結晶炭化珪素基板
とコンタクトされ、前記ゲート絶縁膜が前記単結晶炭化
珪素基板と前記単結晶炭化珪素基板上に形成した絶縁膜
と前記ゲート電極と前記ゲート電極側面絶縁膜とによっ
て全周囲を囲まれた後に、前記ゲート絶縁膜を形成した
熱酸化温度よりも低い温度であって、かつ、単結晶炭化
珪素と金属とのコンタクト・アニールに十分な温度で加
熱処理を施した金属電極と、 を備えたことを特徴とする炭化珪素半導体装置。 - 【請求項２１】前記炭化珪素半導体装置は、単結晶炭化
珪素基板と、その一主面に形成した単結晶炭化珪素のエ
ピタキシャル層と、その上面に形成した絶縁膜と、前記
絶縁膜のうちゲート絶縁膜となる部分の上に形成したゲ
ート電極と、前記ゲート電極部材の一部を熱酸化して形
成したゲート電極側面絶縁膜と、それらの上に形成した
層間絶縁膜と、前記層間絶縁膜に開けた開口部を介して
前記ゲート電極に接続した金属配線と、前記単結晶炭化
珪素基板の裏面に設けた裏面電極と、を備えたゲート電
極−ゲート絶縁膜−単結晶炭化珪素構造を有するＭＯＳ
キャパシタであって、前記ゲート電極以外の金属電極は
前記裏面電極に相当する請求項２０に記載の炭化珪素半
導体装置。 - 【請求項２２】前記炭化珪素半導体装置は、単結晶炭化
珪素基板と、その一主面に形成した単結晶炭化珪素の第
１のエピタキシャル層と、前記第１のエピタキシャル層
の表層部における所定領域に相互に離間して形成した二
つのベース領域と、前記二つのベース領域の表層部の所
定領域に設けた二つのソース領域と、前記二つのソース
領域にそれぞれ接続したソース電極と、前記二つのソー
ス領域の間で前記二つのベース領域上および前記第１の
エピタキシャル層上に設けた第２のエピタキシャル層
と、前記第２のエピタキシャル層上および前記二つのソ
ース領域上の所定領域に設けたゲート絶縁膜と、前記ゲ
ート絶縁膜上に設けたゲート電極と、前記ゲート電極部
材の一部を熱酸化して形成したゲート電極側面絶縁膜
と、それらの上に形成した層間絶縁膜と、前記層間絶縁
膜上を覆い前記ソース電極に接続した金属配線と、前記
単結晶炭化珪素基板の裏面に設けたドレイン電極と、を
備えたゲート電極−ゲート絶縁膜−単結晶炭化珪素構造
を有するＭＯＳＦＥＴであって、前記ゲート電極以外の
金属電極は前記ソース電極および前記ドレイン電極に相
当する請求項２０に記載の炭化珪素半導体装置。 - 【請求項２３】前記炭化珪素半導体装置は、単結晶炭化
珪素基板と、その一主面に形成された単結晶炭化珪素の
第１のエピタキシャル層と、前記第１のエピタキシャル
層の表層部における所定領域に相互に離間して形成され
た二つのベース領域と、前記二つのベース領域の表層部
の所定領域に設けられた二つのエミッタ領域と、前記二
つのエミッタ領域にそれぞれ接続されたエミッタ電極
と、前記二つのエミッタ領域の間で前記二つのベース領
域上および前記第１のエピタキシャル層上に設けられた
第２のエピタキシャル層と、前記第２のエピタキシャル
層上および前記二つのエミッタ領域上の所定領域に設け
られたゲート絶縁膜と、前記ゲート絶縁膜上に設けられ
たゲート電極と、前記ゲート電極部材の一部を熱酸化し
て形成したゲート電極側面絶縁膜と、それらの上に形成
した層間絶縁膜と、前記層間絶縁膜上を覆い前記エミッ
タ電極に接続された金属配線と、前記単結晶炭化珪素基
板の裏面に設けられたコレクタ電極と、を備えたゲート
電極−ゲート絶縁膜−単結晶炭化珪素構造を有するＩＧ
ＢＴであって、前記ゲート電極以外の金属電極は前記エ
ミッタ電極および前記コレクタ電極に相当する請求項２
０に記載の炭化珪素半導体装置。 - 【請求項２４】単結晶炭化珪素基板表面を所定温度で熱
酸化して絶縁膜を形成する工程と、 前記絶縁膜のうちゲート絶縁膜となる領域上にゲート電
極を形成する工程と、 前記ゲート電極部材を熱酸化して、その側面にゲート電
極側面絶縁膜を形成する工程と、 前記ゲート電極と前記絶縁膜の上に層間絶縁膜を形成す
る工程と、 前記単結晶炭化珪素基板の裏面に金属電極材料を付着さ
せる工程と、 前記ゲート絶縁膜が、前記単結晶炭化珪素基板と前記単
結晶炭化珪素基板上に形成した絶縁膜と前記ゲート電極
と前記ゲート電極側面絶縁膜とによって全周囲を囲まれ
た後に、前記単結晶炭化珪素基板表面を熱酸化した所定
温度よりも低い温度であって、かつ、単結晶炭化珪素と
金属とのコンタクト・アニールに十分な温度で加熱処理
を行って裏面電極を形成する工程と、 を備えたことを特徴とする炭化珪素半導体装置の製造方
法。 - 【請求項２５】単結晶炭化珪素基板表面を所定温度で熱
酸化して絶縁膜を形成する工程と、 前記絶縁膜のうちゲート絶縁膜となる領域上にゲート電
極を形成する工程と、 前記ゲート電極上面に一過性の窒化シリコン膜を形成す
る工程と、 前記ゲート電極部材を熱酸化して、その側面にゲート電
極側面絶縁膜を形成する工程と、 前記一過性の窒化シリコン膜を除去する工程と、 前記ゲート電極と前記絶縁膜の上に層間絶縁膜を形成す
る工程と、 前記単結晶炭化珪素基板の裏面に金属電極材料を付着さ
せる工程と、 前記ゲート絶縁膜が、前記単結晶炭化珪素基板と前記単
結晶炭化珪素基板上に形成した絶縁膜と前記ゲート電極
と前記ゲート電極側面絶縁膜とによって全周囲を囲まれ
た後に、前記単結晶炭化珪素基板表面を熱酸化した所定
温度よりも低い温度であって、かつ、単結晶炭化珪素と
金属とのコンタクト・アニールに十分な温度で加熱処理
を行って裏面電極を形成する工程と、 を備えたことを特徴とする炭化珪素半導体装置の製造方
法。 - 【請求項２６】単結晶炭化珪素基板と、 前記単結晶炭化珪素基板表面に熱酸化を含む方法で形成
したフィールド絶縁膜と、 前記フィールド絶縁膜に開けた開口部の前記単結晶炭化
珪素基板表面に形成され、かつ、形成時もしくは形成後
に熱処理された絶縁膜と、 前記絶縁膜のうちゲート絶縁膜となる部分の上に形成し
たゲート電極と、 前記ゲート電極部材の一部を熱酸化して形成したゲート
電極側面絶縁膜と、 前記ゲート電極以外の電極で、前記単結晶炭化珪素基板
とコンタクトされ、前記ゲート絶縁膜が前記単結晶炭化
珪素基板と前記フィールド絶縁膜と前記熱処理された絶
縁膜と前記ゲート電極と前記ゲート電極側面絶縁膜とに
よって全周囲を囲まれた後に、前記絶縁膜の熱処理温度
よりも低い温度であって、かつ、単結晶炭化珪素と金属
とのコンタクト・アニールに十分な温度で加熱処理を施
した金属電極と、 を備えたことを特徴とする炭化珪素半導体装置。 - 【請求項２７】前記炭化珪素半導体装置は、単結晶炭化
珪素基板と、その一主面に形成した単結晶炭化珪素のエ
ピタキシャル層と、その上面に形成したフィールド絶縁
膜と、前記フィールド絶縁膜に開けた開口部の前記単結
晶炭化珪素基板表面に形成され、かつ、形成時もしくは
形成後に熱処理された絶縁膜と、前記絶縁膜のうちゲー
ト絶縁膜となる部分の上に形成したゲート電極と、前記
ゲート電極部材の一部を熱酸化して形成したゲート電極
側面絶縁膜と、それらの上に形成した層間絶縁膜と、前
記層間絶縁膜に開けた開口部を介して前記ゲート電極に
接続した金属配線と、前記単結晶炭化珪素基板の裏面に
設けた裏面電極と、を備えたゲート電極−ゲート絶縁膜
−単結晶炭化珪素構造を有するＭＯＳキャパシタであっ
て、前記ゲート電極以外の金属電極は前記裏面電極に相
当する請求項２６に記載の炭化珪素半導体装置。 - 【請求項２８】前記炭化珪素半導体装置は、単結晶炭化
珪素基板と、その一主面に形成した単結晶炭化珪素の第
１のエピタキシャル層と、前記第１のエピタキシャル層
の表層部における所定領域に相互に離間して形成した二
つのベース領域と、前記二つのベース領域の表層部の所
定領域に設けた二つのソース領域と、前記二つのソース
領域にそれぞれ接続したソース電極と、前記二つのソー
ス領域の間で前記二つのベース領域上および前記第１の
エピタキシャル層上に設けた第２のエピタキシャル層
と、前記第２のエピタキシャル層上および前記二つのソ
ース領域上の所定領域に設けたゲート絶縁膜と、前記ゲ
ート絶縁膜上に設けたゲート電極と、前記ゲート電極部
材の一部を熱酸化して形成したゲート電極側面絶縁膜
と、それらの上に形成した層間絶縁膜と、前記層間絶縁
膜上を覆い前記ソース電極に接続した金属配線と、前記
単結晶炭化珪素基板の裏面に設けたドレイン電極と、を
備え、かつ、前記第１のエピタキシャル層の表層部に形
成したベース領域と、前記ベース領域上に形成したフィ
ールド絶縁膜と、前記フィールド絶縁膜上に形成した前
記ゲート電極の延長部と、前記延長部に接続した外部へ
の引出部とを有するゲート電極取り出し部分を備えたゲ
ート電極−ゲート絶縁膜−単結晶炭化珪素構造を有する
ＭＯＳＦＥＴであって、前記ゲート電極以外の金属電極
は前記ソース電極および前記ドレイン電極に相当する請
求項２６に記載の炭化珪素半導体装置。 - 【請求項２９】前記炭化珪素半導体装置は、単結晶炭化
珪素基板と、その一主面に形成された単結晶炭化珪素の
第１のエピタキシャル層と、前記第１のエピタキシャル
層の表層部における所定領域に相互に離間して形成され
た二つのベース領域と、前記二つのベース領域の表層部
の所定領域に設けられた二つのエミッタ領域と、前記二
つのエミッタ領域にそれぞれ接続されたエミッタ電極
と、前記二つのエミッタ領域の間で前記二つのベース領
域上および前記第１のエピタキシャル層上に設けられた
第２のエピタキシャル層と、前記第２のエピタキシャル
層上および前記二つのエミッタ領域上の所定領域に設け
られたゲート絶縁膜と、前記ゲート絶縁膜上に設けられ
たゲート電極と、前記ゲート電極部材の一部を熱酸化し
て形成したゲート電極側面絶縁膜と、それらの上に形成
した層間絶縁膜と、前記層間絶縁膜上を覆い前記エミッ
タ電極に接続された金属配線と、前記単結晶炭化珪素基
板の裏面に設けられたコレクタ電極と、を備え、かつ、
前記第１のエピタキシャル層の表層部に形成したベース
領域と、前記ベース領域上に形成したフィールド絶縁膜
と、前記フィールド絶縁膜上に形成した前記ゲート電極
の延長部と、前記延長部に接続した外部への引出部とを
有するゲート電極取り出し部分を備えたゲート電極−ゲ
ート絶縁膜−単結晶炭化珪素構造を有するＩＧＢＴであ
って、前記ゲート電極以外の金属電極は前記エミッタ電
極および前記コレクタ電極に相当する請求項２６に記載
の炭化珪素半導体装置。 - 【請求項３０】単結晶炭化珪素基板表面を熱酸化して下
部絶縁膜を形成する工程と、 前記下部絶縁膜の上に上部絶縁膜を形成する工程と、 前記下部絶縁膜と前記上部絶縁膜からなるフィールド絶
縁膜の所定領域に前記単結晶炭化珪素基板表面まで達す
る開口部を形成する工程と、 前記開口部の単結晶炭化珪素基板表面を所定温度で熱酸
化して絶縁膜を形成する工程と、 前記絶縁膜上のうちゲート絶縁膜となる部分の上にゲー
ト電極を形成する工程と、 前記ゲート電極部材を熱酸化して、その側面にゲート電
極側面絶縁膜を形成する工程と、 前記絶縁膜のうち前記ゲート電極の下にない部分と前記
ゲート電極と前記上部絶縁膜との上に層間絶縁膜を形成
する工程と、 前記単結晶炭化珪素基板の裏面に金属電極材料を付着さ
せる工程と、 前記ゲート絶縁膜が、前記単結晶炭化珪素基板と前記フ
ィールド絶縁膜と前記ゲート電極と前記ゲート電極側面
絶縁膜と前記絶縁膜のうちゲート絶縁膜でない部分とに
よって全周囲を囲まれた後に、前記絶縁膜を形成した際
の所定温度よりも低い温度であって、かつ、単結晶炭化
珪素と金属とのコンタクト・アニールに十分な温度で加
熱処理を行って裏面電極を形成する工程と、 を備えたことを特徴とする炭化珪素半導体装置の製造方
法。 - 【請求項３１】単結晶炭化珪素基板表面を熱酸化して下
部絶縁膜を形成する工程と、 前記下部絶縁膜の上に上部絶縁膜を形成する工程と、 前記下部絶縁膜と前記上部絶縁膜からなるフィールド絶
縁膜の所定領域に前記単結晶炭化珪素基板表面まで達す
る開口部を形成する工程と、 前記開口部の単結晶炭化珪素基板表面を所定温度で熱酸
化して絶縁膜を形成する工程と、 前記絶縁膜上のうちゲート絶縁膜となる部分の上にゲー
ト電極を形成する工程と、 前記ゲート電極上面に一過性の窒化シリコン膜を形成す
る工程と、 前記ゲート電極部材を熱酸化して、その側面にゲート電
極側面絶縁膜を形成する工程と、 前記一過性の窒化シリコン膜を除去する工程と、 前記絶縁膜のうち前記ゲート電極の下にない部分と前記
ゲート電極と前記上部絶縁膜との上に層間絶縁膜を形成
する工程と、 前記単結晶炭化珪素基板の裏面に金属電極材料を付着さ
せる工程と、 前記ゲート絶縁膜が、前記単結晶炭化珪素基板と前記フ
ィールド絶縁膜と前記ゲート電極と前記ゲート電極側面
絶縁膜と前記絶縁膜のうちゲート絶縁膜でない部分とに
よって全周囲を囲まれた後に、前記絶縁膜を形成した際
の所定温度よりも低い温度であって、かつ、単結晶炭化
珪素と金属とのコンタクト・アニールに十分な温度で加
熱処理を行って裏面電極を形成する工程と、 を備えたことを特徴とする炭化珪素半導体装置の製造方
法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002122215A JP3559971B2 (ja) | 2001-12-11 | 2002-04-24 | 炭化珪素半導体装置およびその製造方法 |
| US10/307,363 US6833562B2 (en) | 2001-12-11 | 2002-12-02 | Silicon carbide semiconductor device and its manufacturing method |
| DE10257902.4A DE10257902B4 (de) | 2001-12-11 | 2002-12-11 | Siliziumkarbid-Halbleiterbauteil und sein Herstellverfahren |
| US11/003,599 US7535025B2 (en) | 2001-12-11 | 2004-12-06 | Structure and manufacturing method for a silicon carbide semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001377397 | 2001-12-11 | ||
| JP2001-377397 | 2001-12-11 | ||
| JP2002122215A JP3559971B2 (ja) | 2001-12-11 | 2002-04-24 | 炭化珪素半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003243654A true JP2003243654A (ja) | 2003-08-29 |
| JP3559971B2 JP3559971B2 (ja) | 2004-09-02 |
Family
ID=26624993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002122215A Expired - Lifetime JP3559971B2 (ja) | 2001-12-11 | 2002-04-24 | 炭化珪素半導体装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6833562B2 (ja) |
| JP (1) | JP3559971B2 (ja) |
| DE (1) | DE10257902B4 (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7078329B2 (en) * | 2003-04-23 | 2006-07-18 | Denso Corporation | Method of manufacturing silicon carbide semiconductor device |
| JP2007027630A (ja) * | 2005-07-21 | 2007-02-01 | Kansai Electric Power Co Inc:The | バイポーラ型半導体装置およびその製造方法 |
| WO2007049413A1 (ja) * | 2005-10-28 | 2007-05-03 | National Institute Of Advanced Industrial Science And Technology | 半導体製造装置及び半導体装置 |
| JP2007141950A (ja) * | 2005-11-15 | 2007-06-07 | Nissan Motor Co Ltd | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 |
| JP2007201155A (ja) * | 2006-01-26 | 2007-08-09 | Nissan Motor Co Ltd | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 |
| JP2008192691A (ja) * | 2007-02-01 | 2008-08-21 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| JP2008235331A (ja) * | 2007-03-16 | 2008-10-02 | Nissan Motor Co Ltd | 炭化珪素半導体装置及びその製造方法 |
| JP2009253072A (ja) * | 2008-04-08 | 2009-10-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2010278463A (ja) * | 2010-07-30 | 2010-12-09 | Nissan Motor Co Ltd | 炭化珪素半導体装置の製造方法 |
| JP2012142598A (ja) * | 2012-03-21 | 2012-07-26 | Nissan Motor Co Ltd | 炭化珪素半導体装置の製造方法 |
| US8237172B2 (en) | 2007-10-24 | 2012-08-07 | Panasonic Corporation | Semiconductor device having a silicon carbide substrate with an ohmic electrode layer in which a reaction layer is arranged in contact with the silicon carbide substrate |
| US8716087B2 (en) | 2005-08-29 | 2014-05-06 | Nissan Motor Co., Ltd. | Silicon carbide semiconductor device and method for producing the same |
| US8723259B2 (en) | 2009-02-24 | 2014-05-13 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device |
| JP2015070100A (ja) * | 2013-09-27 | 2015-04-13 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法 |
| US9978598B2 (en) | 2016-03-16 | 2018-05-22 | Fuji Electric Co., Ltd. | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device |
| US10490625B2 (en) | 2017-05-31 | 2019-11-26 | Fuji Electric Co., Ltd. | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device |
Families Citing this family (69)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4252539B2 (ja) * | 2003-03-03 | 2009-04-08 | 富士通マイクロエレクトロニクス株式会社 | Ｍｏｓ型可変容量素子 |
| KR100566300B1 (ko) * | 2003-06-25 | 2006-03-30 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 하부전극 형성 방법 |
| DE10342295B4 (de) * | 2003-09-12 | 2012-02-02 | Infineon Technologies Ag | Anordnung eines elektrischen Bauelements mit einer elektrischen Isolationsfolie auf einem Substrat und Verfahren zum Herstellen der Anordnung |
| JP4237086B2 (ja) * | 2004-03-22 | 2009-03-11 | 関西電力株式会社 | 電圧制御型半導体装置 |
| DE102005039564B4 (de) * | 2004-09-02 | 2011-03-31 | Fuji Electric Systems Co., Ltd. | Verfahren zum Herstellen eines Halbleiterbauteils |
| DE102005040624A1 (de) | 2004-09-02 | 2006-03-09 | Fuji Electric Holdings Co., Ltd., Kawasaki | Halbleiterbauteil und Verfahren zu seiner Herstellung |
| US7569900B2 (en) * | 2004-11-16 | 2009-08-04 | Kabushiki Kaisha Toshiba | Silicon carbide high breakdown voltage semiconductor device |
| JP2006253311A (ja) * | 2005-03-09 | 2006-09-21 | Toshiba Corp | 半導体装置及びその製造方法 |
| US8432012B2 (en) | 2006-08-01 | 2013-04-30 | Cree, Inc. | Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same |
| US7728402B2 (en) * | 2006-08-01 | 2010-06-01 | Cree, Inc. | Semiconductor devices including schottky diodes with controlled breakdown |
| KR101529331B1 (ko) * | 2006-08-17 | 2015-06-16 | 크리 인코포레이티드 | 고전력 절연 게이트 바이폴라 트랜지스터 |
| US8835987B2 (en) | 2007-02-27 | 2014-09-16 | Cree, Inc. | Insulated gate bipolar transistors including current suppressing layers |
| JP4539684B2 (ja) * | 2007-06-21 | 2010-09-08 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
| DE102007046846A1 (de) * | 2007-09-29 | 2009-04-09 | Advanced Micro Devices, Inc., Sunnyvale | Seitenwandschutzschicht |
| US8232558B2 (en) | 2008-05-21 | 2012-07-31 | Cree, Inc. | Junction barrier Schottky diodes with current surge capability |
| US8796809B2 (en) * | 2008-09-08 | 2014-08-05 | Cree, Inc. | Varactor diode with doped voltage blocking layer |
| US8294507B2 (en) | 2009-05-08 | 2012-10-23 | Cree, Inc. | Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits |
| EP2432002A4 (en) * | 2009-05-11 | 2012-11-21 | Sumitomo Electric Industries | SILICON CARBIDE SUBSTRATE AND SEMICONDUCTOR ELEMENT |
| US8193848B2 (en) | 2009-06-02 | 2012-06-05 | Cree, Inc. | Power switching devices having controllable surge current capabilities |
| US9908817B2 (en) * | 2009-06-02 | 2018-03-06 | Uchicago Argonne, Llc | Multilayer capacitors, method for making multilayer capacitors |
| US8629509B2 (en) | 2009-06-02 | 2014-01-14 | Cree, Inc. | High voltage insulated gate bipolar transistors with minority carrier diverter |
| US8541787B2 (en) | 2009-07-15 | 2013-09-24 | Cree, Inc. | High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability |
| US8513090B2 (en) * | 2009-07-16 | 2013-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate, and semiconductor device |
| US8354690B2 (en) | 2009-08-31 | 2013-01-15 | Cree, Inc. | Solid-state pinch off thyristor circuits |
| WO2011027523A1 (ja) * | 2009-09-03 | 2011-03-10 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| JP5581642B2 (ja) * | 2009-10-05 | 2014-09-03 | 住友電気工業株式会社 | 半導体装置の製造方法 |
| US9117739B2 (en) | 2010-03-08 | 2015-08-25 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
| JP5616665B2 (ja) * | 2010-03-30 | 2014-10-29 | ローム株式会社 | 半導体装置 |
| US8415671B2 (en) | 2010-04-16 | 2013-04-09 | Cree, Inc. | Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices |
| CN101882575B (zh) * | 2010-06-24 | 2011-11-16 | 中国电子科技集团公司第十三研究所 | 防止金属横向扩展的SiC基体上制备欧姆接触的方法 |
| US8436367B1 (en) | 2010-08-02 | 2013-05-07 | Microsemi Corporation | SiC power vertical DMOS with increased safe operating area |
| US8674439B2 (en) | 2010-08-02 | 2014-03-18 | Microsemi Corporation | Low loss SiC MOSFET |
| JP2012064873A (ja) | 2010-09-17 | 2012-03-29 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| JP5728954B2 (ja) * | 2011-01-13 | 2015-06-03 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| US10367089B2 (en) | 2011-03-28 | 2019-07-30 | General Electric Company | Semiconductor device and method for reduced bias threshold instability |
| US8498094B2 (en) * | 2011-05-05 | 2013-07-30 | Eta Semiconductor Inc. | Semiconductor variable capacitor |
| US8803288B1 (en) * | 2011-05-05 | 2014-08-12 | Eta Semiconductor Inc. | Analog transcap device |
| US9401436B2 (en) | 2011-05-05 | 2016-07-26 | Qualcomm Incorporated | Multiple control transcap variable capacitor |
| US9029945B2 (en) | 2011-05-06 | 2015-05-12 | Cree, Inc. | Field effect transistor devices with low source resistance |
| US9142662B2 (en) | 2011-05-06 | 2015-09-22 | Cree, Inc. | Field effect transistor devices with low source resistance |
| JP5704003B2 (ja) * | 2011-07-15 | 2015-04-22 | 住友電気工業株式会社 | 半導体装置の製造方法 |
| US8618582B2 (en) | 2011-09-11 | 2013-12-31 | Cree, Inc. | Edge termination structure employing recesses for edge termination elements |
| CN103918079B (zh) | 2011-09-11 | 2017-10-31 | 科锐 | 包括具有改进布局的晶体管的高电流密度功率模块 |
| US9640617B2 (en) | 2011-09-11 | 2017-05-02 | Cree, Inc. | High performance power module |
| US8664665B2 (en) | 2011-09-11 | 2014-03-04 | Cree, Inc. | Schottky diode employing recesses for elements of junction barrier array |
| US8680587B2 (en) | 2011-09-11 | 2014-03-25 | Cree, Inc. | Schottky diode |
| US9373617B2 (en) | 2011-09-11 | 2016-06-21 | Cree, Inc. | High current, low switching loss SiC power module |
| JP2013122982A (ja) | 2011-12-12 | 2013-06-20 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
| JP5811829B2 (ja) * | 2011-12-22 | 2015-11-11 | 住友電気工業株式会社 | 半導体装置の製造方法 |
| JP6032831B2 (ja) * | 2012-03-07 | 2016-11-30 | 国立研究開発法人産業技術総合研究所 | ＳｉＣ半導体装置及びその製造方法 |
| WO2013140473A1 (ja) * | 2012-03-23 | 2013-09-26 | パナソニック株式会社 | 半導体素子 |
| JP5809596B2 (ja) | 2012-05-07 | 2015-11-11 | 住友電気工業株式会社 | 半導体装置およびその製造方法 |
| JP6065303B2 (ja) | 2012-06-15 | 2017-01-25 | ローム株式会社 | スイッチングデバイス |
| CN103578980A (zh) * | 2012-07-19 | 2014-02-12 | 无锡华润上华半导体有限公司 | 场终止绝缘栅双极型晶体管的制备方法 |
| CN103578972B (zh) * | 2012-07-26 | 2016-06-29 | 无锡华润上华半导体有限公司 | 具有场终止结构的igbt背面多晶硅保护层的去除方法 |
| US9257283B2 (en) * | 2012-08-06 | 2016-02-09 | General Electric Company | Device having reduced bias temperature instability (BTI) |
| JP6297783B2 (ja) * | 2013-03-08 | 2018-03-20 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP6218462B2 (ja) * | 2013-07-04 | 2017-10-25 | 三菱電機株式会社 | ワイドギャップ半導体装置 |
| JP2015041638A (ja) * | 2013-08-20 | 2015-03-02 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP6237046B2 (ja) * | 2013-09-25 | 2017-11-29 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| US9269765B2 (en) * | 2013-10-21 | 2016-02-23 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device having gate wire disposed on roughened field insulating film |
| JP6183200B2 (ja) * | 2013-12-16 | 2017-08-23 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| CN105518830B (zh) * | 2014-04-18 | 2018-01-26 | 富士电机株式会社 | 半导体装置的制造方法 |
| JP6284840B2 (ja) * | 2014-06-26 | 2018-02-28 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
| CN104319292A (zh) * | 2014-11-06 | 2015-01-28 | 株洲南车时代电气股份有限公司 | 一种新型碳化硅mosfet及其制造方法 |
| US9818837B2 (en) * | 2014-12-10 | 2017-11-14 | Semiconductor Components Industries, Llc | Process of forming an electronic device having an electronic component |
| CN110199396B (zh) * | 2017-01-26 | 2022-06-24 | 三菱电机株式会社 | 半导体装置的制造方法 |
| US10916690B2 (en) | 2018-11-28 | 2021-02-09 | International Business Machines Corporation | Electrical leads for trenched qubits |
| JP2023114215A (ja) * | 2022-02-04 | 2023-08-17 | 株式会社プロテリアル | ＳｉＣエピタキシャル基板およびその製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56160050A (en) * | 1980-05-14 | 1981-12-09 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
| US4896108A (en) * | 1988-07-25 | 1990-01-23 | American Telephone And Telegraph Company, At&T Bell Laboratories | Test circuit for measuring specific contact resistivity of self-aligned contacts in integrated circuits |
| US6573534B1 (en) * | 1995-09-06 | 2003-06-03 | Denso Corporation | Silicon carbide semiconductor device |
| JP3385938B2 (ja) | 1997-03-05 | 2003-03-10 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
| US5877515A (en) * | 1995-10-10 | 1999-03-02 | International Rectifier Corporation | SiC semiconductor device |
| JP3206727B2 (ja) * | 1997-02-20 | 2001-09-10 | 富士電機株式会社 | 炭化けい素縦型ｍｏｓｆｅｔおよびその製造方法 |
| JP4192281B2 (ja) * | 1997-11-28 | 2008-12-10 | 株式会社デンソー | 炭化珪素半導体装置 |
| JP4296633B2 (ja) | 1998-05-20 | 2009-07-15 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP4192353B2 (ja) * | 1999-09-21 | 2008-12-10 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
| JP4538870B2 (ja) * | 1999-09-21 | 2010-09-08 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
| JP3551909B2 (ja) | 1999-11-18 | 2004-08-11 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP3534056B2 (ja) * | 2000-08-31 | 2004-06-07 | 日産自動車株式会社 | 炭化珪素半導体装置の製造方法 |
| US6495419B1 (en) * | 2000-09-27 | 2002-12-17 | Lsi Logic Corporation | Nonvolatile memory in CMOS process flow |
| US6753534B2 (en) * | 2000-12-08 | 2004-06-22 | Nikon Corporation | Positioning stage with stationary and movable magnet tracks |
-
2002
- 2002-04-24 JP JP2002122215A patent/JP3559971B2/ja not_active Expired - Lifetime
- 2002-12-02 US US10/307,363 patent/US6833562B2/en not_active Expired - Lifetime
- 2002-12-11 DE DE10257902.4A patent/DE10257902B4/de not_active Expired - Fee Related
-
2004
- 2004-12-06 US US11/003,599 patent/US7535025B2/en not_active Expired - Fee Related
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7078329B2 (en) * | 2003-04-23 | 2006-07-18 | Denso Corporation | Method of manufacturing silicon carbide semiconductor device |
| JP2007027630A (ja) * | 2005-07-21 | 2007-02-01 | Kansai Electric Power Co Inc:The | バイポーラ型半導体装置およびその製造方法 |
| US8716087B2 (en) | 2005-08-29 | 2014-05-06 | Nissan Motor Co., Ltd. | Silicon carbide semiconductor device and method for producing the same |
| US8722497B2 (en) | 2005-08-29 | 2014-05-13 | Nissan Motor Co., Ltd. | Silicon carbide semiconductor device and method for producing the same |
| WO2007049413A1 (ja) * | 2005-10-28 | 2007-05-03 | National Institute Of Advanced Industrial Science And Technology | 半導体製造装置及び半導体装置 |
| JPWO2007049413A1 (ja) * | 2005-10-28 | 2009-04-30 | 独立行政法人産業技術総合研究所 | 半導体製造装置及び半導体装置 |
| JP2007141950A (ja) * | 2005-11-15 | 2007-06-07 | Nissan Motor Co Ltd | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 |
| JP2007201155A (ja) * | 2006-01-26 | 2007-08-09 | Nissan Motor Co Ltd | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 |
| JP2008192691A (ja) * | 2007-02-01 | 2008-08-21 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| JP2008235331A (ja) * | 2007-03-16 | 2008-10-02 | Nissan Motor Co Ltd | 炭化珪素半導体装置及びその製造方法 |
| US7772058B2 (en) | 2007-03-16 | 2010-08-10 | Nissan Motor Co., Ltd. | Method of manufacturing silicon carbide semiconductor device |
| US8237172B2 (en) | 2007-10-24 | 2012-08-07 | Panasonic Corporation | Semiconductor device having a silicon carbide substrate with an ohmic electrode layer in which a reaction layer is arranged in contact with the silicon carbide substrate |
| JP2009253072A (ja) * | 2008-04-08 | 2009-10-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US8723259B2 (en) | 2009-02-24 | 2014-05-13 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device |
| JP5528424B2 (ja) * | 2009-02-24 | 2014-06-25 | 三菱電機株式会社 | 炭化珪素半導体装置 |
| US10418444B2 (en) | 2009-02-24 | 2019-09-17 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device |
| US10886372B2 (en) | 2009-02-24 | 2021-01-05 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device |
| JP2010278463A (ja) * | 2010-07-30 | 2010-12-09 | Nissan Motor Co Ltd | 炭化珪素半導体装置の製造方法 |
| JP2012142598A (ja) * | 2012-03-21 | 2012-07-26 | Nissan Motor Co Ltd | 炭化珪素半導体装置の製造方法 |
| JP2015070100A (ja) * | 2013-09-27 | 2015-04-13 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法 |
| US9978598B2 (en) | 2016-03-16 | 2018-05-22 | Fuji Electric Co., Ltd. | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device |
| US10490625B2 (en) | 2017-05-31 | 2019-11-26 | Fuji Electric Co., Ltd. | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10257902A1 (de) | 2003-07-10 |
| DE10257902B4 (de) | 2016-06-23 |
| US20030107041A1 (en) | 2003-06-12 |
| JP3559971B2 (ja) | 2004-09-02 |
| US6833562B2 (en) | 2004-12-21 |
| US20050093000A1 (en) | 2005-05-05 |
| US7535025B2 (en) | 2009-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3559971B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP4793293B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP4942134B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5525940B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5860580B2 (ja) | 半導体装置及びその製造方法 | |
| JP2007066944A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| CN105074886A (zh) | 碳化硅半导体器件及其制造方法 | |
| JP4956783B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP4929579B2 (ja) | 半導体装置の製造方法 | |
| JP2005276978A (ja) | オーミック電極構造体の製造方法、オーミック電極構造体、半導体装置の製造方法および半導体装置 | |
| CN104981897A (zh) | 制造碳化硅半导体器件的方法 | |
| JP2012160485A (ja) | 半導体装置とその製造方法 | |
| JP4593115B2 (ja) | ＳｉＣＯＩ基板を備えたショットキーパワーダイオード、およびその製造方法 | |
| TW201834033A (zh) | 半導體裝置及其製造方法 | |
| US20060027833A1 (en) | Silicon carbide semiconductor device and method of manufacturing the same | |
| US8765617B2 (en) | Method of manufacturing semiconductor device | |
| JP2003517204A (ja) | 炭化ケイ素半導体装置においてより高い反転層移動度を得る方法 | |
| TW201310546A (zh) | 半導體裝置之製造方法 | |
| US10032894B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
| JP2006074024A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| EP3965149A1 (en) | Manufacturing method of an element of an electronic device having improved reliability, and related element, electronic device and electronic apparatus | |
| JP5036399B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2017168687A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP2002016017A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2005033030A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20040106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040408 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040512 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3559971 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080604 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080604 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080604 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |