CN103578980A - 场终止绝缘栅双极型晶体管的制备方法 - Google Patents
场终止绝缘栅双极型晶体管的制备方法 Download PDFInfo
- Publication number
- CN103578980A CN103578980A CN201210250435.2A CN201210250435A CN103578980A CN 103578980 A CN103578980 A CN 103578980A CN 201210250435 A CN201210250435 A CN 201210250435A CN 103578980 A CN103578980 A CN 103578980A
- Authority
- CN
- China
- Prior art keywords
- preparation
- layer
- wafer
- protective layer
- back side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 38
- 239000010410 layer Substances 0.000 claims description 82
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 23
- 229920005591 polysilicon Polymers 0.000 claims description 22
- 239000011241 protective layer Substances 0.000 claims description 21
- 230000006378 damage Effects 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 5
- 125000006850 spacer group Chemical group 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005352 clarification Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Formation Of Insulating Films (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种场终止绝缘栅双极型晶体管（FS-IGBT）的制备方法，属于绝缘栅双极型晶体管（IGBT）技术领域。该制备方法包括以下步骤：提供用于制备场终止绝缘栅双极型晶体管的、并在其背面完成场终止层掺杂的晶片；在所述晶片的背面上形成保护层；对所述晶片的正面完成正面工艺流程；去除所述保护层；以及在所述场终止层上形成背电极。该制备方法能防止FS层在正面工艺流程中被局部破坏，从而有利于提高FS-IGBT的性能和成品率。
Description
技术领域
本发明属于绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor，IGBT）技术领域，涉及场终止（Field Stop，FS）IGBT，尤其涉及一种在晶片背面形成保护层以实现对IGBT的场终止层进行保护的IGBT制备方法。
背景技术
IGBT是一种常见的功率型器件，其中包括一种FS-IGBT。在FS-IGBT的常规制备方法中，通常是先在晶片（wafer）的背面形成FS层之后、再按照常规的IGBT正面工艺流程来进行流片，最后在其背面的FS层之上形成背电极（例如用作集电极）；正面工艺流程中工艺复杂、步骤繁多，晶片背面的FS层容易在正面工艺流程的流片过程中受到损伤，例如，表面划伤，从而对FS层造成局部破坏。这种破坏不但会降低FS-IGBT的制备成品率，也会对FS-IGBT的性能造成负面影响。
因此，在FS-IGBT的制备过程中对其背面FS层实现良好保护一直是本领域迫切需要解决的技术问题。
发明内容
本发明的目的在于，在FS-IGBT的制备过程对其背面FS层实现良好保护。
为实现以上目的或者其他目的，本发明提供一种场终止绝缘栅双极型晶体管的制备方法，其包括以下步骤：
提供用于制备场终止绝缘栅双极型晶体管的、并在其背面完成场终止层掺杂的晶片；
在所述晶片的背面上形成保护层；
对所述晶片的正面完成正面工艺流程；
去除所述保护层；以及
在所述场终止层上形成背电极。
优选地，所述保护层为多晶硅保护层。
按照本发明一实施例的制备方法，其中，保护层同时形成在所述晶片的正面上，在所述晶片的背面上形成保护层之后，去除所述晶片的正面上的保护层。
按照本发明一实施例的制备方法，其中，所述场终止层掺杂采用离子注入掺杂方式。
进一步，在所述晶片的背面上形成保护层之后，对所述场终止层掺杂进行推阱工艺以形成场终止层。
优选地，所述场终止层的掺杂浓度范围为1E12离子/cm3至1E19离子/cm3
优选地，在所述晶片的背面形成有用于防止离子注入对半导体衬底晶格损伤。
优选地，所述多晶硅保护层通过低压化学气相沉积（LPCVD）方法形成。
优选地，所述多晶硅保护层的厚度范围为100纳米至2000纳米。
优选地，所述保护层的去除采用干法刻蚀方法。
进一步，完成所述正面工艺流程至少地完成正面的隔离介质层制备。
本发明的技术效果是，制备过程所使用的保护层实现了在正面工艺流程中对场截止层的保护，防止FS层在正面工艺流程中被局部破坏，从而有利于提高FS-IGBT的性能和成品率。
附图说明
从结合附图的以下详细说明中，将会使本发明的上述和其他目的及优点更加完全清楚，其中，相同或相似的要素采用相同的标号表示。
图1是按照本发明一实施例的FS-IGBT制备方法的流程示意图。
图2至图7是对应于图1所示实施例的方法流程的结构变化示意图。
具体实施方式
下面介绍的是本发明的多个可能实施例中的一些，旨在提供对本发明的基本了解，并不旨在确认本发明的关键或决定性的要素或限定所要保护的范围。容易理解，根据本发明的技术方案，在不变更本发明的实质精神下，本领域的一般技术人员可以提出可相互替换的其他实现方式。因此，以下具体实施方式以及附图仅是对本发明的技术方案的示例性说明，而不应当视为本发明的全部或者视为对本发明技术方案的限定或限制。
在附图中，为了清楚起见，夸大了层和区域的厚度，并且，由于刻蚀引起的圆润等形状特征未在附图中示意出。
本文中，用于制备FS-IGBT的晶圆中，其背面定义为用于形成FS层的一面，其正面定义为至少用于形成FS-IGBT的栅端的一面。
在描述中，使用方向性术语（例如“上”、“下”、“底面”和“底部”等）以及类似术语描述的各种实施方式的部件表示附图中示出的方向或者能被本领域技术人员理解的方向。这些方向性术语用于相对的描述和澄清，而不是要将任何实施例的定向限定到具体的方向或定向。
图1所示为按照本发明一实施例的FS-IGBT制备方法的流程示意图。图2至图7所示为对应于图1所示实施例的方法流程的结构变化示意图。在如图所示的实施例中，以垂直于晶片表面并从晶片的背面指向晶片的正面的方向定义为z方向，平行于晶片表面并以栅端之下的沟道方向定义为x方向。以下结合图1至图7对本发明实施例的光刻方法进行说明。
首先，步骤S10，提供用于制备FS-IGBT的、并在其背面完成FS层掺杂的晶片。如图2所示，晶片100为N-掺杂的半导体衬底，其掺杂浓度为欲形成的IGBT的漂移层的掺杂浓度，因此，晶片100的掺杂浓度范围选择为8E12离子/cm3至1E13离子/cm3，例如为9E12离子/cm3。晶片100的背面上需要离子注入掺杂以形成FS层，在该实施例中，为防止背面离子注入造成半导体衬底晶格损伤，在晶片100的背面形成薄氧化层120。具体地，可能不可避免地同时在晶片100的正面也形成薄氧化层120（如图所示），在其他实施例中，也可以采用特定工艺，使在晶片背面形成薄氧化层120的同时，在晶片的正面并不形成薄氧化层120。薄氧化层120的厚度范围为10nm至1000nm（例如为100nm，其厚度较薄，因此难以实现背面保护作用。通过在晶片100的背面离子注入，形成相对高掺杂的FS层110a，在其后的步骤中，FS层110a中的杂质通过推阱工艺被激活。
进一步，步骤S20，在晶片背面上沉积形成多晶硅保护层并对FS层掺杂进行推阱。如图3所示，在晶片背面形成多晶硅保护层130，其可以通过各种薄膜沉积工艺形成，例如，通过LPCVD。具体地，其厚度范围为100nm至2000nm，例如为500nm。在该实施例中，进一步还对FS层110a进行了推阱工艺，从而最终形成FS层110，多晶硅保护层130形成在薄氧化层120之上，可以对FS层110实现保护作用。FS层110的掺杂浓度范围可以为1E12离子/cm3至1E19离子/cm3，例如为1E18离子/cm3。
需要理解的是，在该实施例中，晶片背面沉积形成多晶硅保护层130时，不可避免地在晶片的正面也形成了多晶硅保护层130，正面的多晶硅保护层130并未实现保护作用。在其他实施例中，也可以采用特定沉积工艺，使在晶片背面沉积形成多晶硅保护层130的同时，在晶片的正面并不形成多晶硅保护层130。
进一步，步骤S30，去除晶片的正面上形成的多晶硅层和薄氧化层。如图4所示，晶片的正面的多晶硅层130和薄氧化层120并不能在其后的工艺过程中起保护作用，因此，在此步骤中将它们去除，以暴露半导体衬底准备进行正面工艺。在该实施例中，多晶硅层130和薄氧化层120可以采用干法刻蚀去除。
进一步，步骤S40，对晶片的正面完成正面工艺流程。如图5所示，在晶片的正面至少地制备形成P-体区140、发射极150、栅介质层160、多晶硅栅电极170以及隔离介质层180（用于实现发射电极（即正面的隔离介质层，图中未示出）与多晶硅栅电极的电隔离），从而完成正面工艺流程。在该实施例中，正面工艺流程至少地完成隔离介质层180，从而在其后的背面工艺中，对正面的器件表面的损坏作用小。
需要理解的是，晶片的正面所形成的具体器件结构不受本发明实施例限制，其具体工艺流程方法也不是限制性的。但是，晶片背面的保护层的具体材料的选择需要考虑与正面工艺流程的兼容，例如，温度参数、刻蚀选择性等。在本发明实施例中，优选地保护层采用多晶硅保护层130，多晶硅材料容易与正面工艺流程相兼容，例如，构图刻蚀栅介质层160时，两者之间具有良好的刻蚀选择性。本领域技术人员根据以上启示，在其他实施例中，也可以选择其他材料用作晶片背面的保护层，例如，其还可以选择为SiN材料。
进一步，步骤S50，去除晶片背面的多晶硅保护层以及薄氧化层。 如图6所示，在多晶硅保护层130的保护作用完成以后，将其去除，在该实施例中，可以同时去除薄氧化层120。去除多晶硅保护层130可以采用干法刻蚀去除，从而尽量减小对FS层的损坏。
进一步，步骤S60，在FS层上掺杂形成集电极层，并在其上形成背电极。如图7所示，FS层110上被离子注入掺杂形成集电极层190，并在集电极层190上形成背电极金属层195（例如铝金属或合金）。集电极层190为相对高浓度的P型掺杂。
至此，基本地形成了FS-IGBT。该在以上方法过程中，其中使用的多晶硅保护层130实现了在正面工艺流程中对FS层的保护，防止FS层被局部破坏，从而有利于提高FS-IGBT的性能和成品率。
以上例子主要说明了本发明的FS-IGBT的制备方法。尽管只对其中一些本发明的实施方式进行了描述，但是本领域普通技术人员应当了解，本发明可以在不偏离其主旨与范围内以许多其他的形式实施。因此，所展示的例子与实施方式被视为示意性的而非限制性的，在不脱离如所附各权利要求所定义的本发明精神及范围的情况下，本发明可能涵盖各种的修改与替换。
Claims (11)
1.一种场终止绝缘栅双极型晶体管的制备方法，其特征在于，包括以下步骤：
提供用于制备场终止绝缘栅双极型晶体管的、并在其背面完成场终止层掺杂的晶片；
在所述晶片的背面上形成保护层；
对所述晶片的正面完成正面工艺流程；
去除所述保护层；以及
在所述场终止层上形成背电极。
2. 如权利要求1所述的制备方法，其特征在于，所述保护层为多晶硅保护层。
3. 如权利要求1所述的制备方法，其特征在于，保护层同时形成在所述晶片的正面上，在所述晶片的背面上形成保护层之后，去除所述晶片的正面上的保护层。
4. 如权利要求1所述的制备方法，其特征在于，所述场终止层掺杂采用离子注入掺杂方式。
5. 如权利要求4所述的制备方法，其特征在于，在所述晶片的背面上形成保护层之后，对所述场终止层掺杂进行推阱工艺以形成场终止层。
6. 如权利要求1或5所述的制备方法，其特征在于，所述场终止层的掺杂浓度范围为1E12离子/cm3至1E19离子/cm3。
7. 如权利要求4所述的制备方法，其特征在于，在所述晶片的背面形成有用于防止离子注入对半导体衬底晶格损伤。
8. 如权利要求2所述的制备方法，其特征在于，所述多晶硅保护层通过低压化学气相沉积方法形成。
9. 如权利要求2所述的制备方法，其特征在于，所述多晶硅保护层的厚度范围为100纳米至2000纳米。
10. 如权利要求1或3所述的制备方法，其特征在于，所述保护层的去除采用干法刻蚀方法。
11. 如权利要求1所述的制备方法，其特征在于，完成所述正面工艺流程包括至少地完成正面的隔离介质层制备。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210250435.2A CN103578980A (zh) | 2012-07-19 | 2012-07-19 | 场终止绝缘栅双极型晶体管的制备方法 |
| PCT/CN2013/078528 WO2014012425A1 (zh) | 2012-07-19 | 2013-06-29 | 场终止igbt的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210250435.2A CN103578980A (zh) | 2012-07-19 | 2012-07-19 | 场终止绝缘栅双极型晶体管的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103578980A true CN103578980A (zh) | 2014-02-12 |
Family
ID=49948259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210250435.2A Pending CN103578980A (zh) | 2012-07-19 | 2012-07-19 | 场终止绝缘栅双极型晶体管的制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103578980A (zh) |
| WO (1) | WO2014012425A1 (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030107041A1 (en) * | 2001-12-11 | 2003-06-12 | Nissan Motor Co., Ltd. | Silicon carbide semiconductor device and its manufacturing method |
| JP2006324585A (ja) * | 2005-05-20 | 2006-11-30 | Nissan Motor Co Ltd | 炭化珪素半導体装置及びその製造方法 |
| CN102420133A (zh) * | 2011-09-30 | 2012-04-18 | 上海华虹Nec电子有限公司 | Igbt器件的制造方法 |
| CN202282352U (zh) * | 2011-07-27 | 2012-06-20 | 江苏物联网研究发展中心 | 通过外延方法形成fs层的高压igbt |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4967205B2 (ja) * | 2001-08-09 | 2012-07-04 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP5428362B2 (ja) * | 2009-02-04 | 2014-02-26 | 富士電機株式会社 | 半導体装置の製造方法 |
-
2012
- 2012-07-19 CN CN201210250435.2A patent/CN103578980A/zh active Pending
-
2013
- 2013-06-29 WO PCT/CN2013/078528 patent/WO2014012425A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030107041A1 (en) * | 2001-12-11 | 2003-06-12 | Nissan Motor Co., Ltd. | Silicon carbide semiconductor device and its manufacturing method |
| JP2006324585A (ja) * | 2005-05-20 | 2006-11-30 | Nissan Motor Co Ltd | 炭化珪素半導体装置及びその製造方法 |
| CN202282352U (zh) * | 2011-07-27 | 2012-06-20 | 江苏物联网研究发展中心 | 通过外延方法形成fs层的高压igbt |
| CN102420133A (zh) * | 2011-09-30 | 2012-04-18 | 上海华虹Nec电子有限公司 | Igbt器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2014012425A1 (zh) | 2014-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104733531A (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
| CN103872144B (zh) | 一种软快恢复二极管及其制造方法 | |
| CN104253153A (zh) | 场截止型反向导通绝缘栅双极型晶体管及其制造方法 | |
| CN103632949A (zh) | 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法 | |
| CN104253151B (zh) | 场截止型反向导通绝缘栅双极型晶体管及其制造方法 | |
| CN105023941A (zh) | 碳化硅半导体装置 | |
| CN110649094A (zh) | Gct芯片结构及其制备方法 | |
| CN102832121B (zh) | 快恢复二极管制造方法 | |
| CN106298479B (zh) | 一种功率器件的结终端扩展结构及其制造方法 | |
| EP2897159A1 (en) | High-voltage super-junction igbt manufacturing method | |
| CN103779415B (zh) | 平面型功率mos器件及其制造方法 | |
| US20210358903A1 (en) | TVS Device And Manufacturing Method Therefor | |
| CN102129997B (zh) | N型超结vdmos中p型柱的形成方法 | |
| CN103474347A (zh) | 一种双栅沟槽型肖特基器件结构及制造方法 | |
| CN102254933A (zh) | Pn结隔离结构及其形成方法 | |
| TWI534911B (zh) | 高效能絕緣柵雙極電晶體及其製作方法 | |
| CN104253041A (zh) | 非穿通型绝缘栅双极晶体管的制造方法 | |
| US7851300B2 (en) | Method of fabricating a trench gate MOSFET for maximizing breakdown voltage | |
| CN102543706B (zh) | 一种不同多晶硅栅电极厚度的集成工艺 | |
| CN103578980A (zh) | 场终止绝缘栅双极型晶体管的制备方法 | |
| CN103578981B (zh) | 场终止绝缘栅双极型晶体管的制备方法 | |
| CN102931081B (zh) | 带场阻挡层的半导体器件的制造方法 | |
| CN205177857U (zh) | 一种快恢复二极管 | |
| CN104599972A (zh) | 一种半导体器件及其形成方法 | |
| WO2015152904A1 (en) | Vertical transistor with flashover protection |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20171221 Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Applicant after: Wuxi Huarun Shanghua Technology Co., Ltd. Address before: No. 5, Hanjiang Road, Wuxi national high and New Technology Industrial Development Zone Applicant before: Wuxi CSMC Semiconductor Co., Ltd. |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140212 |