CN103474347A - 一种双栅沟槽型肖特基器件结构及制造方法 - Google Patents
一种双栅沟槽型肖特基器件结构及制造方法 Download PDFInfo
- Publication number
- CN103474347A CN103474347A CN2013103823985A CN201310382398A CN103474347A CN 103474347 A CN103474347 A CN 103474347A CN 2013103823985 A CN2013103823985 A CN 2013103823985A CN 201310382398 A CN201310382398 A CN 201310382398A CN 103474347 A CN103474347 A CN 103474347A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- thin oxide
- groove
- doped
- dielectric material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 239000003989 dielectric material Substances 0.000 claims abstract description 63
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 31
- 229920005591 polysilicon Polymers 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 30
- 239000010410 layer Substances 0.000 claims description 111
- 229910052751 metal Inorganic materials 0.000 claims description 57
- 239000002184 metal Substances 0.000 claims description 57
- 238000000034 method Methods 0.000 claims description 57
- 239000000758 substrate Substances 0.000 claims description 35
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 229910021332 silicide Inorganic materials 0.000 claims description 22
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 22
- 229910052759 nickel Inorganic materials 0.000 claims description 15
- 229910052719 titanium Inorganic materials 0.000 claims description 15
- 235000012239 silicon dioxide Nutrition 0.000 claims description 13
- 239000000377 silicon dioxide Substances 0.000 claims description 13
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 12
- 229910052709 silver Inorganic materials 0.000 claims description 12
- 229910052718 tin Inorganic materials 0.000 claims description 12
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 239000011241 protective layer Substances 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 238000005275 alloying Methods 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 claims description 2
- 238000011049 filling Methods 0.000 abstract description 5
- 230000002829 reductive effect Effects 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 239000010936 titanium Substances 0.000 description 15
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 239000010944 silver (metal) Substances 0.000 description 8
- 238000000151 deposition Methods 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 238000009413 insulation Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- 239000011135 tin Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910021341 titanium silicide Inorganic materials 0.000 description 3
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007792 gaseous phase Substances 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000006557 surface reaction Methods 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- XRZCZVQJHOCRCR-UHFFFAOYSA-N [Si].[Pt] Chemical compound [Si].[Pt] XRZCZVQJHOCRCR-UHFFFAOYSA-N 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种双栅沟槽型肖特基器件结构及制造方法，所述制造方法至少包括步骤：在低掺杂N型外延层中形成沟槽并在所述沟槽中填充满绝缘介质材料；刻蚀所述沟槽顶部的绝缘介质材料，形成开口；在所述开口侧壁生长第一薄氧化层，所述第一薄氧化层的厚度小于刻蚀后沟槽底部保留的绝缘介质材料的厚度；在所述开口中填满N型多晶硅，形成双栅MOS结构。本发明采用沟槽型双栅MOS结构作为肖特基器件的漏电保护环，即采用沟槽底部的绝缘介质材料和第一薄氧化层作为一栅氧化层、侧壁的第二薄氧化层作为另一栅氧化层，不同厚度的这两种栅氧化层，既可以提高击穿电压，又有利于缩小沟槽的宽度，降低器件正向导通面积，减小正向导通电压，从而优化器件性能。
Description
技术领域
本发明涉及功率器件和微电子制造领域，特别是涉及一种双栅沟槽型肖特基器件结构及制造方法。
背景技术
功率肖特基器件是一种用于大电流整流的半导体两端器件，其原理是利用金属与半导体之间的接触势垒进行工作，及当金属与半导体接触，电流正、反向流过接触面时，接触面电阻值相差好几个数量级。目前常用的功率肖特基器件是由金属硅化物和低掺杂N型硅之间的肖特基结来制作，金属硅化物可以是铂硅化合物、钛硅化合物、镍硅化合物个铬硅化合物等
目前应用的结构形式是平面型结构，N型半导体层和上、下金属电极都是平面接触，当器件电压正向偏置时，即上金属电极为正极，下金属电极为负极、肖特基接触面电阻非常小，电流开通；当上金属电极为负极，下金属电极为正极，肖特基接触面电阻增大，电流关断，但实际上反向电流很难完全关断，存在较大的漏电流。
近年来，由于沟槽技术的发展，各种沟槽型结构被用于制作单元肖特基结构的漏电保护环，如常采用沟槽型MOS结构等。采用沟槽型MOS结构缩小了传统采用PN结作为肖特基器件保护环的面积，当器件所用面积相同时，可以降低器件的正向导通压降。与传统MOS沟槽型肖特基器件相比，本发明有的优点是：常用的MOS结构采用单栅结构，栅氧化层在沟槽底部和侧壁厚度是同时氧化形成，从器件性能优化出发，要增加击穿电压和降低MOS电容，必须增加栅氧化层的厚度；但从工艺上讲，使用厚氧化层需要增加沟槽宽度，这就降低了器件正向导通的有效面积，从而会增加正向导通电压。上述矛盾制约了器件优化，本发明采用双栅结构，即在沟槽底部和侧壁采用不同厚度的栅氧化层需要MOS结构作为高反压保护环，可以既满足提高击穿电压和降低器件电容的需要，又有利于器件性能的优化。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种双栅沟槽型肖特基器件结构及制造方法，可以有效控制肖特基器件反向漏电的同时，降低器件电容，提高反向击穿能力。
为实现上述目的及其他相关目的，本发明提供一种双栅沟槽型肖特基器件结构的制造方法，所述制造方法至少包括步骤：
一种双栅沟槽型肖特基器件结构的制造方法，其特征在于，所述制造方法至少包括步骤：
1）提供一高掺杂N型半导体衬底，于所述高掺杂N型半导体衬底上外延低掺杂N型外延层；
2）刻蚀所述低掺杂N型外延层，形成至少一个沟槽，所述沟槽未穿透低掺杂N型外延层；
3）在所述沟槽内壁生长第一薄氧化层，并在所述沟槽中填充满绝缘介质材料；
4）刻蚀所述沟槽顶部的第一薄氧化层和绝缘介质材料，形成一开口，并在形成的开口侧壁生长第二薄氧化层，所述第二薄氧化层的厚度小于刻蚀后沟槽底部保留的绝缘介质材料与第一薄氧化层的厚度之和；
5）在所述开口中填充满高掺杂的N型多晶硅，形成双栅MOS结构；
6）在所述低掺杂N型外延层表面形成肖特基金属，所述肖特基金属与低掺杂N型外延层表面反应形成金属硅化物；
7）在所述金属硅化物上形成正面电极，所述半导体衬底的背面形成背面电极，从而完成双栅沟槽型肖特基器件结构的基本制造。
优选地，所述沟槽的宽度范围为0.15～0.8μm；所述沟槽的深度范围为2.5～5.0μm。
优选地，所述刻蚀后沟槽底部保留的绝缘介质材料的最大厚度范围为150～1000nm，所述绝缘介质材料为二氧化硅。
优选地，所述第一薄氧化层和第二薄氧化层均采用热氧化方法制备，生长形成第一薄氧化层的厚度为5～250nm,所述第二薄氧化层厚度范围为50～200nm。
优选地，采用各向同性刻蚀方法来刻蚀所述沟槽顶部的第一薄氧化层和绝缘介质材料。
优选地，所述双栅MOS结构是由高掺杂N型多晶硅、第二薄氧化层及低掺杂N型外延层组成的MOS结构和由高掺杂N型多晶硅、沟槽底部绝缘介质材料、第一薄氧化层及低掺杂N型外延层组成的另一MOS结构构成。
优选地，所述肖特基金属为Ti、Cr、W、Co、Pt、Ni、Mo中的一种。
优选地，采用化学气相沉积方法在所述金属硅化物上自下而上依次形成由TiN、AlSiCu、Ti、TiN、Ti、Ni、Ag多层金属膜组成的正面电极。
优选地，形成正面电极后，采用光刻掩膜的方法对正面电极进行选择性蚀刻，形成正面电极图形，并在正面淀积保护层介质，再次采用光刻掩膜的方法对保护层介质进行选择性蚀刻，形成正面引线窗口图形。
优选地，形成背面电极的步骤为：将半导体衬底的背面减薄后，在半导体衬底的背面自上而下依次淀积由Ti、Ni、Ag组成的多层金属膜，加热合金化后形成背面电极。
本发明还提供一种双栅沟槽型肖特基器件结构，所述双栅沟槽型肖特基器件结构至少包括：
高掺杂N型半导体衬底；
低掺杂N型外延层，外延于所述高掺杂N型半导体衬底表面；
沟槽，形成于所述N型外延层中；
第一薄氧化层，位于所述沟槽底部；
绝缘介质材料，位于所述第一薄氧化层表面；
开口，形成于沟槽顶部；
第二薄氧化层，结合于所述开口侧壁，所述第二薄氧化层的厚度小于刻蚀后沟槽底部保留的绝缘介质材料与第一薄氧化层的厚度之和；
高掺杂N型多晶硅，填充于所述开口中；
金属硅化物，结合于所述N型外延层表面；
正面电极，淀积于所述金属硅化物表面；
背面电极，淀积于所述高掺杂N型半导体衬底的背面。
优选地，所述沟槽的宽度范围为0.15～0.8μm；所述沟槽的深度范围为2.5～5.0μm。
优选地，所述第一薄氧化层的厚度为5～250nm，所述第二薄氧化层厚度范围为50～200nm。
优选地，所述沟槽底部的绝缘介质材料的厚度范围为150～1000nm，所述绝缘介质材料为二氧化硅。
优选地，由高掺杂N型多晶硅、第二薄氧化层及低掺杂N型外延层组成的MOS结构和由高掺杂N型多晶硅、沟槽底部绝缘介质材料、第一薄氧化层及低掺杂N型外延层组成的另一MOS结构构成双栅MOS结构。
优选地，正面电极由TiN、AlSiCu、Ti、TiN、Ti、Ni、Ag多层金属膜构成。
优选地，背面电极是由Ti、Ni、Ag构成的合金化合物。
如上所述，本发明的双栅沟槽型肖特基器件结构及制造方法，包括步骤：在半导体衬底上的低掺杂N型外延层中形成至少一个沟槽；并在所述沟槽中填充满绝缘介质材料；刻蚀所述沟槽顶部的绝缘介质材料，形成一开口；在所述开口侧壁生长第一薄氧化层，所述第一薄氧化层的厚度小于刻蚀后沟槽底部保留的绝缘介质材料的厚度；在所述开口中填充满高掺杂的N型多晶硅，形成双栅MOS结构；制作金属硅化物；制作正面电极、背面电极。本发明采用沟槽型双栅MOS结构作为肖特基器件的漏电保护环，即采用沟槽底部的绝缘介质材料和第一薄氧化层作为一栅氧化层、侧壁的第二薄氧化层作为另一栅氧化层，不同厚度的这两种栅氧化层，既可以提高击穿电压，又有利于采用更窄的沟槽结构，从而优化器件性能。
附图说明
图1为本发明的双栅沟槽型肖特基器件的制造方法步骤1）所呈现的结构示意图。
图2为本发明的双栅沟槽型肖特基器件的制造方法步骤2）所呈现的结构示意图。
图3～图4为本发明的双栅沟槽型肖特基器件的制造方法步骤3）所呈现的结构示意图。
图5～图6为本发明的双栅沟槽型肖特基器件的制造方法步骤4）所呈现的结构示意图。
图7～图8为本发明的双栅沟槽型肖特基器件的制造方法步骤5）所呈现的结构示意图。
图9为本发明的双栅沟槽型肖特基器件的制造方法步骤6）所呈现的结构示意图。
图10～图11为本发明的双栅沟槽型肖特基器件的制造方法步骤7）所呈现的结构示意图。
元件标号说明
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅附图。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
如图1～图11所示，本发明提供一种双栅沟槽型肖特基器件的制造方法，所述双栅沟槽型肖特基器件的制造方法至少包括以下步骤：
如图1所示，首先进行步骤1），提供一高掺杂N型半导体衬底1，于所述高掺杂N型半导体衬底1上外延低掺杂N型外延层2；
所述半导体衬底1为磷或砷重掺杂的N型硅衬底。所述高掺杂N型半导体衬底1的掺杂浓度在1E18/cm3以上，其电阻率在0.01ohm·cm以下。所述低掺杂N型外延层2的掺杂浓度范围为1E14～1E17，所述低掺杂N型外延层2的厚度在2～30μm之间。本实施例中，所述高掺杂N型半导体衬底1的掺杂浓度为1E21/cm3，所述低掺杂N型外延层2的掺杂浓度为1E15/cm3，低掺杂N型外延层2的厚度为10μm。
如图2所示，然后进行步骤2），刻蚀所述低掺杂N型外延层2，形成至少一个沟槽3，所述沟槽3未穿透低掺杂N型外延层2。
利用掩膜刻蚀的方法在低掺杂N型外延层2制备具有一定宽度和深度的沟槽3。优选地，所述沟槽3的宽度范围为0.15～0.8μm，所述沟槽3的深度范围为2.5～5.0μm。本实施例中，所述沟槽3的宽度为0.5μm，所述沟槽3的深度为5.0μm。
所述沟槽3底部的形状取决于沟槽的深宽比以及工艺条件等因素，沟槽3的底部形状可以为圆弧形、平面形或者V形。但是，V形沟槽底部会使器件的性能变得很差，一般沟槽的底部形状会采用圆弧形或平面形。本实施例中，所述沟槽3底部形状为圆弧形。
如图3～图4所示，接着进行步骤3），在所述沟槽3内壁生长第一薄氧化层4，并在所述沟槽4中填充绝缘介质材料5。
采用热氧化的方法来制备所述第一薄氧化层4，在干燥氧化气氛中升温直接在沟槽3内壁及所述低掺杂N型外延层2表面上氧化形成，生长形成的第一薄氧化层4为二氧化硅。当然，需要去除氧化形成在低掺杂N型外延层2表面上的第一薄氧化层4，仅保留沟槽3内壁的第一薄氧化层4，如图3所示。其中，去除低掺杂N型外延层2表面上的第一薄氧化层4的方式可以是化学机械抛光，也可以是其他常规的去除方式，在此不再赘述。
生长形成所述第一薄氧化层4的厚度为5～250nm，本实施例中，所述第一薄氧化层4的厚度为80nm。
沟槽3内壁生长第一薄氧化层4之后，在沟槽3中填充绝缘介质材料5，通常采用高密度等离子体沉积方式填充绝缘介质材料5至沟槽3中，当然，也可以采用其他方法，比如低压化学气相沉积（LPCVD）或增强等离子体化学气相沉积（PECVD）等。沉积工艺完成后，所述绝缘介质材料5填充满沟槽3并覆盖于所述低掺杂N型外延层2的表面。进一步地，采用化学机械抛光工艺抛除低掺杂N型外延层2表面的绝缘介质材料5直至露出沟槽3顶部，并使所述沟槽3表面平坦化，获得如图4所示的结构。之后，对图4的结构进行热处理，使填充的绝缘介质材料5更加致密化。所述绝缘介质材料5为二氧化硅。
如图5～图6所示，然后进行步骤4），刻蚀所述沟槽3顶部的第一薄氧化层4和绝缘介质材料5，形成一开口6，并在形成的开口6侧壁生长第二薄氧化层7，所述第二薄氧化层7的厚度小于刻蚀后沟槽底部保留的绝缘介质材料5与第一薄氧化层4的厚度之和。
例如，采用各向同性刻蚀方法来刻蚀所述沟槽3顶部的第一薄氧化层4和绝缘介质材料5，直至完全去除沟槽3顶部的第一薄氧化层4和绝缘介质材料5，露出沟槽3顶部的侧壁，从而在沟槽3的顶部形成一开口6。刻蚀完成后，沟槽3底部的绝缘介质材料5会被保留，如图5所示，保留的绝缘介质材料5的最大厚度的范围为150～1000nm。本实施例中，沟槽3底部保留的绝缘介质材料5的最大厚度为500nm。
之后采用热氧化的方法在开口6的侧壁生长形成第二薄氧化层7，如图6所示。生长形成的第二薄氧化层7为二氧化硅。当然，在低掺杂N型外延层2表面也会氧化形成二氧化硅。
所述第二薄氧化层7厚度范围为50～200nm。本实施例中，所述第二薄氧化层7的厚度为100nm。
本实施例中，刻蚀后沟槽底部保留的绝缘介质材料5与第一薄氧化层4的厚度之和为500+80=580nm，所述第二薄氧化层7的厚度小于刻蚀后沟槽底部保留的绝缘介质材料5与第一薄氧化层4的厚度之和。
如图7～图8所示，接着进行步骤5），在所述开口6中填充满高掺杂的N型多晶硅8，形成双栅MOS结构。
在开口6中填充高掺杂的N型多晶硅8，通常采用低压化学气相沉积（LPCVD）方法。沉积工艺完成后，所述高掺杂N型多晶硅8填充满开口6并覆盖于所述第二薄氧化层7的表面，如图7所示。蚀刻去除低掺杂N型外延层2表面多余的第二薄氧化层7和高掺杂的N型多晶硅8，获得如图8所示的结构，并对低掺杂N型外延层2表面进行清洗并烘干。
所述高掺杂N型多晶硅8的掺杂浓度范围为1E19～1E21/cm3。本实施例中，所述高掺杂N型多晶硅8的掺杂浓度范围为1E20/cm3。
所述开口6中填充高掺杂N型多晶硅8后，形成双栅MOS结构。所述双栅MOS结构是由高掺杂N型多晶硅8、第二薄氧化层7及低掺杂N型外延层2组成的MOS结构和由高掺杂N型多晶硅8、沟槽3底部绝缘介质材料5、第一薄氧化层4及低掺杂N型外延层2组成的另一MOS结构构成。其中，第二薄氧化层7是作为侧壁栅氧化层，沟槽3底部绝缘介质材料5和第一薄氧化层4一起是作为底部栅氧化层。侧壁栅氧化层的厚度小于底部栅氧化层的厚度。
采用两种不同厚度的栅氧化层形成沟槽型双栅MOS结构作为漏电保护环，一方面，可以提高击穿电压和降低器件电容，另一方面，有利于缩小沟槽的宽度，降低器件正向导通面积，减小正向导通电压，从而优化器件性能。
如图9所示，接着进行步骤6），在所述低掺杂N型外延层2表面形成肖特基金属，所述肖特基金属与低掺杂N型外延层2表面反应形成金属硅化物9。
采用磁控溅射的方法在所述低掺杂N型外延层2表面形成一定厚度的肖特基金属。当然，本发明并不限于采用磁控溅射的方式，也可以采用其他适合的金属淀积工艺。
所述肖特基金属为Ti、Cr、W、Co、Pt、Ni、Mo中的一种。本实施例中，肖特基金属采用Ti金属。形成肖特基金属之后，采用快速热处理或炉退火等方法使肖特基金属与低掺杂N型外延层表面反应形成金属硅化物9，本实施例中，肖特基金属与低掺杂N型外延层2表面反应形成钛硅化物。
如图10～图11所示，最后进行步骤7），在所述金属硅化物9上形成正面电极10，所述半导体衬底1的背面形成背面电极11，从而完成双栅沟槽型肖特基器件结构的基本制造。
所述正面电极10由多层金属膜组成，本实施例中，采用化学气相沉积方法在所述金属硅化物上自下而上依次形成由TiN、AlSiCu、Ti、TiN、Ti、Ni、Ag多层金属膜。其中，AlSiCu也可以由Al或者AlSi替代。
形成正面电极10后，采用光刻掩膜的方法对正面电极进行选择性蚀刻，形成正面电极图形，并在正面淀积保护层介质，再次采用光刻掩膜的方法对保护层介质进行选择性蚀刻，形成正面引线窗口图形，此步骤未予以图示，为常规工艺，本领域技术人员应该理解。
形成背面电极11的步骤为：将半导体衬底的背面减薄后，在半导体衬底的背面自上而下依次淀积由Ti、Ni、Ag组成的多层金属膜，加热合金化后形成背面电极11。
实施例二
本发明还提供一种双栅沟槽型肖特基器件结构，该肖特基器件结构由实施例一提供的制造方法所制造，如图11所示，所述双栅沟槽型肖特基器件结构包括：
高掺杂N型半导体衬底1；
低掺杂N型外延层2，外延于所述高掺杂N型半导体衬底1表面；
沟槽3，形成于所述N型外延层2中；
第一薄氧化层4，位于所述沟槽3底部；
绝缘介质材料5，位于沟槽3底部的所述第一薄氧化层4表面；
开口6，形成于沟槽3顶部；
第二薄氧化层7，结合于所述开口6侧壁，所述第二薄氧化层7的厚度小于沟槽底部的绝缘介质材料5与第一薄氧化层4的厚度之和；
高掺杂N型多晶硅8，填充于所述开口6中；
金属硅化物9，结合于所述N型外延层2表面；
正面电极10，淀积于所述金属硅化物9表面；
背面电极11，淀积于所述高掺杂N型半导体衬底1的背面。
所述半导体衬底1为磷或砷重掺杂的N型硅衬底。所述高掺杂N型半导体衬底1的掺杂浓度在1E18/cm3以上，其电阻率在0.01ohm·cm以下。所述低掺杂N型外延层2的掺杂浓度范围为1E14～1E17，所述低掺杂N型外延层2的厚度在2～30μm之间。本实施例中，所述高掺杂N型半导体衬底1的掺杂浓度为1E20/cm3，所述低掺杂N型外延层2的掺杂浓度为1E15/cm3，低掺杂N型外延层2的厚度为10μm。
优选地，所述沟槽3的宽度范围为0.15～0.8μm，所述沟槽3的深度范围为2.5～5.0μm。本实施例中，所述沟槽3的宽度为0.5μm，所述沟槽3的深度为5.0μm。
生长形成的第一薄氧化层4为二氧化硅，所述第一薄氧化层4的厚度为5～250nm，本实施例中，所述第一薄氧化层4的厚度为80nm。
沟槽3底部所述第一薄氧化层4上的绝缘介质材料5的最大厚度范围为150～1000nm。本实施例中，绝缘介质材料5的最大厚度为500nm。所述绝缘介质材料5为二氧化硅。
生长在开口6侧壁上的第二薄氧化层7为二氧化硅。所述第二薄氧化层7厚度范围为50～200nm。本实施例中，所述第二薄氧化层7的厚度为100nm。
本实施例中，沟槽3底部的绝缘介质材料5与第一薄氧化层4的厚度之和为500+80=580nm，所述第二薄氧化层7的厚度小于沟槽3底部绝缘介质材料5与第一薄氧化层4的厚度之和。
所述高掺杂N型多晶硅8填充于开口6中，所述高掺杂N型多晶硅8的掺杂浓度范围为1E19～1E21/cm3。本实施例中，所述高掺杂N型多晶硅8的掺杂浓度范围为1E20/cm3。
所述开口6中填充高掺杂N型多晶硅8后，形成双栅MOS结构。所述双栅MOS结构是由高掺杂N型多晶硅8、第二薄氧化层7及低掺杂N型外延层2组成的MOS结构和由高掺杂N型多晶硅8、沟槽3底部绝缘介质材料5、第一薄氧化层4及低掺杂N型外延层2组成的另一MOS结构构成。其中，第二薄氧化层7是作为侧壁栅氧化层，沟槽3底部绝缘介质材料5和第一薄氧化层4一起是作为底部栅氧化层。侧壁栅氧化层的厚度小于底部栅氧化层的厚度。采用两种不同厚度的栅氧化层形成沟槽型双栅MOS结构作为漏电保护环，一方面，可以提高击穿电压和降低器件电容，另一方面，有利于缩小沟槽的宽度，降低器件正向导通面积，减小正向导通电压，从而优化器件性能。
所述金属硅化物9可以是钛硅化物、铬硅化物、钨硅化物、铂硅化物或镍硅化物中的一种。本实施例中，所述金属硅化物9为钛硅化物。
所述正面电极10由多层金属膜组成，本实施例中，所述正面电极10自下而上依次由TiN、AlSiCu、Ti、TiN、Ti、Ni、Ag多层金属膜。其中，AlSiCu也可以由Al或者AlSi替代。
所述背面电极11位于高掺杂N型半导体衬底1的背面，是由Ti、Ni、Ag组成的合金化合物。
另外，还可以在器件外围区域淀积二氧化硅层，正面的多层金属膜从肖特基器件区域延伸并部分覆盖该二氧化硅区域，形成高压保护环，进一步提高击穿电压。
综上所述，本发明提供一种双栅沟槽型肖特基器件结构及制造方法，包括步骤：在半导体衬底上的低掺杂N型外延层中形成至少一个沟槽；并在所述沟槽中填充满绝缘介质材料；刻蚀所述沟槽顶部的绝缘介质材料，形成一开口；在所述开口侧壁生长第一薄氧化层，所述第一薄氧化层的厚度小于刻蚀后沟槽底部保留的绝缘介质材料的厚度；在所述开口中填充满高掺杂的N型多晶硅，形成双栅MOS结构；制作金属硅化物；制作正面电极、背面电极。本发明采用沟槽型双栅MOS结构作为肖特基器件的漏电保护环，即采用沟槽底部的绝缘介质材料和第一薄氧化层作为一栅氧化层、侧壁的第二薄氧化层作为另一栅氧化层，不同厚度的这两种栅氧化层，既可以提高击穿电压，又有利于缩小沟槽的宽度，降低器件正向导通面积，减小正向导通电压，从而优化器件性能。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (17)
1.一种双栅沟槽型肖特基器件结构的制造方法，其特征在于，所述制造方法至少包括步骤：
1）提供一高掺杂N型半导体衬底，于所述高掺杂N型半导体衬底上外延低掺杂N型外延层；
2）刻蚀所述低掺杂N型外延层，形成至少一个沟槽，所述沟槽未穿透低掺杂N型外延层；
3）在所述沟槽内壁生长第一薄氧化层，并在所述沟槽中填充满绝缘介质材料；
4）刻蚀所述沟槽顶部的第一薄氧化层和绝缘介质材料，形成一开口，并在形成的开口侧壁生长第二薄氧化层，所述第二薄氧化层的厚度小于刻蚀后沟槽底部保留的绝缘介质材料与第一薄氧化层的厚度之和；
5）在所述开口中填充满高掺杂的N型多晶硅，形成双栅MOS结构；
6）在所述低掺杂N型外延层表面形成肖特基金属，所述肖特基金属与低掺杂N型外延层表面反应形成金属硅化物；
7）在所述金属硅化物上形成正面电极，所述半导体衬底的背面形成背面电极，从而完成双栅沟槽型肖特基器件结构的基本制造。
2.根据权利要求1所述的双栅沟槽型肖特基器件结构的制造方法，其特征在于：所述沟槽的宽度范围为0.15～0.8μm；所述沟槽的深度范围为2.5～5.0μm。
3.根据权利要求1所述的双栅沟槽型肖特基器件结构的制造方法，其特征在于：所述刻蚀后沟槽底部保留的绝缘介质材料的最大厚度范围为150～1000nm，所述绝缘介质材料为二氧化硅。
4.根据权利要求1所述的双栅沟槽型肖特基器件结构的制造方法，其特征在于：所述第一薄氧化层和第二薄氧化层均采用热氧化方法制备，生长形成第一薄氧化层的厚度为5～250nm,所述第二薄氧化层厚度范围为50～200nm。
5.根据权利要求1所述的双栅沟槽型肖特基器件结构的制造方法，其特征在于：采用各向同性刻蚀方法刻蚀所述沟槽顶部的第一薄氧化层和绝缘介质材料。
6.根据权利要求1所述的双栅沟槽型肖特基器件结构的制造方法，其特征在于：所述双栅MOS结构是由高掺杂N型多晶硅、第二薄氧化层及低掺杂N型外延层组成的MOS结构和由高掺杂N型多晶硅、沟槽底部绝缘介质材料、第一薄氧化层及低掺杂N型外延层组成的另一MOS结构构成。
7.根据权利要求1所述的双栅沟槽型肖特基器件结构的制造方法，其特征在于：所述肖特基金属为Ti、Cr、W、Co、Pt、Ni、Mo中的一种。
8.根据权利要求1所述的双栅沟槽型肖特基器件结构的制造方法，其特征在于：采用气相沉积方法在所述金属硅化物上自下而上依次形成由TiN、AlSiCu、Ti、TiN、Ti、Ni、Ag多层金属膜组成的正面电极。
9.根据权利要求1或8所述的双栅沟槽型肖特基器件结构的制造方法，其特征在于：形成正面电极后，采用光刻掩膜的方法对正面电极进行选择性蚀刻，形成正面电极图形，并在正面淀积保护层介质，再次采用光刻掩膜的方法对保护层介质进行选择性蚀刻，形成正面引线窗口图形。
10.根据权利要求1所述的双栅沟槽型肖特基器件结构的制造方法，其特征在于：形成背面电极的步骤为：将半导体衬底的背面减薄后，在半导体衬底的背面自上而下依次淀积由Ti、Ni、Ag组成的多层金属膜，加热合金化后形成背面电极。
11.一种双栅沟槽型肖特基器件结构，其特征在于，所述双栅沟槽型肖特基器件结构至少包括：
高掺杂N型半导体衬底；
低掺杂N型外延层，外延于所述高掺杂N型半导体衬底表面；
沟槽，形成于所述N型外延层中；
第一薄氧化层，位于所述沟槽底部；
绝缘介质材料，位于所述第一薄氧化层表面；
开口，形成于沟槽顶部；
第二薄氧化层，结合于所述开口侧壁，所述第二薄氧化层的厚度小于刻蚀后沟槽底部保留的绝缘介质材料与第一薄氧化层的厚度之和；
高掺杂N型多晶硅，填充于所述开口中；
金属硅化物，结合于所述N型外延层表面；
正面电极，淀积于所述金属硅化物表面；
背面电极，淀积于所述高掺杂N型半导体衬底的背面。
12.根据权利要求11所述的双栅沟槽型肖特基器件结构，其特征在于：所述沟槽的宽度范围为0.15～0.8μm；所述沟槽的深度范围为2.5～5.0μm。
13.根据权利要求11所述的双栅沟槽型肖特基器件结构，其特征在于：所述第一薄氧化层的厚度为5～250nm，所述第二薄氧化层厚度范围为50～200nm。
14.根据权利要求11所述的双栅沟槽型肖特基器件结构，其特征在于：所述沟槽底部的绝缘介质材料的厚度范围为150～1000nm，所述绝缘介质材料为二氧化硅。
15.根据权利要求11所述的双栅沟槽型肖特基器件结构，其特征在于：由高掺杂N型多晶硅、第二薄氧化层及低掺杂N型外延层组成的MOS结构和由高掺杂N型多晶硅、沟槽底部绝缘介质材料、第一薄氧化层及低掺杂N型外延层组成的另一MOS结构构成双栅MOS结构。
16.根据权利要求11所述的双栅沟槽型肖特基器件结构，其特征在于：正面电极由TiN、AlSiCu、Ti、TiN、Ti、Ni、Ag多层金属膜构成。
17.根据权利要求11所述的双栅沟槽型肖特基器件结构，其特征在于：背面电极是由Ti、Ni、Ag构成的合金化合物。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310382398.5A CN103474347B (zh) | 2013-08-28 | 2013-08-28 | 一种双栅沟槽型肖特基器件结构及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310382398.5A CN103474347B (zh) | 2013-08-28 | 2013-08-28 | 一种双栅沟槽型肖特基器件结构及制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103474347A true CN103474347A (zh) | 2013-12-25 |
| CN103474347B CN103474347B (zh) | 2016-07-13 |
Family
ID=49799147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310382398.5A Active CN103474347B (zh) | 2013-08-28 | 2013-08-28 | 一种双栅沟槽型肖特基器件结构及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103474347B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105957884A (zh) * | 2016-06-24 | 2016-09-21 | 上海格瑞宝电子有限公司 | 一种分栅栅极沟槽结构和沟槽肖特基二极管及其制备方法 |
| CN107768246A (zh) * | 2016-08-18 | 2018-03-06 | 北大方正集团有限公司 | 一种沟槽式肖特基二极管及其制造方法 |
| CN108091702A (zh) * | 2018-01-11 | 2018-05-29 | 上海华虹宏力半导体制造有限公司 | Tmbs器件及其制造方法 |
| CN108133884A (zh) * | 2017-12-08 | 2018-06-08 | 扬州国宇电子有限公司 | 肖特基势垒整流器及其制备方法 |
| CN109004035A (zh) * | 2017-06-07 | 2018-12-14 | 中航（重庆）微电子有限公司 | 肖特基器件结构及其制造方法 |
| CN109935625A (zh) * | 2017-12-15 | 2019-06-25 | 深圳尚阳通科技有限公司 | 一种肖特基二极管器件及制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030227051A1 (en) * | 2002-06-05 | 2003-12-11 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device |
| US7491633B2 (en) * | 2006-06-16 | 2009-02-17 | Chip Integration Tech. Co., Ltd. | High switching speed two mask schottky diode with high field breakdown |
| TW201243957A (en) * | 2010-12-17 | 2012-11-01 | Diodes Zetex Semiconductors Ltd | High efficiency rectifier |
| CN102789979A (zh) * | 2012-08-22 | 2012-11-21 | 上海宏力半导体制造有限公司 | 肖特基二极管及其形成方法 |
| CN103137710A (zh) * | 2011-11-21 | 2013-06-05 | 朱江 | 一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法 |
-
2013
- 2013-08-28 CN CN201310382398.5A patent/CN103474347B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030227051A1 (en) * | 2002-06-05 | 2003-12-11 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device |
| US7491633B2 (en) * | 2006-06-16 | 2009-02-17 | Chip Integration Tech. Co., Ltd. | High switching speed two mask schottky diode with high field breakdown |
| TW201243957A (en) * | 2010-12-17 | 2012-11-01 | Diodes Zetex Semiconductors Ltd | High efficiency rectifier |
| CN103137710A (zh) * | 2011-11-21 | 2013-06-05 | 朱江 | 一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法 |
| CN102789979A (zh) * | 2012-08-22 | 2012-11-21 | 上海宏力半导体制造有限公司 | 肖特基二极管及其形成方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105957884A (zh) * | 2016-06-24 | 2016-09-21 | 上海格瑞宝电子有限公司 | 一种分栅栅极沟槽结构和沟槽肖特基二极管及其制备方法 |
| CN107768246A (zh) * | 2016-08-18 | 2018-03-06 | 北大方正集团有限公司 | 一种沟槽式肖特基二极管及其制造方法 |
| CN109004035A (zh) * | 2017-06-07 | 2018-12-14 | 中航（重庆）微电子有限公司 | 肖特基器件结构及其制造方法 |
| CN109004035B (zh) * | 2017-06-07 | 2024-02-13 | 华润微电子（重庆）有限公司 | 肖特基器件结构及其制造方法 |
| CN108133884A (zh) * | 2017-12-08 | 2018-06-08 | 扬州国宇电子有限公司 | 肖特基势垒整流器及其制备方法 |
| CN108133884B (zh) * | 2017-12-08 | 2019-08-16 | 扬州国宇电子有限公司 | 肖特基势垒整流器及其制备方法 |
| CN109935625A (zh) * | 2017-12-15 | 2019-06-25 | 深圳尚阳通科技有限公司 | 一种肖特基二极管器件及制造方法 |
| CN108091702A (zh) * | 2018-01-11 | 2018-05-29 | 上海华虹宏力半导体制造有限公司 | Tmbs器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103474347B (zh) | 2016-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106876485B (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| CN103632959B (zh) | 沟槽型肖特基器件结构及其制造方法 | |
| CN103474347B (zh) | 一种双栅沟槽型肖特基器件结构及制造方法 | |
| TW201301366A (zh) | 製造絕緣閘極半導體裝置之方法及結構 | |
| US8956963B2 (en) | Schottky barrier diode and fabricating method thereof | |
| JP5792701B2 (ja) | 半導体装置及びその製造方法 | |
| TWI623102B (zh) | 半導體裝置與其形成方法 | |
| TWI480951B (zh) | 用於半導體元件之寬溝渠終端結構 | |
| CN104425612A (zh) | 具有硅化物的半导体器件 | |
| CN109755322A (zh) | 碳化硅mosfet器件及其制备方法 | |
| CN105720109A (zh) | 一种沟槽型肖特基势垒二极管及其制备方法 | |
| JP2021532577A (ja) | 酸化物抵抗変化型メモリ | |
| US20110079844A1 (en) | Trench mosfet with high cell density | |
| WO2011088736A1 (zh) | Pn结和肖特基结混合式二极管及其制备方法 | |
| US7820473B2 (en) | Schottky diode and method of manufacture | |
| US20110068389A1 (en) | Trench MOSFET with high cell density | |
| CN104124151B (zh) | 一种沟槽结构肖特基势垒二极管及其制作方法 | |
| CN103474348A (zh) | 一种穿通型沟槽肖特基器件结构及其制造方法 | |
| CN103456627B (zh) | 一种复合型沟槽栅肖特基器件结构及其制造方法 | |
| CN103094358A (zh) | 一种肖特基二极管及其制造方法 | |
| WO2023071284A1 (zh) | 沟槽栅半导体器件及其制造方法 | |
| CN209766429U (zh) | 碳化硅mosfet器件 | |
| CN106653610A (zh) | 一种改良的沟槽超势垒整流器件及其制造方法 | |
| TW201114035A (en) | Improved trench termination structure | |
| CN105938848A (zh) | 一种用于芯片级封装的肖特基芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 401331 No. 25 Xiyong Avenue, Shapingba District, Chongqing Patentee after: CHINA RESOURCES MICROELECTRONICS (CHONGQING) Co.,Ltd. Address before: 401331 No. 25 Xiyong Avenue, Xiyong Town, Shapingba District, Chongqing Patentee before: SKYSILICON Co.,Ltd. |
|
| CP03 | Change of name, title or address | ||
| CB03 | Change of inventor or designer information |
Inventor after: Zheng Chenyan Inventor after: Ma Qingjie Inventor after: Chen Cai Inventor after: Gong Dawei Inventor before: Zheng Chenyan Inventor before: Ma Qingjie Inventor before: Chen Cai Inventor before: Gong Dawei |
|
| CB03 | Change of inventor or designer information |