JP2003517204A - 炭化ケイ素半導体装置においてより高い反転層移動度を得る方法 - Google Patents

炭化ケイ素半導体装置においてより高い反転層移動度を得る方法

Info

Publication number
JP2003517204A
JP2003517204A JP2001545351A JP2001545351A JP2003517204A JP 2003517204 A JP2003517204 A JP 2003517204A JP 2001545351 A JP2001545351 A JP 2001545351A JP 2001545351 A JP2001545351 A JP 2001545351A JP 2003517204 A JP2003517204 A JP 2003517204A
Authority
JP
Japan
Prior art keywords
region
silicon carbide
amorphous silicon
silicon
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001545351A
Other languages
English (en)
Inventor
デフ、アロク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2003517204A publication Critical patent/JP2003517204A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/966—Selective oxidation of ion-amorphousized layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/969—Simultaneous formation of monocrystalline and polycrystalline regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 本発明は、炭化ケイ素の上部の高特性熱成長酸化物の製造方法を提供する。この方法は、イオン注入によって単結晶炭化ケイ素基板の少なくとも１つの領域の炭化ケイ素をアモルファス化するステップと、炭素をアモルファス化炭化ケイ素から選択的に取り除き、アモルファスシリコン含有領域を生じるのに有効なエッチング液で生じる有効量の炭素をアモルファス化炭化ケイ素から取り除くステップと、（１）（ｉ）主にあるいは完全にアモルファスシリコンにあるアモルファスシリコン含有領域あるいは（ｉｉ）少量のアモルファス炭化ケイ素および／または二酸化シリコンと結合した主にアモルファスシリコンの混合物のいずれか、（２）単結晶シリコン領域において（１）あるいは（２）が炭化ケイ素基板の領域上にある、（３）炭化ケイ素基板の領域、の上に酸化物領域を有する装置を生成するように酸化物をエッチングされた表面上に形成するステップとを含む。

Description

【発明の詳細な説明】
【０００１】 本発明は、炭化ケイ素の界面と熱成長酸化物との間で低界面状態を得る新規の
方法およびそれから得られる新規の炭化ケイ素半導体装置に関するものである。
【０００２】 炭化ケイ素は、電力ＭＯＳＦＥＴおよびショットキー障壁整流器の製造のため
の優れた半導体材料である。確かに、炭化ケイ素ＭＯＳＦＥＴは、最高１４００
Ｖの破壊電圧を有していると報告された。しかしながら、これらのＭＯＳＦＥＴ
のオン抵抗は、同様の定格の理想の炭化ケイ素ユニポーラ装置に対して理論的に
予測されるよりも大きい大きさである。この大きなオン抵抗に対する根拠は、主
にこれらのＭＯＳＦＥＴに対して１０ｃｍ２／Ｖｓよりも小さいと信じられてい
る低反転層移動度であった。反転層のこの値は、大量の炭化ケイ素移動度よりも
１００倍以上低い。炭化ケイ素ＭＯＳＦＥＴに対するこの低い反転層は、主に炭
化ケイ素と熱成長酸化物との間の大きな界面状態密度が原因である。我々が知っ
ているｐ形の炭化ケイ素の最低界面状態密度は１×１０１１ｃｍ−２ｅＶ−１で
ある。この界面状態密度は、シリコン技術のＭＯＳ形装置のために観察された界
面状態密度よりも非常に大きく、ここでは、この値は日常的に約１×１０１０ｃ
ｍ−２ｅＶ−１であると観察される。
【０００３】 さらに、炭化ケイ素は、実際化学的に不活性であり、単結晶炭化ケイ素におい
て炭素とシリコンとの間の強い結合により室温で普通のエッチング液の大部分に
よって腐食されない。同時に、アモルファス炭化ケイ素においてシリコンと炭素
との間の結合は弱い。B.J.Baligaとの私の研究において、単結晶炭化ケイ素がＨ
Ｆ、ＨＮＯ３、ＫＯＨ、ＨＣｌ等のような普通の研究室のエッチング液の大部分
によって腐食されないこと、シリコンがＨＦおよびＨＮＯ３の熱混合物を使用す
ることによってエッチングされること、炭素が熱ＨＮＯ３を使用してエッチング
できること、が報告されたので、我々は、単結晶炭化ケイ素がアモルファス炭化
ケイ素に変えられるべきであり、アモルファス炭化ケイ素をシリコンおよび炭素
の混合物とみなすことによってエッチングされるべきであることを示唆した。Al
okらのJournal of Electronic Materials, Vol.24, No.4,pp.311-14および米国
特許第5,436,174号の同様な開示を参照、これらの文献において、この研究は、
単結晶炭化ケイ素よりも高速度でアモルファス炭化ケイ素を選択的にエッチング
するエッチング液を使用して単結晶炭化ケイ素にトレンチを形成するために第１
のアモルファス炭化ケイ素領域の除去が続くアモルファス炭化ケイ素領域を形成
するためにイオン注入を使用して第１の電気的に不活性のイオンを単結晶炭化ケ
イ素基板の第１の部分の中へ向けることによってトレンチを単結晶シリコン基板
に形成するために使用される。
【０００４】 米国特許第5,318,915号、米国特許第5,322,802号、米国特許第5,436,174号お
よび米国特許第5,449,925号は、ＳｉＣウエハに深いＰＮ接合あるいは深いトレ
ンチを形成するためにアモルファス化を使用する。しかしながら、これらの文献
は、集積回路を生じないし、ＳｉＣウエハ部をシリコンに変えないし、集積回路
の速度および性能の改善を行わない。当該技術の研究者（特開昭55-24482号公報
および特開平7-82098号公報）は、イオン注入を使用してＳｉの薄い層をＳｉＣ
に変えることによってＳｉウエハにＳｉＣ領域を形成しようと試みた。このよう
な薄い層は、高圧（＞１０００Ｖ）縦形電力装置を形成するために使用できない
。さらに、高温イオン注入を使用してＳｉウエハの一部をＳｉＣに変換しようと
する我々の研究所の試みは不成功に終わった。
【０００５】 炭化ケイ素領域の界面と酸化物領域、特に熱成長酸化物領域との間の低界面状
態を得て、それによって炭化ケイ素ＭＯＳ装置に反転層移動度を増加させる方法
、およびそれから得られた新規の炭化ケイ素の半導体装置に対する継続要求が当
該技術である。さらに、炭化ケイ素ウエハのような炭化ケイ素基板にシリコン含
有領域を炭化ケイ素基板に形成する方法、およびそれから得られた新規の炭化ケ
イ素半導体装置に対する継続要求も当該技術である。
【０００６】 本発明の目的は、炭化ケイ素ＭＯＳ装置において反転層移動度を増加させるこ
とにある。
【０００７】 本発明の他の目的は、前記装置の選択された炭化ケイ素領域と熱酸化物領域と
の間の界面状態を減少させることによって炭化ケイ素ＭＯＳ装置の反転層移動度
を増加させることにある。
【０００８】 本発明の他の目的は、炭化ケイ素ウエハのような炭化ケイ素基板のシリコン含
有領域を形成する方法およびそれから得られた新規の炭化ケイ素半導体装置を提
供することにある。
【０００９】 本発明のこれらおよび他の目的は続く本発明の説明から明らかである。
【００１０】 （ｉ）炭化ケイ素で得られた装置の望ましくない界面状態が炭素によること、
（ｉｉ）炭素が、炭化ケイ素領域と酸化物領域との間の界面状態を熱酸化の結果
として成長されるかあるいは熱酸化が続く酸化物付着によるかのいずれかで減少
させるために選択的に取り除かれてもよいこと、（ｉｉｉ）この界面状態の減少
は、増加された反転層移動度および本発明の方法によって得られ、このような減
少された界面状態を有する改良された炭化ケイ素ＭＯＳ装置の性能をもたらすこ
と、が分かった。
【００１１】 したがって、私の本研究では、炭化ケイ素にある炭素を選択的に取り除くのに
有効なエッチング液、好ましくは、炭素だけを腐食し、シリコンを腐食しなくて
、エッチング液がシリコンおよび／または炭化ケイ素をエッチングするよりも非
常に速い速度で炭素をエッチングするエッチング液を使用して炭素を炭化ケイ素
から選択的に取り除くことが望ましい。しかしながら、任意の有効なエッチング
および炭素を炭化ケイ素からの取り除きを実現できる前に、シリコンと単結晶炭
化ケイ素にある炭素との間の結合を破ることが必要である。
【００１２】 本発明は、（ａ）少なくとも１つのアモルファス化するステップを、好ましく
は、少なくとも有効量、好ましくはかなりの量および最も好ましくは単結晶炭化
ケイ素の選択領域の全てをアモルファス炭化ケイ素の領域に変えるために所望の
深さまでイオン注入によって実行し、（ｂ）アモルファスシリコン含有領域を形
成するために熱ＨＮＯ３のような炭素に選択的なエッチング液の使用によって前
記アモルファス炭化ケイ素領域から少なくとも有効量の炭素を選択的に取り除く
かあるいはこの炭素を分解し、かつ（ｃ）酸化物を前記アモルファスシリコン含
有領域上に、好ましくはエッチングされたアモルファス領域を熱酸化あるいは熱
酸化が続く酸化付着処理にさらすことによって形成する、ことによって少なくと
も有効量の炭素を領域、好ましくは表面領域から、前記領域に酸化物を形成する
より前に取り除くステップを含む方法に関連している。
【００１３】 本発明は、次の（ａ）、（ｂ）、（ｃ）の領域に酸化領域を有する炭化ケイ素
装置を製造するための方法を提供する。 （ａ）主にあるいは全てアモルファスシリコンであるアモルファスシリコン含
有領域あるいはアモルファス炭化ケイ素および／または二酸化シリコンと結合し
た主にアモルファスシリコンの混合物のいずれか、 （ｂ）単結晶シリコン領域； ここで（ａ）あるいは（ｂ）が炭化ケイ素基板の領域上にあること、 あるいは （ｃ）炭化ケイ素基板の領域。
【００１４】 酸化物領域を有する炭化ケイ素装置の製造のための方法およびそれから得られ
た新規の炭化ケイ素装置の概略を図１に示す。
【００１５】 特定の実施形態では、この方法は、酸化物領域を炭化ケイ素上に有する炭化ケ
イ素および／または炭化ケイ素装置上に高特性酸化物を生成するために使用され
、下記のステップ（ａ）、（ｂ）および（ｃ）を含む。
【００１６】 （ａ）単結晶炭化ケイ素基板の少なくとも１つの領域の炭化ケイ素をアモルフ
ァス化し、前記領域の炭化ケイ素を単結晶炭化ケイ素基板上のアモルファス炭化
ケイ素に変えるステップ； （ｂ）少なくとも有効量の炭素を生じるアモルファス炭化ケイ素領域から、前
記少なくとも有効量を前記アモルファス炭化ケイ素領域から選択的に取り除き、
アモルファスシリコン含有領域を単結晶炭化ケイ素上に生成するのに有効なエッ
チング液で取り除くステップ；および （ｃ）好ましくは、（ｉ）単結晶炭化ケイ素基板上のアモルファスシリコン含
有領域上に酸化物を生成するアモルファスシリコン層を保持するのに有効な条件
の下でエッチングされた領域を熱酸化にさらすか、あるいは（ｉｉ）酸化物を単
結晶炭化ケイ素基板上に生成するようにアモルファスシリコン層を十分に消費す
る条件の下でエッチングされた領域を熱酸化にさらすか、あるいは（ｉｉｉ）ア
モルファスシリコン層を保持するのに有効な条件の下でエッチングされた領域を
熱酸化にさらし、その後前記領域を少なくとも１つの高温熱アニーリングステッ
プにさらし、酸化物を単結晶炭化ケイ素基板上の結晶シリコン領域上に生成する
か、あるいは（ｉｖ）ＬＴＯをエッチング領域上に形成し、次にＬＴＯを含んだ
エッチング領域を熱酸化および高温アニールにさらし、ＬＴＯ領域を単結晶炭化
ケイ素基板上に生成する、ことによって酸化物を前記単結晶炭化ケイ素基板上の
前記アモルファスシリコン含有領域を形成するステップ。
【００１７】 したがって、炭化ケイ素の上部への高特性の熱成長酸化物の製造のための方法
を提供し、この方法は、界面状態密度を減少させ、炭素を前述のような炭化ケイ
素から取り除くことによって反転層移動度を改善する。
【００１８】 用語“有効な量”は、取り除かれる場合炭素の量あるいは本発明によりアモル
ファス化され、エッチングされる場合炭化ケイ素領域と酸化物領域との間の界面
状態密度を減少させるのに有効で、それによって界面状態密度および未アモルフ
ァス化されたおよび／または未エッチングされた炭化ケイ素の反転層移動度と比
較された場合に反転層移動度の改善を生じる炭化ケイ素量を意味することが分か
る。
【００１９】 炭素だけが、酸化処理中消費される唯一の炭化ケイ素領域であるような上部表
面から取り除かれる。しかしながら、炭素をアモルファス化し、炭素をこの表面
だけから取り除くことにもまた基板の任意の特定の領域の処理にも限定されない
。むしろ、本発明は、炭化ケイ素ウエハのようなシリコン基板の選択領域から炭
素を選択的に取り除く技術を期待する。一旦炭素が取り除かれると、熱酸化は、
炭化ケイ素と熱酸化物との間に減少された界面状態を有する装置を生成するよう
に実行できる。本発明によって、ＳｉＣＭＯＳ装置の反転層移動度を増加させる
ことができる。これらのＭＯＳＦＥＴ装置は、ＳｉＣ高圧（＞１０００Ｖ）ＩＣ
として有用であり、機関車、電気車、戦闘車、航空機、照明等のようないろいろ
の商用および軍事用途のために使用されてもよい。
【００２０】 本発明のこの態様は、これと同時に出願された名称が「優れた炭化ケイ素集積
回路および製造方法」である同時係属出願番号（事件整理番号第PHA23,886号(PC
T/EP/00/12147)）に記載され、クレームされたような単一チップ上に低電圧装置
および高電圧装置を一体構造に形成するために使用されてもよい。
【００２１】 図１を参照すると、 （１）単結晶炭化ケイ素基板を用意するステップと、 （２）基板の表面の少なくとも一部をイオン注入にさらし、基板の少なくとも
一部を単結晶炭化ケイ素基板上にアモルファス炭化ケイ素の領域を生じるアモル
ファス炭化ケイ素に変えるステップと、 （３）アモルファス炭化ケイ素領域の少なくとも一部を、炭素を単結晶炭化ケ
イ素基板上にアモルファスシリコンの領域を生成するアモルファスシリコン領域
から選択的に取り除くエッチング液物質にさらすステップと、 （４）アモルファスシリコンの少なくとも領域を有する単結晶基板を熱酸化に
さらすステップとを含む方法が示されている。
【００２２】 単結晶炭化ケイ素の炭化ケイ素のアモルファス化は、シリコンを壊し、単結晶
炭化ケイ素をアモルファス炭化ケイ素に炭素結合し、単結晶炭化ケイ素をアモル
ファス炭化ケイ素に変えるのに有効ないかなる手段によっても行われてもよい。
好ましくは、アモルファス化ステップは、単結晶炭化ケイ素基板の一部がアモル
ファス炭化ケイ素に変えられるように、イオンを単結晶シリコン基板の一部に注
入することを含む。好ましくは、これは多量のイオン注入によって行われる。イ
オン注入による基板のアモルファス化は臨界量を超えることを必要とする。入射
イオンのエネルギーおよび原子重量はアモルファス層の深さを決定する。これは
、臨界イオン量よりも多いイオン量を有するいろいろの注入化学種で行うことが
できる。表Ｉは、一般に使用可能な注入化学種のいくつかに対して２００ＫｅＶ
を使用して達成できる最大アモルファス層深さとともにＳｉＣでアモルファス層
を形成するのに必要とされる臨界量を示す。多重エネルギー注入が、表面から表
Ｉにリストされた最大の深さへ均一のアモルファス層を形成するのに必要とされ
てもよい。
【００２３】 表Ｉ ＳｉＣで形成されたアモルファスの深さおよび２００ｋｅＶの注入器でいろい
ろの不純物を使用してアモルファス層を得る臨界量 注入化学種 アモルファス層（Å） 臨界量 （ｃｍ-2） Ａｒ＋＋ ５０００ ７ｅ１４ Ａｒ＋ ２１００ ５ｅ１４ Ａｌ＋ ３０００ １ｅ１５ Ｃ＋＋ ６０００ ７ｅ１５ Ｈｅ＋ ９０００ ５ｅ１６ Ｓｉ＋ ２８００ ８ｅ１４ Ｈ＋ １５０００ ２ｅ１８ Ｎｅ＋ ４０００ ２ｅ１５
【００２４】 炭化ケイ素基板の選択領域へのイオン注入は、炭化ケイ素基板面上の領域を露
出するマスクを通して行われる。次に、イオンは、イオンが露出された領域を通
して炭化ケイ素基板に注入するように炭化ケイ素基板の面に向けられる。異なる
エネルギーの多重注入は、例えば、５０、１３０、２００ＫｅＶの単一帯電イオ
ンおよび１５０、２００ＫｅＶの二重帯電イオンを有するフォトレジストマスク
を使用して１×１０１５ｃｍ−２の量で実行されてもよい。一旦ケイ素と炭素と
の間の結合が壊され、アモルファス化が行われたとすると、マスクは取り除かれ
、アモルファス化炭化ケイ素はケイ素および炭素の混合物として扱われる。炭素
は、例えばアモルファス化炭化ケイ素の炭素成分を分解するのに有効である熱Ｈ
ＮＯ３のような適当なエッチング剤でアモルファス化領域をエッチングすること
によって取り除かれる。この後、エッチングされたサンプルは、使用される所望
の酸化物の厚さおよび酸化時間に応じて、好ましくはアモルファスシリコン領域
を完全にあるいは部分的にのいずれかで消費する熱酸化によって酸化物成長にさ
らされる。
【００２５】 図１に示されるように、酸化期間が十分長く選択される場合、最終構造は、単
結晶炭化ケイ素基板上に熱酸化物を含み、本発明の方法のステップにさらされた
結果としてシリコンに結合された炭素が十分ないためにより低い界面状態密度お
よびより高い反転層移動度を示す。
【００２６】 それとは別に、図１にも示されるように、酸化期間が場合によって全アモルフ
ァス領域あるいは層を消費するのに不十分であるように選択される場合、アモル
ファスシリコン含有層あるいは領域、好ましくは、アモルファスシリコン層ある
いは領域が熱酸化物と単結晶炭化ケイ素との間にある。次に、このアモルファス
シリコン層は、約１０００℃の温度で好ましくは高温アニールによって再結晶化
される。これは、単結晶炭化ケイ素領域上で、熱酸化物の下に単結晶シリコン領
域を有する構造を生じる。この場合の有効移動度は、反転層が単結晶シリコン上
に形成されるときに炭化ケイ素の大量の移動量よりも大きくてもよい。これは、
電圧が炭化ケイ素領域で維持されている間、チャネルがシリコン表面上に形成さ
れる新規の炭化ケイ素ＭＯＳ装置の設計を可能にする。
【００２７】 図１にも示されるように本発明の他の実施形態では、酸化物（ＬＴＯ）は、エ
ッチングされたサンプル上に形成され、その後酸化物は、熱酸化および高温熱ア
ニールにさらされる。これは、反転層移動度が増加もされる単結晶炭化ケイ素領
域上に厚い酸化物を有する構造を生じる。
【００２８】 電力ＭＯＳＦＥＴでは、ゲート電極バイアスは、ターンオンおよびターンオフ
制御のために印加される。導電チャネルがＭＯＳＦＥＴのソース領域とドレイン
領域との間でベースに形成された場合、ターンオンは、適切なゲートバイアスの
下で生じる。ゲートは、介在する絶縁体、一般的には二酸化シリコンによってチ
ャネルから分離される。ゲートは、チャネルから絶縁されるために、任意のゲー
ト電流がオン状態あるいはオフ状態のいずれかに必要である場合、小さい。前述
された種類の電力ＭＯＳＦＥＴは一般的にはシリコンに形成された。しかしなが
ら、炭化ケイ素の物理特性、熱特性および電気特性のために、炭化ケイ素で形成
された電力ＭＯＳＦＥＴがシリコン電力ＭＯＳＦＥＴよりも著しい長所をもたら
すと信じられている。特に、炭化ケイ素電力装置は、より低い固有オン抵抗で作
動でき、当該技術分野で周知であるようにいま他の長所を有する。
【００２９】 本発明を具体化する典型的な装置は、増加された反転層移動度を有し、Ｎ型領
域１４を含む第１導電形（好ましくはＮ＋）の単結晶炭化ケイ素基板８を有する
装置６が示される図２に示される。本発明によれば、第２導電形の適切ドーパン
トイオンは、半導体装置のベース領域１９を形成するために注入される。マスキ
ングによる第２のイオン注入は、好ましくはＮ＋形の領域２０の第１導電形のド
ーパントイオンを注入するために実行される。イオン注入ステップは、面１６上
の第２の領域をマスキングするステップおよびチャネル２１の長さを規定するよ
うにマスクをパターン化するステップを含む。この領域２０は、形成される電界
効果トランジスタの領域のソースに対応する。いろいろのイオン注入ステップお
よびドーピングステップが任意の順序で実行されてもよく、ドーパントイオンを
効果的に活性化するアニーリングステップを含んでもよいことは当業者に明らか
である。ベース領域１９およびソース領域２０が形成された後、アモルファス化
ステップは、イオンがアモルファス炭化ケイ素を形成するためにマスキングで注
入されるアモルファス領域１８を規定するために実行される。次に、この面１６
は、炭素を取り除き、チャネル２１を含む領域を含むアモルファス炭化ケイ素領
域を単結晶炭化ケイ素基板６上のアモルファスシリコン領域に変えるように適切
なエッチング液でエッチングされる。このアモルファスシリコン領域は、次に高
温熱アニールにさらされ、アモルファスシリコンの領域を変え、所望のような単
結晶炭化ケイ素基板に単結晶シリコン領域を形成する。その後あるいは同時に、
酸化シリコンのような絶縁領域２２は、熱酸化を使用して面１６上に形成される
。次に、ゲート導電層２３は、絶縁領域２２上に付着およびパターン化される。
好ましくは多結晶シリコンを含むゲートは、従来の技術を使用して絶縁領域上に
付着およびパターン化される。このゲートは、好ましくは絶縁領域によってカバ
ーされ、絶縁領域は、ベースおよびソースに接触を行うようにパターン化される
。ソース領域に接触を行い、ソース領域をベース領域に電気的に接続する接触金
属（図示せず）は、次に従来の技術を使用して付着される。ドレイン金属化層１
０は、基板の後側に加えられ、トランジスタ製造を完了する。このような装置に
おいて、ゲート２３の端子およびソース２０の端子は、上部表面にあり、ドレイ
ンの端子は底部にある。キャリアフロー路は、上部ソース電極２０から、ゲート
電極２３の下の横方向のチャネル２１を通り、次にドリフト領域１４およびＮ＋
基板８を垂直方向に通る。
【００３０】 本発明によれば、４Ｈ‐ＳｉＣウエハは、前述された本発明の方法を使用する
アルゴン注入（注入量＝ｌｅ１５ｃｍ−２、エネルギー＝３０ｋｅＶ）にさらさ
れた。その後、ウエハは、３０分間熱ＨＮＯ３に浸され、炭素をイオン注入領域
から取り除く。ウエハは、注入領域および未注入領域の成分を知るためにＸ線光
電子分光学（ＸＰＳ）を使用して特性を決定される。ＸＰＳは、ウエハの未注入
領域は変更されなくて、本来ＳｉＣであることを示したのに対して、注入領域は
、炭素含有量の減少を示した。ＸＰＳは、注入領域が主にＳｉであること、およ
び注入領域にある炭素の大部分が炭化水素の形式であり、ＳｉＣとしてではない
ことも示した。したがって、本発明によれば、炭素をＳｉＣウエハから選択的に
取り除き、所望のようにＳｉ含有領域を得て、ＳｉＣウエハ上にこれらの領域を
選択的に形成することができる。この点で、ケイ素の使用は、ＳｉＣに比べてＳ
ｉの高い反転層移動度のために効果がある。残りのＳｉＣ領域は、高電圧および
高電流電力装置を製造するために使用されてもよい。この結果は、Ｓｉの低い電
圧装置の速度およびＳｉＣの電力処理機能を有する非常に有効なモノリシックＩ
Ｃである。
【００３１】 図面および明細書において、本発明の典型的な好ましい実施形態が開示され、
特定の用語は使用されているけれども、これらの用語は限定の目的のために使用
されたものではなく、本発明の範囲は添付特許請求の範囲に詳述されていること
を当業者は分かる。
【図面の簡単な説明】
【図１】 本発明の方法を示す流れ図である。
【図２】 本発明の新規のＳｉＣ半導体装置の断面図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 ６５８Ｇ ６５８Ｆ Ｆターム(参考） 5F043 AA05 BB12 DD17 5F052 AA11 DA02 EA15 FA05 GC01 JA01

Claims (33)

    【特許請求の範囲】
  1. 【請求項１】 炭化ケイ素基板（８）の領域上のアモルファスシリコン含有領域（１８）上に
    酸化物領域（２２）を含む炭化ケイ素装置（６）の製造のための方法において、 （ａ）単結晶炭化ケイ素基板の少なくとも１つの領域の炭化ケイ素をアモル
    ファス化するステップと、 （ｂ）エッチング液がケイ素および／または炭化ケイ素をエッチングするよ
    りも速い速度で炭素をエッチングするエッチング液で少なくとも有効量の炭素を
    前記アモルファス化炭化ケイ素から取り除き、前記有効量の炭素をＳｉＣから選
    択的に取り除き、アモルファスシリコン含有領域を生成するステップと、 （ｃ）酸化物を前記アモルファスシリコン含有領域上に形成するステップと
    を含むことを特徴とする方法。
  2. 【請求項２】 前記エッチング液が熱ＨＮＯ３であることを特徴とする請求項１記載の方法。
  3. 【請求項３】 前記アモルファスシリコン含有領域が主としてアモルファスシリコンであるこ
    とを特徴とする請求項１記載の方法。
  4. 【請求項４】 前記アモルファスシリコン含有領域が、少量のアモルファス炭化ケイ素および
    ／または二酸化シリコンと結合した主にアモルファスシリコンの混合物であるこ
    とを特徴とする請求項１記載の方法。
  5. 【請求項５】 前記酸化物が、前記アモルファスシリコン含有領域を熱酸化にさらすことによ
    って形成されることを特徴とする請求項１記載の方法。
  6. 【請求項６】 前記酸化物が、前記アモルファスシリコン含有領域上に酸化物を付着し、かつ
    前記アモルファスシリコン含有領域上の前記酸化物を熱酸化にさらすことによっ
    て形成されることを特徴とする請求項１記載の方法。
  7. 【請求項７】 炭化ケイ素基板（８）の領域上の単結晶シリコン領域上に酸化物領域（２２）
    を含む炭化ケイ素装置（６）の製造のための方法において、 （ａ）単結晶炭化ケイ素基板の少なくとも１つの領域の炭化ケイ素をアモル
    ファス化するステップと、 （ｂ）エッチング液がケイ素および／または炭化ケイ素をエッチングするよ
    りも速い速度で炭素をエッチングするエッチング液で少なくとも有効量の炭素を
    前記アモルファス化炭化ケイ素から取り除き、前記有効量の炭素をＳｉＣから選
    択的に取り除き、アモルファスシリコン含有領域を生成するステップと、 （ｃ）酸化物を前記アモルファスシリコン含有領域上に形成するステップと
    、 （ｄ）アモルファスシリコン含有領域上の前記酸化物を高温熱アニールにさ
    らし、炭化ケイ素基板の領域上の単結晶シリコン領域上に酸化物領域を生成する
    ステップとを含むことを特徴とする方法。
  8. 【請求項８】 前記エッチング液が熱ＨＮＯ３であることを特徴とする請求項７記載の方法。
  9. 【請求項９】 前記アモルファスシリコン含有領域が主としてアモルファスシリコンであるこ
    とを特徴とする請求項７記載の方法。
  10. 【請求項１０】 前記アモルファスシリコン含有領域が、少量のアモルファス炭化ケイ素および
    ／または二酸化シリコンと結合した主にアモルファスシリコンの混合物であるこ
    とを特徴とする請求項７記載の方法。
  11. 【請求項１１】 前記酸化物が、前記アモルファスシリコン含有領域を熱酸化にさらすことによ
    って形成されることを特徴とする請求項７記載の方法。
  12. 【請求項１２】 前記酸化物が、前記アモルファスシリコン含有領域上に酸化物を付着し、かつ
    前記アモルファスシリコン含有領域上の前記酸化物を熱酸化にさらすことによっ
    て形成されることを特徴とする請求項７記載の方法。
  13. 【請求項１３】 炭化ケイ素基板（８）の領域上に酸化物領域（２２）を含む炭化ケイ素装置（
    ６）を製造するための方法において、 （ａ）単結晶炭化ケイ素基板の少なくとも１つの領域の炭化ケイ素をアモル
    ファス化するステップと、 （ｂ）エッチング液がケイ素および／または炭化ケイ素をエッチングするよ
    りも速い速度で炭素をエッチングするエッチング液で少なくとも有効量の炭素を
    前記アモルファス化炭化ケイ素から取り除き、前記有効量の炭素をＳｉＣから選
    択的に取り除き、アモルファスシリコン含有領域を生成するステップと、 （ｃ）前記アモルファスシリコン層を酸化するのに有効な条件の下で前記エ
    ッチングされた表面を熱酸化にさらすステップとを含む方法。
  14. 【請求項１４】 前記エッチング液が熱ＨＮＯ３であることを特徴とする請求項１３記載の方法
    。
  15. 【請求項１５】 酸化物が、前記熱酸化より前に前記アモルファスシリコン含有領域上に形成し
    たことを特徴とする請求項１３記載の方法。
  16. 【請求項１６】 前記アモルファスシリコン含有領域が主としてアモルファスシリコンであるこ
    とを特徴とする請求項１３記載の方法。
  17. 【請求項１７】 前記アモルファスシリコン含有領域が、少量のアモルファス炭化ケイ素および
    ／または二酸化シリコンと結合した主にアモルファスシリコンの混合物であるこ
    とを特徴とする請求項１３記載の方法。
  18. 【請求項１８】 炭化ケイ素基板（８）の表面領域上のアモルファスシリコン領域（１８）上に
    酸化物領域（２２）を含む炭化ケイ素装置（６）を製造するための方法において
    、 （ａ）単結晶炭化ケイ素基板を用意するステップと、 （ｂ）前記基板の表面の少なくとも一部をイオン注入にさらし、前記基板表
    面の少なくとも一部を、単結晶炭化ケイ素基板上にアモルファス炭化ケイ素の領
    域を生成するアモルファス炭化ケイ素に変えるステップと、 （ｃ）前記アモルファス炭化ケイ素領域の一部を選択的に炭素を取り除き、
    単結晶炭化ケイ素基板上にアモルファスシリコンの領域を生成するステップと、 （ｄ）少なくともアモルファスシリコンの領域を有する前記単結晶炭化ケイ
    素を熱酸化にさらすステップとを含むことを特徴とする方法。
  19. 【請求項１９】 炭化ケイ素基板（８）の表面領域上のアモルファスシリコン領域（１８）上に
    酸化物領域（２２）を含む炭化ケイ素装置（６）を製造するための方法において
    、 （ａ）単結晶炭化ケイ素基板を用意するステップと、 （ｂ）前記基板の表面の少なくとも一部をイオン注入にさらし、前記基板表
    面の少なくとも一部を、単結晶炭化ケイ素基板上にアモルファス炭化ケイ素の領
    域を生成するアモルファス炭化ケイ素に変えるステップと、 （ｃ）前記アモルファス炭化ケイ素領域の一部を選択的に炭素を取り除き、
    単結晶炭化ケイ素基板上にアモルファスシリコンの領域を生成するステップと、 （ｄ）少なくともアモルファスシリコンの領域を有する前記単結晶炭化ケイ
    素を熱酸化にさらすステップと、 （ｅ）前記酸化表面を高温熱アニールにさらし、単結晶炭化ケイ素基板の表
    面領域上の単結晶シリコン層上に酸化物を生成するステップとを含むことを特徴
    とする方法。
  20. 【請求項２０】 炭化ケイ素基板（８）の表面領域上のアモルファスシリコン領域（１８）上に
    酸化物領域（２２）を含む炭化ケイ素装置（６）を製造するための方法において
    、 （ａ）単結晶炭化ケイ素基板を用意するステップと、 （ｂ）前記基板の表面の少なくとも一部をイオン注入にさらし、前記基板表
    面の少なくとも一部を、単結晶炭化ケイ素基板上にアモルファス炭化ケイ素の領
    域を生成するアモルファス炭化ケイ素に変えるステップと、 （ｃ）少なくとも前記アモルファス炭化ケイ素領域の一部を、炭素を選択的
    に取り除き、単結晶炭化ケイ素基板上にアモルファスシリコンの領域を生成する
    エッチング液物質にさらすステップと、 （ｄ）前記アモルファスシリコン層を酸化するのに有効な条件の下で前記エ
    ッチングされた表面を熱酸化にさらし、酸化物を単結晶炭化ケイ素基板の表面領
    域上に生成するステップとを含むことを特徴とする方法。
  21. 【請求項２１】 炭化ケイ素基板（８）の領域（１６）上の少なくとも１つのアモルファスシリ
    コン含有領域（１８、２１）上に少なくとも１つの酸化物領域（２２）を含むこ
    とを特徴とする炭化ケイ素装置（６）。
  22. 【請求項２２】 前記少なくとも１つのアモルファスシリコン含有領域が、前記炭化ケイ素基板
    の選択領域に形成されることを特徴とする請求項２１記載の炭化ケイ素装置。
  23. 【請求項２３】 前記アモルファスシリコン含有領域が主としてアモルファスシリコンであるこ
    とを特徴とする請求項２１記載の炭化ケイ素装置。
  24. 【請求項２４】 前記アモルファスシリコン含有領域が、少量のアモルファス炭化ケイ素および
    ／または二酸化シリコンと結合した主にアモルファスシリコンの混合物であるこ
    とを特徴とする請求項２１記載の炭化ケイ素装置。
  25. 【請求項２５】 前記アモルファスシリコン含有領域が、有効量の炭素を前記アモルファス化炭
    化ケイ素領域から選択的に取り除くエッチング液の働きを受けた前記炭化ケイ素
    基板のアモルファス化領域から形成されることを特徴とする請求項２１記載の炭
    化ケイ素装置。
  26. 【請求項２６】 炭化ケイ素基板（８）の領域（１６）上の少なくとも１つの単結晶シリコン領
    域上に少なくとも１つの酸化物領域（２２）を含むことを特徴とする炭化ケイ素
    装置（６）。
  27. 【請求項２７】 前記少なくとも１つの単結晶シリコン領域が、有効量の炭素を前記アモルファ
    ス化炭化ケイ素領域から選択的に取り除くエッチング液の働きを受けた前記炭化
    ケイ素基板のアモルファス化領域から形成されることを特徴とする請求項２６記
    載の炭化ケイ素装置。
  28. 【請求項２８】 炭化ケイ素基板（８）の領域上に少なくとも１つの酸化物領域（２２）を含む
    ことを特徴とする炭化ケイ素装置（６）。
  29. 【請求項２９】 前記少なくとも１つの酸化物領域が、有効量の炭素を前記アモルファス化炭化
    ケイ素領域および前記エッチング領域上の酸化物の化成から選択的に取り除くエ
    ッチング液の働きを受けた前記炭化ケイ素基板のアモルファス化領域から形成さ
    れることを特徴とする請求項２８記載の炭化ケイ素装置。
  30. 【請求項３０】 半導体装置（６）において、第１導電形の炭化ケイ素基板（８）と、前記炭化
    ケイ素基板の第１の領域に形成された第２導電形のベース領域（１９）と、前記
    ベース領域に隣接する前記炭化ケイ素基板の前記第１の領域に形成された第１導
    電形のソース領域（２０）と、前記ベース領域およびソース領域に隣接する反転
    チャネル（２１）と、介在する酸化物領域（２２）によって前記反転チャネルか
    ら分離され、かつ前記反転チャネルの上にあるゲート領域（２３）とを備え、前
    記反転チャネルが、前記炭化ケイ素基板上に単結晶シリコン領域上に形成される
    ことを特徴とする半導体装置。
  31. 【請求項３１】 前記反転チャネルが、有効量の炭素を前記アモルファス化炭化ケイ素領域およ
    び前記エッチングされた領域上の酸化物の化成から選択的に取り除くエッチング
    液の働きを受けた前記炭化ケイ素基板のアモルファス化領域（１８）から形成さ
    れることを特徴とする請求項３０記載の半導体装置。
  32. 【請求項３２】 半導体装置において、第１導電形の単結晶炭化ケイ素基板（８）と、第２導電
    形のベース領域（１９）をその中に形成した前記基板の面（１６）と、前記ベー
    ス領域に隣接した第１導電形のソース領域（２０）と、前記ソース領域に隣接し
    たチャネル領域（２１）と、前記基板の面の上にある絶縁領域（２２）と、前記
    チャネル領域の上にあり、かつ前記絶縁領域（２２）によって前記チャネル領域
    から分離されたポリシリコンゲート領域（２３）とを備え、前記反転チャネル（
    ２１）が、前記アモルファス化炭化ケイ素領域のかなりの部分をシリコン領域に
    変えるのに有効な条件の下では有効量の炭素を前記アモルファス化炭化ケイ素領
    域および前記エッチングされたアモルファス化炭化ケイ素領域上の酸化物の化成
    から選択的に取り除くエッチング液の働きを受けた前記炭化ケイ素基板のアモル
    ファス化領域（１８）から形成されることを特徴とする半導体装置。
  33. 【請求項３３】 炭化ケイ素（８）の上部に高特性の熱成長酸化物（２２）を有する半導体装置
    （６）において、前記高特性酸化物が、前記炭化ケイ素を選択的にアモルファス
    化し、かつ炭素を酸化物が形成されるべき領域の前記アモルファス化炭化ケイ素
    から取り除き、かつ前記領域を熱酸化にさらすことによって得られることを特徴
    とする半導体装置。
JP2001545351A 1999-12-16 2000-12-01 炭化ケイ素半導体装置においてより高い反転層移動度を得る方法 Pending JP2003517204A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/464,862 1999-12-16
US09/464,862 US6407014B1 (en) 1999-12-16 1999-12-16 Method achieving higher inversion layer mobility in novel silicon carbide semiconductor devices
PCT/EP2000/012146 WO2001045148A1 (en) 1999-12-16 2000-12-01 Method of achieving higher inversion layer mobility in silicon carbide semiconductor devices

Publications (1)

Publication Number Publication Date
JP2003517204A true JP2003517204A (ja) 2003-05-20

Family

ID=23845550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001545351A Pending JP2003517204A (ja) 1999-12-16 2000-12-01 炭化ケイ素半導体装置においてより高い反転層移動度を得る方法

Country Status (4)

Country Link
US (2) US6407014B1 (ja)
EP (1) EP1157414A1 (ja)
JP (1) JP2003517204A (ja)
WO (1) WO2001045148A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009290172A (ja) * 2008-06-02 2009-12-10 Hitachi Ltd 半導体装置およびその製造方法
JP2011077066A (ja) * 2009-09-29 2011-04-14 Shin Etsu Handotai Co Ltd 半導体基板の製造方法
JP2015070196A (ja) * 2013-09-30 2015-04-13 サンケン電気株式会社 半導体装置及びその製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573160B2 (en) * 2000-05-26 2003-06-03 Motorola, Inc. Method of recrystallizing an amorphous region of a semiconductor
US6930030B2 (en) * 2003-06-03 2005-08-16 International Business Machines Corporation Method of forming an electronic device on a recess in the surface of a thin film of silicon etched to a precise thickness
US6869889B1 (en) * 2004-04-07 2005-03-22 Intel Corporation Etching metal carbide films
ATE459979T1 (de) * 2004-06-30 2010-03-15 Xycarb Ceramics Bv Verfahren zur oberflächenbehandlung eines metallcarbid-substrates zur verwendung in halbleiterherstellungverfahren und ein metallcarbid-substrat an sich
US7723155B2 (en) 2004-06-30 2010-05-25 Xycarb Ceramics B.V. Method for the treatment of a surface of a metal-carbide substrate for use in semiconductor manufacturing processes as well as such a metal-carbide substrate
US7569900B2 (en) * 2004-11-16 2009-08-04 Kabushiki Kaisha Toshiba Silicon carbide high breakdown voltage semiconductor device
US7781312B2 (en) * 2006-12-13 2010-08-24 General Electric Company Silicon carbide devices and method of making
MD4280C1 (ro) * 2013-09-04 2014-10-31 Государственный Университет Молд0 Procedeu de creştere a structurii pInP-nCdS

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5524482A (en) 1978-08-09 1980-02-21 Nec Corp Mono-cyrstalline silicon
US4478654A (en) * 1982-01-07 1984-10-23 Chronar Corporation Amorphous silicon carbide method
US5272107A (en) * 1983-09-24 1993-12-21 Sharp Kabushiki Kaisha Manufacture of silicon carbide (SiC) metal oxide semiconductor (MOS) device
JP2615390B2 (ja) * 1985-10-07 1997-05-28 工業技術院長 炭化シリコン電界効果トランジスタの製造方法
US5087576A (en) * 1987-10-26 1992-02-11 North Carolina State University Implantation and electrical activation of dopants into monocrystalline silicon carbide
US5459107A (en) * 1992-06-05 1995-10-17 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US5454915A (en) * 1992-10-06 1995-10-03 Kulite Semiconductor Products, Inc. Method of fabricating porous silicon carbide (SiC)
DE4234508C2 (de) * 1992-10-13 1994-12-22 Cs Halbleiter Solartech Verfahren zur Herstellung eines Wafers mit einer monokristallinen Siliciumcarbidschicht
US5270244A (en) 1993-01-25 1993-12-14 North Carolina State University At Raleigh Method for forming an oxide-filled trench in silicon carbide
US5322802A (en) 1993-01-25 1994-06-21 North Carolina State University At Raleigh Method of fabricating silicon carbide field effect transistor
US5318915A (en) 1993-01-25 1994-06-07 North Carolina State University At Raleigh Method for forming a p-n junction in silicon carbide
US5436174A (en) 1993-01-25 1995-07-25 North Carolina State University Method of forming trenches in monocrystalline silicon carbide
US5406096A (en) 1993-02-22 1995-04-11 Texas Instruments Incorporated Device and method for high performance high voltage operation
JP2615406B2 (ja) 1993-06-30 1997-05-28 工業技術院長 炭化珪素埋め込み層を有するシリコン基板の製造方法
US5449925A (en) 1994-05-04 1995-09-12 North Carolina State University Voltage breakdown resistant monocrystalline silicon carbide semiconductor devices
US5723376A (en) * 1994-06-23 1998-03-03 Nippondenso Co., Ltd. Method of manufacturing SiC semiconductor device having double oxide film formation to reduce film defects
US5543637A (en) * 1994-11-14 1996-08-06 North Carolina State University Silicon carbide semiconductor devices having buried silicon carbide conduction barrier layers therein
US5877515A (en) 1995-10-10 1999-03-02 International Rectifier Corporation SiC semiconductor device
US5972801A (en) * 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
SE9600524D0 (sv) * 1996-02-14 1996-02-14 Abb Research Ltd A method and a device for oxidation of a semiconductor layer of SiC
US6255156B1 (en) * 1997-02-07 2001-07-03 Micron Technology, Inc. Method for forming porous silicon dioxide insulators and related structures
JP3958404B2 (ja) * 1997-06-06 2007-08-15 三菱電機株式会社 横型高耐圧素子を有する半導体装置
JP3143670B2 (ja) * 1997-08-13 2001-03-07 工業技術院長 酸化薄膜形成方法
US6303508B1 (en) * 1999-12-16 2001-10-16 Philips Electronics North America Corporation Superior silicon carbide integrated circuits and method of fabricating

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009290172A (ja) * 2008-06-02 2009-12-10 Hitachi Ltd 半導体装置およびその製造方法
JP2011077066A (ja) * 2009-09-29 2011-04-14 Shin Etsu Handotai Co Ltd 半導体基板の製造方法
JP2015070196A (ja) * 2013-09-30 2015-04-13 サンケン電気株式会社 半導体装置及びその製造方法
US9331152B2 (en) 2013-09-30 2016-05-03 Sanken Electric Co., Ltd. Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
US6407014B1 (en) 2002-06-18
WO2001045148A1 (en) 2001-06-21
EP1157414A1 (en) 2001-11-28
US20020130325A1 (en) 2002-09-19

Similar Documents

Publication Publication Date Title
US6303508B1 (en) Superior silicon carbide integrated circuits and method of fabricating
JP2812832B2 (ja) 半導体多結晶ダイヤモンド電子デバイス及びその製造方法
TWI404131B (zh) 具平緩通道之碳化矽裝置之製造方法
JP3146694B2 (ja) 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法
JP2670563B2 (ja) 半導体装置の製造方法
JP3184320B2 (ja) ダイヤモンド電界効果トランジスタ
JP2551940B2 (ja) 半導体素子の製造方法
JP2003516631A (ja) 低漏れ電流保護化シリコンカーバイドデバイスおよび製造方法
KR20100084525A (ko) （１１０）-배향 실리콘을 포함하는 반도체 소자
JPH0523055B2 (ja)
EP2015348B1 (en) Method for manufacturing a SiC semiconductor device
JPH043670B2 (ja)
JP2008227486A (ja) 炭化シリコン自己整合エピタキシャルｍｏｓｆｅｔおよびその製造方法
CN107785250B (zh) 碳化硅基肖特基接触制作方法及肖特基二极管制造方法
US6407014B1 (en) Method achieving higher inversion layer mobility in novel silicon carbide semiconductor devices
JP2003243653A (ja) 炭化珪素半導体装置の製造方法
EP1430518A2 (en) Method for improving inversion layer mobility in a silicon carbide metal-oxide semiconductor field-effect transistor
EP0386085A1 (en) Mosfet in silicon carbide
TW434903B (en) Lateral diffused metal oxide semiconductor transistor
US5382808A (en) Metal boride ohmic contact on diamond and method for making same
US6762112B2 (en) Method for manufacturing isolating structures
RU1830156C (ru) Способ изготовлени полупроводниковых приборов
WO2021216408A1 (en) Semiconductor power devices having gate dielectric layers with improved breakdown characteristics and methods of forming such devices
JP2000082810A (ja) 炭化けい素トレンチ型ｍｏｓ半導体素子の製造方法および炭化けい素トレンチ型ｍｏｓ半導体素子
JP2003209251A (ja) 炭化珪素半導体素子及びその絶縁膜の形成方法