DE69616043T2 - Verfahren mit einem maskierungsschritt zur herstellung eines halbleiterbauelements mit einer sic halbleiterschicht - Google Patents

Verfahren mit einem maskierungsschritt zur herstellung eines halbleiterbauelements mit einer sic halbleiterschicht

Info

Publication number
DE69616043T2
DE69616043T2 DE69616043T DE69616043T DE69616043T2 DE 69616043 T2 DE69616043 T2 DE 69616043T2 DE 69616043 T DE69616043 T DE 69616043T DE 69616043 T DE69616043 T DE 69616043T DE 69616043 T2 DE69616043 T2 DE 69616043T2
Authority
DE
Germany
Prior art keywords
layer
sic
diffusion
sic layer
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69616043T
Other languages
English (en)
Other versions
DE69616043D1 (de
Inventor
Christopher Harris
Erik Janzen
Andrei Konstantinov
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
ABB Research Ltd Switzerland
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Research Ltd Switzerland filed Critical ABB Research Ltd Switzerland
Publication of DE69616043D1 publication Critical patent/DE69616043D1/de
Application granted granted Critical
Publication of DE69616043T2 publication Critical patent/DE69616043T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/126—Power FETs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

    TECHNISCHES GEBIET DER ERFINDUNG UND STAND DER TECHNIK
  • Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelementes nach dem Oberbegriff des beigefügten Anspruchs 1.
  • Umfaßt ist die Herstellung aller Arten von Halbleiterbauelementen, wie beispielsweise verschiedene Arten von Dioden, Transistoren und Thyristoren.
  • Derartige Bauelemente werden besonders in solchen Anwendungen eingesetzt, bei denen es möglich ist, von den im Vergleich zu insbesondere Si überlegenen Eigenschaften des SiC zu profitieren, nämlich der Fähigkeit des SiC, unter extremen Bedingungen gut zu funktionieren. Aufgrund einer großen Energiebandlücke weist SiC eine hohe thermische Stabilität auf, so daß aus diesem Material hergestellte Bauelemente in der Lage sind, bei hohen Temperaturen zu arbeiten, nämlich bis zu 1000 K. Weiterhin weist es eine hohe thermische Leitfähigkeit auf, so daß SiC- Bauelemente ohne zu überhitzen eine hohe Leistung dissipieren können. Außerdem weist SiC ein mehr als fünfmal so hohes Durchbruchsfeld wie Si auf, so daß es sich gut als ein Material in Hochleistungsbauelementen eignet, die unter Bedingungen arbeiten, bei denen im Sperrzustand eines Bauelementes hohe Spannungen auftreten können.
  • Eine Wärmebehandlung in dem Halbleiterbauelement-Herstellungsverfahren kann beispielsweise die Erhitzung der SiC-Schicht sein, durch die eine Diffusion von Dotierstoffen in die Schicht erreicht wird, oder ein Ausheilen nach einer Ionenimplantation in der SiC-Schicht, durch die die implantierten Dotierstoffe aktiviert werden. Aufgrund der Eigenschaft des SiC muß eine solche Wärmebehandlung bei vergleichsweise hohen Temperaturen, meist über 1500ºC, durchgeführt werden, was die Verwendung herkömmlicher Maskenmaterialien, wie z. B. SiO&sub2; oder Si&sub3;N&sub4;, wie sie für Silizium bzw. für die Diffusion in Silizium eingesetzt werden, unmöglich macht.
  • Ein mögliches Maskenmaterial für die Herstellung von Halbleiterbauelementen mit einer Halbleiterschicht aus SiC würde durch die Verwendung der sogenannten Selbstmaskierungstechnik erreicht, nämlich durch die Verwendung des SiC selbst als Maske. Im Diffusionsfall bedeutet dies, daß der Bereich, der vor einer Diffusion maskiert werden soll, mit einer ausreichend dicken SiC-Schicht bedeckt würde, so daß die Diffusionsfront nicht den Bauelementbereich erreicht, der vor Diffusion geschützt werden muß. Der Nachteil der Selbstmaskierungstechnik ist die Anforderung, eine dicke Maskierungsschicht auf der Kristalloberfläche zu erreichen. In der Tat kann die Dicke der Maskierungsschicht aus SiC nicht kleiner als die Diffusionstiefe des Dotierstoffs sein, vorausgesetzt der Diffusionskoeffizient ist in dem Bereich, in dem die Diffusion erreicht werden soll, und in der Maskierungsschicht aus SiC gleich, so daß die Selbstmaskierungstechnik keine echte planare Technik ist. Vom Standpunkt der Bauelementtechnologie gesehen ist außerdem die planare oder nahezu planare Geometrie sehr wünschenswert, da die Strukturierung des Bauelementes, das Ätzen und die Metallisierung sehr viel exakter auf einer ebenen Waferoberfläche ausgeführt werden kann. Darüber hinaus schließt die Selbstmaskierungstechnik das Läppen und Polieren auf einem ebenen Polierer zur Entfernung der Maskierungsschicht aus SiC ein, was sich aufgrund von mechanischen Schädigungen, die in den Kristallkörper eindringen, als die Bauelementleistung stark zerstörend herausgestellt hat. Insbesondere erweist es sich als nicht praktikabel, sich mit der Anwendung der Diffusionstechnik zur Herstellung von diffundierten Schutzringen in SiC-Leistungsbauelementen zu befassen, da für diese Schutzringe ein tiefes Eindringen des Dotierstoffs erforderlich ist. Die Dicke der SiC-Maskierungsschichten stellt sich folglich als unzumutbar hoch heraus.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur selektiven Dotierung verschiedener Teilbereiche einer SiC-Schicht durch Diffusion und durch die Verwendung einer Maske über den Teilbereichen vorzusehen, die nicht dotiert werden sollen, welches nicht die Nachteile der oben diskutierten Materialien aufweist, die in der Praxis nicht für ein derartiges Verfahren verwendet werden können, wenn das Material SiC ist.
  • Diese Aufgabe wird erfindungsgemäß durch das Vorsehen eines Verfahrens nach dem unabhängigen Anspruch 1 gelöst.
  • Durch die Verwendung einer Maske, die aus einem Material gebildet ist, das kristallines AlN als einzigen Bestandteil oder AlN als einen Hauptbestandteil einer kristallinen Legierung aufweist, erhält man eine Maske mit einer sehr guten Gitterübereinstimmung mit SiC, wobei diese Maske außerdem den zur Diffusion von Dotierstoffen in SiC benötigten hohen Temperaturen standhält. Aufgrund der guten Gitterübereinstimmung von AlN und SiC ist die Defektdichte an der Grenzfläche zwischen der Maske und der SiC-Schicht sehr klein, so daß diese Maske das Auftreten einer Dotierstoffdiffusion durch Effekte entlang der Grenzfläche wirksam verhindert.
  • AlN weist eine sehr gute Gitterübereinstimmung mit SiC mit einer Fehlanpassung von nur 0,7% auf, es hat nahezu den gleichen thermischen Expansionskoeffizienten wie SiC, und es ist bei den hohen Temperaturen (bis zu 2200ºC) stabil, die verwendet werden, wenn eine Wärmebehandlung von SiC-Schichten während der Herstellung von Halbleiterbauelementen stattfindet. Aufgrund der Gitterübereinstimmung können zur Herstellung einer Maske hochqualitative AlN-Schichten auf SiC gewachsen werden, die, wenn gewünscht, zur Diffusion von Dotierstoffen in die SiC-Schicht strukturiert werden können. Die gute Gitterübereinstimmung von AlN und SiC ist wichtig, um während der Wärmebehandlung der SiC-Schicht eine verstärkte Diffusion entlang der Grenzfläche über Defekte und von der Oberfläche durch Defekte zu vermeiden. Einige andere Verbindungen, wie beispielsweise die anderen Gruppe 3B-Nitride und Siliziumcarbid selbst, können in kleinen Mengen dem AIN beigefügt werden, um eine Maske aus einer kristallinen Legierung zu bilden, die das Material bildet, obwohl derartige Gruppe 3B-Nitride eine erheblich schlechtere Gitterübereinstimmung und eine viel höhere Dekompositionsrate bei erhöhten Temperaturen als AlN aufweisen. Trotzdem kann die Zugabe solcher kleiner Mengen besagter Verbindungen zu dem Maskierungsmaterial wünschenswert erscheinen, beispielsweise aus Sicht der Bequemlichkeit des Abscheidungsprozesses, und sie wird andererseits die Maskierungseigenschaften oder die Stabilität des Maskierungsmaterials bei hohen Temperaturen nicht verschlechtern. Ein weiterer Vorteil der Verwendung von AlN als Maskenmaterial ist, daß es gegen Diffusion eine gute Sperrtoleranz aufweist, insbesondere bei der Diffusion von Bor, das wahrscheinlich der interessanteste Dotierstoff sein wird, den es durch Diffusion in die SiC-Schicht einzubringen gilt, aufgrund des hohen Diffusionsvermögens von Bor in SiC bei erhöhten Temperaturen. Dies erklärt sich durch die Tatsache, daß Bor eine isoelektronische Verunreinigung in AlN ist, so daß eine Reaktion zwischen Bor und Stickstoff in Bornitrid resultiert, eine dem AlN chemisch nahestehende refraktäre Verbindung. Bei Temperaturen unterhalb des Schmelzpunktes findet eine Vermischung von BN und AlN sehr langsam statt.
  • FR 2 707 425 zeigt lediglich, daß es bereits bekannt ist, AlN als eine Isolationsschicht auf SiC zu verwenden, genauer als ein Gate-Isolator, oder dessen Eigenschaft, hohen Ausheilungstemperaturen (1000-2000ºC) zu widerstehen, aber AlN wird nicht als Maske gegen Diffusion in Bereiche verwendet, die mit AlN beschichtet sind, wenn ein Diffusionsschritt in eine SiC-Schicht durchgeführt wird. Genau wegen seiner Eigenschaft, hohen Temperaturen zu widerstehen, wird AlN hier nur als Isolationsschicht und nicht als Diffusionsmaske verwendet. Während keiner Wärmebehandlung werden der SiC-Schicht Dotierstoffe zur Diffusion der Dotierstoffe in die SiC-Schicht zu geführt, und die Anordnung der AlN-Schicht hat nicht mit einer selektiven Dotierung während der Diffusion zu tun, sondern wird lediglich zur Erzeugung eines Gate-Isolators gebildet.
  • US 4 058 413 zeigt, daß es bereits bekannt ist, AlN als einen "Schutzmantel" auf GaAs zu verwenden, um so zu verhindern, daß Ga und As während des Ausheilens nach einer Ionenimplantation von N-Typ Dotierstoffen in Ga und As in diesen "Schutzmantel" herausdiffundieren. Somit stellt das AlN keinen Schutz gegen Diffusion von Dotierstoffen dar. Die Aufgabe desselben ist nicht, eine Diffusion in das GaAs zu verhindern, sondern im Gegenteil von Ga und As, die keine Dotierstoffe sind, aus der Halbleiterschicht heraus, d. h. vielmehr die Dissoziation derselben. Die Temperatur beträgt etwa 900ºC. Das Dokument beschäftigt sich nicht mit SiC und eine Gitteranpassung zwischen dem Halbleitermaterial und dem AlN findet nicht statt, um eine Diffusion aufgrund von Grenzflächenstörstellen zu verhindern.
  • Somit ermöglicht die Verwendung einer erfindungsgemäßen Maske die Bildung von Schutzringen zur Glättung des elektrischen Feldes in dem peripheren Bereich im Sperrzustand eines Leistungsbauelementes mit einer SiC-Schicht, so daß das elektrische Feld an der Peripherie deutlich unterhalb der Durchbruchsschwelle bleiben kann. Diese Art der Verwendung der Schutzringtechnik zum Abschluß eines Bauelementes wurde bisher nicht in Siliziumleistungsbauelementen eingesetzt, da diese so dick sind, daß es technisch schwierig ist, die Dotierstoffe ausreichend tief zu diffundieren. Siliziumcarbid-Leistungsbauelemente weisen jedoch aufgrund der hohen Durchbruchsfelder von SiC eine erheblich kleinere Basisdicke auf, und die Schutzringtechnik mag daher für solche Leistungsbauelemente geeignet sein.
  • Nach einer weiteren bevorzugten Ausführungsform der Erfindung umfaßt das Verfahren einen Schritt, der in Verbindung mit Ionenimplantation in einem Teilbereich der SiC-Schicht eingesetzt wird, der nicht durch die Maske bedeckt ist, wobei der Schritt ausgeführt wird, bevor die Wärmebehandlung durchgeführt wird, wobei die Wärmebehandlung ein Ausheilen zur Rekristallisation der ionenimplantierten Schicht der SiC-Schicht bedeutet, wobei die Maske das Auftreten einer Verunreinigungsdiffusion in die Bereiche verhindert, die durch die Maske bedeckt sind. Derartiges Ausheilen findet bei hohen Temperaturen statt, weit über 1500ºC, und die erfindungsgemäße Maske verhindert aufgrund der Möglichkeit, hochqualitative AlN-Schichten auf SiC zu wachsen, und der Stabilität und der Sperrtoleranz gegenüber Diffusion von AlN wirksam das Auftreten einer Verunreinigungsdiffusion in Bereiche, die durch die Maske bedeckt sind.
  • Nach einer weiteren bevorzugten Ausführungsform der Erfindung umfaßt das Verfahren gemäß der letzten zwei beschriebenen Ausführungsformen einen Ionenimplantationsschritt in dem peripheren Bereich der SiC- Schicht, bei dem Ionen desselben Typs, P oder N, wie die in die SiC- Schicht zu diffundierenden Dotierstoffe implantiert werden, wobei eine dünne hochdotierte Schicht nahe der Oberfläche der SiC-Schicht erzeugt wird, wonach zuerst eine Wärmebehandlung zum Ausheilen und dann eine Wärmebehandlung zusammen mit einer Zuführung von Dotierstoffen zur Schutzringbildung durchgeführt wird, wobei die Diffusion zur Bildung des Schutzrings durch das Vorliegen der hochdotierten dünnen Schicht verstärkt wird. Dies bedeutet, daß das Verfahren einschließlich der Anwendung einer erfindungsgemäßen Maske es ermöglicht, Schutzringe für SiC-Leistungsbauelemente zu erzeugen, wobei gleichzeitig ihre Fähigkeit ausgenutzt wird, als Maske für eine Wärmebehandlung zum Ausheilen als auch für eine Wärmebehandlung zur Diffusion zu wirken.
  • Es ist offensichtlich, daß die in den Ansprüchen genannten Herstellungsschritte nur einige aus der großen Zahl der in der Technik der Halbleiterbauelementherstellung etablierten Herstellungsschritte sind, wie beispielsweise das Anbringen von ohmschen Kontakten, das Strukturieren oder Entfernen der Maske durch beispielsweise reaktives Ionenätzen usw. Somit bedeutet "das Aufbringen einer Maske auf zumindest einem Teilbereich der SiC-Schicht" üblicherweise nicht, daß die Maske in einem Schritt auf einen Teilbereich der SiC-Schicht aufgebracht wird, sondern daß die Maske möglicherweise zunächst auf die gesamte SiC-Schicht aufgebracht und dann mittels einer geeigneten Technik von Teilen der SiC-Schicht entfernt und auf besagtem Teilbereich stehengelassen wird.
  • Weitere Vorteile und bevorzugte Merkmale der Erfindung sind aus der folgenden Beschreibung und den übrigen Ansprüchen ersichtlich.
    • FIGURENKURZBESCHREIBUNG
  • Unter Bezugnahme auf die beigefügte Zeichnung folgt unten, als ein Beispiel zitiert, eine genaue Beschreibung einer bevorzugten Ausführungsform der Erfindung.
    • In der Zeichnung:
  • Fig. 1-5 illustrieren schematisch verschiedene Schritte eines Verfahrens zur Herstellung eines Halbleiter-Leistungsbauelementes in der Gestalt einer Gleichrichterdiode aus SiC gemäß einer bevorzugten Ausführungsform der Erfindung.
    • DETAILLIERTE BESCHREIBUNG EINER BEVORZUGTEN AUSFÜH- RUNGSFORM DER ERFINDUNG
  • Fig. 1-5 zeigen einige wichtige Schritte aus einer großen Zahl von Schritten eines erfindungsgemäßen Verfahrens zur Herstellung einer Leistungsdiode aus SiC unter Verwendung einer Planardiffusionstechnologie. Alle Schichten dieses Bauelementes sind aus SiC hergestellt, Heteroübergangsbauelemente liegen jedoch auch im Bereich der Erfindung. Das Bauelement wird drei unterschiedlich dotierte Schichten aufweisen, nämlich eine dritte hochdotierte Schicht 1 des N-Typs zur Schaffung eines Kontakts mit geringem Widerstand mit einer ohmschen Kontaktmetallplatte des in den Figuren nicht gezeigten Bauelementes, eine darauf angeordnete zweite niedrig dotierte N-Typ dickere Schicht 2 und eine erste dünnere P- Typ Schicht 3, die oben auf der zweiten Schicht 2 angeordnet ist und mit dieser an der Grenzfläche einen PN-Übergang bildet. In einer Gleichrichterdiode, die diese drei Schichten aufweist, wird die Raumladungszone in erster Linie durch die zweite niedrig dotierte Schicht geschaffen, die den Hauptteil der in Sperrichtung an das Bauelement angelegten Spannung aufnimmt, und ein derartiges Bauelement kann eine Durchbruchsspannung im kV-Bereich aufweisen. Aufgrund der Konzentration elektrischer Felder, Oberflächenstörstellen und des Risikos einer Funkenbildung o. ä. ist die Durchbruchsspannung im peripheren Bereich des Bauelementes kleiner als im Inneren desselben, so daß verschiedene Passivierungstechniken nötig sind. Ein ernstes Problem mit dem peripheren Durchbruch erwächst aus seiner örtlich begrenzten Natur, da er nur an einem einzigen Punkt an der Peripherie auftritt und daher in einer sehr hohen Stromdichte und spezifischen Leistungsdissipation resultiert. Dies kann sogar im Fall eines eher kleinen Sperrstromes zu einer irreversiblen Bauelementdegradation führen. Dementsprechend wäre es besser, wenn ein möglicher Durchbruch gleichmäßig über die Diodenfläche stattfinden würde, so daß die Stromdichte sehr klein wäre und der Fluß eines hohen Sperrstromes nicht die Bauelementparameter zerstören würde. Es ist also sehr wünschenswert, die Schwachstellen der Diode zu entfernen, da dieses nicht nur die Arbeitsspannung erhöhen würde, sondern es auch unnötig machen würde, einen Schaltkreis zum Schutz des Gleichrichters vor Überlast bereitzustellen. Dementsprechend ist es vorzuziehen, daß ein möglicher Durchbruch statt in der Nähe der Peripherie zunächst im Inneren auftritt.
  • Das Verfahren zur Herstellung eines Halbleiterbauelementes, das nun beschrieben wird, widmet sich diesem Problem. Das Verfahren umfaßt den Schritt der Abscheidung einer kristallinen AlN-Schicht 4 oben auf die P- Typ SiC-Unterschicht 3. Es wird möglich sein, eine derartige kristalline AlN-Schicht mit einer sehr hohen Qualität epitaktisch auf der SiC-Schicht zu wachsen, da die Gitterübereinstimmung von kristallinem AlN und kristallinem SiC sehr gut ist, was außerdem in einer sehr hohen Qualität an der Grenzfläche zwischen den Schichten 3 und 4 mit einer sehr kleinen Defektkonzentration resultiert.
  • Wie in Fig. 2 gezeigt, wird durch reaktives Ionenätzen (RIE) in den peripheren Bereichen 5 eine Entfernung der AlN-Schicht 4 in ausgewählten, zu dotierenden Bereichen durchgeführt. Dabei ist es wichtig, daß ein Teilbereich der P-Typ ersten Schicht 3 in diesen peripheren Bereichen 5 erhalten bleibt. Auf diese Weise hat man nun eine strukturierte Maske 6 erhalten.
  • Im nächsten Schritt wird zur Verbesserung des Eindringens von Bor eine stark mit Aluminium dotierte P-Typ Schicht 7 oben auf die Bereiche aufgebracht, die einer Bor-Diffusion unterzogen werden (unten diskutiert). Eine derartige Schicht wird beispielsweise durch Al-Ionenimplantation mit einer Energie von 50-100 keV und einer Dosis von 2-3 · 10¹&sup6; cm&supmin;³ hergestellt, was eine Schichtdicke im Bereich von 0,05-0,2 um ergibt. Nach der Implantation ist die Schicht zunächst amorph, die Hochtemperaturbehandlung im Laufe der Bor-Diffusion resultiert jedoch in ihrer Rekristallisation. Tatsächlich findet die Diffusion einer Menge von Al in den Kristall statt, das Diffusionsvermögen von Al in SiC ist jedoch sehr klein, und der Haupteffekt der Al-dotierten Schicht ist die Verbesserung der Bor- Diffusion. Es ist klar, daß eine dünne Schicht, die stark mit Al dotiert ist, auch mit Hilfe von anderen Techniken, beispielsweise durch epitaktisches Wachstum, hergestellt werden kann, aus Sicht der technischen Komplexität scheint die Ionenimplantation in diesem Fall jedoch die einfachste Lösung zu bieten.
  • Im nächsten Schritt wird der Oberfläche der SiC-Schicht Bor zugeführt, während die SiC-Schicht auf 1600-1750ºC aufgeheizt wird. Es hat sich herausgestellt, daß Bor bei diesen Temperaturen ein einigermaßen hohes Diffusionsvermögen in SiC hat, und die dünne hochdotierte P-Typ Schicht 7 verbessert die Diffusion des Bor in den peripheren Bereichen 5 der SiC- Schicht, während die AlN-Schicht die Diffusion des Bor dahinein, und dementsprechend in den zentralen, aktiven Bereich der Halbleiterschichten 2 und 3, wirksam blockiert. Somit sorgt eine geeignete Wahl der Diffusionsbedingungen (Temperatur, Diffusionszeit, Zuführungsrate von Bor) für eine ausreichend dicke kompensierte Schicht 9 in Gestalt eines Schutzrings in dem peripheren Bereich des Wafers, und das Eindringen von Bor durch die Maske 6 wird verhindert. Die so erhaltenen Schutzringe dehnen den pn-Übergang des so erzeugten Bauelementes in die peripheren Bereiche desselben aus, so daß das elektrische Feld in dem peripheren Bereich im Sperrzustand eines derartigen Leistungsbauelementes geglättet wird und verhindert wird, daß ein möglicher Durchbruch zuerst an der Peripherie des Bauelementes auftritt.
  • Schließlich ist in Fig. 5 gezeigt, wie die Struktur zur Entfernung der AlN- Schicht 4 von dem aktiven Bereich und zur Definition der Diodenfläche durch RIE geätzt wurde. Dann folgen mehrere Schritte des üblichen Ablaufs zur Fertigstellung eines Bauelementes, wie beispielsweise eine Oxidation oder Abscheidung eines Dielektrikums, Abscheidung eines Kontaktmetalls usw. Das tatsächliche Verfahren zur Herstellung der Leistungsgleichrichterdiode beinhaltet natürlich zahlreiche zusätzliche Schritte, die auf herkömmliche Weise durchgeführt werden können, und nur die für die Erfindung wichtigen Schritte wurden oben beschrieben.
  • In einer weiteren bevorzugten Ausführungsform wird der Bor-Dotierstoff vor dem Wärmebehandlungsabschnitt mittels Ionenimplantation in das SiC eingebracht. Die Bereiche, in denen das Eindringen von Bor unerwünscht ist, können durch AlN und durch eine zusätzliche Metallmaske geschützt werden, die nach der Implantation entfernt wird.
  • Das Ausheilen der durch die Implantation induzierten strukturellen Unordnung erfordert jedoch nahezu die gleichen hohen Temperaturen wie die Diffusion im Falle von P-Typ Dotierstoffen in SiC, und eine erhebliche Dotierstoffdiffusion findet statt. Dies bringt unweigerlich Verunreinigungen in die Bereiche ein, in denen ein Eindringen von Akzeptoren verhindert werden muß, beispielsweise in den zentralen aktiven Bereich einer Leistungsgleichrichterdiode, es sei denn, diese Bereiche sind während der Wärmebehandlung auf angemessene Weise maskiert. Es ist klar, daß die AlN-Maske in der vorliegenden Ausführungsform ähnlich wie im Fall herkömmlicher thermischer Diffusion funktioniert schützt während der Ausheilungsphase vor Bor-Diffusion. Abgesehen von dem Bor-Implantationsabschnitt und daß die Al-Implantation weggelassen wird, sind alle Schritte die gleichen, wie in der ersten Ausführungsform betrachtet. Bor braucht nicht zu der Belegung des Diffusionsofens zugefügt zu werden, es kann aber ebensogut zugefügt werden, um sein Herausdiffundieren während der Wärmebehandlung zu unterdrücken.
  • Die Erfindung ist natürlich in keiner Weise auf die oben beschriebene Ausführungsform beschränkt, sondern mehrere Möglichkeiten zur Modifikation des Verfahrens wären einem Fachmann offenkundig, ohne sich von der grundlegenden Idee der Erfindung zu entfernen, wie sie in den Ansprüchen definiert ist.
  • Das Verfahren kann zur Herstellung jeder Art von Halbleiterbauelement mit einer SiC-Schicht verwendet werden. Die Definition "SiC-Schicht" schließt außerdem ein, daß diese SiC-Schicht aus mehreren Unterschichten bestehen kann, wie in den Zeichnungen gezeigt ist.
  • Obwohl der erste und zweite Teilbereich in den Ansprüchen als jeweils ein einziger Teilbereich definiert sind, kann jeder dieser Teilbereiche auch mehrere voneinander getrennte Unterteilbereiche umfassen.
  • Alle Definitionen, die das Material der unterschiedlichen Schichten betreffen, schließen natürlich auch unvermeidliche Verunreinigungen ein, sowie vorsätzliches Dotieren, wenn SiC betroffen ist.
  • Zur Definition der Schutzringe hat sich Bor als der am besten geeignete Dotierstoff herausgestellt, vorstellbar ist aber auch die Diffusion anderer Dotierstoffe, wie beispielsweise Beryllium, das ein einigermaßen hohes Diffusionsvermögen in SiC aufweist, das aber hochtoxisch ist.

Claims (9)

1. Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Halbleiterschicht aus SiC (1-3) mit zumindest den Schritten a) Aufbringen einer Maskierungsschicht (4) auf zumindest einem Teilbereich der SiC-Schicht und b) einer Wärmebehandlung der SiC- Schicht, welche bei über 1500ºC durchgeführt wird, wobei die Maskierungsschicht aus einem Material gebildet ist, das kristallines AlN als einzigen Bestandteil oder das AlN als einen Hauptbestandteil einer kristallinen Legierung aufweist, die das Material bildet, und wobei die Maskierungsschicht (4) vor der Wärmebehandlung auf dem Schichtteilbereich aufgebracht wird, dadurch gekennzeichnet, daß eine strukturierte Diffusionsmaske (6) in Schritt a) gebildet wird und ein möglicher nachfolgender Schritt nur zur Beschichtung eines ersten Teilbereichs der SiC-Schicht, von der ein zweiter Teilbereich (5) unbeschichtet bleibt, und daß der SiC-Schicht während der Wärmebehandlung Dotierstoffe zugeführt werden, damit die Dotierstoffe in dem zweiten Teilbereich der SiC-Schicht in diese eindiffundieren und die SiC-Schicht dort dotieren.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Maskierungsschicht (4) aus kristallinem AlN gebildet wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Maskierungsschicht (4) aus einem Material gebildet wird, das AlN als einen Hauptbestandteil einer kristallinen Legierung aufweist, die ferner ein oder eine Kombination von Gruppe 3B-Nitriden und SiC umfaßt.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß Bor als Dotierstoff für die Diffusion zugeführt wird.
5. Verfahren nach einem der vorherigen Ansprüche zur Herstellung eines Halbleiter-Leistungsbauelementes, dadurch gekennzeichnet, daß die peripheren Bereiche (5) der SiC-Schicht durch die Diffusionsmaske (6) unbeschichtet bleiben, damit eine Diffusion der Dotierstoffe an der Peripherie der SiC-Schicht erreicht wird, und daß die Wärmebehandlung und dadurch die Diffusion unter derartigen Bedingungen durchgeführt wird, daß die Dotierstoffe durch einen Übergang dringen können, der den Raumladungsbereich des Bauelementes bildet, um einen Schutzring (9) zu erzeugen, der so angeordnet ist, daß in einem Sperrzustand des so erzeugten Leistungsbauelementes das elektrische Feld im peripheren Bereich geglättet wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die SiC- Schicht aus zumindest zwei Unterschichten gebildet wird, nämlich eine erste oberste Schicht (3) vom P-Typ und eine zweite Schicht (2) vom N-Typ, auf der die erste Schicht angeordnet wird.
7. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß, bevor die Wärmebehandlung durchgeführt wird, in einem Teilbereich (5) der SiC-Schicht (1-3), der nicht durch die Diffusionsmaske (6) beschichtet wurde, ein Ionenimplantationsschritt durchgeführt wird, und daß die Wärmebehandlung ein Ausheilen zur Rekristallisation der ionenimplantierten Schicht der SiC-Schicht darstellt, wobei die Diffusionsmaske (6) verhindert, daß eine Verunreinigungsdiffusion in die durch die Diffusionsmaske (6) bedeckten Bereiche auftritt.
8. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß es zumindest die folgenden Schritte umfaßt, die in der folgenden Reihenfolge ausgeführt werden: 1) Abscheidung des Maskenmaterials auf der gesamten Oberfläche der SiC-Schicht, 2) Strukturieren der Maske zur Erzeugung eines unbeschichteten zweiten Teilbereiches der SiC-Schicht, 3) Wärmebehandlung der SiC-Schicht und 4) Entfernen der Maske auf nicht-mechanische Weise.
9. Verfahren nach Anspruch 5 und 7, dadurch gekennzeichnet, daß die Ionenimplantation in dem peripheren Bereich (5) der SiC-Schicht durchgeführt wird, daß Ionen desselben Typs, P oder N, wie die in die SiC-Schicht zu diffundierenden Dotierstoffe implantiert werden, während eine dünne hochdotierte Schicht (7) nahe an der Oberfläche der SiC-Schicht erzeugt wird, und dann zuerst eine Wärmebehandlung zum Ausheilen und dann eine Wärmebehandlung verbunden mit einer Zuführung von Dotierstoffen zur Bildung des Schutzrings durchgeführt wird, wobei die Diffusion zur Bildung des Schutzrings durch die Existenz der hochdotierten dünnen Schicht verstärkt wird.
DE69616043T 1995-04-10 1996-04-09 Verfahren mit einem maskierungsschritt zur herstellung eines halbleiterbauelements mit einer sic halbleiterschicht Expired - Lifetime DE69616043T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE9501312A SE9501312D0 (sv) 1995-04-10 1995-04-10 Method for procucing a semiconductor device
PCT/SE1996/000450 WO1996032743A1 (en) 1995-04-10 1996-04-09 METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE HAVING A SEMICONDUCTOR LAYER OF SiC COMPRISING A MASKING STEP

Publications (2)

Publication Number Publication Date
DE69616043D1 DE69616043D1 (de) 2001-11-22
DE69616043T2 true DE69616043T2 (de) 2002-03-14

Family

ID=20397899

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69616043T Expired - Lifetime DE69616043T2 (de) 1995-04-10 1996-04-09 Verfahren mit einem maskierungsschritt zur herstellung eines halbleiterbauelements mit einer sic halbleiterschicht

Country Status (6)

Country Link
US (1) US5654208A (de)
EP (1) EP0820642B1 (de)
JP (1) JPH11503570A (de)
DE (1) DE69616043T2 (de)
SE (1) SE9501312D0 (de)
WO (1) WO1996032743A1 (de)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE9501311D0 (sv) * 1995-04-10 1995-04-10 Abb Research Ltd Method for producing a semiconductor device having a semiconductor layer of SiC
SE9503631D0 (sv) * 1995-10-18 1995-10-18 Abb Research Ltd A method for producing a semiconductor device comprising an implantation step
US5849620A (en) * 1995-10-18 1998-12-15 Abb Research Ltd. Method for producing a semiconductor device comprising an implantation step
SE9700215L (sv) * 1997-01-27 1998-02-18 Abb Research Ltd Förfarande för framställning av ett halvledarskikt av SiC av 3C-polytypen ovanpå ett halvledarsubstratskikt utnyttjas wafer-bindningstekniken
US5923946A (en) * 1997-04-17 1999-07-13 Cree Research, Inc. Recovery of surface-ready silicon carbide substrates
US6965123B1 (en) 1997-07-29 2005-11-15 Micron Technology, Inc. Transistor with variable electron affinity gate and methods of fabrication and use
US7196929B1 (en) * 1997-07-29 2007-03-27 Micron Technology Inc Method for operating a memory device having an amorphous silicon carbide gate insulator
US7154153B1 (en) 1997-07-29 2006-12-26 Micron Technology, Inc. Memory device
US6794255B1 (en) 1997-07-29 2004-09-21 Micron Technology, Inc. Carburized silicon gate insulators for integrated circuits
US6746893B1 (en) 1997-07-29 2004-06-08 Micron Technology, Inc. Transistor with variable electron affinity gate and methods of fabrication and use
US6031263A (en) 1997-07-29 2000-02-29 Micron Technology, Inc. DEAPROM and transistor with gallium nitride or gallium aluminum nitride gate
US6936849B1 (en) 1997-07-29 2005-08-30 Micron Technology, Inc. Silicon carbide gate transistor
JP3180895B2 (ja) * 1997-08-18 2001-06-25 富士電機株式会社 炭化けい素半導体装置の製造方法
JP3344562B2 (ja) * 1998-07-21 2002-11-11 富士電機株式会社 炭化けい素半導体装置の製造方法
US6100587A (en) 1999-08-26 2000-08-08 Lucent Technologies Inc. Silicon carbide barrier layers for porous low dielectric constant materials
SE0002179D0 (sv) * 2000-06-13 2000-06-13 Abb Research Ltd A method for producing a pn-junction
US7033950B2 (en) * 2001-12-19 2006-04-25 Auburn University Graded junction termination extensions for electronic devices
US6967405B1 (en) 2003-09-24 2005-11-22 Yongsik Yu Film for copper diffusion barrier
US7420275B1 (en) 2003-09-24 2008-09-02 Novellus Systems, Inc. Boron-doped SIC copper diffusion barrier films
US7282438B1 (en) 2004-06-15 2007-10-16 Novellus Systems, Inc. Low-k SiC copper diffusion barrier films
US8901699B2 (en) 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
US7915166B1 (en) 2007-02-22 2011-03-29 Novellus Systems, Inc. Diffusion barrier and etch stop films
US8173537B1 (en) 2007-03-29 2012-05-08 Novellus Systems, Inc. Methods for reducing UV and dielectric diffusion barrier interaction
US8124522B1 (en) 2008-04-11 2012-02-28 Novellus Systems, Inc. Reducing UV and dielectric diffusion barrier interaction through the modulation of optical properties
US8247332B2 (en) * 2009-12-04 2012-08-21 Novellus Systems, Inc. Hardmask materials
CN103038995B (zh) * 2010-06-01 2016-04-27 皇家飞利浦电子股份有限公司 具有特定二极管排列的电压整流器
US10211310B2 (en) 2012-06-12 2019-02-19 Novellus Systems, Inc. Remote plasma based deposition of SiOC class of films
US10832904B2 (en) 2012-06-12 2020-11-10 Lam Research Corporation Remote plasma based deposition of oxygen doped silicon carbide films
US9234276B2 (en) 2013-05-31 2016-01-12 Novellus Systems, Inc. Method to obtain SiC class of films of desired composition and film properties
US10325773B2 (en) 2012-06-12 2019-06-18 Novellus Systems, Inc. Conformal deposition of silicon carbide films
US9337068B2 (en) 2012-12-18 2016-05-10 Lam Research Corporation Oxygen-containing ceramic hard masks and associated wet-cleans
US10297442B2 (en) 2013-05-31 2019-05-21 Lam Research Corporation Remote plasma based deposition of graded or multi-layered silicon carbide film
US20160314964A1 (en) 2015-04-21 2016-10-27 Lam Research Corporation Gap fill using carbon-based films
US10002787B2 (en) 2016-11-23 2018-06-19 Lam Research Corporation Staircase encapsulation in 3D NAND fabrication
US9837270B1 (en) 2016-12-16 2017-12-05 Lam Research Corporation Densification of silicon carbide film using remote plasma treatment
CN110265486B (zh) * 2019-06-20 2023-03-24 中国电子科技集团公司第十三研究所 氧化镓sbd终端结构及制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4030942A (en) * 1975-10-28 1977-06-21 International Business Machines Corporation Semiconductor masking for device fabrication utilizing ion implantation and other methods
US4058413A (en) * 1976-05-13 1977-11-15 The United States Of America As Represented By The Secretary Of The Air Force Ion implantation method for the fabrication of gallium arsenide semiconductor devices utilizing an aluminum nitride protective capping layer
CA2008176A1 (en) * 1989-01-25 1990-07-25 John W. Palmour Silicon carbide schottky diode and method of making same
JPH0547685A (ja) * 1991-08-07 1993-02-26 Rohm Co Ltd 半導体ウエハへの不純物拡散方法
US5322802A (en) * 1993-01-25 1994-06-21 North Carolina State University At Raleigh Method of fabricating silicon carbide field effect transistor
US5378642A (en) * 1993-04-19 1995-01-03 General Electric Company Method of making a silicon carbide junction field effect transistor device for high temperature applications
FR2707425A1 (fr) * 1993-07-09 1995-01-13 Thomson Csf Structure en matériau semiconducteur, application à la réalisation d'un transistor et procédé de réalisation.
US5510281A (en) * 1995-03-20 1996-04-23 General Electric Company Method of fabricating a self-aligned DMOS transistor device using SiC and spacers

Also Published As

Publication number Publication date
EP0820642B1 (de) 2001-10-17
SE9501312D0 (sv) 1995-04-10
WO1996032743A1 (en) 1996-10-17
US5654208A (en) 1997-08-05
EP0820642A1 (de) 1998-01-28
JPH11503570A (ja) 1999-03-26
DE69616043D1 (de) 2001-11-22

Similar Documents

Publication Publication Date Title
DE69616043T2 (de) Verfahren mit einem maskierungsschritt zur herstellung eines halbleiterbauelements mit einer sic halbleiterschicht
DE69625815T2 (de) Durchbruchtransierter niederspannungs-unterdrücker mit zweischichtiger basis
DE2623009C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3855861T2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit einer isolierten Gitterstruktur
DE69504495T2 (de) Spannungsdurchbruchfeste halbleiterbauelemente aus einkristall-siliziumkarbid und verfahren zu deren herstellung
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE3587231T2 (de) Verfahren zum herstellen einer dmos-halbleiteranordnung.
DE3881799T2 (de) Verfahren zur Herstellung von CMOS-Bauelementen.
DE102011086500B4 (de) Siliziumcarbid-Halbleitervorrichtung und deren Herstellungsverfahren
DE1439935A1 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE3882849T2 (de) Anordnungen mit cmos-isolator-substrat mit niedriger streuung und verfahren zu deren herstellung.
DE68920657T2 (de) Verfahren zur Herstellung einer Halbleiter-auf-Isolator-Struktur mit Einfangplätzen.
DE102010063806B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung
DE2618733A1 (de) Halbleiterbauelement mit heterouebergang
DE112006001791B4 (de) Non-Punch-Through Hochspannungs-IGBT für Schaltnetzteile und Verfahren zur Herstellung derselben
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
EP0020998A1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1950069B2 (de) Verfahren zum Herstellung einer Halbleiteranordnung
DE2617855A1 (de) Halbleiterbauelement mit schottky- sperrschicht
DE69404593T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung, die einen Halbleiterkörper mit Feldisolierungszonen aus mit Isolierstoff gefüllten Graben enthält
DE1803024A1 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2502547A1 (de) Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung
DE1514855A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: CREE, INC., DURHAM, N.C., US