JPH11503570A - マスキング段階を含んでなるSiCの半導体層を有する半導体装置の製法 - Google Patents

マスキング段階を含んでなるSiCの半導体層を有する半導体装置の製法

Info

Publication number
JPH11503570A
JPH11503570A JP8530947A JP53094796A JPH11503570A JP H11503570 A JPH11503570 A JP H11503570A JP 8530947 A JP8530947 A JP 8530947A JP 53094796 A JP53094796 A JP 53094796A JP H11503570 A JPH11503570 A JP H11503570A
Authority
JP
Japan
Prior art keywords
layer
mask
sic
diffusion
sic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8530947A
Other languages
English (en)
Inventor
ハリス,クリストファー
コンスタンチノフ,アンドレイ
ジャンゼン,エリク
Original Assignee
エービービー リサーチ リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エービービー リサーチ リミテッド filed Critical エービービー リサーチ リミテッド
Publication of JPH11503570A publication Critical patent/JPH11503570A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455Making n or p doped regions or layers, e.g. using diffusion
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/318Inorganic layers composed of nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/126Power FETs
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/931Silicon carbide semiconductor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • Y10S438/945Special, e.g. metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 SiCの半導体層(1〜3)を有する半導体装置の製法は、少なくともa)前記SiC層の少なくとも一部へのマスク(4)の塗布、及び前記SiC層の熱処理を含んでいる。マスク(4)は、唯一の成分としての結晶性AlNを有する材料、又はこの材料を構成する結晶性合金の主成分としてのAlNを含む材料から作られている。

Description

【発明の詳細な説明】 マスキング段階を含んでなるSiCの半導体層を有する半導体装置の製法 発明の技術分野及び従来技術 本発明はSiCの半導体層を有する半導体装置(semiconductor device,半導 体デバイス)の製法であって、少なくともa)前記SiC層の少なくとも一部に マスクを塗布し、b)このSiC層を熱処理する段階を含んでなる方法に関する 。 総ての型の半導体装置の製品は、例えば様々な種類のダイオード、トランジス ター及びサイリスターからなっている。 このような装置(デバイス)は、特にSiと比較してSiCの優れた特性、す なわち極限条件下で良好に機能するSiCの能力により利益を得ることができる 。SiCはバンドギャップ・エネルギーが大きいことによる熱安定性が大きく、 この材料から作成した装置は高温、すなわち1000K以下で作動することがで きる。更に、これは熱伝導度が高く、SiC装置は過熱することなく高出力を放 散させることができる。また、SiCはSiと比較して降伏電界が5倍以上であ り、高電圧が装置の遮断状態において起こることがある条件下で作動する高出力 装置の材料として極めて好適である。 緒論で述べた半導体装置の製造における熱処理は、例えばSiC層にドーパン トを拡散させるためにSiC層を加熱して、又はSiC層のイオン注入後にアニ ーリングして、注入したドーパントを活性化することであってもよい。SiCの 特性により、このような熱処理は、たいていは1500℃を上回る比較的高温で 行わなければならず、かかる熱処理では、Siのために、特にSiの拡散のため に用いられるSiO2、Si34等の従来のマスク材料を用いることはできない 。 SiCの半導体層を有する半導体装置を製造するための可能なマスク材料は、 いわゆる自己マスキング法を用いることによって、即ちSiC自身をマスクとし て用いることによって得られる。拡散の場合には、これは、拡散によってマスク される領域は十分に厚いSiC層で被覆され、拡散フロントは拡散から保護され なければならない装置の部分には到達しないことがあることを意味する。自己マ スク法の不都合な点は、結晶表面に厚いマスキング層を得る必要があることであ る。実際上、SiCのマスキング層の厚みは、拡散が得られる領域とSiCのマ スキング層で拡散係数が同じである場合には、ドーパントの拡散の深さより低く なり得ないので、自己マスキング法は実際に平面的な手法ではない。その上、装 置の技術の観点から平面的な又はほぼ平面的な形状が極めて望ましい。なぜなら 、装置のパターン化、エッチング及び金属被覆法は、平らなウェーハ表面上でず っと精確に行うことができるからである。更に、自己マスキング法は平らなポリ シャ上でのラッピング(lapping)及び磨きを含んでおり、この方法は結晶バルク に浸透する機械的損傷により装置の性能を著しく低下させることが判った。特に 、SiC出力装置中の拡散ガードリングを製造するための拡散法の適用による処 理は実際的でないことが判かる。なぜなら、これらのガードリングにはドーパン トが深く浸透することが必要だからである。従って、マスキングSiC層の厚み は、不合理なほど厚くなる。 発明の要約 従って、本発明の目的は、前記の問題点に対する解決法を見出だし、SiCの 半導体層を有する半導体装置の製法であって、マスキングを、高品質の半導体装 置、特に高電圧出力装置を製造することができるような方法で行うことができる 方法を提供することである。 この目的は、本発明によれば、緒論に記載の方法であって、唯一の成分として の結晶性AlNを有する材料、又はこの材料を構成する結晶性合金の主成分とし てのAlNを含む材料からなるマスクを前記層の部分に塗布した後に、前記熱処 理を行うことを特徴とする方法を提供することによって得られる。 AlNは、SiCとの極めて良好な格子整合を有し、不適合は0.7%に過ぎ ず、熱膨張係数がSiCとほぼ同じであり、半導体装置の製造中にSiC層の熱 処理が行われるときに用いられる高温(2200℃以下)で安定である。前記格 子整合により、高品質AlN層をSiC上で成長させてマスクを生成させ、これ を所望ならばパターン化してドーパントをSiC層中へ拡散することができる。 AlNのSiCに対する良好な格子整合は、SiC層の前記熱処理の際の、欠陥 を介する界面に沿った及び欠陥を介する表面からの拡散の増加を防止するのに重 要である。他の3B族−窒化物及び炭化ケイ素自身のような幾つかの他の化合物 を少量でAlNに添加して、前記材料を構成する結晶性合金のマスクを形成する ことができるが、このような群の3B−窒化物は、AlNと比較して格子整合が かなり劣り、高温での分解速度がずっと高い。しかし、このマスキング材料に前 記化合物を少量添加することは、蒸着工程の便宜上の観点から望ましいことがあ り、他方マスキング材料のマスキング特性又は高温安定性を低下させない。Al Nをマスク材料として用いるもう一つの利点は、拡散、特にホウ素の拡散に対す る良好なブロッキング許容度を有し、高温でのSiCへのホウ素の拡散性が高い ため拡散による前記SiC層への導入するための最も興味深いドーパントである と思われる。これは、ホウ素がAlNの等電子不純物であり、ホウ素と窒素との 反応により、屈折率がAlNに化学的に接近した化合物である窒化ホウ素を生じ るという事実によって説明される。BNとAlNとの混合は、融点を下回る温度 では非常に遅い。 半導体出力装置の適当な接合末端技術を生じる方法に関する本発明の好ましい 態様によれば、前記マスクは段階a)、及び前記SiC層の最初の部分だけをコ ーティング(被覆)し、その第二の部分はコーティングしないままにするために 適用した可能な次の段階を介するものであり、ドーパントは、前記熱処理中にS iC層に供給し、前記ドーパントをSiC層の前記の第二の部分に拡散させ、S iC層をそこにドーピングし、SiC層の周辺領域を前記マスクを介して被覆さ れないままにし、その周辺にドーパントを拡散させ、ドーパントが前記装置のグ レーデドpn−界面を生成する接合を介して浸透して、このようにして生成され た出力装置のブロッキング状態において周辺領域の電界を滑らかにする目的で配 置されたガードリングを生成するような条件下で熱処理及びそれによる拡散を行 うのである。 従って、本発明によるマスクの使用により、SiC層を有する出力装置のブロ ッキング状態において周辺領域の電界を滑らかにするためのガードリングを形成 し、周辺の電界を降伏閾値を十分下回るようにすることができる。この種の装置 末端に対するガードリング法の使用は、ケイ素出力装置には用いられていないが 、 これらの装置は非常に厚く、ドーパントを十分深く拡散させることが技術的に困 難であるからである。しかし、炭化ケイ素出力装置は、SiCの降伏電界が高い ため、基材厚みがかなり低いので、ガードリング法はこのような出力装置に好適 とすることができる。 本発明のもう一つの好ましい態様によれば、前記方法は、前記マスクで被覆さ れていない前記SiC層の一部においてイオン注入と共に用いられる段階を含ん でなり、この段階は、前記の熱処理を行う前に行い、前記熱処理はSiC層のイ オン注入層を再結晶するためのアニーリングを構成し、前記マスクはこれによっ て被覆された部分に不純物の拡散が起こるのを防止している。このようなアニー リングは、1500℃を十分上回る高温で起こり、SiC上で高品質のAlN層 が成長することができ、AlNの拡散に対する安定性及びブロッキング許容度に より、本発明によるマスクはそれによって被覆された部分へ不純物が拡散するの を効率的に防止する。 本発明の更に好ましい態様によれば、前記の2つの態様による前記方法は、S iC層の前記周辺領域におけるイオン注入の段階であって、SiC層に拡散させ るドーパントと同じ種類のイオン、P又はNを注入し、SiC層の表面近くに高 度にドープした薄い層を生成させた後、最初にアニーリング熱処理及び次にガー ドリング形成のためのドーパントの供給と組み合わせた熱処理を行い、前記ガー ドリングの形成のための拡散を前記の高度にドープした薄い層の存在によって増 強することを特徴とする段階を含んでいる。これは、本発明によるマスクの塗布 を含む方法により、それをアニーリング熱処理並びに拡散熱処理のためのマスク として機能させる可能性を用いて、SiC出力装置のガードリングを作成するこ とができることを意味している。 請求の範囲に記載の製造段階は、半導体装置製造の技術内で完全に確立された 多数の製造段階の幾つか、例えばオーム接触、反応性イオンエッチング等による マスクのパターン形成又は除去などに過ぎない。従って、「前記SiC層の少な くとも一部にマスクを塗布」とは、通常はマスクを一段階でSiC層の一部に塗 布することを意味せず、マスクを最初にSiC層全体に塗布した後、SiC層の 部分から適当な手法によって除去し、これを前記部分に残すことができる。 本発明の他の利点及び好ましい特徴は、下記の説明及び他の請求の範囲から明 らかになるであろう。 図面の簡単な説明 添付の図面に関して、一例として引用した本発明の好ましい態様を下記に具体 的に説明する。 図面において、 図1〜5は、本発明の好ましい態様によるSiCの整流ダイオードの形態の半 導体出力装置の製法の様々な段階を図解的に示したものである。 発明の好ましい態様の詳細な説明 図1〜5は、平面拡散法(planar-diffusion technology)を用いることによる SiC製の出力ダイオードを製造するための本発明の方法の多数の段階の内の数 個の重要な段階を示している。この装置の総ての層はSiCから作られているが 、ヘテロ接合装置も本発明の範囲内にある。この装置は3種の異なったドープ層 、すなわち図に示されていない装置のオーム接触金属板と低抵抗接触するN型の 第三の高度にドープした層1と、その上に配置された第二の低ドープN型の厚め の層2と、第二層2の最上部に配置されてそれらの界面でpn接合を形成する第 一の薄めのP型層3とを有する。これらの3層を有する整流ダイオードでは、空 間電荷領域は主として前記の第二の低ドープ層によって提供され、これは逆動作 方向で装置に加えられる電圧の主要な部分となり、このような装置はkV範囲に 降伏電圧を有することがある。しかし、降伏電圧は、電界濃度、表面欠陥及びス パーク形成の危険性などによりバルクよりも装置の周辺領域で低くなるので、別 のパッシベーション技術が必要である。周辺での降伏の重大な問題は、周辺の単 一点でしか起こらず、従って極めて高い電流密度と比出力消散を生じるので、そ の局在化した性状によるものである。これにより、逆電流が比較的低い場合にも 不可逆的な装置の降伏を生じることがある。従って、可能な降伏がダイオード部 分に渡って均一に起こり、電流密度が極めて低く、高い逆電流の流れが装置パラ メータを劣化させないことが望ましい。従って、ダイオードの弱い点を除去すれ ば、動作電圧を増加するだけでなく、整流器の過負荷を防止するための回路を設 ける必要もなくなるので、極めて望ましい。従って、可能な降伏は、最初に周辺 付近 ではなくバルクで起こるのが好ましい。 これから記載しようとする半導体装置の製法は、この問題に関する。この方法 は、P型のSiC下層3の最上部に結晶性のAlN層4を蒸着する段階を含む。 結晶性AlNと結晶性SiCの格子整合は極めて良好であり、層3及び4の界面 が極めて高品質となり、欠陥濃度が極めて低くなるので、SiC層上に極めて高 品質の結晶性AlN層をエピタキシャル成長させることが可能になる。 次に、ドーピングを行う目的で選択された部分で、図2に示されている周辺領 域5における反応性イオンエッチング(RIE)によってAIN層4を除去する 。これにより、P型の第一層3の一部をこれらの周辺領域5に保持するのが重要 である。従って、パターン形成したマスク6が得られることになる。 次の段階では、アルミニウムを多量にドーピングしたp型層7を、(下記に説 明する)ホウ素拡散を施す領域の最上部に塗布して、ホウ素の浸透を増強する。 このような層は、例えばこの領域に層厚み0.05〜0.2μmを生じるエネル ギー50〜100KeV及び用量2〜3・1016cm-3でのAlイオン注入によ って製造される。この層は、最初は注入されると非晶質となるが、ホウ素拡散の 過程での高温処理により結晶化する。結晶中へのAlの拡散は、ある量が実際に 起こることがあるが、SiCへのAlの拡散係数は極めて低く、Alドープ層の 主要な効果はホウ素拡散の増強である。Alを多量にドープした薄い層も同様に エピタキシャル成長などの他の手法で製造することができるが、この場合にはイ オン注入が技術上の複雑さの観点から最も容易な解決法であると思われる。 次の段階では、SiC層を1600〜1750℃に加熱しながら、ホウ素をS iC層の表面に供給する。ホウ素はこれらの温度ではSiCへのかなり高い拡散 係数を有し、高度にドープされた薄いP型層7ではSiC層の周辺領域5でホウ 素の拡散が増強されるが、AlN層はその中への、従って半導体層2及び3の中 心の活性領域へのホウ素の拡散を効率的にブロッキングする。従って、拡散状況 (温度、拡散時間、ホウ素の供給速度)を適当に選択すると、ウェーハの周辺領 域におけるガードリングの形態の十分厚い補償済み層が提供される。このように して得られたガードリングは装置のpn接合を伸張し、従ってその周辺領域に生 成されるので、周辺領域の電界はこのような出力装置のブロッキング状態では滑 らかになり、最初に装置の周辺で降伏が起こる可能性を防止する。 最後に、図5は、構造をRIEによってエッチングして活性領域からAIN層 4を除去し、ダイオード部分を確定する方法を示す。次に、装置端末の通常の順 序の数段階、例えば誘電体の酸化又は蒸着、接触金属蒸着などを行う。出力整流 ダイオードの実際の製法は、多数の追加段階を伴い、これは通常の方法で行うこ とができ、本発明にとって重要な段階だけを上記に記載した。 もう一つの好ましい態様では、ホウ素ドーパントを、熱処理段階の前にイオン 注入によってSiCに導入する。ホウ素の浸透が望ましくない領域は、AlN及 び追加の金属マスクによって保護し、注入の後に除去することができる。 しかし、注入によって誘発された構造的障害をアニーリングするには、SiC へのP型ドーパントの場合の拡散とほぼ同じ高温を必要とし、かなりのドーパン トの拡散が起こることがある。これにより、出力整流ダイオードの中心の活性部 分などのアクセプターの浸透を回避しなければならない領域を、熱処理の際に適 当にマスクしなければ、必然的にこれらの領域が汚染される。この態様では、A lNマスクは、アニーリング段階中のホウ素拡散からの通常の熱拡散保護の場合 と全く同様に作用することは明らかである。ホウ素注入段階及びAl注入を省く ことは別として、総ての段階は第一の態様で考慮したものと同じである。ホウ素 は、拡散るつぼの負荷に加えなくともよいが、熱処理の際にその外方拡散を抑制 する目的で加えてもよい。 本発明は、前記の態様に限定されるものではないことは当然であるが、本発明 の基本的思想から離反することなくそれを改質することの幾つかの可能性は当業 者には明らかであろう。 この方法は、SiC層を有する任意の型の半導体装置の製造に用いることがで きる。「SiC層」という定義は、このSiC層が図に示される数層の下層から なることができることも包含している。更に、層という定義は広義に解釈すべき であり、あらゆる種類の体積伸張及び形状を含んでいる。 第一及び第二の部分は請求の範囲では単数として定義しているが、これらの部 分のそれぞれは、数個の別々の副次的部分を含んでなることができる。 異なる層の材料に関する総ての定義は、当然のことながら、必然的に不純物並 びにSiCに関するときには意図的なドーピングも含む。 ホウ素はガードリングを確定するためのドーパントとして最適であることが見 出されたが、他のドーパントの拡散を試みることもでき、例えばベリリウムでは SiCにかなり高い拡散係数を有するが、毒性が高い。

Claims (1)

  1. 【特許請求の範囲】 1.SiCの半導体層(1〜3)を有する半導体装置の製法であって、少なく ともa)前記SiC層の少なくとも一部分の上にマスク(4)を塗布する工程と 、b)前記SiC層を熱処理する工程とから成る製法において、材料を構成する 結晶性合金の主成分としてのAIN又は唯一の成分としての結晶性AINを有す る前記材料で造ったマスクを、前記熱処理の前に前記の層の少なくとも一部分の 上に塗布することを特徴とする、上記製法。 2.結晶性AlNから作られたマスク(4)を層の部分に塗布した後、熱処理 を行う、請求項1記載の方法。 3.熱処理の前に層の少なくとも一部分に塗布されるマスク(4)が、結晶性 合金の主成分としてAlNを有する材料からなり、更に3B族−窒化物及びSi Cの一つ又は組み合わせを含んでなる、請求項1記載の方法。 4.熱処理を1500℃を上回る温度で行う、請求項1〜3のいずれか1項に 記載の方法。 5.マスク(4)は、工程a)と、SiC層の第二の部分(5)を被覆しない ままにして、SiC層の第一の部分のみを被覆するために適用し得る次工程とに よること;及び熱処理の間、前記ドーパントを前記SiC層に供給して、前記第 二部分でSiC層の中にドーパントを拡散させ、そこのSiC層をドーピングす ることを特徴とする、請求項1〜4のいずれか1項に記載の製法。 6.ホウ素が拡散のために供給されるドーパントである、請求項5記載の方法 。 7.マスク(4)によってSiC層の周辺領域(5)は被覆しないままにして 、その周辺でドーパントの拡散させること;並びに、半導体出力装置の空間電荷 領域を形成する接合を介して前記ドーパントが浸透して配置済みガードリング( 9)を形成し、そのように形成された前記出力装置のブロッキング状態で前記周 辺領域中の電界を滑らかにするような条件下で、熱処理及び熱処理による拡散を 実施することを特徴とする、半導体出力装置を製造するための請求項5又は6に 記載の方法。 8.SiC層を、少なくとも2つの下層、すなわちP型の第一の最上層(3) と、びN型の第二層(2)であって、第二層(2)の上に第一層が配置されてい る第二層(2)とから造る、請求項7記載の方法。 9.マスク(4)によって被覆されないSiC層(1〜3)の一部分(5)に イオン注入の工程を行い、次いで熱処理を行うこと;及び前記熱処理によって、 前記SiC層のイオン注入済み層を再結晶化するためのアニーリングを行い、前 記マスク(4)によって、それによって覆われた部分の中へ不純物の拡散が生じ るのを防止することを特徴とする、請求項1〜8のいずれか1項に記載の方法。 10.少なくとも、1)SiC層の全表面上でのマスク材料の蒸着、2)Si C層の被覆されない第二の部分を生成するためのマスクのパターン化、3)Si C層の熱処理、及び4)非機械的方法でのマスクの除去、の順序で行われる工程 を含む、請求項1〜9のいずれか1項に記載の方法。 11.SiC層の周辺領域(5)でイオン注入を行うこと;及び前記SiC層 の中に拡散すべきドーパントと同一の型のP又はNのイオンを注入し、その間、 前記SiC層の表面の近辺に高度にドープされた薄い層(7)を形成し、次いで 、先ずアニーリングのための熱処理を行い、その後、ガードリングを形成するた めのドーパントの供給と組み合わせた熱処理を行い、しかも、前記ガードリング を形成するための拡散は、前記の高度にドープされた薄い層の存在によって増強 することを特徴とする、請求項7〜9のいずれか1項に記載の方法。 12.SiCの半導体層(1〜3)を有する半導体装置の製品中のSiC層の 中への拡散工程を行うとき、マスク(4)によって被覆された部分の中への拡散 を防ぐためのマスク(4)として、唯一の成分としての結晶性AIN又は材料を 構成する結晶性合金の主成分としてのAINを有する材料の層を使用する方法。 13.SiCの半導体層を有する半導体装置の製品中にイオン注入を行った後 、SiC層をアニーリングしたとき、マスク(4)によって被覆されたSiC層 の部分の中への不純物の拡散が生じるのを防ぐためのマスク(4)として、唯一 の成分としての結晶性AIN又は材料を構成する結晶性合金の主成分としてのA INを有する材料の層を使用する方法。
JP8530947A 1995-04-10 1996-04-09 マスキング段階を含んでなるSiCの半導体層を有する半導体装置の製法 Pending JPH11503570A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9501312A SE9501312D0 (sv) 1995-04-10 1995-04-10 Method for procucing a semiconductor device
SE9501312-4 1995-04-10
PCT/SE1996/000450 WO1996032743A1 (en) 1995-04-10 1996-04-09 METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE HAVING A SEMICONDUCTOR LAYER OF SiC COMPRISING A MASKING STEP

Publications (1)

Publication Number Publication Date
JPH11503570A true JPH11503570A (ja) 1999-03-26

Family

ID=20397899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8530947A Pending JPH11503570A (ja) 1995-04-10 1996-04-09 マスキング段階を含んでなるSiCの半導体層を有する半導体装置の製法

Country Status (6)

Country Link
US (1) US5654208A (ja)
EP (1) EP0820642B1 (ja)
JP (1) JPH11503570A (ja)
DE (1) DE69616043T2 (ja)
SE (1) SE9501312D0 (ja)
WO (1) WO1996032743A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013533721A (ja) * 2010-06-01 2013-08-22 コーニンクレッカ フィリップス エヌ ヴェ 特殊なダイオード配列を伴う電圧整流器

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE9501311D0 (sv) * 1995-04-10 1995-04-10 Abb Research Ltd Method for producing a semiconductor device having a semiconductor layer of SiC
US5849620A (en) * 1995-10-18 1998-12-15 Abb Research Ltd. Method for producing a semiconductor device comprising an implantation step
SE9503631D0 (sv) * 1995-10-18 1995-10-18 Abb Research Ltd A method for producing a semiconductor device comprising an implantation step
SE9700215L (sv) * 1997-01-27 1998-02-18 Abb Research Ltd Förfarande för framställning av ett halvledarskikt av SiC av 3C-polytypen ovanpå ett halvledarsubstratskikt utnyttjas wafer-bindningstekniken
US5923946A (en) * 1997-04-17 1999-07-13 Cree Research, Inc. Recovery of surface-ready silicon carbide substrates
US6794255B1 (en) * 1997-07-29 2004-09-21 Micron Technology, Inc. Carburized silicon gate insulators for integrated circuits
US6936849B1 (en) 1997-07-29 2005-08-30 Micron Technology, Inc. Silicon carbide gate transistor
US6746893B1 (en) 1997-07-29 2004-06-08 Micron Technology, Inc. Transistor with variable electron affinity gate and methods of fabrication and use
US7154153B1 (en) * 1997-07-29 2006-12-26 Micron Technology, Inc. Memory device
US6965123B1 (en) 1997-07-29 2005-11-15 Micron Technology, Inc. Transistor with variable electron affinity gate and methods of fabrication and use
US7196929B1 (en) 1997-07-29 2007-03-27 Micron Technology Inc Method for operating a memory device having an amorphous silicon carbide gate insulator
US6031263A (en) 1997-07-29 2000-02-29 Micron Technology, Inc. DEAPROM and transistor with gallium nitride or gallium aluminum nitride gate
JP3180895B2 (ja) * 1997-08-18 2001-06-25 富士電機株式会社 炭化けい素半導体装置の製造方法
JP3344562B2 (ja) * 1998-07-21 2002-11-11 富士電機株式会社 炭化けい素半導体装置の製造方法
US6100587A (en) 1999-08-26 2000-08-08 Lucent Technologies Inc. Silicon carbide barrier layers for porous low dielectric constant materials
SE0002179D0 (sv) * 2000-06-13 2000-06-13 Abb Research Ltd A method for producing a pn-junction
US7033950B2 (en) * 2001-12-19 2006-04-25 Auburn University Graded junction termination extensions for electronic devices
US6967405B1 (en) 2003-09-24 2005-11-22 Yongsik Yu Film for copper diffusion barrier
US7420275B1 (en) 2003-09-24 2008-09-02 Novellus Systems, Inc. Boron-doped SIC copper diffusion barrier films
US7282438B1 (en) 2004-06-15 2007-10-16 Novellus Systems, Inc. Low-k SiC copper diffusion barrier films
US8901699B2 (en) 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
US7915166B1 (en) 2007-02-22 2011-03-29 Novellus Systems, Inc. Diffusion barrier and etch stop films
US8173537B1 (en) 2007-03-29 2012-05-08 Novellus Systems, Inc. Methods for reducing UV and dielectric diffusion barrier interaction
US8124522B1 (en) 2008-04-11 2012-02-28 Novellus Systems, Inc. Reducing UV and dielectric diffusion barrier interaction through the modulation of optical properties
US8247332B2 (en) * 2009-12-04 2012-08-21 Novellus Systems, Inc. Hardmask materials
US9234276B2 (en) 2013-05-31 2016-01-12 Novellus Systems, Inc. Method to obtain SiC class of films of desired composition and film properties
US10211310B2 (en) 2012-06-12 2019-02-19 Novellus Systems, Inc. Remote plasma based deposition of SiOC class of films
US10832904B2 (en) 2012-06-12 2020-11-10 Lam Research Corporation Remote plasma based deposition of oxygen doped silicon carbide films
US10325773B2 (en) 2012-06-12 2019-06-18 Novellus Systems, Inc. Conformal deposition of silicon carbide films
US9337068B2 (en) 2012-12-18 2016-05-10 Lam Research Corporation Oxygen-containing ceramic hard masks and associated wet-cleans
US10297442B2 (en) 2013-05-31 2019-05-21 Lam Research Corporation Remote plasma based deposition of graded or multi-layered silicon carbide film
US20160314964A1 (en) 2015-04-21 2016-10-27 Lam Research Corporation Gap fill using carbon-based films
US10002787B2 (en) 2016-11-23 2018-06-19 Lam Research Corporation Staircase encapsulation in 3D NAND fabrication
US9837270B1 (en) 2016-12-16 2017-12-05 Lam Research Corporation Densification of silicon carbide film using remote plasma treatment
CN110265486B (zh) * 2019-06-20 2023-03-24 中国电子科技集团公司第十三研究所 氧化镓sbd终端结构及制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4030942A (en) * 1975-10-28 1977-06-21 International Business Machines Corporation Semiconductor masking for device fabrication utilizing ion implantation and other methods
US4058413A (en) * 1976-05-13 1977-11-15 The United States Of America As Represented By The Secretary Of The Air Force Ion implantation method for the fabrication of gallium arsenide semiconductor devices utilizing an aluminum nitride protective capping layer
CA2008176A1 (en) * 1989-01-25 1990-07-25 John W. Palmour Silicon carbide schottky diode and method of making same
JPH0547685A (ja) * 1991-08-07 1993-02-26 Rohm Co Ltd 半導体ウエハへの不純物拡散方法
US5322802A (en) * 1993-01-25 1994-06-21 North Carolina State University At Raleigh Method of fabricating silicon carbide field effect transistor
US5378642A (en) * 1993-04-19 1995-01-03 General Electric Company Method of making a silicon carbide junction field effect transistor device for high temperature applications
FR2707425A1 (fr) * 1993-07-09 1995-01-13 Thomson Csf Structure en matériau semiconducteur, application à la réalisation d'un transistor et procédé de réalisation.
US5510281A (en) * 1995-03-20 1996-04-23 General Electric Company Method of fabricating a self-aligned DMOS transistor device using SiC and spacers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013533721A (ja) * 2010-06-01 2013-08-22 コーニンクレッカ フィリップス エヌ ヴェ 特殊なダイオード配列を伴う電圧整流器

Also Published As

Publication number Publication date
SE9501312D0 (sv) 1995-04-10
WO1996032743A1 (en) 1996-10-17
DE69616043T2 (de) 2002-03-14
DE69616043D1 (de) 2001-11-22
US5654208A (en) 1997-08-05
EP0820642B1 (en) 2001-10-17
EP0820642A1 (en) 1998-01-28

Similar Documents

Publication Publication Date Title
JPH11503570A (ja) マスキング段階を含んでなるSiCの半導体層を有する半導体装置の製法
US5804482A (en) Method for producing a semiconductor device having a semiconductor layer of SiC
US6096627A (en) Method for introduction of an impurity dopant in SiC, a semiconductor device formed by the method and a use of a highly doped amorphous layer as a source for dopant diffusion into SiC
US6083814A (en) Method for producing a pn-junction for a semiconductor device of SiC
US5914499A (en) High voltage silicon carbide semiconductor device with bended edge
WO2016010097A1 (ja) 半導体装置および半導体装置の製造方法
JP2005508086A (ja) 劣化を最少に抑えたSiCバイポーラ半導体デバイス
JP2002507325A (ja) pn接合を有するSiC半導体装置
JP2014056946A (ja) 半導体装置および半導体装置の製造方法
JP3197803B2 (ja) 転位欠陥の少ない半導体製造方法
JP4026312B2 (ja) 炭化珪素半導体ショットキーダイオードおよびその製造方法
US5952679A (en) Semiconductor substrate and method for straightening warp of semiconductor substrate
JPH03173442A (ja) 接合形電界効果トランジスタ及び作製方法
US5089427A (en) Semiconductor device and method
JP6125568B2 (ja) 半導体用の最適化層
JP2002525870A (ja) オーミック接点の形成方法
JP4506100B2 (ja) 炭化珪素ショットキーバリアダイオードの製造方法
JP3635956B2 (ja) 炭化けい素ショットキーバリアダイオードの製造方法
US5849620A (en) Method for producing a semiconductor device comprising an implantation step
JP2004039842A (ja) 半導体装置およびその製造方法
CN111354632A (zh) 一种碳化硅元器件的掺杂方法及其制备方式
US5674765A (en) Method for producing a semiconductor device by the use of an implanting step
JPH05326925A (ja) ショットキバリア半導体装置
JP4691224B2 (ja) 注入ステップを使用して半導体デバイスを製造する方法およびこの方法により製造されるデバイス
JP2019201032A (ja) 半導体装置の製造方法