DE112009004667B4 - Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung - Google Patents

Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung Download PDF

Info

Publication number
DE112009004667B4
DE112009004667B4 DE112009004667.3T DE112009004667T DE112009004667B4 DE 112009004667 B4 DE112009004667 B4 DE 112009004667B4 DE 112009004667 T DE112009004667 T DE 112009004667T DE 112009004667 B4 DE112009004667 B4 DE 112009004667B4
Authority
DE
Germany
Prior art keywords
layer
silicon carbide
heat treatment
thickness
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112009004667.3T
Other languages
English (en)
Other versions
DE112009004667T5 (de
Inventor
Naoki Yutani
Shozo Shikama
Yoshinori Matsuno
Kenichi Ohtsuka
Kenichi Kuroda
Hiroshi Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112009004667T5 publication Critical patent/DE112009004667T5/de
Application granted granted Critical
Publication of DE112009004667B4 publication Critical patent/DE112009004667B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren zum Herstellen einer Siliziumkarbid-Schottky-Diode, wobei das Verfahren folgende Schritte aufweist: (a) Ausführen einer Ionenimplantation an einer Siliziumkarbidschicht (2), die eine (0001)-Siliziumoberfläche oder eine (000-1)-Kohlenstoff-Oberfläche aufweist; (b) Ausführen einer Aktivierungswärmebehandlung an der ionenimplantierten Siliziumkarbidschicht (2); (c) Entfernen einer Oberflächenschicht (5a) der Siliziumkarbidschicht (4), an der die Aktivierungswärmebehandlung ausgeführt worden ist, durch Trockenätzen; (d) Bilden einer Opferoxidschicht (6) auf einer Oberflächenschicht der Siliziumkarbidschicht (2), an der das Trockenätzen ausgeführt worden ist, durch Ausführen einer Opferoxidation an dieser; und (e) Entfernen der Opferoxidschicht (6) durch Naßätzen. wobei die Dicke der Siliziumkarbidschicht, die durch Bilden und Entfernen der Opferoxidschicht (6) entfernt wird, 20 nm bis 40 nm beträgt.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung. Insbesondere betrifft die Erfindung ein Verfahren zum Herstellen einer Siliziumkarbid-Schottky-Diode.
  • Stand der Technik
  • Eine Siliziumkarbid-(SiC-)Schottky-Diode mit hohem Widerstand gegenüber hohen Spannungen in der Größenordnung von Kilovolt ist aus einer n-leitenden Epitaxieschicht aus SiC und einer darauf gebildeten Schottky-Elektrode gebildet. Bei dieser Konstruktion kann sich ein elektrisches Feld an der Peripherie der Verbindungsfläche zwischen der Epitaxieschicht und der Schottky-Elektrode konzentrieren. Daher ist es notwendig, eine p-leitende Anschlußkonstruktion zum Abschwächen der Konzentration des elektrischen Feldes auf einer Oberflächenschicht an der Peripherie der Verbindungsfläche (Schottky-Verbindungsfläche) zu bilden.
  • Zum Ausbilden der p-leitenden Anschlußkonstruktion wird im allgemeinen ein Verfahren verwendet, bei dem Ionen eines p-leitenden Dotierstoffs, wie z. B. Al (Aluminium) oder B (Bor), in eine n-leitende Epitaxieschicht implantiert werden und an der Schicht eine Aktivierungswärmebehandlung durch eine Hochtemperatur-Wärmebehandlung bei etwa 1500°C oder höher ausgeführt wird.
  • Die Druckschrift US 2002/0187622 A1 betrifft ein Verfahren zum Entfernen einer unerwünschten Schicht von der Oberfläche eines SiC-Halbleiters. Die unerwünschte Schicht, bei er sich um ein Oxid handelt, entsteht bei der Beendigung eines epitaktischen Wachstums des SiC-Halbleiters. Hierbei kann durch verschiedene Gase (z. B. Silangase oder Propangase) eine unerwünschte und verunreinigte Oberflächenschicht entstehen. Zum Entfernen der unerwünschten Schicht wird in der US 2002/0187622 A1 vorgeschlagen, einen zweistufigen Prozess durchzuführen, wobei in einem ersten Schritt eine ungefähr 180 nm dicke Schicht entfernt wird, und zwar direkt folgend auf das epitaktische Wachstum, und in einem zweiten Schritt eine 70 nm dicke Schicht entfernt wird.
  • Zum Ausbilden eines Schottky-Übergangs mit zufriedenstellenden Eigenschaften ist es notwendig, die veränderte Schicht zu entfernen, die an der SiC-Oberfläche als Resultat der Hochtemperatur-Wärmebehandlung gebildet worden ist. Als Techniken zum Entfernen der veränderten Schicht sind z. B. die in den Patentdokumenten 1 bis 3 beschriebenen Techniken bekannt.
  • Als eine Technik zum Entfernen der veränderten Schicht beschreibt das Patentdokument 1 eine Technik, bei der eine Opferoxidation an einer Oberflächenschicht des SiC nach der Aktivierungswärmebehandlung ausgeführt wird, um eine Opferoxidschicht mit einer Dicke von 40 nm oder mehr, jedoch weniger als 140 nm als Oberflächenschicht zu bilden, wobei die veränderte Schicht zusammen mit der Opferoxidschicht entfernt wird.
  • Das Patentdokument 2 beschreibt eine Technik, bei der eine native Oxidschicht durch eine Behandlung mit Fluorwasserstoffsäure entfernt wird und die Oberfläche des SiC anschließend durch Ätzen mit einem Plasma eines Wasserstoff/Sauerstoff-Gemisches oder einem Plasma eines Fluoratome enthaltenden Gases gereinigt wird.
  • Das Patentdokument 3 beschreibt, dass eine veränderte Schicht mit einer Dicke von etwa 100 nm entsteht und die veränderte Schicht mit einer Dicke von etwa 100 nm durch Ätzen oder Polieren in einer Wasserstoff enthaltenden Atmosphäre entfernt wird.
  • Dokumente des Standes der Technik
  • Patentdokumente
    • Patentdokument 1: JP 2008-053 418 A
    • Patentdokument 2: JP 2001-035 838 A
    • Patentdokument 3: JP 2004-363 326 A
  • Kurzbeschreibung der Erfindung
  • Von der Erfindung zu lösende Probleme
  • Der Erfinder der vorliegenden Erfindung hat jedoch festgestellt, dass die Dicke der veränderten Schicht, die sich als Resultat der Aktivierungswärmebehandlung gebildet hat, etwa 100 nm bis 200 nm beträgt und dass es Fälle gibt, in denen die Schichtdicke in Abhängigkeit von den Aktivierungswärmebehandlungsbedingungen einen hohen Wert von etwa 200 nm erreicht. Wenn eine veränderte Schicht mit einer Dicke von etwa 200 nm durch einmaliges oder mehrmaliges Ausführen einer Opferoxidation entfernt wird, wie es im Patentdokument 1 beschrieben ist, sind Fälle aufgetreten, bei denen die nach dem Entfernen der Opferoxidschicht freiliegende SiC-Oberfläche verstärkte Oberflächen-Unregelmäßigkeiten, wie z. B. ”Bunching Steps” bzw. Stufenhäufungen, aufweist, die zu einer Erhöhung des Leckstroms führen.
  • Wenn die Dicke der Opferoxidschicht in Abhängigkeit von der Dicke der veränderten Schicht erhöht wird, sind ferner Fälle aufgetreten, bei denen problematische Eigenschaften von SiC vorliegen, beispielsweise das Problem des Verhaltens von exzessivem restlichem Kohlenstoff, das Problem, dass das Ausbilden der Opferoxidschicht viel Zeit erfordert, und das Problem, dass das Entfernen der Opferschicht viel Zeit benötigt.
  • In dem Fall, in dem eine veränderte Schicht in erster Linie durch Ätzen entfernt wird, wie dies in den Patentdokumenten 2 und 3 beschrieben ist, wird die zum Entfernen der Opferoxidschicht erforderliche Zeit verkürzt. Es sind jedoch Fälle aufgetreten, insbesondere wenn die letztendlich zum Entfernen verwendete Technik eine Plasmabehandlung ist, in denen an der SiC-Oberfläche neue Schäden hervorgerufen werden.
  • Die Erfindung ist zum Überwinden der vorstehend geschilderten Probleme erfolgt. Eine Aufgabe der Erfindung besteht in der Angabe eines Verfahrens zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung, bei der eine veränderte Schicht auf einer SiC-Oberfläche ausreichend entfernt werden kann, die zum Entfernen einer Opferoxidschicht erforderliche Zeit verkürzt werden kann und eine Beschädigung der Oberfläche der Siliziumkarbidschicht vermindert werden kann.
  • Mittel zum Lösen der Probleme
  • Ein Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung gemäß der Erfindung weist folgende Schritte auf:
    • (a) Ausführen einer Ionenimplantation an einer Siliziumkarbidschicht;
    • (b) Ausführen einer Aktivierungswärmebehandlung an der ionenimplantierten Siliziumkarbidschicht;
    • (c) Entfernen einer Oberflächenschicht der Siliziumkarbidschicht, an der die Aktivierungswärmebehandlung ausgeführt worden ist, durch Trockenätzen;
    • (d) Bilden einer Opferoxidschicht auf einer Oberflächenschicht der Siliziumkarbidschicht, an der das Trockenätzen ausgeführt worden ist, durch Ausführen einer Opferoxidation an dieser; und
    • (e) Entfernen der Opferoxidschicht durch Naßätzen.
  • Erfindungsgemäß beträgt die Dicke der Siliziumkarbidschicht, die durch Bilden und Entfernen der Opferoxidschicht entfernt wird, 20 nm bis 40 nm.
  • Effekte der Erfindung
  • Bei dem Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung gemäß der Erfindung kann die durch Aktivierungswärmebehandlung gebildete veränderte Schicht innerhalb kurzer Zeit entfernt werden, und die Entstehung von Oberflächenunregelmäßigkeiten, wie z. B. Stufenhäufungen, kann unterbunden werden. Infolgedessen kann eine Zunahme des Leckstroms, wenn sich die Vorrichtung in einem Sperrspannungszustand befindet, stark unterdrückt werden.
  • Kurzbeschreibung der Zeichnungen
  • In den Zeichnungen zeigen:
  • 1 eine Ansicht zur Erläuterung eines Schrittes zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung gemäß Ausführungsbeispiel 1;
  • 2 eine Ansicht zur Erläuterung eines Schrittes zum Herstellen der Siliziumkarbid-Halbleitervorrichtung gemäß Ausführungsbeispiel 1;
  • 3 eine Ansicht zur Erläuterung eines Schrittes zum Herstellen der Siliziumkarbid-Halbleitervorrichtung gemäß Ausführungsbeispiel 1;
  • 4 eine Ansicht zur Erläuterung eines Schrittes zum Herstellen der Siliziumkarbid-Halbleitervorrichtung gemäß Ausführungsbeispiel 1;
  • 5 eine Ansicht zur Erläuterung eines Schrittes zum Herstellen der Siliziumkarbid-Halbleitervorrichtung gemäß Ausführungsbeispiel 1;
  • 6 eine Ansicht zur Erläuterung eines Schrittes zum Herstellen der Siliziumkarbid-Halbleitervorrichtung gemäß Ausführungsbeispiel 1;
  • 7 eine Ansicht zur Erläuterung eines Schrittes zum Herstellen der Siliziumkarbid-Halbleitervorrichtung gemäß Ausführungsbeispiel 1;
  • 8 eine Ansicht zur Erläuterung eines Schrittes zum Herstellen der Siliziumkarbid-Halbleitervorrichtung gemäß Ausführungsbeispiel 1;
  • 9 ein Diagramm zur Erläuterung eines experimentellen Resultats hinsichtlich des Anteils der akzeptierten Produkte unter den Siliziumkarbid-Halbleitervorrichtungen, die mit einem Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung gemäß Ausführungsbeispiel 1 hergestellt sind;
  • 10 ein Diagramm, bei dem die in 9 dargestellten experimentellen Resultate in Form von graphischen Darstellungen gezeigt sind, die die Korrelation zwischen dem Anteil der akzeptierten Produkte und dem RIE-Ätzbetrag zeigen;
  • 11 eine Ansicht zur Erläuterung eines Schrittes zum Herstellen der Siliziumkarbid-Halbleitervorrichtung gemäß Ausführungsbeispiel 2; und
  • 12 eine Ansicht zur Erläuterung eines Schrittes zum Herstellen der Siliziumkarbid-Halbleitervorrichtung gemäß Ausführungsbeispiel 2.
  • Verfahrensweisen zum Ausführen der Erfindung
  • Ausführungsbeispiel 1
  • Im folgenden werden Schritte zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung (Siliziumkarbid-Schottky-Diode; SiC-SBD) gemäß dem vorliegenden Ausführungsbeispiel auf der Basis der 1 bis 8 erläutert, bei denen es sich um schematische Schnittdarstellungen einer Siliziumkarbid-Schottky-Diode handelt.
  • Als erstes wird ein Substrat 1 hergestellt, das aus 4H-SiC mit einer (0001)-Siliziumfläche besteht und bei dem es sich z. B. um einen n-leitenden Typ mit hoher Konzentration handelt. Der spezifische Widerstand des Substrats 1 beträgt z. B. etwa 0,02 Ω·cm.
  • Wie in 1 gezeigt ist, läßt man als nächstes eine Epitaxieschicht 2 aus einem n-leitenden Siliziumkarbidmaterial mit niedriger Konzentration, das eine Dotierstoff-Konzentration von etwa 5 × 1015/cm3 aufweist, auf der (0001)-Siliziumfläche des Substrats 1 aufwachsen. Nach dem Bilden der Epitaxieschicht 2 kann eine thermische Oxidschicht (thermische SiO2-Schicht) auf der Oberfläche der Epitaxieschicht 2 durch Erwärmen gebildet werden. In diesem Fall hat die thermische Oxidschicht die Funktion einer Prozeß-Schutzschicht.
  • Wie in 2 gezeigt ist, werden anschließend zum Herstellen einer p-leitenden Anschlußkonstruktion zum Sicherstellen eines Widerstands gegenüber Spannungen über die Größenordnung von Kilovolt hinaus Al-Ionen als p-leitender Dotierstoff in eine Oberflächenschicht der Epitaxieschicht 2 implantiert, um dadurch in selektiver Weise ein mit p-leitenden Ionen implantierte Schicht 3 bis zu einer Tiefe von etwa 0,8 μm zu bilden. Das Bilden dieser Schicht kann unter Verwendung einer aus einem Photoresist gebildeten Ionenimplantationsmaske durch photolithographische Techniken gebildet werden.
  • Es ist zwar in 2 nicht im Detail dargestellt, jedoch ist die mit p-leitenden Ionen dotierte Schicht 3 durch einen kreisförmigen Schutzring (GR), der als p-leitende Anschlußkonstruktion dient, und eine Übergangs-Anschlußverlängerung (JTE) zum Reduzieren des oberflächenelektrischen Feldes gebildet, wobei die Übergangs-Anschlußverlängerung an der Außenseite des Schutzrings kontinuierlich ausgebildet ist. Eine p-leitende Dotierstoffkonzentration der Übergangs-Anschlußverlängerung ist mit einem Wert vorgegeben, der geringfügig geringer ist als eine p-leitende Dotierstoffkonzentration des Schutzrings.
  • Als nächstes werden p-leitende Ionen in die Schicht 3 implantiert, um die p-leitende Anschlußkonstruktion zu vervollständigen. Es wird z. B. eine Aktivierungswärmebehandlung an der gesamten Epitaxieschicht 2 ausgeführt, bei der eine Hochtemperatur-Wärmebehandlung bei 1500 bis 1700°C für 10 Minuten oder länger in einer Ar-(Argon-)Atmosphäre auf normalem Druck beispielsweise unter Verwendung eines Wärmebehandlungsofens vom RTA-Typ (Rapid Thermal Annealing bzw. schnelle thermische Behandlung) ausgeführt wird.
  • Bei der Ausführung der Aktivierungswärmebehandlung wird vorab eine Graphitschicht 9 auf der Oberfläche der Epitaxieschicht 2 gebildet, wie dies in 3 gezeigt ist. Durch vorab erfolgendes Bilden der Graphitschicht 9 kann die Entstehung der als ”Bunching Steps” bzw. Stufenhäufungen bezeichneten Unregelmäßigkeiten auf der Oberfläche der Epitaxieschicht 2 in effektiverer Weise verhindert werden. Die Graphitschicht 9 wird nach dem Abschluß der Aktivierungswärmebehandlung entfernt.
  • Durch derartiges Aktivieren des durch Ionenimplantation eingebrachten Dotierstoffs erhält die mit den p-leitenden Ionen implantierte Schicht 3 ein Aktivierungsausmaß von 50% oder höher, wobei sie die Funktion einer p-leitenden Anschlußkonstruktion in ausreichender Weise erfüllt. Darüber hinaus kann die Entstehung von Stufenhäufungen mit einer Größe von 1 nm oder mehr auf der Oberfläche der Epitaxieschicht 2 verhindert werden.
  • Wenn die Aktivierungswärmebehandlung ohne Bilden einer Graphitschicht auf der Oberfläche der Epitaxieschicht 2 ausgeführt worden ist, sind insbesondere bei Ausführung der Aktivierungswärmebehandlung bei einer hohen Temperatur Fälle aufgetreten, bei denen Stufenhäufungen von etwa 20 nm auf der Oberfläche der Epitaxieschicht 2 entstanden sind, wobei diese Oberflächenunregelmäßigkeiten manchmal ursächlich für eine Zunahme des Leckstroms waren. Die Entstehung von solchen Stufenhäufungen von etwa 20 nm führt zur Entstehung einer (0001)-Kohlenstoff-Fläche in der Oberfläche der Epitaxieschicht 2 zusätzlich zu der (0001)-Siliziumfläche.
  • Wenn eine Siliziumkarbidschicht, wie die Epitaxieschicht 2, in einer Sauerstoffatmosphäre wärmebehandelt wird, wird im allgemeinen eine thermische Oxidschicht aus SiO2 auf der Siliziumfläche und auf der Kohlenstoff-Fläche gebildet. Die auf diese Weise auf der Kohlenstoff-Fläche gebildete thermische Oxidschicht aus SiO2 weist eine Dicke auf, die mindestens etwa das Zehnfache der auf der Siliziumfläche gebildeten thermischen Oxidschicht aus SiO2 ausmacht. Beim Entstehen von Stufenhäufungen von etwa 20 nm nimmt somit die Schwankung bei der Dicke der auf der Oberfläche der Epitaxieschicht 2 gebildeten thermischen Oxidschicht aus SiO2 beträchtlich zu.
  • Diese Schwankung bei der Dicke der thermischen Oxidschicht ist ursächlich für ein Problem dahingehend, dass die thermische Oxidschicht lokal bestehen bleibt, selbst nachdem das Naßätzen (z. B. das Ätzen mit Fluorwasserstoffsäure) zum Entfernen der thermischen Oxidschicht ausgeführt worden ist, wobei dies auch ursächlich für einen Anstieg bei dem Leckstrom ist. Die thermische Oxidschicht aus SiO2 wird in der Zwischenzeit vor der Aktivierungswärmebehandlung vorübergehend entfernt.
  • Wie in 4 gezeigt ist, wird eine durch die Aktivierungswärmebehandlung gebildete veränderte Schicht 4 in einer Oberflächenschicht der Epitaxieschicht 2 gebildet, an der die Aktivierungswärmebehandlung ausgeführt worden ist. Auf der Basis der experimentellen Resultate, die noch ausführlicher beschrieben werden, geht man davon aus, dass die Dicke der durch die Aktivierungswärmebehandlung gebildeten veränderten Schicht 4 etwa 100 bis 200 nm beträgt. Zum Bilden eines zufriedenstellenden Schottky-Übergangs ist es jedoch erforderlich, diese durch die Aktivierungswärmebehandlung gebildete, veränderte Schicht 4 zu entfernen.
  • Im folgenden wird ein Verfahren zum Entfernen der durch die Aktivierungswärmebehandlung erzeugten, veränderten Schicht 4 erläutert.
  • Wie in 5 gezeigt ist, wird als erstes die Seite der Oberflächenschicht der Epitaxieschicht 2, in der die veränderte Schicht 4 durch die Aktivierungswärmebehandlung erzeugt worden ist, einem Trockenätzvorgang unterzogen, um dadurch eine Oberflächenschicht mit einer Dicke von beispielsweise etwa 120 nm zu entfernen. In 5 ist ein durch den Trockätzvorgang entfernter Teilbereich von gestrichelten Linien umschlossen.
  • Die Bedingungen für diesen Ätzvorgang sehen z. B. eine RIE-Bearbeitung bzw. eine Bearbeitung durch reaktives Ionenätzen, eine SF6-Gasströmungsrate von 30 sccm (Standardkubikzentimeter/min), einen Behandlungskammerdruck von 0,5 Pa, eine Ätzdauer von 8 s sowie eine Ätzrate von etwa 7,5 nm/s vor.
  • Die neu freigelegte Oberfläche der Epitaxieschicht 2 nach dem Entfernen des Teilbereichs 5a durch den Trockenätzvorgang weist eine neue, veränderte Schicht 5b auf, die durch das Trockenätzen erzeugt worden ist und eine Dicke von beispielsweise weniger als etwa 20 nm. Anschließend wird diese neue, veränderte Schicht 5b, die durch das Trockenätzen gebildet worden, entfernt.
  • In diesem Stadium liegt der verbliebene untere Teilbereich der durch die Aktivierungswärmebehandlung gebildeten veränderten Schicht 4 in einem Zustand vor, in dem er in der durch das Trockenätzen gebildeten, veränderten Schicht 4 enthalten ist. Somit wird der verbliebene untere Teil der durch die Aktivierungswärmebehandlung erzeugten, veränderten Schicht 4 durch Entfernen der durch das Trockenätzen erzeugten veränderten Schicht 5b entfernt.
  • Wie in 6 und 7 gezeigt ist, wird die durch das Trockenätzen erzeugte, veränderte Schicht 5b durch aufzehrende Oxidation bzw. Opferoxidation einer Oberflächenschicht der neuen Oberfläche der Epitaxieschicht 2 und Entfernen einer durch die Opferoxidation gebildeten Opferoxidschicht 6 entfernt.
  • Wie in 6 gezeigt ist, wird als erstes eine Oberflächenschicht der neuen Oberfläche der Epitaxieschicht 2 einer Opferoxidation unterzogen, um als Oberflächenschicht eine Opferoxidschicht 6 (SiO2-Oxidschicht) mit einer Dicke von etwa 20 nm zu bilden. Die Bedingungen für die Opferoxidation können z. B. eine Trockenoxidation, eine Temperatur von 1150°C und eine Oxidationsdauer von 2 Stunden vorsehen.
  • Wie in 7 gezeigt ist, wird als nächstes die Opferoxidschicht 6 durch Naßätzen der Schicht 6 entfernt, beispielsweise mit einer 10-fach verdünnten Fluorwasserstoffsäure, beispielsweise für 5 Minuten. Auf diese Weise wird die durch das Trockenätzen erzeugte veränderte Schicht 5b zusammen mit der Opferoxidschicht 6 entfernt. Der untere Teil der durch die Aktivierungswärmebehandlung gebildeten veränderten Schicht 4 wird somit zusammen mit der durch das Trockenätzen gebildeten veränderten Schicht 5b entfernt.
  • Wie vorstehend beschrieben, wird die durch die Aktivierungswärmebehandlung erzeugte veränderte Schicht 4 durch das Entfernen der Oberflächenschicht 5a durch das Trockenätzen sowie unter Ausbildung einer Opferoxidschicht 6 und Entfernen von dieser durch Naßätzen entfernt. Infolgedessen gelangt die Oberfläche der Epitaxieschicht 2 in einen Zustand, in dem sie keine veränderte Schicht aufweist.
  • Im folgenden wird ein Beispiel für die Dicke der durch Trockenätzen zu entfernenden Oberflächenschicht 5a und der Dicke der durch Opferoxidation zu entfernenden Schicht in einem Fall veranschaulicht, in dem die durch die Aktivierungswärmebehandlung erzeugte veränderte Schicht 4 eine Dicke von etwa 140 nm aufweist.
  • In dem Fall, in dem die Dicke der durch die Aktivierungswärmebehandlung erzeugten veränderten Schicht 4 etwa 140 nm beträgt, beträgt eine Dicke einer durch Trockenätzen entfernten Oberflächenschicht 5a etwa 120 nm, wobei die durch die Aktivierungswärmebehandlung erzeugte veränderte Schicht 4 durch das Bilden einer Opferoxidschicht 6 und das anschließende Entfernen von dieser durch Naßätzen in einer Dicke von etwa 20 nm entfernt werden sollte (und zwar in einem einzigen Vorgang unter Verwendung einer Oxidationsdauer von 2 Stunden).
  • Die Dicke der durch die Aktivierungswärmebehandlung erzeugten veränderten Schicht 4 variiert in Abhängigkeit von den Aktivierungswärmebehandlungsbedingungen usw. In dem Fall, in dem die Dicke der durch die Aktivierungswärmebehandlung erzeugten veränderten Schicht 4 mehr als 140 nm beträgt, wird eine Oberflächenschicht 5a durch Trockenätzen in einer Dicke von 120 nm oder mehr entfernt, und die durch die Aktivierungswärmebehandlung erzeugte veränderte Schicht 4 sollte unter Erhöhung der Ausbildungsdicke der Opferoxidschicht 6 und der entfernten Dicke derselben durch Naßätzen oder durch mehrmaliges Wiederholen des Vorgangs zum Entfernen der veränderten Schicht 4 in einer Dicke von etwa 20 nm unter Bilden einer Opferoxidschicht 6 und das Entfernen von dieser durch Naßätzen entfernt werden.
  • Die vorstehenden Erläuterungen beziehen sich auf Fälle, in denen die Dicke der durch Trockenätzen neu gebildeten, Oberflächen-veränderten Schicht 5b etwa 20 nm oder weniger beträgt. Ist die Dicke derselben größer als 20 nm, sollte in entsprechender Weise eine Opferoxidschicht 6 mit einer größeren Dicke als 20 nm gebildet werden. Obwohl SF6-Gas als Gas für das Trockenätzen verwendet worden ist, kann die Dicke der durch dieses Trockenätzen zu erzeugenden Oberflächen-veränderten Schicht 5b auf 40 nm oder weniger geregelt werden. Infolgedessen kann die Dicke der Opferoxidschicht 6 in diesem Fall mit etwa 40 nm höchstens vorgegeben werden.
  • Wie vorstehend beschrieben, wird die durch die Aktivierungswärmebehandlung erzeugte veränderte Schicht 4, die die auf halbem Wege gebildete Oberflächen-veränderte Schicht 5b beinhaltet, vollständig von der Epitaxieschicht 2 entfernt. Wie in 8 gezeigt ist, wird anschließend eine ohmsche Elektrode 7, die z. B. aus Nickelsilizid gebildet ist, im wesentlichen auf der gesamten rückseitigen Oberfläche des Substrats 1 gebildet, und eine z. B. aus Titanmetall gebildete Schottky-Elektrode 8 wird auf der Oberfläche der Epitaxieschicht 2 selektiv gebildet.
  • Dieser Vorgang kann derart ausgeführt werden, dass die ohmsche Elektrode 7, die nach dem Bilden der Elektrode eine Behandlung bei höherer Temperatur erforderlich macht, zuerst gebildet wird und die Schottky-Elektrode 8 im Anschluß daran gebildet wird und dann einer Wärmebehandlung unterzogen wird.
  • Obwohl es in den Zeichnungen nicht eigens dargestellt ist, wird eine Metallschicht zum Drahtbonden aus einem Metall, beispielsweise Al, auf der Oberfläche der Schottky-Elektrode 8 gebildet, und eine Harzschicht, beispielsweise aus Polyimid, wird auf der Metallschicht derart gebildet, dass die Harzschicht eine Öffnung für das Drahtbonden aufweist. Ferner wird eine Metallschicht zum Chip-Bonden aus einem Metall, z. B. Ni oder Au, auf der Oberfläche der ohmschen Elektrode 7 gebildet, die an der rückwärtigen Oberfläche des Substrats 1 angeordnet ist. Auf diese Weise wird eine Siliziumkarbid-Halbleitervorrichtung hergestellt.
  • Es folgt nun eine Erläuterung der Relation zwischen Bedingungen zum Entfernen der durch die Aktivierungswärmebehandlung erzeugten veränderten Schicht 4 und dem Effekt des Entfernens, d. h. des Anteils der akzeptierten Produkte bei einer Inspektion der SiC-Schottky-Dioden.
  • Die Bedingungen für das Entfernen der durch die Aktivierungswärmebehandlung erzeugten veränderten Schicht 4 wurden in Form einer Kombination eines durch das Trockenätzen entfernten Ätzbetrags (RIE-Ätzbetrag) und der Anzahl der Vorgänge für die Opferoxidation zum Ausdruck gebracht, bei denen eine Siliziumkarbidschicht in einer Dicke von etwa 20 nm pro Vorgang oxidiert wurde (Anzahl der Opferoxidationsvorgänge).
  • Der Anteil der akzeptierten Produkte wurde auf der Basis davon bestimmt, ob die Charakteristik des in Sperr-Richtung vorhandenen Leckstroms/der in Sperr-Richtung vorhandenen Spannung der SiC-Schottky-Dioden eine Stromdichte von nicht höher als einen bestimmten Wert besaß oder ob der in Sperr-Richtung vorhandene Leckstrom keinen abrupten Anstieg zeigte, bis die Sperr-Richtungs-Spannung einen bestimmten Wert oder einen höheren Wert erreicht hat.
  • Der Grund dafür, dass die Opferoxidation ausgeführt wird, indem eine Vielzahl von Vorgängen separat ausgeführt werden, besteht darin, dass dann, wenn eine Opferoxidschicht dick ausgebildet werden soll, eine längere Zeitdauer erforderlich ist als die Zeitdauer, die zu dieser Dicke im Verhältnis steht. Läßt man dieses Problem außer Acht, kann eine Opferoxidation durch Ausführen von einem einzigen Vorgang stattfinden, oder es kann eine Opferoxidation mit kürzerer Dauer mehrmals wiederholt werden.
  • In 9 ist eine Tabelle dargestellt, in der die Resultate einer Untersuchung zusammengefaßt sind, bei der sieben Arten (Nr. 1 (#1) bis Nr. 7 (#7) von SiC-Schottky-Dioden, die unter Verwendung von vier RIE-Ätzbeträgen von 0 nm, 60 nm, 120 nm und 240 nm sowie einer Anzahl von drei Opferoxidationsvorgängen 0, 1 und 2 gebildet worden sind, untersucht werden, um den Anteil der akzeptierten Produkte in bezug auf den Sperr-Richtungs-Leckstrom/die Sperr-Richtungs-Spannung zu bestimmen. 10 zeigt eine graphische Darstellung zur Veranschaulichung der in 9 dargestellten Resultate, wobei die graphische Darstellung unter Auftragen des Anteils der akzeptierten Produkte entlang der Ordinate und des RIE-Ätzbetrags entlang der Abszisse gebildet ist.
  • Beispielsweise wurden in bezug auf die Spezifikationen für #1 in 9 und 10 Siliziumkarbid-Halbleitervorrichtungen unter den Bedingungen eines RIE-Ätzbetrags von 0 nm, d. h. Weglassen des RIE-Trockenätzens, sowie einer Anzahl von 0 Opferoxidationsvorgängen, d. h. Weglassen sowohl des Bildens einer Operoxidschicht 6 als auch des Entfernens derselben durch Naßätzen, hergestellt. Die Resultate zeigen, dass der Anteil der in bezug auf die Sperr-Richtungs-Charakteristik akzeptierten Produkte in diesem Fall 5% betragen hat.
  • Aus 9 und 10 ist ersichtlich, dass in dem Fall, in dem der RIE-Ätzbetrag 0 nm beträgt, der Anteil der akzeptierten Produkte sich von 5% auf 14% sowie auf 30% verbessert, wenn die Anzahl der Opferoxidationsvorgänge von 0 auf 1 sowie auf 2 ansteigt. In dem Fall, in dem der RIE-Ätzbetrag bei 60 nm lag, wurde der Anteil der akzeptierten Produkte nur bei einer Anzahl von einem (1) Opferoxidationsvorgang untersucht.
  • In diesem Fall lag der Anteil der akzeptierten Produkte höher als in dem Fall, in dem der RIE-Ätzbetrag 0 war. Bei einem RIE-Ätzbetrag von 120 nm, wurde der Anteil der akzeptierten Produkte bei einer Anzahl von einem (1) und zwei (2) Opferoxidationsvorgängen untersucht. In diesem Fall lag der Anteil der akzeptierten Produkte bei 38% und 41%, was keinen signifikanten Unterschied darstellt. Diese Anteile der akzeptierten Produkte sind jedoch jeweils hoch im Vergleich zu den Fällen, in denen der RIE-Ätzbetrag 0 nm und 60 nm beträgt.
  • Ferner wurde in einem Fall mit einem RIE-Ätzbetrag von 240 nm der Anteil der akzeptierten Produkte nur bei einer Anzahl von einem (1) Opferoxidationsvorgang untersucht. In diesem Fall lag jedoch der Anteil der akzeptierten Produkte bei 49%, wobei es sich dabei um den höchsten Wert der Anteile der akzeptierten Produkte für die sieben Spezifikationsarten handelt.
  • Genauer gesagt, es zeigen die 9 und 10 eine Tendenz dahingehend, dass im Rahmen des Experiments der Effekt des Entfernens der durch die Aktivierungswärmebehandlung erzeugten veränderten Schicht 4, d. h. der Anteil der akzeptierten Produkte bei der Inspektion der SiC-Schottky-Dioden, mit steigender Anzahl der Opferoxidationsvorgänge und mit steigendem RIE-Ätzbetrag zunimmt.
  • In den Fällen, in denen nur das Entfernen einer Oberflächenschicht durch Opferoxidation ausgeführt worden ist (#1 bis #3), sowie in dem Fall, in dem das Entfernen einer Oberflächenschicht durch Opferoxidation in Kombination mit dem Entfernen einer Oberflächenschicht mit einer Dicke von etwa 60 nm durch RIE-Trockenätzen ausgeführt worden ist (#4), war es unmöglich, die durch die Aktivierungswärmebehandlung erzeugte veränderte Schicht 4 ausreichend zu entfernen, so dass sich ein Anteil der akzeptierten Produkte von nur 30% höchstens ergab.
  • Im Gegensatz dazu wurde in den Fällen, in denen das Entfernen einer Oberflächenschicht durch Opferoxidation in Kombination mit dem Entfernen einer Oberflächenschicht mit einer Dicke von etwa 120 nm oder mehr durch RIE-Trockenätzen (#5 bis #7) ausgeführt wurde, wurde die durch Aktivierungswärmebehandlung erzeugte veränderte Schicht 4 ausreichend entfernt, und der Anteil der akzeptierten Produkte wurde auf etwa 40% oder mehr stark verbessert.
  • In einem Fall, in dem eine Oberflächenschicht mit einer Dicke von über etwa 240 nm durch RIE-Trockenätzen entfernt wird, ist der entfernte ionenimplantierte Bereich zu dick, und der ionenimplantierte Bereich wird dann zu dünn. Es ist daher bevorzugt, dass die Dicke der durch RIE-Trockenätzen zu entfernenden Oberflächenschicht höchstens 240 nm betragen sollte.
  • Es wird jedoch darauf hingewiesen, dass im Fall von herkömmlichen SiC-Schottky-Dioden der Einfluß von Kristalldefekten besteht, die in dem eigentlichen Siliziumkarbidsubstrat vorhanden sind. Die Anteile der akzeptierten Produkte, wie sie in 10 dargestellt sind, usw. sind somit durch die Konzentration von Kristalldefekten in dem verwendeten Siliziumkarbidsubstrat beeinflußt, wobei es sich um einen weiteren Faktor mit nachteiligem Einfluß zusätzlich zu dem Faktor handelt, ob die Bedingungen zum Entfernen angemessen waren oder nicht.
  • Wie vorstehend erläutert, ist es in Anbetracht der in den 9 und 10 dargestellten Beziehung zwischen den Bedingungen zum Entfernen der durch die Aktivierungswärmebehandlung erzeugten veränderten Schicht 4 und dem Effekt des Entfernens bevorzugt, dass der RIE-Ätzvorgang der Epitaxieschicht 2, bei der es sich um eine Siliziumkarbidschicht handelt, derart ausgeführt wird, dass eine Dicke im Bereich von 120 nm bis 240 nm entfernt wird, wobei es ferner bevorzugt ist, dass die Epitaxieschicht 2, bei der es sich um eine Siliziumkarbidschicht handelt, anschließend durch Opferoxidation in einer Dicke im Bereich von etwa 20 nm bis 40 nm entfernt wird.
  • Wie vorstehend beschrieben, weist die mit p-leitenden Ionen implantierte Schicht 3 eine Tiefe von etwa 0,8 μm auf. Zum endgültigen Ausbilden dieser Schicht in einer derartigen Weise, dass sie die Funktion einer JTE-Anschlußkonstruktion behält, ist es daher notwendig, dass eine mit p-leitenden Ionen implantierte Schicht 3 mit einer Tiefe von mindestens etwa 0,5 μm auch nach dem Entfernen der durch die Aktivierungswärmebehandlung erzeugten veränderten Schicht 4 belassen bleibt. Auch in Anbetracht dieser Einschränkung kann die Obergrenze der Dicke, in der die durch die Aktivierungswärmebehandlung erzeugte veränderte Schicht 4 zu entfernen ist, etwa 0,3 μm, d. h. 300 nm, maximal betragen.
  • Bei dem vorstehend erläuterten Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung wird ein oberer Teil der durch die Aktivierungswärmebehandlung erzeugten veränderten Schicht 4, bei der es sich um die durch die Aktivierungswärmebehandlung veränderte Oberflächenschicht der Epitaxieschicht 2 handelt, durch Trockenätzen entfernt, und der verbleibende untere Teil wird einer Opferoxidation unterzogen und dann durch Naßätzen entfernt.
  • Infolgedessen kann die durch die Aktivierungswärmebehandlung erzeugte veränderte Schicht 4 innerhalb kurzer Zeit entfernt werden, und zwar in einer kürzeren Zeit als der Bearbeitungsdauer, die in dem Fall erforderlich ist, in dem die durch die Aktivierungswärmebehandlung erzeugte veränderte Schicht 4 insgesamt einer Opferoxidation unterzogen wird. Wenn es sich bei dem Trockenätzen um RIE-Trockenätzen handelt, kann die Bearbeitung in einer kürzeren Zeit ausgeführt werden.
  • Da es sich bei dem Trockenätzen um RIE-Trockenätzen handelt, kann ferner die durch die Aktivierungswärmebehandlung erzeugte veränderte Schicht 4 entfernt werden, ohne dass Oberflächenunregelmäßigkeiten der Epitaxieschicht 2 verstärkt werden, wobei dies im Gegensatz zu dem Fall steht, in dem die durch die Aktivierungswärmebehandlung erzeugte veränderte Schicht 4 durch Langzeit-Opferoxidation oder Wiederholungen der Opferoxidation entfernt wird. Somit kann ein Ansteigen des Leckstroms in einem Sperrspannungszustand stark unterbunden werden.
  • Da die Dicke dieser durch Trockenätzen entfernten Oberflächenschicht der Epitaxieschicht 2 im Bereich von 120 nm bis 240 nm liegt, kann ferner die durch die Aktivierungswärmebehandlung erzeugte veränderte Schicht 4 ausreichend entfernt werden. Infolgedessen kann ein Ansteigen des Leckstroms in einem Sperrspannungszustand stark unterbunden werden. In einem Fall, in dem eine Oberflächenschicht mit einer Dicke von mehr als 240 nm durch RIE-Trockenätzen entfernt wird, ist der entfernte, mit Ionen implantierte Bereich zu dick, und der mit Ionen implantierte Bereich wird dann zu dünn. Es ist daher bevorzugt, dass die Dicke der durch RIE-Trockenätzen zu entfernenden Oberflächenschicht 240 nm oder weniger beträgt.
  • Da ferner die durch Opferoxidation entfernte Dicke der Siliziumkarbid-Epitaxieschicht im Bereich von 20 nm bis 40 nm liegt, können sowohl der untere Teil der veränderten Schicht 4, die durch Aktivierungswärmebehandlung erzeugt worden ist, als auch die durch das Trockenätzen erzeugte veränderte Schicht 5b in ausreichender Weise entfernt werden.
  • Da ferner SF6-Gas beim Trockenätzen verwendet wird, kann eine ausreichend hohe Ätzrate von etwa 7,5 nm/s erzielt werden (d. h. die zum Trockenätzen erforderliche Zeit kann vermindert werden) und ferner kann die Oberflächenschicht der Epitaxieschicht 2 geätzt werden, ohne dass eine neue tiefe Beschädigung mit einer Tiefe von 40 nm oder mehr (und damit eine Veränderung) an der Epitaxieschicht 2 hervorgerufen wird.
  • Obwohl SF6-Gas als ein Beispiel beim Trockenätzen verwendet worden ist, kann als weiteres Ätzgas auch CF4 oder NF3 verwendet werden. Ferner kann als Technik zum Trockenätzen das Plasmaätzen oder das ECR-Ätzen verwendet werden. Bei Verwendung des Plasmaätzens z. B. kann die Bearbeitung mit einer weniger kostenintensiven Bearbeitungsvorrichtung ausgeführt werden.
  • Ausführungsbeispiel 2
  • Das Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung gemäß diesem Ausführungsbeispiel ist hinsichtlich des Herstellungsverfahrens gleich dem von Ausführungsbeispiel 1 und unterscheidet sich von diesem in folgendem Punkt. Bei Ausführungsbeispiel 1 werden nach dem Entfernen der Opferoxidschicht 6 eine ohmsche Elektrode 7 und eine Schottky-Elektrode 8 gebildet.
  • Dagegen werden bei dem Ausführungsbeispiel 2 eine ohmsche Elektrode 7 gebildet und anschließend eine Hochtemperatur-Wärmebehandlung ausgeführt, während die abschließende Opferoxidschicht 6 belassen bleibt und nicht entfernt wird. Im Anschluß daran wird dann die abschließende Opferoxidschicht 6 entfernt, und danach wird eine Schottky-Elektrode 8 gebildet.
  • Bei diesem Ausführungsbeispiel des Verfahrens zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung wird ein Substrat 1 in der gleichen Weise bearbeitet, wie in den 1 bis 6 von Ausführungsbeispiel 1 gezeigt, und anschließend wird eine ohmsche Elektrode 7, die z. B. aus Nickelsilizid besteht, im wesentlichen auf der gesamten rückseitigen Oberfläche des Substrats 1 gebildet, wie dies in 11 gezeigt ist.
  • Wie in 12 gezeigt ist, wird anschließend die Opferoxidschicht 6 durch Naßätzen der Schicht 6 entfernt, beispielsweise mit 10-fach verdünnter Fluorwasserstoffsäure für eine Dauer von z. B. 5 Minuten. Danach wird eine Schottky-Elektrode 8, die z. B. aus Titanmetall gebildet ist, auf der Oberfläche der Epitaxieschicht 2 in der gleichen Weise, wie in 8 bei Ausführungsbeispiel 1 gezeigt, selektiv gebildet.
  • Bei diesem Ausführungsbeispiel des Verfahrens zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung können das Bilden einer ohmschen Elektrode 7 und eine anschließende Hochtemperatur-Wärmebehandlung erfolgen, während die Opferoxidschicht 6, die während des Schrittes zum Entfernen der durch die Aktivierungswärmebehandlung erzeugten veränderten Schicht 4 gebildet worden ist, belassen bleibt.
  • Infolgedessen kann die Epitaxieschicht 2 während des Bildens der ohmschen Elektrode 7 und während der anschließenden Hochtemperatur-Wärmebehandlung geschützt werden. Infolgedessen kann eine Schottky-Elektrode 8 gebildet werden, ohne dass eine neue Beschädigung an der Oberflächenschicht der Epitaxieschicht 2 hervorgerufen wird, und der Anteil der bei einer Überprüfung der SiC-Halbleitervorrichtung akzeptierten Produkte kann gesteigert werden.
  • Ausführungsbeispiel 3
  • Bei dem Ausführungsbeispiel 1 wurde eine (0001)-Siliziumfläche aus Siliziumkarbid als Oberfläche verwendet, auf der man eine n-leitende Epitaxieschicht 2 mit niedriger Konzentration aufwachsen ließ, wobei über der Siliziumfläche eine Schottky-Elektrode 8 z. B. aus Titan gebildet wurde. Ferner wurde bei Ausführungsbeispiel 1 die Oberfläche (die rückseitige Oberfläche des Substrats 1) auf der Rückseite von der Siliziumfläche als Siliziumkarbid-(000-1)-Kohlenstoff-Fläche verwendet, und auf der Kohlenstoff-Fläche wurde eine ohmsche Elektrode 7 beispielsweise aus Nickelsilizid gebildet.
  • Das vorliegende Ausführungsbeispiel ist mit dem Ausführungsbeispiel 1 identisch, mit der Ausnahme, dass eine Schottky-Elektrode 7 auf der (000-1)-Kohlenstoff-Fläche des Siliziumkarbids gebildet wird und eine ohmsche Elektrode 7 auf der (0001)-Siliziumfläche des Siliziumkarbids gebildet wird. Wie vorstehend in bezug auf Ausführungsbeispiel 1 beschrieben worden ist, wird eine Siliziumoxidschicht im Vergleich zu der (0001)-Siliziumfläche ziemlich dick auf der (000-1)-Kohlenstoff-Fläche des Siliziumkarbids gebildet.
  • Infolgedessen ist bei diesem Ausführungsbeispiel selbst dann, wenn eine auf der (000-1)-Kohlenstoff-Fläche des Siliziumkarbids gebildete Opferoxidschicht dicker ist als bei Ausführungsbeispiel 1 oder 2, keine längere Bearbeitungszeit für diese Schichtbildung erforderlich.
  • In einem Fall z. B., in dem die durch die Aktivierungswärmebehandlung erzeugte veränderte Schicht 4 eine Dicke von etwa 140 nm aufweist, wird die Dicke des durch Trockenätzen zu entfernenden Teils 5a beispielsweise mit etwa 60 nm vorgegeben, und die durch die Aktivierungswärmebehandlung erzeugte veränderte Schicht 4 wird durch Wiederholungen der Opferoxidation sowie des Entfernens der Opferoxidschicht durch Naßätzen in einer Dicke von z. B. etwa 80 nm entfernt (zwei Wiederholungen der Vorgänge, bei denen je 40 nm entfernt werden).
  • Auch bei diesem Ausführungsbeispiel des Verfahrens zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung kann der Anteil der akzeptierten Produkte bei einer Überprüfung der SiC-Halbleitervorrichtung aufgrund der innerhalb kurzer Zeit erfolgenden Bearbeitung erhöht werden.
  • Bezugszeichenliste
    • 1
    Siliziumkarbid-Substrat
    2
    n-leitende Epitaxieschicht
    3
    mit p-leitenden Ionen implantierte Schicht
    4
    durch Aktivierungswärmebehandlung erzeugte, veränderte Schicht
    5a
    durch Trockenätzen entfernter Teil
    5b
    durch Trockenätzen neu erzeugte veränderte Schicht
    6
    Opferoxidschicht
    7
    ohmsche Elektrode
    8
    Schottky-Elektrode
    9
    Graphitschicht

Claims (8)

  1. Verfahren zum Herstellen einer Siliziumkarbid-Schottky-Diode, wobei das Verfahren folgende Schritte aufweist: (a) Ausführen einer Ionenimplantation an einer Siliziumkarbidschicht (2), die eine (0001)-Siliziumoberfläche oder eine (000-1)-Kohlenstoff-Oberfläche aufweist; (b) Ausführen einer Aktivierungswärmebehandlung an der ionenimplantierten Siliziumkarbidschicht (2); (c) Entfernen einer Oberflächenschicht (5a) der Siliziumkarbidschicht (4), an der die Aktivierungswärmebehandlung ausgeführt worden ist, durch Trockenätzen; (d) Bilden einer Opferoxidschicht (6) auf einer Oberflächenschicht der Siliziumkarbidschicht (2), an der das Trockenätzen ausgeführt worden ist, durch Ausführen einer Opferoxidation an dieser; und (e) Entfernen der Opferoxidschicht (6) durch Naßätzen. wobei die Dicke der Siliziumkarbidschicht, die durch Bilden und Entfernen der Opferoxidschicht (6) entfernt wird, 20 nm bis 40 nm beträgt.
  2. Verfahren nach Anspruch 1, wobei die Dicke der Siliziumkarbidschicht, die durch Bilden und Entfernen der Opferoxidschicht (6) entfernt wird, kleiner ist als die Dicke der Siliziumkarbidschicht, die durch das Trockenätzen entfernt wird.
  3. Verfahren nach Anspruch 1 oder 2, bei dem eine ohmsche Elektrode (7) gebildet wird, nachdem die Opferoxidschicht (6) gebildet worden ist und bevor die Opferoxidschicht (6) durch das Naßätzen entfernt wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem die Aktivierungswärmebehandlung an der ionenimplantierten Siliziumkarbidschicht (2) unter Bilden einer Graphitschicht (9) auf einer Oberfläche der Siliziumkarbidschicht (2) ausgeführt wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem die Opferoxidschicht (6) durch Trockenoxidation gebildet wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, bei dem die Dicke der Siliziumkarbidschicht (5a), die durch das Trockenätzen entfernt wird, im Bereich von 120 nm bis 240 nm liegt.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei das Trockenätzen in Form einer RIE-Bearbeitung (reaktive Ionenätzbearbeitung) ausgeführt wird.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei SF6-Gas bei dem Trockenätzvorgang verwendet wird.
DE112009004667.3T 2009-04-16 2009-09-01 Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung Active DE112009004667B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-099972 2009-04-16
JP2009099972 2009-04-16
PCT/JP2009/004284 WO2010119491A1 (ja) 2009-04-16 2009-09-01 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE112009004667T5 DE112009004667T5 (de) 2012-10-11
DE112009004667B4 true DE112009004667B4 (de) 2015-05-28

Family

ID=42982175

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112009004667.3T Active DE112009004667B4 (de) 2009-04-16 2009-09-01 Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung

Country Status (6)

Country Link
US (1) US8569123B2 (de)
JP (1) JP5354009B2 (de)
KR (1) KR101327657B1 (de)
CN (1) CN102396069B (de)
DE (1) DE112009004667B4 (de)
WO (1) WO2010119491A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5455973B2 (ja) * 2011-05-27 2014-03-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
US20150010714A1 (en) * 2011-08-23 2015-01-08 University Of Florida Research Foundation, Inc. Ion beam processing of sic for fabrication of graphene structures
US20150044840A1 (en) * 2012-03-30 2015-02-12 Hitachi, Ltd. Method for producing silicon carbide semiconductor device
JP5990444B2 (ja) * 2012-11-01 2016-09-14 昭和電工株式会社 炭化珪素半導体装置の製造方法
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
JP6066874B2 (ja) * 2013-09-17 2017-01-25 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP2015065289A (ja) * 2013-09-25 2015-04-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2015065318A (ja) * 2013-09-25 2015-04-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2015065316A (ja) * 2013-09-25 2015-04-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6222771B2 (ja) * 2013-11-22 2017-11-01 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置の製造方法
CN108807157A (zh) * 2018-06-15 2018-11-13 江苏矽导集成科技有限公司 一种用于碳化硅的低损伤离子注入方法及注入掩膜结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035838A (ja) * 1999-07-22 2001-02-09 Fuji Electric Co Ltd 炭化珪素半導体素子の製造方法
JP2001068428A (ja) * 1999-08-26 2001-03-16 Fuji Electric Co Ltd 炭化けい素半導体素子の製造方法
US20020187622A1 (en) * 1999-11-15 2002-12-12 Wolfgang Bartsch Method for processing a surface of an SiC semiconductor layer and schottky contact
JP2008053418A (ja) * 2006-08-24 2008-03-06 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3886583A (en) * 1971-07-01 1975-05-27 Motorola Inc Insulated gate-field-effect transistor
JPS60173842A (ja) * 1984-02-20 1985-09-07 Canon Inc パタ−ン形成方法
US5385855A (en) * 1994-02-24 1995-01-31 General Electric Company Fabrication of silicon carbide integrated circuits
JP3344562B2 (ja) * 1998-07-21 2002-11-11 富士電機株式会社 炭化けい素半導体装置の製造方法
JP3959856B2 (ja) * 1998-07-31 2007-08-15 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6255172B1 (en) * 2000-05-10 2001-07-03 United Microelectronics Corp. Electrically erasable non-volatile memory
JP4843854B2 (ja) * 2001-03-05 2011-12-21 住友電気工業株式会社 Ｍｏｓデバイス
US6731831B2 (en) * 2002-02-27 2004-05-04 Xiang Zheng Tu Optical switch array assembly for DNA probe synthesis and detection
JP3963154B2 (ja) 2003-06-04 2007-08-22 富士電機ホールディングス株式会社 炭化珪素ショットキーバリアダイオードの製造方法
JP4278635B2 (ja) * 2005-05-30 2009-06-17 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP2007115875A (ja) 2005-10-20 2007-05-10 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
JP5037003B2 (ja) * 2005-11-25 2012-09-26 一般財団法人電力中央研究所 ショットキーバリアダイオードおよびその使用方法
JP2007220889A (ja) 2006-02-16 2007-08-30 Central Res Inst Of Electric Power Ind ショットキー接合型半導体素子およびその製造方法
KR101529331B1 (ko) * 2006-08-17 2015-06-16 크리 인코포레이티드 고전력 절연 게이트 바이폴라 트랜지스터
US8367536B2 (en) 2009-07-24 2013-02-05 Mitsubishi Electric Corporation Method for manufacturing silicon carbide semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035838A (ja) * 1999-07-22 2001-02-09 Fuji Electric Co Ltd 炭化珪素半導体素子の製造方法
JP2001068428A (ja) * 1999-08-26 2001-03-16 Fuji Electric Co Ltd 炭化けい素半導体素子の製造方法
US20020187622A1 (en) * 1999-11-15 2002-12-12 Wolfgang Bartsch Method for processing a surface of an SiC semiconductor layer and schottky contact
JP2008053418A (ja) * 2006-08-24 2008-03-06 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
US20120028453A1 (en) 2012-02-02
US8569123B2 (en) 2013-10-29
DE112009004667T5 (de) 2012-10-11
JPWO2010119491A1 (ja) 2012-10-18
CN102396069A (zh) 2012-03-28
KR20110136859A (ko) 2011-12-21
JP5354009B2 (ja) 2013-11-27
KR101327657B1 (ko) 2013-11-12
CN102396069B (zh) 2014-05-07
WO2010119491A1 (ja) 2010-10-21

Similar Documents

Publication Publication Date Title
DE112009004667B4 (de) Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
DE102007047231B4 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112010005101B4 (de) Epitaxial-wafer und halbleiterelement
DE102007016085B4 (de) Verfahren zur Herstellung eines MOSFET
DE112010005626B4 (de) Halbleitervorrichtung
DE112011102787B4 (de) Epitaxialwafer und Halbleitereinrichtung
DE112010000953B4 (de) Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
DE102008047159B4 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE112017007060T5 (de) Leistungshalbleitereinheit
DE102012207309A1 (de) Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung
DE102005018319B4 (de) Nitridhalbleitervorrichtung und deren Herstellungsverfahren
DE112016001962T5 (de) Verfahren zur Herstellung von Siliziumepitaxialwafern
DE102008027106A1 (de) Verfahren zur Herstellung einer SIC-Halbleitervorrichtung
DE102009002576B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung
DE102015216064A1 (de) Verfahren zur Herstellung eines Siliziumkarbid-Epitaxiesubstrats, Siliziumkarbid-Epitaxiesubstrat und Siliziumkarbid-Halbleitervorrichtung
DE102011086500A1 (de) Siliziumcarbid-Halbleitervorrichtung und deren Herstellungsverfahren
DE112014004717T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE102018110190A1 (de) Siliziumcarbidepitaxiewafer, Siliziumcarbidbipolartransistor mit isoliertem Gate und Verfahren zur Herstellung desselben
DE102010063806B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung
DE112015000244T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112012005837T5 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE112013001927T5 (de) Herstellungsverfahren für eine Siliziumcarbid-Halbleitervorrichtung
DE1789021B2 (de) Zenerdiode und Verfahren zu ihrer Herstellung
DE112018002540T5 (de) SIC-Epitaxiewafer und Verfahren zum Herstellen desselben
WO2018108735A1 (de) Halbleiterscheibe aus einkristallinem silizium und verfahren zur herstellung einer halbleiterscheibe aus einkristallinem silizium

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029470000

Ipc: H01L0021329000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029470000

Ipc: H01L0021329000

Effective date: 20150209

R084 Declaration of willingness to licence
R020 Patent grant now final