JPWO2010119491A1 - 炭化珪素ショットキダイオードの製造方法 - Google Patents
炭化珪素ショットキダイオードの製造方法 Download PDFInfo
- Publication number
- JPWO2010119491A1 JPWO2010119491A1 JP2011509095A JP2011509095A JPWO2010119491A1 JP WO2010119491 A1 JPWO2010119491 A1 JP WO2010119491A1 JP 2011509095 A JP2011509095 A JP 2011509095A JP 2011509095 A JP2011509095 A JP 2011509095A JP WO2010119491 A1 JPWO2010119491 A1 JP WO2010119491A1
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon carbide
- oxide film
- dry etching
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 81
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims abstract description 30
- 239000010410 layer Substances 0.000 claims abstract description 141
- 238000000137 annealing Methods 0.000 claims abstract description 57
- 238000001312 dry etching Methods 0.000 claims abstract description 52
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 239000002344 surface layer Substances 0.000 claims abstract description 33
- 230000003647 oxidation Effects 0.000 claims abstract description 32
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 32
- 238000001020 plasma etching Methods 0.000 claims description 31
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 15
- 238000001039 wet etching Methods 0.000 claims description 14
- 229910002804 graphite Inorganic materials 0.000 claims description 6
- 239000010439 graphite Substances 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 2
- 230000004913 activation Effects 0.000 abstract description 55
- 238000005530 etching Methods 0.000 abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 13
- 238000005468 ion implantation Methods 0.000 abstract description 13
- 229910052710 silicon Inorganic materials 0.000 abstract description 13
- 239000010703 silicon Substances 0.000 abstract description 13
- 238000003763 carbonization Methods 0.000 abstract description 2
- 238000004904 shortening Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 229910052799 carbon Inorganic materials 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 238000007689 inspection Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001810 electrochemical catalytic reforming Methods 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/0495—Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
犠牲酸化膜の除去に要する時間を短縮でき、且つ炭化珪素層の表面へのダメージを低減できる炭化珪素半導体装置の製造方法を提供するを目的とする。この炭化珪素半導体の製造方法は、（ａ）炭化珪素層にイオン注入する工程と、（ｂ）イオン注入された炭化珪素層２を活性化アニールする工程と、（ｃ）活性化アニールされた炭化珪素層２の表層をドライエッチングにより除去する工程と、（ｄ）ドライエッチング後の炭化珪素層の表層に犠牲酸化を行なって犠牲酸化膜を形成する工程と、（ｅ）前記犠牲酸化膜をウエットエッチングにより除去する工程とを備えたものである。
Description
この発明は、炭化珪素半導体装置の製造方法に関し、特に炭化珪素ショットキダイオードの製造方法に関するものである。
ｋＶ級高耐圧の炭化珪素（ＳｉＣ）ショットキダイオードは、ＳｉＣからなるｎ型エピタキシャル層上にショットキ電極が形成されて構成されている。この構造では、エピタキシャル層とショットキ電極との接合面の周縁に電界が集中し易くなるので、その接合面（ショットキ接合面）の周縁の表層に電界集中緩和のためのｐ型終端構造を形成する必要がある。
ｐ型終端構造の形成には、一般にＡｌ（アルミニウム），Ｂ（ボロン）等のｐ型不純物をｎ型エピタキシャル層にイオン注入し、１５００℃程度以上の高温熱処理で活性化アニールする方法が用いられる。良好な特性のショットキ接合を形成するためには、この高温熱処理によるＳｉＣ表面の変質層を除去する必要がある。この変質層を除去する技術としては、例えば特許文献１〜３に記載された技術が知られている。
特許文献１には、この変質層を除去する方法として、活性化アニール後にＳｉＣ表層を犠牲酸化し、表層に４０ｎｍ以上１４０ｎｍ未満の犠牲酸化膜を形成し、その犠牲酸化膜と共に変質層を除去することが記載されている。
特許文献２には、フッ酸処理による自然酸化膜の除去につづいて水素と酸素との混合ガスのプラズマやフッ素原子を含むガスのプラズマによるプラズマエッチングによりＳｉＣの表面を清浄化することが記載されている。
特許文献３には、おおよそ１００ｎｍの厚さの変質層が生じること、および、おおよそ１００ｎｍの厚さの変質層を水素を含む雰囲気中のエッチングまたは研磨により除去することが記載されている。
しかしながら、本願発明者により、活性化アニールによる変質層の厚さは、１００〜２００ｎｍ程度になり、活性化アニール条件によってはおおよそ２００ｎｍと厚くなることがあることがわかった。厚さ２００ｎｍ程度の変質層を、特許文献１に記載されているような一度の犠牲酸化、あるいは、犠牲酸化の繰り返しにより、除去すると、犠牲酸化膜の除去後のＳｉＣ表面にバンチングステップ等の表面凹凸が大きくなりリーク電流が増加する場合があった。加えて、このように変質層の厚さに合わせて犠牲酸化膜を厚くすると、余剰残留Ｃの挙動等のＳｉＣ特有の問題点や、犠牲酸化膜を形成するのに時間が掛かるという問題点や、犠牲酸化膜を除去するのに時間が掛かるという問題点が発生する場合があった。
また、特許文献２および３に記載されているように、主にエッチングにより変質層を除去する場合、犠牲酸化膜の除去に要する時間は短縮されるものの、特に最後の除去方法がプラズマ処理である場合に、ＳｉＣ表面に新たなダメージを与える場合があった。
本発明は、上述のような問題点を解決するためになされたものであり、ＳｉＣ表面の変質層を十分に除去でき、犠牲酸化膜の除去に要する時間を短縮でき、且つ炭化珪素層の表面へのダメージを低減できる炭化珪素半導体装置の製造方法を提供することを目的とする。
この発明に係る炭化珪素半導体装置の製造方法は、（ａ）炭化珪素層にイオン注入する工程と、（ｂ）イオン注入された前記炭化珪素層を活性化アニールする工程と、（ｃ）活性化アニールされた前記炭化珪素層の表層をドライエッチングにより除去する工程と、（ｄ）ドライエッチング後の前記炭化珪素層の表層に犠牲酸化を行なって犠牲酸化膜を形成する工程と、（ｅ）前記犠牲酸化膜をウエットエッチングにより除去する工程とを備えるものである。
この発明の炭化珪素半導体装置の製造方法によれば、短時間で活性化アニールによる変質層を除去でき、また、バンチングステップ等の表面凹凸の発生を抑制することができることから、逆バイアス時のリーク電流の増加を大幅に抑制できる。
（実施の形態１）
以下、この実施の形態に係る炭化珪素半導体装置（炭化珪素ショットキダイオード：ＳｉＣ−ＳＢＤ）の製造工程を、ＳｉＣ−ＳＢＤの断面模式図である図１〜図８に基づき説明する。
以下、この実施の形態に係る炭化珪素半導体装置（炭化珪素ショットキダイオード：ＳｉＣ−ＳＢＤ）の製造工程を、ＳｉＣ−ＳＢＤの断面模式図である図１〜図８に基づき説明する。
まず、（０００１）シリコン面を有する４Ｈ−ＳｉＣからなる例えば高濃度のｎ型の基板１を準備する。基板１の抵抗率は、例えば０．０２Ω・ｃｍ程度である。
次に、図１に示すように、基板１の（０００１）シリコン面において、不純物濃度が５×１０15／ｃｍ3程度の低濃度ｎ型炭化珪素材料のエピタキシャル層２を成長させる。なお、エピタキシャル層２の形成後、そのエピタキシャル層２の表面に、加熱処理により熱酸化膜（ＳｉＯ2熱酸化膜）を形成しても良い。その場合は、その熱酸化膜がプロセス保護膜として機能する。
次に、図２に示すように、ｋＶ超級の耐圧を確保するためのｐ型終端構造を作成するために、エピタキシャル層２の表層に、ｐ型ドーパントであるＡｌイオンを注入して、ｐ型イオン注入層３を０．８μｍ程度の深さで選択的に形成する。この形成には、フォトリソグラフィー法により形成したフォトレジストでイオン注入マスクを形成して行なえば良い。
なお、図２では詳細に図示していないが、ｐ型イオン注入層３は、ｐ型終端構造となる環状のＧＲ（Guard Ring）と、そのＧＲの外側に連続して形成され、表面電界を低減するためのＪＴＥ（Junction Termination Extension）とから構成される。ＪＴＥのｐ型不純物濃度は、ＧＲのそれよりも若干薄く設定されている。
次に、ｐ型終端構造として完成させるために、ｐ型イオン注入層３を活性化する。そのため、例えばＲＴＡ（Rapid Thermal Anneal）タイプのアニール炉を用いて、エピタキシャル層２全体を、常圧Ａｒ（アルゴン）雰囲気で１５００〜１７００℃、１０分以上の高温熱処理である活性化アニールを行なう。
この活性化アニールの際に、図３に示すように、エピタキシャル層２の表面にあらかじめグラファイト膜９を形成しておく。グラファイト膜９を形成しておくことにより、エピタキシャル層２の表面にバンチングステップと呼ばれる凹凸が発生するのをより抑制することができる。グラファイト膜９は、活性化アニール終了後に除去する。
このように、イオン注入した不純物を活性化することにより、ｐ型イオン注入層３は５０％以上の活性化率が得られてｐ型終端構造として十分機能し、かつ、エピタキシャル層２の表面に１ｎｍ以上のバンチングステップが発生することを防止できる。
このように、イオン注入した不純物を活性化することにより、ｐ型イオン注入層３は５０％以上の活性化率が得られてｐ型終端構造として十分機能し、かつ、エピタキシャル層２の表面に１ｎｍ以上のバンチングステップが発生することを防止できる。
なお、エピタキシャル層２の表面にグラファイト膜を形成することなく活性化アニールを行なった場合には、特に高温で活性化アニールすると、エピタキシャル層２の表面に２０ｎｍ程度のバンチングステップが発生し、その凹凸がリーク電流を増大させる原因となる場合があった。このように２０ｎｍ程度のバンチングステップが発生すると、エピタキシャル層２の表面には（０００１）シリコン面以外に（０００−１）カーボン面も出現する。一般にエピタキシャル層２などの炭化珪素の層を酸素雰囲気中で加熱処理すると、当該シリコン面および当該カーボン面には、ＳｉＯ2熱酸化膜が形成される。その際、当該カーボン面に形成されるＳｉＯ2熱酸化膜は、当該シリコン面に形成されるＳｉＯ2熱酸化膜よりも約１０倍以上厚くなる。そのため、２０ｎｍ程度のバンチングステップが発生すると、エピタキシャル層２の表面に形成されるＳｉＯ2熱酸化膜の厚みのばらつきが大幅に増加する。
この熱酸化膜の厚みのばらつきは、ウエットエッチング（例えばフッ酸エッチング）によりその熱酸化膜を除去した後も、局所的に、その熱酸化膜が残る原因となり、これもリーク電流を増大させる原因になる。なお、活性化アニール前には、ＳｉＯ2熱酸化膜は一旦除去しておく。
そして、活性化アニールされたエピタキシャル層２の表層には、図４に示すように、活性化アニールによる変質層４が発生する。後述する実験事実から、活性化アニールによる変質層４の厚みは、１００〜２００ｎｍ程度であると考えられるが、良好なショットキ接合を形成するには、この活性化アニールによる変質層４を除去する必要がある。
次に、この活性化アニールによる変質層４を除去する方法を説明する。
まず、図５に示すように、活性化アニールによる変質層４が生じたエピタキシャル層２の表層側をドライエッチングにより、例えば約１２０ｎｍ程度の厚さだけ除去する。図５には、ドライエッチングによる除去部分５ａを点線が囲って示している。この時のエッチング条件は、例えば、ＲＩＥ（Reactive ion etching）処理、ＳＦ6ガス流量３０ｓｃｃｍ、処理室圧力０．５Ｐａ、エッチング時間８秒、エッチンング速度７．５ｎｍ／秒程度とする。
ドライエッチングによる除去部分５ａを除去した後のエピタキシャル層２の新たな表面には、このドライエッチングにより、例えば２０ｎｍ程度未満の厚さの新たなドライエッチングによる変質層５ｂが発生する。次に、この新たなドライエッチングによる変質層５ｂを除去する。なお、このとき、活性化アニールによる変質層４の残りの下層部分は、ドライエッチングによる変質層５ｂに含まれた状態になっているので、ドライエッチングによる変質層５ｂを除去すれば、活性化アニールによる変質層４の残りの下層部分も除去される。
ドライエッチングによる変質層５ｂは、図６および図７に示すように、エピタキシャル層２の新たな表面の表層の犠牲酸化および、犠牲酸化により形成された犠牲酸化膜６の除去によって除去される。
まず、図６に示すように、エピタキシャル層２の新たな表面の表層を犠牲酸化して、その表層に厚さ２０ｎｍ程度の犠牲酸化膜（ＳｉＯ2酸化膜）６を形成する。この時の犠牲酸化の条件は、乾式酸化で、１１５０℃で、酸化時間２時間などとすればよい。
次に、図７に示すように、この犠牲酸化膜６を例えば１０倍希釈のフッ酸中で例えば５分間ウエットエッチングして除去する。このようにして、犠牲酸化膜６と共にドライエッチングによる変質層５ｂを除去する。これにより、ドライエッチングによる変質層５ｂと共に活性化アニールによる変質層４の下層部分が除去される。
次に、図７に示すように、この犠牲酸化膜６を例えば１０倍希釈のフッ酸中で例えば５分間ウエットエッチングして除去する。このようにして、犠牲酸化膜６と共にドライエッチングによる変質層５ｂを除去する。これにより、ドライエッチングによる変質層５ｂと共に活性化アニールによる変質層４の下層部分が除去される。
このように、ドライエッチングによる表層５ａの除去と、犠牲酸化膜６の形成およびウエットエッチングによるその除去とにより、活性化アニールによる変質層４が除去される。これによりエピタキシャル層２の表面は、変質層の無い状態になる。
ここで、活性化アニールによる変質層４の厚さが１４０ｎｍ程度の場合について、ドライエッチングで除去する表層５ａの厚さと犠牲酸化により除去する膜の膜厚の例を示しておく。活性化アニールによる変質層４の厚さが１４０ｎｍ程度の場合、ドライエッチングで除去する表層５ａの厚さを１２０ｎｍ程度とし、犠牲酸化膜６の形成およびウエットエッチングによるその除去により、活性化アニールによる変質層４の厚さを２０ｎｍ程度（酸化時間２時間を１回分）除去すればよい。
活性化アニールによる変質層４の厚さは、活性化アニール条件などにより上下するが、活性化アニールによる変質層４の厚さが１４０ｎｍより大きい場合は、ドライエッチングで除去する表層５ａの厚さを１２０ｎｍ以上とし、更に、犠牲酸化膜６の形成およびウエットエッチングによる除去の厚さを増加させる、あるいは、犠牲酸化膜６の形成およびウエットエッチングによる２０ｎｍ程度の活性化アニールによる変質層４の除去を複数回繰り返してもよい。
活性化アニールによる変質層４の厚さは、活性化アニール条件などにより上下するが、活性化アニールによる変質層４の厚さが１４０ｎｍより大きい場合は、ドライエッチングで除去する表層５ａの厚さを１２０ｎｍ以上とし、更に、犠牲酸化膜６の形成およびウエットエッチングによる除去の厚さを増加させる、あるいは、犠牲酸化膜６の形成およびウエットエッチングによる２０ｎｍ程度の活性化アニールによる変質層４の除去を複数回繰り返してもよい。
また、ここではドライエッチングにより新たに生じる表面変質層５ｂの厚さが２０ｎｍ程度以下の場合を説明したが、２０ｎｍよりも厚い場合は、それに合わせて犠牲酸化膜６の厚さを２０ｎｍよりも厚くすれば良い。また、ドライエッチングのガスとしてＳＦ6ガスを用いたが、その場合は、ドライエッチングによる表面変質層５ｂの厚さは４０ｎｍ以下に抑えることができるので、犠牲酸化膜６の厚さは、最大でも４０ｎｍ程度となる様に設定すれば良い。
このように、途中で形成されるドライエッチングによる表面変質層５ｂを含む活性化アニールによる変質層４全てをエピタキシャル層２から除去した後、図８に示すように、基板１の裏面の略全面に、例えばＮｉシリサイドによるオーミック電極７を、また、エピタキシャル層２の表面に、例えばＴｉメタルによるショットキ電極８を選択的に形成する。
このとき、電極形成後により高温の処理が必要なオーミック電極７を先に形成し、その後にショットキ電極８の形成およびその後の熱処理を行なえばよい。
さらに、図では示さないが、ショットキ電極８の表面に、Ａｌ等の金属によりワイヤボンディング用の金属膜を形成し、その金属膜上に、ワイヤボンディングのための開口部を有する様にポリイミド等の樹脂層を形成する。また、基板１の裏面側のオーミック電極７の表面には、Ｎｉ，Ａｕ等の金属によりダイボンド用の金属膜を形成する。この様にして炭化珪素半導体装置を製造する。
ここで、活性化アニールによる変質層４の除去条件と、その除去効果、すなわち、ＳｉＣ−ＳＢＤの検査の合格割合の関係を説明する。活性化アニールによる変質層４の除去条件は、ドライエッチによるエッチング量（ＲＩＥエッチング量）と、１回でおおよそ２０ｎｍ分だけ炭化珪素層が酸化される犠牲酸化の回数（犠牲酸化回数）の組み合わせとした。また、合格割合は、ＳｉＣ−ＳＢＤの逆方向リーク電流−逆方向電圧の特性が所定の電流密度以下、あるいは、所定の逆方向電圧以上まで逆方向リーク電流が急激な増加を示さないかで判定したものである。
なお、犠牲酸化を複数回に分けて実施したのは、厚い犠牲酸化膜を形成するためにはその膜厚に比例する分以上の時間がかかるからであり、この点を除けば、犠牲酸化を１回で行なってもよいし、また、更に短時間の犠牲酸化を多くの回数繰り返してもよい。
なお、犠牲酸化を複数回に分けて実施したのは、厚い犠牲酸化膜を形成するためにはその膜厚に比例する分以上の時間がかかるからであり、この点を除けば、犠牲酸化を１回で行なってもよいし、また、更に短時間の犠牲酸化を多くの回数繰り返してもよい。
図９は、ＲＩＥエッチング量を０ｎｍ，６０ｎｍ，１２０ｎｍ，２４０ｎｍの４つの値で試し、且つ犠牲酸化回数を０回，１回，２回の３つの値で試して作製した、７通り（＃１〜＃７）のＳｉＣ−ＳＢＤについて、逆方向リーク電流−逆方向電圧の合格割合を調べたものを表にして示したものである。また、図１０は、図９の結果を縦軸に合格割合を取り、横軸にＲＩＥエッチング量を取った場合のグラフである。
例えば、図９および図１０の＃１の仕様は、ＲＩＥエッチング量０ｎｍ、すなわち、ＲＩＥによるドライエッチングを実施しないで、犠牲酸化回数０回、すなわち、犠牲酸化膜６の形成およびウエットエッチングによるその除去を実施しない条件で、炭化珪素半導体装置を製造したものであり、その場合の逆方向特性の合格割合が５％であった事を示している。
図９および図１０を参照すると、ＲＩＥエッチング量が０ｎｍの場合は、犠牲酸化回数が０回，１回，２回と増すに従って、合格割合は、５％，１４％，３０％と改善することがわかる。ＲＩＥエッチング量が６０ｎｍの場合は、犠牲酸化回数が１回の場合のみ実施したが、ＲＩＥエッチング量が０ｎｍの場合と比べて高い合格割合であった。ＲＩＥエッチング量１２０ｎｍの場合は、犠牲酸化回数が１回，２回の場合で実施したが、合格割合は、３８％，４１％と大きな変化はない。しかし何れもＲＩＥエッチング量０ｎｍ，６０ｎｍの場合と比べて高い合格割合である。更にＲＩＥエッチング量２４０ｎｍの場合は、犠牲酸化回数が１回の場合のみ実施したが、７通りの仕様の中で最高の合格割合４９％となった。
このように、図９および図１０から、活性化アニールによる変質層４の除去効果、すなわち、ＳｉＣ−ＳＢＤの検査の合格割合は、今回実験した範囲内では、犠牲酸化回数が多いほど、また、ＲＩＥエッチング量が多いほど、高くなる傾向が見られた。
犠牲酸化による表層の除去のみの場合（＃１〜＃３）、および、犠牲酸化による表層の除去と、ＲＩＥによるドライエッチングによる表層の６０ｎｍ程度の厚さの除去とを組み合わせた場合（＃４）では、活性化アニールによる変質層４を充分に除去できず合格割合がせいぜい３０％と低かった。しかし、犠牲酸化による表層の除去と、ＲＩＥによるドライエッチングによる表層の１２０ｎｍ程度以上の厚さの除去とを組み合わせた場合（＃５〜＃７）では、活性化アニールによる変質層４が充分に除去され、合格割合が４０％程度以上と大幅に改善された。ＲＩＥドライエッチングにより２４０ｎｍ程度を超える厚さの表層を除去した場合には、除去されるイオン注入領域の厚さが大きくなりすぎ、イオン注入領域が薄くなりすぎるため、ＲＩＥドライエッチングにより除去される表層の厚さは２４０ｎｍ以下であることが望ましい。
ただし、現状のＳｉＣ−ＳＢＤの場合、炭化珪素基板自身が持っている結晶欠陥の影響がある。したがって、図１０などに示した合格割合には、除去条件の当否以外の低下要因である、使用する炭化珪素基板の結晶欠陥の濃度の影響が含まれている。
犠牲酸化による表層の除去のみの場合（＃１〜＃３）、および、犠牲酸化による表層の除去と、ＲＩＥによるドライエッチングによる表層の６０ｎｍ程度の厚さの除去とを組み合わせた場合（＃４）では、活性化アニールによる変質層４を充分に除去できず合格割合がせいぜい３０％と低かった。しかし、犠牲酸化による表層の除去と、ＲＩＥによるドライエッチングによる表層の１２０ｎｍ程度以上の厚さの除去とを組み合わせた場合（＃５〜＃７）では、活性化アニールによる変質層４が充分に除去され、合格割合が４０％程度以上と大幅に改善された。ＲＩＥドライエッチングにより２４０ｎｍ程度を超える厚さの表層を除去した場合には、除去されるイオン注入領域の厚さが大きくなりすぎ、イオン注入領域が薄くなりすぎるため、ＲＩＥドライエッチングにより除去される表層の厚さは２４０ｎｍ以下であることが望ましい。
ただし、現状のＳｉＣ−ＳＢＤの場合、炭化珪素基板自身が持っている結晶欠陥の影響がある。したがって、図１０などに示した合格割合には、除去条件の当否以外の低下要因である、使用する炭化珪素基板の結晶欠陥の濃度の影響が含まれている。
これまで説明してきたように、図９および図１０に示した活性化アニールによる変質層４の除去条件と除去効果の関係から、ＲＩＥエッチング量は１２０ｎｍ以上２４０ｎｍ以下の範囲で炭化珪素層であるエピタキシャル層２のＲＩＥエッチングを行ない、また、これに続けて犠牲酸化によっておよそ２０ｎｍ以上４０ｎｍ以下の範囲の厚さの炭化珪素層であるエピタキシャル層２の除去を行なうことが望ましい。
なお、先述したように、ｐ型イオン注入層３の深さは０．８μｍ程度であるので、これに最終的にＪＴＥ終端構造としての機能を維持させるために、活性化アニールによる変質層４の除去後も、少なくとも０．５μｍ程度以上の深さのｐ型イオン注入層３を残す必要がある。このような制約からも、活性化アニールによる変質層４の除去の厚さの上限は、多くとも０．３μｍ、すなわち３００ｎｍとすればよい。
なお、先述したように、ｐ型イオン注入層３の深さは０．８μｍ程度であるので、これに最終的にＪＴＥ終端構造としての機能を維持させるために、活性化アニールによる変質層４の除去後も、少なくとも０．５μｍ程度以上の深さのｐ型イオン注入層３を残す必要がある。このような制約からも、活性化アニールによる変質層４の除去の厚さの上限は、多くとも０．３μｍ、すなわち３００ｎｍとすればよい。
ここまで説明した炭化珪素半導体装置の製造方法によれば、活性化アニールにより変質したエピタキシャル層２の表層の活性化アニールによる変質層４のうち、上層部分をドライエッチングにより除去し、下層部分を犠牲酸化してウエットエッチングで除去することにより、活性化アニールによる変質層４の全体を犠牲酸化するほど処理時間を要さず、短時間で活性化アニールによる変質層４を除去することができる。また、ドライエッチングがＲＩＥドライエッチである場合には、より短時間で処理することができる。
また、ドライエッチングがＲＩＥドライエッチであるので、長時間の犠牲酸化、または、犠牲酸化の繰り返しによる活性化アニールによる変質層４の除去の場合のように、エピタキシャル層２の表面の凹凸を増加させる事無く、活性化アニールによる変質層４を除去でき、これにより逆バイアス時のリーク電流の増加を大幅に抑制できる。
さらに、ドライエッチングにより除去するエピタキシャル層２の表層の厚さは、１２０ｎｍから２４０ｎｍまでの範囲であるので、活性化アニールによる変質層４を十分に除去でき、これにより逆バイアス時のリーク電流の増加を大幅に抑制できる。ＲＩＥドライエッチングにより２４０ｎｍ程度を超える厚さの表層を除去した場合には、除去されるイオン注入領域の厚さが大きくなりすぎ、イオン注入領域が薄くなりすぎるため、ＲＩＥドライエッチングにより除去される表層の厚さは２４０ｎｍ以下であることが望ましい。
また、犠牲酸化により除去される炭化珪素エピタキシャル層２の厚さは、２０ｎｍから４０ｎｍまでの範囲であるので、活性化アニールによる変質層４の下層部分およびドライエッチングによる変質層５ｂを十分に除去できる。
さらに、ドライエッチングではＳＦ6ガスを用いるので、７．５ｎｍ／秒程度の十分に速いエッチング速度を得ることができ（すなわちドライエッチングに要する時間を短縮でき）、且つエピタキシャル層２の表層を、４０ｎｍ以上の深い損傷（変質）を新たに与えること無く、エッチングできる。
なお、ドライエッチングの一例としてＳＦ6ガスを用いたが、他のエッチングガスとしてＣＦ4やＮＦ3を用いても良い。またドライエッチングの方式としては、プラズマエッチングやＥＣＲエッチングを用いても良い。例えばプラズマエッチングを用いることにより、より安価なプロセス装置で処理することができる。
（実施の形態２）
本実施の形態における炭化珪素半導体装置の製造方法によれば、実施の形態１において犠牲酸化層６の除去後に、オーミック電極７およびショットキ電極８を形成したところを、最後の犠牲酸化層６を除去せず残したままオーミック電極７の形成およびその後の高温処理を行ない、その後、最後の犠牲酸化層６の除去、つづいて、ショットキ電極８の形成を行なうこと以外は、実施の形態１における製造方法と同様である。
本実施の形態における炭化珪素半導体装置の製造方法によれば、実施の形態１において犠牲酸化層６の除去後に、オーミック電極７およびショットキ電極８を形成したところを、最後の犠牲酸化層６を除去せず残したままオーミック電極７の形成およびその後の高温処理を行ない、その後、最後の犠牲酸化層６の除去、つづいて、ショットキ電極８の形成を行なうこと以外は、実施の形態１における製造方法と同様である。
本実施の形態における炭化珪素半導体装置の製造方法では、実施の形態１の図１〜図６と同様に処理した後、図１１に示すように、基板１の裏面の略全面に、例えばＮｉシリサイドによるオーミック電極７を形成する。つづいて、図１２に示すように、犠牲酸化膜６を例えば１０倍希釈のフッ酸中で例えば５分間ウエットエッチングして除去する。その後に、実施の形態１の図８と同様に、エピタキシャル層２の表面に、例えばＴｉメタルによるショットキ電極８を選択的に形成する。
本実施の形態における炭化珪素半導体装置の製造方法によれば、活性化アニールによる変質層４を除去する工程の途中で形成される犠牲酸化層６を残したままオーミック電極７の形成およびその後の高温処理を行なうことができるので、オーミック電極７形成およびその後の高温処理の過程におけるエピタキシャル層２の保護ができ、エピタキシャル層２の表層に、新たな損傷を新たに与えること無く、ショットキ電極８を形成でき、ＳｉＣ−ＳＢＤの検査の合格割合を高めることができる。
実施の形態３．
実施の形態１では、低濃度のｎ型のエピタキシャル層２を成長させる面を炭化珪素の（０００１）シリコン面とし、そのシリコン面に例えばＴｉによるショットキ電極８を形成し、そのシリコン面の反対側の面（基板１の裏面）を炭化珪素（０００−１）カーボン面とし、そのカーボン面に例えばＮｉシリサイドによるオーミック電極７を形成した例を示した。
実施の形態１では、低濃度のｎ型のエピタキシャル層２を成長させる面を炭化珪素の（０００１）シリコン面とし、そのシリコン面に例えばＴｉによるショットキ電極８を形成し、そのシリコン面の反対側の面（基板１の裏面）を炭化珪素（０００−１）カーボン面とし、そのカーボン面に例えばＮｉシリサイドによるオーミック電極７を形成した例を示した。
本実施の形態では、炭化珪素の（０００−１）カーボン面にショットキ電極７を形成し、炭化珪素の（０００１）シリコン面にオーミック電極７を形成することと他は、実施の形態１と同様である。本実施の形態の場合、実施の形態１で述べたように、炭化珪素の（０００−１）カーボン面には（０００１）シリコン面に比べて極めて厚いシリコン酸化膜が形成されるので、炭化珪素の（０００−１）カーボン面に形成する犠牲酸化膜を、実施の形態１あるいは２より厚くしても、処理時間が長くなることはない。
たとえば、活性化アニールによる変質層４の厚さが１４０ｎｍ程度の場合、ドライエッチングによる除去部分５ａの厚さを６０ｎｍ程度とし、犠牲酸化および犠牲酸化膜のウエットエッチングによる除去の繰り返しによる活性化アニールによる変質層４の除去を８０ｎｍ程度（４０ｎｍの除去を２回繰り返し）などとしてもよい。
本実施の形態における炭化珪素半導体装置の製造方法においても、短時間の処理で、ＳｉＣ−ＳＢＤの検査の合格割合を高めることができる。
１ 炭化珪素基板、２ ｎ型エピタキシャル層、３ ｐ型イオン注入層、４ 活性化アニールによる変質層、５ａ ドライエッチングによる除去部分、５ｂ ドライエッチングによる新たな変質層、６ 犠牲酸化膜、７ オーミック電極、８ ショットキ電極、９ グラファイト膜。
この発明に係る炭化珪素ショットキダイオードの製造方法は、（ａ）（０００１）シリコン面または（０００−１）カーボン面を有する炭化珪素層にイオン注入する工程と、（ｂ）イオン注入された前記炭化珪素層を活性化アニールする工程と、（ｃ）活性化アニールされた前記炭化珪素層の表層をドライエッチングにより除去する工程と、（ｄ）ドライエッチング後の前記炭化珪素層の表層に犠牲酸化を行なって犠牲酸化膜を形成する工程と、（ｅ）前記犠牲酸化膜をウエットエッチングにより除去する工程とを備えるものである。
Claims (7)
- （ａ）炭化珪素層にイオン注入する工程と、
（ｂ）イオン注入された前記炭化珪素層を活性化アニールする工程と、
（ｃ）活性化アニールされた前記炭化珪素層の表層をドライエッチングにより除去する工程と、
（ｄ）ドライエッチング後の前記炭化珪素層の表層に犠牲酸化を行なって犠牲酸化膜を形成する工程と、
（ｅ）前記犠牲酸化膜をウエットエッチングにより除去する工程と
を備えることを特徴とする炭化珪素半導体装置の製造方法。 - イオン注入された炭化珪素層を活性化アニールする工程は、炭化珪素層の表面にグラファイト膜を形成して活性化アニールすることを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
- 犠牲酸化膜の形成および除去によって除去される炭化珪素層の厚さは、２０ｎｍ以上４０ｎｍ以下であることを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
- ドライエッチングにより除去する炭化珪素層の厚さは、１２０ｎｍ以上２４０ｎｍ以下の範囲であることを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
- 犠牲酸化膜を形成する工程の後で、前記犠牲酸化膜をウエットエッチングにより除去する工程の前に、オーミック電極を形成することを特徴とする請求項１または２に記載の炭化珪素半導体装置の製造方法。
- ドライエッチングは、ＲＩＥ（Reactive ion etching）処理であることを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
- ドライエッチングでは、ＳＦ6ガスを用いることを特徴とする請求項６に記載の炭化珪素半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011509095A JP5354009B2 (ja) | 2009-04-16 | 2009-09-01 | 炭化珪素ショットキダイオードの製造方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009099972 | 2009-04-16 | ||
| JP2009099972 | 2009-04-16 | ||
| PCT/JP2009/004284 WO2010119491A1 (ja) | 2009-04-16 | 2009-09-01 | 炭化珪素半導体装置の製造方法 |
| JP2011509095A JP5354009B2 (ja) | 2009-04-16 | 2009-09-01 | 炭化珪素ショットキダイオードの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2010119491A1 true JPWO2010119491A1 (ja) | 2012-10-18 |
| JP5354009B2 JP5354009B2 (ja) | 2013-11-27 |
Family
ID=42982175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011509095A Active JP5354009B2 (ja) | 2009-04-16 | 2009-09-01 | 炭化珪素ショットキダイオードの製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8569123B2 (ja) |
| JP (1) | JP5354009B2 (ja) |
| KR (1) | KR101327657B1 (ja) |
| CN (1) | CN102396069B (ja) |
| DE (1) | DE112009004667B4 (ja) |
| WO (1) | WO2010119491A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5455973B2 (ja) | 2011-05-27 | 2014-03-26 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
| WO2013028861A1 (en) * | 2011-08-23 | 2013-02-28 | University Of Florida Research Foundation, Inc. | Ion beam processing of sic for fabrication of graphene structures |
| DE112012005837T5 (de) * | 2012-03-30 | 2014-10-30 | Hitachi, Ltd. | Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung |
| JP5990444B2 (ja) * | 2012-11-01 | 2016-09-14 | 昭和電工株式会社 | 炭化珪素半導体装置の製造方法 |
| US11721547B2 (en) * | 2013-03-14 | 2023-08-08 | Infineon Technologies Ag | Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device |
| JP6066874B2 (ja) * | 2013-09-17 | 2017-01-25 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
| JP2015065289A (ja) * | 2013-09-25 | 2015-04-09 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| JP2015065318A (ja) * | 2013-09-25 | 2015-04-09 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| JP2015065316A (ja) * | 2013-09-25 | 2015-04-09 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| JP6222771B2 (ja) * | 2013-11-22 | 2017-11-01 | 国立研究開発法人産業技術総合研究所 | 炭化珪素半導体装置の製造方法 |
| CN108807157A (zh) * | 2018-06-15 | 2018-11-13 | 江苏矽导集成科技有限公司 | 一种用于碳化硅的低损伤离子注入方法及注入掩膜结构 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000049167A (ja) * | 1998-07-31 | 2000-02-18 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
| JP2001035838A (ja) * | 1999-07-22 | 2001-02-09 | Fuji Electric Co Ltd | 炭化珪素半導体素子の製造方法 |
| JP2002261275A (ja) * | 2001-03-05 | 2002-09-13 | Shikusuon:Kk | Ｍｏｓデバイス |
| JP2006332495A (ja) * | 2005-05-30 | 2006-12-07 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
| JP2007115875A (ja) * | 2005-10-20 | 2007-05-10 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置およびその製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3886583A (en) * | 1971-07-01 | 1975-05-27 | Motorola Inc | Insulated gate-field-effect transistor |
| JPS60173842A (ja) * | 1984-02-20 | 1985-09-07 | Canon Inc | パタ−ン形成方法 |
| US5385855A (en) * | 1994-02-24 | 1995-01-31 | General Electric Company | Fabrication of silicon carbide integrated circuits |
| JP3344562B2 (ja) * | 1998-07-21 | 2002-11-11 | 富士電機株式会社 | 炭化けい素半導体装置の製造方法 |
| JP3760688B2 (ja) * | 1999-08-26 | 2006-03-29 | 富士電機ホールディングス株式会社 | 炭化けい素半導体素子の製造方法 |
| DE19954866A1 (de) * | 1999-11-15 | 2001-05-31 | Infineon Technologies Ag | Verfahren zur Behandlung einer durch Epitaxie hergestellten Oberfläche eines SiC-Halbleiterkörpers und danach hergestellten Schottkykontakt |
| US6255172B1 (en) * | 2000-05-10 | 2001-07-03 | United Microelectronics Corp. | Electrically erasable non-volatile memory |
| US6731831B2 (en) * | 2002-02-27 | 2004-05-04 | Xiang Zheng Tu | Optical switch array assembly for DNA probe synthesis and detection |
| JP3963154B2 (ja) | 2003-06-04 | 2007-08-22 | 富士電機ホールディングス株式会社 | 炭化珪素ショットキーバリアダイオードの製造方法 |
| JP5037003B2 (ja) * | 2005-11-25 | 2012-09-26 | 一般財団法人電力中央研究所 | ショットキーバリアダイオードおよびその使用方法 |
| JP2007220889A (ja) | 2006-02-16 | 2007-08-30 | Central Res Inst Of Electric Power Ind | ショットキー接合型半導体素子およびその製造方法 |
| CN101501859B (zh) * | 2006-08-17 | 2011-05-25 | 克里公司 | 高功率绝缘栅双极晶体管 |
| JP5046083B2 (ja) * | 2006-08-24 | 2012-10-10 | 独立行政法人産業技術総合研究所 | 炭化珪素半導体装置の製造方法 |
| US8367536B2 (en) | 2009-07-24 | 2013-02-05 | Mitsubishi Electric Corporation | Method for manufacturing silicon carbide semiconductor device |
-
2009
- 2009-09-01 DE DE112009004667.3T patent/DE112009004667B4/de active Active
- 2009-09-01 US US13/258,941 patent/US8569123B2/en active Active
- 2009-09-01 KR KR1020117024045A patent/KR101327657B1/ko active IP Right Grant
- 2009-09-01 JP JP2011509095A patent/JP5354009B2/ja active Active
- 2009-09-01 CN CN200980158694.9A patent/CN102396069B/zh active Active
- 2009-09-01 WO PCT/JP2009/004284 patent/WO2010119491A1/ja active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000049167A (ja) * | 1998-07-31 | 2000-02-18 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
| JP2001035838A (ja) * | 1999-07-22 | 2001-02-09 | Fuji Electric Co Ltd | 炭化珪素半導体素子の製造方法 |
| JP2002261275A (ja) * | 2001-03-05 | 2002-09-13 | Shikusuon:Kk | Ｍｏｓデバイス |
| JP2006332495A (ja) * | 2005-05-30 | 2006-12-07 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
| JP2007115875A (ja) * | 2005-10-20 | 2007-05-10 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102396069B (zh) | 2014-05-07 |
| KR101327657B1 (ko) | 2013-11-12 |
| WO2010119491A1 (ja) | 2010-10-21 |
| DE112009004667B4 (de) | 2015-05-28 |
| DE112009004667T5 (de) | 2012-10-11 |
| CN102396069A (zh) | 2012-03-28 |
| US8569123B2 (en) | 2013-10-29 |
| US20120028453A1 (en) | 2012-02-02 |
| KR20110136859A (ko) | 2011-12-21 |
| JP5354009B2 (ja) | 2013-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5354009B2 (ja) | 炭化珪素ショットキダイオードの製造方法 | |
| JP5046083B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| US8377811B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| WO2013145022A1 (ja) | 炭化珪素半導体装置の製造方法 | |
| CN108257859B (zh) | 一种栅氧化层的制备方法及mosfet功率器件 | |
| WO2018021575A1 (ja) | 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法 | |
| WO2010134344A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| CN108257861B (zh) | 一种栅氧化层的制备方法及mos功率器件 | |
| JPWO2010024243A1 (ja) | バイポーラ型半導体装置およびその製造方法 | |
| JP2016058658A (ja) | 炭化ケイ素半導体装置 | |
| JP6152701B2 (ja) | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 | |
| JP2010068008A (ja) | 炭化珪素ショットキバリアダイオードの製造方法 | |
| JP5207939B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP4278635B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2010262952A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP6156814B2 (ja) | 炭化珪素半導体素子の製造方法 | |
| JP5036399B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5738376B2 (ja) | 炭化珪素ショットキバリアダイオードの製造方法 | |
| JP5200412B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2012222060A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP7500525B2 (ja) | 半導体装置の製造方法 | |
| JP6597215B2 (ja) | 半導体装置の製造方法 | |
| JP6372436B2 (ja) | 半導体装置の作製方法 | |
| JP5939626B2 (ja) | 炭化珪素半導体素子の製造方法 | |
| JP2009200278A (ja) | ＳｉＣショットキバリアダイオードの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130704 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130730 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130812 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5354009 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |