JP2012222060A - 炭化珪素半導体装置の製造方法 - Google Patents

Abstract

【課題】コンタクト抵抗を低減しつつ、イオン注入したｐ⁺層の消失を低減できる炭化珪素半導体装置の製造方法の提供を目的とする。
【解決手段】本発明にかかる炭化珪素半導体装置の製造方法は、（ａ）炭化珪素半導体基体表面にマスクとしての酸化膜マスク層２１、酸化膜マスク層２２を形成し、室温でイオン注入する工程と、（ｂ）イオン注入を行った炭化珪素半導体基体表面を活性化アニールする工程と、（ｃ）活性化アニール後の炭化珪素半導体基体表面を、ドライエッチングする工程と、（ｄ）ドライエッチング後の炭化珪素半導体基体表面を犠牲酸化し、犠牲酸化膜５を形成する工程と、（ｅ）犠牲酸化膜５を濃度１０％以下の希フッ酸で５分以内のエッチングにより除去する工程と、（ｆ）炭化珪素半導体基体裏面にオーミック電極６を、炭化珪素半導体基体表面の所定領域にショットキー電極７をそれぞれ形成する工程とを備える。
【選択図】図２

Description

本発明は、炭化珪素半導体装置の製造方法に関し、特にショットキーダイオードの製造に好適な炭化珪素半導体装置の製造方法に関する。

半導体装置としてのジャンクションバリアショットキーダイオード（ＪＢＳ）では、バンドギャップ半導体である炭化珪素（ＳｉＣ）を用いると、低損失化の実現が可能である。

ＳｉＣを用いたＪＢＳの作製においては、突入電流に対する高耐量化のため、コンタクト抵抗の低減が必要となる。さらに、簡便かつ低コストなプロセスで、耐圧構造を形成することも重要である。

ＳｉＣを用いたＪＢＳの作製においては、ｐ⁺層の形成をするためのイオン注入を行う。しかしながら、当該イオンを、コンタクト抵抗低減のために高濃度で注入すると、イオン注入層が連続的な非晶質（アモルファス）となることが促進される。よって、非晶質となる層が形成されることを抑制するため、イオン注入を高温雰囲気で行われていた。ただ、高温雰囲気でのイオン注入を行った場合でも、非晶質となる層は多少形成されていた（例えば特許文献１）。

このように非晶質の層が形成されると、後の工程において活性化アニールした後も、良質な再結晶化が進行できない。この結果ｐ⁺層は、活性化アニール後の犠牲酸化において増速酸化し、犠牲酸化膜の除去の際にｐ⁺層も除去されてしまうという問題があった。

この増速酸化の影響を低減することを目的とした、例えば、特許文献２〜４のような技術が知られている。

特許文献２では、イオン注入した半導体層表面のアニール後の表面層除去処理を、犠牲酸化ではなくエッチングによって行うようにしている。具体的には、Ｈ₂雰囲気やＨＣｌ雰囲気に曝す、もしくはＳＣｌによるエッチング、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）を行っている。

特許文献３では、イオン注入した半導体層表面のアニール後の表面層除去処理を、犠牲酸化ではなくドライエッチングによって行うようにしている。ドライエッチング時に、イオン注入した領域が除去されないように、イオン注入した領域にレジストをマスクし、ドライエッチングを行っている。

特許文献４では、活性化アニール後にイオン注入した半導体層表面に形成される変質層が、逆バイアス時におけるリーク電流の増大を引き起こすので、その変質層を、望ましい量だけＲＩＥでドライエッチングし、必要な耐圧を得ている。

国際公開第２０１０／１３２３４４号 特開２００２−２７０８３８号公報 特開２０１０−１４０９３９号公報 国際公開第２０１０／１１９４９１号

従来技術（特に特許文献４）に示されているように、イオン注入した半導体層表面にＲＩＥを行い、さらに犠牲酸化膜を形成し除去することで、ｐ⁺層の消失を低減し、結晶性が良好な面状態とすることができる。

しかしながら、特許文献１に記載されている方法では、前述したようにイオン注入を高い温度で行っているため、簡易に作製できるレジストマスクの使用ができず、工程数が増加してしまうという場合があった。また、高温でのイオン注入は、室温でのイオン注入に比べて、コンタクト抵抗を増大させるという問題があるという知見を発明者は得た。

コンタクト抵抗は、電力損失を増大させ、スイッチング特性を著しく損なわせる。このため、半導体装置において、コンタクト抵抗の低減は非常に重要な課題である。

発明者の知見によれば、コンタクト抵抗を低くするためには、室温でイオン注入を行う必要がある。しかし、室温でイオン注入を行った場合には、高温でイオン注入を行った場合よりもウェハの損傷が大きくなってしまい、犠牲酸化の際に生じる増速酸化の影響が大きくなる。よって、犠牲酸化膜を除去する際に、ｐ⁺層もより多く除去されてしまうという問題があった。

本発明は、上記のような問題を解決するためになされたものであり、工程数を増やすことなくコンタクト抵抗を低減しつつ、イオン注入したｐ⁺層の消失を低減できる炭化珪素半導体装置の製造方法の提供を目的とする。

本発明にかかる炭化珪素半導体装置の製造方法は、（ａ）炭化珪素半導体基体表面にマスクを形成し、ＪＢＳ構造となる箇所に室温で５×１０^-19ｃｍ^-3以上の濃度の不純物をイオン注入する工程と、（ｂ）前記イオン注入を行った前記炭化珪素半導体基体表面を活性化アニールする工程と、（ｃ）前記活性化アニール後の前記炭化珪素半導体基体表面を、ドライエッチングする工程と、（ｄ）前記ドライエッチング後の前記炭化珪素半導体基体表面を犠牲酸化し、犠牲酸化膜を形成する工程と、（ｅ）前記犠牲酸化膜を濃度１０％以下の希フッ酸で５分以内のエッチングにより除去する工程と、（ｆ）前記炭化珪素半導体基体裏面にオーミック電極を、前記炭化珪素半導体基体表面の所定領域にショットキー電極をそれぞれ形成する工程とを備える。

本発明にかかる炭化珪素半導体装置の製造方法によれば、（ａ）炭化珪素半導体基体表面にマスクを形成し、ＪＢＳ構造となる箇所に室温で５×１０^-19ｃｍ^-3以上の濃度の不純物をイオン注入する工程と、（ｂ）前記イオン注入を行った前記炭化珪素半導体基体表面を活性化アニールする工程と、（ｃ）前記活性化アニール後の前記炭化珪素半導体基体表面を、ドライエッチングする工程と、（ｄ）前記ドライエッチング後の前記炭化珪素半導体基体表面を犠牲酸化し、犠牲酸化膜を形成する工程と、（ｅ）前記犠牲酸化膜を濃度１０％以下の希フッ酸で５分以内のエッチングにより除去する工程と、（ｆ）前記炭化珪素半導体基体裏面にオーミック電極を、前記炭化珪素半導体基体表面の所定領域にショットキー電極をそれぞれ形成する工程とを備えることにより、室温でのイオン注入によりコンタクト抵抗を低減しつつ、増速酸化の影響を抑制してｐ⁺層の消失を低減できる。

本発明の実施の形態１におけるＳｉＣ−ＪＢＳの平面図である。 本発明の実施の形態１におけるＳｉＣ−ＪＢＳの製造工程を示す図である。 ＲＩＥによるエッチング量と炭化珪素半導体装置の耐圧との関係を表した図である。 オン電圧とＲＩＥエッチング量の関係を表した図である。 コンタクト抵抗と注入濃度の関係を表した図である。 本発明の実施の形態２におけるＳｉＣ−ＪＢＳの製造工程を示す図である。 イオン注入温度とコンタクト抵抗の関係を表した図である。 本発明の実施の形態３におけるＳｉＣ−ＪＢＳの製造工程を示す図である。

＜Ａ．実施の形態１＞
＜Ａ−１．構成＞
図１に、本発明における実施の形態１のＳｉＣ−ＪＢＳの平面図を示す。図１において、図示しないｎ⁺型基板１の上に不純物濃度が２．０×１０¹⁵〜３．０×１０¹⁶ｃｍ^-3程度のエピ層２が形成され、さらにエピ層２上に、ｐ⁺型のＪＢＳ構造４が形成され、ｐ⁺型のＪＢＳ構造４の周囲を囲むように、ｐ^-型の終端構造３が形成される。ここで、ｎ⁺型基板１、エピ層２を含めて、炭化珪素半導体基体とする。

＜Ａ−２．製造方法＞
図２は、実施の形態１のＳｉＣ−ＪＢＳの製造工程を示すものであり、この図に従ってＳｉＣ−ＪＢＳの製造方法について説明する。なお、図１の破線ａａ’で切ったときの断面図が図２（ｃ）である。

まず図２（ａ）に示すように、ＳｉＣのｎ⁺型基板１を用意したのち、ｎ⁺型基板１の上にエピタキシャル成長によりｎ^-型のエピ層２を形成する。このようにして、ｎ⁺型基板１およびエピ層２よりなる炭化珪素半導体基体を形成する。

続いて、エピ層２の所定領域（終端構造とする領域を除く領域）に酸化膜マスク層２１を配置したのち、酸化膜マスク層２１をマスクとして、ＢもしくはＡｌを室温雰囲気でイオン注入する。このときのイオン注入の段数は、１段のみでも可能であり、段数は特に限定しない。

このような工程により、エピ層２の所定領域にｐ^-型の終端構造３を形成する（図２（ａ）参照）。

酸化膜マスク層２１を除去したのち、エピ層２の所定領域（ＪＢＳ構造とする領域を除く領域）に酸化膜マスク層２２を配置する。続いて、酸化膜マスク層２２をマスクとして、ＢもしくはＡｌを積極的に加熱せず室温雰囲気でイオン注入する。このときのイオン注入の段数は、１段のみでも可能であり、段数は特に限定しない。

また、本実施の形態１ではストライプ形状でイオン注入しているが（図１参照）、ドット形状でも、三角形状でも注入可能であり、形状は特に限定しない。

このような工程により、エピ層２の、平面視において終端構造３に囲まれた領域に、ｐ⁺型のＪＢＳ構造４を形成する（図２（ｂ））。このときのＪＢＳ構造４のイオン注入濃度は、例えば５．０×１０¹⁹ｃｍ^-3〜５．０×１０²⁰ｃｍ^-3とする。

酸化膜マスク層２２を除去したのち、活性化アニールを行う。例えば、高温アニール炉で１５００〜１８００℃の雰囲気で、１〜３０分程度の時間で行う。

そして、ｐ^-型の終端構造３、ｐ⁺型のＪＢＳ構造４を含むエピ層２表面全体を、ＲＩＥによってドライエッチングする（図２（ｃ））。エッチングガスはＳＦ₆、ＣＦ₄等とする。このときのエッチング深さは、例えば５０ｎｍ以上、望ましくは１００ｎｍ以上とする。

ここで、エッチング深さが所定深さ以上となると、エッチングされたｐ⁺型のＪＢＳ構造４が薄くなり、消失してしまうという問題がある。

図３には、ＲＩＥによるエッチング量（ｎｍ：横軸）と、炭化珪素半導体装置の耐圧（縦軸）との関係を示す。図３から、例えばＲＩＥによるエッチング量が５０ｎｍ以上になると、エッチングされたｐ⁺型層が薄くなり、耐圧に影響を与えていることが分かる。

また、ＪＢＳの場合にはさらに、図４に示すようなオン電圧とＲＩＥエッチング量（ｎｍ：横軸）との関係がある。この図に示すのは、イオン注入の深さがおおよそ２００ｎｍのｐ⁺型のＪＢＳ構造４が形成された表面に対し、深さ２００ｎｍ以上までエッチングを行うことで、ｐ⁺型のＪＢＳ構造４が除去され、オン電圧が高くなることを示している。

よって、ｐ⁺型のＪＢＳ構造４が形成された深さを考慮した上限を設定し、ＲＩＥによるエッチングを行う必要がある。

次に、１０００℃以上の温度で、エピ層２表面の酸化を行う。このときの酸化時間は、例えば２時間程度、２時間以下とする。この工程により、エピ層２表面に犠牲酸化膜５が形成される（図２（ｄ））。

その後、希フッ酸により犠牲酸化膜５をエッチング除去する。希フッ酸の濃度は、１０％以下とする。また、このときのエッチング時間は、例えば５分程度、５分以下とする。この工程により、ＲＩＥによるエッチング時に、ｐ^-型の終端構造３、ｐ⁺型のＪＢＳ構造４を含むエピ層２表面に生じたダメージが除去される（図２（ｅ））。

さらに、ｎ⁺型基板１裏面に、金属スパッタリングによりオーミック電極６を配置する。続いて、結晶性が良好になったエピ層２表面に、金属スパッタリングによりショットキー電極７を形成する（図２（ｆ））。ショットキー電極７の材料として例えばＴｉ、Ｎｉ、Ｍｏ等を用いる。

その後、図示は省略するが、金属スパッタリングにより金属配線を形成し、続いて、エピ層２表面に保護膜をコーティングする。

以上に説明したＳｉＣ−ＪＢＳの製造方法によれば、エピ層２表面を犠牲酸化のみで除去した場合に、増速酸化の影響で不純物領域（ｐ⁺型のＪＢＳ構造４）が早く除去されてしまい、ｐ⁺層が消失してしまうという問題を解決できる。

具体的には、エピ層２表面を犠牲酸化する前に、ＲＩＥによるエッチングを行うことで、注入領域、未注入領域をほぼ等しいエッチングレートでドライエッチングでき、増速酸化の影響を低減でき、その後の適当な条件の犠牲酸化および希フッ酸による制御されたエッチングによりｐ⁺層が消失せずにＲＩＥによるエッチング時にできたダメージを除去する。

このとき、ＲＩＥによるエッチングでｐ⁺型のＪＢＳ構造４がエッチングされるが、上記記載の所望の深さ、犠牲酸化と希フッ酸でエッチングすることで、ｐ⁺層が薄くなり消失することを防ぐことが可能である。これにより、室温雰囲気でのイオン注入により形成したｐ⁺型のＪＢＳ構造４を、エピ層２表面に残すことができる。

室温雰囲気でのイオン注入によりｐ⁺型のＪＢＳ構造４を形成した場合、シートキャリア密度を増加させることができ、欠陥準位の形成ができるので、そのコンタクト抵抗は、高温雰囲気でのイオン注入をした場合に比べ５割以上低くなる。よって、コンタクト抵抗の低いＳｉＣ−ＪＢＳが作製できる。

ここで、図５において、コンタクト抵抗（Ωｃｍ²：縦軸）とイオン注入濃度（ｃｍ^-3：横軸）との関係を示す。イオン注入濃度が増すにつれコンタクト抵抗は低下する。注入濃度が５．０×１０¹⁹ｃｍ^-3で十分にコンタクト抵抗低下の効果がある。さらには１．０×１０¹⁹ｃｍ^-3以上で、よりコンタクト抵抗の低下が見られ、突入電流高耐量化、低損失化等の特性が向上する。

＜Ａ−３．効果＞
本発明にかかる実施の形態１によれば、炭化珪素半導体装置の製造方法において、（ａ）炭化珪素半導体基体表面にマスクとしての酸化膜マスク層２１、酸化膜マスク層２２を形成し、ＪＢＳ構造となる箇所に室温で５×１０^-19ｃｍ^-3以上の濃度の不純物をイオン注入する工程と、（ｂ）イオン注入を行った炭化珪素半導体基体表面を活性化アニールする工程と、（ｃ）活性化アニール後の炭化珪素半導体基体表面を、ドライエッチングする工程と、（ｄ）ドライエッチング後の炭化珪素半導体基体表面を１０００度以上の温度で、２時間以内で犠牲酸化し、犠牲酸化膜５を形成する工程と、（ｅ）犠牲酸化膜を濃度１０％以下の希フッ酸で５分以内のエッチングにより除去する工程と、（ｆ）炭化珪素半導体基体裏面にオーミック電極６を、炭化珪素半導体基体表面の所定領域にショットキー電極７をそれぞれ形成する工程とを備えることで、室温でのイオン注入によりコンタクト抵抗を低減しつつ、炭化珪素半導体基体の損傷による増速酸化の影響を抑制してｐ⁺層の消失を低減できる。

＜Ｂ．実施の形態２＞
＜Ｂ−１．製造方法＞
図６に、本発明の実施の形態２におけるＳｉＣ−ＪＢＳの製造工程を示す。なお、本実施の形態２におけるＳｉＣ−ＪＢＳの製造工程は、図２に示す実施の形態１のものとほぼ同様であるため、異なる工程である部分についてのみ説明する。

ｎ^-型のエピ層２の所定領域（終端構造とする領域を除く領域）にレジストマスク層２３を配置したのち、レジストマスク層２３をマスクとしたイオン注入を室温雰囲気で行う。これにより、エピ層２の所定領域に、ｐ^-型の終端構造３を形成する（図６（ａ））。

レジストマスク層２３を除去したのち、エピ層２の所定領域（ＪＢＳ構造とする領域を除く領域）にレジストマスク層２４を配置する。続いて、レジストマスク層２４をマスクとしたイオン注入を室温雰囲気で行う。これにより、エピ層２の所定領域に、ｐ⁺型のＪＢＳ構造４を形成する（図６（ｂ））。

なお、この後は、実施の形態１の図２（ｃ）に示す工程以降を同様に行うことで、ＳｉＣ−ＪＢＳが作製できる。

参考に、イオン注入温度とコンタクト抵抗の関係例を図７に示す。ここで、ＪＢＳ構造４の不純物濃度が５×１０¹⁹ｃｍ^-3になるようにＡｌイオンを注入している。図７のＪＢＳ構造４のＳｉＣとショットキー電極７との間のコンタクト抵抗率（Ｒｃ）のイオン注入温度の関係から、イオン注入温度を低くすればするほど、コンタクト抵抗率が低くなることがわかる。したがって、室温（５０℃以下）でイオン注入することにより、より低抵抗のコンタクトを得ることができる。

このようにイオン注入を室温で行うことでレジストマスクを用いることができるので、ｐ^-型の終端構造３、ｐ⁺型のＪＢＳ構造４を形成する工程を少なくすることができ、簡便かつ低コストなプロセスでＳｉＣ−ＪＢＳを作製できる。

レジストマスクを用いない場合には、酸化膜を形成する工程、酸化膜上にレジストパターンを形成する工程、レジストパターンをマスクとして酸化膜を選択除去し酸化膜マスクを形成する工程がそれぞれ必要となる。よって、レジストマスク層２３、レジストマスク層２４を用いることで、これらの工程を省略することができる。

＜Ｂ−２．効果＞
本発明にかかる実施の形態２によれば、炭化珪素半導体装置の製造方法において、工程（ａ）は、炭化珪素半導体基体表面にレジストマスク２３、レジストマスク２４を形成し、室温でイオン注入する工程であることで、ｐ^-型の終端構造３、ｐ⁺型のＪＢＳ構造４を形成する工程を少なくすることができ、簡便かつ低コストなプロセスで炭化珪素半導体装置を作製できる。

＜Ｃ．実施の形態３＞
＜Ｃ−１．製造方法＞
図８は、本発明の実施の形態３にかかるＳｉＣ−ＪＢＳの製造工程を示す。なお、本実施の形態３におけるＳｉＣ−ＪＢＳの製造工程は、図２に示す実施の形態１のものとほぼ同様であるため、異なる工程である部分についてのみ説明する。

ｎ^-型のエピ層２の所定領域（ＪＢＳ構造とする素子形成領域、および終端構造とする終端領域を含む領域）に酸化膜マスク層２５を配置したのち、酸化膜マスク層２５をマスクとしたイオン注入を室温雰囲気で行う。これにより、エピ層２の所定領域に、ｐ^-型の終端構造３と、所望の深さをもったｐ^-型のＪＢＳ構造８とを同時に形成する（図８）。ＪＢＳ構造８は、終端構造３と同時に形成されるため、終端構造３と同程度の深さを有する。

なお、この後は、実施の形態１の図２（ｃ）に示す工程以降を同様に行うことで、ＳｉＣ−ＪＢＳが作製できる。

また、イオン注入に用いるマスクは、実施の形態２に示されるようにレジストマスクを用いてもよい。

以上に説明したＳｉＣ−ＪＢＳの製造方法によれば、エピ層２の所定領域（ＪＢＳ構造とする領域、および終端構造とする領域を含む領域）に酸化膜マスク層２５を配置することで、ｐ^-型の終端構造３と、所望の深さをもったｐ^-型のＪＢＳ構造８とを同時に形成でき、工程削減が可能である。

＜Ｃ−２．効果＞
本発明にかかる実施の形態３によれば、炭化珪素半導体装置の製造方法において、工程（ａ）は、炭化珪素半導体基体表面における、素子形成領域と、素子形成領域を囲む終端領域とに、同時にマスクとしての酸化膜マスク層２５を形成し、室温でイオン注入する工程であることで、ｐ^-型の終端構造３と、所望の深さをもったｐ^-型のＪＢＳ構造８とを同時に形成でき、工程削減が可能である。

本発明の実施の形態では、各構成要素の材質、材料、実施の条件等についても記載しているが、これらは例示であって記載したものに限られるものではない。

なお、本発明は、ＳｉＣを用いた半導体装置に対して顕著な効果を発揮するが、一般にバンドギャップ半導体を用いた半導体装置に対しても、十分な効果を発揮する。また、通常の半導体を用いた半導体装置に対しても、適用可能である。

１ ｎ⁺型基板、２ エピ層、３ 終端構造、４，８ ＪＢＳ構造、５ 犠牲酸化膜、６ オーミック電極、７ ショットキー電極、２１，２２，２５ 酸化膜マスク層、２３，２４ レジストマスク。

Claims (4)

1. （ａ）炭化珪素半導体基体表面にマスクを形成し、ＪＢＳ構造となる箇所に室温で５×１０^-19ｃｍ^-3以上の濃度の不純物をイオン注入する工程と、
   （ｂ）前記イオン注入を行った前記炭化珪素半導体基体表面を活性化アニールする工程と、
   （ｃ）前記活性化アニール後の前記炭化珪素半導体基体表面を、ドライエッチングする工程と、
   （ｄ）前記ドライエッチング後の前記炭化珪素半導体基体表面を犠牲酸化し、犠牲酸化膜を形成する工程と、
   （ｅ）前記犠牲酸化膜を濃度１０％以下の希フッ酸で５分以内のエッチングにより除去する工程と、
   （ｆ）前記炭化珪素半導体基体裏面にオーミック電極を、前記炭化珪素半導体基体表面の所定領域にショットキー電極をそれぞれ形成する工程とを備える、
   炭化珪素半導体装置の製造方法。
2. 前記工程（ｃ）は、５０ｎｍ以上の深さをドライエッチングする工程を有する、
   請求項１に記載の炭化珪素半導体装置の製造方法。
3. 前記工程（ａ）のマスクは、レジストマスクである、
   請求項１または２に記載の炭化珪素半導体装置の製造方法。
4. 前記工程（ａ）は、前記炭化珪素半導体基体表面における、素子形成領域と、前記素子形成領域を囲む終端領域とに、同時に前記マスクを形成し、室温でイオン注入する工程である、
   請求項１〜３のいずれかに記載の炭化珪素半導体装置の製造方法。

Images