WO2012165513A1 - SiC半導体デバイス及びその製造方法 - Google Patents

SiC半導体デバイス及びその製造方法 Download PDF

Info

Publication number
WO2012165513A1
WO2012165513A1 PCT/JP2012/064003 JP2012064003W WO2012165513A1 WO 2012165513 A1 WO2012165513 A1 WO 2012165513A1 JP 2012064003 W JP2012064003 W JP 2012064003W WO 2012165513 A1 WO2012165513 A1 WO 2012165513A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
nickel silicide
nickel
titanium
semiconductor device
Prior art date
Application number
PCT/JP2012/064003
Other languages
English (en)
French (fr)
Inventor
文一 今井
Original Assignee
独立行政法人産業技術総合研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 独立行政法人産業技術総合研究所 filed Critical 独立行政法人産業技術総合研究所
Priority to CN201280024155.8A priority Critical patent/CN103548119B/zh
Priority to DE201211002275 priority patent/DE112012002275T5/de
Publication of WO2012165513A1 publication Critical patent/WO2012165513A1/ja
Priority to US14/078,833 priority patent/US9129939B2/en
Priority to US14/802,092 priority patent/US9401411B2/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H01L29/4975Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048Making electrodes
    • H01L21/0485Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H01L21/244Alloying of electrode materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide

Definitions

  • the present invention relates to a silicon carbide (SiC) semiconductor device in which electrode peeling is prevented and a method for manufacturing the same.
  • SiC silicon carbide
  • the present invention relates to a SiC semiconductor device capable of suppressing peeling of a back electrode in a back electrode structure such as a vertical structure Schottky barrier diode, and a manufacturing method thereof.
  • SiC silicon carbide
  • the main structure of the power device is a vertical semiconductor device having a back electrode with a low-resistance ohmic electrode on the back side.
  • Various materials and structures are used for the back electrode, and one of them is a laminate of a titanium layer, a nickel layer, and a silver layer (for example, see Patent Document 1 below), or a titanium layer. And a laminate of nickel layer and gold layer (see, for example, Patent Document 2) have been proposed.
  • a nickel layer is formed on a SiC substrate, and then a nickel silicide layer is formed by heating, and the SiC substrate and the nickel silicide layer are formed between them.
  • a method of forming an ohmic contact is used (for example, see Patent Document 1 and Patent Document 2 below).
  • Patent Document 1 and Patent Document 2 below.
  • the back electrode is formed on the nickel silicide layer, there is a problem that the back electrode is easily peeled off from the nickel silicide layer.
  • a back electrode technology has been proposed in which a nickel layer remaining on the surface of the nickel silicide layer at the time of formation of the nickel silicide layer is removed, and then a titanium layer, a nickel layer, and a silver layer are laminated in this order (for example, the following patent document). 3). It has been shown that the portion of the cathode electrode in contact with the nickel silicide layer is made of a metal other than nickel to suppress the peeling failure. Further, it has been shown that even if a layer in which carbon is deposited is formed between nickel silicide or the like and the cathode electrode, the layer in which carbon is deposited together with the nickel layer can be removed and peeling can be prevented.
  • Patent Document 4 a technique for improving the adhesion of the back electrode by removing the carbide formed on the surface of the nickel silicide layer has been proposed (see, for example, Patent Document 4 below).
  • a nickel layer is formed on a SiC substrate, a nickel silicide layer is formed by subsequent heating, and the SiC and the nickel silicide layer are interposed. An ohmic contact is formed.
  • nickel silicide is generated by a solid-phase reaction represented by the following reaction formula. Ni + 2SiC ⁇ NiSi 2 + 2C
  • Carbon (C) generated by the above reaction formula is present in an unstable supersaturated state or as a fine precipitate dispersed throughout the nickel silicide layer.
  • this C is It is discharged all at once and aggregates (deposits) in the form of precipitates that appear as graphite on the surface and inside of the silicide layer. Since the precipitate is a brittle material with poor adhesion, it is easily broken when a slight stress is applied, and the back electrode metal layer formed on the silicide layer is peeled off.
  • the SiC substrate reacts with the Ni of the electrode by heat treatment to form nickel silicide.
  • various heat treatments are performed in the process of forming a Schottky electrode of a semiconductor device, etc., there is a problem that carbon of the SiC substrate is diffused and deposited in nickel silicide or on the nickel silicide surface.
  • the present invention is intended to solve these problems, a manufacturing method of a SiC semiconductor device capable of sufficiently suppressing peeling of the back electrode, and a SiC semiconductor having a back electrode structure capable of preventing peeling of the back electrode.
  • the purpose is to provide a device.
  • a layer containing titanium and nickel is formed instead of the conventional method of forming a Ni layer, and a nickel silicide layer containing titanium carbide is formed by heating.
  • a nickel silicide layer containing titanium carbide can be formed by heating after laminating a layer containing titanium and nickel on a SiC substrate in the order of a nickel layer and a titanium layer, thereby producing titanium carbide. Therefore, it is possible to prevent carbon deposition.
  • the carbon layer deposited on the surface through various processing steps (such as formation of a Schottky electrode) performed after the formation of the nickel silicide layer containing titanium carbide is removed before the formation of the back electrode metal film.
  • peeling of the back electrode can be prevented.
  • the effect of preventing peeling can be further improved when the relationship between the amount of precipitated carbon and the amount of titanium carbide on the nickel silicide surface before removing the carbon layer is a predetermined condition.
  • a titanium layer is disposed on and in contact with the nickel silicide layer containing titanium carbide.
  • a back electrode was formed by laminating a nickel layer and a gold layer in this order on the titanium layer.
  • a nickel silicide layer is referred to as an ohmic electrode, a titanium layer, a nickel layer, and a metal layer stacked in this order as a back electrode, and a structure including the ohmic electrode and the back electrode is referred to as a back electrode structure.
  • a Schottky electrode in contact with the SiC substrate and a surface electrode made of a metal layer are formed on the Schottky electrode.
  • a structure composed of a Schottky electrode and a surface electrode is called a surface electrode structure.
  • a layer containing a titanium carbide layer formed by heating a layer containing nickel and titanium is excellent in adhesion to the nickel silicide layer and adhesion to the titanium layer used in the back electrode.
  • the present invention has the following features in order to achieve the above object.
  • the present invention is a method of manufacturing a semiconductor device in which an electrode structure is formed on a SiC semiconductor, and after forming a layer containing nickel and titanium on the SiC semiconductor, a nickel silicide layer having titanium carbide is generated by heating, A carbon layer formed on the surface of the nickel silicide layer is removed by reverse sputtering, and a metal layer is formed on the nickel silicide layer having the titanium carbide by laminating a titanium layer, a nickel layer, and a gold layer in this order. To do.
  • the number of carbon atoms contained in the titanium carbide on the outermost surface is preferably 12% or more with respect to the total number of carbon atoms on the outermost surface.
  • the outermost surface is an analysis target when the surface is analyzed by Auger electron analysis (Auger electron spectroscopy (AES, Auger Electron Spectroscopy), X-ray photoelectron spectroscopy (XPS, Xray Photoelectron Spectroscopy), etc.) It refers to the part up to the surface depth.
  • the outermost surface is several nm deep. Specifically, the depth is 2 to 3 nm.
  • total number of carbon atoms on the outermost surface includes the number of carbon atoms deposited on the surface, the number of carbon atoms contained in titanium carbide on the outermost surface, and the unreacted remaining in the nickel silicide layer on the outermost surface. Includes the number of carbon atoms.
  • the number of carbon atoms contained in the titanium carbide on the outermost surface is preferably 12% or more with respect to the total number of carbon atoms on the outermost surface.
  • the metal layer of the electrode is not peeled off, and the effect of suppressing peeling is remarkable.
  • an upper limit can be selected suitably, it has confirmed that there exists an effect of peeling prevention at 30%. Further, 20% is sufficient to prevent peeling. Therefore, the ratio is 12% to 30%, preferably 12% to 20%.
  • the layer containing nickel and titanium is preferably formed by laminating a nickel layer and a titanium layer in this order on the surface of the SiC semiconductor.
  • the carbon layer formed on the surface of the nickel silicide layer is formed by depositing several atomic layers or local carbon atoms on the surface of the nickel silicide layer. Carbon atoms are deposited from 1 layer to 9 layers, preferably from 1 layer to 3 layers, and are often deposited locally on the surface of the nickel silicide layer. Precipitate locally and deposit in islands. For example, it is deposited on the surface in an island shape or domain structure having an area of 1 ⁇ m 2 or less.
  • the semiconductor device of the present invention has a back electrode structure comprising an ohmic electrode of a nickel silicide layer having titanium carbide and a back electrode of the metal layer as a specific structure of the electrode structure, and a Schottky electrode as a surface electrode structure And a surface electrode.
  • argon reverse sputtering is preferably used.
  • the preferable value of the pressure of argon gas is 0.1 Pa or more and 1 Pa or less, and RF power is 100 W or more and 600 W or less.
  • the upper limit / lower limit value of the pressure and the lower limit value of the power are exceeded, stable discharge of reverse sputtering becomes difficult. Also, if the upper limit of power is exceeded, damage to the device will increase.
  • the SiC semiconductor device of the present invention is manufactured by the method of manufacturing an SiC semiconductor device of the present invention.
  • the SiC semiconductor device of the present invention includes an electrode structure in which a nickel silicide layer having titanium carbide, a titanium layer, a nickel layer, and a gold layer are stacked in this order on a SiC semiconductor.
  • the nickel silicide layer having titanium carbide is preferably laminated in the order of a nickel silicide layer and a titanium carbide layer from the side closer to the SiC semiconductor.
  • electrode peeling can be sufficiently suppressed.
  • the peeling at the time of dicing is suppressed, so that the yield is improved and the production efficiency is increased.
  • a nickel silicide layer having titanium carbide is generated by heating, and the carbon generated on the surface of the nickel silicide layer is formed. Since the layer is removed by reverse sputtering, peeling of the metal layer formed later from the electrode can be suppressed, and the peeling yield during dicing can be improved.
  • the adhesion between the nickel silicide layer having titanium carbide and the titanium layer is increased. Peeling can be prevented.
  • the carbon layer formed on the surface of the nickel silicide layer having titanium carbide is made to have 12% or more of the carbon atoms contained in the titanium carbide on the outermost surface with respect to the total number of carbon atoms on the outermost surface. There is a remarkable effect that no peeling of the electrode from the metal layer occurs.
  • the silicon carbide semiconductor device of the present invention electrode peeling is suppressed, and when the present invention is applied to a Schottky barrier diode, the on-resistance can be lowered while suppressing leakage of a high breakdown voltage Schottky barrier diode of 1000 V or higher. it can. As a result, the chip area can be reduced and the product unit price can be reduced.
  • a diode with a high rating can be manufactured, and it can be applied to inverters such as industrial electric motors and Shinkansen vehicles that require a large current, contributing to high efficiency and downsizing of the apparatus.
  • FIGS. 1 to 8 are diagrams for explaining a method of manufacturing a Schottky barrier diode, and schematically show a cross section of the Schottky barrier diode in the manufacturing process.
  • FIG. 8 shows the structure of the manufactured Schottky barrier diode.
  • a Schottky barrier diode using an SiC semiconductor includes an SiC substrate 1, a guard ring 2, an insulating layer 3, a nickel silicide layer 4 including titanium carbide, a carbon layer 5, a Schottky electrode 6, a surface electrode 7, and a back electrode 8. I have.
  • FIG. 1 is a cross-sectional view showing a SiC substrate 1.
  • the SiC substrate 1 is configured by laminating an epitaxial layer made of SiC on a wafer layer made of SiC.
  • the wafer layer and the epitaxial layer are denoted by the same reference numerals.
  • FIG. 2 is a diagram showing a process of forming the guard ring 2.
  • the guard ring 2 is formed by performing ion implantation on a part of the epitaxial layer on the front surface side of the SiC substrate 1.
  • FIG. 3 is a cross-sectional view showing a process of forming the insulating layer 3 and the nickel silicide layer 4.
  • a layer containing nickel (Ni) and titanium (Ti) is formed on the back surface of the SiC substrate 1, and subsequently, titanium carbide is formed by heating.
  • An included nickel silicide layer 4 is formed.
  • the layer containing nickel and titanium is preferably formed in the order of the nickel layer and the titanium layer from the back side of the SiC substrate 1.
  • the ratio of nickel to titanium can be implemented by setting the ratio of the respective film thicknesses to 1: 1 to 10: 1, preferably 3: 1 to 6: 1. .
  • the thickness of nickel is preferably 20 to 100 nm, and the thickness of titanium is preferably 10 to 50 nm. Moreover, you may form as an alloy so that titanium may be contained in nickel.
  • the ratio of nickel to titanium can be set to 1 to 1 to 10 to 1, preferably 3 to 1 to 6 to 1.
  • the nickel layer and the titanium layer As a method for forming the nickel layer and the titanium layer, a thin film forming method such as vapor deposition or sputtering can be used. After forming the thin film, the nickel silicide layer 4 is obtained by heating at 1000 to 1200 ° C. in an argon atmosphere.
  • the nickel silicide layer 4 including the formed titanium carbide has a thickness of 10 to 100 nm, preferably 20 to 30 nm.
  • Titanium carbide has a function of suppressing backside electrode peeling because it shows good adhesion to titanium in the laminate constituting the backside electrode. Further, in the nickel silicide layer 4 including titanium carbide, when the number of carbon atoms contained in the titanium carbide on the outermost surface is 12% or more of the total number of carbon atoms deposited on the outermost surface, peeling from the electrode does not occur. It is more preferable. In addition, even if it is less than 12%, peeling can be suppressed and the yield can be improved.
  • FIG. 4 is a cross-sectional view showing a process of forming a contact hole. As shown in FIG. 4, a part of the insulating layer 3 is removed by etching to form a contact hole.
  • FIG. 5 is a cross-sectional view showing a process of forming the Schottky electrode 6.
  • a Schottky contact is formed by subsequent heating on the SiC substrate 1 exposed by etching.
  • the heating temperature is about 400 to 600 ° C.
  • the heating atmosphere is argon or helium.
  • a part of carbon contained in the nickel silicide layer is deposited on the surface of the nickel silicide layer including titanium carbide, and the carbon layer 5 is formed as shown in FIG.
  • the carbon layer 5 is a several atomic layer and is deposited locally.
  • FIG. 6 is a cross-sectional view showing a process of forming the surface electrode 7. As shown in FIG. 6, the Schottky electrode 6 is covered with, for example, aluminum to form a surface electrode 7.
  • FIG. 7 is a cross-sectional view showing a process of removing the carbon layer 5 formed on the nickel silicide layer 4 including titanium carbide.
  • the carbon layer 5 formed on the surface of the nickel silicide layer 4 is removed by reverse sputtering.
  • the reverse sputtering is preferably performed at an argon pressure of 0.1 Pa to 1 Pa and an RF power of 100 W to 300 W.
  • FIG. 8 is a cross-sectional view showing a step of forming a back layer electrode 8 by forming a laminate of metal layers.
  • a back electrode 8 made of a laminate in which titanium, nickel, and gold are laminated in this order is formed.
  • the substrate on which all film forming operations have been completed can be diced to obtain a SiC Schottky barrier diode chip.
  • the SiC semiconductor device according to the present invention is not limited to the Schottky barrier diode, and the same applies to various semiconductor devices using SiC such as MOSFET.
  • FIG. 9 is a diagram illustrating a Schottky barrier diode (FLR-SBD) having a field limiting ring structure manufactured in the present embodiment. This FLR-SBD is also manufactured by the same procedure as that shown in FIGS.
  • FLR-SBD Schottky barrier diode
  • an n-type region for channel stopper and a p-type region for termination structure are formed by ion implantation on a SiC substrate (high-concentration n-type substrate) 12 on which an epitaxial layer (low-concentration n-type drift layer) 13 is formed.
  • Impurity ion implantation region) 14 and a p-type region for FLR structure 16 are formed.
  • phosphorus implanted to form the n-type region for the channel stopper and aluminum implanted to form the p-type region 14 for the termination structure and the p-type region for the FLR structure 16 are activated.
  • activation was performed at 1620 ° C. for 180 seconds in an argon atmosphere.
  • an SiO 2 film having a thickness of 500 nm was formed on the substrate surface side using an atmospheric pressure CVD (Chemical Vapor Deposition) apparatus.
  • a 60 nm thick nickel layer and a 20 nm thick titanium layer were laminated in this order on the back side of the SiC substrate 12 using a sputtering apparatus on the back side of the substrate.
  • the formed SiC substrate 12 was heat-treated at 1050 ° C. for 2 minutes in an argon atmosphere using a high-speed annealing device (RTA) equipped with an infrared lamp.
  • RTA high-speed annealing device
  • silicon atoms of the SiC substrate 12 reacted with nickel to generate nickel silicide, and an ohmic contact could be obtained.
  • the carbon atoms of SiC substrate 12 react with titanium to form titanium carbide, which is deposited on the surface of nickel silicide.
  • the number of carbon atoms contained in titanium carbide on the outermost surface of the nickel silicide layer was 12% or more of the total number of carbon atoms deposited on the surface.
  • the number of carbon atoms was calculated by XPS analysis.
  • the C1s peak observed around 283 eV was calculated from the total value of a plurality of C1s peak intensities appearing due to chemical shift and the peak intensity ratio derived from TiC.
  • Contact holes are formed in the oxide film on the surface of the SiC substrate 12 using a hydrofluoric acid buffer solution (see FIG. 4), and titanium for the Schottky electrode 15 is formed to a thickness of 200 nm by a sputtering apparatus, followed by high-speed annealing with an infrared lamp. Using an apparatus (RTA), treatment was performed at 500 ° C. for 5 minutes in an argon atmosphere (see FIG. 5). At this time, C in the nickel silicide layer was deposited, and a thin carbon layer was formed. Thereafter, using a sputtering apparatus, a surface electrode aluminum film is formed to a thickness of 5000 nm (see FIG. 6).
  • the SiC substrate 12 is inverted and argon reverse sputtering is performed at a pressure of 0.5 Pa and RF power.
  • the carbon layer formed on the surface of the nickel silicide layer was removed at 300 W for 3 minutes (see FIG. 7).
  • titanium 70 nm, nickel 700 nm, and gold 200 nm were continuously vapor-deposited on the nickel silicide layer using a vapor deposition apparatus to form a back electrode (ohmic electrode) 11 of the metal laminate (see FIG. 8).
  • Comparative Example 1 nickel silicide containing titanium carbide was obtained by forming and heating a Ti layer on the Ni layer when the back electrode was formed, whereas Comparative Example 1 was obtained on the Ni layer. This is an example of heating without forming a Ti layer.
  • An n-type region for a channel stopper, a p-type region for a termination structure, and a p-type region for a floating limiting ring (FLR) structure are formed on the SiC substrate on which the epitaxial layer is formed by ion implantation.
  • the p-type region for the termination structure In order to activate the phosphorus implanted to form the n-type region, the p-type region for the termination structure, and the aluminum implanted to form the p-type region for the FLR structure, it is 1620 ° C. in an argon atmosphere. And activated for 180 seconds.
  • a nickel layer having a thickness of 60 nm was formed on the back surface side using a sputtering apparatus.
  • the formed SiC substrate was subjected to a heat treatment at 1050 ° C. for 2 minutes in an argon atmosphere using the same method as in Example 1, that is, using a high-speed annealing apparatus (RTA) equipped with an infrared lamp.
  • RTA high-speed annealing apparatus
  • the substrate was inverted after forming the surface electrode, and argon reverse sputtering was performed at a pressure of 0.5 Pa and an RF power of 300 W for 3 minutes. Then, the carbon layer formed on the surface of the nickel silicide layer was removed. Thereafter, a metal layer similar to that of Example 1 was laminated on the nickel silicide layer in the order of the Ti layer, the Ni layer, and the Au layer as viewed from the substrate side to form a back electrode. As a result of dicing the obtained SiC substrate, the back electrode peeled off at the interface between the nickel silicide layer and the titanium layer in the back electrode.
  • Comparative Example 2 In Comparative Example 2, the back electrode was formed without performing reverse sputtering after forming the film for aluminum for the front electrode by the same method as in Example 1. As a result of dicing the obtained SiC substrate, the back electrode peeled off at the interface between the nickel silicide layer and the titanium layer in the back electrode.
  • Example 2 The number of carbon atoms contained in titanium carbide on the outermost surface of the nickel silicide layer was examined for different ratios relative to the total number of carbon atoms deposited on the outermost surface.
  • a SiC Schottky barrier diode was manufactured as follows in the same manner as in Example 1 except that the thickness of the titanium layer for generating the nickel silicide layer containing titanium carbide was changed.
  • n-type region for a channel stopper, a p-type region for a termination structure, and a p-type region for a floating limiting ring (FLR) structure are formed on a SiC substrate on which an epitaxial layer has been formed by ion implantation, and then used for a channel stopper.
  • FLR floating limiting ring
  • a titanium layer having an thickness of A nm and a nickel layer having a thickness of 60 nm are formed on the back surface side using a sputtering device.
  • heat treatment was performed at 1050 ° C. for 2 minutes in an argon atmosphere to generate titanium carbide and nickel silicide.
  • a plurality of Ti and Ni layers having different thicknesses are formed and heated to form a nickel silicide layer containing titanium carbide having different ratios.
  • the sputter thickness A of the titanium layer when forming the nickel silicide layer was set to 0 to 40 nm, and the amount of titanium carbide produced was varied to evaluate the adhesion of the back electrode.
  • FIG. 10 is a chart showing the relationship between the concentration of carbon atoms derived from TiC and the presence or absence of delamination.
  • the vertical axis represents the composition ratio (atomic%) of carbon C
  • the horizontal axis represents the samples A to O. No peeling was indicated by a white circle, and peeling was indicated by a black circle.
  • FIG. 10 shows that there is a correlation that the back electrode does not peel when the concentration of carbon atoms derived from TiC is 12% or more.
  • the number of carbon atoms contained in titanium carbide on the outermost surface is 6% of the total number of carbon atoms deposited on the surface. It was. Thereafter, a back electrode was formed by the same method as in Example 1. As a result of dicing the obtained substrate, the back electrode was peeled off at the interface between the nickel silicide layer and the titanium layer.
  • FIG. 11 is a diagram illustrating another example of the Schottky barrier diode according to the embodiment of the present invention.
  • a Schottky barrier diode (SBD) having a junction barrier Schottky (JBS) structure 17 shown in FIG. it can.
  • a nickel layer having a thickness of 60 nm and a titanium layer having a thickness of 20 nm are stacked in this order, and a nickel silicide layer including titanium carbide is formed by heat treatment.
  • the precipitated carbon atoms were removed by reverse sputtering. As a result of dicing after forming the back electrode 11, no peeling of the back electrode 11 occurred.
  • the SiC semiconductor device of the present invention can sufficiently suppress the peeling of the back electrode and is excellent in reliability.
  • the present invention can be used as a high withstand voltage Schottky barrier diode of 1000 V or higher, and can reduce the on-resistance while suppressing leakage, so that the chip area can be reduced and the product unit price can be reduced.
  • a diode with a high rating can be manufactured, and it can be applied to inverters such as industrial electric motors and Shinkansen vehicles that require a large current, contributing to high efficiency and downsizing of the apparatus.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

 SiC基板(1)上にチタン及びニッケルを含む層を形成して、加熱によりチタンカーバイドを含むニッケルシリサイド層(4)を形成させ、析出した炭素層(5)を逆スパッタにより除去することにより、後工程でニッケルシリサイド上に形成される金属層の電極(8)が剥離することを抑制する。炭素層(5)を除去する前のニッケルシリサイド表面の、析出した炭素の量とチタンカーバイドの炭素量の関係が、所定の条件のときに、さらに剥離防止の効果を向上させることができる。

Description

SiC半導体デバイス及びその製造方法
 本発明は、電極の剥離を防止した炭化珪素(SiC)半導体デバイス及びその製造方法に関する。例えば、縦型構造のショットキーバリアダイオードなどの裏面電極構造において裏面電極の剥離を抑制できるSiC半導体デバイス及びその製造方法に関する。
 従来からパワーデバイスとして用いられている半導体デバイスは、半導体材料としてシリコンを用いたものが主流であるが、ワイドギャップ半導体である炭化珪素(SiC)は、シリコンに比較して熱伝導度が3倍、最大電界強度が10倍、電子のドリフト速度が2倍という物性値を有していることから、絶縁破壊電圧が高く低損失で高温動作可能なパワーデバイスとして、近年その応用が研究されている。
 パワーデバイスの構造は、裏面側に低抵抗なオーミック電極を備えた裏面電極を有する縦型の半導体デバイスが主流である。裏面電極には、様々な材料及び構造が用いられているが、その中の1つとして、チタン層とニッケル層と銀層との積層体(例えば、下記特許文献1参照。)や、チタン層とニッケル層と金層との積層体(例えば、特許文献2参照。)などが提案されている。
 ショットキーバリアダイオードに代表されるSiCを用いた縦型半導体デバイスにおいては、SiC基板上にニッケル層を製膜後、加熱によりニッケルシリサイド層を形成して、SiC基板とニッケルシリサイド層との間にオーミックコンタクトを形成する手法が用いられている(例えば、下記特許文献1及び下記特許文献2参照)。しかしながら、ニッケルシリサイド層の上に裏面電極を形成した際に、裏面電極がニッケルシリサイド層から剥がれやすいという問題があった。
 そこで、ニッケルシリサイド層の形成時にニッケルシリサイド層の表面に残るニッケル層を除去した後に、チタン層、ニッケル層及び銀層をこの順に積層した裏面電極の技術が提案されている(例えば、下記特許文献3参照。)。カソード電極のニッケルシリサイド層と接する部分はニッケル以外の金属からなるようにすることで、剥がれ不良を抑制することが示されている。また、ニッケルシリサイド等とカソード電極との間に炭素が析出した層が形成されていても、ニッケル層と共に炭素が析出した層を除去することができ、剥離を防止できることが示されている。
 また、ニッケルシリサイド層の表面に形成された炭化物を除去することで、裏面電極の密着性を向上させる技術が提案されている(例えば、下記特許文献4参照。)。
特開2007-184571号公報 特開2010-86999号公報 特開2008-53291号公報 特開2003-243323号公報
 従来技術の特許文献3や特許文献4において、不良が抑制できるとされている構成の裏面電極においても、ニッケルシリサイド層とカソード電極層のチタン層との密着性が低いという問題がある。例えば、半導体デバイスのダイシング時に裏面電極がニッケルシリサイド層から剥がれてしまうという問題がある。
 例えば、特許文献3に記されたSiC半導体デバイス用裏面電極の製造方法では、SiC基板上にニッケル層を形成し、引き続いて行う加熱によりニッケルシリサイド層を形成し、SiCとニッケルシリサイド層の間にオーミックコンタクトを形成している。
 特許文献1の記載によれば、ニッケルシリサイドは、以下の反応式で示される固相反応により生成する。
 Ni + 2SiC → NiSi2 + 2C
 上記の反応式で生成した炭素(C)は、不安定な過飽和状態あるいは微析出体として、ニッケルシリサイド層の内部全体に分散して存在するが、シリサイド形成後に加熱処理を行うと、このCが一気に排出され、シリサイド層の表面や内部に、グラファイトとみられる析出物として層状に凝集(析出)する。析出物は、脆く、付着性の乏しい材料であるので、わずかな応力が作用すると容易に破断し、シリサイド層上に形成した裏面電極金属層の剥離が発生する。
 以上のように、SiC半導体デバイスを製造する工程においては、SiC基板にオーミック電極の形成のためにNiを蒸着させた後に、加熱処理によりSiC基板と電極のNiが反応し、ニッケルシリサイドが形成される。さらに、半導体デバイスのショットキー電極形成過程等において、種々の加熱処理が行われるため、SiC基板の炭素は拡散されてニッケルシリサイド中やニッケルシリサイド表面に析出してくるという問題がある。
 本発明は、これらの問題を解決しようとするものであり、裏面電極の剥離を十分に抑制することができるSiC半導体デバイスの製造方法と、裏面電極の剥離が防止できる裏面電極構造を有するSiC半導体デバイスを提供することを目的とする。
 本発明では、SiC半導体の基板上への電極形成において、従来のNi層を形成する方法に換えて、チタン及びニッケルを含む層を形成して、加熱によりチタンカーバイドを含むニッケルシリサイド層を形成させることを行った。SiC基板上に、チタン及びニッケルを含む層を、例えば、ニッケル層、チタン層の順で積層した後、加熱によりチタンカーバイドを含むニッケルシリサイド層を形成させることができ、チタンカーバイドが生成されることにより、炭素の析出を防ぐことができる。
 さらに、チタンカーバイドを含むニッケルシリサイド層上に析出する炭素層を逆スパッタにより除去することにより、後工程でニッケルシリサイド上に形成される金属層が剥離することを抑制することができる。
 本発明では、チタンカーバイドを含むニッケルシリサイド層を形成後に行う様々な処理工程(ショットキー電極の形成など)を経ることで表面に析出する炭素層を、裏面電極金属膜の形成前に、除去することにより、裏面電極の剥離を防止することができる。
 炭素層を除去する前のニッケルシリサイド表面の、析出した炭素の量とチタンカーバイドの炭素量の関係が、所定の条件のときに、さらに剥離防止の効果を向上させることができる。
 本発明では、チタンカーバイドを含むニッケルシリサイド層の上に形成する金属層として、チタンカーバイドを含むニッケルシリサイド層側にこれと接してチタン層を配置した。チタン層の上にニッケル層、金層の順で積層して、裏面電極を形成した。ニッケルシリサイド層をオーミック電極、チタン層、ニッケル層、金層の順で積層された金属層を裏面電極と呼び、オーミック電極と裏面電極とからなる構造を裏面電極構造と呼ぶ。一方、SiC基板の裏面電極構造とは反対の面に、SiC基板に接してショットキー電極と該ショットキー電極上に金属層からなる表面電極を形成して設ける。ショットキー電極と表面電極とからなる構造を表面電極構造と呼ぶ。
 ニッケル及びチタンを含む層を加熱して生成したチタンカーバイド層を含む層は、ニッケルシリサイド層との密着性、及び裏面電極で使用するチタン層との密着性に優れている。
 本発明は、前記目的を達成するために、以下の特徴を有する。
 本発明は、SiC半導体に電極構造を形成する半導体デバイスの製造方法であって、前記SiC半導体に、ニッケル及びチタンを含む層を形成した後、加熱によりチタンカーバイドを有するニッケルシリサイド層を生成し、ニッケルシリサイド層表面に生成した炭素層を逆スパッタにより取り除き、前記チタンカーバイドを有するニッケルシリサイド層上に、チタン層、ニッケル層、金層の順で積層することにより金属層を形成することを特徴とする。
 前記チタンカーバイドを有するニッケルシリサイド層表面に生成した炭素層は、最表面におけるチタンカーバイドに含まれる炭素原子数が、最表面の全炭素原子数に対して12%以上の割合であることが好ましい。ここで、最表面とは、オージェ電子分析(オージェ電子分光分析(AES、Auger Electron Spectroscopy)やX線光電子分光分析(XPS、Xray Photoelectron Spectroscopy)等)により表面を分析した際の、分析対象となる表面深さまでの部分を指す。最表面は深さ数nmである。具体的には深さ2~3nmである。他の表面分析手法、例えばEPMAの場合は、深さ数μmまでを平均化した情報が得られるが、本願ではそれらとの違いを明確にするために、「最表面」、または「極表面」と表現する。「最表面の全炭素原子数」には、表面に析出した炭素層の炭素原子数と、最表面におけるチタンカーバイドに含まれる炭素原子数と、最表面におけるニッケルシリサイド層中に残存する未反応の炭素原子数が含まれる。最表面におけるチタンカーバイドに含まれる炭素原子数が、最表面の全炭素原子数に対して12%以上の割合であることが好ましい。12%以上であると電極の金属層と剥離をすることがなく、剥離抑制の効果が顕著である。上限は適宜選択できるが、30%で剥離防止の効果があることを確認している。また20%で剥離防止の効果が十分ある。よって、該割合は、12%以上30%以下、好ましくは12%以上20%以下である。
 本発明において、前記ニッケル及びチタンを含む層は、SiC半導体の表面に、ニッケル層、チタン層の順で積層して形成することが好ましい。
 前記ニッケルシリサイド層表面に生成した炭素層は、前記ニッケルシリサイド層表面に炭素原子が数原子層あるいは局所的に析出したものである。炭素原子は、1層以上9層以下、好ましくは1層以上3層以下析出したものであり、また、ニッケルシリサイド層表面に局所的に析出する場合が多い。局所的に析出し、島状に析出する。例えば、1μm2以下の面積を有する島状またはドメイン構造で表面に析出する。
 本発明の半導体デバイスは、電極構造の具体的構造として、前記チタンカーバイドを有するニッケルシリサイド層のオーミック電極と前記金属層の裏面電極とからなる裏面電極構造を有し、表面電極構造としてショットキー電極と表面電極を有する。
 本発明における逆スパッタは、アルゴン逆スパッタを用いることが好ましい。その際、アルゴンガスの圧力の好ましい値は、0.1Pa以上で1Pa以下であり、RFパワーが100W以上で600W以下である。圧力の上限/下限値、またパワーの下限値を超えると逆スパッタの安定的な放電が難しくなる。また、パワーの上限値を超えると、デバイスへのダメージが大きくなる。
 本発明のSiC半導体デバイスは、本発明のSiC半導体デバイスの製造方法により製造されたことを特徴とする。また、本発明のSiC半導体デバイスは、SiC半導体上に、チタンカーバイドを有するニッケルシリサイド層、チタン層、ニッケル層、金層の順に積層された電極構造を備えることを特徴とする。また、前記チタンカーバイドを有するニッケルシリサイド層は、前記SiC半導体に近い方から、ニッケルシリサイド層、チタンカーバイド層の順に積層されていることが好ましい。
 本発明の炭化珪素半導体デバイスの製造方法によれば、電極の剥離を十分に抑制することができる。電極の剥離が抑制されることにより、ダイシング時の剥離が抑制されるため、歩留まりが向上し、生産効率が高まる。本発明の炭化珪素半導体デバイスの製造方法では、前記炭化珪素半導体に、ニッケル及びチタンを含む層を形成した後、加熱によりチタンカーバイドを有するニッケルシリサイド層を生成し、ニッケルシリサイド層表面に生成した炭素層を逆スパッタにより取り除いているので、後で形成される金属層の電極との剥離を抑制でき、ダイシング時の剥離の歩留まりを向上させることができる。また、前記チタンカーバイドを有するニッケルシリサイド層上に、チタン層、ニッケル層、金層の順で積層することにより、チタンカーバイドを有するニッケルシリサイド層と、チタン層との密着性が高まるために、より剥離を防止することができる。
 本発明では、チタンカーバイドを有するニッケルシリサイド層表面に生成した炭素層を、最表面におけるチタンカーバイドに含まれる炭素原子数が、最表面の全炭素原子数に対して12%以上となるようにすると、電極の金属層との剥離が全く生じることがない顕著な効果がある。
 本発明の炭化珪素半導体デバイスによれば、電極の剥離が抑制され、本発明をショットキーバリアダイオードに適用した場合、1000V以上の高耐圧ショットキーバリアダイオードのリークを抑えつつオン抵抗を下げることができる。その結果、チップ面積を小さくし製品単価を下げることができる。また、定格の大きいダイオードの製造が可能となり、大電流を必要とする産業用電動機や新幹線車両などのインバータへの適用が可能になり、装置の高効率・小型化に寄与できる。
本発明の実施の形態のショットキーバリアダイオードの製造におけるSiC基板を示す断面図である。 本発明の実施の形態のショットキーバリアダイオードの製造において、ガードリングを形成する工程を示す断面図である。 本発明の実施の形態のショットキーバリアダイオードの製造において、絶縁層及びニッケルシリサイド層を形成する工程を示す断面図である。 本発明の実施の形態のショットキーバリアダイオードの製造において、コンタクトホールを形成する工程を示す断面図である。 本発明の実施の形態のショットキーバリアダイオードの製造において、ショットキー電極を形成する工程を示す断面図である。 本発明の実施の形態のショットキーバリアダイオードの製造において、表面電極を形成する工程を示す断面図である。 本発明の実施の形態のショットキーバリアダイオードの製造において、ニッケルシリサイド上に形成された炭素層を除去する工程を示す断面図である。 本発明の実施の形態のショットキーバリアダイオードの製造において、裏面電極を形成する工程を示す断面図である。 本発明の実施の形態のショットキーバリアダイオードの一例を示す図である。 本発明のTiC由来の炭素原子濃度が12%以上で裏面電極が剥離しないことを示す図表である。 本発明の実施の形態のショットキーバリアダイオードの他の例を示す図である。
 本発明の実施の形態について、以下説明する。
 本発明に係るSiC半導体デバイスの好ましい実施の形態として、ショットキーバリアダイオードについて、図1~8を参照して説明する。図1~8は、ショットキーバリアダイオードの製造方法を説明するための図であり、製造工程のショットキーバリアダイオードの断面を模式的に表している。図8は、製造されたショットキーバリアダイオードの構造を表している。SiC半導体を用いたショットキーバリアダイオードは、SiC基板1、ガードリング2、絶縁層3、チタンカーバイドを包含したニッケルシリサイド層4、炭素層5、ショットキー電極6、表面電極7、裏面電極8を備えている。
 図1は、SiC基板1を示す断面図である。SiC基板1は、SiCからなるウェーハ層上にSiCからなるエピタキシャル層を積層して構成される。図1では、ウェーハ層とエピタキシャル層を同一の符号で表している。
 図2は、ガードリング2を形成する工程を示す図である。SiC基板1のおもて面側のエピタキシャル層の一部にイオン注入を施すことにより、ガードリング2を形成する。
 図3は、絶縁層3及びニッケルシリサイド層4を形成する工程を示す断面図である。ガードリング2の上にSiO2からなる絶縁層3を形成した後、SiC基板1の裏面にニッケル(Ni)及びチタン(Ti)を含む層を製膜し、引き続いて行う加熱により、チタンカーバイドを包含したニッケルシリサイド層4を形成する。ニッケル及びチタンを含む層は、SiC基板1の裏面側からニッケル層、チタン層の順で形成することが好ましい。ニッケルとチタンの割合は、ニッケル層とチタン層を積層で形成する場合は、それぞれの膜厚の比を1対1から10対1、好ましくは3対1から6対1とすることで実施できる。その際、ニッケルの膜厚は20~100nm、チタンの膜厚は10~50nmであることが好ましい。また、ニッケル中にチタンが含まれるように合金として形成してもよい。ニッケルとチタンの割合は、1対1から10対1、好ましくは3対1から6対1とすることで実施できる。
 ニッケル層とチタン層の形成方法は、蒸着、スパッタ等の薄膜の形成方法を用いることができる。薄膜形成後、アルゴン雰囲気中1000~1200℃で加熱して、ニッケルシリサイド層4を得る。
 形成されたチタンカーバイドを包含したニッケルシリサイド層4は、厚さ10~100nm、好ましくは20~30nmである。
 チタンカーバイドは、裏面電極を構成する積層体のうちのチタンと良好な密着性を示すため、裏面電極剥離を抑制する機能を有する。また、チタンカーバイドを包含したニッケルシリサイド層4において、最表面におけるチタンカーバイドに含まれる炭素原子数が、最表面に析出した全炭素原子数の12%以上であると、電極との剥離が生じないのでより好ましい。なお、12%未満であっても、剥離を抑制でき歩留まりを向上させる効果がある。
 図4は、コンタクトホールを形成する工程を示す断面図である。図4に示すように、絶縁層3の一部をエッチングにより取り除き、コンタクトホールを形成する。
 図5は、ショットキー電極6を形成する工程を示す断面図である。エッチングにより露出したSiC基板1部分に、ショットキー電極として、例えばチタンを製膜後、引き続いて行う加熱によりショットキーコンタクトが形成される。加熱温度は400~600℃程度である。加熱雰囲気はアルゴンまたはヘリウムである。このとき、ニッケルシリサイド層の内部に含まれる炭素の一部が、チタンカーバイドを包含したニッケルシリサイド層の表面に析出し、図5に示すように炭素層5が形成される。炭素層5は、数原子層であり、局所的に析出する。
 図6は、表面電極7を形成する工程を示す断面図である。図6に示すように、ショットキー電極6を、例えばアルミニウムで覆い表面電極7とする。
 図7は、チタンカーバイドを包含したニッケルシリサイド層4上に形成された炭素層5を除去する工程を示す断面図である。図7に示すように、逆スパッタを施してニッケルシリサイド層4の表面に形成された炭素層5を取り除く。逆スパッタは、アルゴン圧力0.1Pa以上1Pa以下、及びRFパワーが100W以上300W以下で行うことが好ましい。
 図8は、金属層の積層体を形成して裏面電極8とする工程を示す断面図である。炭素層5を取り除いた、チタンカーバイドを含むニッケルシリサイド層4上に、チタン、ニッケル、金の順で積層した積層体からなる裏面電極8を形成する。
 この後、全ての製膜操作が完了した基板をダイシングして、SiCショットキーバリアダイオードのチップを得ることができる。
 ショットキーバリアダイオードについて以上説明したが、本発明に係るSiC半導体デバイスは、ショットキーバリアダイオードに限定されず、MOSFETなど、SiCを用いた種々の半導体デバイスにおいても同様である。
(実施例1)
 図9は、本実施例で製造するフィールドリミッティングリング構造を持つショットキーバリアダイオード(FLR-SBD)を説明する図である。このFLR-SBDについても、上述した図1~9同様の手順にて製造する。
 はじめに、エピタキシャル層(低濃度n型ドリフト層)13を形成したSiC基板(高濃度n型基板)12に、イオン注入によりチャンネルストッパー用のn型領域と、終端構造用のp型領域(p型不純物イオン注入領域)14と、FLR構造16用のp型領域を形成する。
 その後、チャンネルストッパー用のn型領域を形成するために注入されたリンと、終端構造用のp型領域14とFLR構造16用のp型領域を形成するために注入されたアルミニウムとを、活性化するために、アルゴン雰囲気中において1620℃で180秒間の活性化を行った。その後、常圧CVD(Chemical Vapor Deposition)装置を用いて基板表面側に厚さ500nmのSiO2膜を形成した。
 一方、基板裏面側に、スパッタ装置を用いて、SiC基板12の裏面側に、厚さ60nmのニッケル層、厚さ20nmのチタン層の順で積層して製膜した。製膜したSiC基板12は、赤外線ランプを備えた高速アニール装置(RTA)を用いて、アルゴン雰囲気中1050℃で2分間の加熱処理を行った。この加熱処理によりSiC基板12のシリコン原子はニッケルと反応してニッケルシリサイドを生成し、オーミックコンタクトを得ることができた。また、SiC基板12の炭素原子はチタンと反応してチタンカーバイドを生成してニッケルシリサイドの表面に析出する。このとき、未反応の炭素原子はニッケルシリサイド層中に残存するが、ニッケルシリサイド層の最表面におけるチタンカーバイドに含まれる炭素原子数は、表面に析出した全炭素原子数の12%以上であった。ここで、炭素原子数は、XPS分析により算出した。283eV付近に観察されるC1sピークにおいて、ケミカルシフトによって現れる複数のC1sピーク強度の合計値とTiC由来のピーク強度比より算出した。
 フッ酸緩衝液を用いてSiC基板12表面側の酸化膜にコンタクトホールを形成し(図4参照)、スパッタ装置でショットキー電極15用のチタンを200nm製膜後、赤外線ランプを備えた高速アニール装置(RTA)を用いてアルゴン雰囲気中500℃で5分間の処理を行った(図5参照)。このとき、ニッケルシリサイド層中のCが析出して、薄い炭素層が形成された。その後、速やかにスパッタ装置を用いて、表面電極用のアルミニウムを5000nm製膜し(図6参照)、表面電極製膜後に、SiC基板12を反転させてアルゴン逆スパッタを圧力0.5Pa、RFパワー300Wで3分間行って、ニッケルシリサイド層の表面に形成された炭素層を除去した(図7参照)。次に、蒸着装置を用いてニッケルシリサイド層の上に、チタン70nm、ニッケル700nm、金200nmを連続蒸着して、金属積層体の裏面電極(オーミック電極)11を形成した(図8参照)。
 以上の電極構造が形成されたSiC基板12をダイシングした結果、裏面電極11の剥離は全く生じず、室温でのオン電圧(Vf)が1.7VのSiCショットキーバリアダイオードを得ることができた。
(比較例1)
 次に、比較例1におけるSiC半導体デバイスの製造工程について説明する。上記の実施例1は、裏面電極の形成時にNi層の上にTi層を形成して加熱することによりチタンカーバイドを含むニッケルシリサイドを得たのに対して、比較例1は、Ni層の上にTi層を形成せずに加熱した例である。エピタキシャル層を形成したSiC基板に、イオン注入によりチャンネルストッパー用のn型領域と、終端構造用のp型領域とフローティングリミッティングリング(FLR)構造用のp型領域を形成後、チャンネルストッパー用のn型領域を形成するために注入されたリンと終端構造用のp型領域とFLR構造用のp型領域を形成するために注入されたアルミニウムを活性化するために、アルゴン雰囲気中において1620℃で180秒間の活性化を行った。
 そして、常圧CVD装置を用いて基板表面側に厚さ500nmのSiO2膜を形成した後、裏面側にスパッタ装置を用いて厚さ60nmのニッケル層を製膜した。その後、製膜したSiC基板を、実施例1と同じ方法、即ち、赤外線ランプを備えた高速アニール装置(RTA)を用いて、アルゴン雰囲気中1050℃で2分間の加熱処理を行った。この加熱処理によりSiC基板のシリコン原子がニッケルと反応してニッケルシリサイドが生成された。シリサイド層形成後、実施例1と同じ工程で、表面電極製膜後に基板を反転させてアルゴン逆スパッタを圧力0.5Pa、RFパワー300Wで3分間行った。そして、ニッケルシリサイド層の表面に形成された炭素層を除去した。その後、ニッケルシリサイド層の上に実施例1と同様の金属層を、基板側からみてTi層、Ni層、Au層の順に積層し、裏面電極として形成した。得られたSiC基板をダイシングした結果、ニッケルシリサイド層と、裏面電極におけるチタン層との界面で裏面電極が剥離した。
(比較例2)
 比較例2では、実施例1と同じ方法で表面電極用のアルミニウムまで製膜した後、逆スパッタを行わずに、裏面電極を形成した。得られたSiC基板をダイシングした結果、ニッケルシリサイド層と、裏面電極におけるチタン層との界面で裏面電極が剥離した。
(実施例2)
 ニッケルシリサイド層の最表面におけるチタンカーバイドに含まれる炭素原子数について、最表面に析出した全炭素原子数に対する割合が異なる場合について調べた。チタンカーバイドを含むニッケルシリサイド層を生成させるためのチタン層の厚さを変えた以外は、実施例1と同様に、次のようにSiCショットキーバリアダイオードを製造した。
 エピタキシャル層を形成したSiC基板に、イオン注入によりチャンネルストッパー用のn型領域と、終端構造用のp型領域とフローティングリミッティングリング(FLR)構造用のp型領域を形成した後、チャンネルストッパー用のn型領域を形成するために注入されたリンと終端構造用のp型領域とFLR構造用のp型領域を形成するために注入されたアルミニウムを活性化するために、アルゴン雰囲気中において1620℃で180秒間の活性化を行った。そして、常圧CVD装置を用いて基板表面側に厚さ500nmのSiO2膜を形成した後、裏面側にスパッタ装置を用いて厚さAnmのチタン層と厚さ60nmのニッケル層を製膜し、RTA装置を用いて、アルゴン雰囲気中1050℃で2分間の加熱処理を行って、チタンカーバイド及びニッケルシリサイドを生成した。
 TiとNiの層の膜厚を異ならせて複数形成し、加熱することにより、該割合の異なるチタンカーバイドを含むニッケルシリサイド層を形成することができる。具体的には、ニッケルシリサイド層を生成する際のチタン層のスパッタ厚さAを0~40nmとして、チタンカーバイドの生成量を変化させ、裏面電極の密着性を評価した。
 図10は、TiC由来の炭素原子濃度と剥離の有無の関係を示す図表である。図10において、縦軸は炭素Cの組成比(atomic%)であり、横軸は各サンプルA~Oである。剥離なしを白丸で示し、剥離ありを黒丸で示した。図10から、TiC由来の炭素原子濃度が12%以上で裏面電極が剥離しないという相関関係があることがわかる。
 例えば、チタン層の厚さAを10nm、ニッケル層の厚さを60nmとして製膜した場合、最表面におけるチタンカーバイドに含まれる炭素原子数は、表面に析出した全炭素原子数の6%であった。その後、実施例1と同じ方法で裏面電極を形成した。得られた基板をダイシングした結果、裏面電極においてニッケルシリサイド層とチタン層の界面で剥離した。
 12%未満であると剥離する場合があるが、比較例1や比較例2に比較して、剥離する割合が減少するので、歩留まりが向上した。
(実施例3)
 図11は、本発明の実施の形態のショットキーバリアダイオードの他の例を示す図である。実施例1で図示して説明したショットキーバリアダイオードの代わりに、図11に示したジャンクションバリアショットキー(JBS)構造17を持つショットキーバリアダイオード(SBD)についても、実施例1と同様に製造できる。SiC基板12側から、厚さ60nmのニッケル層、厚さ20nmのチタン層の順で積層して製膜し、加熱処理によりチタンカーバイドを包含するニッケルシリサイド層を作成し、その後の製造工程中に析出した炭素原子を逆スパッタにより除去した。裏面電極11を形成後ダイシングした結果、裏面電極11の剥離は全く生じなかった。
 以上、実施例と比較例の結果から明らかであるように、本発明のSiC半導体デバイスは、裏面電極の剥離を十分に抑制することができ、かつ、信頼性に優れている。
 上記実施の形態及び実施例は、発明を理解しやすくするために記載したものであり、この形態に限定されるものではない。
 本発明は、1000V以上の高耐圧ショットキーバリアダイオードとして利用することができ、リークを抑えつつオン抵抗を下げられるため、チップ面積を小さくし製品単価を下げることができ有用である。また、定格の大きいダイオードの製造が可能となり、大電流を必要とする産業用電動機や新幹線車両などのインバータへの適用が可能になり、装置の高効率・小型化に寄与できる。
 1  SiC基板
 2  ガードリング
 3  絶縁層
 4  チタンカーバイドを包含したニッケルシリサイド層
 5  炭素層
 6  ショットキー電極
 7  表面電極
 8  裏面電極
 11 オーミック電極
 12 高濃度n型基板
 13 低濃度n型ドリフト層
 14 p型不純物イオン注入領域
 15 ショットキー電極
 16 FLR構造
 17 JBS構造

Claims (9)

  1.  SiC半導体に電極構造を形成するSiC半導体デバイスの製造方法であって、
     前記SiC半導体に、
     ニッケル及びチタンを含む層を形成した後、
     加熱によりチタンカーバイドを有するニッケルシリサイド層を生成し、
     前記ニッケルシリサイド層表面に生成した炭素層を逆スパッタにより取り除き、
     前記チタンカーバイドを有するニッケルシリサイド層上に、チタン層、ニッケル層、金層を順次積層することにより金属層を形成することを特徴とするSiC半導体デバイスの製造方法。
  2.  前記チタンカーバイドを有するニッケルシリサイド層表面に生成した炭素層は、最表面におけるチタンカーバイドに含まれる炭素原子数が、最表面の全炭素原子数に対して12%以上であることを特徴とする請求項1に記載のSiC半導体デバイスの製造方法。
  3.  前記ニッケル及びチタンを含む層は、前記SiC半導体の表面に、ニッケル層、チタン層を順次積層して形成することを特徴とする請求項1に記載のSiC半導体デバイスの製造方法。
  4.  前記ニッケルシリサイド層表面に生成した炭素層は、前記ニッケルシリサイド層表面に炭素原子が原子層1層以上9層以下あるいは局所的に析出したものであることを特徴とする請求項1に記載のSiC半導体デバイスの製造方法。
  5.  前記SiC半導体デバイスは、前記電極構造として、前記チタンカーバイドを有するニッケルシリサイド層のオーミック電極と、前記金属層の裏面電極とからなる裏面電極構造を有し、表面電極構造としてショットキー電極と表面電極を有することを特徴とする請求項1に記載のSiC半導体デバイスの製造方法。
  6.  前記逆スパッタは、アルゴン逆スパッタであり、アルゴンガスの圧力が0.1Pa以上で1Pa以下であり、RFパワーが100W以上で600W以下であることを特徴とする請求項1に記載のSiC半導体デバイスの製造方法。
  7.  請求項1~6のいずれか一つに記載の半導体デバイスの製造方法により製造されたものであることを特徴とするSiC半導体デバイス。
  8.  SiC半導体上に、チタンカーバイドを有するニッケルシリサイド層、チタン層、ニッケル層、金層の順に積層された電極構造を備えることを特徴とするSiC半導体デバイス。
  9.  前記チタンカーバイドを有するニッケルシリサイド層は、前記SiC半導体に近い方から、ニッケルシリサイド層、チタンカーバイド層の順に積層されていることを特徴とする請求項8に記載のSiC半導体デバイス。
PCT/JP2012/064003 2011-05-30 2012-05-30 SiC半導体デバイス及びその製造方法 WO2012165513A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201280024155.8A CN103548119B (zh) 2011-05-30 2012-05-30 SiC半导体器件及其制造方法
DE201211002275 DE112012002275T5 (de) 2011-05-30 2012-05-30 SIC-Halbleitervorrichtung und Verfahren zu deren Herstellung
US14/078,833 US9129939B2 (en) 2011-05-30 2013-11-13 SiC semiconductor device and method for manufacturing the same
US14/802,092 US9401411B2 (en) 2011-05-30 2015-07-17 SiC semiconductor device and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011120124A JP6099298B2 (ja) 2011-05-30 2011-05-30 SiC半導体デバイス及びその製造方法
JP2011-120124 2011-05-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/078,833 Continuation US9129939B2 (en) 2011-05-30 2013-11-13 SiC semiconductor device and method for manufacturing the same

Publications (1)

Publication Number Publication Date
WO2012165513A1 true WO2012165513A1 (ja) 2012-12-06

Family

ID=47259365

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/064003 WO2012165513A1 (ja) 2011-05-30 2012-05-30 SiC半導体デバイス及びその製造方法

Country Status (5)

Country Link
US (2) US9129939B2 (ja)
JP (1) JP6099298B2 (ja)
CN (1) CN103548119B (ja)
DE (1) DE112012002275T5 (ja)
WO (1) WO2012165513A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013125596A1 (ja) * 2012-02-20 2013-08-29 富士電機株式会社 SiC半導体デバイスおよびその製造方法
WO2013146328A1 (ja) * 2012-03-30 2013-10-03 富士電機株式会社 炭化珪素半導体装置の製造方法及び当該方法により製造された炭化珪素半導体装置
CN105308722A (zh) * 2013-11-22 2016-02-03 富士电机株式会社 碳化硅半导体装置及碳化硅半导体装置的制造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6099298B2 (ja) * 2011-05-30 2017-03-22 富士電機株式会社 SiC半導体デバイス及びその製造方法
KR101984697B1 (ko) * 2012-12-21 2019-05-31 삼성전자주식회사 그래핀 구조체, 이를 포함한 그래핀 소자 및 그 제조 방법
CN105009295B (zh) * 2013-03-29 2017-10-10 富士电机株式会社 半导体装置及半导体装置的制造方法
WO2015122065A1 (ja) * 2014-02-13 2015-08-20 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP2016015424A (ja) * 2014-07-02 2016-01-28 ルネサスエレクトロニクス株式会社 半導体装置
JP2016086131A (ja) * 2014-10-28 2016-05-19 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置の製造方法
WO2016080288A1 (ja) 2014-11-17 2016-05-26 富士電機株式会社 炭化珪素半導体装置の製造方法
WO2016113004A1 (en) * 2015-01-15 2016-07-21 Abb Technology Ag Semiconductor device including an ohmic or rectifying contact to silicon carbide and method for forming such contact
CN106575610B (zh) * 2015-08-12 2019-12-24 新电元工业株式会社 碳化硅半导体装置的制造方法以及碳化硅半导体装置
CN105244266B (zh) * 2015-10-26 2017-12-08 株洲南车时代电气股份有限公司 一种SiC晶圆的欧姆接触形成方法
JP6648574B2 (ja) * 2016-03-16 2020-02-14 富士電機株式会社 炭化珪素半導体装置の製造方法
JP6719090B2 (ja) * 2016-12-19 2020-07-08 パナソニックIpマネジメント株式会社 半導体素子
US10813607B2 (en) * 2018-06-27 2020-10-27 Prismatic Sensors Ab X-ray sensor, method for constructing an x-ray sensor and an x-ray imaging system comprising such an x-ray sensor
JP7283053B2 (ja) 2018-11-09 2023-05-30 富士電機株式会社 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法
JP7427886B2 (ja) * 2019-09-06 2024-02-06 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7434908B2 (ja) * 2020-01-09 2024-02-21 富士電機株式会社 炭化珪素半導体装置
IT202100027101A1 (it) * 2021-10-21 2023-04-21 St Microelectronics Srl Procedimento di fabbricazione di un dispositivo elettronico di carburo di silicio e dispositivo elettronico di carburo di silicio
CN115799065B (zh) * 2022-11-17 2024-01-23 扬州国宇电子有限公司 一种TiSi势垒的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208438A (ja) * 1999-01-11 2000-07-28 Fuji Electric Co Ltd SiC半導体デバイス
JP2003243323A (ja) * 2001-12-14 2003-08-29 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP2006344688A (ja) * 2005-06-07 2006-12-21 Denso Corp 半導体装置およびその製造方法
WO2009054140A1 (ja) * 2007-10-24 2009-04-30 Panasonic Corporation 半導体素子およびその製造方法
JP2010062524A (ja) * 2008-06-02 2010-03-18 Fuji Electric Systems Co Ltd 炭化珪素半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184571A (ja) 2005-12-08 2007-07-19 Nissan Motor Co Ltd 炭化珪素半導体装置、炭化珪素半導体装置の製造方法、炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体及び炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法
US20070138482A1 (en) 2005-12-08 2007-06-21 Nissan Motor Co., Ltd. Silicon carbide semiconductor device and method for producing the same
JP2008053291A (ja) 2006-08-22 2008-03-06 Rohm Co Ltd SiC半導体素子およびその製造方法
JP5369581B2 (ja) 2008-09-29 2013-12-18 住友電気工業株式会社 半導体デバイス用裏面電極、半導体デバイスおよび半導体デバイス用裏面電極の製造方法
JP6099298B2 (ja) * 2011-05-30 2017-03-22 富士電機株式会社 SiC半導体デバイス及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208438A (ja) * 1999-01-11 2000-07-28 Fuji Electric Co Ltd SiC半導体デバイス
JP2003243323A (ja) * 2001-12-14 2003-08-29 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP2006344688A (ja) * 2005-06-07 2006-12-21 Denso Corp 半導体装置およびその製造方法
WO2009054140A1 (ja) * 2007-10-24 2009-04-30 Panasonic Corporation 半導体素子およびその製造方法
JP2010062524A (ja) * 2008-06-02 2010-03-18 Fuji Electric Systems Co Ltd 炭化珪素半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013125596A1 (ja) * 2012-02-20 2013-08-29 富士電機株式会社 SiC半導体デバイスおよびその製造方法
US9159792B2 (en) 2012-02-20 2015-10-13 Fuji Electric Co., Ltd. SiC semiconductor device and method for manufacturing the same
WO2013146328A1 (ja) * 2012-03-30 2013-10-03 富士電機株式会社 炭化珪素半導体装置の製造方法及び当該方法により製造された炭化珪素半導体装置
US9768260B2 (en) 2012-03-30 2017-09-19 Fuji Electric Co., Ltd. Fabrication method of silicon carbide semiconductor apparatus and silicon carbide semiconductor apparatus fabricated thereby
CN105308722A (zh) * 2013-11-22 2016-02-03 富士电机株式会社 碳化硅半导体装置及碳化硅半导体装置的制造方法
EP2993690A4 (en) * 2013-11-22 2017-01-18 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method for producing silicon carbide semiconductor device
US10374050B2 (en) 2013-11-22 2019-08-06 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and manufacturing method of silicon carbide semiconductor device

Also Published As

Publication number Publication date
DE112012002275T5 (de) 2014-03-20
US9401411B2 (en) 2016-07-26
US9129939B2 (en) 2015-09-08
CN103548119A (zh) 2014-01-29
JP2012248729A (ja) 2012-12-13
US20140061674A1 (en) 2014-03-06
US20150325666A1 (en) 2015-11-12
CN103548119B (zh) 2017-02-15
JP6099298B2 (ja) 2017-03-22

Similar Documents

Publication Publication Date Title
JP6099298B2 (ja) SiC半導体デバイス及びその製造方法
US9263543B2 (en) Method for manufacturing a semiconductor device
JP5728339B2 (ja) 半導体装置および半導体装置の製造方法
JP5525940B2 (ja) 半導体装置および半導体装置の製造方法
JP6390745B2 (ja) 炭化珪素半導体装置の製造方法
US10600921B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP5427980B2 (ja) 炭化珪素半導体装置の製造方法
US9159792B2 (en) SiC semiconductor device and method for manufacturing the same
US8765523B2 (en) Method for manufacturing semiconductor device including Schottky electrode
JP6112699B2 (ja) 炭化珪素半導体装置の製造方法及び該方法により製造された炭化珪素半導体装置
JP6051573B2 (ja) 半導体装置の製造方法
JP6648574B2 (ja) 炭化珪素半導体装置の製造方法
US9793121B2 (en) Method of manufacturing silicon carbide semiconductor device
JP2016086131A (ja) 炭化珪素半導体装置の製造方法
JP2016086131A5 (ja)
JP5991629B2 (ja) 半導体装置および半導体装置の製造方法
CN117438296A (zh) 碳化硅半导体衬底上制造接触的方法和碳化硅半导体器件

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12792725

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 1120120022750

Country of ref document: DE

Ref document number: 112012002275

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12792725

Country of ref document: EP

Kind code of ref document: A1