CN103548119B - SiC半导体器件及其制造方法 - Google Patents

SiC半导体器件及其制造方法 Download PDF

Info

Publication number
CN103548119B
CN103548119B CN201280024155.8A CN201280024155A CN103548119B CN 103548119 B CN103548119 B CN 103548119B CN 201280024155 A CN201280024155 A CN 201280024155A CN 103548119 B CN103548119 B CN 103548119B
Authority
CN
China
Prior art keywords
layer
nickel silicide
silicide layer
sic semiconductor
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280024155.8A
Other languages
English (en)
Other versions
CN103548119A (zh
Inventor
今井文
今井文一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN103548119A publication Critical patent/CN103548119A/zh
Application granted granted Critical
Publication of CN103548119B publication Critical patent/CN103548119B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H01L21/244—Alloying of electrode materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

在SiC衬底(1)上形成包钛和镍的层。通过加热形成含碳化钛的硅化镍层(4)。通过逆溅射来去除所析出的碳层(5)。由此，抑制在后续步骤中形成于硅化镍上的金属层的电极(8)发生剥离。当碳层(5)去除前的硅化镍表面上析出的碳量与碳化钛的碳量之间的关系满足预定条件时，能够进一步提高防止剥离的效果。

Description

SiC半导体器件及其制造方法
技术领域
本发明涉及防止电极剥离的碳化硅(SiC)半导体器件及其制造方法。例如，本发明涉及在诸如纵型结构的肖特基势垒二极管的背面电极结构中能抑制背面电极剥离的SiC半导体器件及其制造方法。
背景技术
在以往用作为功率器件的半导体器件中，一些半导体器件主要使用硅作为其半导体材料。作为宽禁带半导体的碳化硅(SiC)具有如下物理特性：热传导度为硅的3倍，最大电场强度为硅的10倍，电子迁移速度是硅的2倍。因此，近年来，对于SiC作为能够在高温下以高击穿电压且低损耗工作的功率器件的应用进行了研究。
对于功率器件的结构，主要采用具有背面电极的纵型半导体器件，且该背面电极在背面侧设有低电阻欧姆电极。背面电极使用各种材料及结构。作为其中之一，提出了钛层、镍层和银层的层叠体(例如，参照下述专利文献1)；钛层、镍层和金层的层叠体(例如，参照专利文献2)等。
在以肖特基势垒二极管为代表的使用SiC的纵型半导体器件中，使用如下方法：在SiC衬底上形成镍层之后，通过加热形成硅化镍层，在SiC衬底与硅化镍层之间形成欧姆接触(例如，参照下述专利文献1和下述专利文献2)。然而，存在如下问题：在硅化镍层上形成背面电极时，背面电极容易从硅化镍层剥离。
因此，提出了如下背面电极的技术：在去除了形成硅化镍层时残留在硅化镍层表面的镍层之后，依次层叠钛层、镍层和银层(例如，参照下述专利文献3)。并且提出了：阴极电极的与硅化镍层接触的部分由镍以外的其他金属构成，从而抑制剥离的缺陷。并且还提出了：即使在硅化镍等与阴极电极之间形成析出了碳的层，也能与镍层一起去除析出了碳的层，从而能防止剥离。
此外，还提出了如下技术：去除形成在硅化镍层表面的碳化物，从而提高背面电极的粘附性(例如，参照下述专利文献4)。
现有技术文献
专利文献
专利文献1：JP-A-2007-184571
专利文献2：JP-A-2010-86999
专利文献3：JP-A-2008-53291
专利文献4：JP-A-2003-243323
发明内容
技术问题
在属于背景技术的专利文献3或专利文献4中，存在如下问题：即使在被设计为能抑制缺陷的结构的背面电极中，硅化镍层与阴极电极层的钛层之间的粘附性也较低。例如，存在如下问题：在切割半导体器件时，背面电极会从硅化镍层剥离。
例如，在专利文献3所述的SiC半导体器件用背面电极的制造方法中，在SiC衬底上形成镍层，通过后续的加热来形成硅化镍层，并在SiC与硅化镍层之间形成欧姆接触。
根据专利文献1的记载，硅化镍通过下述的反应式所表示的固相反应来生成。
Ni+2SiC→NiSi2+2C
上述反应式所生成的碳(C)作为不稳定的过饱和状态或微析出体存在，从而分散在硅化镍层的整个内部。若在形成硅化物之后进行加热处理，则该C一下子被排出，并作为被视为石墨的析出物而在硅化物层的内部和表面层状地凝聚(析出)。析出物是脆弱且粘附性差的材料。因此，在其上有轻微的应力作用时，析出物就容易破损。由此，形成于硅化物层上的背面电极金属层会剥离。
如上所述，在制造SiC半导体器件的工序中，在SiC衬底上蒸镀用于形成欧姆电极的Ni之后，通过加热处理使得SiC衬底和电极的Ni彼此发生反应，从而形成硅化镍。而且，由于在形成半导体器件的肖特基电极的步骤等中进行各种加热处理，因此存在如下问题：SiC衬底的碳会扩散，并在硅化镍中或硅化镍的表面上析出。
为了解决上述问题，本发明的目的在于提供能充分抑制背面电极剥离的SiC半导体器件的制造方法、以及具有能防止背面电极剥离的背面电极结构的SiC半导体器件。
解决技术问题的技术方案
根据本发明，为了在SiC半导体的衬底上形成电极，采用如下方法以取代形成Ni层的背景技术的方法：形成含钛和镍的层，且通过加热形成含碳化钛的硅化镍层。含碳化钛的硅化镍层可通过在SiC衬底上例如依次层叠镍层和钛层来构成含钛和镍的层之后进行加热来形成。由于生成了碳化钛，因而能够防止碳的析出。
而且，利用逆溅射来去除在含碳化钛的硅化镍层上析出的碳层，从而能够抑制后续步骤中形成于硅化镍上的金属层发生剥离。
根据本发明，在形成背面电极金属膜之前，去除由于在形成含碳化钛的硅化镍层之后进行的各种处理步骤（为形成肖特基电极等）而在表面析出的碳层，从而能够防止背面电极的剥离。
当碳层去除前的硅化镍表面析出的碳量与碳化钛的碳量之间的关系满足预定条件时，能够进一步提高防止剥离的效果。
根据本发明，在含碳化钛的硅化镍层一侧配置有钛层并与其相接触，作为形成于含碳化钛的硅化镍层上的金属层。在钛层上依次层叠镍层和金层，从而形成背面电极。将硅化镍层称作为欧姆电极，将钛层、镍层和金层依次层叠的金属层称作为背面电极。将由欧姆电极和背面电极构成的结构称作为背面电极结构。另一方面，在SiC衬底的与背面电极结构相反的表面上，与SiC衬底相接触地形成肖特基电极，且在肖特基电极上形成由金属层构成的表面电极。将由肖特基电极和表面电极构成的结构称作为表面电极结构。
通过对含镍和钛的层进行加热而生成的含碳化钛层的层与硅化镍层之间的粘附性、以及与背面电极中使用的钛层之间的粘附性优异。
为了达到上述目的，本发明具有如下特征。
根据本发明，在SiC半导体中形成电极结构的半导体器件的制造方法，其特征在于，包括：在所述SiC半导体上形成含镍和钛的层之后，通过加热来生成含有碳化钛的硅化镍层；通过逆溅射来去除在硅化镍层的表面上生成的碳层；通过在含有碳化钛的硅化镍层上依次层叠钛层、镍层和金层从而形成金属层。
优选为，在含有碳化钛的硅化镍层的表面上生成的碳层配置成使得最表面的碳化钛中包含的碳原子数量相对于最表面的碳原子总数的比例不小于12%。这里，最表面对应于利用AES(俄歇电子分光分析：Auger Electron Spectroscopy)、XPS(X射线光电子分光分析)等分析表面时到达所要分析的表面深度的部分。最表面的深度为几nm。具体而言，最表面的深度为2至3nm。诸如EPMA的其他表面分析方法会获得深度至几μm的平均化信息。为了澄清与它们的区别，这里将表面深度表述为“最表面”或“顶面”。“最表面的碳原子总数”包括在表面析出的碳层的碳原子数量、最表面的碳化钛中包含的碳原子数量、以及最表面的硅化镍层中残留的未反应的碳原子数量。优选为，最表面的碳化钛中包含的碳原子数量相对于最表面的碳原子总数的比例不小于12%。当比例不小于12%时，能防止电极的金属层发生剥离，且抑制剥离的效果显著。比例的上限可适当选择。已确认在30%时可确保防止剥离的效果，在20%时防止剥离的效果充分。由此，比例不小于12%且不大于30%，优选为不小于12%且不大于20%。
本发明中，优选为在SiC半导体的表面上依次层叠镍层和钛层从而形成含镍和钛的层。
在硅化镍层的表面上生成的碳层由局部地或者以形成多个原子层的方式析出在硅化镍层的表面上的碳原子构成。碳原子析出1至9层，优选为1至3层，且大多在硅化镍层的表面上局部析出。碳原子局部地像岛状那样析出。例如，碳原子像面积不大于1μm2的岛状或区域结构那样析出。
本发明所涉及的SiC半导体器件具有背面电极结构作为电极结构的具体结构，该背面电极结构包括含碳化钛的硅化镍层的欧姆电极和金属层的背面电极，并且所述SiC半导体器件具有肖特基电极和表面电极作为表面电极结构。
优选为，使用氩气逆溅射作为本发明的逆溅射。此时，氩气的压力优选值不小于0.1Pa且不大于1Pa，RF功率不小于100W且不大于600W。当压力超过上限或下限值、或者功率超过下限值时，难以进行逆溅射的稳定放电。而当功率超过上限值时，对于器件的损伤较大。
本发明所涉及的SiC半导体器件的特征在于，利用本发明所涉及的SiC半导体器件的制造方法来制造。此外，本发明所涉及的SiC半导体器件的特征在于，包括如下电极结构：其中在SiC半导体上依次层叠有含碳化钛的硅化镍层、钛层、镍层和金层。此外，优选为，含碳化钛的硅化镍层中，硅化镍层、碳化钛层按照到SiC半导体的距离依次增大的顺序依次层叠。
本发明的有益效果
根据本发明所涉及的碳化硅半导体器件的制造方法，能够充分抑制电极的剥离。由于电极的剥离被抑制，因此切割时的剥离被抑制，从而可提高成品率，提高生产效率。在本发明所涉及的碳化硅半导体器件的制造方法中，在所述碳化硅半导体上形成含镍和钛的层之后，通过加热来生成包含碳化钛的硅化镍层，通过逆溅射来去除在所述硅化镍层的表面上生成的碳层。由此，能够抑制之后形成的金属层的电极发生剥离，从而能够提高相对于切割时发生剥离的成品率。此外，通过在包含碳化钛的所述硅化镍层上依次层叠钛层、镍层和金层，从而提高包含碳化钛的硅化镍层与钛层之间的粘附性。由此，能够进一步防止剥离。
根据本发明，当在包含碳化钛的所述硅化镍层的表面上生成的碳层配置成使得最表面的碳化钛中包含的碳原子数量相对于最表面的碳原子总数的比例不小于12%时，具有如下的显著效果：不会在硅化镍层的表面与电极的金属层之间产生剥离。
根据本发明的碳化硅半导体器件，电极的剥离被抑制。当本发明被应用于肖特基势垒二极管时，能够在抑制具有1000V以上高耐压的肖特基势垒二极管发生泄漏的同时减小导通电阻。其结果是，能够减小芯片面积并降低产品单价。此外，能够制造大额定值的二极管，能应用于需要大电流的工业电动机、新干线车厢等的逆变器。因此，能够有助于装置的高效率及小型化。
附图说明
图1是表示本发明的实施方式所涉及的肖特基势垒二极管制造过程中的SiC衬底的剖视图。
图2是表示本发明的实施方式所涉及的肖特基势垒二极管制造过程中形成保护环的步骤的剖视图。
图3是表示本发明的实施方式所涉及的肖特基势垒二极管制造过程中形成绝缘层及硅化镍层的步骤的剖视图。
图4是表示本发明的实施方式所涉及的肖特基势垒二极管制造过程中形成接触孔的步骤的剖视图。
图5是表示本发明的实施方式所涉及的肖特基势垒二极管制造过程中形成肖特基电极的步骤的剖视图。
图6是表示本发明的实施方式所涉及的肖特基势垒二极管制造过程中形成表面电极的步骤的剖视图。
图7是表示本发明的实施方式所涉及的肖特基势垒二极管制造过程中去除形成于硅化镍上的碳层的步骤的剖视图。
图8是表示本发明的实施方式所涉及的肖特基势垒二极管制造过程中形成背面电极的步骤的剖视图。
图9是表示本发明的实施方式所涉及的肖特基势垒二极管的示例的图。
图10是表示本发明所涉及的TiC带来的碳原子浓度不小于12%时背面电极未剥离的图表。
图11是表示本发明的实施方式所涉及的肖特基势垒二极管的另一示例的图。
具体实施方式
下面说明本发明的实施方式。
参照图1至8说明肖特基势垒二极管，作为本发明所涉及的SiC半导体器件的优选实施方式。图1至8是用于说明制造肖特基势垒二极管的方法的图。图1至8示意性地示出制造步骤中的肖特基势垒二极管的截面。图8示出所制造的肖特基势垒二极管的结构。使用SiC半导体的肖特基势垒二极管设有SiC衬底1、保护环2、包含碳化钛的硅化镍层4、碳层5、肖特基电极6、表面电极7、以及背面电极8。
图1是表示SiC衬底1的剖视图。SiC衬底1通过在由SiC构成的晶片层上层叠由SiC构成的外延层来形成。图1中，晶片层和外延层由同一标号表示。
图2是表示形成保护环2的步骤的图。通过向SiC衬底1表面侧的一部分外延层注入离子，从而形成保护环2。
图3是表示形成绝缘层3和硅化镍层4的步骤的剖视图。在保护环2上形成由SiO2构成的绝缘层3之后，在SiC衬底1的背面形成含镍(Ni)和钛(Ti)的层。通过后续的加热，来形成包含碳化钛的硅化镍层4。对于含镍和钛的层，优选为按照到SiC衬底1的背面侧的距离依次增大的顺序形成镍层和钛层。可在镍和钛之间的膜厚比设置在1：1至10：1的范围内，优选为3：1至6：1的范围内通过层叠来形成镍层和钛层。此时，优选为镍的膜厚为20至100nm，且钛的膜厚为10至50nm。此外，可在镍中包含钛作为合金来形成上述的层。可在镍和钛之间的比例设置在1：1至10：1的范围内，优选为3：1至6：1的范围内来形成该层。
可将诸如蒸镀或溅射的薄膜形成方法用作为用于形成镍层和钛层的方法。在形成薄膜之后，在氩气气氛中将薄膜加热至1000至1200℃，从而获得硅化镍层4。
由此形成的包含碳化钛的硅化镍层4的厚度为10至100nm，优选厚度为20至30nm。
碳化钛与构成背面电极的层叠体中的钛之间具有良好的粘附性，从而碳化钛具有抑制背面电极剥离的功能。此外，在包含碳化钛的硅化镍层4中，更优选为最表面的碳化钛中包含的碳原子数量相对于最表面上析出的碳原子总数的比例不小于12%，从而防止电极剥离。此外，即使比例小于12%，也可抑制剥离，从而获得提高成品率的效果。
图4是表示形成接触孔的步骤的剖视图。如图4所示，通过蚀刻来去除绝缘层3的一部分，从而形成接触孔。
图5是表示形成肖特基电极6的步骤的图。例如，在通过蚀刻而暴露的那部分SiC衬底1中形成钛膜作为肖特基电极，通过后续的加热来形成肖特基接触。加热温度为400至600℃左右。加热气氛为氩气或氦气。此时，硅化镍层内部包含的一部分碳在包含碳化钛的硅化镍层的表面上析出，从而如图5所示形成碳层5。碳层5为数个原子层，且为局部析出。
图6是表示形成表面电极7的步骤的剖视图。如图6所示，肖特基电极6例如被铝覆盖，从而作为表面电极7。
图7是表示去除形成于包含碳化钛的硅化镍层4上的碳层5的步骤的剖视图。如图7所示，实施逆溅射以去除形成于硅化镍层4的表面上的碳层5。优选为，逆溅射在氩气的压力不小于0.1Pa且不大于1Pa，RF功率不小于100W且不大于300W的条件下进行。
图8是表示形成金属层的层叠体以用作为背面电极8的步骤的剖视图。在去除了碳层5的包含碳化钛的硅化镍层4上形成由依次层叠钛、镍和金的层叠体而构成的背面电极8。
之后，对所有成膜操作完成后的衬底进行切割。由此，可获得SiC肖特基势垒二极管的芯片。
对肖特基势垒二极管进行了说明。然而，本发明所涉及的SiC半导体器件并不局限于肖特基势垒二极管，也可以相同方式应用于诸如MOSFET的使用SiC的各种半导体器件。
（实施例1）
图9是说明具有本实施例所制造的场限环结构的肖特基势垒二极管(FLR-SBD)的图。该FLR-SBD也与上述图1至8所记载的步骤同样地来制造。
首先，通过离子注入，在形成有外延层(低浓度n型漂移层)13的SiC衬底(高浓度n型衬底)12上形成沟道终止用的n型区、终端结构用的p型区(p型杂质离子注入区)14、以及FLR结构16用的p型区。
之后，为了将用于形成沟道终止用的n型区而注入的磷以及用于形成终端结构用的p型区14和FLR结构16用的p型区而注入的铝激活，在氩气气氛中在1620℃下进行180秒的激活。之后，使用常压CVD(化学气相沉积)装置在衬底的表面侧上形成500nm厚的SiO2膜。
另一方面，使用溅射装置在SiC衬底12的背面侧上依次层叠60nm厚的镍层和20nm厚的钛层，从而对衬底的背面侧进行成膜。使用设有红外线灯的高速退火装置(RTA)，在氩气气氛中且在1050℃下对成膜后的SiC衬底12进行2分钟的加热处理。由于该加热处理，使得SiC衬底12的硅原子与镍发生反应而生成硅化镍，从而可获得欧姆接触。此外，SiC衬底12的碳原子与钛发生反应而生成碳化钛，并在硅化镍的表面上析出。此时，未反应的碳原子残留在硅化镍层中。硅化镍层最表面的碳化钛中包含的碳原子数量相对于在表面析出的碳原子总数的比例不小于12%。这里，通过XPS分析来计算碳原子数量。根据283eV附近观察到的C1s峰值处因化学漂移而出现的多个C1s峰值强度的总计值与TiC带来的峰值强度之间的比例来计算。
使用氢氟酸缓冲液在SiC衬底12的表面侧的氧化膜中形成接触孔(参照图4)，且利用溅射装置将肖特基电极15用的钛膜形成为200nm厚。之后，使用设有红外线灯的高速退火装置(RTA)在氩气气氛中且在500℃下进行5分钟的处理(参照图5)。此时，硅化镍层中的C析出，从而形成薄碳层。之后，快速地使用溅射装置将表面电极用的铝膜形成为5000nm厚(参照图6)。在形成表面电极的膜之后，将SiC衬底12反转，在0.5Pa的压力下且在300W的RF功率下进行3分钟的氩气逆溅射，从而去除形成于硅化镍层的表面上的碳层(参照图7)。接着，使用蒸镀装置在硅化镍层上连续蒸镀70nm厚的钛、700nm厚的镍和200nm厚的金，从而形成金属层叠体的背面电极(欧姆电极)11(参照图8)。
对形成有上述电极结构的SiC衬底12进行切割。其结果是，能够获得背面电极11完全不会剥离且室温下的导通电压(Vf)为1.7V的SiC肖特基势垒二极管。
（比较例1）
接着，对比较例1中的SiC半导体器件的制造工序进行说明。在上述实施例1中，在形成背面电极时，是对其上形成有Ti层的Ni层进行加热，来获得包含碳化钛的硅化镍。另一方面，比较例1是对其上未形成有Ti层的Ni层进行加热的示例。通过离子注入，在形成有外延层的SiC衬底上形成沟道终止用的n型区、终端结构用的p型区、浮置限制环(FLR)结构用的p型区。之后，为了将用于形成沟道终止用的n型区而注入的磷以及用于形成终端结构用的p型区和FLR结构用的p型区而注入的铝激活，在氩气气氛中在1620℃下进行180秒的激活。
然后，使用常压CVD装置在衬底的表面侧上形成500nm厚的SiO2膜。之后，使用溅射装置在衬底的背面侧形成60nm厚的镍层。之后，以与实施例1相同的方式，使用设有红外线灯的高速退火装置(RTA)，在氩气气氛中在1050℃下对成膜后的SiC衬底进行2分钟的加热处理。由于该加热处理，使得SiC衬底的硅原子与镍发生反应，从而生成硅化镍。在形成硅化物层之后，利用与实施例1相同的工序，形成表面电极膜。之后，将衬底反转，在0.5Pa的压力下且在300W的RF功率下进行3分钟的氩气逆溅射。然后，去除形成于硅化镍层的表面上的碳层。之后，在硅化镍层上，按照到衬底的距离依次增大的顺序层叠与实施例1相类似的金属层即Ti层、Ni层和Au层，从而形成这些金属层的层叠体作为背面电极。对由此获得的SiC衬底进行切割。其结果是，背面电极在硅化镍层与背面电极中的钛层之间的界面上剥离。
（比较例2）
在比较例2中，到形成表面电极用的铝膜为止，使用与实施例1相同的方法。之后，不进行逆溅射地形成背面电极。对由此获得的SiC衬底进行切割。其结果是，背面电极在硅化镍层与背面电极中的钛层之间的界面上剥离。
（实施例2）
对硅化镍层最表面的碳化钛中包含的碳原子数量相对于最表面析出的碳原子总数的比例不同的情况进行分析。除了将用于生成包含碳化钛的硅化镍层的钛层的厚度加以改变之外，以与实施例1相同的方式，如下述那样制造每个SiC肖特基势垒二极管。
通过离子注入，在形成有外延层的SiC衬底上形成沟道终止用的n型区、终端结构用的p型区、浮置限制环(FLR)结构用的p型区。之后，为了将用于形成沟道终止用的n型区而注入的磷以及用于形成终端结构用的p型区和FLR结构用的p型区而注入的铝激活，在氩气气氛中在1620℃下进行180秒的激活。然后，使用常压CVD装置在衬底的表面侧上形成500nm厚的SiO2膜。之后，使用溅射装置在衬底的背面侧形成Anm厚的钛层和60nm厚的镍层，使用RTA装置在氩气气氛中在1050℃下对成膜后的衬底进行2分钟的加热处理，从而生成碳化钛和硅化镍。
以不同的膜厚来形成多个Ti和Ni的层并进行加热，从而能够形成Ti和Ni之间的比例不同的包含碳化钛的硅化镍层。具体而言，使生成硅化镍层时的钛层的溅射厚度A在0至40nm之间可变，从而改变碳化钛的生成量。由此，对背面电极的粘附性进行评估。
图10是表示TiC带来的碳原子浓度与有无剥离之间的关系的图表。图10中，纵轴表示碳C的组成比(原子%)，横轴表示各样本A至O。白圈表示没有剥离，黑圈表示发生剥离。由图10可知，存在TiC带来的碳原子浓度不小于12%时背面电极不剥离的相关关系。
例如，在进行成膜使得钛层的厚度A为10nm且镍层的厚度为60nm的情况下，最表面的碳化钛中包含的碳原子数量相对于在表面析出的碳原子总数为6%。之后，以与实施例1相同的方式来形成背面电极。对由此获得的衬底进行切割。其结果是，背面电极在硅化镍层与钛层之间的界面上剥离。
存在当比例小于12%时发生剥离的情况。然而，与比较例1和比较例2相比，剥离的比例减少，从而成品率提高。
（实施例3）
图11是表示本发明的实施方式所涉及的肖特基势垒二极管的另一示例的图。作为实施例1中图示的肖特基势垒二极管的替代，具有图11所示的结势垒肖特基(JBS)结构17的肖特基势垒二极管(SBD)可与实施例1同样地进行制造。从SiC衬底12一侧，按照距离依次增大的顺序依次形成并层叠60nm厚的镍层和20nm厚的钛层，通过加热处理来生成包含碳化钛的硅化镍层。之后，通过逆溅射来去除后续制造步骤中析出的碳原子。在形成背面电极11之后，切割SiC衬底12。其结果是，背面电极11没有发生剥离。
由上述的实施例和比较例的结果可知，本发明所涉及的SiC半导体器件能够充分抑制背面电极的剥离，SiC半导体器件的可靠性优异。
上述实施方式及实施例是为了容易理解本发明而记载的。本发明不限于这些方式。
工业上的实用性
本发明所涉及的肖特基势垒二极管能够作为具有1000V以上高耐压的肖特基势垒二极管来使用，在抑制泄漏的同时能够减小导通电阻。由此，本发明在减小芯片面积且降低产品单价方面是有用的。此外，能够制造大额定值的二极管，能应用于需要大电流的工业电动机、新干线车厢等的逆变器。因此，能够有助于装置的高效率及小型化。
标号说明
1 SiC衬底
2 保护环
3 绝缘层
4 包含碳化钛的硅化镍层
5 碳层
6 肖特基电极
7 表面电极
8 背面电极
11 欧姆电极
12 高浓度n型衬底
13 低浓度n型漂移层
14 p型杂质离子注入区
15 肖特基电极
16 FLR结构
17 JBS结构

Claims (7)

1.一种SiC半导体器件的制造方法，在SiC半导体中形成电极结构，其特征在于，包括：
在所述SiC半导体上形成含镍和钛的层之后，通过加热来生成含有碳化钛的硅化镍层；
通过逆溅射来去除在所述硅化镍层的表面上生成的碳层；
通过在含有碳化钛的所述硅化镍层上依次层叠钛层、镍层和金层从而形成金属层，
在含有碳化钛的所述硅化镍层的表面上生成的碳层配置成使得最表面的碳化钛中包含的碳原子数量相对于最表面的碳原子总数的比例不小于12％且不大于30％，
其中最表面的碳原子总数包括在表面析出的碳层的碳原子数量、最表面的碳化钛中包含的碳原子数量、以及最表面的硅化镍层中残留的未反应的碳原子数量。
2.如权利要求1所述的SiC半导体器件的制造方法，其特征在于，
在所述SiC半导体的表面上依次层叠镍层和钛层从而形成所述含镍和钛的层。
3.如权利要求1所述的SiC半导体器件的制造方法，其特征在于，
在所述硅化镍层的表面上生成的碳层由局部地或者以形成1至9个原子层的方式析出在所述硅化镍层的表面上的碳原子构成。
4.如权利要求1所述的SiC半导体器件的制造方法，其特征在于，
所述SiC半导体器件具有背面电极结构作为所述电极结构，该背面电极结构包括含碳化钛的所述硅化镍层的欧姆电极和所述金属层的背面电极，并且所述SiC半导体器件具有肖特基电极和表面电极作为表面电极结构。
5.如权利要求1所述的SiC半导体器件的制造方法，其特征在于，
所述逆溅射是氩气逆溅射，其中氩气的压力不小于0.1Pa且不大于1Pa，RF功率不小于100W且不大于600W。
6.一种SiC半导体器件，其特征在于，
利用权利要求1至5中的任一项所述的半导体器件的制造方法来制造。
7.如权利要求6所述的SiC半导体器件，其特征在于，
含有碳化钛的硅化镍层中，硅化镍层、碳化钛层按照到SiC半导体的距离依次增大的顺序依次层叠。
CN201280024155.8A 2011-05-30 2012-05-30 SiC半导体器件及其制造方法 Active CN103548119B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-120124 2011-05-30
JP2011120124A JP6099298B2 (ja) 2011-05-30 2011-05-30 ＳｉＣ半導体デバイス及びその製造方法
PCT/JP2012/064003 WO2012165513A1 (ja) 2011-05-30 2012-05-30 ＳｉＣ半導体デバイス及びその製造方法

Publications (2)

Publication Number Publication Date
CN103548119A CN103548119A (zh) 2014-01-29
CN103548119B true CN103548119B (zh) 2017-02-15

Family

ID=47259365

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280024155.8A Active CN103548119B (zh) 2011-05-30 2012-05-30 SiC半导体器件及其制造方法

Country Status (5)

Country Link
US (2) US9129939B2 (zh)
JP (1) JP6099298B2 (zh)
CN (1) CN103548119B (zh)
DE (1) DE112012002275T5 (zh)
WO (1) WO2012165513A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6099298B2 (ja) * 2011-05-30 2017-03-22 富士電機株式会社 ＳｉＣ半導体デバイス及びその製造方法
JP6261155B2 (ja) 2012-02-20 2018-01-17 富士電機株式会社 ＳｉＣ半導体デバイスの製造方法
JP6112699B2 (ja) * 2012-03-30 2017-04-12 富士電機株式会社 炭化珪素半導体装置の製造方法及び該方法により製造された炭化珪素半導体装置
KR101984697B1 (ko) * 2012-12-21 2019-05-31 삼성전자주식회사 그래핀 구조체, 이를 포함한 그래핀 소자 및 그 제조 방법
WO2014156791A1 (ja) * 2013-03-29 2014-10-02 富士電機株式会社 半導体装置および半導体装置の製造方法
EP2993690A4 (en) * 2013-11-22 2017-01-18 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method for producing silicon carbide semiconductor device
JP6053968B2 (ja) * 2014-02-13 2016-12-27 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP2016015424A (ja) * 2014-07-02 2016-01-28 ルネサスエレクトロニクス株式会社 半導体装置
JP2016086131A (ja) * 2014-10-28 2016-05-19 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置の製造方法
CN106463528B (zh) 2014-11-17 2019-10-11 富士电机株式会社 碳化硅半导体装置的制造方法
WO2016113004A1 (en) * 2015-01-15 2016-07-21 Abb Technology Ag Semiconductor device including an ohmic or rectifying contact to silicon carbide and method for forming such contact
CN106575610B (zh) * 2015-08-12 2019-12-24 新电元工业株式会社 碳化硅半导体装置的制造方法以及碳化硅半导体装置
CN105244266B (zh) * 2015-10-26 2017-12-08 株洲南车时代电气股份有限公司 一种SiC晶圆的欧姆接触形成方法
JP6648574B2 (ja) * 2016-03-16 2020-02-14 富士電機株式会社 炭化珪素半導体装置の製造方法
JP6719090B2 (ja) * 2016-12-19 2020-07-08 パナソニックＩｐマネジメント株式会社 半導体素子
US10813607B2 (en) * 2018-06-27 2020-10-27 Prismatic Sensors Ab X-ray sensor, method for constructing an x-ray sensor and an x-ray imaging system comprising such an x-ray sensor
JP7283053B2 (ja) 2018-11-09 2023-05-30 富士電機株式会社 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法
JP7427886B2 (ja) * 2019-09-06 2024-02-06 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7434908B2 (ja) * 2020-01-09 2024-02-21 富士電機株式会社 炭化珪素半導体装置
IT202100027101A1 (it) * 2021-10-21 2023-04-21 St Microelectronics Srl Procedimento di fabbricazione di un dispositivo elettronico di carburo di silicio e dispositivo elettronico di carburo di silicio
CN115799065B (zh) * 2022-11-17 2024-01-23 扬州国宇电子有限公司 一种TiSi势垒的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101842878A (zh) * 2007-10-24 2010-09-22 松下电器产业株式会社 半导体元件及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3646548B2 (ja) * 1999-01-11 2005-05-11 富士電機ホールディングス株式会社 ＳｉＣ半導体デバイス
JP3871607B2 (ja) * 2001-12-14 2007-01-24 松下電器産業株式会社 半導体素子およびその製造方法
JP4699812B2 (ja) * 2005-06-07 2011-06-15 株式会社デンソー 半導体装置およびその製造方法
US20070138482A1 (en) 2005-12-08 2007-06-21 Nissan Motor Co., Ltd. Silicon carbide semiconductor device and method for producing the same
JP2007184571A (ja) 2005-12-08 2007-07-19 Nissan Motor Co Ltd 炭化珪素半導体装置、炭化珪素半導体装置の製造方法、炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体及び炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法
JP2008053291A (ja) 2006-08-22 2008-03-06 Rohm Co Ltd ＳｉＣ半導体素子およびその製造方法
JP5458652B2 (ja) * 2008-06-02 2014-04-02 富士電機株式会社 炭化珪素半導体装置の製造方法
JP5369581B2 (ja) 2008-09-29 2013-12-18 住友電気工業株式会社 半導体デバイス用裏面電極、半導体デバイスおよび半導体デバイス用裏面電極の製造方法
JP6099298B2 (ja) * 2011-05-30 2017-03-22 富士電機株式会社 ＳｉＣ半導体デバイス及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101842878A (zh) * 2007-10-24 2010-09-22 松下电器产业株式会社 半导体元件及其制造方法

Also Published As

Publication number Publication date
JP6099298B2 (ja) 2017-03-22
DE112012002275T5 (de) 2014-03-20
WO2012165513A1 (ja) 2012-12-06
US9129939B2 (en) 2015-09-08
US9401411B2 (en) 2016-07-26
JP2012248729A (ja) 2012-12-13
CN103548119A (zh) 2014-01-29
US20140061674A1 (en) 2014-03-06
US20150325666A1 (en) 2015-11-12

Similar Documents

Publication Publication Date Title
CN103548119B (zh) SiC半导体器件及其制造方法
CN104272442B (zh) 半导体器件的制造方法
JP5728339B2 (ja) 半導体装置および半導体装置の製造方法
EP2388803B1 (en) Silicon carbide semiconductor device and method for producing silicon carbide semiconductor device
US9159792B2 (en) SiC semiconductor device and method for manufacturing the same
EP2698807B1 (en) Method for producing silicon carbide semiconductor device
US8765523B2 (en) Method for manufacturing semiconductor device including Schottky electrode
EP2320466B1 (en) Semiconductor device and semiconductor device manufacturing method
TW201104862A (en) Semiconductor device and method of producing same
JP5458652B2 (ja) 炭化珪素半導体装置の製造方法
CN104335328B (zh) 碳化硅半导体装置的制造方法以及由该方法制造的碳化硅半导体装置
JP6164062B2 (ja) 炭化珪素半導体装置の製造方法
JP5562211B2 (ja) 炭化珪素半導体装置の製造方法
JP6051573B2 (ja) 半導体装置の製造方法
CN217239466U (zh) 垂直传导半导体器件
CN107993926A (zh) 碳化硅欧姆接触的制备方法
EP4036987A1 (en) Improved back side contact structure for a semiconductor device and corresponding manufacturing process
CN116169184A (zh) 碳化硅半导体装置的制造方法以及碳化硅半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant