CN115799065B - 一种TiSi势垒的制备方法 - Google Patents

一种TiSi势垒的制备方法 Download PDF

Info

Publication number
CN115799065B
CN115799065B CN202211439613.6A CN202211439613A CN115799065B CN 115799065 B CN115799065 B CN 115799065B CN 202211439613 A CN202211439613 A CN 202211439613A CN 115799065 B CN115799065 B CN 115799065B
Authority
CN
China
Prior art keywords
tisi
layer
barrier
alloy
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211439613.6A
Other languages
English (en)
Other versions
CN115799065A (zh
Inventor
徐婷
董文俊
齐露露
卞欣彤
杨梦凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
YANGZHOU GUOYU ELECTRONICS CO Ltd
Original Assignee
YANGZHOU GUOYU ELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by YANGZHOU GUOYU ELECTRONICS CO Ltd filed Critical YANGZHOU GUOYU ELECTRONICS CO Ltd
Priority to CN202211439613.6A priority Critical patent/CN115799065B/zh
Publication of CN115799065A publication Critical patent/CN115799065A/zh
Application granted granted Critical
Publication of CN115799065B publication Critical patent/CN115799065B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明属于半导体功率器件技术领域,提供了一种TiSi势垒的制备方法。本方法包括以下步骤:S1:在Si衬底表面低温溅射一层Ti薄膜金属层;S2:在真空环境下进行合金;S3:纯N2气氛中高温快速退火,获得TiSi化合物层;S4:扒除Ti薄膜金属层;S5:在TiSi化合物层上表面溅射一层金属薄膜层,金属薄膜层为铝、铝系合金、铜、铜系合金、钨、钨系合金、镍、镍系合金中的一种;S6:在N2和H2的气氛中进行合金,调整势垒高度;S7:湿法去除金属薄膜层,获得TiSi势垒金属层。本方法通过冷溅工艺溅射Ti结合真空合金制得Ti薄膜金属层,再结合特定金属掺杂调整降低TiSi势垒的势垒高度,从而使得制备的半导体硅器件功耗较低。

Description

一种TiSi势垒的制备方法
技术领域
本发明涉及半导体功率器件技术领域,具体涉及一种TiSi势垒的制备方法。
背景技术
一般在谈到半导体的PN结时,就会联系到势垒,这涉及半导体的基础内容。简单地说,所谓势垒也称位垒,就是在PN结由于电子、空穴的扩散所形成的阻挡层,两侧的势能差,就称为势垒。
目前常用势垒金属主要有NiPt合金、Cr、Ni、Pt等,但低功耗是目前市场上半导体硅器件的主要发展方向之一,为了制备低势垒高度的二极管,研发TiSi势垒是重要研发方向。但用常规势垒制备方法来制备的TiSi势垒,其势垒高度过低,会带来反向漏电大的问题,芯片自发热严重,容易发生热击穿,不能满足使用要求。
发明内容
有鉴于此,本发明实施例提供了一种TiSi势垒的制备方法,用以解决或部分解决上述问题。
本发明实施例提供了一种TiSi势垒的制备方法,包括以下步骤:
S1:在Si衬底表面低温溅射一层Ti薄膜金属层;
S2:在真空环境下进行合金;
S3:纯N2气氛中高温快速退火,获得TiSi化合物层;
S4:扒除所述Ti薄膜金属层;
S5:在所述TiSi化合物层上表面溅射一层金属薄膜层,所述金属薄膜层为铝、铝系合金、铜、铜系合金、钨、钨系合金、镍、镍系合金中的一种;
S6:在N2和H2的气氛中进行合金,调整势垒高度;
S7:湿法去除所述金属薄膜层,获得TiSi势垒金属层。
上述实施例的有益效果在于:本发明通过冷溅工艺溅射Ti结合真空合金,使制得的Ti薄膜金属层覆盖性和粘附性好,再结合特定金属掺杂调整TiSi势垒的势垒高度,从而使得制备的半导体硅器件功耗较低且反向漏电较小,满足实际使用要求。
根据本发明实施例的一种具体实现方式,所述步骤S2中,环境温度设置为300-500℃,反应时间为25-35min。
根据本发明实施例的一种具体实现方式,所述步骤S3中,所述高温快速退火的温度为700-900℃,时间为20-50s。纯N2保护气氛下,该环境参数可以实现TiSi势垒的快速合成。
根据本发明实施例的一种具体实现方式,所述步骤S4中,通过氨水和双氧水配置的溶液扒除所述Ti薄膜金属层。按照一定配比制得混合酸,扒除未反应的纯Ti,以便于后续势垒高度调整。
根据本发明实施例的一种具体实现方式,所述步骤S5中,所述金属薄膜层为AlSiCu。步骤S5中需在TiSi化合物上表面溅射一层势垒高度高的金属薄膜,优选铝系合金中的AlSiCu。
根据本发明实施例的一种具体实现方式,所述步骤S6中,环境温度设置为500-700℃,反应时间为20-30min。为防止金属氧化,降低反应过程中氧元素的影响,合金需在N2和H2的气氛中进行,从而掺杂特定金属调整势垒高度,扩大应用范围。
本发明的实施例至少具有如下技术效果:
第一、本发明通过冷溅工艺溅射Ti结合真空合金制得Ti薄膜金属层,再结合特定金属掺杂调整TiSi势垒的势垒高度,从而使得制备的半导体硅器件功耗较低且反向漏电较小,满足实际使用要求。
第二、本发明为防止金属氧化,掺杂特定金属时降低反应过程中氧元素的影响,将合金放在N2和H2的气氛中进行,从而调整势垒高度,扩大应用范围。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍。在所有附图中,类似的元件或部分一般由类似的附图标记标识。附图中,各元件或部分并不一定按照实际的比例绘制。
图1示出了本发明实施例所提供的一种TiSi势垒的制备方法的流程图;
图2示出了本发明实施例中步骤S1产物的结构示意图;
图3示出了本发明实施例中步骤S3产物的结构示意图;
图4示出了本发明实施例中步骤S5产物的结构示意图;
图5示出了本发明实施例中步骤S7产物的结构示意图。
其中,1.Si衬底、2.Ti薄膜金属层、3.TiSi化合物层、4.金属薄膜层、5.TiSi势垒金属层。
具体实施方式
下面将结合附图对本发明技术方案的实施例进行详细的描述。以下实施例仅用于更加清楚地说明本发明的技术方案,因此只是作为示例,而不能以此来限制本发明的保护范围。
需要注意的是,除非另有说明,本申请使用的技术术语或者科学术语应当为本发明所属领域技术人员所理解的通常意义。
图1为本发明实施例提供的一种TiSi势垒的制备方法的步骤流程图,参见图1,该方法包括以下步骤:
S1:如图2所示,在Si衬底1表面低温溅射一层Ti薄膜金属层2。
该层薄膜金属厚度分布在0.1-0.35μm。
S2:在真空环境下进行合金。
通过在真空环境下的合金进一步释放应力,使Ti与硅界面以及台阶处接触更好,防止势垒金属层空洞或台阶处漏封,真空合金的条件可以为环境温度300-500℃,反应时间25-35min,优选350℃/30min,真空状态下,可有效避免Ti氧化。
S3:纯N2气氛中高温快速退火,获得TiSi化合物层3,如图3所示。
高温快速退火的温度为700-900℃,时间为20-50s,优选820℃/30s。纯N2保护气氛下,该环境参数可以实现TiSi势垒的快速合成。
S4:扒除Ti薄膜金属层。
通过氨水和双氧水按照一定配比配置的溶液来扒除未反应的纯Ti,以便于后续势垒高度调整。
S5:如图4所示,在TiSi化合物层3上表面溅射一层金属薄膜层4。
该步中需在TiSi化合物上表面溅射一层金属薄膜,金属薄膜为铝、铝系合金、铜、铜系合金、钨、钨系合金、镍、镍系合金中的一种,上述金属的金属功函数与Ti接近或高于Ti,能起到对TiSi势垒高度的调节作用。优选铝系合金,如AlSiCu。金属薄膜层厚度为0.5-0.7μm。
S6:在N2和H2的气氛中进行合金,调整势垒高度。
通过N/H合金实现特定金属掺杂,N/H合金环境温度设置为500-700℃,反应时间为20-30min,优选520℃/25min。
S7:湿法去除金属薄膜层,获得TiSi势垒金属层5,如图5所示。
本发明的实施例至少具有如下技术效果:
第一、本发明通过冷溅工艺溅射Ti结合真空合金,使制得的Ti薄膜金属层覆盖性和粘附性好,退火后获得TiSi化合物,再结合金属薄膜层掺杂调整TiSi势垒的势垒高度,从而使得制备的半导体硅器件功耗较低且反向漏电较小,满足实际使用要求。
第二、本发明为防止金属氧化,掺杂金属薄膜层时降低反应过程中氧元素的影响,将合金放在N2和H2的气氛中进行,从而调整势垒高度,扩大应用范围。
需要说明的是,各个模块按照流式布局进行排列,仅仅是本发明的一个实施例,也可以采用其他的方式排列,本发明对此不做限定。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以权利要求的保护范围为准。

Claims (3)

1.一种TiSi势垒的制备方法,其特征在于,包括以下步骤:
S1:在Si衬底表面低温溅射一层Ti薄膜金属层;
S2:在真空环境下进行合金,环境温度设置为300-500℃,反应时间为25-35min;
S3:纯N2气氛中高温快速退火,获得TiSi化合物层,所述高温快速退火的温度为700-900℃,时间为20-50s;
S4:扒除所述步骤S3后剩余未反应的所述Ti薄膜金属层;
S5:在所述TiSi化合物层上表面溅射一层金属薄膜层,所述金属薄膜层为铝、铝系合金、铜、铜系合金、钨、钨系合金、镍、镍系合金中的一种;
S6:在N2和H2的气氛中进行合金,调整势垒高度;
S7:湿法去除所述步骤S6后未掺杂的所述金属薄膜层,获得TiSi势垒金属层。
2.根据权利要求1所述的制备方法,其特征在于:所述步骤S4中,通过氨水和双氧水配置的溶液扒除所述Ti薄膜金属层。
3.根据权利要求2所述的制备方法,其特征在于:所述步骤S6中,环境温度设置为500-700℃,反应时间为20-30min。
CN202211439613.6A 2022-11-17 2022-11-17 一种TiSi势垒的制备方法 Active CN115799065B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211439613.6A CN115799065B (zh) 2022-11-17 2022-11-17 一种TiSi势垒的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211439613.6A CN115799065B (zh) 2022-11-17 2022-11-17 一种TiSi势垒的制备方法

Publications (2)

Publication Number Publication Date
CN115799065A CN115799065A (zh) 2023-03-14
CN115799065B true CN115799065B (zh) 2024-01-23

Family

ID=85438495

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211439613.6A Active CN115799065B (zh) 2022-11-17 2022-11-17 一种TiSi势垒的制备方法

Country Status (1)

Country Link
CN (1) CN115799065B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0620997A (ja) * 1992-07-03 1994-01-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH08181212A (ja) * 1994-12-26 1996-07-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2000196108A (ja) * 1998-12-28 2000-07-14 Nippon Inter Electronics Corp ショットキ―・バリヤ・ダイオ―ドの製造方法
JP2004281604A (ja) * 2003-03-14 2004-10-07 Seiko Epson Corp 半導体装置及びその製造方法
CN102142465A (zh) * 2010-12-20 2011-08-03 杭州士兰集成电路有限公司 一种肖特基二极管的正面电极结构及其工艺制造方法
CN102496571A (zh) * 2011-12-19 2012-06-13 杭州士兰集成电路有限公司 低势垒肖特基二极管的制作方法及结构
JP2012248729A (ja) * 2011-05-30 2012-12-13 National Institute Of Advanced Industrial & Technology SiC半導体デバイス及びその製造方法
CN103094073A (zh) * 2013-01-17 2013-05-08 上海师范大学 半绝缘碳化硅衬底钛欧姆接触电极的制备方法
CN103904133A (zh) * 2014-03-19 2014-07-02 中航(重庆)微电子有限公司 平衡正向压降和反向漏电流的肖特基二极管及制备方法
CN108133884A (zh) * 2017-12-08 2018-06-08 扬州国宇电子有限公司 肖特基势垒整流器及其制备方法
CN208157418U (zh) * 2018-04-04 2018-11-27 华越微电子有限公司 一种肖特基接触二极管中的钛金属层
CN109390231A (zh) * 2017-08-08 2019-02-26 天津环鑫科技发展有限公司 一种沟槽式肖特基正面银表面金属结构的制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5856237A (en) * 1997-10-20 1999-01-05 Industrial Technology Research Institute Insitu formation of TiSi2/TiN bi-layer structures using self-aligned nitridation treatment on underlying CVD-TiSi2 layer
JP2003142696A (ja) * 2001-10-31 2003-05-16 Fuji Electric Co Ltd ショットキーバリアダイオード
JP3823826B2 (ja) * 2001-12-28 2006-09-20 サンケン電気株式会社 半導体素子の製造方法
JP3858693B2 (ja) * 2001-12-28 2006-12-20 サンケン電気株式会社 半導体素子の製造方法
JP2004103800A (ja) * 2002-09-09 2004-04-02 Canon Inc 陽極化成装置及び陽極化成方法、基板製造方法、並びに、基板処理装置及び基板処理方法
US8368165B2 (en) * 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
JP2009094433A (ja) * 2007-10-12 2009-04-30 National Institute Of Advanced Industrial & Technology 炭化珪素装置
CN201126822Y (zh) * 2007-10-24 2008-10-01 天津市立正科技发展有限公司 肖特基二极管
CN103904132B (zh) * 2014-03-14 2017-01-04 复旦大学 一种调节硅化钛/硅肖特基接触势垒的方法
CN115223857A (zh) * 2022-07-18 2022-10-21 湖南楚微半导体科技有限公司 一种金属硅化物合金的快速退火方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0620997A (ja) * 1992-07-03 1994-01-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH08181212A (ja) * 1994-12-26 1996-07-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2000196108A (ja) * 1998-12-28 2000-07-14 Nippon Inter Electronics Corp ショットキ―・バリヤ・ダイオ―ドの製造方法
JP2004281604A (ja) * 2003-03-14 2004-10-07 Seiko Epson Corp 半導体装置及びその製造方法
CN102142465A (zh) * 2010-12-20 2011-08-03 杭州士兰集成电路有限公司 一种肖特基二极管的正面电极结构及其工艺制造方法
JP2012248729A (ja) * 2011-05-30 2012-12-13 National Institute Of Advanced Industrial & Technology SiC半導体デバイス及びその製造方法
CN102496571A (zh) * 2011-12-19 2012-06-13 杭州士兰集成电路有限公司 低势垒肖特基二极管的制作方法及结构
CN103094073A (zh) * 2013-01-17 2013-05-08 上海师范大学 半绝缘碳化硅衬底钛欧姆接触电极的制备方法
CN103904133A (zh) * 2014-03-19 2014-07-02 中航(重庆)微电子有限公司 平衡正向压降和反向漏电流的肖特基二极管及制备方法
CN109390231A (zh) * 2017-08-08 2019-02-26 天津环鑫科技发展有限公司 一种沟槽式肖特基正面银表面金属结构的制造方法
CN108133884A (zh) * 2017-12-08 2018-06-08 扬州国宇电子有限公司 肖特基势垒整流器及其制备方法
CN208157418U (zh) * 2018-04-04 2018-11-27 华越微电子有限公司 一种肖特基接触二极管中的钛金属层

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
中国大百科全书总编辑委员会《电子学与计算机》编辑委员会.中国大百科全书 电子学与计算机.中国大百科全书出版社,1989,415. *
张联铎 等.模拟集成电路原理及其应用.黑龙江科学技术出版社,1983,12. *
方啸虎.超硬材料科学与技术.中国建材工业出版社,1998,185. *
王福贞 等.表面沉积技术.机械工业出版社,1989,168,173-174. *

Also Published As

Publication number Publication date
CN115799065A (zh) 2023-03-14

Similar Documents

Publication Publication Date Title
EP2388803B1 (en) Silicon carbide semiconductor device and method for producing silicon carbide semiconductor device
JP2701730B2 (ja) 半導体装置およびその製造方法
KR0147241B1 (ko) 반도체 장치의 제조 방법
EP2428983A1 (en) Semiconductor device and method of producing same
US20160276504A1 (en) Metallization of solar cells
JP2013055214A (ja) 半導体装置およびその製造方法
CN105637593A (zh) 用于太阳能电池导电触点的晶种层
CN115799065B (zh) 一种TiSi势垒的制备方法
US20030111739A1 (en) Semiconductor device and package thereof
EP0769808A2 (en) Wet etching process with high selectivity between Cu and Cu3Ge
CN104617142B (zh) 半导体器件和用于生产其的方法
US11887854B2 (en) Semiconductor structure manufacturing method and two semiconductor structures
US20230047789A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2805035B2 (ja) 薄膜トランジスタ
US11798807B2 (en) Process for producing an electrical contact on a silicon carbide substrate
WO2019154222A1 (zh) 一种氮化物半导体器件的欧姆接触结构及其制作方法
JP2004111760A (ja) 炭化けい素のオーミック電極構造および半導体装置
JPS61183961A (ja) 電極の製造方法
JPH0620944A (ja) 半導体装置及びその製造方法
CN115863405A (zh) 一种欧姆接触结构及其制备方法、hemt器件
JPS59208772A (ja) 半導体装置の製造方法
JP3823826B2 (ja) 半導体素子の製造方法
CN1873928A (zh) 一种硅化钴薄膜的制备方法
CN115332362A (zh) 一种具有钛钨层的肖特基势垒二极管及其制造方法
CN117457483A (zh) 一种低掺杂型4H-SiC欧姆接触及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant