JP5427980B2 - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP5427980B2
JP5427980B2 JP2013509730A JP2013509730A JP5427980B2 JP 5427980 B2 JP5427980 B2 JP 5427980B2 JP 2013509730 A JP2013509730 A JP 2013509730A JP 2013509730 A JP2013509730 A JP 2013509730A JP 5427980 B2 JP5427980 B2 JP 5427980B2
Authority
JP
Japan
Prior art keywords
silicon carbide
semiconductor device
layer
carbide semiconductor
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013509730A
Other languages
English (en)
Other versions
JPWO2012140794A1 (ja
Inventor
純一 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2013509730A priority Critical patent/JP5427980B2/ja
Application granted granted Critical
Publication of JP5427980B2 publication Critical patent/JP5427980B2/ja
Publication of JPWO2012140794A1 publication Critical patent/JPWO2012140794A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、炭化珪素半導体装置の製造方法に関する。
炭化珪素半導体装置は、炭化珪素層を備える半導体装置であり、高耐圧、低損失、低リーク電流、高温動作可能、高速動作可能などの優れた特徴を有する。このため、スイッチング素子や整流素子などのパワー素子への応用が特に期待されている。パワー素子には、パワーＭＯＳＦＥＴ、ＩＧＢＴ、ショットキーダイオード、ｐｎダイオード、サイリスターなどがあるが、これらはいずれも炭化珪素層と接触するオーミック電極を有しており、多くの場合、炭化珪素層とオーミック電極との間には数Ａ程度の電流が流れる。
従来、炭化珪素半導体装置の製造方法としては特許文献１に記載されたような方法（従来の炭化珪素半導体装置の製造方法）が知られている。図８は、従来の炭化珪素半導体装置の製造方法を説明するために示す図である。図８（ａ）〜図８（ｅ）は各工程図である。
従来の炭化珪素半導体装置の製造方法は、図８に示すように、炭化珪素層９１０上にニッケルからなる導電層９２２を形成する導電層形成工程（図８（ａ）参照。）と、炭化珪素層９１０と導電層９２２とを反応させて炭化珪素層９１０に接する反応層９２０及び反応層９２０上に存在するシリサイド層９２４からなる合金層を形成する熱処理工程（図８（ｂ）及び図８（ｃ）参照。）と、酸を用いてシリサイド層９２４の少なくとも一部を除去することにより反応層９２０の表面の少なくとも一部を露出させるエッチング工程（図８（ｄ）参照。）と、露出させた反応層９２０の表面上に電極層９３０及び他の電極層９３２を形成する電極層形成工程（図８（ｅ）参照。）とをこの順序で含む。
従来の炭化珪素半導体装置の製造方法によれば、炭化珪素層９１０の表面に反応層９２０及びシリサイド層９２４からなる合金層を形成した後、反応層９２０の表面を露出させ、その露出した反応層９２０の表面上に電極層９３０及び他の電極層９３２を形成する。このため、電極層９３０と炭化珪素層９１０とを反応層９２０を介して良好に接合できるだけでなく、炭化珪素層９１０の炭素成分が電極層９３０まで拡散することがなくなる。その結果、電極層９３０の表面における炭素濃度を低減できるので、電極層９３０と、その上に形成される他の電極層９３２との密着性を改善することができる。従って、炭化珪素層と電極層とに対する良好なコンタクトを確保しつつ、電極剥離の可能性が抑制された信頼性の高い炭化珪素半導体装置９００を提供することができる。
特開２００６−２４８８０号公報 特開２００９−１００９６号公報
しかしながら、本発明の発明者の研究によれば、従来の炭化珪素半導体装置の製造方法においては、上記したエッチング工程でシリサイド層のうちニッケル成分が選択的にエッチングされることに起因して反応層上にシリコン成分が残存し、その結果、デバイス特性にばらつきが生じるという問題があることがわかった。
なお、エッチング工程に代えてＣＭＰ工程を用いてシリサイド層を除去する工程を含む炭化珪素半導体装置の製造方法が知られている（従来の他の炭化珪素半導体装置の製造方法、例えば、特許文献２参照。）。従来の他の炭化珪素半導体装置の製造方法によれば、ＣＭＰ工程によりシリサイド層を除去するため、反応層上にシリコン成分が残存することがなくなり、その結果、デバイス特性のばらつきが生じるという問題を解決することができる。しかしながら、従来の他の炭化珪素半導体装置の製造方法においては、ＣＭＰ工程を用いてシリサイド層を除去するため、生産性が低いという問題がある。
そこで、本発明は、上記した問題を解決するためになされたものであり、エッチング工程でシリコン成分が残存することに起因してデバイス特性にばらつきが生じるという問題を改善することが可能で、かつ、高い生産性で炭化珪素半導体装置を製造することが可能な炭化珪素半導体装置の製造方法を提供することを目的とする。
［１］本発明の炭化珪素半導体装置の製造方法は、炭化珪素層上に導電層を形成する導電層形成工程と、前記炭化珪素層と前記導電層とを反応させて、前記炭化珪素層に接する反応層及び前記反応層上に存在するシリサイド層を形成する熱処理工程と、前記シリサイド層が含有する炭素成分を除去するための第１プラズマアッシング工程と、塩酸、硝酸及びフッ酸を用いて前記シリサイド層の少なくとも一部を除去することにより、前記反応層の表面の少なくとも一部を露出させるエッチング工程と、露出させた前記反応層の上方に電極層を形成する電極層形成工程とをこの順で含むことを特徴とする。
［２］本発明の炭化珪素半導体装置の製造方法においては、塩酸、硝酸及びフッ酸を含有するエッチング液を用いて前記エッチング工程を実施することが好ましい。
［３］本発明の炭化珪素半導体装置の製造方法においては、前記エッチング液が含有する塩酸、硝酸及びフッ酸の含有比率は、硝酸を１００ｍｏｌとしたとき、塩酸が３００ｍｏｌ〜５００ｍｏｌの範囲内にあり、フッ酸が０．１ｍｏｌ〜５ｍｏｌの範囲内にあることが好ましい。
［４］本発明の炭化珪素半導体装置の製造方法においては、前記エッチング工程は、塩酸を含有するエッチング液Ａを用いるエッチング工程と、硝酸及びフッ酸を含有するエッチング液Ｂを用いるエッチング工程とを含むことが好ましい。
［５］本発明の炭化珪素半導体装置の製造方法においては、前記エッチング液Ｂが含有する硝酸及びフッ酸の含有比率は、硝酸を１００ｍｏｌとしたとき、フッ酸が０．１ｍｏｌ〜５ｍｏｌの範囲内にあることが好ましい。
［６］本発明の炭化珪素半導体装置の製造方法においては、酸素ガス、水素ガス又はこれらの混合ガスのいずれかを用いて前記第１プラズマアッシング工程を実施することが好ましい。
［７］本発明の炭化珪素半導体装置の製造方法においては、前記エッチング工程と前記電極層形成工程との間に、前記反応層上に残存することがある炭素成分を除去するための第２プラズマアッシング工程をさらに含むことが好ましい。
［８］本発明の炭化珪素半導体装置の製造方法においては、酸素ガス、水素ガス又はこれらの混合ガスのいずれかを用いて前記第２プラズマアッシング工程を実施することが好ましい。
［９］本発明の炭化珪素半導体装置の製造方法においては、前記第２プラズマアッシング工程と前記電極層形成工程との間に、前記第２プラズマアッシング工程で形成された酸化層を除去する第２エッチング工程をさらに含むことが好ましい。
本発明の炭化珪素半導体装置の製造方法によれば、塩酸、硝酸及びフッ酸を用いてエッチング工程を実施することとしているため、当該エッチング工程によりニッケル成分及びシリコン成分の両方の成分を除去することが可能となる。その結果、エッチング工程でシリコン成分が残存することに起因してデバイス特性にばらつきが生じるという問題を改善することが可能となる。
また、本発明の炭化珪素半導体装置の製造方法によれば、ＣＭＰ工程ではなくエッチング工程を用いてシリサイド層を除去することとしているため、従来の他の炭化珪素半導体装置の製造方法の場合よりも高い生産性で炭化珪素半導体装置を製造することが可能となる。
その結果、本発明の炭化珪素半導体装置の製造方法は、エッチング工程でシリコン成分が残存することに起因してデバイス特性にばらつきが生じるという問題を改善することが可能で、かつ、高い生産性で炭化珪素半導体装置を製造することが可能な炭化珪素半導体装置の製造方法となる。
実施形態１に係る炭化珪素半導体装置の製造方法により製造する炭化珪素半導体装置１００の断面図である。 実施形態１に係る炭化珪素半導体装置の製造方法を説明するために示す図である。 実施形態１に係る炭化珪素半導体装置の製造方法を説明するために示す図である。 実施形態２に係る炭化珪素半導体装置の製造方法を説明するために示す図である。 実施形態３に係る炭化珪素半導体装置の製造方法を説明するために示す図である。 実施形態３に係る炭化珪素半導体装置の製造方法により製造された炭化珪素半導体装置１０２の断面図である。 実施例に係る炭化珪素半導体装置及び比較例に係る炭化珪素半導体装置の評価結果を示す正規確率分布グラフである。 従来の炭化珪素半導体装置の製造方法を説明するために示す図である。
以下、本発明の炭化珪素半導体装置の製造方法について、図に示す実施の形態に基づいて説明する。
［実施形態１］
図１は、実施形態１に係る炭化珪素半導体装置の製造方法により製造する炭化珪素半導体装置１００の断面図である。
炭化珪素半導体装置１００は、図１に示すように、炭化珪素層１１０と、炭化珪素層１００の第１主面側に形成された反応層１２０及びカソード電極層１３０（本発明の電極層）と、炭化珪素層１００の第２主面側に形成されたバリアメタル層１４０及びアノード電極層１４２並びに保護絶縁層１４４とを備えるショットキーダイオードである。
炭化珪素層１１０は、ｎ＋型炭化珪素基板１１２と、ｎ＋型炭化珪素基板１１２よりも低濃度のｎ型不純物を含有するｎ−型エピタキシャル層１１４とを有する。ｎ＋型炭化珪素基板１１２の厚さは、例えば３００μｍであり、ｎ＋型炭化珪素基板１１２のｎ型不純物濃度は、例えば１×１０１９ｃｍ−３である。ｎ−型エピタキシャル層１１４の厚さは、例えば１０μｍであり、ｎ型不純物濃度は、例えば１×１０１６ｃｍ−３である。
ｎ−型エピタキシャル層１１４における第２主面側の表面には、ｐ型のガードリング１１６が形成されている。ガードリング１１６のｐ型不純物濃度は、例えば１×１０１８ｃｍ−３〜１×１０１９ｃｍ−３の範囲内にある。
反応層１２０は、ｎ＋型炭化珪素基板１１２にニッケル成分が拡散した層である。反応層１２０におけるニッケルの濃度は、例えば１．０×１０３ｃｍ−３〜１．０×１０４ｃｍ−３の範囲内であり、反応層１２０とカソード電極層１３０との接合面からの距離に応じて薄くなっている。反応層１２０の厚さは、例えば１０ｎｍ〜２００ｎｍの範囲内にある。
カソード電極層１３０は、カソード電極材料である金属（例えば、ニッケル。）を反応層１２０の表面に蒸着して形成されたものである。カソード電極層１３０の厚さは、例えば２μｍである。
バリアメタル層１４０は、炭化珪素層１１０（ｎ−型エピタキシャル層１１４）との間でショットキー接合を形成する金属（例えばニッケル、チタンなど。）からなる。バリアメタル層１４０の厚さは、例えば２μｍである。アノード電極層１４２は、バリアメタル層１４０の表面に形成されている。アノード電極層１４２の厚さは、例えば５μｍである。アノード電極層１４２は、例えばアルミニウムからなる。バリアメタル層１４０及びアノード電極層１４２を取り囲むように保護絶縁層１４４が形成されている。
以上のような構成を有する係る炭化珪素半導体装置１００は、以下に示す方法（実施形態１に係る炭化珪素半導体装置の製造方法）により製造することができる。以下、工程に沿って実施形態１に係る炭化珪素半導体装置の製造方法を説明する。
図２及び図３は、実施形態１に係る炭化珪素半導体装置の製造方法を説明するために示す図である。図２（ａ）〜図２（ｅ）及び図３（ａ）〜図３（ｅ）は各工程図である。
１．炭化珪素層準備工程
まず、ｎ＋型炭化珪素基板１１２とｎ−型エピタキシャル層１１４とが積層された構造を有する炭化珪素層１１０を準備する（図２（ａ）参照。）。ｎ−型エピタキシャル層１１４の表面には、ｐ型のガードリング１１６が形成されている。
２．導電層形成工程
次に、炭化珪素層１１０（ｎ＋型炭化珪素基板１１２）の第１主面側の表面上に、例えばＥＢ蒸着により、ニッケルからなる導電層１２２を形成する（図２（ｂ）参照。）。導電層１２２の厚さは、例えば５０ｎｍ〜５００ｎｍとする。導電層１２２の材料としては、ニッケル以外の金属材料（例えば、アルミニウム、チタン、コバルトなど。）を用いることもできる。
３．熱処理工程
次に、炭化珪素層１１０（ｎ＋型炭化珪素基板１１２）と導電層１２２とを反応させて、炭化珪素層１１０（ｎ＋型炭化珪素基板１１２）に接する反応層１２０及び当該反応層１２０上に存在するシリサイド層１２４からなる合金層を形成する熱処理を行う。熱処理は、水分や酸素を除いた高純度のアルゴン（Ａｒ）等の不活性雰囲気中で１０００℃、２分間の条件で行う。
これにより、導電層１２２に含まれるニッケル成分がｎ＋型炭化珪素基板１１２中に拡散して反応層１２０を形成するとともに、ｎ＋型炭化珪素基板１１２に含まれるシリコン成分及び炭素成分が導電層１２２中に拡散してシリサイド層１２４を形成する（図２（ｃ）及び図２（ｄ）参照。）。
４．第１プラズマアッシング工程
次に、シリサイド層１２４に含まれる炭素成分を第１プラズマアッシングにより除去する（図２（ｅ）参照。）。第１プラズマアッシングは、酸素ガスを用いて実施する。当該第１プラズマアッシング工程を行うことにより、シリサイド層１２４の表面付近の炭素成分が除去されるため、後述するエッチング工程を効率よく行うことができる。なお、このとき、第１プラズマアッシング工程により、シリサイド層１２４の表面に酸化ニッケル層１２６が形成される。
５．エッチング工程
次に、塩酸、硝酸及びフッ酸を含有するエッチング液（エッチング液）によりシリサイド層１２４を除去することにより、反応層１２０の表面を露出させる（図３（ａ）参照。）。
当該エッチング工程中、塩酸によりシリサイド層１２４のうちニッケル成分が除去され、また、硝酸及びフッ酸によりシリコン成分が除去される。また、当該エッチング工程においては、第１プラズマアッシング工程により形成された酸化ニッケル層１２６も除去される。エッチング液が含有する塩酸、硝酸及びフッ酸の含有比率は、硝酸を１００ｍｏｌとしたとき、塩酸が３００ｍｏｌ〜５００ｍｏｌの範囲内にあり、フッ酸が０．１ｍｏｌ〜５ｍｏｌの範囲内にある。
６．第２プラズマアッシング工程
次に、反応層１２０の表面の炭素成分を第２プラズマアッシングにより除去する。第２プラズマアッシングは、酸素ガスを用いて実施する。これにより、反応層１２０の表面から炭素成分を除去することが可能となる。第２プラズマアッシング工程中に、反応層１２０の表面に酸化層１２８が形成される（図３（ｂ）参照。）。なお、第２プラズマアッシング工程は、酸素ガスを用いる代わりに水素ガス又は酸素ガス及び水素ガスの混合ガスを用いて実施することもできる。
７．第２エッチング工程
次に、フッ酸を含有するエッチング液を用いて、第２プラズマアッシング工程で形成された酸化層１２８を除去する。当該第２エッチング工程においては、第２プラズマアッシング工程で形成された酸化層１２８が完全に除去される条件（エッチング時間：３分）で第２エッチング工程を実施する（図３（ｃ）参照。）。当該第２エッチング工程によって、後に形成するカソード電極層１３０と炭化珪素層１１０とを反応層１２０を介して良好に接合できるようになる。
８．カソード電極層形成工程
次に、反応層１２０の表面を洗浄（酸洗浄）した後、反応層１２０の表面上に、例えばスパッタリングなどの物理気相成長法（ＰＶＤ）により、ニッケルからなるカソード電極層１３０を形成する（図３（ｄ）参照。）。
次に、ｎ−型エピタキシャル層１１４の表面上に、保護絶縁層１４４、バリアメタル層１４０及びアノード電極層１４２を形成する（図３（ｅ）参照。）。
以上の工程を順次実施することにより、炭化珪素半導体装置１００を製造することができる。
実施形態１に係る炭化珪素半導体装置の製造方法によれば、塩酸、硝酸及びフッ酸を用いてエッチング工程を実施することとしているため、当該エッチング工程によりニッケル成分及びシリコン成分の両方の成分を除去することが可能となる。その結果、エッチング工程でシリコン成分が残存することに起因してデバイス特性にばらつきが生じるという問題を改善することが可能となる。
また、実施形態１に係る炭化珪素半導体装置の製造方法によれば、ＣＭＰ工程ではなくエッチング工程を用いてシリサイド層を除去することとしているため、従来の他の炭化珪素半導体装置の製造方法の場合よりも高い生産性で炭化珪素半導体装置を製造することが可能となる。
その結果、実施形態１に係る炭化珪素半導体装置の製造方法は、エッチング工程でシリコン成分が残存することに起因してデバイス特性にばらつきが生じるという問題を改善することが可能で、かつ、高い生産性で炭化珪素半導体装置を製造することが可能な炭化珪素半導体装置の製造方法となる。
また、実施形態１に係る炭化珪素半導体装置の製造方法によれば、エッチング工程と電極層形成工程との間に、反応層上に残存することがある炭素成分を除去するための第２プラズマアッシング工程をさらに含むため、反応層と電極層との密着性をさらに高くすることが可能となる。
また、実施形態１に係る炭化珪素半導体装置の製造方法によれば、第２プラズマアッシング工程と電極層形成工程との間に、第２プラズマアッシング工程で形成された酸化層を除去する第２エッチング工程をさらに含み、当該第２エッチング工程を、第２プラズマアッシング工程で形成された酸化層が完全に除去される条件で実施するため、反応層と電極層との間の抵抗をより一層低減することが可能となる。
［実施形態２］
図４は、実施形態２に係る炭化珪素半導体装置の製造方法を説明するために示す図である。図４（ａ）〜図４（ｄ）は各工程図である。実施形態２に係る炭化珪素半導体装置の製造方法は、実施形態１に係る炭化珪素半導体装置の製造方法の場合における図２（ｅ）、図３（ａ）及び図３（ｂ）に対応する工程以外の工程は、実施形態１に係る炭化珪素半導体装置の製造方法と同様の工程を含むため、図２（ａ）〜図２（ｄ）に対応する工程及び図３（ｃ）〜図３（ｅ）に対応する工程は図示を省略する。
実施形態２に係る炭化珪素半導体装置の製造方法は、基本的には実施形態１に係る炭化珪素半導体装置１００の製造方法と同様の工程を有するが、エッチング工程の内容が実施形態１に係る炭化珪素半導体装置の製造方法の場合と異なる。すなわち、実施形態２に係る炭化珪素半導体装置の製造方法においては、塩酸を含有するエッチング液Ａを用いるエッチング工程と、硝酸及びフッ酸を含有するエッチング液Ｂを用いるエッチング工程とをこの順序で実施する。
最初のエッチング工程においては、塩酸を含有するエッチング液Ａにより、第１プラズマアッシング工程によって形成された酸化ニッケル層１２６と、シリサイド層１２４におけるニッケル成分とを除去する（図４（ａ）及び図４（ｂ）参照。）。
次のエッチング工程においては、硝酸及びフッ酸を含有するエッチング液Ｂにより、シリサイド層１２４におけるシリコン成分を除去する（図４（ｂ）及び図４（ｃ）参照。）。エッチング液Ｂとしては、硝酸及びフッ酸の含有比率が、硝酸を１００ｍｏｌとしたとき、フッ酸が０．１ｍｏｌ〜５ｍｏｌの範囲内にあるものを用いる。
上記した最初のエッチング工程及び次のエッチング工程を実施することにより反応層１２０の表面の少なくとも一部が露出する。
その後、第２プラズマアッシング工程（図４（ｄ）参照。）及び電極層形成工程（図３（ｃ）〜図３（ｄ）参照。）を順次実施することにより、炭化珪素半導体装置１００を製造することができる。
このように、実施形態２に係る炭化珪素半導体装置の製造方法によれば、エッチング工程の内容が実施形態１に係る炭化珪素半導体装置の製造方法の場合と異なるが、実施形態１に係る炭化珪素半導体装置の製造方法の場合と同様に、塩酸、硝酸及びフッ酸を用いてエッチング工程を実施することとしているため、当該エッチング工程によりニッケル成分及びシリコン成分の両方の成分を除去することが可能となる。その結果、エッチング工程でシリコン成分が残存することに起因してデバイス特性にばらつきが生じることがなくなる。
また、実施形態２に係る炭化珪素半導体装置の製造方法によれば、ＣＭＰ工程ではなくエッチング工程を用いてシリサイド層を除去することとしているため、従来の他の炭化珪素半導体装置の製造方法の場合よりも高い生産性で炭化珪素半導体装置を製造することが可能となる。
その結果、実施形態２に係る炭化珪素半導体装置の製造方法は、実施形態１に係る炭化珪素半導体装置の製造方法の場合と同様に、エッチング工程でシリコン成分が残存することに起因してデバイス特性にばらつきが生じるという問題を改善することが可能で、かつ、高い生産性で炭化珪素半導体装置を製造することが可能な炭化珪素半導体装置の製造方法となる。
なお、実施形態２に係る炭化珪素半導体装置の製造方法は、エッチング工程以外は実施形態１に係る炭化珪素半導体装置の製造方法と同様の工程を含むため、実施形態１に係る炭化珪素半導体装置の製造方法が有する効果のうち該当する効果をそのまま有する。
［実施形態３］
図５は、実施形態３に係る炭化珪素半導体装置の製造方法を説明するために示す図である。図５（ａ）〜図５（ｄ）は各工程図である。図６は、実施形態３に係る炭化珪素半導体装置の製造方法により製造された炭化珪素半導体装置１０２の断面図である。
実施形態３に係る炭化珪素半導体装置の製造方法は、実施形態１に係る炭化珪素半導体装置の製造方法の場合における図２（ａ）〜図２（ｅ）及び図３（ａ）に対応する工程は、実施形態１に係る炭化珪素半導体装置の製造方法と同様の工程を含むため、図２（ａ）〜図２（ｅ）及び図３（ａ）に対応する工程は図示を省略する。
実施形態３に係る炭化珪素半導体装置の製造方法は、基本的には実施形態１に係る炭化珪素半導体装置１００の製造方法と同様の工程を有するが、第２エッチング工程の内容が実施形態１に係る炭化珪素半導体装置の製造方法の場合と異なる。すなわち、実施形態３に係る炭化珪素半導体装置の製造方法においては、第２プラズマアッシング工程で形成された酸化層１２８が一部残存する条件で第２エッチング工程を実施することとしている。具体的には、実施形態１に係る炭化珪素半導体装置の製造方法におけるよりも短い時間（エッチング時間：３分→２分）第２エッチング工程を実施することとしている。
すなわち、実施形態３に係る炭化珪素半導体装置の製造方法においては、図５（ａ）及び図５（ｂ）に示すように、第２プラズマアッシング工程で形成された酸化層が一部残存する条件で第２エッチング工程を実施する。このため、第２エッチング工程終了後には、反応層１２０の表面上には酸化層１２８にうち極く薄い導電性酸化層１２９（例えば、層厚０．３ｎｍ〜２．２５ｎｍ程度。）が残存する。従って、爾後の工程においては、図５（ｃ）及び図５（ｄ）に示すように、反応層１２０と電極層１３０との間には極薄い導電性酸化層１２９が存在することとなる。その結果、実施形態３に係る炭化珪素半導体装置の製造方法によって製造される炭化珪素半導体装置１０２においては、電極層１３０は、反応層１２０の表面上に直接形成されているのではなく、反応層１２０の上方に、極く薄い導電性酸化層１２９を介して形成されている。
このように、実施形態３に係る炭化珪素半導体装置の製造方法は、第２エッチング工程の内容が実施形態１に係る炭化珪素半導体装置の製造方法の場合とは異なるが、実施形態１に係る炭化珪素半導体装置の製造方法の場合と同様に、塩酸、硝酸及びフッ酸を用いてエッチング工程を実施することとしているため、当該エッチング工程によりニッケル成分及びシリコン成分の両方の成分を除去することが可能となる。その結果、エッチング工程でシリコン成分が残存することに起因してデバイス特性にばらつきが生じることがなくなる。
また、実施形態３に係る炭化珪素半導体装置の製造方法によれば、ＣＭＰ工程ではなくエッチング工程を用いてシリサイド層を除去することとしているため、従来の他の炭化珪素半導体装置の製造方法の場合よりも高い生産性で炭化珪素半導体装置を製造することが可能となる。
その結果、実施形態３に係る炭化珪素半導体装置の製造方法は、実施形態１に係る炭化珪素半導体装置の製造方法の場合と同様に、エッチング工程でシリコン成分が残存することに起因してデバイス特性にばらつきが生じるという問題を改善することが可能で、かつ、高い生産性で炭化珪素半導体装置を製造することが可能な炭化珪素半導体装置の製造方法となる。
また、実施形態３に係る炭化珪素半導体装置の製造方法によれば、電極層１３０が、反応層１２０の上方に、極く薄い導電性酸化層１２９を介して形成された構造を有する炭化珪素半導体装置１０２を製造することができるため、電極層１３０が反応層１２０の表面上に直接形成された構造を有する炭化珪素半導体装置（炭化珪素半導体装置１００）の場合と比較して、反応層と電極層との間の抵抗をより一層低減することが可能となる。
なお、実施形態３に係る炭化珪素半導体装置の製造方法は、第２エッチング工程以外は実施形態１に係る炭化珪素半導体装置の製造方法と同様の工程を含むため、実施形態１に係る炭化珪素半導体装置の製造方法が有する効果のうち該当する効果をそのまま有する。
［実施例］
本実施例は、「本発明の炭化珪素半導体装置の製造方法によれば、エッチング工程でシリコン成分が残存することに起因してデバイス特性にばらつきが生じるという問題を改善することが可能である。」ことを説明するための実施例である。デバイス特性としては順方向降下電圧ＶＦを用いた。
１．試料
実施形態１に係る炭化珪素半導体装置の製造方法により製造した炭化珪素半導体装置を実施例とした。一方、塩酸及び過酸化水素水を含有するエッチング液（塩酸：過酸化水素水＝５：１）を用いてエッチング工程を実施したこと以外は、実施形態１に係る炭化珪素半導体装置の製造方法と同様の方法により製造した炭化珪素半導体装置を比較例とした。
２．評価方法
実施例に係る炭化珪素半導体装置及び比較例に係る炭化珪素半導体装置の評価は、実施例に係る炭化珪素半導体装置及び比較例に係る炭化珪素半導体装置をそれぞれ６０個準備し、これらの順方向降下電圧ＶＦを測定し、得られた順方向降下電圧ＶＦを正規確率分布グラフにプロットすることにより行った。この場合、正規確率分布グラフにおいて右上がりの傾きが大きいほどばらつきが小さいことを示す。
３．評価結果
図７は、実施例に係る炭化珪素半導体装置及び比較例に係る炭化珪素半導体装置の評価結果を示す正規確率分布グラフである。
図７からも明らかなように、実施例に係る炭化珪素半導体装置は、比較例に係る炭化珪素半導体装置よりも、デバイス特性（順方向降下電圧ＶＦ）のばらつきが小さいことが分かった。すなわち、本実施例により、「本発明の炭化珪素半導体装置の製造方法によれば、エッチング工程でシリコン成分が残存することに起因してデバイス特性にばらつきが生じるという問題を改善することが可能である。」ことが明らかとなった。
以上、本発明を上記の実施形態に基づいて説明したが、本発明は上記の実施形態に限定されるものではない。その趣旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば、次のような変形も可能である。
（１）上記実施形態２においては、塩酸を含有するエッチング液Ａを用いるエッチング工程と硝酸及びフッ酸を含有するエッチング液Ｂを用いるエッチング工程とをこの順序で実施しているが、本発明はこれに限定されるものではない。例えば、硝酸及びフッ酸を含有するエッチング液Ｂを用いるエッチング工程と塩酸を含有するエッチング液Ａを用いるエッチング工程とをこの順序で実施してもよい。
（２）上記各実施形態においては、酸素ガスを用いて第１プラズマアッシング工程及び第２プラズマアッシング工程を実施しているが、本発明はこれに限定されるものではない。例えば、酸素ガスの代わりに、「水素ガス」又は「酸素ガスと水素ガスとの混合ガス」を用いて第１プラズマアッシング工程及び第２プラズマアッシング工程を実施することもできる。
（３）上記各実施形態においては、反応層１２０上からシリサイド層１２４をすべて除去することにより反応層１２０の表面をすべて露出させた後、反応層１２０の表面上に電極層１３０を形成しているが、本発明はこれに限定されるものではない。例えば、反応層上からシリサイド層の一部を除去することにより反応層の表面の一部を露出させた後、反応層の表面上に電極層を形成することとしてもよい。
（４）上記実施形態３においては、第２エッチング工程の時間を短くすることにより、第２プラズマアッシング工程で形成された酸化層を一部残存させることとしているが、本発明はこれに限定されるものではない。例えば、第２エッチング工程に用いるエッチング液に含まれるフッ酸の濃度を低くすることにより、第２プラズマアッシング工程で形成された酸化層を一部残存させることとしてもよい。
（５）上記実施形態３においては、第２エッチング工程の時間を短くすることにより、第２プラズマアッシング工程で形成された酸化層（導電性酸化層）を一部残存させることとしているが、本発明はこれに限定されるものではない。例えば、第２エッチング工程を省略することともに、カソード電極層形成工程を実施する前に反応層１２０の表面を単に洗浄（酸洗浄及び希釈フッ酸洗浄）することにより、第２プラズマアッシング工程で形成された酸化層（導電性酸化層）を一部残存させつつ除去することとしてもよい。
（６）上記各実施形態においては、反応層１２０上に単一の電極層（カソード電極層１３０）形成した場合を例にとって本発明を説明したが、本発明はこれに限定されるものではない。反応層上に複数の電極層を形成する場合にも本発明を適用できる。
（７）上記各実施形態においては、ショットキーダイオードを例にとって本発明の炭化珪素半導体装置の製造方法を説明したが、本発明はこれに限定されるものではない。例えば、パワーＭＯＳＦＥＴ、ＩＧＢＴ、ｐｎダイオード、サイリスターなど、炭化珪素層に反応層を介して電極層を形成する工程を含む炭化珪素半導体装置の製造方法に本発明を適用することが可能である。
（８）上記各実施形態においては、ｎ型の炭化珪素層の場合を例にとって本発明を説明したが、本発明はこれに限定されるものではない。例えば、ｐ型の炭化珪素層を用いた場合に本発明を適用することもできる。
１００，１０２，９００…炭化珪素半導体装置、１１０，９１０…炭化珪素層、１１２、９１２…ｎ＋型炭化珪素基板、１１４…ｎ−型エピタキシャル層、１１６…ガードリング、１２０，９２０…反応層、１２２，９２２…導電層、１２４，９２４…シリサイド層、１２６…酸化ニッケル層、１２８…酸化層、１２９…極く薄い導電性酸化層、１３０…カソード電極層、１４０…バリアメタル層、１４２…アノード電極層、１４４…保護絶縁層、９３０…電極層、９３２…他の電極層

Claims (7)

  1. 炭化珪素層上に導電層を形成する導電層形成工程と、
    前記炭化珪素層と前記導電層とを反応させて、前記炭化珪素層に接する反応層及び前記反応層上に存在するシリサイド層を形成する熱処理工程と、
    前記シリサイド層が含有する炭素成分を除去するための第１プラズマアッシング工程と、
    塩酸、硝酸及びフッ酸を用いて、前記第１プラズマアッシング工程で形成された導電層材料の酸化物層及び前記シリサイド層の少なくとも一部を除去することにより、前記反応層の表面の少なくとも一部を露出させるエッチング工程と、
    前記反応層上に残存することがある炭素成分を除去するための第２プラズマアッシング工程と、
    前記第２プラズマアッシング工程で形成された酸化層を除去する第２エッチング工程と、
    露出させた前記反応層の上方に電極層を形成する電極層形成工程とをこの順で含むことを特徴とする炭化珪素半導体装置の製造方法。
  2. 請求項１に記載の炭化珪素半導体装置の製造方法において、
    塩酸、硝酸及びフッ酸を含有するエッチング液を用いて前記エッチング工程を実施することを特徴とする炭化珪素半導体装置の製造方法。
  3. 請求項２に記載の炭化珪素半導体装置の製造方法において、
    前記エッチング液が含有する塩酸、硝酸及びフッ酸の含有比率は、硝酸を１００ｍｏｌとしたとき、塩酸が３００ｍｏｌ〜５００ｍｏｌの範囲内にあり、フッ酸が０．１ｍｏｌ〜５ｍｏｌの範囲内にあることを特徴とする炭化珪素半導体装置の製造方法。
  4. 請求項１に記載の炭化珪素半導体装置の製造方法において、
    前記エッチング工程は、塩酸を含有するエッチング液Ａを用いるエッチング工程と、硝酸及びフッ酸を含有するエッチング液Ｂを用いるエッチング工程とを含むことを特徴とする炭化珪素半導体装置の製造方法。
  5. 請求項４に記載の炭化珪素半導体装置の製造方法において、
    前記エッチング液Ｂが含有する硝酸及びフッ酸の含有比率は、硝酸を１００ｍｏｌとしたとき、フッ酸が０．１ｍｏｌ〜５ｍｏｌの範囲内にあることを特徴とする炭化珪素半導体装置の製造方法。
  6. 請求項１〜５に記載の炭化珪素半導体装置の製造方法において、
    酸素ガス、水素ガス又はこれらの混合ガスのいずれかを用いて前記第１プラズマアッシング工程を実施することを特徴とする炭化珪素半導体装置の製造方法。
  7. 請求項１〜６のいずれかに記載の炭化珪素半導体装置の製造方法において、
    酸素ガス、水素ガス又はこれらの混合ガスのいずれかを用いて前記第２プラズマアッシング工程を実施することを特徴とする炭化珪素半導体装置の製造方法。
JP2013509730A 2011-04-11 2011-09-09 炭化珪素半導体装置の製造方法 Active JP5427980B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013509730A JP5427980B2 (ja) 2011-04-11 2011-09-09 炭化珪素半導体装置の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011086984 2011-04-11
JP2011086984 2011-04-11
PCT/JP2011/070590 WO2012140794A1 (ja) 2011-04-11 2011-09-09 炭化珪素半導体装置の製造方法
JP2013509730A JP5427980B2 (ja) 2011-04-11 2011-09-09 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP5427980B2 true JP5427980B2 (ja) 2014-02-26
JPWO2012140794A1 JPWO2012140794A1 (ja) 2014-07-28

Family

ID=47008994

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013509730A Active JP5427980B2 (ja) 2011-04-11 2011-09-09 炭化珪素半導体装置の製造方法
JP2013509731A Active JP5415650B2 (ja) 2011-04-11 2011-09-09 炭化珪素半導体装置及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013509731A Active JP5415650B2 (ja) 2011-04-11 2011-09-09 炭化珪素半導体装置及びその製造方法

Country Status (5)

Country Link
US (2) US9005462B2 (ja)
EP (2) EP2698808B1 (ja)
JP (2) JP5427980B2 (ja)
CN (2) CN103229275B (ja)
WO (2) WO2012140795A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2698808B1 (en) * 2011-04-11 2018-12-05 Shindengen Electric Manufacturing Co., Ltd. Method for manufacturing a silicon carbide semiconductor device
DE102012213077A1 (de) * 2012-07-25 2014-01-30 Robert Bosch Gmbh Verfahren zum Kontaktieren eines Halbleitermaterials mit einer Kontaktlage
JP6222771B2 (ja) * 2013-11-22 2017-11-01 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置の製造方法
CN105206681B (zh) 2014-06-20 2020-12-08 意法半导体股份有限公司 宽带隙高密度半导体开关器件及其制造方法
JP6398744B2 (ja) 2015-01-23 2018-10-03 三菱電機株式会社 半導体デバイス用基板の製造方法
JP2016219475A (ja) * 2015-05-15 2016-12-22 トヨタ自動車株式会社 炭化珪素半導体装置の製造方法
EP3389082B1 (en) * 2015-12-11 2020-10-28 Shindengen Electric Manufacturing Co., Ltd. Method for manufacturing silicon carbide semiconductor device
JP6584966B2 (ja) * 2016-01-12 2019-10-02 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び昇降機
CN105514178A (zh) * 2016-02-03 2016-04-20 泰州优宾晶圆科技有限公司 一种沟槽式mos肖特基二极管
CN108717945B (zh) * 2018-05-24 2022-01-07 西安理工大学 一种具有NiO/SiC异质发射结的SiC光触发晶闸管
CN111276395A (zh) * 2020-02-19 2020-06-12 华芯威半导体科技(北京)有限责任公司 一种碳化硅器件原料的制造方法及使用该原料制备的碳化硅器件
DE102022209805A1 (de) 2022-09-19 2024-03-21 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zum Erzeugen eines elektrischen Kontaktes, Halbleiteranordnung und Halbleiterbauelement

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3117446B2 (ja) * 1989-06-15 2000-12-11 株式会社半導体エネルギー研究所 酸化物導電膜の成膜加工方法
US6051283A (en) * 1998-01-13 2000-04-18 International Business Machines Corp. Microwave annealing
JP2000101064A (ja) * 1998-09-25 2000-04-07 Sanyo Electric Co Ltd 電極、ＳｉＣの電極及びＳｉＣデバイス
US6207565B1 (en) * 2000-01-13 2001-03-27 Vlsi Technology, Inc Integrated process for ashing resist and treating silicon after masked spacer etch
JP3650727B2 (ja) * 2000-08-10 2005-05-25 Ｈｏｙａ株式会社 炭化珪素製造方法
JP2002217129A (ja) * 2001-01-18 2002-08-02 New Japan Radio Co Ltd シリコンカーバイド半導体装置の製造方法
CN100410421C (zh) * 2001-05-04 2008-08-13 拉姆研究公司 处理室残留物的两步式等离子清洗
JP3871607B2 (ja) 2001-12-14 2007-01-24 松下電器産業株式会社 半導体素子およびその製造方法
TW591217B (en) * 2003-07-17 2004-06-11 South Epitaxy Corp UV detector
JP2006024880A (ja) * 2004-06-09 2006-01-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
GB2424312B (en) 2005-03-14 2010-03-03 Denso Corp Method of forming an ohmic contact in wide band semiconductor
US20070138482A1 (en) * 2005-12-08 2007-06-21 Nissan Motor Co., Ltd. Silicon carbide semiconductor device and method for producing the same
KR100860367B1 (ko) * 2006-08-21 2008-09-25 제일모직주식회사 금속실리사이드막 대비 실리콘 산화막에 대한 상대적인 식각 선택성이 향상된 식각용액
JP2008053291A (ja) 2006-08-22 2008-03-06 Rohm Co Ltd ＳｉＣ半導体素子およびその製造方法
JP5014749B2 (ja) * 2006-11-27 2012-08-29 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5286700B2 (ja) * 2007-06-27 2013-09-11 日産自動車株式会社 炭化珪素半導体装置とその製造方法
JP5282382B2 (ja) 2007-08-17 2013-09-04 富士電機株式会社 炭化珪素半導体装置、その製造方法および炭化珪素デバイス
JP2009194216A (ja) * 2008-02-15 2009-08-27 Hitachi Ltd 半導体装置の製造方法
JP5369762B2 (ja) * 2009-03-02 2013-12-18 株式会社デンソー 炭化珪素半導体装置の製造方法
US20120161098A1 (en) * 2009-08-20 2012-06-28 Nec Corporation Substrate, manufacturing method of substrate, semiconductor element, and manufacturing method of semiconductor element
EP2698808B1 (en) * 2011-04-11 2018-12-05 Shindengen Electric Manufacturing Co., Ltd. Method for manufacturing a silicon carbide semiconductor device

Also Published As

Publication number Publication date
CN103140916A (zh) 2013-06-05
EP2698808A4 (en) 2015-02-18
CN103229275A (zh) 2013-07-31
EP2698807B1 (en) 2015-09-23
WO2012140794A1 (ja) 2012-10-18
US20130244428A1 (en) 2013-09-19
EP2698808B1 (en) 2018-12-05
JPWO2012140795A1 (ja) 2014-07-28
CN103229275B (zh) 2015-10-07
CN103140916B (zh) 2015-06-10
EP2698807A1 (en) 2014-02-19
US9005462B2 (en) 2015-04-14
EP2698808A1 (en) 2014-02-19
US20130306992A1 (en) 2013-11-21
JPWO2012140794A1 (ja) 2014-07-28
EP2698807A4 (en) 2014-09-10
US9224645B2 (en) 2015-12-29
WO2012140795A1 (ja) 2012-10-18
JP5415650B2 (ja) 2014-02-12

Similar Documents

Publication Publication Date Title
JP5427980B2 (ja) 炭化珪素半導体装置の製造方法
US9401411B2 (en) SiC semiconductor device and method for manufacturing the same
JP5525940B2 (ja) 半導体装置および半導体装置の製造方法
JP5728339B2 (ja) 半導体装置および半導体装置の製造方法
JP5449786B2 (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP2010050267A (ja) 半導体装置および半導体装置の製造方法
JP5369581B2 (ja) 半導体デバイス用裏面電極、半導体デバイスおよび半導体デバイス用裏面電極の製造方法
JP2013211485A (ja) 炭化珪素半導体装置の製造方法及び該方法により製造された炭化珪素半導体装置
JP5600985B2 (ja) 電力半導体装置の製造方法
JP4091931B2 (ja) ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法
JP2021097085A (ja) 半導体装置及びその製造方法
WO2022215471A1 (ja) 半導体装置および半導体装置の製造方法
JP4087368B2 (ja) ＳｉＣ半導体装置の製造方法
JP5775711B2 (ja) 炭化珪素半導体装置及びその製造方法
JP6151135B2 (ja) 半導体装置及びその製造方法
JP2006073923A (ja) ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法
WO2020115838A1 (ja) 半導体装置および半導体装置の製造方法
JP5721339B2 (ja) 半導体装置
JP2014150278A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131202

R150 Certificate of patent or registration of utility model

Ref document number: 5427980

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150