JP2014150278A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2014150278A JP2014150278A JP2014083139A JP2014083139A JP2014150278A JP 2014150278 A JP2014150278 A JP 2014150278A JP 2014083139 A JP2014083139 A JP 2014083139A JP 2014083139 A JP2014083139 A JP 2014083139A JP 2014150278 A JP2014150278 A JP 2014150278A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- sic
- semiconductor
- semiconductor device
- sic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 132
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000010410 layer Substances 0.000 claims abstract description 307
- 239000000758 substrate Substances 0.000 claims abstract description 130
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 107
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 101
- 229910052751 metal Inorganic materials 0.000 claims abstract description 85
- 239000002184 metal Substances 0.000 claims abstract description 85
- 239000002344 surface layer Substances 0.000 claims abstract description 50
- 239000012535 impurity Substances 0.000 claims description 69
- 238000010438 heat treatment Methods 0.000 claims description 34
- 229910052759 nickel Inorganic materials 0.000 claims description 12
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 239000011261 inert gas Substances 0.000 claims description 7
- 230000001590 oxidative effect Effects 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 238000005304 joining Methods 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 186
- 229910010271 silicon carbide Inorganic materials 0.000 description 186
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 48
- 210000000746 body region Anatomy 0.000 description 37
- 239000010936 titanium Substances 0.000 description 30
- 230000000052 comparative effect Effects 0.000 description 26
- 230000004888 barrier function Effects 0.000 description 25
- 238000010586 diagram Methods 0.000 description 24
- 229910021332 silicide Inorganic materials 0.000 description 19
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 19
- 239000000203 mixture Substances 0.000 description 18
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 12
- 239000010931 gold Substances 0.000 description 11
- 230000008569 process Effects 0.000 description 11
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- 238000002513 implantation Methods 0.000 description 9
- 229910021334 nickel silicide Inorganic materials 0.000 description 9
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 9
- 230000002093 peripheral effect Effects 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000009826 distribution Methods 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 230000004913 activation Effects 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- 230000032798 delamination Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229910003465 moissanite Inorganic materials 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000004611 spectroscopical analysis Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004943 liquid phase epitaxy Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910018503 SF6 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
の接続信頼性を向上でき、さらにはSiC基板に対するメタル層のオーミック接合を確保
することのできる半導体装置およびその製造方法を提供すること。
【解決手段】SiC基板2を有する半導体装置1において、SiC基板2の裏面22側の
表層部分に、表面21側の表層部分よりもカーボンが高濃度に含まれる高カーボン濃度S
iC層3を形成する。そして、その高カーボン濃度SiC層3の表面にドレイン電極17
を直接接合する。
【選択図】図1
Description
リコンカーバイト:炭化ケイ素)の使用が検討されている。
パワーデバイスの微細化およびオン抵抗の低減のための構造として、トレンチゲート構
造が知られている(たとえば、特許文献1参照)。
特許文献1の半導体装置において、SiCからなるソース領域に電気的に接続されるソ
ース電極を形成するには、まず、ニッケル(Ni)膜がソース領域に成膜された後、当該
Ni膜が1000℃で5分間アニールされる。これにより、ニッケルシリサイド層が形成
される。その後、たとえば、アルミニウム(Al)からなるメタル層が積層されて、配線
電極が形成される。こうして、ソース電極が形成される。
ッケルシリサイド層にAlなどのメタル層を積層するやり方では、シリサイド時にSiC
中に残留するカーボン(C)が、ニッケルシリサイド層におけるメタル層との界面近傍に
析出する。そのため、当該界面近傍に、Cが多く含有されるカーボン層が形成される。そ
して、ニッケルシリサイド層に対するカーボン層の密着性が乏しいことから、ニッケルシ
リサイド層とカーボン層との間で層剥がれを生じるおそれがある。この種の層剥がれは、
VDMISFET(Vertical Double-diffused Metal Insulator Semiconductor Field E
ffect Transistor)やSBD(Schottky Barrier Diode)の裏面電極を形成する場合など
に発生しやすい。
とが考えられる。しかし、カーボン層を除去する工程が余計に必要になるため、工程数が
増加し、製造コストが増加する。
本発明の目的は、製造コストの増加を抑制しつつ、SiC基板の一方面に直接接合され
るメタル層の接続信頼性を向上でき、さらにはSiC基板に対するメタル層のオーミック
接合を確保することのできる半導体装置およびその製造方法を提供することにある。
方面に直接接合されたメタル層とを含み、前記半導体層の一方側の表層部分には、他方側
の表層部分よりもカーボンが高濃度に含まれる高カーボン濃度層が形成されている。
この構成によれば、SiCからなる半導体層の一方面に対して、メタル層が直接接合さ
れているので、半導体層とメタル層との間にシリサイド層やカーボン層が介在されていな
い。そのため、半導体層とメタル層との間の層剥がれを防止することができる。その結果
、半導体層に対するメタル層の接続信頼性を向上させることができる。
に含まれる高カーボン濃度層が形成されている。そのため、シリサイド層を介してSiC
とメタルとを接合させる場合と同様に、半導体層に対してメタル層をオーミック接合させ
ることができる。
そして、このような半導体装置は、たとえば、本発明の半導体装置の製造方法により製
造することができる。すなわち、熱処理により、SiCからなる半導体層の一方面側の表
層部分に、他方面側の表層部分よりもカーボンが高濃度に含まれる高カーボン濃度層を形
成する工程と、前記高カーボン濃度層にメタルを直接接合する工程とを含む、半導体装置
の製造方法により製造することができる。
高カーボン濃度層にメタルが直接接合されてメタル層が形成される。半導体層の一方面上
にシリサイド層を形成しないので、シリサイド層上のカーボン層を除去するための工程を
実行する必要がない。そのため、工程数の増加を抑制することができる。その結果、製造
コストの増加を抑制することができる。
層の一方面に直接接合されたメタル層とを含み、前記半導体層の一方側の表層部分には、
SiC固有の結合エネルギよりも高い結合エネルギを有する高エネルギ層が形成されてい
る。
この構成によれば、SiCからなる半導体層の一方面に対して、メタル層が直接接合さ
れているので、半導体層とメタル層との間にシリサイド層やカーボン層が介在されていな
い。そのため、半導体層とメタル層との間の層剥がれを防止することができる。その結果
、半導体層に対するメタル層の接続信頼性を向上させることができる。
エネルギを有する高エネルギ層が形成されている。そのため、シリサイド層を介してSi
Cとメタルとを接合させる場合と同様に、半導体層に対してメタル層をオーミック接合さ
せることができる。
また、本発明の半導体装置において、前記半導体層は、相対的に不純物濃度が高い半導
体基板と、前記半導体基板の表面に形成された相対的に不純物濃度が低いエピタキシャル
層とを含んでいてもよい。その場合、前記高カーボン濃度層は、前記半導体基板の裏面側
の表層部分に形成されていてもよい。
ているので、半導体基板に対して、メタル層を低い抵抗値でオーミック接合することがで
きる。
また、半導体基板の不純物濃度は、1×1017cm−3以上であることが好ましく、
1×1018cm−3〜1×1021cm−3であることがさらに好ましい。
メタル層をより良好にオーミック接合することができる。
また、半導体層に接合されるメタル層は、半導体層の側からTi、NiおよびAgがこ
の順に積層されたTi/Ni/Ag積層構造を有していてもよく、当該積層構造にさらに
Auが積層されたTi/Ni/Ag/Au積層構造を有していてもよい。
他方側に形成されたゲートおよびソースとを含む縦型トランジスタ構造を有している場合
、前記メタル層は、ドレインに接合されたドレイン電極であってもよい。
なお、縦型トランジスタ構造において、ドレインの概念には、半導体層に第1導電型の
不純物が注入されて形成されたドレイン(ドリフト領域)領域が含まれる。また、ゲート
の概念には、半導体層に第2導電型の不純物が注入された形成され、半導体装置の動作時
にチャネルが形成されるボディ領域、当該ボディ領域上に形成されたゲート絶縁膜、およ
び当該ゲート絶縁膜を挟んでボディ領域に対向するゲート電極が含まれる。また、ソース
には、半導体層に第1導電型の不純物が注入されて形成されたソース領域が含まれる。
ける熱処理温度が1400℃以上であることが好ましい。
1400℃以上の熱処理により、SiC中のSi原子を半導体層の一方側から効率よく
昇華させることができる。そのため、高カーボン濃度層を効率よく形成することができる
。また、たとえば、半導体層に不純物イオンが注入されている場合、1400℃以上の熱
処理工程中に、高カーボン濃度層の形成と並行して、不純物イオンを活性化させることが
できる。熱処理工程と活性化工程とを1工程に集約することができるので、工程数を低減
することができる。その結果、製造コストを低減することができる。
する工程と、その熱処理工程後に前記半導体基板を酸化させることにより前記半導体層の
一方面に酸化膜を形成する工程と、前記酸化膜を除去する工程とを含んでいることが好ま
しい。
熱処理の温度が高すぎると、一方側の表層部分にSiがほとんど残らず、当該部分にカ
ーボンからなるカーボン層が形成される場合がある。
ことにより、半導体層の一方面に酸化膜が形成される。そして、その酸化膜が除去される
。そのため、一方面側の表層部分にカーボン層が形成されても、そのカーボン層を酸化膜
とともに除去することができる。
また、前記高カーボン濃度層は、前記半導体層を、酸化ガス中、1400℃以下で熱処
理することにより前記半導体層の一方面に酸化膜を形成する工程と、前記酸化膜を除去す
る工程とを含む工程を実行することによっても形成することができる。
図1は、本発明の第1実施形態に係る半導体装置(トレンチゲート型VDMOSFET
)の模式的な断面図である。
半導体装置1は、トレンチゲート型VDMOSFET(Vertical Double-diffused Met
al Insulator Semiconductor Field Effect Transistor)の単位セルが複数配置された構
造を有している。なお、図1では、複数の単位セルのうちの一部が示されている。
C基板2には、N型不純物が高濃度にドーピングされており、そのN型不純物濃度は、た
とえば、1×1017cm−3以上、好ましくは、1×1018cm−3〜1×1021
cm−3である。SiC基板2は、その表面21(他方面)がSi(シリコン)面であり
、その裏面22(一方面)がC(カーボン)面である。また、SiC基板2の厚さは、た
とえば、100μm〜400μmである。
濃度に含まれるSiCからなる層(高カーボン濃度SiC層3)が形成されている。
高カーボン濃度SiC層3における、CとSiとの組成比(C/Si)は、1s軌道に
おけるC(C1s)と2s軌道におけるSi(Si2s)との組成比(C1s/Si2s
)が、たとえば、1.1〜1.2であり、好ましくは、1.15〜1.2である。また、
C1sと2p軌道におけるSi(Si2p)との組成比(C1s/Si2p)が、たとえ
ば、1.2〜1.4であり、好ましくは、1.2〜1.25である。
エネルギよりも高い結合エネルギを有する高エネルギ層であり、XPS(X-ray Photoele
ctron Spectroscopy:X線光電子分光)により分析されたSi−2s軌道、Si−2p軌
道およびC−1s軌道のピークが、SiC基板2における高カーボン濃度SiC層3を除
く部分(たとえば、表面21側の表層部分)の当該ピーク(SiC固有のピーク)を基準
として高結合エネルギ側に、たとえば、0.2eV〜1eV、好ましくは、0.4eV〜
0.6eVシフトしている。
10−4%〜1×10−2%程度、具体的には、たとえば、1nm〜10nmである。
SiC基板2の表面21には、SiC基板2よりもN型不純物が低濃度にドーピングさ
れたSiCからなる、N−型のエピタキシャル層4が積層されている。Si面である表面
21上に形成されるエピタキシャル層4は、Si面を成長主面として成長する。したがっ
て、エピタキシャル層4の表面41は、Si面である。
部)は、その全域がエピタキシャル成長後のままの状態が維持された、N−型のドレイン
領域5をなしている。ドレイン領域5のN型不純物濃度は、たとえば、1×1015cm
−3〜1×1017cm−3である。
一方、エピタキシャル層4の表層部には、P型のボディ領域6が形成されている。ボデ
ィ領域6は、ドレイン領域5に接している。ボディ領域6のP型不純物濃度は、たとえば
、1×1016cm−3〜1×1019cm−3である。
る。ゲートトレンチ7は、図1では図示しないが、一定の間隔を空けて複数形成され、そ
れらが互いに平行をなして同一方向(図1の紙面に垂直な方向、以下、この方向を「ゲー
ト幅に沿う方向」ということがある。)に延び、たとえば、ストライプ構造をなしている
。
ン領域5に達している。
ゲートトレンチ7の内面およびエピタキシャル層4の表面41には、ゲートトレンチ7
の内面全域を覆うように、SiO2からなるゲート絶縁膜8が形成されている。
そして、ゲート絶縁膜8の内側をN型不純物がドーピングされたポリシリコン材料で埋
め尽くすことにより、ゲートトレンチ7内にゲート電極9が埋設されている。
における左右方向)の両側に、N+型のソース領域10が形成されている。ソース領域1
0は、ドレイン領域5のN型不純物濃度よりも高く、N型不純物が高濃度にドーピングさ
れた領域である。ソース領域10のN型不純物濃度は、たとえば、1×1018cm−3
〜1×1021cm−3である。ソース領域10は、ゲートトレンチ7に隣接する位置に
おいてゲート幅に沿う方向に延び、その底部がボディ領域6に接している。
ソース領域10の中央部を貫通し、ボディ領域6に接続されるP+型のボディコンタクト
領域11が形成されている。ボディコンタクト領域11は、ボディ領域6のP型不純物濃
度よりも高く、P型不純物が高濃度にドーピングされた領域である。ボディコンタクト領
域11のP型不純物濃度は、たとえば、1×1018cm−3〜1×1021cm−3で
ある。
に設けられ、それぞれゲート幅に沿う方向に延びている。そして、ソース領域10上に、
ソース領域10に沿って、ゲート幅と直交する方向に隣接するユニットセル間の境界が設
定されている。ボディコンタクト領域11は、ゲート幅と直交する方向に隣接する2つの
ユニットセル間に跨って少なくとも1つ以上設けられている。また、ゲート幅に沿う方向
に隣接するユニットセル間の境界は、各ユニットセルに含まれるゲート電極9が一定のゲ
ート幅を有するように設定されている。
層間絶縁膜12に形成されたコンタクトホール13を介して、ソース電極14がソース領
域10およびボディコンタクト領域11に接続されている。ソース電極14は、たとえば
、Alを主成分として含む金属材料からなるソースメタル15と、このソースメタル15
の下層に形成された、Niからなるオーミックメタル16とを含んでいる。
ドレイン電極17は、高カーボン濃度SiC層3に直接接合されている。ドレイン電極1
7は、たとえば、チタン層(Ti)、ニッケル層(Ni)および銀層(Ag)が順に積層
された積層構造(Ti/Ni/Ag)、このTi/Ni/Ag積層構造にさらに金層(A
u)が積層された積層構造(Ti/Ni/Ag/Au)、チタン層(Ti)、ニッケル層
(Ni)およびアルミニウム層(Al)が順に積層された積層構造(Ti/Ni/Al)
などにより形成することができる。
生させた状態で、ゲート電極9に所定の電圧(ゲート閾値電圧以上の電圧)が印加される
ことにより、ゲート電極9からの電界によりボディ領域6におけるゲート絶縁膜8との界
面近傍にチャネルが形成される。これにより、ソース電極14とドレイン電極17との間
に電流が流れ、VDMOSFETがオン状態となる。
ート電極9が上位の概念としてのゲートを構成している。また、ソース領域10およびソ
ース電極14が上位の概念としてのソースを構成している。また、SiC基板2、ドレイ
ン領域5およびドレイン電極17が上位の概念としてのドレインを構成している。
図2A〜図2Pは、図1の半導体装置の製造方法を工程順に説明するための模式的な断
面図である。
LPE(Liquid Phase Epitaxy:液相エピタキシ)法、MBE(Molecular Beam Epitaxy
:分子線エピタキシ)法などのエピタキシャル成長法により、SiC基板2の表面21(
Si面)上に、不純物をドーピングしながらSiC結晶が成長させられる。これにより、
SiC基板2上に、N−型のエピタキシャル層4が形成される。続いて、エピタキシャル
層4の表面41からその内部に、P型不純物がインプランテーション(注入)される。こ
のときの注入条件は、P型不純物の種類により異なるが、たとえば、加速エネルギが20
0keV〜400keVである。
プランテーションされた領域(P型インプラ領域18)が形成される。P型インプラ領域
18の形成により、エピタキシャル層4の基層部には、P型インプラ領域18と分離され
、エピタキシャル成長後のままの状態を維持するドレイン領域5が形成される。
次いで、図2Cに示すように、CVD法により、エピタキシャル層4上に、SiO2か
らなるマスク19が形成される。続いて、フォトレジスト(図示せず)を介するエッチン
グにより、ボディコンタクト領域11を形成すべき領域に対向する開口20を有するパタ
ーンに、マスク19がパターニングされる。パターニング後、エピタキシャル層4の表面
41からその内部に、P型不純物がインプランテーション(注入)される。このときの注
入条件は、P型不純物の種類により異なるが、たとえば、加速エネルギが30keV〜2
00keVである。これにより、P型インプラ領域18の表層部に、P型不純物が高濃度
でインプランテーションされた領域(P+型インプラ領域23)が形成される。P型不純
物の注入後、マスク19が除去される。
らなるマスク24が形成される。続いて、フォトレジスト(図示せず)を介するエッチン
グにより、ソース領域10を形成すべき領域に対向する開口25を有するパターンに、マ
スク24がパターニングされる。パターニング後、エピタキシャル層4の表面41からそ
の内部に、N型不純物がインプランテーション(注入)される。このときの注入条件は、
N型不純物の種類により異なるが、たとえば、加速エネルギが30keV〜200keV
である。N型不純物の注入後、マスク24が除去される。これにより、P型インプラ領域
18の表層部に、N型不純物が高濃度でインプランテーションされた領域(N+型インプ
ラ領域26)が形成される。
炉27内に不活性ガス(たとえば、N2、Arなど)を導入しながら、たとえば、140
0℃以上、好ましくは、1600℃〜2000℃、さらに好ましくは、1700℃〜18
00℃の条件で、たとえば、1分〜60分間、好ましくは、3分〜5分間、SiC基板2
が熱処理される。
側の表層部分における結合エネルギがSiC固有の結合エネルギよりも高結合エネルギ側
にシフトして、高カーボン濃度SiC層3(高エネルギ層)が形成される。同時に、この
熱処理により、注入されたN型およびP型不純物が活性化して、エピタキシャル層4の表
層部にボディ領域6が形成されるとともに、ボディ領域6の表層部にソース領域10およ
びボディコンタクト領域11が形成される。
入しながら、たとえば、900℃〜1400℃で、たとえば、10分〜600分間、Si
C基板2が酸化(たとえば、熱酸化)される。これにより、SiC基板2の表面21およ
び裏面22のそれぞれに、酸化膜28,29が形成される。
次いで、図2Gに示すように、当該酸化膜28,29が除去される。これにより、熱処
理時の温度が過度に上昇して裏面22側の表層部分にカーボンからなるカーボン層が形成
されても、そのカーボン層を酸化膜29とともに除去することができる。
次いで、図2Iに示すように、CVD法などにより、エピタキシャル層4の表面41全
域に、SiO2からなるマスク30が形成される。なお、マスク30は、SiNなどで形
成することもできる。
次いで、図2Jに示すように、フォトレジスト(図示せず)を介するエッチングにより
、ゲートトレンチ7を形成すべき領域に対向する開口31を有するパターンに、マスク3
0がパターニングされる。
臭化水素)を含む混合ガス(SF6/O2/HBrガス)が、開口31を介してエピタキ
シャル層4の表面41へ入射される。これにより、エピタキシャル層4が表面41(Si
面)からドライエッチングされて、ゲートトレンチ7が形成される。ゲートトレンチ7の
形成後、マスク30が除去される。
キシャル層4の表面41が酸化される。これにより、ゲート絶縁膜8が形成される。
次いで、図2Mに示すように、CVD法により、ドーピングされたポリシリコン材料が
エピタキシャル層4上に堆積される。堆積されたポリシリコン材料は、エッチバック面が
エピタキシャル層の表面41に対して面一になるまでエッチバックされる。これにより、
ポリシリコン材料におけるゲートトレンチ7外の部分が除去されて、ゲートトレンチ7内
に残存するポリシリコン材料からなるゲート電極9が形成される。
らなる層間絶縁膜12が積層される。そして、層間絶縁膜12およびゲート絶縁膜8がパ
ターニングされることにより、層間絶縁膜12およびゲート絶縁膜8に、ソース領域10
を露出させるコンタクトホール13が形成される。
次いで、図2Oに示すように、スパッタ法、蒸着法などの方法により、オーミックメタ
ル16およびソースメタル15が順に堆積されて、ソース領域10およびボディコンタク
ト領域11にソース電極14が接続される。
裏面22にドレイン電極17の材料が堆積されて、高カーボン濃度SiC層3の表面にド
レイン電極17が接合される。
以上の工程を経て、図1に示す半導体装置1が得られる。
以上のように、半導体装置1によれば、SiC基板2の裏面22に対して、ドレイン電
極17が直接接合されているので、SiC基板2とドレイン電極17との間にシリサイド
層やカーボン層が介在されていない。そのため、SiC基板2とドレイン電極17との間
の層剥がれを防止することができる。その結果、SiC基板2に対するドレイン電極17
の接続信頼性を向上させることができる。
ンが高濃度に含まれるSiCからなる層(高カーボン濃度SiC層3)が形成されている
。そのため、シリサイド層を介してSiCとメタルとを接合させる場合と同様に、SiC
基板2に対してドレイン電極17をオーミック接合させることができる。
また、SiC基板2のN型不純物濃度が1×1017cm−3以上であるので、SiC
基板2に対して、ドレイン電極17を低い抵抗値で良好にオーミック接合することができ
る。
部分に高カーボン濃度SiC層3が形成され、裏面22にドレイン電極17の材料が堆積
されることにより、高カーボン濃度SiC層3の表面にドレイン電極17が直接接合され
る。SiC基板2の裏面22上にシリサイド層を形成しないので、シリサイド層上のカー
ボン層を除去するための工程を実行する必要がない。そのため、工程数の増加を抑制する
ことができる。その結果、製造コストの増加を抑制することができる。
基板2の裏面22側(カーボン面側)から効率よく昇華させることができる。また、14
00℃以上の熱処理工程中に、高カーボン濃度SiC層3の形成と並行して、注入された
N型およびP型不純物を活性化させることができる。熱処理工程と活性化工程とを1工程
に集約することができるので、工程数を低減することができる。その結果、製造コストを
低減することができる。さらには、活性化後の不純物領域(たとえば、ボディ領域6、ソ
ース領域10、ボディコンタクト領域11など)が高温下に晒されることを防止できるの
で、半導体装置1のデバイス特性を安定化させることができる。
)の模式的な断面図である。
半導体装置51は、プレーナゲート型VDMOSFETの単位セルが複数配置された構
造を有している。なお、図3では、複数の単位セルのうちの一部が示されている。
半導体装置51は、その基体をなす半導体基板としてのSiC基板52を備えている。
SiC基板52には、N型不純物が高濃度にドーピングされており、そのN型不純物濃度
は、たとえば、1×1017cm−3以上、好ましくは、1×1018cm−3〜1×1
021cm−3である。SiC基板52は、その表面521(他方面)がSi(シリコン
)面であり、その裏面522(一方面)がC(カーボン)面である。また、SiC基板5
2の厚さは、たとえば、100μm〜400μmである。
ンが高濃度に含まれるSiCからなる層(高カーボン濃度SiC層53)が形成されてい
る。
高カーボン濃度SiC層53における、CとSiとの組成比(C/Si)は、1s軌道
におけるC(C1s)と2s軌道におけるSi(Si2s)との組成比(C1s/Si2
s)が、たとえば、1.1〜1.2であり、好ましくは、1.15〜1.2である。また
、C1sと2p軌道におけるSi(Si2p)との組成比(C1s/Si2p)が、たと
えば、1.2〜1.4であり、好ましくは、1.2〜1.25である。
合エネルギよりも高い結合エネルギを有する高エネルギ層であり、XPS(X-ray Photoe
lectron Spectroscopy:X線光電子分光)により分析されたSi−2s軌道、Si−2p
軌道およびC−1s軌道のピークが、SiC基板52における高カーボン濃度SiC層5
3を除く部分(たとえば、表面521側の表層部分)の当該ピーク(SiC固有のピーク
)を基準として高結合エネルギ側に、たとえば、0.2eV〜1eV、好ましくは、0.
4eV〜0.6eVシフトしている。
5×10−4%〜1×10−2%程度、具体的には、たとえば、1nm〜10nmである
。
SiC基板52の表面521には、SiC基板52よりもN型不純物が低濃度にドーピ
ングされたSiCからなる、N−型のエピタキシャル層54が積層されている。Si面で
ある表面521上に形成されるエピタキシャル層54は、Si面を成長主面として成長す
る。したがって、エピタキシャル層54の表面541は、Si面である。
層部)は、その全域がエピタキシャル成長後のままの状態が維持された、N−型のドレイ
ン領域55をなしている。ドレイン領域55のN型不純物濃度は、たとえば、1×101
5cm−3〜1×1017cm−3である。
一方、エピタキシャル層54の表層部には、P型のボディ領域(ウェル領域)56が複
数形成されている。複数のボディ領域56は、たとえば、平面視四角形状(略正方形状)
をなし、マトリクス状に配列されている。各ボディ領域56は、ドレイン領域55に接し
ている。ボディ領域56のP型不純物濃度は、たとえば、1×1016cm−3〜1×1
019cm−3である。なお、複数のボディ領域56は、互いに平行に延びるストライプ
状に配列されていてもよい。
隔を空けて形成されている。ソース領域60は、ドレイン領域55のN型不純物濃度より
も高く、N型不純物が高濃度にドーピングされた領域である。ソース領域60のN型不純
物濃度は、たとえば、1×1018cm−3〜1×1021cm−3である。
各ソース領域60の内側には、ボディ領域56よりもP型不純物が高濃度にドープされ
たP+型のボディコンタクト領域61が形成されている。各ボディコンタクト領域61は
、ソース領域60を深さ方向に貫通して形成されている。ボディコンタクト領域61は、
ボディ領域56のP型不純物濃度よりも高く、P型不純物が高濃度にドーピングされた領
域である。ボディコンタクト領域61のP型不純物濃度は、たとえば、1×1018cm
−3〜1×1021cm−3である。
れている。ゲート絶縁膜58は、隣り合うボディ領域56の間に跨っていて、ボディ領域
56におけるソース領域60を取り囲む部分(ボディ領域56の周縁部)およびソース領
域60の外周縁を覆っている。
ゲート絶縁膜58上には、ゲート電極59が形成されている。ゲート電極59は、格子
状のゲート絶縁膜58に沿って格子状に形成されていて、ゲート絶縁膜58を挟んで各ボ
ディ領域56の周縁部に対向している。ゲート電極59は、たとえば、N型不純物がドー
ピングされたポリシリコンからなる。
の層間絶縁膜62に形成されたコンタクトホール63を介して、ソース電極64がソース
領域60およびボディコンタクト領域61に接続されている。ソース電極64は、たとえ
ば、Alを主成分として含む金属材料からなるソースメタル65と、このソースメタル6
5の下層に形成された、Niからなるオーミックメタル66とを含んでいる。
る。ドレイン電極67は、高カーボン濃度SiC層53に直接接合されている。ドレイン
電極67は、たとえば、チタン層(Ti)、ニッケル層(Ni)および銀層(Ag)が順
に積層された積層構造(Ti/Ni/Ag)、このTi/Ni/Ag積層構造にさらに金
層(Au)が積層された積層構造(Ti/Ni/Ag/Au)、チタン層(Ti)、ニッ
ケル層(Ni)およびアルミニウム層(Al)が順に積層された積層構造(Ti/Ni/
Al)などにより形成することができる。
生させた状態で、ゲート電極59に所定の電圧(ゲート閾値電圧以上の電圧)が印加され
ることにより、ゲート電極59からの電界によりボディ領域56におけるゲート絶縁膜5
8との界面近傍にチャネルが形成される。これにより、ソース電極64とドレイン電極6
7との間に電流が流れ、VDMOSFETがオン状態となる。
上位の概念としてのゲートを構成している。また、ソース領域60およびソース電極64
が上位の概念としてのソースを構成している。また、SiC基板52、ドレイン領域55
およびドレイン電極67が上位の概念としてのドレインを構成している。
そして、この半導体装置51の構造によっても、半導体装置1と同様に、SiC基板5
2の裏面522に対して、ドレイン電極67が直接接合されているので、SiC基板52
とドレイン電極67との間にシリサイド層やカーボン層が介在されていない。そのため、
SiC基板52とドレイン電極67との間の層剥がれを防止することができる。その結果
、SiC基板52に対するドレイン電極67の接続信頼性を向上させることができる。
カーボンが高濃度に含まれるSiCからなる層(高カーボン濃度SiC層53)が形成さ
れている。そのため、シリサイド層を介してSiCとメタルとを接合させる場合と同様に
、SiC基板52に対してドレイン電極67をオーミック接合させることができる。
なお、半導体装置51を製造するには、まず、図2A〜図2Dに示す工程に倣って、エ
ピタキシャル層54における、ボディ領域56、ソース領域60およびボディコンタクト
領域61を形成すべき領域に不純物をインプランテーションする。次いで、図2Eに示す
工程に倣って、SiC基板52を加熱炉27に搬入し、SiC基板52を熱処理する。こ
れにより、高カーボン濃度SiC層53が形成されると同時に、ボディ領域56、ソース
領域60およびボディコンタクト領域61が形成される。その後は、図2Fおよび図2G
に示す工程を経た後、ゲート電極59、ソース電極64およびドレイン電極67などを形
成すればよい。
の作用効果を発揮することができる。
すなわち、SiC基板52の裏面522上にシリサイド層を形成しないので、シリサイ
ド層上のカーボン層を除去するための工程を実行する必要がない。そのため、工程数の増
加を抑制することができる。
i原子をSiC基板52の裏面522側(カーボン面側)から効率よく昇華させることが
できる。また、1400℃以上の熱処理工程中に、高カーボン濃度SiC層53の形成と
並行して、注入されたN型およびP型不純物を活性化させることができる。熱処理工程と
活性化工程とを1工程に集約することができるので、工程数を低減することができる。さ
らには、活性化後の不純物領域(たとえば、ボディ領域56、ソース領域60、ボディコ
ンタクト領域61など)が高温下に晒されることを防止できるので、半導体装置51のデ
バイス特性を安定化させることができる。
である。
半導体装置としてのショットキーバリアダイオード71は、その基体をなす半導体基板
としてのSiC基板72を備えている。SiC基板72には、N型不純物が高濃度にドー
ピングされており、そのN型不純物濃度は、たとえば、1×1017cm−3以上、好ま
しくは、1×1018cm−3〜1×1021cm−3である。SiC基板72は、その
表面721(他方面)がSi(シリコン)面であり、その裏面722(一方面)がC(カ
ーボン)面である。また、SiC基板72の厚さは、たとえば、100μm〜400μm
である。
ンが高濃度に含まれるSiCからなる層(高カーボン濃度SiC層73)が形成されてい
る。
高カーボン濃度SiC層73における、CとSiとの組成比(C/Si)は、1s軌道
におけるC(C1s)と2s軌道におけるSi(Si2s)との組成比(C1s/Si2
s)が、たとえば、1.1〜1.2であり、好ましくは、1.15〜1.2である。また
、C1sと2p軌道におけるSi(Si2p)との組成比(C1s/Si2p)が、たと
えば、1.2〜1.4であり、好ましくは、1.2〜1.25である。
合エネルギよりも高い結合エネルギを有する高エネルギ層であり、XPS(X-ray Photoe
lectron Spectroscopy:X線光電子分光)により分析されたSi−2s軌道、Si−2p
軌道およびC−1s軌道のピークが、SiC基板72における高カーボン濃度SiC層7
3を除く部分(たとえば、表面721側の表層部分)の当該ピーク(SiC固有のピーク
)を基準として高結合エネルギ側に、たとえば、0.2eV〜1eV、好ましくは、0.
4eV〜0.6eVシフトしている。
5×10−4%〜1×10−2%程度、具体的には、たとえば、1nm〜10nmである
。
SiC基板72の表面721には、SiC基板72よりもN型不純物が低濃度にドーピ
ングされたSiCからなる、N−型のエピタキシャル層74が積層されている。Si面で
ある表面721上に形成されるエピタキシャル層74は、Si面を成長主面として成長す
る。したがって、エピタキシャル層74の表面741は、Si面である。
ド絶縁膜75が積層されている。フィールド絶縁膜75の厚さは、たとえば、5000Å
〜40000Åである。なお、フィールド絶縁膜75は、窒化シリコン(SiN)など、
他の絶縁物からなっていてもよい。
フィールド絶縁膜75には、エピタキシャル層74の中央部を露出させる開口76が形
成されている。フィールド絶縁膜75上には、アノード電極77が形成されている。
縁膜75における開口76の周縁部78を上から覆うように、当該開口76の外方へフラ
ンジ状に張り出している。すなわち、フィールド絶縁膜75の周縁部78は、エピタキシ
ャル層74およびアノード電極77により、全周にわたってその上下両側から挟まれてい
る。
層74に接合されたショットキーメタル79と、このショットキーメタル79に積層され
たコンタクトメタル80との2層構造を有している。
ショットキーメタル79は、N型のSiCとの接合によりショットキー接合を形成する
金属(たとえば、Moなど)からなる。SiCに接合されるショットキーメタル79は、
SiC半導体との間に、たとえば、0.5eV〜2.5eVの高さのショットキー障壁(
電位障壁)を形成する。また、ショットキーメタル79の厚さは、この実施形態では、た
とえば、0.1μm〜1μmである。
71の最表面に露出して、ボンディングワイヤなどが接合される部分である。コンタクト
メタル80は、たとえば、Alからなる。コンタクトメタル80の厚さは、この実施形態
では、ショットキーメタル79よりも大きく、たとえば、1μm〜10μmである。
また、エピタキシャル層74の表層部には、アノード電極77のショットキーメタル7
9に接するようにP型のJTE(Junction Termination Extension)構造81が形成され
ている。このJTE構造81は、フィールド絶縁膜75の開口76の内外に跨るように、
当該開口76の輪郭に沿って形成されている。したがって、JTE構造81は、開口76
の内方へ張り出し、開口76内のショットキーメタル79の外縁部82に接する内側部分
83と、開口76の外方へ張り出し、フィールド絶縁膜75の周縁部78を挟んでアノー
ド電極77(ショットキーメタル79)に対向する外側部分84とを有している。JTE
構造81のP型不純物濃度は、内側部分83から外側部分84へ向かうに従って段階的に
薄くなっている。すなわち、JTE構造81の内縁付近で不純物濃度が最も高く、JTE
構造81の外縁付近で不純物濃度が最も低くなっている。なお、このJTE構造81は、
P型不純物が一様な濃度でドープされたP型ガードリングであってもよい。
る。カソード電極85は、高カーボン濃度SiC層73に直接接合されている。カソード
電極85は、たとえば、チタン層(Ti)、ニッケル層(Ni)および銀層(Ag)が順
に積層された積層構造(Ti/Ni/Ag)、このTi/Ni/Ag積層構造にさらに金
層(Au)が積層された積層構造(Ti/Ni/Ag/Au)、チタン層(Ti)、ニッ
ケル層(Ni)およびアルミニウム層(Al)が順に積層された積層構造(Ti/Ni/
Al)などにより形成することができる。
導体装置51と同様に、SiC基板72の裏面722に対して、カソード電極85が直接
接合されているので、SiC基板72とカソード電極85との間にシリサイド層やカーボ
ン層が介在されていない。そのため、SiC基板72とカソード電極85との間の層剥が
れを防止することができる。その結果、SiC基板72に対するカソード電極85の接続
信頼性を向上させることができる。
カーボンが高濃度に含まれるSiCからなる層(高カーボン濃度SiC層73)が形成さ
れている。そのため、シリサイド層を介してSiCとメタルとを接合させる場合と同様に
、SiC基板72に対してカソード電極85をオーミック接合させることができる。
なお、ショットキーバリアダイオード71を製造するには、まず、図2A〜図2Dに示
す工程に倣って、エピタキシャル層74におけるJTE構造81を形成すべき領域に不純
物を段階的にインプランテーションする。次いで、図2Eに示す工程に倣って、SiC基
板72を加熱炉27に搬入し、SiC基板72を熱処理する。これにより、高カーボン濃
度SiC層73が形成されると同時に、JTE構造81が活性化する。その後は、図2F
および図2Gに示す工程を経た後、アノード電極77およびカソード電極85などを形成
すればよい。カソード電極85は、図2Pに示すドレイン電極17の形成方法に倣って形
成することができる。
よる作用効果と同様の作用効果を発揮することができる。
すなわち、SiC基板72の裏面722上にシリサイド層を形成しないので、シリサイ
ド層上のカーボン層を除去するための工程を実行する必要がない。そのため、工程数の増
加を抑制することができる。
i原子をSiC基板72の裏面722側(カーボン面側)から効率よく昇華させることが
できる。また、1400℃以上の熱処理工程中に、高カーボン濃度SiC層73の形成と
並行して、注入されたP型不純物を活性化させることができる(JTE構造81の形成)
。熱処理工程と活性化工程とを1工程に集約することができるので、工程数を低減するこ
とができる。さらには、活性化後の不純物領域(たとえば、JTE構造81)が高温下に
晒されることを防止できるので、ショットキーバリアダイオード71の耐圧特性を安定化
させることができる。
たとえば、図1、図3および図4では、高カーボン濃度SiC層3,53,73のうち
、各デバイス1,51,71において、ユニットセルやショットキー接合が形成されてい
る活性領域の下方位置に形成された部分が表されているが、高カーボン濃度SiC層3,
53,73は、活性領域を取り囲む周辺領域の下方位置に形成されていてもよい。
域56、ゲート電極59などを含むユニットセルが形成された活性領域68が形成されて
おり、この活性領域68を取り囲むように周辺領域69が形成されている。この周辺領域
69には、たとえば、活性領域68から間隔を開けてP型のガードリング70などが形成
されている。そして、図5では、この周辺領域69の下方位置において、SiC基板52
に高カーボン濃度SiC層53が形成されている。なお、ここでは図示を省略するが、半
導体装置1およびショットキーバリアダイオード71についても、図5の半導体装置51
と同様に、活性領域を取り囲む周辺領域の下方位置に高カーボン濃度SiC層3,73が
形成されていてもよい。
導体部分の導電型を反転した構成が採用されてもよい。すなわち、半導体装置1、半導体
装置51およびショットキーバリアダイオード71において、P型の部分がN型であり、
N型の部分がP型であってもよい。
また、SiC基板2,52,72の表面21,521,721および裏面22,522
,722の結晶面を反転した構成が採用されてもよい。すなわち、SiC基板2,52,
72において、表面21,521,721がC面であり、裏面22,522,722がS
i面であってもよい。すなわち、SiC基板2,52,72のC面にデバイスを搭載する
形態であってもよい。
以下で熱処理を行う場合には、図2Eに示す工程(不活性ガス+1400℃以上の熱処理
)を省略してもよい。
また、前述の実施形態では、本発明におけるメタル層は、トレンチゲート型VDMOS
FETのドレイン電極17、プレーナゲート型VDMOSFETのドレイン電極67およ
びショットキーバリアダイオード71のカソード電極85の形態で示されたが、たとえば
、その他のMISFET、サイリスタ、バイポーラトランジスタ、絶縁ゲートバイポーラ
トランジスタ(IGBT)における不純物領域にコンタクトされる配線の形態に適用する
こともできる。
ある。
って限定されるものではない。
<実施例1>
まず、ウエハ状のSiC基板(Cree社製)を高温炉に搬入し、不活性ガスを導入し
ながら1700℃で3分間、熱処理した。熱処理後、SiC基板を搬出した。次いで、S
iC基板を熱酸化してSiC基板に酸化膜を形成し、その酸化膜を剥離した。次いで、ス
パッタ法により、SiC基板の表面(Si面)に、モリブデン(Mo)を堆積させること
により、表メタル層を形成した。次いで、スパッタ法により、SiC基板の裏面(C面)
に、チタン(Ti)、ニッケル(Ni)および銀(Ag)を順に堆積させることにより、
Ti/Ni/Ag積層構造からなる裏メタル層を形成した。次いで、SiC基板を128
0μm角の個片に分割した。これにより、表メタル層とSiC基板とがショットキー接合
してなるショットキーバリアダイオードを得た。
<比較例1>
まず、スパッタ法により、ウエハ状のSiC基板(Cree社製)の裏面(C面)に、
ニッケル(Ni)を堆積させた。次いで、RTA(Rapid Thermal Annealing)法により
、1000℃で2分間熱処理した。これにより、ニッケルをシリサイド化してニッケルシ
リサイド層を形成した。次いで、シリサイド化に伴って形成されたカーボン層を剥離した
。次いで、スパッタ法により、SiC基板の表面(Si面)に、モリブデン(Mo)を堆
積させることにより、表メタル層を形成した。次いで、実施例1と同様の方法により、ニ
ッケルシリサイド層の表面に、Ti/Ni/Ag積層構造からなる裏メタル層を形成した
。次いで、SiC基板を1280μm角の個片に分割した。これにより、表メタル層とS
iC基板とがショットキー接合してなるショットキーバリアダイオードを得た。
<比較例2>
まず、スパッタ法により、ウエハ状のSiC基板(Cree社製)の表面(Si面)に
、モリブデン(Mo)を堆積させることにより、表メタル層を形成した。次いで、実施例
1と同様の方法により、SiC基板の裏面(C面)に、Ti/Ni/Ag積層構造からな
る裏メタル層を形成した。次いで、SiC基板を1280μm角の個片に分割した。これ
により、表メタル層とSiC基板とがショットキー接合してなるショットキーバリアダイ
オードを得た。
<評価試験>
(1)ショットキーバリアダイオードのI−V特性
実施例1および比較例1〜2に係るショットキーバリアダイオードにおいて、表メタル
層−裏メタル層間にバイアス電圧を印加したときのI−V特性を、パラメータアナライザ
を用いて測定した。結果を図6に示す。
、閾値電圧以上のバイアス電圧印加状態では、実施例1のショットキーバリアダイオード
が、比較例1のショットキーバリアダイオードとほぼ同等の電流を流すことが可能である
。これにより、裏メタル層とSiC基板との接合に関して、実施例1は、比較例1と同程
度に低いコンタクト抵抗のオーミック接合であることが確認された。
電圧印加状態においても、実施例1および比較例1に比べて非常に低いことが確認された
。
(2)XPS波形およびCとSiとの組成比
実施例1および比較例1〜2において、表メタル層を形成する前のSiC基板のSiお
よびCの組成を、XPS(X線光電子分光法)により測定した。
9に示す。また、C1s、Si2sおよびSi2pのそれぞれにおける結合エネルギのピ
ーク位置を図10〜図12に示す。また、組成比C1s/Si2sおよびC1s/Si2
pを、図13〜図14に示す。なお、図7〜図9において、横軸は結合エネルギに対応し
、縦軸はスペクトルの強度(arb. unit(arbitrary unit):任意単位)に対応する。
i2sおよびSi2pの結合エネルギの強度分布およびピーク位置を比較すると、実施例
1のピーク位置が、SiC固有の結合エネルギのピークである比較例2のピーク位置に対
して高エネルギ側にシフトし、比較例1とほぼ同じであることが確認された。また、その
ピーク位置において、実施例1のスペクトル強度が、比較例1よりも大きいことが確認さ
れた。
程数の多い比較例1のようなプロセスを実行することなく、不活性ガス雰囲気下、170
0℃での熱処理といった簡単のプロセスを実行することによって、図13および図14に
示すように、良好なCとSiとの組成比を有する高カーボン濃度SiC層を形成できるこ
とが確認された。
(3)層剥がれの有無
実施例1および比較例1〜2に係るショットキーバリアダイオードの裏メタル層に対し
て、走査型電子顕微鏡(Scanning Electron Microscope:SEM)を用いて電子線を走査し
た。電子線走査によって検出された情報を画像処理してSEM画像を得た。
たところ、実施例1では層剥がれが確認できなかった。
一方、比較例1では、ニッケルシリサイド層と裏メタル層との間に、層剥がれが明確に
確認された。また、比較例2では、SiC基板と裏メタル層との間に、層剥がれが明確に
確認された。
2 SiC基板
3 高カーボン濃度SiC層
4 エピタキシャル層
5 ドレイン領域
6 ボディ領域
7 ゲートトレンチ
8 ゲート絶縁膜
9 ゲート電極
10 ソース領域
14 ソース電極
17 ドレイン電極
22 (SiC基板の)裏面
29 酸化膜
51 半導体装置
52 SiC基板
53 高カーボン濃度SiC層
54 エピタキシャル層
55 ドレイン領域
56 ボディ領域
58 ゲート絶縁膜
59 ゲート電極
60 ソース領域
64 ソース電極
67 ドレイン電極
71 ショットキーバリアダイオード
72 SiC基板
73 高カーボン濃度SiC層
74 エピタキシャル層
85 カソード電極
522 (SiC基板の)裏面
722 (SiC基板の)裏面
Claims (12)
- SiCからなる半導体層と、
前記半導体層の一方面に直接接合されたメタル層とを含み、
前記半導体層の一方側の表層部分には、他方側の表層部分よりもカーボンが高濃度に含
まれる高カーボン濃度層が形成されている、半導体装置。 - SiCからなる半導体層と、
前記半導体層の一方面に直接接合されたメタル層とを含み、
前記半導体層の一方側の表層部分には、SiC固有の結合エネルギよりも高い結合エネ
ルギを有する高エネルギ層が形成されている、半導体装置。 - 前記半導体層は、相対的に不純物濃度が高い半導体基板と、前記半導体基板の表面に形
成された相対的に不純物濃度が低いエピタキシャル層とを含み、
前記高カーボン濃度層は、前記半導体基板の裏面側の表層部分に形成されている、請求
項1に記載の半導体装置。 - 前記半導体基板の不純物濃度が、1×1017cm−3以上である、請求項3に記載の
半導体装置。 - 前記半導体基板の不純物濃度が、1×1018cm−3〜1×1021cm−3である
、請求項4に記載の半導体装置。 - 前記メタル層は、前記半導体層の側からTi、NiおよびAgがこの順に積層されたT
i/Ni/Ag積層構造を有する、請求項1〜5のいずれか一項に記載の半導体装置。 - 前記メタル層は、Ti/Ni/Ag積層構造にさらにAuが積層されたTi/Ni/A
g/Au積層構造を有する、請求項6に記載の半導体装置。 - 前記半導体層は、前記一方側に形成されたドレインと、前記ドレインの反対側の前記他
方側に形成されたゲートおよびソースとを含む縦型トランジスタ構造を有しており、
前記メタル層が、前記ドレインに接合されたドレイン電極である、請求項1〜7のいず
れか一項に記載の半導体装置。 - 熱処理により、SiCからなる半導体層の一方面側の表層部分に、他方面側の表層部分
よりもカーボンが高濃度に含まれる高カーボン濃度層を形成する工程と、
前記高カーボン濃度層にメタルを直接接合する工程とを含む、半導体装置の製造方法。 - 前記高カーボン濃度層を形成する工程における熱処理温度が1400℃以上である、請
求項9に記載の半導体装置の製造方法。 - 前記高カーボン濃度層を形成する工程が、前記半導体層を不活性ガス中で熱処理する工
程と、その熱処理工程後に前記半導体層を酸化させることにより前記半導体層の一方面に
酸化膜を形成する工程と、前記酸化膜を除去する工程とを含む、請求項9または10に記
載の半導体装置の製造方法。 - 前記高カーボン濃度層を形成する工程が、前記半導体層を、酸化ガス中、1400℃以
下で熱処理することにより前記半導体層の一方面に酸化膜を形成する工程と、前記酸化膜
を除去する工程とを含む、請求項9に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014083139A JP5991629B2 (ja) | 2009-07-21 | 2014-04-14 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009170239 | 2009-07-21 | ||
JP2009170239 | 2009-07-21 | ||
JP2014083139A JP5991629B2 (ja) | 2009-07-21 | 2014-04-14 | 半導体装置および半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010152084A Division JP5525940B2 (ja) | 2009-07-21 | 2010-07-02 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014150278A true JP2014150278A (ja) | 2014-08-21 |
JP5991629B2 JP5991629B2 (ja) | 2016-09-14 |
Family
ID=51572981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014083139A Active JP5991629B2 (ja) | 2009-07-21 | 2014-04-14 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5991629B2 (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002314071A (ja) * | 2001-04-18 | 2002-10-25 | Denso Corp | 炭化珪素半導体装置の製造方法 |
JP2003258271A (ja) * | 2002-03-01 | 2003-09-12 | Shindengen Electric Mfg Co Ltd | 炭化けい素ショットキーダイオードおよびその製造方法 |
JP2005019951A (ja) * | 2003-06-06 | 2005-01-20 | Japan Science & Technology Agency | SiC半導体装置の製造方法及びSiC半導体装置 |
JP2006032458A (ja) * | 2004-07-13 | 2006-02-02 | Shindengen Electric Mfg Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2006041248A (ja) * | 2004-07-28 | 2006-02-09 | Shindengen Electric Mfg Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2006196652A (ja) * | 2005-01-13 | 2006-07-27 | Shindengen Electric Mfg Co Ltd | SiC半導体素子 |
US20080318438A1 (en) * | 2007-06-21 | 2008-12-25 | Denso Corporation | Method for manufacturing sic semiconductor device |
JP2009272365A (ja) * | 2008-05-01 | 2009-11-19 | Renesas Technology Corp | 半導体装置の製造方法 |
-
2014
- 2014-04-14 JP JP2014083139A patent/JP5991629B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002314071A (ja) * | 2001-04-18 | 2002-10-25 | Denso Corp | 炭化珪素半導体装置の製造方法 |
JP2003258271A (ja) * | 2002-03-01 | 2003-09-12 | Shindengen Electric Mfg Co Ltd | 炭化けい素ショットキーダイオードおよびその製造方法 |
JP2005019951A (ja) * | 2003-06-06 | 2005-01-20 | Japan Science & Technology Agency | SiC半導体装置の製造方法及びSiC半導体装置 |
JP2006032458A (ja) * | 2004-07-13 | 2006-02-02 | Shindengen Electric Mfg Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2006041248A (ja) * | 2004-07-28 | 2006-02-09 | Shindengen Electric Mfg Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2006196652A (ja) * | 2005-01-13 | 2006-07-27 | Shindengen Electric Mfg Co Ltd | SiC半導体素子 |
US20080318438A1 (en) * | 2007-06-21 | 2008-12-25 | Denso Corporation | Method for manufacturing sic semiconductor device |
JP2009004572A (ja) * | 2007-06-21 | 2009-01-08 | Denso Corp | 炭化珪素半導体装置の製造方法 |
JP2009272365A (ja) * | 2008-05-01 | 2009-11-19 | Renesas Technology Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5991629B2 (ja) | 2016-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5525940B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6930197B2 (ja) | 半導体装置および半導体装置の製造方法 | |
WO2010110246A1 (ja) | 半導体装置 | |
JP6312933B2 (ja) | 電力用半導体装置 | |
JP6911486B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP2010171417A (ja) | 半導体装置 | |
JP2006024880A (ja) | 半導体装置及びその製造方法 | |
US20200091299A1 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
JP2019003967A (ja) | 半導体装置および半導体装置の製造方法 | |
WO2010143376A1 (ja) | 半導体装置およびその製造方法 | |
JP2017092355A (ja) | 半導体装置および半導体装置の製造方法 | |
US11881512B2 (en) | Method of manufacturing semiconductor device with silicon carbide body | |
JP2018182032A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
CN112466752A (zh) | 碳化硅半导体装置及碳化硅半导体装置的制造方法 | |
JP2011151350A (ja) | 半導体装置の製造方法、及び半導体装置 | |
CN108574000B9 (zh) | 半导体装置和半导体装置的制造方法 | |
JP2009194197A (ja) | 半導体装置及びその製造方法 | |
US11527634B2 (en) | Silicon carbide semiconductor device | |
US8802552B2 (en) | Method for manufacturing semiconductor device | |
JPWO2019198168A1 (ja) | 半導体装置の製造方法および半導体装置 | |
JP6068918B2 (ja) | 半導体装置およびその製造方法 | |
JP7478604B2 (ja) | 半導体装置およびその製造方法 | |
JP5991629B2 (ja) | 半導体装置および半導体装置の製造方法 | |
CN113161232A (zh) | 碳化硅半导体装置的制造方法 | |
JP2014241426A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20150305 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20160107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160721 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160805 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5991629 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |