JP2002314071A - 炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体装置の製造方法Info
- Publication number
- JP2002314071A JP2002314071A JP2001120165A JP2001120165A JP2002314071A JP 2002314071 A JP2002314071 A JP 2002314071A JP 2001120165 A JP2001120165 A JP 2001120165A JP 2001120165 A JP2001120165 A JP 2001120165A JP 2002314071 A JP2002314071 A JP 2002314071A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- semiconductor device
- carbide semiconductor
- manufacturing
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 48
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 48
- 239000004065 semiconductor Substances 0.000 title claims description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 238000000034 method Methods 0.000 title claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 67
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 67
- 238000010438 heat treatment Methods 0.000 claims abstract description 48
- 239000012535 impurity Substances 0.000 claims abstract description 42
- 230000004913 activation Effects 0.000 claims abstract description 40
- 150000002500 ions Chemical class 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims description 17
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 13
- 229910052799 carbon Inorganic materials 0.000 claims description 13
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 12
- 229910000077 silane Inorganic materials 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 9
- 230000003213 activating effect Effects 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 4
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 3
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 239000011261 inert gas Substances 0.000 claims description 3
- 150000003377 silicon compounds Chemical class 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 238000003763 carbonization Methods 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 239000000203 mixture Substances 0.000 abstract description 23
- 230000002159 abnormal effect Effects 0.000 abstract description 14
- 238000007788 roughening Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 60
- 230000003746 surface roughness Effects 0.000 description 22
- 230000005856 abnormality Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 238000000859 sublimation Methods 0.000 description 3
- 230000008022 sublimation Effects 0.000 description 3
- 238000011109 contamination Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- -1 p-type impurities Chemical compound 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 ＳｉＣにおいて、不純物の活性化のための熱
処理による表面荒れと組成比異常を抑制する。 【解決手段】 ｎ-型エピ層２にソース領域４、ドレイ
ン領域５を形成するためのｐ型不純物のイオン注入を行
う前あるいは後、ｎ-型エピ層２の上にキャップ層とし
てシリコン酸化膜６を成膜する。そして、シリコン酸化
膜６によってｎ-型エピ層２、ソース領域４及びドレイ
ン領域５を覆った状態で活性化のための熱処理を行う。
このように、シリコン酸化膜６からなるキャップ層を用
いれば、高温でも有効にキャップ層としての役割を果た
し、不純物の活性化のための熱処理による表面荒れと組
成比異常を抑制することができる。
処理による表面荒れと組成比異常を抑制する。 【解決手段】 ｎ-型エピ層２にソース領域４、ドレイ
ン領域５を形成するためのｐ型不純物のイオン注入を行
う前あるいは後、ｎ-型エピ層２の上にキャップ層とし
てシリコン酸化膜６を成膜する。そして、シリコン酸化
膜６によってｎ-型エピ層２、ソース領域４及びドレイ
ン領域５を覆った状態で活性化のための熱処理を行う。
このように、シリコン酸化膜６からなるキャップ層を用
いれば、高温でも有効にキャップ層としての役割を果た
し、不純物の活性化のための熱処理による表面荒れと組
成比異常を抑制することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、炭化珪素半導体装
置及びその製造方法に関し、特に絶縁ゲート型電界効果
トランジスタ、とりわけ大電力用の縦型パワーＭＯＳＦ
ＥＴに関するものである。
置及びその製造方法に関し、特に絶縁ゲート型電界効果
トランジスタ、とりわけ大電力用の縦型パワーＭＯＳＦ
ＥＴに関するものである。
【０００２】
【従来の技術】ＳｉＣにおける不純物層形成は、イオン
注入および注入されたイオンの活性化熱処理によって行
われる。ＳｉＣでは、不純物、特にｐ型不純物が熱処理
によって活性化し難いため、活性化のための熱処理温度
を上げることで不純物の活性化率を向上させようとして
いる。
注入および注入されたイオンの活性化熱処理によって行
われる。ＳｉＣでは、不純物、特にｐ型不純物が熱処理
によって活性化し難いため、活性化のための熱処理温度
を上げることで不純物の活性化率を向上させようとして
いる。
【０００３】
【発明が解決しようとする課題】例えば、エピタキシャ
ル膜（以下、エピ膜という）の形成を容易にするために
オフ角のあるウェハを用い、１６００℃での活性化熱処
理を行った後にエピ膜に形成した不純物層の表面をＡＦ
Ｍで観察したところ、ステップ状の表面荒れが発生して
いることが確認された。この表面荒れの大きさを調べた
ところ、表面荒れ量Ｒａ＝３．０ｎｍであった。また、
１７００℃での活性化熱処理を行なった後に、エピ膜に
形成した不純物層の表面をＡＥＳ（オージェ電子分析）
で調べたところ、図７のように表面に組成異常が確認さ
れた。この組成異常層は表面から約１０ｎｍまで形成さ
れており、炭化珪素本来の組成比に比べ炭素が過剰にな
っていた。
ル膜（以下、エピ膜という）の形成を容易にするために
オフ角のあるウェハを用い、１６００℃での活性化熱処
理を行った後にエピ膜に形成した不純物層の表面をＡＦ
Ｍで観察したところ、ステップ状の表面荒れが発生して
いることが確認された。この表面荒れの大きさを調べた
ところ、表面荒れ量Ｒａ＝３．０ｎｍであった。また、
１７００℃での活性化熱処理を行なった後に、エピ膜に
形成した不純物層の表面をＡＥＳ（オージェ電子分析）
で調べたところ、図７のように表面に組成異常が確認さ
れた。この組成異常層は表面から約１０ｎｍまで形成さ
れており、炭化珪素本来の組成比に比べ炭素が過剰にな
っていた。
【０００４】このような表面荒れや表面の組成比異常
は、活性化熱処理時に生じるマイグレーションに起因し
て発生すると考えられる。すなわち、オフ角を有するウ
ェハの場合には表面に細かいステップが存在するため、
活性化熱処理（特に、高温熱処理が必要とされるｐ型不
純物の活性化熱処理）の際に最もエネルギー的に不安定
なステップのエッジ部分でＳｉ抜けが発生すると共に、
このＳｉ抜けによってマイグレーションや組成比異常を
起こし、マイグレーションや組成比異常を起こした原子
が安定な（０００１）面を形成しながら再結晶化してし
まうために、表面荒れが発生するのである。
は、活性化熱処理時に生じるマイグレーションに起因し
て発生すると考えられる。すなわち、オフ角を有するウ
ェハの場合には表面に細かいステップが存在するため、
活性化熱処理（特に、高温熱処理が必要とされるｐ型不
純物の活性化熱処理）の際に最もエネルギー的に不安定
なステップのエッジ部分でＳｉ抜けが発生すると共に、
このＳｉ抜けによってマイグレーションや組成比異常を
起こし、マイグレーションや組成比異常を起こした原子
が安定な（０００１）面を形成しながら再結晶化してし
まうために、表面荒れが発生するのである。
【０００５】このような表面荒れと組成比異常を抑制す
る方法として、特開平１０−１７４２８４号公報に示さ
れるようなＳｉキャップによって不純物注入領域を覆う
方法が提案されているが、ＳｉＣの活性化熱処理温度が
１５００〜１７００℃と非常に高く、Ｓｉの融点である
１４２０℃を大きく超えていることから、表面荒れ抑制
効果を得ることができない。
る方法として、特開平１０−１７４２８４号公報に示さ
れるようなＳｉキャップによって不純物注入領域を覆う
方法が提案されているが、ＳｉＣの活性化熱処理温度が
１５００〜１７００℃と非常に高く、Ｓｉの融点である
１４２０℃を大きく超えていることから、表面荒れ抑制
効果を得ることができない。
【０００６】本発明は上記点に鑑みて、ＳｉＣにおい
て、不純物の活性化のための熱処理による表面荒れと組
成比異常を抑制できる炭化珪素半導体装置の製造方法を
適用することを目的とする。
て、不純物の活性化のための熱処理による表面荒れと組
成比異常を抑制できる炭化珪素半導体装置の製造方法を
適用することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明では、炭化珪素半導体（２）
にイオン注入を行ったのち、熱処理を施すことで注入さ
れたイオンを活性化させ、不純物層（４、５）を形成す
る不純物層形成工程を含んだ炭化珪素半導体装置の製造
方法において、不純物層形成工程では、炭化珪素半導体
にシリコン酸化膜からなるキャップ層（６）を配置した
のち、キャップ層によって不純物層の表面を覆った状態
で活性化を行うことを特徴とする。
め、請求項１に記載の発明では、炭化珪素半導体（２）
にイオン注入を行ったのち、熱処理を施すことで注入さ
れたイオンを活性化させ、不純物層（４、５）を形成す
る不純物層形成工程を含んだ炭化珪素半導体装置の製造
方法において、不純物層形成工程では、炭化珪素半導体
にシリコン酸化膜からなるキャップ層（６）を配置した
のち、キャップ層によって不純物層の表面を覆った状態
で活性化を行うことを特徴とする。
【０００８】このように、シリコン酸化膜からなるキャ
ップ層を用いれば、高温でも有効にキャップ層としての
役割を果たし、不純物の活性化のための熱処理による表
面荒れと組成比異常を抑制することができる。また、シ
リコン酸化膜は、１２００℃以上の高温雰囲気におい
て、炭化珪素半導体の表面の過剰炭素と反応して過剰炭
素を低減させることができるため、より不純物の活性化
のための熱処理による表面荒れと組成比異常を抑制でき
るただし、活性化時の雰囲気圧力に応じてシリコン酸化
膜が昇華して無くなっていくため、請求項２に示すよう
に、活性化時の雰囲気圧力に応じてキャップ層の膜厚を
調整し、キャップ層が活性化時に残存する厚みとなるよ
うにする。
ップ層を用いれば、高温でも有効にキャップ層としての
役割を果たし、不純物の活性化のための熱処理による表
面荒れと組成比異常を抑制することができる。また、シ
リコン酸化膜は、１２００℃以上の高温雰囲気におい
て、炭化珪素半導体の表面の過剰炭素と反応して過剰炭
素を低減させることができるため、より不純物の活性化
のための熱処理による表面荒れと組成比異常を抑制でき
るただし、活性化時の雰囲気圧力に応じてシリコン酸化
膜が昇華して無くなっていくため、請求項２に示すよう
に、活性化時の雰囲気圧力に応じてキャップ層の膜厚を
調整し、キャップ層が活性化時に残存する厚みとなるよ
うにする。
【０００９】また、請求項３に示すように、キャップ層
を構成するシリコン酸化膜が昇華し難い状態となるよう
に活性化を行うようにしても良い。例えば、請求項４に
示すように、キャップ層に対してシリコン酸化膜を有す
る基板を向かい合わせた状態で活性化を行ったり、請求
項５に示すように、活性化時における雰囲気ガスとして
不活性ガスを用いると共に、雰囲気圧力を常圧〜１０気
圧にしても良い。また、請求項６に示すように、活性化
時の雰囲気をシランもしくはジシランを含むシリコン化
合物雰囲気としても良い。
を構成するシリコン酸化膜が昇華し難い状態となるよう
に活性化を行うようにしても良い。例えば、請求項４に
示すように、キャップ層に対してシリコン酸化膜を有す
る基板を向かい合わせた状態で活性化を行ったり、請求
項５に示すように、活性化時における雰囲気ガスとして
不活性ガスを用いると共に、雰囲気圧力を常圧〜１０気
圧にしても良い。また、請求項６に示すように、活性化
時の雰囲気をシランもしくはジシランを含むシリコン化
合物雰囲気としても良い。
【００１０】さらに、請求項７に示すように、活性化時
の雰囲気をシリコン酸化膜が生成される雰囲気としても
良い。例えば、請求項８に示すように、シリコン酸化膜
が生成される雰囲気として、シランとＯ2、シランとＮ2
Ｏ、シランとＣＯ2とＨ2、ＳｉＨ2Ｃｌ2とＮ2Ｏのいず
れかの雰囲気、又は、ＢＰＳＧ、ＢＳＧ、ＰＳＧ、Ａｓ
ＳＧのいずれかが生成される雰囲気を採用することがで
きる。
の雰囲気をシリコン酸化膜が生成される雰囲気としても
良い。例えば、請求項８に示すように、シリコン酸化膜
が生成される雰囲気として、シランとＯ2、シランとＮ2
Ｏ、シランとＣＯ2とＨ2、ＳｉＨ2Ｃｌ2とＮ2Ｏのいず
れかの雰囲気、又は、ＢＰＳＧ、ＢＳＧ、ＰＳＧ、Ａｓ
ＳＧのいずれかが生成される雰囲気を採用することがで
きる。
【００１１】請求項９に記載の発明では、キャップ層の
表面に耐高温の別材料（１２）を形成することでダブル
キャップ構造とし、このダブルキャップ構造とした状態
で活性化を行うことを特徴とする。このように、ダブル
キャップ構造とした状態とすることで、シリコン酸化膜
が昇華し難くなるようにできる。
表面に耐高温の別材料（１２）を形成することでダブル
キャップ構造とし、このダブルキャップ構造とした状態
で活性化を行うことを特徴とする。このように、ダブル
キャップ構造とした状態とすることで、シリコン酸化膜
が昇華し難くなるようにできる。
【００１２】この耐高温の別材料としては、請求項１０
に示すようなカーボン、請求項１１に示すような炭化珪
素を用いることが可能である。なお、炭化珪素の場合に
は、不純物層が形成される炭化珪素半導体と同材料であ
るため、工程に追加することが容易である。
に示すようなカーボン、請求項１１に示すような炭化珪
素を用いることが可能である。なお、炭化珪素の場合に
は、不純物層が形成される炭化珪素半導体と同材料であ
るため、工程に追加することが容易である。
【００１３】なお、請求項１２に示すように、キャップ
層の表面に耐高温の炭化珪素を生成させながら活性化を
行っても良い。このようにすることで、熱処理と炭化珪
素膜形成を同時に処理することが可能となり、製造工程
の簡略化を図ることも可能である。
層の表面に耐高温の炭化珪素を生成させながら活性化を
行っても良い。このようにすることで、熱処理と炭化珪
素膜形成を同時に処理することが可能となり、製造工程
の簡略化を図ることも可能である。
【００１４】請求項１３に記載の発明では、不純物層形
成工程では、炭化珪素半導体の表面にキャップ層を配置
したのち、キャップ層をスルーさせたイオン注入を行う
ことで不純物を炭化珪素半導体に注入することを特徴と
している。このようにキャップ層をスルーさせること
で、イオン注入時の汚染を防止することができる。
成工程では、炭化珪素半導体の表面にキャップ層を配置
したのち、キャップ層をスルーさせたイオン注入を行う
ことで不純物を炭化珪素半導体に注入することを特徴と
している。このようにキャップ層をスルーさせること
で、イオン注入時の汚染を防止することができる。
【００１５】請求項１４に記載の発明では、不純物層形
成工程では、熱処理をランプアニール装置によって行う
ことを特徴としている。このようにランプアニール装置
を用いて熱処理を行うことで、昇温、降温時間を短くす
ることができ、シリコン酸化膜の昇華量を減少させるこ
とができる。
成工程では、熱処理をランプアニール装置によって行う
ことを特徴としている。このようにランプアニール装置
を用いて熱処理を行うことで、昇温、降温時間を短くす
ることができ、シリコン酸化膜の昇華量を減少させるこ
とができる。
【００１６】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示すも
のである。
する実施形態に記載の具体的手段との対応関係を示すも
のである。
【００１７】
【発明の実施の形態】（第１実施形態）図１に、本発明
の一実施形態を適用した半導体装置の製造工程を示し、
この図に基づいて本実施形態における半導体装置の製造
方法についての説明を行う。
の一実施形態を適用した半導体装置の製造工程を示し、
この図に基づいて本実施形態における半導体装置の製造
方法についての説明を行う。
【００１８】〔図１（ａ）に示す工程〕まず、ＳｉＣか
らなるｎ+型基板１を用意する。ここでは、ｎ+型基板１
として、後工程でエピ膜の形成を容易にするためにオフ
角のあるウェハを用いている。そして、このｎ+型基板
１の表面にｎ-型エピ膜２をエピタキシャル成長させ
る。
らなるｎ+型基板１を用意する。ここでは、ｎ+型基板１
として、後工程でエピ膜の形成を容易にするためにオフ
角のあるウェハを用いている。そして、このｎ+型基板
１の表面にｎ-型エピ膜２をエピタキシャル成長させ
る。
【００１９】〔図１（ｂ）に示す工程〕ｎ-型エピ膜２
の表面にマスク材３を成膜したのち、フォトリソグラフ
ィによってマスク材３をパターニングする。そして、マ
スク材３をマスクとして用い、ｐ型不純物であるＢ又は
Ａｌをイオン注入することでソース領域４及びドレイン
領域５を形成する。
の表面にマスク材３を成膜したのち、フォトリソグラフ
ィによってマスク材３をパターニングする。そして、マ
スク材３をマスクとして用い、ｐ型不純物であるＢ又は
Ａｌをイオン注入することでソース領域４及びドレイン
領域５を形成する。
【００２０】〔図１（ｃ）、（ｄ）に示す工程〕まず、
図１（ｃ）に示すようにマスク材３を除去したのち、図
１（ｄ）に示すようにソース領域４及びドレイン領域５
の上を含み、ｎ-型エピ膜２の表面全面にシリコン酸化
膜６を成膜する。
図１（ｃ）に示すようにマスク材３を除去したのち、図
１（ｄ）に示すようにソース領域４及びドレイン領域５
の上を含み、ｎ-型エピ膜２の表面全面にシリコン酸化
膜６を成膜する。
【００２１】その後、上記工程を経た基板を熱処理用の
加熱炉、例えば昇温、降温時間を短くできるランプアニ
ール装置内に入れ、加熱炉内に雰囲気ガスとして不活性
ガス（例えばＡｒ）を導入し、雰囲気圧力を調整する。
そして、シリコン酸化膜６によってｎ-型エピ膜２、ソ
ース領域４及びドレイン領域５を覆った状態で、つまり
シリコン酸化膜６をキャップ層として用いた状態で熱処
理を行い、ソース領域４及びドレイン領域５におけるｐ
型不純物を活性化させる。
加熱炉、例えば昇温、降温時間を短くできるランプアニ
ール装置内に入れ、加熱炉内に雰囲気ガスとして不活性
ガス（例えばＡｒ）を導入し、雰囲気圧力を調整する。
そして、シリコン酸化膜６によってｎ-型エピ膜２、ソ
ース領域４及びドレイン領域５を覆った状態で、つまり
シリコン酸化膜６をキャップ層として用いた状態で熱処
理を行い、ソース領域４及びドレイン領域５におけるｐ
型不純物を活性化させる。
【００２２】このとき、キャップ層をシリコン酸化膜６
で構成していることから、高温下においてもキャップ層
としての役割を果たすことができ、活性化時におけるＳ
ｉ抜けやマイグレーション及び表面の組成比異常の発生
を抑制することができる。このため、ｎ-型エピ膜２、
ソース領域４及びドレイン領域５の表面荒れと組成比異
常を抑制することが可能となる。
で構成していることから、高温下においてもキャップ層
としての役割を果たすことができ、活性化時におけるＳ
ｉ抜けやマイグレーション及び表面の組成比異常の発生
を抑制することができる。このため、ｎ-型エピ膜２、
ソース領域４及びドレイン領域５の表面荒れと組成比異
常を抑制することが可能となる。
【００２３】ただし、キャップ層として用いるシリコン
酸化膜６も高温下において昇華するため、熱処理期間中
にシリコン酸化膜６がすべて昇華してしまわないように
シリコン酸化膜６の膜厚を設定する必要がある。具体的
には、このときのシリコン酸化膜６の昇華量は熱処理を
行う炉内の雰囲気圧力に応じて決まるため、その雰囲気
圧力に応じてシリコン酸化膜６の膜厚を調整し、熱処理
期間中にシリコン酸化膜６が残存する厚みに設定する。
これにより、熱処理期間中、シリコン酸化膜６がキャッ
プ層としての役割を果たし、上記効果を得ることが可能
となる。
酸化膜６も高温下において昇華するため、熱処理期間中
にシリコン酸化膜６がすべて昇華してしまわないように
シリコン酸化膜６の膜厚を設定する必要がある。具体的
には、このときのシリコン酸化膜６の昇華量は熱処理を
行う炉内の雰囲気圧力に応じて決まるため、その雰囲気
圧力に応じてシリコン酸化膜６の膜厚を調整し、熱処理
期間中にシリコン酸化膜６が残存する厚みに設定する。
これにより、熱処理期間中、シリコン酸化膜６がキャッ
プ層としての役割を果たし、上記効果を得ることが可能
となる。
【００２４】なお、実験により、温度１６００℃、時間
３０ｍｉｎ、雰囲気ガスとしてＡｒを導入し、雰囲気圧
力を０．９５×１０5Ｐａとした条件で活性化のための
熱処理を行い、表面荒れについて観察を行った。その結
果、シリコン酸化膜６によるキャップ層を設けていない
場合には表面荒れ量Ｒａが３．０３７３ｎｍであったの
に対し、キャップ層を２μｍ設けた場合には表面荒れ量
Ｒａが０．３６７３ｎｍとなっており、表面荒れ量が１
／１０程度に低減されていた。このように、実験結果か
らもシリコン酸化膜６をキャップ層として用いること
で、十分に表面荒れを抑制することができることが分か
る。
３０ｍｉｎ、雰囲気ガスとしてＡｒを導入し、雰囲気圧
力を０．９５×１０5Ｐａとした条件で活性化のための
熱処理を行い、表面荒れについて観察を行った。その結
果、シリコン酸化膜６によるキャップ層を設けていない
場合には表面荒れ量Ｒａが３．０３７３ｎｍであったの
に対し、キャップ層を２μｍ設けた場合には表面荒れ量
Ｒａが０．３６７３ｎｍとなっており、表面荒れ量が１
／１０程度に低減されていた。このように、実験結果か
らもシリコン酸化膜６をキャップ層として用いること
で、十分に表面荒れを抑制することができることが分か
る。
【００２５】また、１７００℃、時間３０ｍｉｎ、雰囲
気ガスとしてＡｒを導入し、雰囲気圧力を０．９５×１
０5Ｐａとした条件で活性化のための熱処理を行い、表
面組成異常について観察を行った。その結果、シリコン
酸化膜６によるキャップ層を設けていない場合には図７
に示すように炭素過剰の組成異常が表面から約１０ｎｍ
まで形成されていたのに対し、キャップ層を２μｍ設け
た場合には図２に示すように表面の炭素過剰層が５ｎｍ
へ低減されていた。
気ガスとしてＡｒを導入し、雰囲気圧力を０．９５×１
０5Ｐａとした条件で活性化のための熱処理を行い、表
面組成異常について観察を行った。その結果、シリコン
酸化膜６によるキャップ層を設けていない場合には図７
に示すように炭素過剰の組成異常が表面から約１０ｎｍ
まで形成されていたのに対し、キャップ層を２μｍ設け
た場合には図２に示すように表面の炭素過剰層が５ｎｍ
へ低減されていた。
【００２６】上記条件での熱処理においては、シリコン
酸化膜のみによるキャップ層２μｍが熱処理の途中に失
われてしまったため、表面の組成異常の抑制効果はある
程度にとどまっていたが、この実験結果からもシリコン
酸化膜６をキャップ層として用いることで、一定の表面
組成異常を抑制する効果があることが分かる。
酸化膜のみによるキャップ層２μｍが熱処理の途中に失
われてしまったため、表面の組成異常の抑制効果はある
程度にとどまっていたが、この実験結果からもシリコン
酸化膜６をキャップ層として用いることで、一定の表面
組成異常を抑制する効果があることが分かる。
【００２７】〔図１（ｅ）、（ｆ）に示す工程〕まず、
図１（ｅ）に示すようにシリコン酸化膜６を除去する。
その後、図１（ｆ）に示すようにゲート酸化膜７やゲー
ト電極８を形成したのち、層間絶縁膜９を形成し、さら
に、層間絶縁膜９にコンタクトホールを形成したのち、
ソース領域４に電気的に接続されるソース電極１０、ド
レイン領域５に電気的に接続されるドレイン電極１１を
形成することで半導体装置としてＭＯＳトランジスタが
完成する。
図１（ｅ）に示すようにシリコン酸化膜６を除去する。
その後、図１（ｆ）に示すようにゲート酸化膜７やゲー
ト電極８を形成したのち、層間絶縁膜９を形成し、さら
に、層間絶縁膜９にコンタクトホールを形成したのち、
ソース領域４に電気的に接続されるソース電極１０、ド
レイン領域５に電気的に接続されるドレイン電極１１を
形成することで半導体装置としてＭＯＳトランジスタが
完成する。
【００２８】以上説明したように、不純物層であるソー
ス領域４やドレイン領域５の活性化のための熱処理時に
シリコン酸化膜６をキャップ層として用いることで、表
面荒れと組成比異常を抑制することが可能である。
ス領域４やドレイン領域５の活性化のための熱処理時に
シリコン酸化膜６をキャップ層として用いることで、表
面荒れと組成比異常を抑制することが可能である。
【００２９】（第２実施形態）図３に、本発明の第２実
施形態における半導体装置の製造工程を示す。ただし、
図３では、第１実施形態と異なる工程についてのみ示し
てある。上記第１実施形態では、図１（ｅ）に示す工程
においてキャップ層として用いたシリコン酸化膜６を除
去した後に、新たにゲート酸化膜７を形成するようにし
ているが、熱処理後におけるシリコン酸化膜６の膜厚
（残存量）を調整することで、図３に示すように、シリ
コン酸化膜６をゲート酸化膜７の代りに用いることも可
能である。
施形態における半導体装置の製造工程を示す。ただし、
図３では、第１実施形態と異なる工程についてのみ示し
てある。上記第１実施形態では、図１（ｅ）に示す工程
においてキャップ層として用いたシリコン酸化膜６を除
去した後に、新たにゲート酸化膜７を形成するようにし
ているが、熱処理後におけるシリコン酸化膜６の膜厚
（残存量）を調整することで、図３に示すように、シリ
コン酸化膜６をゲート酸化膜７の代りに用いることも可
能である。
【００３０】（第３実施形態）図４に、本発明の第３実
施形態における半導体装置の製造工程を示す。ただし、
図４では、第１実施形態と異なる工程についてのみ示し
てある。上記第１実施形態では、図１（ｂ）に示す工程
においてソース領域４及びドレイン領域５のためのｐ型
不純物のイオン注入を行ってから、図１（ｄ）に示す工
程においてキャップ層となるシリコン酸化膜６を形成し
ているが、本実施形態ではその順序を逆にする。
施形態における半導体装置の製造工程を示す。ただし、
図４では、第１実施形態と異なる工程についてのみ示し
てある。上記第１実施形態では、図１（ｂ）に示す工程
においてソース領域４及びドレイン領域５のためのｐ型
不純物のイオン注入を行ってから、図１（ｄ）に示す工
程においてキャップ層となるシリコン酸化膜６を形成し
ているが、本実施形態ではその順序を逆にする。
【００３１】まず、図４（ａ）に示すようにｎ-型エピ
層２を形成する。その後、図４（ｂ）に示すようにキャ
ップ層となるシリコン酸化膜６を形成しのち、シリコン
酸化膜６の上にマスク材３を配置し、シリコン酸化膜６
をスルー膜としたイオン注入を行うことでソース領域４
及びドレイン領域５を形成する。そして、図４（ｃ）に
示すようにマスク材３を除去した後、上述した図１
（ｄ）と同様の工程を行う。
層２を形成する。その後、図４（ｂ）に示すようにキャ
ップ層となるシリコン酸化膜６を形成しのち、シリコン
酸化膜６の上にマスク材３を配置し、シリコン酸化膜６
をスルー膜としたイオン注入を行うことでソース領域４
及びドレイン領域５を形成する。そして、図４（ｃ）に
示すようにマスク材３を除去した後、上述した図１
（ｄ）と同様の工程を行う。
【００３２】このように、シリコン酸化膜６をソース領
域４及びドレイン領域５のためのイオン注入の前に形成
しておき、シリコン酸化膜６をスルー膜としてソース領
域４及びドレイン領域５を形成することが可能である。
このようにすれば、ソース領域４及びドレイン領域５の
ためのイオン注入時に生じ得る汚染を防ぐことができ
る。
域４及びドレイン領域５のためのイオン注入の前に形成
しておき、シリコン酸化膜６をスルー膜としてソース領
域４及びドレイン領域５を形成することが可能である。
このようにすれば、ソース領域４及びドレイン領域５の
ためのイオン注入時に生じ得る汚染を防ぐことができ
る。
【００３３】（第４実施形態）図５に、本発明の第４実
施形態における半導体装置の製造工程を示す。ただし、
図５では、第１〜第３実施形態と異なる工程についての
み示してある。上記第１〜第３実施形態では、キャップ
層としてシリコン酸化膜６のみを用いるようにしている
が、図１（ｄ）の工程においてシリコン酸化膜６を形成
したのち、図５（ａ）に示すようにシリコン酸化膜６の
上に耐高温の別材料としてカーボン層１２を形成するこ
とでダブルキャップ構造とする。そして、この状態で活
性化のための熱処理を行ったのち、図５（ｂ）に示すよ
うにカーボン層１２及びシリコン酸化膜６を除去する。
施形態における半導体装置の製造工程を示す。ただし、
図５では、第１〜第３実施形態と異なる工程についての
み示してある。上記第１〜第３実施形態では、キャップ
層としてシリコン酸化膜６のみを用いるようにしている
が、図１（ｄ）の工程においてシリコン酸化膜６を形成
したのち、図５（ａ）に示すようにシリコン酸化膜６の
上に耐高温の別材料としてカーボン層１２を形成するこ
とでダブルキャップ構造とする。そして、この状態で活
性化のための熱処理を行ったのち、図５（ｂ）に示すよ
うにカーボン層１２及びシリコン酸化膜６を除去する。
【００３４】このように、シリコン酸化膜６の上に耐高
温の別材料となるカーボン層１２を形成することで、熱
処理中にシリコン酸化膜６が昇華することを防止するこ
とができる。このため、雰囲気圧力やシリコン酸化膜６
の膜厚によらず、上記各実施形態と同様の効果を得るこ
とができる。
温の別材料となるカーボン層１２を形成することで、熱
処理中にシリコン酸化膜６が昇華することを防止するこ
とができる。このため、雰囲気圧力やシリコン酸化膜６
の膜厚によらず、上記各実施形態と同様の効果を得るこ
とができる。
【００３５】なお、ここでは耐高温の別材料としてカー
ボン層１２を用いているが、ＳｉＣを用いても良い。こ
のようにＳｉＣを用いれば、高温に耐え、かつｎ+型基
板１等と同材料であることから、ＳｉＣにて半導体装置
を製造する場合の工程に追加することが用意である。ま
た、ＳｉＣを用いる場合、熱処理中にＳｉＣが形成され
るような条件とすることも可能であるため、このように
することで熱処理とＳｉＣ形成を同時に行うことがで
き、製造工程の削減を図ることも可能となる。
ボン層１２を用いているが、ＳｉＣを用いても良い。こ
のようにＳｉＣを用いれば、高温に耐え、かつｎ+型基
板１等と同材料であることから、ＳｉＣにて半導体装置
を製造する場合の工程に追加することが用意である。ま
た、ＳｉＣを用いる場合、熱処理中にＳｉＣが形成され
るような条件とすることも可能であるため、このように
することで熱処理とＳｉＣ形成を同時に行うことがで
き、製造工程の削減を図ることも可能となる。
【００３６】実験により、温度１６００℃、時間３０ｍ
ｉｎ、雰囲気ガスとしてＡｒを導入して雰囲気圧力を
０．９５×１０5Ｐａと、シリコン酸化膜６の膜厚を４
μｍにすると共にシリコン酸化膜６の上にＳｉＣを配置
した条件で活性化のための熱処理を行い、表面荒れにつ
いて観察を行った。その結果、シリコン酸化膜６による
キャップ層を設けていない場合には表面荒れ量Ｒａが
３．０ｎｍであったのに対し、キャップ層を設けた場合
には表面荒れ量Ｒａが０．２ｎｍとなっており、表面荒
れ量が１／１０程度に低減されていた。このように、実
験結果からもシリコン酸化膜６をキャップ層として用い
ることで、十分に表面荒れを抑制することができること
が分かる。
ｉｎ、雰囲気ガスとしてＡｒを導入して雰囲気圧力を
０．９５×１０5Ｐａと、シリコン酸化膜６の膜厚を４
μｍにすると共にシリコン酸化膜６の上にＳｉＣを配置
した条件で活性化のための熱処理を行い、表面荒れにつ
いて観察を行った。その結果、シリコン酸化膜６による
キャップ層を設けていない場合には表面荒れ量Ｒａが
３．０ｎｍであったのに対し、キャップ層を設けた場合
には表面荒れ量Ｒａが０．２ｎｍとなっており、表面荒
れ量が１／１０程度に低減されていた。このように、実
験結果からもシリコン酸化膜６をキャップ層として用い
ることで、十分に表面荒れを抑制することができること
が分かる。
【００３７】また、１７００℃、時間３０ｍｉｎ、雰囲
気ガスとしてＡｒを導入し、雰囲気圧力を０．９５×１
０5Ｐａとして、シリコン酸化膜６の膜厚を４μｍにす
ると共にシリコン酸化膜６の上にＳｉＣを配した条件で
活性化のための熱処理を行い、表面組成異常について観
察を行った。その結果、シリコン酸化膜６によるキャッ
プ層を設けていない場合には図７に示すように炭素過剰
の組成異常が表面から約１０ｎｍまで形成されていたの
に対し、キャップ層を２μｍ設けた場合には図６に示す
ように表面の組成異常が発生していなかった。
気ガスとしてＡｒを導入し、雰囲気圧力を０．９５×１
０5Ｐａとして、シリコン酸化膜６の膜厚を４μｍにす
ると共にシリコン酸化膜６の上にＳｉＣを配した条件で
活性化のための熱処理を行い、表面組成異常について観
察を行った。その結果、シリコン酸化膜６によるキャッ
プ層を設けていない場合には図７に示すように炭素過剰
の組成異常が表面から約１０ｎｍまで形成されていたの
に対し、キャップ層を２μｍ設けた場合には図６に示す
ように表面の組成異常が発生していなかった。
【００３８】このように、実験結果からもシリコン酸化
膜６をキャップ層として用いることで、十分に表面組成
異常を抑制することができると分かる。
膜６をキャップ層として用いることで、十分に表面組成
異常を抑制することができると分かる。
【００３９】（他の実施形態）上記第１実施形態では、
雰囲気圧力に応じてシリコン酸化膜６の膜厚を調整する
ことで、熱処理期間中にシリコン酸化膜６が残存するよ
うにしているが、シリコン酸化膜６が昇華し難い条件と
するようにしても良い。
雰囲気圧力に応じてシリコン酸化膜６の膜厚を調整する
ことで、熱処理期間中にシリコン酸化膜６が残存するよ
うにしているが、シリコン酸化膜６が昇華し難い条件と
するようにしても良い。
【００４０】例えば、キャップ層となるシリコン酸化膜
６に対してシリコン酸化膜を有する基板を向かい合わせ
て配置し、この状態で活性化を行うようにすることで、
シリコン酸化膜６の昇華を抑制することが可能である。
６に対してシリコン酸化膜を有する基板を向かい合わせ
て配置し、この状態で活性化を行うようにすることで、
シリコン酸化膜６の昇華を抑制することが可能である。
【００４１】また、熱処理中の炉内の雰囲気圧力を１〜
１０気圧程度となるように制御することによっても可能
であり、活性化時の雰囲気をシランもしくはジシランを
含むシリコン化合物雰囲気とすることによっても可能で
ある。さらに、活性化時の雰囲気をシリコン酸化膜が生
成される雰囲気とすること、例えば、シランとＯ2、シ
ランとＮ2Ｏ、シランとＣＯ2とＨ2、ＳｉＨ2Ｃｌ2とＮ2
Ｏのいずれかの雰囲気としたり、又は、ＢＰＳＧ、ＢＳ
Ｇ、ＰＳＧ、ＡｓＳＧのいずれかが生成される周知の雰
囲気とすることによっても可能である。
１０気圧程度となるように制御することによっても可能
であり、活性化時の雰囲気をシランもしくはジシランを
含むシリコン化合物雰囲気とすることによっても可能で
ある。さらに、活性化時の雰囲気をシリコン酸化膜が生
成される雰囲気とすること、例えば、シランとＯ2、シ
ランとＮ2Ｏ、シランとＣＯ2とＨ2、ＳｉＨ2Ｃｌ2とＮ2
Ｏのいずれかの雰囲気としたり、又は、ＢＰＳＧ、ＢＳ
Ｇ、ＰＳＧ、ＡｓＳＧのいずれかが生成される周知の雰
囲気とすることによっても可能である。
【００４２】なお、上記各実施形態では、半導体装置と
してラテラル型のＭＯＳトランジスタを例に挙げて説明
しているが、この他の半導体装置、例えばプレーナ型の
縦型パワーＭＯＳＦＥＴ、トレンチゲート型の縦型パワ
ーＭＯＳＦＥＴ等に関しても本発明を適用することが可
能である。また、上記各実施形態ではｐ型の不純物層
（ソース領域４及びドレイン領域５）に関する活性化熱
処理について説明しているが、勿論、ｎ型の不純物層の
活性化熱処理に適用しても良い。
してラテラル型のＭＯＳトランジスタを例に挙げて説明
しているが、この他の半導体装置、例えばプレーナ型の
縦型パワーＭＯＳＦＥＴ、トレンチゲート型の縦型パワ
ーＭＯＳＦＥＴ等に関しても本発明を適用することが可
能である。また、上記各実施形態ではｐ型の不純物層
（ソース領域４及びドレイン領域５）に関する活性化熱
処理について説明しているが、勿論、ｎ型の不純物層の
活性化熱処理に適用しても良い。
【図１】本発明の第１実施形態における半導体装置の製
造工程を示す図である。
造工程を示す図である。
【図２】キャップ層を用いた活性化熱処理後のＳｉＣ表
面深さ方向ＡＥＳ分析を示す図である。
面深さ方向ＡＥＳ分析を示す図である。
【図３】本発明の第２実施形態における半導体装置の製
造工程を示す図である。
造工程を示す図である。
【図４】本発明の第３実施形態における半導体装置の製
造工程を示す図である。
造工程を示す図である。
【図５】本発明の第４実施形態における半導体装置の製
造工程を示す図である。
造工程を示す図である。
【図６】キャップ層を用いた活性化熱処理後のＳｉＣ表
面深さ方向ＡＥＳ分析を示す図である。
面深さ方向ＡＥＳ分析を示す図である。
【図７】キャップ層を用いなかった活性化熱処理後のＳ
ｉＣ表面深さ方向ＡＥＳ分析を示す図である。
ｉＣ表面深さ方向ＡＥＳ分析を示す図である。
１…ｎ+型基板、２…ｎ-型エピ層、３…マスク材、４…
ソース領域、５…ドレイン領域、６…シリコン酸化膜、
７…ゲート酸化膜、８…ゲート電極、９…層間絶縁膜、
１０…ソース電極、１１…ドレイン電極、１２…カーボ
ン層。
ソース領域、５…ドレイン領域、６…シリコン酸化膜、
７…ゲート酸化膜、８…ゲート電極、９…層間絶縁膜、
１０…ソース電極、１１…ドレイン電極、１２…カーボ
ン層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 榊原 利夫 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 Ｆターム(参考） 5F140 AA00 AA08 AC23 BA02 BA17 BE03 BH21 BK13 BK19 BK21
Claims (14)
- 【請求項１】 炭化珪素半導体（２）にイオン注入を行
ったのち、熱処理を施すことで前記注入されたイオンを
活性化させ、不純物層（４、５）を形成する不純物層形
成工程を含んだ炭化珪素半導体装置の製造方法におい
て、 前記不純物層形成工程では、前記炭化珪素半導体にシリ
コン酸化膜からなるキャップ層（６）を配置したのち、
該キャップ層によって前記不純物層の表面を覆った状態
で前記活性化を行うことを特徴とする炭化珪素半導体装
置の製造方法。 - 【請求項２】 前記不純物層形成工程では、前記活性化
時の雰囲気圧力に応じて前記キャップ層の膜厚を調整
し、前記キャップ層が前記熱処理期間中に残存する厚み
とすることを特徴とする請求項１に記載の炭化珪素半導
体装置の製造方法。 - 【請求項３】 前記不純物層形成工程では、前記キャッ
プ層を構成するシリコン酸化膜が昇華し難い状態となる
ように前記活性化を行うことを特徴とする請求項１又は
２に記載の炭化珪素半導体装置の製造方法。 - 【請求項４】 前記不純物層形成工程では、前記キャッ
プ層に対してシリコン酸化膜を有する基板を向かい合わ
せた状態で前記活性化を行うことを特徴とする請求項３
に記載の炭化珪素半導体装置の製造方法。 - 【請求項５】 前記不純物層形成工程では、前記活性化
時における雰囲気ガスとして不活性ガスを用いると共
に、雰囲気圧力を１〜１０気圧にすることを特徴とする
請求項３又は４に記載の炭化珪素半導体装置の製造方
法。 - 【請求項６】 前記不純物層形成工程では、前記活性化
時の雰囲気をシランもしくはジシランを含むシリコン化
合物雰囲気とすることを特徴とする請求項３又は４に記
載の炭化珪素半導体装置の製造方法。 - 【請求項７】 前記不純物層形成工程では、前記活性化
時の雰囲気をシリコン酸化膜が生成される雰囲気とする
ことを特徴とする請求項３又は４に記載の炭化珪素半導
体装置の製造方法。 - 【請求項８】 前記シリコン酸化膜が生成される雰囲気
として、シランとＯ 2、シランとＮ2Ｏ、シランとＣＯ2
とＨ2、ＳｉＨ2Ｃｌ2とＮ2Ｏのいずれかの雰囲気、又
は、ＢＰＳＧ、ＢＳＧ、ＰＳＧ、ＡｓＳＧのいずれかが
生成される雰囲気とすることを特徴とする請求項７に記
載の炭化珪素半導体装置の製造方法。 - 【請求項９】 前記不純物層形成工程では、前記キャッ
プ層の表面に耐高温の別材料（１２）を形成することで
ダブルキャップ構造とし、このダブルキャップ構造とし
た状態で前記活性化を行うことを特徴とする請求項３に
記載の炭化珪素半導体装置の製造方法。 - 【請求項１０】 前記耐高温の別材料としてカーボンを
用いることを特徴とする請求項９に記載の炭化珪素半導
体装置の製造方法。 - 【請求項１１】 前記耐高温の別材料として炭化珪素を
用いることを特徴とする請求項１０に記載の炭化珪素半
導体装置の製造方法。 - 【請求項１２】 前記不純物層形成工程では、前記キャ
ップ層の表面に耐高温の炭化珪素を生成させながら前記
活性化を行うことを特徴とする請求項３に記載の炭化珪
素半導体装置の製造方法。 - 【請求項１３】 前記不純物層形成工程では、前記炭化
珪素半導体の表面に前記キャップ層を配置したのち、前
記キャップ層をスルーさせたイオン注入を行うことで前
記不純物を前記炭化珪素半導体に注入することを特徴と
する請求項１乃至１２のいずれか１つに記載の炭化珪素
半導体装置の製造方法。 - 【請求項１４】 前記不純物層形成工程では、前記熱処
理をランプアニール装置によって行うことを特徴とする
請求項１乃至１３のいずれか１つに記載の炭化珪素半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001120165A JP4961633B2 (ja) | 2001-04-18 | 2001-04-18 | 炭化珪素半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001120165A JP4961633B2 (ja) | 2001-04-18 | 2001-04-18 | 炭化珪素半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002314071A true JP2002314071A (ja) | 2002-10-25 |
| JP4961633B2 JP4961633B2 (ja) | 2012-06-27 |
Family
ID=18970257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001120165A Expired - Fee Related JP4961633B2 (ja) | 2001-04-18 | 2001-04-18 | 炭化珪素半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4961633B2 (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005076327A1 (ja) | 2004-02-06 | 2005-08-18 | Matsushita Electric Industrial Co., Ltd. | 炭化珪素半導体素子及びその製造方法 |
| JP2005277108A (ja) * | 2004-03-25 | 2005-10-06 | New Japan Radio Co Ltd | 炭化珪素半導体装置の製造方法 |
| JP2008503894A (ja) * | 2004-06-22 | 2008-02-07 | クリー インコーポレイテッド | 炭化ケイ素デバイスおよびその作製方法 |
| JP2008205323A (ja) * | 2007-02-22 | 2008-09-04 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2009290160A (ja) * | 2008-06-02 | 2009-12-10 | Nissan Motor Co Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2010034481A (ja) * | 2008-07-31 | 2010-02-12 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法および半導体装置 |
| US7718519B2 (en) | 2007-03-29 | 2010-05-18 | Panasonic Corporation | Method for manufacturing silicon carbide semiconductor element |
| JP2010135552A (ja) * | 2008-12-04 | 2010-06-17 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
| JP2011176336A (ja) * | 2005-06-20 | 2011-09-08 | Nippon Telegr & Teleph Corp <Ntt> | ダイヤモンド半導体素子およびその製造方法 |
| WO2012120731A1 (ja) * | 2011-03-09 | 2012-09-13 | 住友電気工業株式会社 | 半導体装置の製造方法 |
| JP2014150278A (ja) * | 2009-07-21 | 2014-08-21 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2014229708A (ja) * | 2013-05-21 | 2014-12-08 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2018056149A (ja) * | 2016-09-26 | 2018-04-05 | 豊田合成株式会社 | 窒化物半導体素子の製造方法 |
| CN109979829A (zh) * | 2017-12-27 | 2019-07-05 | 无锡华润微电子有限公司 | 碳化硅激活退火方法 |
| CN113178384A (zh) * | 2021-06-30 | 2021-07-27 | 中芯集成电路制造(绍兴)有限公司 | SiC基欧姆接触结构及其制造方法 |
| JP2021150503A (ja) * | 2020-03-19 | 2021-09-27 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS551155A (en) * | 1978-06-19 | 1980-01-07 | Mitsubishi Electric Corp | Method of fabricating semiconductor device |
| JPH06151860A (ja) * | 1992-11-12 | 1994-05-31 | Fuji Electric Co Ltd | 炭化けい素ｍｏｓｆｅｔの製造方法 |
| JPH06204250A (ja) * | 1992-12-26 | 1994-07-22 | Semiconductor Energy Lab Co Ltd | Ｍｉｓトランジスタの作製方法 |
| JPH0786199A (ja) * | 1993-09-16 | 1995-03-31 | Fuji Electric Co Ltd | 炭化けい素半導体装置の製造方法 |
| JPH08107223A (ja) * | 1994-10-04 | 1996-04-23 | Fuji Electric Co Ltd | 炭化けい素半導体素子の製造方法 |
| JPH10125611A (ja) * | 1996-10-17 | 1998-05-15 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| JPH11135450A (ja) * | 1997-10-27 | 1999-05-21 | Fuji Electric Co Ltd | 炭化けい素半導体素子の製造方法 |
| JPH11340158A (ja) * | 1998-05-29 | 1999-12-10 | New Japan Radio Co Ltd | 炭化珪素半導体装置の製造方法 |
| JP2000012482A (ja) * | 1998-06-22 | 2000-01-14 | Fuji Electric Co Ltd | 炭化けい素半導体素子の製造方法 |
| JP2001068428A (ja) * | 1999-08-26 | 2001-03-16 | Fuji Electric Co Ltd | 炭化けい素半導体素子の製造方法 |
| JP2002016013A (ja) * | 2000-06-27 | 2002-01-18 | Nissan Motor Co Ltd | 炭化珪素半導体装置の製造方法 |
-
2001
- 2001-04-18 JP JP2001120165A patent/JP4961633B2/ja not_active Expired - Fee Related
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS551155A (en) * | 1978-06-19 | 1980-01-07 | Mitsubishi Electric Corp | Method of fabricating semiconductor device |
| JPH06151860A (ja) * | 1992-11-12 | 1994-05-31 | Fuji Electric Co Ltd | 炭化けい素ｍｏｓｆｅｔの製造方法 |
| JPH06204250A (ja) * | 1992-12-26 | 1994-07-22 | Semiconductor Energy Lab Co Ltd | Ｍｉｓトランジスタの作製方法 |
| JPH0786199A (ja) * | 1993-09-16 | 1995-03-31 | Fuji Electric Co Ltd | 炭化けい素半導体装置の製造方法 |
| JPH08107223A (ja) * | 1994-10-04 | 1996-04-23 | Fuji Electric Co Ltd | 炭化けい素半導体素子の製造方法 |
| JPH10125611A (ja) * | 1996-10-17 | 1998-05-15 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| JPH11135450A (ja) * | 1997-10-27 | 1999-05-21 | Fuji Electric Co Ltd | 炭化けい素半導体素子の製造方法 |
| JPH11340158A (ja) * | 1998-05-29 | 1999-12-10 | New Japan Radio Co Ltd | 炭化珪素半導体装置の製造方法 |
| JP2000012482A (ja) * | 1998-06-22 | 2000-01-14 | Fuji Electric Co Ltd | 炭化けい素半導体素子の製造方法 |
| JP2001068428A (ja) * | 1999-08-26 | 2001-03-16 | Fuji Electric Co Ltd | 炭化けい素半導体素子の製造方法 |
| JP2002016013A (ja) * | 2000-06-27 | 2002-01-18 | Nissan Motor Co Ltd | 炭化珪素半導体装置の製造方法 |
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1713117A1 (en) * | 2004-02-06 | 2006-10-18 | Matsushita Electric Industries Co., Ltd. | Silicon carbide semiconductor device and process for producing the same |
| WO2005076327A1 (ja) | 2004-02-06 | 2005-08-18 | Matsushita Electric Industrial Co., Ltd. | 炭化珪素半導体素子及びその製造方法 |
| US7462540B2 (en) | 2004-02-06 | 2008-12-09 | Panasonic Corporation | Silicon carbide semiconductor device and process for producing the same |
| EP1713117A4 (en) * | 2004-02-06 | 2009-07-22 | Panasonic Corp | SEMICONDUCTOR DEVICE OF SILICON CARBIDE AND METHOD OF MANUFACTURING THE SAME |
| JP4708722B2 (ja) * | 2004-03-25 | 2011-06-22 | 新日本無線株式会社 | 炭化珪素半導体装置の製造方法 |
| JP2005277108A (ja) * | 2004-03-25 | 2005-10-06 | New Japan Radio Co Ltd | 炭化珪素半導体装置の製造方法 |
| JP2008503894A (ja) * | 2004-06-22 | 2008-02-07 | クリー インコーポレイテッド | 炭化ケイ素デバイスおよびその作製方法 |
| JP2011176336A (ja) * | 2005-06-20 | 2011-09-08 | Nippon Telegr & Teleph Corp <Ntt> | ダイヤモンド半導体素子およびその製造方法 |
| JP2011176337A (ja) * | 2005-06-20 | 2011-09-08 | Nippon Telegr & Teleph Corp <Ntt> | ダイヤモンド半導体素子およびその製造方法 |
| JP2008205323A (ja) * | 2007-02-22 | 2008-09-04 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US7718519B2 (en) | 2007-03-29 | 2010-05-18 | Panasonic Corporation | Method for manufacturing silicon carbide semiconductor element |
| JP2009290160A (ja) * | 2008-06-02 | 2009-12-10 | Nissan Motor Co Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2010034481A (ja) * | 2008-07-31 | 2010-02-12 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法および半導体装置 |
| JP2010135552A (ja) * | 2008-12-04 | 2010-06-17 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
| JP2014150278A (ja) * | 2009-07-21 | 2014-08-21 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
| US8524585B2 (en) | 2011-03-09 | 2013-09-03 | Sumitomo Electric Industries, Ltd. | Method of manufacturing semiconductor device |
| JP2012190865A (ja) * | 2011-03-09 | 2012-10-04 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
| CN103548118A (zh) * | 2011-03-09 | 2014-01-29 | 住友电气工业株式会社 | 制造半导体器件的方法 |
| WO2012120731A1 (ja) * | 2011-03-09 | 2012-09-13 | 住友電気工業株式会社 | 半導体装置の製造方法 |
| JP2014229708A (ja) * | 2013-05-21 | 2014-12-08 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2018056149A (ja) * | 2016-09-26 | 2018-04-05 | 豊田合成株式会社 | 窒化物半導体素子の製造方法 |
| CN109979829A (zh) * | 2017-12-27 | 2019-07-05 | 无锡华润微电子有限公司 | 碳化硅激活退火方法 |
| JP2021150503A (ja) * | 2020-03-19 | 2021-09-27 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 |
| JP7458217B2 (ja) | 2020-03-19 | 2024-03-29 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 |
| CN113178384A (zh) * | 2021-06-30 | 2021-07-27 | 中芯集成电路制造(绍兴)有限公司 | SiC基欧姆接触结构及其制造方法 |
| CN113178384B (zh) * | 2021-06-30 | 2022-03-18 | 绍兴中芯集成电路制造股份有限公司 | SiC基欧姆接触结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4961633B2 (ja) | 2012-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4961633B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP4600438B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| US7569496B2 (en) | Method for manufacturing SiC semiconductor device | |
| US8697555B2 (en) | Method of producing semiconductor device and semiconductor device | |
| JP5845714B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP4483900B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| US8377811B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| JP4255836B2 (ja) | 改善されたトランジスタ性能に対する複合スペーサライナー | |
| JP2004031753A (ja) | 半導体装置の製造方法 | |
| US8524585B2 (en) | Method of manufacturing semiconductor device | |
| JP2010034481A (ja) | 半導体装置の製造方法および半導体装置 | |
| US20060270166A1 (en) | Laser spike annealing for gate dielectric materials | |
| JP3972450B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| US20050035413A1 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
| US20120231618A1 (en) | Method of manufacturing semiconductor device | |
| JP3539417B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP4100070B2 (ja) | 半導体装置の製造方法 | |
| KR950027916A (ko) | 반도체장치의 제조방법 | |
| JP2017168673A (ja) | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 | |
| JP4792645B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP6155553B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2004273772A (ja) | 半導体装置の製造方法 | |
| JP2016004955A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| KR100446954B1 (ko) | 탄화규소 반도체 소자의 제조방법 | |
| JP2017168719A (ja) | 炭化珪素半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070601 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111007 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120228 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120312 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150406 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |