JP3996282B2 - 炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3996282B2 JP3996282B2 JP32025798A JP32025798A JP3996282B2 JP 3996282 B2 JP3996282 B2 JP 3996282B2 JP 32025798 A JP32025798 A JP 32025798A JP 32025798 A JP32025798 A JP 32025798A JP 3996282 B2 JP3996282 B2 JP 3996282B2
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- epitaxial layer
- gas
- silicon carbide
- type sic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Led Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の属する技術分野】
この発明は、炭化珪素半導体装置の製造方法に係り、特に、炭化珪素(SiC)半導体の熱処理方法、特に、炭化珪素(SiC)半導体への電極形成方法に用いて好適な炭化珪素(SiC)半導体の熱処理方法に関するものである。
【0002】
【従来の技術】
発光ダイオードや半導体レーザ等の光半導体素子材料として開発が進んでいる炭化珪素(SiC)半導体は、熱的、科学的に安定であり、耐放射線性に優れていることから、耐環境デバイスや高出力デバイスの材料として注目を集めている。
【0003】
また、SiC半導体はGaAs半導体に比べて、電子移動度が約2倍から3倍大きいことから、高周波半導体素子材料としても開発が行われている。
【0004】
従来、SiC半導体へのオーミック電極は、オーミック電極となる金属膜をSiC半導体層上に形成した後、高温の熱処理を施して、オーミック性を取るようにしている。例えば、n型SiCのオーミック電極としてNi(ニッケル)電極を形成する場合、Ni膜を電子ビーム技術によって蒸着した後、フォトリソグラフィ技術及びNi膜のケミカルエッチング技術によってパターンニングする。そして、その後に、例えば、Arガスを用いて1000℃で10分の熱処理(アニール)を行って、Niオーミック電極を形成する方法が用いられている。
【0005】
かかる従来のオーミック電極の形成方法によると、不純物濃度が5×1017cm-3程度のn型SiC半導体に安定してNiオーミック電極を形成する場合、Arガス中で1100℃で5分程度の熱処理を施すことが必要となる。
【0006】
このような場合、NiのSiC半導体中への拡散深さが約1μm程度となるため、例えば、pn接合深さが0.2μm程度からなる、n型SiCエピタキシャル層とp型SiCエピタキシャル層とn型SiC型基板からなるデバイスにおいては、n型SiCエピタキシャル層へオーミック電極を形成することが不可能になる等の問題が生じる。
【0007】
また、従来の熱処理方法では、オーミック特性の再現性が得られないこともしばしば発生していた。
【0008】
一方、前述したように、SiC半導体は、電子移動度がGaAs半導体に比べて大きい。しかしながら、結晶欠陥はGaAs半導体に比べて2桁ほど多く、半導体特性を考えると更なる結晶性の向上が望まれている。
【0009】
【発明が解決しようとする課題】
この発明は、かかる従来のオーミック電極形成条件の高温熱処理から生じる問題やオーミック特性の再現性が得られない等の問題点を解決することを目的とするものである。
【0010】
【課題を解決するための手段】
この発明は、炭化珪素半導体基板上にn型炭化珪素エピタキシャル層を形成した後、窒素ガス中で200℃以上900℃以下の温度で熱処理を施したことを特徴とする。
【0012】
SiCのフォトルミネッセンス(PL)信号強度から、N2 ガス中で熱処理を施すと、結晶性の向上もしくは不純物の活性化(キャリア化)の向上が図れることがわかる。
【0013】
また、この発明は、炭化珪素半導体基板上に形成されたn型炭化珪素エピタキシャル層上にオーミック電極用金属を形成した後、窒素ガス中で900℃以上1000℃以下の温度で熱処理を施し、オーミック接触をとることを特徴とする。
【0015】
SiCのフォトルミネッセンス(PL)信号強度から、N2 ガス中で熱処理を施すと、結晶性の向上もしくは不純物の活性化(キャリア化)の向上のような現象が確認され、これらのことが作用することで、オーミック電極の形成条件の低温化や特性の再現性向上等が図れる。
【0016】
【発明の実施の形態】
以下、この発明の実施の形態につき図面を参照して説明する。図1は、オーミック電極の特性を測定するために用いた試料構造を示す断面図である。また、図2及び図3は、この発明による熱処理方法によって得られたオーミック電極の特性と従来方法によって得られたオーミック電極の特性とを比較した電圧−電流特性図である。
【0017】
図1に示すように、n型SiC半導体基板1上にp型SiCエピタキシャル層2及びn型SiCエピタキシャル層3が設けられ、このn型SiCエピタキシャル層3上にNi膜を電子ビーム技術によって蒸着した後、フォトリソグラフィ技術及びNi膜のケミカルエッチング技術によってパターンニングして、Ni電極4、4を形成する。その後熱処理を施して、測定針5を両電極につけ、電流を流して、電流−電圧特性を測定した。
【0018】
図2は、キャリア濃度が5×1017cm-3のn型SiCエピタキシャル層3上に電子ビーム蒸着によって膜厚4000オングストロームのNi膜を形成した後、1000℃で5分間の熱処理をそれぞれN2 (窒素)ガス中及びAr(アルゴン)ガス中で行い、オーミック特性を測定した結果を示す。なお、ガス流量はいずれも1.0L/分である。
【0019】
図2において、aはN2 ガス中で熱処理したものであり、bはArガス中で熱処理したものである。
【0020】
この図2から明らかなように、Arガス中で熱処理した場合には非オーミック特性を示しているのに対して、N2 ガス中で熱処理した場合には完全なオーミック特性を示していることが分かる。
【0021】
図3は、キャリア濃度が1×1018cm-3のn型SiCエピタキシャル層3上に電子ビーム蒸着によって膜厚4000オングストロームのNi膜を形成した後、900℃で5分間の熱処理をそれぞれN2 ガス中及びArガス中で行い、オーミック特性を測定した結果を示す。なお、ガス流量はいずれも1.0L/分である。
【0022】
図3において、aはN2 ガス中で熱処理したものであり、bはArガス中で熱処理したものである。
【0023】
この図3から明らかなように、Arガス中で熱処理した場合には非オーミック特性を示しているのに対して、N2 ガス中で熱処理した場合には完全なオーミック特性を示していることが分かる。
【0024】
上記したこの発明の実施の形態から明らかなように、オーミック電極形成の熱処理をN2 ガス中で行うことにより、安定してオーミック電極を形成できるとともに、熱処理温度の低下が可能になる。
【0025】
また、熱処理時間の短縮も可能になることから、浅いpn接合を有するSiC半導体素子でのオーミック電極形成が極めて容易となる。
【0026】
次に、上記した熱処理によりSiC半導体の結晶性の向上、不純物の活性化(キャリア化)の向上をもたらしていることを確認するために、フォトルミネッセンス(PL)強度を測定した。
【0027】
測定は、エピタキシャル成長層を形成したSiC半導体ウェハをN2 ガス中で700℃、5分間の熱処理を施したサンプルと、熱処理を施していないサンプルとを用意し、それぞれのフォトルミネッセンス(PL)強度を測定した。その結果を図4に示す。
【0028】
図4より、ディープレベルからの発光と思われる570nm付近の信号強度は熱処理を施したものと施していないものとは殆ど変化が見られないのに対して、バンド端発光と思われる425nm付近の信号強度は熱処理を施したものが非常に強くなっていることが分かる。この結果、N2 ガス中で700℃、5分間の熱処理を施したものが、SiC半導体の結晶性の向上、不純物の活性化(キャリア化)の向上をもたらしていることが分かる。
【0029】
次に、熱処理条件によって、PL信号強度がどのように変化しているかを調べた。その結果を表1に示す。ディープレベルからの発光と思われる570nm付近の信号強度に対するバンド端発光と思われる425nm付近の信号強度の比率で表したのがPL強度比である。
【0030】
【表1】
【0031】
表1からN2 ガス中で熱処理した場合は、200℃からPL強度比が大きくなり、900℃程度で平衡になる。これに対して、Arガス中での熱処理の場合は、1100℃でも熱処理無しのサンプルと殆ど変わらないことが分かる。
【0032】
表1から、SiC半導体の結晶性の向上並びに不純物の活性化(キャリア化)の向上させるためには、N2 ガス中で200℃以上の熱処理を行えばよいことが分かる。
【0033】
以上の結果から、N2 ガス中で熱処理によって、結晶性の向上やドーピング不純物の活性化率の向上などをもたらすことができると考えることができる。
【0034】
次に、SiC半導体装置において、N2 ガスの熱処理を行って好適な例につき図5以下に従い説明する。
【0035】
まず、SiC電界効果型トランジスタ(SiCMESFET)の製造にこの発明を適用した場合を図5の工程図に従い説明する。
【0036】
まず、図5(a)に示すように、n型SiC基板10の主面に膜厚5.0μm程度のp型SiCエピタキシャル層11、膜厚0.2μm程度のn型SiCエピタキシャル層12が順次形成される。このウェハの主面にRIE選択用マスクを形成し、RIE法によりp型SiCエピタキシャル層11に到達する用にメサエッチングを施す。
【0037】
次いで、図5(b)に示すように、RIE選択用マスクを除去し、n型SiCエピタキシャル層12上に3000オングストロームの厚さでNi膜を蒸着して、パターニングした後、N2 ガス雰囲気中で、1000℃、5分間の熱処理を施す。この熱処理により、Ni膜はオーミック接触が得られ、Niオーミック電極からなるソース、ドレイン電極13、13が形成される。また、このN2 ガス雰囲気中での熱処理により、SiC半導体は結晶性及び不純物の活性率が向上される。
【0038】
尚、結晶性等向上のための熱処理は、上記オーミック電極形成の際の熱処理と兼用しても、或いはウェハ状態で行っても良い。結晶性等向上のためのN2 ガス雰囲気中における熱処理は、前述したように、900℃で平衡するので、結晶性等向上だけを目的とする場合には、900℃以下の温度で熱処理を行えばよい。ただ、オーミック性を得るためには、やはり1000℃前後の温度で熱処理を行う方が好ましい。
【0039】
続いて、図5(c)に示すように、リフトオフ技術を用いてPtからなるショットキ接合を有するゲート電極14が形成される。このゲート電極は、N2 ガス雰囲気中での熱処理により、SiC半導体表面が結晶性及び不純物の活性率が向上されているので、安定に形成され、FET特性が向上する。
【0040】
尚、ウェハ状態での熱処理とオーミック電極形成時の熱処理を重ねて行っても同様の効果が得られる。
【0041】
次に、FET特性の向上につき図6に従い説明する。
例えば、図6に示すように、n型SiC基板10の主面にp型SiCエピタキシャル層11、n型SiCエピタキシャル層12が順次形成されたウェハに、FETのソース、ドレイン領域を形成するために、窒素(N)をイオン注入し、イオン注入領域15を形成する。そして、イオン注入領域15を活性化するために、N2 ガス雰囲気中で200℃以上の温度で熱処理を施す。このN2 ガス雰囲気中で熱処理により、イオン注入領域の結晶性の回復が良くなり、また、不純物の活性化が向上するために、FET特性の向上が図れる。
【0042】
次に、SiC発光ダイオードにつき図7に従い説明する。
図7(a)に示すように、n型SiC半導体基板20の一主面に膜厚1.0μm程度のn型SiCエピタキシャル層21、膜厚0.3μm程度のp型エピタキシャル層22を順次形成する。このウェハ状態でN2 ガス雰囲気中の熱処理を行う。結晶性等向上のための熱処理は、前述したように、800℃で平衡するので、結晶性等向上だけを目的とする場合には、800℃以下の温度で熱処理を行なえばよい。
【0043】
続いて、図7(b)に示すように、p型電極として、p型エピタキシャル層22上に、Al電極23を設け、n型SiC半導体基板1の他主面にNi電極24設け、熱処理(アロイ)して発光ダイオードを得る。
【0044】
上記したように、この発明により製造したSiC発光ダイオードは、FETの場合と同様に、N2 ガス雰囲気中の熱処理の効果により、LEDの発光効率が改善されて、高輝度化が図れる。
【0045】
次に、SiCバイポーラトランジスタにつき図8に従い説明する。
図8に示すように、n型SiC半導体基板30をN2 ガス雰囲気中の熱処理を行う。結晶性等向上のための熱処理は、前述したように、900℃で平衡するので、結晶性等向上だけを目的とする場合には、900℃以下の温度で熱処理を行なえばよい。
【0046】
その後n型SiC半導体基板30一主面に膜厚1.0μm程度のベース層となるp型SiCエピタキシャル層31を形成し、N2 ガス雰囲気中の熱処理を行う。続いて、p型SiCエピタキシャル層31上に膜厚0.3μm程度のエミッタ層となるn+ 型エピタキシャル層32を形成し、N2 ガス雰囲気中の熱処理を行う。このN2 ガス雰囲気中の熱処理は、基板の熱処理と同様に800℃以下の温度で行なえばよい。
【0047】
続いて、ベース層まで届くメサエッチングを施した後、SiO2 からなる絶縁層33を設け、この絶縁層33のベース領域とエミッタ領域にそれぞれ窓部を形成し、p型SiCエピタキシャル層31にAlからなるベース電極34を、n+ 型エピタキシャル層上にNiからなるエミッタ電極35を、n型SiC半導体基板30の他主面側にNiからなるコレクタ電極36を形成する。その後、アロイすることによりSiCバイポーラトランジスタを得る。
【0048】
上記したように、n型SiC半導体基板30をN2 ガス雰囲気中で熱処理を行った後に、p型SiCエピタキシャル層31形成し、この層を成形してN2 ガス雰囲気中で熱処理を行った後に、n+ 型エピタキシャル層32を形成し、N2 ガス雰囲気中で熱処理を行った後に、SiO2 膜及び電極形成を行う。このように製造することで、各層間の結晶欠陥の低減や表面準位の低減が可能となり、トランジスタ特性の向上が図れる。
【0049】
SiCMOSFETの製造にこの発明を適用した場合を示す図9に従い説明する。
【0050】
図9に示すように、n型SiC基板40の主面に膜厚5.0μm程度のp型SiCエピタキシャル層41が形成される。そして、FETのソース、ドレイン領域を形成するために、窒素(N)をイオン注入し、ソース、ドレイン領域42、42を形成する。
【0051】
次いで、p型SiCエピタキシャル層41上に3000オングストロームの厚さでNi膜を蒸着して、パターニングし、ソース、ドレイン領域42、42上にソース、ドレイン電極43、43を形成した後、N2 ガス雰囲気中で、1000℃、5分間の熱処理を施す。この熱処理により、Ni膜はオーミック接触が得られ、Niオーミック電極からなるソース、ドレイン電極43、43が形成される。また、このN2 ガス雰囲気中での熱処理により、イオン注入領域の結晶性の回復がされ、SiC半導体は結晶性の向上や不純物の活性率が向上される。
【0052】
尚、イオン注入領域の結晶性の回復のための熱処理は、上記したように、オーミック電極形成の際の熱処理に兼用しても、或いはイオン注入後、電極形成前にN2 ガス雰囲気中の熱処理を行っても良い。結晶性の回復及び結晶性の向上等のための熱処理は、前述したように、900℃で平衡するので、結晶性等の向上だけを目的とする場合には、900℃以下の温度で熱処理を行っても良い。ただ、オーミック性を得るためには、やはり1000℃前後の温度で熱処理を行う方が好ましい。
【0053】
続いて、SiO2 膜からなるゲート絶縁膜44を形成し、このゲート絶縁膜44上にAlからなるゲート電極45が形成される。
【0054】
尚、結晶性等向上のために、p型SiCエピタキシャル層41形成後に、N2 ガス雰囲気中の熱処理を行っていてもよい。
【0055】
上記したように、p型SiCエピタキシャル層41形成後、或いはイオン注入後及び、ソース・ドレイン電極43、43形成時の熱処理によりトランジスタ特性の向上が図れる。
【0056】
次に、SiC光センサーにつき図10に従い説明する。
【0057】
図10に示すように、p型SiC半導体基板50の一主面に膜厚1.0μm程度のp型SiCエピタキシャル層51、膜厚2000オングストローム以下のn+ 型エピタキシャル層52を順次形成する。このウェハ状態でN2 ガス雰囲気中の熱処理を行っても良い。結晶性等向上のための熱処理は、前述したように、900℃で平衡するので、結晶性向上だけを目的とする場合には、900℃以下の温度で熱処理を行なえばよい。
【0058】
続いて、カソード電極として、n+ 型エピタキシャル層52上に、Ni電極53を設け、p型SiC半導体基板50の他主面にアノード電極としてAl電極54を設け、N2 ガス雰囲気中で熱処理してSiC光センサーを得る。
【0059】
上記したように、n+ 型エピタキシャル層52を形成後の熱処理や電極形成時の熱処理でセンサー感度の向上が図れる。特に、n+ 型エピタキシャル層52が2000オングストローム以下と薄膜であるため、電極金属であるNiが熱処理によっって拡散する深さをできる限り浅くしなければならない。この点では、N2 ガスによる熱処理の場合、Arガスでの熱処理の場合に比べて熱処理温度を100℃程度低温化できることが有効になる。
【0060】
上記した熱処理は窒素ガスを主成分とする混合ガスを用いても同様の効果が得られる。
【0061】
更に、上記した実施の形態では、n型SiCエピタキシャル層へのオーミック電極形成に関して述べたが、n型SiC基板や、p型SiCエピタキシャル層及びp型SiC基板へのオーミック電極形成に関しても同様の効果を有する。
【0062】
【発明の効果】
以上説明したように、オーミック電極形成の熱処理を窒素ガス中で行うことにより、安定してオーミック電極を形成できるとともに、熱処理温度の低下が可能となる。また熱処理時間の短縮も可能となることから、浅いpn接合を有するSiC半導体素子でのオーミック電極形成が極めて容易になる。
【0063】
また、SiC半導体基板やSiCエピタキシャル層の熱処理を窒素ガス中で行うことにより基板の安定化やエピタキシャル層の安定化が可能となる。
【図面の簡単な説明】
【図1】オーミック電極の特性を測定するために用いた試料構造を示す断面図である。
【図2】この発明による熱処理方法によって得られたオーミック電極の特性と従来方法によって得られたオーミック電極の特性とを比較した電圧−電流特性図である。
【図3】この発明による熱処理方法によって得られたオーミック電極の特性と従来方法によって得られたオーミック電極の特性とを比較した電圧−電流特性図である。
【図4】SiC半導体ウェハをN2 ガス中で熱処理を施したサンプルと、熱処理を施していないサンプルとのフォトルミネッセンス(PL)強度の特性図である。
【図5】この発明をSiCMESFETの製造に適用した場合を示す断面図である。
【図6】この発明をFETの製造に適用した場合を示す断面図である。
【図7】この発明をSiC発光ダイオードの製造に適用した場合を示す断面図である。
【図8】この発明をSiCバイポーラトランジスタの製造に適用した場合を示す断面図である。
【図9】この発明をSiCMOSFETの製造に適用した場合を示す断面図である。
【図10】この発明をSiC光センサーの製造に適用した場合を示す断面図である。
【符号の説明】
1 n型SiC半導体基板
2 p型SiCエピタキシャル層
3 n型SiCエピタキシャル層
4 Ni電極
Claims (2)
- 炭化珪素半導体基板上にn型炭化珪素エピタキシャル層を形成した後、窒素ガス中で200℃以上900℃以下の温度で熱処理を施したことを特徴とする炭化珪素半導体装置の製造方法。
- 炭化珪素半導体基板上に形成されたn型炭化珪素エピタキシャル層上にオーミック電極用金属を形成した後、窒素ガス中で900℃以上1000℃以下の温度で熱処理を施し、オーミック接触をとることを特徴とする炭化珪素半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32025798A JP3996282B2 (ja) | 1998-11-11 | 1998-11-11 | 炭化珪素半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32025798A JP3996282B2 (ja) | 1998-11-11 | 1998-11-11 | 炭化珪素半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000150417A JP2000150417A (ja) | 2000-05-30 |
JP3996282B2 true JP3996282B2 (ja) | 2007-10-24 |
Family
ID=18119492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32025798A Expired - Lifetime JP3996282B2 (ja) | 1998-11-11 | 1998-11-11 | 炭化珪素半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3996282B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002122560A (ja) | 2000-08-10 | 2002-04-26 | Ngk Spark Plug Co Ltd | ガスセンサ |
US7898047B2 (en) | 2003-03-03 | 2011-03-01 | Samsung Electronics Co., Ltd. | Integrated nitride and silicon carbide-based devices and methods of fabricating integrated nitride-based devices |
US7112860B2 (en) | 2003-03-03 | 2006-09-26 | Cree, Inc. | Integrated nitride-based acoustic wave devices and methods of fabricating integrated nitride-based acoustic wave devices |
US7345310B2 (en) * | 2005-12-22 | 2008-03-18 | Cree, Inc. | Silicon carbide bipolar junction transistors having a silicon carbide passivation layer on the base region thereof |
CN101842878B (zh) * | 2007-10-24 | 2012-05-23 | 松下电器产业株式会社 | 半导体元件及其制造方法 |
-
1998
- 1998-11-11 JP JP32025798A patent/JP3996282B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000150417A (ja) | 2000-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Ennen et al. | 1.54‐μm electroluminescence of erbium‐doped silicon grown by molecular beam epitaxy | |
JP5150802B2 (ja) | 窒化物基半導体デバイスのための低ドープ層 | |
JP5582058B2 (ja) | エピタキシャル基板および半導体素子 | |
US5272108A (en) | Method of manufacturing gallium nitride semiconductor light-emitting device | |
US9136400B2 (en) | Semiconductor device | |
Haydl et al. | Ytterbium‐doped InP light‐emitting diode at 1.0 μm | |
JP2013042183A (ja) | 半導体素子のための非活性化保護リング | |
JP3848700B2 (ja) | 炭化ケイ素半導体装置 | |
US7964425B2 (en) | Method for manufacturing p type gallium nitride based device | |
JP4026312B2 (ja) | 炭化珪素半導体ショットキーダイオードおよびその製造方法 | |
JP3996282B2 (ja) | 炭化珪素半導体装置の製造方法 | |
Zhao et al. | Evaluation of ohmic contacts to p-type 6H-SiC created by C and Al coimplantation | |
JP4532853B2 (ja) | 半導体装置 | |
JP3812366B2 (ja) | Iii族窒化物系化合物半導体素子の製造方法 | |
JP3817915B2 (ja) | ショットキーダイオード及びその製造方法 | |
JP3856729B2 (ja) | 半導体装置およびその製造方法 | |
WO2019210647A1 (zh) | 雪崩光电二极管的制备方法 | |
JP4042336B2 (ja) | 炭化珪素半導体素子 | |
JP6686581B2 (ja) | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 | |
JP3260001B2 (ja) | 半導体素子 | |
JP2000188406A (ja) | 炭化けい素ショットキーバリアダイオードおよびその製造方法 | |
JPH0770695B2 (ja) | 炭化珪素半導体装置の製造方法 | |
KR101615304B1 (ko) | 쇼트키 배리어 다이오드의 제조 방법 | |
CN115004342A (zh) | 碳化硅半导体装置以及碳化硅半导体装置的制造方法 | |
JP4410531B2 (ja) | 炭化珪素半導体基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060919 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070704 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070731 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070802 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313114 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130810 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |